JP2001091540A - プローブ構造体 - Google Patents
プローブ構造体Info
- Publication number
- JP2001091540A JP2001091540A JP27180699A JP27180699A JP2001091540A JP 2001091540 A JP2001091540 A JP 2001091540A JP 27180699 A JP27180699 A JP 27180699A JP 27180699 A JP27180699 A JP 27180699A JP 2001091540 A JP2001091540 A JP 2001091540A
- Authority
- JP
- Japan
- Prior art keywords
- plate
- probe
- electrode
- electrodes
- shaped member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
- G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】大領域に多数のプローブを形成しても、プロー
ブを形成した主基材の二次電極と基板側の電極との電気
的接続が行え、結果的にウェハー検査工程においてウェ
ハー内の多数のLSIを一括に検査でき、検査工程の効率
を向上させるプローブ構造体を提供すること。 【解決手段】プローブを形成した主基材と基板側との間
に剛性の高い材質で構成されたインタポーザを配設し、
プローブを形成した主基材の二次電極と基板側の電極と
をインタポーザを介して電気的に接続する。
ブを形成した主基材の二次電極と基板側の電極との電気
的接続が行え、結果的にウェハー検査工程においてウェ
ハー内の多数のLSIを一括に検査でき、検査工程の効率
を向上させるプローブ構造体を提供すること。 【解決手段】プローブを形成した主基材と基板側との間
に剛性の高い材質で構成されたインタポーザを配設し、
プローブを形成した主基材の二次電極と基板側の電極と
をインタポーザを介して電気的に接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
工程中の電気的検査に使用されるプローブ構造体に関
し、特に被検ウェハー内の大領域、すなわち多数のチッ
プを一括検査するに好適なプローブ構造体の構造に関す
る。
工程中の電気的検査に使用されるプローブ構造体に関
し、特に被検ウェハー内の大領域、すなわち多数のチッ
プを一括検査するに好適なプローブ構造体の構造に関す
る。
【０００２】
【従来の技術】半導体装置の製造工程では、LSIを多数
形成したウェハーに対して、所定の各パッドにプローブ
を接触させて基本的な電気的特性を検査するウェハー検
査工程が存在する。この検査工程では、被検ウェハーの
各パッドのレイアウトに合致させてプローブを多数配し
たプローブ構造体が治具として用いられる。この治具は
通常プローブカードと呼ばれる。
形成したウェハーに対して、所定の各パッドにプローブ
を接触させて基本的な電気的特性を検査するウェハー検
査工程が存在する。この検査工程では、被検ウェハーの
各パッドのレイアウトに合致させてプローブを多数配し
たプローブ構造体が治具として用いられる。この治具は
通常プローブカードと呼ばれる。
【０００３】プローブカードは、これまで例えばW（タ
ングステン）などを素材とする細針を個々のプローブと
して用い、基板に対してこれを多数接合固定する構造が
採られていた。しかし、この構造では形成できるプロー
ブ数に限界があった。そこで、より多くのプローブを形
成することを目的として、ある主基材中にめっきやエッ
チング、あるいはウィスカ成長などの方法によって導電
性の突起を多数一括形成し、これをプローブとする方法
が採られるようになった。このうち特に主基材がポリイ
ミドなど低弾性の有機薄膜である場合はメンブレン方式
と呼ばれる。メンブレン方式は例えば例えば特開平９−
５３５５号公報、特開平１１−１６０３５６号公報等に
開示されている。また、主基材がSi（シリコン）やガラ
スなど高弾性体である場合もある。この方式は例えば特
開平８−１４８５３３号公報、特開平１０−１２３１７
４号公報等に開示されている。
ングステン）などを素材とする細針を個々のプローブと
して用い、基板に対してこれを多数接合固定する構造が
採られていた。しかし、この構造では形成できるプロー
ブ数に限界があった。そこで、より多くのプローブを形
成することを目的として、ある主基材中にめっきやエッ
チング、あるいはウィスカ成長などの方法によって導電
性の突起を多数一括形成し、これをプローブとする方法
が採られるようになった。このうち特に主基材がポリイ
ミドなど低弾性の有機薄膜である場合はメンブレン方式
と呼ばれる。メンブレン方式は例えば例えば特開平９−
５３５５号公報、特開平１１−１６０３５６号公報等に
開示されている。また、主基材がSi（シリコン）やガラ
スなど高弾性体である場合もある。この方式は例えば特
開平８−１４８５３３号公報、特開平１０−１２３１７
４号公報等に開示されている。
【０００４】さて、上記したような、ある主基材に多数
の突起を一括形成してこれをプローブとする方式では、
プローブと基板とを電気的・機械的に接続するために、
主基材内に所定の各プローブと導通した二次電極を設
け、これを基板側の電極に接続する必要がある。二次電
極の形成方法は次の二つに大別できる。
の突起を一括形成してこれをプローブとする方式では、
プローブと基板とを電気的・機械的に接続するために、
主基材内に所定の各プローブと導通した二次電極を設
け、これを基板側の電極に接続する必要がある。二次電
極の形成方法は次の二つに大別できる。
【０００５】主基材中のプローブ形成面と同一面に形
成する方法 上記した公知の技術のうち、特開平９−５３５５号公
報、特開平１０−１２３１７４号公報は本方法に属する
といえよう。この場合は、二次電極を基板に接合すると
ともに、必要に応じて主基材のプローブ形成面の反対面
に相応の剛性を有する部材を接合し、主基材の平坦性や
強度を確保する。
成する方法 上記した公知の技術のうち、特開平９−５３５５号公
報、特開平１０−１２３１７４号公報は本方法に属する
といえよう。この場合は、二次電極を基板に接合すると
ともに、必要に応じて主基材のプローブ形成面の反対面
に相応の剛性を有する部材を接合し、主基材の平坦性や
強度を確保する。
【０００６】主基材中のプローブ形成面と反対面に設
ける方法 上記した公知の技術のうち、特開平８−１４８５３３号
公報、特開平１１−１６０３５６号公報は本方法に属す
るといえよう。前者は各二次電極と基板とを線材により
接続し、後者は局在型の異方導電性ゴムにより接続して
いる。
ける方法 上記した公知の技術のうち、特開平８−１４８５３３号
公報、特開平１１−１６０３５６号公報は本方法に属す
るといえよう。前者は各二次電極と基板とを線材により
接続し、後者は局在型の異方導電性ゴムにより接続して
いる。
【０００７】
【発明が解決しようとする課題】ある主基材に多数の突
起を一括形成してこれをプローブとする方式において、
主基材と基板との電気的接続方法を上記した。以下、こ
れらの方法の問題点を順次述べる。
起を一括形成してこれをプローブとする方式において、
主基材と基板との電気的接続方法を上記した。以下、こ
れらの方法の問題点を順次述べる。
【０００８】二次電極を主基材中のプローブ形成面と
同一面に形成する方法 この方法では、各二次電極は通常プローブ群よりも主基
材外周に近い位置に形成する必要が生じる。この結果、
主基材外形が大型化してしまう。また、多くのプローブ
を形成した場合、プローブ群中中央近傍に位置するプロ
ーブは周囲のプローブの間隙を縫って二次電極との配線
を施さねばならないため、十分な配線幅の確保を困難に
すると同時に、配線長の長大化を招き、結果として配線
抵抗を増大させてしまう。
同一面に形成する方法 この方法では、各二次電極は通常プローブ群よりも主基
材外周に近い位置に形成する必要が生じる。この結果、
主基材外形が大型化してしまう。また、多くのプローブ
を形成した場合、プローブ群中中央近傍に位置するプロ
ーブは周囲のプローブの間隙を縫って二次電極との配線
を施さねばならないため、十分な配線幅の確保を困難に
すると同時に、配線長の長大化を招き、結果として配線
抵抗を増大させてしまう。
【０００９】二次電極を主基材中のプローブ形成面と
反対面に形成し、線材によって二次電極と基板とを接続
する方法 この方法では、主基材の力学的な補強が困難なため、被
検ウェハーに対してプローブ構造体を接触させたときの
荷重によって、例えばメンブレン方式の場合は主基材が
たわんでしまい、各プローブを均一な荷重でウェハーに
対して接触させることができなくなる、また例えば主基
材がSiやガラスの場合は、主基材に過大な応力を生じ、
最悪の場合破壊してしまう。
反対面に形成し、線材によって二次電極と基板とを接続
する方法 この方法では、主基材の力学的な補強が困難なため、被
検ウェハーに対してプローブ構造体を接触させたときの
荷重によって、例えばメンブレン方式の場合は主基材が
たわんでしまい、各プローブを均一な荷重でウェハーに
対して接触させることができなくなる、また例えば主基
材がSiやガラスの場合は、主基材に過大な応力を生じ、
最悪の場合破壊してしまう。
【００１０】二次電極を主基材中のプローブ形成面と
反対面に形成し、異方導電性ゴムによって二次電極と基
板とを接続する方法 この方法では、主基材中の二次電極レイアウトに合致さ
せた基盤側の電極レイアウトを用意することが前提とな
る。ところが、一般に、基板側の電極形成可能ピッチは
主基材のそれよりも大きいため、主基材側の電極ピッチ
を理想的に小さくしようとすると基板側の電極が配置で
きない、もしくは基板側のピッチに合わせると主基材側
の二次電極形成領域が広大になってしまい、結果的に多
くのプローブを配することが困難になってしまう。
反対面に形成し、異方導電性ゴムによって二次電極と基
板とを接続する方法 この方法では、主基材中の二次電極レイアウトに合致さ
せた基盤側の電極レイアウトを用意することが前提とな
る。ところが、一般に、基板側の電極形成可能ピッチは
主基材のそれよりも大きいため、主基材側の電極ピッチ
を理想的に小さくしようとすると基板側の電極が配置で
きない、もしくは基板側のピッチに合わせると主基材側
の二次電極形成領域が広大になってしまい、結果的に多
くのプローブを配することが困難になってしまう。
【００１１】また、この方法では、主基材の二次電極数
と基板側の電極の数は常に等しくする必要があるため、
多くのプローブを形成した場合、基板側の配線が複雑に
なり、結果的に基板のコストを増大させてしまう。
と基板側の電極の数は常に等しくする必要があるため、
多くのプローブを形成した場合、基板側の配線が複雑に
なり、結果的に基板のコストを増大させてしまう。
【００１２】本発明の目的は、大領域に多数のプローブ
を形成しても、ここに述べたような不都合を生じること
なく主基材の二次電極と基板側の電極との電気的接続が
行え、結果的にウェハー検査工程においてウェハー内の
多数のLSIを一括に検査でき、検査工程の効率を向上さ
せるプローブ構造体を提供することにある。
を形成しても、ここに述べたような不都合を生じること
なく主基材の二次電極と基板側の電極との電気的接続が
行え、結果的にウェハー検査工程においてウェハー内の
多数のLSIを一括に検査でき、検査工程の効率を向上さ
せるプローブ構造体を提供することにある。
【００１３】
【課題を解決するための手段】上記の課題は例えば、一
主面に検査用のプローブが形成された第１の板状部材
（主基材）と、前記第１の板状部材の前記プローブが形
成された面とは反対側の面に形成された前記プローブと
電気的に接続された第１の二次電極（主基材に形成され
た二次電極）と、前記第１の板状部材の前記第１の二次
電極に配設された第２の板状部材（インターポーザ）
と、前記第２の板状部材の前記第１の二次電極と対向す
る位置に形成された第１の電極（インターポーザの主基
材側に形成された電極）と、前記２の板状部材の前記第
１の電極が形成された面とは反対側の面に形成された、
前記第１の電極と電気的に接続された第２の二次電極
（インターポーザに形成された二次電極）と、前記２の
板状部材の前記第１の電極が形成された側に配設された
第３の板状部材（基板）と、一端側が前記第３の板状部
材に支持されており他端側が前記第２の二次電極と電気
的に接続された電気接続部材（コンタクトプローブ）と
を備えたプローブ構造体を用いることにより解決され
る。
主面に検査用のプローブが形成された第１の板状部材
（主基材）と、前記第１の板状部材の前記プローブが形
成された面とは反対側の面に形成された前記プローブと
電気的に接続された第１の二次電極（主基材に形成され
た二次電極）と、前記第１の板状部材の前記第１の二次
電極に配設された第２の板状部材（インターポーザ）
と、前記第２の板状部材の前記第１の二次電極と対向す
る位置に形成された第１の電極（インターポーザの主基
材側に形成された電極）と、前記２の板状部材の前記第
１の電極が形成された面とは反対側の面に形成された、
前記第１の電極と電気的に接続された第２の二次電極
（インターポーザに形成された二次電極）と、前記２の
板状部材の前記第１の電極が形成された側に配設された
第３の板状部材（基板）と、一端側が前記第３の板状部
材に支持されており他端側が前記第２の二次電極と電気
的に接続された電気接続部材（コンタクトプローブ）と
を備えたプローブ構造体を用いることにより解決され
る。
【００１４】
【発明の実施の形態】以下、本発明の具体的な実施形態
を図を用いて説明する。
を図を用いて説明する。
【００１５】図１は、本発明の一実施形態を示すプロー
ブ構造体の主要部断面分解斜視図である。図１では、主
基材５の材質にSiを用いた場合を示している。主基材５
の材質にSiを用いることは、マイクロマシニング技術、
ウェハープロセス技術を用いた高精度で安定な微細加工
を可能とするものであり、多数の微細プローブを一括形
成する上で有効な手段である。本実施形態においても、
エッチングおよびめっき等のメタライズ手法によってプ
ローブ５a、ならびに各プローブ５aに対して梁５d、さ
らに貫通孔５dを介して二次電極５cが形成されている。
梁５dは、プローブ５aを被検ウェハーに接触させる荷重
をたわみによって適正値に制御する働きを有する。また
図示した形態においては、二次電極５cは主基材５中の
プローブ５a形成面と実質反対面に設けられている。こ
のことは、本発明を実施する上で必要な手段である。
ブ構造体の主要部断面分解斜視図である。図１では、主
基材５の材質にSiを用いた場合を示している。主基材５
の材質にSiを用いることは、マイクロマシニング技術、
ウェハープロセス技術を用いた高精度で安定な微細加工
を可能とするものであり、多数の微細プローブを一括形
成する上で有効な手段である。本実施形態においても、
エッチングおよびめっき等のメタライズ手法によってプ
ローブ５a、ならびに各プローブ５aに対して梁５d、さ
らに貫通孔５dを介して二次電極５cが形成されている。
梁５dは、プローブ５aを被検ウェハーに接触させる荷重
をたわみによって適正値に制御する働きを有する。また
図示した形態においては、二次電極５cは主基材５中の
プローブ５a形成面と実質反対面に設けられている。こ
のことは、本発明を実施する上で必要な手段である。
【００１６】さて、本実施形態では、上記したような主
基材５と基板８との間にインタポーザ１０が介在してい
る。同インタポーザは通常セラミックないしはガラス、
ガラスエポキシ材など、比較的剛性の高い材質を主材と
して形成される。インタポーザ１０は、二次電極５cの
レイアウトに対応して電極１０aが設けられており、そ
れぞれはインタポーザ１０の実質厚さ方向に独立に導通
して最終的にインタポーザの反対面に二次電極１０bを
形成している。主基材５とインタポーザ１０とは、それ
ぞれの対応する二次電極５cと電極１０a同士ではんだ１
１により電気的・機械的に接続されている。また、主基
材５上側（インターポーザ側）には、二次電極５cの形
成領域を避けてスペーサ１２が配されている。さらに、
基板８には、その貫通孔８aにコンタクトプローブ９が
挿入・固定されている。各コンタクトプローブ９は、イ
ンタポーザ１０の二次電極１０bの位置に合致してお
り、この両者を接触させることにより、結果、各プロー
ブ５aと基板８との電気的な接続が果たされる。本実施
形態によれば、主基材５はインタポーザによって補強さ
れるため、プローブの高密度形成に好適な、主基材中プ
ローブの実質反対面に二次電極を形成する方法を採った
際に、プローブ５aを被検ウェハー（図示せず）に接触
させる際の荷重に対して課題の項で述べたような不都合
を生じることがなくなる。
基材５と基板８との間にインタポーザ１０が介在してい
る。同インタポーザは通常セラミックないしはガラス、
ガラスエポキシ材など、比較的剛性の高い材質を主材と
して形成される。インタポーザ１０は、二次電極５cの
レイアウトに対応して電極１０aが設けられており、そ
れぞれはインタポーザ１０の実質厚さ方向に独立に導通
して最終的にインタポーザの反対面に二次電極１０bを
形成している。主基材５とインタポーザ１０とは、それ
ぞれの対応する二次電極５cと電極１０a同士ではんだ１
１により電気的・機械的に接続されている。また、主基
材５上側（インターポーザ側）には、二次電極５cの形
成領域を避けてスペーサ１２が配されている。さらに、
基板８には、その貫通孔８aにコンタクトプローブ９が
挿入・固定されている。各コンタクトプローブ９は、イ
ンタポーザ１０の二次電極１０bの位置に合致してお
り、この両者を接触させることにより、結果、各プロー
ブ５aと基板８との電気的な接続が果たされる。本実施
形態によれば、主基材５はインタポーザによって補強さ
れるため、プローブの高密度形成に好適な、主基材中プ
ローブの実質反対面に二次電極を形成する方法を採った
際に、プローブ５aを被検ウェハー（図示せず）に接触
させる際の荷重に対して課題の項で述べたような不都合
を生じることがなくなる。
【００１７】図２は、本発明の一実施形態を示すインタ
ポーザの三面図である。図２（a）は基板との対向面、
（b）は側断面、（c）はプローブの主基材との対向面を
示す。また、図２（a）、（ｃ）に示した一点鎖線で囲
んだ領域は、被検ウェハーの１チップ分の領域を表して
いる。すなわち、図２では合計１６個のチップを一括検
査するための形態をなしている。本形態では、まず電極
１０aとその二次電極１０bのレイアウトおよび配置ピッ
チが異なっている点が特徴である。このような形態は、
インタポーザ１０を、例えばセラミックを主材として多
層に内部配線１０ｃを積層することにより達せられる。
この結果、課題の項で述べたような理由からプローブの
主基材と基板のそれぞれが形成できる電極のピッチが異
なっていても、その両者を都合よく電気的に接続するこ
とを可能にする。なお、このとき、電極１０aと二次電
極１０bのピッチの比p2/p1は、できる限り１に近くなる
ようプローブ構造体を設計することが望ましい。本形態
では、つぎに、基板との対向面（図２（a））とプロー
ブの主基材との対向面（図２（c））では面積が異な
り、プローブの主基材との対向面（図２（c））の面積
の方が小さく、段差がついている点が特徴である。この
ことは、インタポーザ１０をプローブ構造体として組み
立てる際に場合によって必要となる。このことを図３を
用いて説明する。
ポーザの三面図である。図２（a）は基板との対向面、
（b）は側断面、（c）はプローブの主基材との対向面を
示す。また、図２（a）、（ｃ）に示した一点鎖線で囲
んだ領域は、被検ウェハーの１チップ分の領域を表して
いる。すなわち、図２では合計１６個のチップを一括検
査するための形態をなしている。本形態では、まず電極
１０aとその二次電極１０bのレイアウトおよび配置ピッ
チが異なっている点が特徴である。このような形態は、
インタポーザ１０を、例えばセラミックを主材として多
層に内部配線１０ｃを積層することにより達せられる。
この結果、課題の項で述べたような理由からプローブの
主基材と基板のそれぞれが形成できる電極のピッチが異
なっていても、その両者を都合よく電気的に接続するこ
とを可能にする。なお、このとき、電極１０aと二次電
極１０bのピッチの比p2/p1は、できる限り１に近くなる
ようプローブ構造体を設計することが望ましい。本形態
では、つぎに、基板との対向面（図２（a））とプロー
ブの主基材との対向面（図２（c））では面積が異な
り、プローブの主基材との対向面（図２（c））の面積
の方が小さく、段差がついている点が特徴である。この
ことは、インタポーザ１０をプローブ構造体として組み
立てる際に場合によって必要となる。このことを図３を
用いて説明する。
【００１８】図３は、本発明の一実施形態のプローブ構
造体の略断面図である。本形態において、インタポーザ
１０は図２で説明した段差部１０dが枠体１３によって
支持されており、その結果脱落が防止されている。この
状態から明らかなように、段差部１０dは枠体１３の厚
さを考慮して設けられたものである。この結果、枠体１
３を設けてもプローブ構造体中最も位置的に下になる、
すなわち被検ウェハーに対して最初に接触するのはプロ
ーブ５aとなり、所望の被検ウェハー（図示せず）とプ
ローブ５aとの接触が果たされる。また、図３が示す別
の実施形態として、図１で述べたスペーサ１２が配され
ていないことについて触れる。この形態では、個々のは
んだ１１は、その内部に例えばNi（ニッケル）、Cu
（銅）などの高弾性金属をコアとして含んでいる。その
結果、プローブ５aが被検ウェハーに接することではん
だ１１に圧縮方向の荷重が作用しても、はんだ１１のつ
ぶれを防ぐことができる。
造体の略断面図である。本形態において、インタポーザ
１０は図２で説明した段差部１０dが枠体１３によって
支持されており、その結果脱落が防止されている。この
状態から明らかなように、段差部１０dは枠体１３の厚
さを考慮して設けられたものである。この結果、枠体１
３を設けてもプローブ構造体中最も位置的に下になる、
すなわち被検ウェハーに対して最初に接触するのはプロ
ーブ５aとなり、所望の被検ウェハー（図示せず）とプ
ローブ５aとの接触が果たされる。また、図３が示す別
の実施形態として、図１で述べたスペーサ１２が配され
ていないことについて触れる。この形態では、個々のは
んだ１１は、その内部に例えばNi（ニッケル）、Cu
（銅）などの高弾性金属をコアとして含んでいる。その
結果、プローブ５aが被検ウェハーに接することではん
だ１１に圧縮方向の荷重が作用しても、はんだ１１のつ
ぶれを防ぐことができる。
【００１９】つぎに、本発明のプローブ構造体によるウ
ェハー検査の状態について、図４を用いて説明する。
ェハー検査の状態について、図４を用いて説明する。
【００２０】図４は、本発明の一実施形態を示すプロー
ブ構造体の、ウェハーに接触した状態における略断面図
である。図４において、被検ウェハー１aからの圧力に
よってインタポーザ１０は枠体１３から離脱しており、
同時にコンタクトプローブ９は内蔵のばねによって縮ん
でいる。すなわち、被検ウェハー１aからの圧力とコン
タクトプローブ９の反力が釣り合った状態にある。この
状態は、インタポーザ１０ならびにそれに接合されたプ
ローブの主基材５は、被検ウェハー１aの面に応じて自
在に向き（角度）を追従できることを意味する。したが
って、例えばウェハー１a全面のチップ全てを一括検査
しようとする場合など、非常に大領域に一括してプロー
ブを接触させようとしたときに問題となるウェハー１a
とプローブ構造体との相対的な傾きを、ウェハー１aと
接触した段階で相殺できることを意味する。
ブ構造体の、ウェハーに接触した状態における略断面図
である。図４において、被検ウェハー１aからの圧力に
よってインタポーザ１０は枠体１３から離脱しており、
同時にコンタクトプローブ９は内蔵のばねによって縮ん
でいる。すなわち、被検ウェハー１aからの圧力とコン
タクトプローブ９の反力が釣り合った状態にある。この
状態は、インタポーザ１０ならびにそれに接合されたプ
ローブの主基材５は、被検ウェハー１aの面に応じて自
在に向き（角度）を追従できることを意味する。したが
って、例えばウェハー１a全面のチップ全てを一括検査
しようとする場合など、非常に大領域に一括してプロー
ブを接触させようとしたときに問題となるウェハー１a
とプローブ構造体との相対的な傾きを、ウェハー１aと
接触した段階で相殺できることを意味する。
【００２１】つぎに、本発明のプローブ構造体の別の実
施形態について、図５、図６を用いて説明する。
施形態について、図５、図６を用いて説明する。
【００２２】図５は、本発明の一実施形態を示すインタ
ポーザの三面図である。図５は図２と同様、（a）は基
板との対向面、（b）は側断面、（c）はプローブの主基
材との対向面を示す。また、図５（a）、（c）に示した
一点鎖線で囲んだ領域は、被検ウェハーの１チップ分の
領域を表している。すなわち、合計１６個のチップを一
括検査するための形態をなしている。図５において特徴
的なのは、図２で示したような段差部１０dが存在しな
いことである。例えばセラミックなどを本インタポーザ
の主材に用いる場合には、その材質的な加工性の点か
ら、このようにできる限り形状を単純化して形成するこ
とが望ましい。このような単純形状を許すプローブ構造
体の構造について、図６によって説明する。
ポーザの三面図である。図５は図２と同様、（a）は基
板との対向面、（b）は側断面、（c）はプローブの主基
材との対向面を示す。また、図５（a）、（c）に示した
一点鎖線で囲んだ領域は、被検ウェハーの１チップ分の
領域を表している。すなわち、合計１６個のチップを一
括検査するための形態をなしている。図５において特徴
的なのは、図２で示したような段差部１０dが存在しな
いことである。例えばセラミックなどを本インタポーザ
の主材に用いる場合には、その材質的な加工性の点か
ら、このようにできる限り形状を単純化して形成するこ
とが望ましい。このような単純形状を許すプローブ構造
体の構造について、図６によって説明する。
【００２３】図６は、本発明の一実施形態のプローブ構
造体の略断面図である。本形態において、プローブの主
基材５とインタポーザ１０との電気的・機械的接続は異
方導電性ゴム１４により行われている。
造体の略断面図である。本形態において、プローブの主
基材５とインタポーザ１０との電気的・機械的接続は異
方導電性ゴム１４により行われている。
【００２４】さらに、インタポーザ１０と基板８との電
気的・機械的接続についても同様異方導電性ゴム１４に
より行われている。すなわち、この結果図３、図４で示
した枠体１３が不要となり、同時にインタポーザ１０に
おける段差部１３も不要になったものである。このと
き、先に述べたウェハー１aとプローブ構造体との相対
的な傾きは、前記異方導電性ゴム１４自体の伸縮により
相殺することが可能である。
気的・機械的接続についても同様異方導電性ゴム１４に
より行われている。すなわち、この結果図３、図４で示
した枠体１３が不要となり、同時にインタポーザ１０に
おける段差部１３も不要になったものである。このと
き、先に述べたウェハー１aとプローブ構造体との相対
的な傾きは、前記異方導電性ゴム１４自体の伸縮により
相殺することが可能である。
【００２５】つぎに、本発明のプローブ構造体の別の実
施形態について、図７を用いて説明する。
施形態について、図７を用いて説明する。
【００２６】図７は、本発明の一実施形態を示すイプロ
ーブ構造体の略断面図である。図７において、インタポ
ーザ１０の内部配線１０cはインタポーザ１０にて所望
の配線が短絡や切断されることにより、結果的にインタ
ポーザの二次電極１０bの数は電極１０aの数よりも減少
している。このことにより、基板８内の配線数が減少
し、より外部のシステム（図示せず）に対する電気的接
続を容易にすることができる。
ーブ構造体の略断面図である。図７において、インタポ
ーザ１０の内部配線１０cはインタポーザ１０にて所望
の配線が短絡や切断されることにより、結果的にインタ
ポーザの二次電極１０bの数は電極１０aの数よりも減少
している。このことにより、基板８内の配線数が減少
し、より外部のシステム（図示せず）に対する電気的接
続を容易にすることができる。
【００２７】上記した各実施形態では、主基材の材質に
Siを用いた場合に限って図示したが、その他例えばメン
ブレン方式などの場合でも本実施形態は適用が可能であ
る。
Siを用いた場合に限って図示したが、その他例えばメン
ブレン方式などの場合でも本実施形態は適用が可能であ
る。
【００２８】
【発明の効果】本発明によれば、プローブを一括形成す
る主基材の外形や主基材中の配線経路の長大化を防ぐこ
と、ならびに主基材の力学的な補強が可能で、かつ主基
材の二次電極と基板側の電極相互のレイアウトに厳密な
制約（レイアウトやピッチを互いに揃える）を設ける必
要がないので、上記した課題を達することができる。
る主基材の外形や主基材中の配線経路の長大化を防ぐこ
と、ならびに主基材の力学的な補強が可能で、かつ主基
材の二次電極と基板側の電極相互のレイアウトに厳密な
制約（レイアウトやピッチを互いに揃える）を設ける必
要がないので、上記した課題を達することができる。
【図１】本発明の一実施例に係るプローブ構造体の主要
部分解断面斜視図。
部分解断面斜視図。
【図２】本発明の一実施例に係るインタポーザ三面図。
【図３】本発明の一実施例に係るプローブ構造体略断面
図。
図。
【図４】本発明の一実施例に係るプローブ構造体による
ウェハー検査の状態を示す略断面図。
ウェハー検査の状態を示す略断面図。
【図５】本発明の他の一実施例に係るインタポーザ三面
図。
図。
【図６】本発明の他の一実施例に係るプローブ構造体略
断面図。
断面図。
【図７】本発明のさらに他の一実施例に係るプローブ構
造体略断面図。
造体略断面図。
1a…ウェハー、5…主基材、5a…プローブ、5b…配線、5
c…二次電極、５d…梁、５e…貫通孔、8…基板、８a…
貫通孔、9…コンタクトプローブ、１０…インタポー
ザ、１０a…電極、１０b…二次電極、１０c…内部配
線、１０d…段差部、１１…はんだ、１２…スペーサ、
１３…枠体、１４…異方導電性ゴム。
c…二次電極、５d…梁、５e…貫通孔、8…基板、８a…
貫通孔、9…コンタクトプローブ、１０…インタポー
ザ、１０a…電極、１０b…二次電極、１０c…内部配
線、１０d…段差部、１１…はんだ、１２…スペーサ、
１３…枠体、１４…異方導電性ゴム。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 清水 浩也 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 宮武 俊雄 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 三浦 英生 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 Ｆターム(参考） 2G011 AA04 AA17 AC21 AF01 AF05 AF07 4M106 AA01 AA02 BA01 BA14 DD09 DD10
Claims (9)
- 【請求項１】一主面に検査用のプローブが形成された第
１の板状部材と、前記第１の板状部材の前記プローブが
形成された面とは反対側の面に形成された、前記プロー
ブと電気的に接続された第１の二次電極と、前記第１の
板状部材の前記第１の二次電極に配設された第２の板状
部材と、前記第２の板状部材の前記第１の二次電極と対
向する位置に形成された第１の電極と、前記２の板状部
材の前記第１の電極が形成された面とは反対側の面に形
成された、前記第１の電極と電気的に接続された第２の
二次電極と、前記２の板状部材の前記第１の電極が形成
された側に配設された第３の板状部材と、一端側が前記
第３の板状部材に支持されており他端側が前記第２の二
次電極と電気的に接続された電気接続部材と、を備えた
プローブ構造体。 - 【請求項２】請求項１において、前記第１の板状部材の
前記第２の板状部材側には第４の板状部材が配設されて
いるプローブ構造体。 - 【請求項３】請求項１において、前記第１の電極と前記
第２の二次電極はそれぞれ複数形成されており、前記第
２の二次電極配列ピッチが前記第１の電極配列ピッチよ
りも広いプローブ構造体。 - 【請求項４】請求項１において、前記第１の電極と前記
第２の二次電極はそれぞれ複数形成されており、前記第
２の二次電極の数が前記第１の電極の数よりも少ないプ
ローブ構造体。 - 【請求項５】請求項１において、前記第３の板状部材の
前記第２の板状部材とは反対側の面から最も離れた位置
に前記プローブのコンタクト部が位置しているプローブ
構造体。 - 【請求項６】一主面に検査用のプローブが形成された第
１の板状部材と前記プローブからの電気信号を外部に接
続するための電極が形成された第３の板状部材との間に
配設される第２の板状部材であって、前記第２の板状部
材の前記第１の二次電極と対向する位置には第１の電極
が複数形成されており、前記２の板状部材の前記第１の
電極が形成された面とは反対側の面には前記第１の電極
と電気的に接続された第２の二次電極が複数形成された
前記第２の板状部材。 - 【請求項７】請求項６において、前記２の板状部材の外
縁部の板厚が前記２の板状部材の中央部の板厚よりも薄
い前記第２の板状部材。 - 【請求項８】請求項６において、前記第２の二次電極配
列ピッチが前記第１の電極配列ピッチよりも広い前記第
２の板状部材。 - 【請求項９】請求項６において、前記第２の二次電極の
数が前記第１の電極の数よりも少ない前記第２の板状部
材。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27180699A JP2001091540A (ja) | 1999-09-27 | 1999-09-27 | プローブ構造体 |
| TW089115340A TW516073B (en) | 1999-09-27 | 2000-07-31 | Probe structure |
| KR10-2000-0050195A KR100373692B1 (ko) | 1999-09-27 | 2000-08-28 | 프로브 구조체 |
| US09/648,452 US6614246B1 (en) | 1999-09-27 | 2000-08-28 | Probe structure |
| US10/625,566 US6977514B2 (en) | 1999-09-27 | 2003-07-24 | Probe structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27180699A JP2001091540A (ja) | 1999-09-27 | 1999-09-27 | プローブ構造体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001091540A true JP2001091540A (ja) | 2001-04-06 |
Family
ID=17505118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27180699A Withdrawn JP2001091540A (ja) | 1999-09-27 | 1999-09-27 | プローブ構造体 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6614246B1 (ja) |
| JP (1) | JP2001091540A (ja) |
| KR (1) | KR100373692B1 (ja) |
| TW (1) | TW516073B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6462568B1 (en) * | 2000-08-31 | 2002-10-08 | Micron Technology, Inc. | Conductive polymer contact system and test method for semiconductor components |
| TWI236723B (en) * | 2002-10-02 | 2005-07-21 | Renesas Tech Corp | Probe sheet, probe card, semiconductor inspection device, and manufacturing method for semiconductor device |
| JP2004327773A (ja) * | 2003-04-25 | 2004-11-18 | Renesas Technology Corp | 故障解析装置 |
| TWI240082B (en) * | 2003-07-10 | 2005-09-21 | Siliconware Precision Industries Co Ltd | Wafer test method |
| US20080044623A1 (en) * | 2006-08-21 | 2008-02-21 | John Caldwell | Probe card for testing imaging devices, and methods of fabricating same |
| KR100712561B1 (ko) * | 2006-08-23 | 2007-05-02 | 삼성전자주식회사 | 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치 |
| KR101329813B1 (ko) | 2007-05-28 | 2013-11-15 | 주식회사 코리아 인스트루먼트 | 프로브 시트, 이를 포함하는 프로브 카드 및 이의 제조방법 |
| WO2009141907A1 (ja) * | 2008-05-21 | 2009-11-26 | 株式会社アドバンテスト | 試験用ウエハユニットおよび試験システム |
| JP4555362B2 (ja) * | 2008-06-02 | 2010-09-29 | 株式会社アドバンテスト | プローブ、電子部品試験装置及びプローブの製造方法 |
| US8004296B2 (en) * | 2008-08-19 | 2011-08-23 | Centipede Systems, Inc. | Probe head apparatus for testing semiconductors |
| US20120287591A1 (en) * | 2009-11-24 | 2012-11-15 | Nhk Spring Co., Ltd. | Connection member |
| KR101426031B1 (ko) * | 2013-08-06 | 2014-08-04 | 퀄맥스시험기술 주식회사 | 켈빈 테스트를 위한 프로브 장치 |
| WO2016200633A1 (en) * | 2015-06-10 | 2016-12-15 | Translarity, Inc. | Interdigitized polysymmetric fanouts, and associated systems and methods |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3038665C2 (de) * | 1980-10-13 | 1990-03-29 | Riba-Prüftechnik GmbH, 7801 Schallstadt | Prüfeinrichtung zum Überprüfen von mit Leiterbahnen versehenen Leiterplatten |
| US4724383A (en) * | 1985-05-03 | 1988-02-09 | Testsystems, Inc. | PC board test fixture |
| US5574382A (en) * | 1991-09-17 | 1996-11-12 | Japan Synthetic Rubber Co., Ltd. | Inspection electrode unit for printed wiring board |
| US5371654A (en) * | 1992-10-19 | 1994-12-06 | International Business Machines Corporation | Three dimensional high performance interconnection package |
| US5974662A (en) * | 1993-11-16 | 1999-11-02 | Formfactor, Inc. | Method of planarizing tips of probe elements of a probe card assembly |
| KR0140034B1 (ko) * | 1993-12-16 | 1998-07-15 | 모리시다 요이치 | 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법 |
| JPH08148533A (ja) | 1994-11-15 | 1996-06-07 | Nec Corp | 半導体ウェハの試験装置及び試験方法 |
| JPH095355A (ja) | 1995-06-22 | 1997-01-10 | Hoya Corp | プローブカード |
| US5764071A (en) * | 1996-01-05 | 1998-06-09 | International Business Machines Corporation | Method and system for testing an electronic module mounted on a printed circuit board |
| JP3099754B2 (ja) | 1996-10-23 | 2000-10-16 | 日本電気株式会社 | プローブカードの製造方法 |
| US5828226A (en) * | 1996-11-06 | 1998-10-27 | Cerprobe Corporation | Probe card assembly for high density integrated circuits |
| JPH11160356A (ja) | 1997-11-25 | 1999-06-18 | Matsushita Electric Ind Co Ltd | ウェハ一括型測定検査用プローブカードおよびセラミック多層配線基板ならびにそれらの製造方法 |
| JP3188876B2 (ja) * | 1997-12-29 | 2001-07-16 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | プロダクト・チップをテストする方法、テスト・ヘッド及びテスト装置 |
| JP2001091543A (ja) * | 1999-09-27 | 2001-04-06 | Hitachi Ltd | 半導体検査装置 |
| US6392428B1 (en) * | 1999-11-16 | 2002-05-21 | Eaglestone Partners I, Llc | Wafer level interposer |
-
1999
- 1999-09-27 JP JP27180699A patent/JP2001091540A/ja not_active Withdrawn
-
2000
- 2000-07-31 TW TW089115340A patent/TW516073B/zh not_active IP Right Cessation
- 2000-08-28 US US09/648,452 patent/US6614246B1/en not_active Expired - Fee Related
- 2000-08-28 KR KR10-2000-0050195A patent/KR100373692B1/ko not_active IP Right Cessation
-
2003
- 2003-07-24 US US10/625,566 patent/US6977514B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100373692B1 (ko) | 2003-02-26 |
| TW516073B (en) | 2003-01-01 |
| US20040145382A1 (en) | 2004-07-29 |
| US6614246B1 (en) | 2003-09-02 |
| US6977514B2 (en) | 2005-12-20 |
| KR20010030144A (ko) | 2001-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7884632B2 (en) | Semiconductor inspecting device | |
| JP4260222B2 (ja) | 電気接点用のシールドされた可撓性ラミネートビーム | |
| KR100791945B1 (ko) | 프로브 카드 | |
| JP3500105B2 (ja) | 導電性接触子用支持体及びコンタクトプローブユニット | |
| US20210285984A1 (en) | Semiconductor device test socket | |
| US7629807B2 (en) | Electrical test probe | |
| JP2001091540A (ja) | プローブ構造体 | |
| US5325081A (en) | Supported strain gauge and joy stick assembly and method of making | |
| JP2008532042A (ja) | 積層型基板を有するプローブカード | |
| US7189078B2 (en) | See-saw interconnect assembly with dielectric carrier grid providing spring suspension | |
| KR20080043713A (ko) | 전기신호 접속용 좌표 변환장치 | |
| JP4006081B2 (ja) | 半導体装置の製造方法 | |
| US20020118029A1 (en) | Probe card and contactor | |
| US20060035485A1 (en) | Interconnect assembly for a probe card | |
| TW508712B (en) | Probe structure and method for manufacturing the same | |
| JP4455940B2 (ja) | 電気的接続装置 | |
| KR101112749B1 (ko) | 반도체 디바이스 테스트 소켓 및 그 제조 방법 | |
| US20040169521A1 (en) | High density probe card apparatus and method of manufacture | |
| JPH11344521A (ja) | 積層型コネクター装置および回路基板の検査装置 | |
| KR100448528B1 (ko) | 반도체장치의 검사장치 및 그를 이용한 반도체제조방법 | |
| WO2007023884A1 (ja) | プローブカード用ガイド板およびその加工方法 | |
| JP4850284B2 (ja) | 半導体装置の試験装置 | |
| JP2000321303A (ja) | プローブカード及びコンタクタ | |
| JP2000277576A (ja) | 接続用基板及びコンタクタ | |
| KR20070009133A (ko) | 동축케이블을 이용한 반도체 웨이퍼 테스트용 프로브 카드 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040921 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040921 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20061006 |