JP2000515323A - エッチングストップを用いて互い違いの配線を生成する集積回路 - Google Patents

Abstract

(57)【要約】 多層配線構造（１０）が提供される。多層配線構造は、一実施例に従って形成された少なくとも３つのレベルの配線（導体）を含む。３つのレベルの導体のうち２つのレベルの導体（１２）が、異なる垂直および水平な面で互い違いにされる（１６）。第３の導体（１６）は、２つの第２の導体（２６）の少なくとも一部分の間で横方向に都合よく間隔を設けられる。第３の導体は第２の導体の下またはできれば上方の高さレベルに位置するので、間の容量結合が減少される。第２および第３の導体を互い違いにすることにより、伝搬遅延およびクロスカップリングを最小に抑えた高密度の配線を達成することが可能である。

Description

【発明の詳細な説明】 エッチングストップを用いて互い違いの配線を生成する集積回路 発明の背景 １．発明の分野 この発明は半導体製造に関し、より特定的には、エッチングストップを用いて 形成される互い違いの配線を採用する集積回路に関する。この配線は、１つの配 線が、１対の配線と異なる面に、かつ１対の配線間で横方向に間隔を設けて配置 されるように形成される。配線を互い違いにすることにより、より高密度の配線 構造を、配線間の電界結合を最小にして生成することができる。 ２．関連技術の説明 集積回路は、モノリシック基板のトポグラフィ（topography）にわたって延在 する多数の導体を含む。システム内の２つ以上の構成部品を電気的に接続する役 割を果たす１組の配線（または導体）は一般に「バス」と呼ばれている。電圧レ ベルの集まりを導体を通して送ることにより構成部品の適切な動作が可能になる 。たとえば、マイクロプロセッサは何らかのバス構造によりメモリおよび入／出 力装置に接続される。バスには多くの種類があり、それぞれの動作により分類さ れる。周知のバスの種類の例としては、アドレスバス、データバスおよび制御バ スがある。 一般的にバス内の導体はその一部が半導体のトポグラフィにわたり互いに並列 に延びる。導体は誘電体によって互いに、かつ下にある導電性素子から分離され 、適切な誘電体の例は二酸化シリコン（「酸化物」）である。したがって導体は 半導体のトポグラフィにわたってリソグラフィパターニングされ、この場合のト ポグラフィは基板の上に誘電体が設けられたものを含む。このトポグラフィはま た、誘電材料で覆われる１層以上の導体を含み得る。導体の層を誘電体で覆った ものが、上にさらなる導体の層をパターニングできるトポグラフィを呈する。 導体は電気的に導電性の材料から生成され、適切な材料はＡｌ、Ｔｉ、Ｔａ、 Ｗ、Ｍｏ、ポリシリコン、またはこれらの組合せを含む。基板は、ドーパントイ オンを保持することができる何らかの種類の材料、およびこれらのイオンによっ てもたらされる分離された導電性領域を含む。典型的には、基板はｐ型またはｎ 型イオンを受入するシリコン系材料である。 一般に、配線（または導体）は、このトポグラフィの上に形成され、下にある 導体または基板上に、誘電体の厚さＴ_d1分だけ誘電的に間隔をおいて設けられる 。各導体は、同じレベルの導体（すなわち実質的に同一面にある、または共面（ coplanar）の導体）内の他の導体から、距離Ｔ_d2分だけ誘電的に間隔をおいて設 けられる。したがって、垂直に間隔が設けられた導体間の容量、すなわち層内容 量Ｃ_LSは次のようにして求められる。 さらに、水平に間隔が設けられた実質的に共面の導体間の容量、すなわち層間 容量Ｃ_LLは次のようにして求められる。 式中、ｅは誘電材料（導体と基板との間の誘電材料または導体間の誘電材料）の 誘電率であり、Ｗ_Lは導体の幅であり、Ｔ_cは導体の厚さであり、Ｌは導体の長さ である。導体の抵抗は次のように計算される。 Ｒ＝(rＬ)/Ｗ_LＴ_c （式３） 式中、ｒは導電材料の抵抗を表わし、Ｔ_cは配線の厚さである。式１および式３ 、ならびに／または式２および式３を組合せると、以下のように伝搬遅延または ある導体と近接する導体との結合が示される。 伝搬遅延は集積回路の重要な特徴である。というのは、伝搬遅延は１つまたは複 数の回路が動作できる速度（周波数）を制限するからである。伝搬遅延が短いほ ど、１つまたは複数の回路は高速化される。したがって、半導体のトポグラフィ に幾何学的制約がある場合に、伝搬遅延および／または容量結合をできるだけ最 小に抑えることが重要である。 一般に、Ｃ_LSは、あるレベルの導体と垂直な別のレベル内に導体を位置付ける ことにより最小になる。しかしながら、同じ高さレベル内の導体は互いに垂直に 延びることができない。なぜなら、そうすると、所望でないショートが起こって しまうからである。Ｃ_LLを低減させるために、同じレベルの導体間の横方向の間 隔はできるだけ大きく維持されなければならない。回路の密度が増大すると、適 量の間隔を維持することが困難になる。したがって、ダイのサイズは小さいが隣 接する導体の間の水平の間隔は大きく維持するという難題が存在する。 Ｃ_LL寄生容量の増加により２つの重要な問題が生じる。第１に、寄生容量が増 大すると、一般的に導体の一端における遷移が他端で生じる時間が増す。遷移時 間の増大（すなわち速度劣化の増大）はしたがって、より長い駆動期間を必要と する。導体がクリティカル速度パスに沿って延在する場合、線上の速度の劣化は 、回路全体の機能を損なうであろう。第２に、寄生容量がより大きくなると、ク ロストーク雑音が増大する。導体は遷移しなくとも、隣接する遷移する線からの クロストーク雑音を受ける。 したがって、特にクリティカル速度パスにおける、および／または互いに間隔 を密にした導体間における伝搬遅延を最小にすることが重要である。幾何学的制 約により、導体の厚さＴ_cまたは誘電体の厚さＴ_d2を増大させることが困難にな る。またさらに、導体の長さＬを減少させる代わりに、最新の集積回路は伝搬遅 延の問題を倍加させるより長い配線を採用している。したがって、同じ高さレベ ルの導体間の誘電体の厚さＴ_d2を何とかして最大にすることにより伝搬遅延およ びクロスカップリングを減少させる必要が生じる。より具体的には、所望の構造 は、密度を高くして配置された導体またはクリティカル速度パス内の導体の間に 最大の間隔を設けるものでなければならない。 発明の概要 上記の問題の大部分は、改良された多層配線構造により解決される。この配線 構造は、層間誘電体構造内の異なる高さレベルに形成された導体の互い違いの配 置を含む。この配線構造は少なくとも２つの誘電層を含む。この２つの誘電層は 第１の組の共面の導体と第２の組の共面の導体との間に挟まれる。第２のレベル の導体が密度を高くして配置された領域では、導体は１つおきに他と異なる高さ レベルに位置されることができる。したがって、第２の組の導体は２組の導体と して規定することができ、第２および第３の導体と称される。一例に従うと、第 ３の導体とは第２の導体の下で互い違いにされたものである。 すべての導体を同じレベルに位置するのではなく、第２および第３の導体を互 い違いにすることによって、間隔を密にした導体に関する問題を生じることなく 高密度が達成される。異なる高さレベルの第２および第３の導体を互い違いにす ることにより、第２および第３の導体の間の距離が増大し、それによって寄生容 量の問題が減少する。 多層配線構造はさらに、第１および第２の組の導体の間に延在する１つ以上の コンタクトを含む。第３の導体は、コンタクトから間隔をあけられ、対になった 誘電体のうち１つの中（またはできれば３つ以上の誘電層のうち１つの中）に独 立して形成される。第３の導体は、第３の導体の基部にあるエッチングストップ から配線の誘電体構造の上面まで延在する。代替的には、第３の導体はエッチン グストップ内の開口を通って配線の誘電体構造の下面すなわち第１の導体まで延 びることもできる。したがって、エッチングストップ層内の開口（または孔）は 第１の導体と第３の導体とを接続するコンタクトとなる。第３の導体はコンタク トと同じ材料から形成されるのが好ましく、第２の導体は第１の組の導体と同じ 材料から形成される。好ましい材料が窒化チタン（ＴｉＮ）または窒化シリコン を含むエッチングストップの材料は、第１の誘電層が堆積された後でパターニン グされる。エッチングストップの材料はエッチングストップの上面でエッチング を終了させる役割を果たす。したがって、トレンチが形成されると、トレンチは 第２の誘電層のみを通ってエッチングストップの上面まで延在する。トレンチの 開口はその後、中に充填材料（すなわちプラグ材料）が位置することを可能にす る。プラグ材料はそれからトレンチ内のプラグ材料が第３の導体を含むように処 理される。したがって、第３の導体の厚さは第２の誘電体の厚さによって決定さ れ得る。より大きな電流容量が所望されると、それに従って第２の誘電体の厚さ が調整され得る。 概して、この発明は多層配線構造を形成する方法を企図する。この方法は半導 体トポグラフィにわたって間隔を設けた少なくとも２つの第１の導体を形成する ステップを含む。この後第１の誘電層が第１の導体の上に堆積される。それから エッチングストップが第１の誘電体の一部分の上に形成され、第２の誘電層がエ ッチングストップの上に堆積される。その後第２の誘電体はエッチングストップ の真上の領域のみでエッチング除去されてトレンチを形成し、それと同時に第２ および第１の誘電体が第１の導体の真上の領域でエッチング除去されて１対のビ アを形成する。それから、トレンチおよびビアはプラグ材料で充填される。充填 されたトレンチは第３の導体を含む。その後第２の導体が第２の誘電体にわたっ て形成される。 この発明はさらに、第１の面上に配置された第１の対の導体および第２の面上 に配置された第２の対の導体を含む多層配線構造を意図する。１対の誘電層が第 １および第２の面の間に形成される。コンタクトは対になった誘電層を通って第 １の対の導体の１つから第２の対の導体の１つまで延びるのに必要な寸法にされ る。第３の導体は、第１および第２の面の中間の面からコンタクトに対して平行 に横方向に間隔を設けたある距離、延在する。 図面の簡単な説明 この発明のその他の目的および利点は、以下の詳細な説明を読み添付の図面を 参照することにより明らかになるであろう。 図１は、多層配線構造の上面図である。 図２は、図１の面２に沿った断面図である。 図３は、図１の面３に沿った断面図である。 図４は、面２に沿った半導体トポグラフィの断面図であって、第１の高さレベ ル内の第１の導体（配線）の形成を示す。 図５は、図４に示すステップに続く処理ステップの断面図であって、第１の配 線の上に第１の誘電体の層が形成される。 図６は、図５に示すステップに続く処理ステップの断面図であって、第１の誘 電体の層の上にエッチングストップ材料が堆積される。 図７は、図６に示すステップに続く処理ステップの断面図であって、エッチン グストップ材料が選択的に除去される。 図８は、図７に示すステップに続く処理ステップの断面図であって、パターニ ングされたエッチングストップ材料の上および間に第２の誘電体の層が形成され る。 図９は、図８に示すステップに続く処理ステップの断面図であって、第１およ び第２の誘電体の層内にビアが形成され、第２の誘電体の層内にトレンチが形成 される。 図１０は、図９に示すステップに続く処理ステップの断面図であって、ビアお よびトレンチがプラグ材料で充填される。 図１１は、図１０に示すステップに続く処理ステップの断面図であって、第２ の誘電体の層からプラグ材料が取除かれてトレンチ内に第３の導体を形成し、ビ ア内にコンタクトを形成する。 図１２は、図１１に示すステップに続く処理ステップの断面図であって、一実 施例に従って、第３の導体およびコンタクトの上に金属の層が堆積される。 図１３は、図１２に示すステップに続く処理ステップの断面図であって、金属 の層が選択的に取除かれて第２の組の導体を形成し、図１に示す多層配線構造の 例を完成させる。 この発明から種々の変形例および代替例が生じるが、図面において具体的な実 施例を示し、以下で詳細に説明する。しかしながら、図面および詳細な説明はこ の発明を開示した特定的な形式に限定することを意図したものではなく、逆に、 この発明は、添付の請求の範囲によって規定されたこの発明の精神および範囲内 のすべての変形例、等価物、および代替例を包含することを意図している。 発明の詳細な説明 図面を参照して、図１は、多層配線構造１０を表わす。構造１０は少なくとも ３つの分離した層の上に位置する導体を含む。例示に従うと、構造１０は互いに 共面に位置する第１の組の導体１２と、共面の第２の組の導体１４と、導体１２ および１４の中間に位置する共面の第３の組の導体１６とを含む。簡潔のため、 第３の導体１６は１つだけが示される。しかしながら、第３の導体４６が間隔を 密にした第２の導体１４の間に横方向に距離をあけて存在することは言うまでも ない。さらに、第２の導体は２つ以上あり、それから、第３の導体１６が第２の 導体１４の対の間に代替式に存在することもよくある。第１、第２および第３の 導体によって占められた種々の高さレベルは、図２を参照してよりよく表わされ る。 図２は、図１の面２に沿った断面図を表わす。断面に表わされるのは、半導体 トポグラフィ２０の上に位置する層間誘電体構造１８である。半導体トポグラフ ィ２０は、一実施例に従って、誘電的に覆われたシリコン基板を含む。別の実施 例に従うと、トポグラフィ２０は誘電的に覆われた１つまたは複数のレベルの導 体を含む。 層間誘電構造１８は少なくとも２つの誘電層、すなわち第１の誘電体２２およ び第２の誘電体２４を含む。第１の誘電体２２はトポグラフィ２０の上に堆積さ れ、第２の誘電体２４は第１の誘電体２２の上に堆積される。第１および第２の 誘電体２２および２４は、公知の誘電体堆積技術に従って、シランまたはＴＥＯ Ｓ源のいずれかから堆積されるのが好ましい。誘電体構造１８内および上には、 第１の導体１２と、第２の導体１４と、導体１２および１４の選択されたものの 間に延在するコンタクト２６が位置する。さらに、第２の誘電体２４内には第３ の導体１６が単独で位置する。配線構造１０を形成するのに用いられる種々のス テップを図４から図１３を参照して説明する。 図１および図２は、第１、第２および第３の導体、それぞれ１２、１４および １６の間のある間隔を表わす。導体１４と１６とを互い違いにすることによって 、その間の有効間隔が高まる。有効間隔は各導体の中心点から計算されるので、 導体を互い違いにすることによって有効間隔が増大する。有効間隔が増大すると 電界は減少し、よって容量結合も減少する。 図３は、図１の面３に沿った多層配線構造１０を表わす。図３には、層間誘電 体構造１８と、第１および第２の誘電体２２および２４と、第１の導体１２と、 第２の導体１４と、第３の導体１６と、コンタクト２６とが示される。 次に図４から図１３を参照して、図１の面２の断面に従った一連の処理ステッ プが示される。まず図４で、半導体トポグラフィ２０の上に第１の導体１２がパ ターニングされる。第１の導体１２のパターニングはトポグラフィ２０にわたっ て導電材料を堆積し、その後周知のリソグラフィ技術を用いて導電層の不要な領 域を取除くことによって行なわれる。第１の導体１２はトポグラフィ２０の真上 か、また代替的には、障壁層（図示せず）の上のいずれかに形成され得る。Ｔｉ ／ＴｉＮを含む障壁層は、第１の導体１２内の高融点金属の誘電層上面への密着 度を高めるのに用いることができる。 図５は、第１の導体１２の上および間の第１の誘電層２２の堆積を表わす。誘 電体２２は、トポグラフィ２０および第１の導体１２にわたって化学蒸着（ＣＶ Ｄ）またはＰＥＣＶＤされるのが好ましい。堆積後に存在し得るいかなるピーク ３２も種々の平坦化技術を用いて後で取除くことができる。 図６は、第１の誘電層２２の上のエッチングストップ層３４の全面を覆う（bl anket）堆積を示す。層３４は、誘電体２２よりも遅い率でエッチングする何ら かの材料を含む。層３４は窒化チタン（ＴｉＮ）または窒化シリコン（Ｓｉ₃Ｎ₄ ）のような材料を含むことが好ましい。層３４は、好ましくは、導体１２へのコ ンタクトを開けるために誘電体２２を通ってエッチングする間に、エッチングを この層で止めるのに十分な厚さまで堆積される。 図７はエッチングストップ２８を設けるための層３４のパターニングを示す。 したがってエッチングストップ２８は第１の導体１２の上方でかつその間に位置 するように示される。図８は、第２の誘電体２４が第１の誘電体２２およびエッ チングストップ２８の上に堆積される次のステップを表わす。第１および第２の 誘電体２２および２４の組合せは層間誘電体構造１８を含む。 図９は、層間誘電体構造１８の選択した部分のエッチング除去を表わす。具体 的には、エッチングストップ２８の真上の領域および選択した組の第１の導体１ ２を取除くために投影マスクおよびフォトレジストが用いられる。エッチングス トップ２８の上方の取除かれた領域２８はトレンチ３６として表わされ、第１の 導体１２の上方の取除かれた領域はビア３８として表わされる。エッチングスト ップ２８および第１の導体１２はそれぞれの上面でエッチングを終了させる役割 を果たす。したがって、層間誘電体構造１８の選択した除去は、下にある前に確 立された形状（features）（すなわち第１の導体１２およびエッチングストップ ２８）に従い、かつその上で整列して起こる。 図１０は、プラグ材料が障壁層（たとえばＴｉ／ＴｉＮ）に沿ってビア３８お よびトレンチ３６内へと堆積される処理ステップを表わす。プラグ材料は参照番 号４０で示される。適切なプラグ材料は、たとえばタングステン、アルミニウム 、銅を含む。一実施例に従うと、エッチングストップ構造２８内に開口が形成さ れ得る。開口は、プラグ材料４０がエッチングストップを通って第１の導体１２ まで延びることを可能にする。したがって、エッチングストップ構造２８内の開 口は第１、第２および第３の導体間に電気的な接続を提供する。図１１は、誘電 体構造１８の上面からのプラグ材料の次なる除去を表わす。材料４０が上面から 取除かれた後で、別のコンタクト２６が形成される。さらに、材料４０の除去に より第３の導体１６が形成される。第３の導体１６はしたがって、コンタクト２ ６を生成するのに用いられた材料と同じものから形成される。第３の導体１６も またアルミニウムを含んでもよいが、タングステンの方が層間プラグとしてより 適切な材料であると思われるので、第３の導体として適切に用いられる。 図１２は、別の導電材料４２の全面にわたる堆積を表わす。導電材料はアルミ ニウムまたはアルミニウム合金を含むのが適切である。材料４２は、層間誘電体 構造１８全体にわたり、かつコンタクト２６および第３の導体１６の上に一面に 堆積される。次の処理ステップで、図１３は導電材料４２を選択的に除去して第 ２の導体１４を形成するステップを示す。単なる例示であるが、第２の導体はコ ンタクト２６の上に形成され、コンタクト２６は第２の導体１４を第１の導体１ ２に連結させる。しかしながら、コンタクト２６は第１および第２の導体１２お よび１４のすべての間に存在する必要はなく、これらの導体のうち選択されたい くつかの導体のみが電気的に連結されることは言うまでもない。また、当然のこ とながら、第２の導体１４と第３の導体１６との間に電気的連結が所望される場 合は、第２の導体１４は第３の導体１６の上まで延びることが可能である。 もちろん、図４から図１３に示すステップのシーケンスを、複数の互い違いの 配線構造を生成するために繰返すことができる。図示されかつ記載されたこの発 明は、現在の好ましい実施例として解釈されるべきであることは言うまでもない 。当業者には、請求の範囲で述べられるこの発明の精神および範囲から離れるこ となく、すべての処理ステップに種々の変形例および変更例が生じ得ることが明 らかであろう。以下の請求の範囲は上記のような変形および変更例すべてを包含 することが意図されており、したがって、明細書および図面は限定的な意味では な く例示的な意味としてとらえられるべきものである。

【手続補正書】特許法第１８４条の８第１項 【提出日】平成１０年１０月７日（１９９８．１０．７） 【補正内容】 しまうからである。Ｃ_LLを低減させるために、同じレベルの導体間の横方向の間 隔はできるだけ大きく維持されなければならない。回路の密度が増大すると、適 量の間隔を維持することが困難になる。したがって、ダイのサイズは小さいが隣 接する導体の間の水平の間隔は大きく維持するという難題が存在する。 Ｃ_LL寄生容量の増加により２つの重要な問題が生じる。第１に、寄生容量が増 大すると、一般的に導体の一端における遷移が他端で生じる時間が増す。遷移時 間の増大（すなわち速度劣化の増大）はしたがって、より長い駆動期間を必要と する。導体がクリティカル速度パスに沿って延在する場合、線における速度の劣 化は、回路全体の機能を損なうであろう。第２に、寄生容量がより大きくなると 、クロストーク雑音が増大する。導体は遷移しなくとも、隣接する遷移する線か らのクロストーク雑音を受ける。 したがって、特にクリティカル速度パスにおける、および／または互いに間隔 を密にした導体間における伝搬遅延を最小にすることが重要である。幾何学的制 約により、導体の厚さＴ_cまたは誘電体の厚さＴ_d2を増大させることが困難にな る。またさらに、導体の長さＬを減少させる代わりに、最新の集積回路は伝搬遅 延の問題を倍加させるより長い配線を採用している。したがって、同じ高さレベ ルの導体間の誘電体の厚さＴ_d2を何とかして最大にすることにより伝搬遅延およ びクロスカップリングを減少させる必要が生じる。より具体的には、所望の構造 は、密度を高くして配置された導体またはクリティカル速度パス内の導体の間に 最大の間隔を設けるものでなければならない。 ＩＢＭ技術発表会報（IBM Technical Disclosure Bulletin）３６（１１）５ ９９〜６０２頁によって開示されるのは、金属ワイヤ内の寄生容量の遅延が選択 されたワイヤを構造中の中間レベルまで動かすことによって減少する、多層配線 構造である。第１のレベルの第１のワイヤはこの後２層の誘電層を通って延在す るプラグによって第２のレベルのワイヤに接続され、第１のレベルの第２のワイ ヤは第１の誘電層のみを通って延在するプラグによって中間レベルのワイヤに接 続される。この配置に伴い、中間面は第２の誘電体の上面によって規定され、中 間レベルのワイヤは第１の誘電体が堆積する前に第２の誘電体の上面のトレンチ を充填することによって形成される。 ＧＢ−Ａ−２，２６８，３２９によって開示されるのは、半導体装置中に配線 チャネルを形成する方法であって、第１の誘電層が半導体基板の上に堆積され、 パターニングされてコンタクト開口を形成し、この開口はその後でコンタクトプ ラグによって充填される。次に第２の誘電層がパターニングされた第１の層の上 に堆積し、第２の層がパターニングされて配線チャネルを形成し、第１の誘電層 はエッチングストップとして作用して基板のエッチングを防ぐ。その後、金属層 が第２にパターニングされた誘電層の上および配線チャネルの内部に堆積され、 金属層はポリッシュされてチャネル内に入らない金属を取除く。 発明の概要 上記の問題の大部分は、改良された多層配線構造により解決される。この配線 構造は、層間誘電体構造内の異なる高さレベルに形成される導体の互い違いの配 置を含む。この配線構造は少なくとも２つの誘電層を含む。この２つの誘電層は 第１の組の共面の導体と第２の組の共面の導体との間に挟まれる。第２のレベル の導体が密度を高くして配置された領域では、導体は１つおきに他と異なる高さ レベルに位置されることができる。したがって、第２の組の導体は２組の導体と して規定されることができ、第２および第３の導体と称される。一形成例に従う と、第 請求の範囲 １．多層配線構造を形成する方法であって、 半導体基板（２０）にわたって間隔を設けられた少なくとも２つの第１の線導 体（１２）を形成するステップと、 前記第１の線導体の上および間に第１の誘電体（２２）を堆積するステップと 、 前記第１の誘電体の一部分の上にエッチングストップ（２８）を形成するステ ップと、 第１の誘電体の上および前記エッチングストップの上に第２の誘電体（２４） を堆積するステップと、 前記エッチングストップの真上の前記第２の誘電体を通ってエッチングしてト レンチ（３６）を形成し、同時に前記第１の線導体の真上の両方の誘電体を通っ てエッチングしてエッチングストップから横方向に間隔を設けた１対のビア（３ ８）を形成するステップと、 前記トレンチおよび前記ビアをプラグ材料（４０）で充填するステップと、 前記プラグ材料の上および前記ビア内に少なくとも２つの第２の線導体（１４ ）を形成するステップとを含む、方法。 ２．前記エッチングストップが、 第１の誘電体にわたってエッチングストップ材料（３４）の層を堆積するステ ップと、 エッチングストップ材料の層を部分的に取除き、第１の線導体の上方にある間 隔をあけた距離で配置されたエッチングストップを設けるステップによって形成 される、 請求項１に記載の方法。 ３．前記トレンチが前記第２の誘電体のみを取除き、かつその下にある前記エッ チングストップを保持することによってエッチングされる、請求項１に記載の方 法。 ４．エッチングストップ内に開口が形成される、請求項１に記載の方法。 ５．プラグ材料がエッチングストップ内の前記開口を通って第１の導体の１つま で延在する、請求項４に記載の方法。 ６．充填されたトレンチが、結果として第１の線導体を含む面と第２の線導体を 含む面との間に介在する第３の線導体（１６）を生じる、請求項１に記載の方法 。 ７．充填されたトレンチが結果として、第１の導体を含む面および第２の導体を 含む面と異なる面に介在する第３の線導体（１６）を生じ、この第３の線導体が 第１の導体間に横方向に位置がずらされている、請求項１に記載の方法。 ８．前記第２の導体を形成するステップが、第２の誘電体の上に金属を一面に堆 積するステップと、前記第２の誘電体から前記金属を選択的に取除くステップと を含み、前記第２の誘電体は充填されたビアの１つの上に残りの金属が延在する ように前記第３の導体が存在する領域を含む、請求項１に記載の方法。 ９．前記第２の線導体の１つの一部分が第３の線導体の一部分の上方にある間隔 をあけた距離で延在する、請求項１に記載の方法。 １０．エッチングストップが第２の誘電体の上面と第１の誘電体の底面の中間に 位置する、請求項１に記載の方法。 １１．前記トレンチおよびビアをプラグ材料で充填するステップが、 タングステンの層を第２の誘電体の上面の上方のレベルまで堆積するステップ と、 前記タングステンの層を第２の誘電体の上面と釣り合うレベルまで取除くステ ップとを含む、 請求項１に記載の方法。 １２．第１の面の基板（２０）上に配置される第１の対の線導体（１２）と、 基板上に交互に配置される１対の誘電層（２２、２４）と、 第２の面の上部誘電層の真上に形成される第２の対の線導体（１４）と、 前記１対の誘電層を通って前記第１の対の導体の１つから前記第２の対の導体 の１つまで延在するコンタクト（２６）と、 第１および第２の線導体と平行して横方向に間隔を設けて延在する第３の線導 体（１６）とを含み、第３の導体は第２の面から上部誘電層を通って下部誘電層 の上面のストップ（２８）まで延びる深さを有する、 多層配線構造。 １３．コンタクトが１対の誘電層を通って延在する開口内に堆積されるプラグ材 料を含む、請求項１２に記載の多層配線構造。 １４．開口が、 前記第１の対の線導体の１つと前記第２の対の線導体の１つとの中間の前記１ 対の誘電層を通って延在するビアを含む、 請求項１３に記載の多層配線構造。 １５．コンタクトおよび第３の線導体がタングステン、アルミニウムまたは銅を 含む、請求項１２から請求項１４のいずれかに記載の多層配線構造。 １６．第１の対の線導体および第２の対の線導体がアルミニウムを含む、請求項 １２から請求項１５のいずれかに記載の多層配線構造。 １７．１対の誘電層が酸化物を含む、請求項１２から請求項１６のいずれかに記 載の多層配線構造。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 フルフォード・ジュニア，エイチ・ジム アメリカ合衆国、78748 テキサス州、オ ースティン、ウッドシャー・ドライブ、 9808 (72)発明者 ダウソン，ロバート アメリカ合衆国、78730 テキサス州、オ ースティン、ベアトゥリー・サークル、 3504 (72)発明者 ハウス，フレッド・エヌ アメリカ合衆国、78749 テキサス州、オ ースティン、サークル・オーク・コーブ、 4702 (72)発明者 マイケル，マーク・ダブリュ アメリカ合衆国、78613 テキサス州、セ ダー・パーク、デイフラワー・トレイス、 1805 (72)発明者 ブレナン，ウィリアム・エス アメリカ合衆国、78746 テキサス州、オ ースティン、ケープ・コラル、5909

Claims (1)

1. 【特許請求の範囲】 １．多層配線構造を形成する方法であって、 半導体トポグラフィにわたって間隔を設けられた少なくとも２つの第１の導体 を形成するステップと、 前記第１の導体の上に第１の誘電体を堆積するステップと、 前記第１の誘電体の一部分の上にエッチングストップを形成するステップと、 前記エッチングストップの上に第２の誘電体を堆積するステップと、 前記エッチングストップの真上の前記第２の誘電体を通ってエッチングしてト レンチを形成し、同時に前記第１の導体の真上の前記第２および第１の誘電体を 通ってエッチングして１対のビアを形成するステップと、 前記トレンチおよび前記ビアをプラグ材料で充填するステップと、 前記第２の誘電体にわたって間隔を設けられた第２の導体を形成するステップ とを含む、方法。 ２．前記エッチングストップを形成するステップが、 前記第１の誘電体にわたってエッチングストップ材料の層を堆積するステップ と、 エッチングストップ材料の層を部分的に取除き、前記第１の導体の上方にある 間隔をあけた距離で配置されたエッチングストップを設けるステップとを含む、 請求項１に記載の方法。 ３．前記エッチングしてトレンチを形成するステップが、前記第２の誘電体のみ を取除き、かつその下にある前記エッチングストップを保持するステップを含む 、請求項１に記載の方法。 ４．前記エッチングストップを形成するステップが、幾何学的形状であってその 中央付近に開口を有する前記幾何学的形状をパターニングするステップを含む、 請求項１に記載の方法。 ５．前記エッチングしてビアを形成するステップが、前記第２の誘電体を取除き 、続いて前記エッチングストップから横方向に位置をずらされた規定の領域内の 前記第１の誘電体を取除くステップを含む、請求項１に記載の方法。 ６．前記トレンチを充填するステップが、結果として第１の導体および第２の導 体によって形成された面の間の高さレベルに介在する第３の導体を生じさせる、 請求項１に記載の方法。 ７．前記トレンチを充填するステップが、結果として第１の導体および第２の導 体と異なる面に介在する第３の導体を生じさせ、この第３の導体が第１の導体間 に横方向に位置をずらされる、請求項１に記載の方法。 ８．前記ビアを充填するステップが、前記第２の導体および前記第１の導体の１ つの間に延在するコンタクトを含む、請求項１に記載の方法。 ９．前記第２の導体を形成するステップが、前記第２の誘電体から金属を選択的 に取除くステップを含み、前記第２の誘電体は、残りの金属が充填された前記ビ アの１つの上に延びるように存在する前記第３の導体の領域を含む、請求項１に 記載の方法。 １０．前記第２の導体の一部分が、前記第３の導体の一部分の上方にある間隔を あけた距離延在する、請求項１に記載の方法。 １１．第１の面上に配置された第１の対の導体と、 第２の面上に配置された第２の対の導体と、 第１および第２の面の間に配置された１対の誘電層と、 前記１対の誘電層を通って前記第１の対の導体の１つから前記第２の対の導体 の１つまで延在するコンタクトと、 １対の誘電体の１つのみを通って前記コンタクトに対して平行にある間隔をあ けた距離第１および第２の面の中間の面から延在する第３の導体とを含む、多層 配線構造。 １２．前記第３の導体および前記コンタクトが少なくとも部分的には前記１対の 誘電層を通って形成された開口内へプラグ材料を堆積することによって形成され る、請求項１１に記載の多層配線。 １３．前記開口が、 前記第１の対の導体の１つと前記第２の対の導体の１つとの中間にある前記１ 対の誘電層を通って延在するビアと、 前記１対の誘電層の１つのみを通って前記第３の導体まで延在するトレンチと を含む、請求項１１に記載の多層配線。 １４．前記コンタクトおよび前記第３の導体がタングステン、アルミニウム、ま たは銅を含む、請求項１１に記載の多層配線。 １５．前記第１の対の導体および前記第２の対の導体がアルミニウムを含む、請 求項１１に記載の多層配線。 １６．前記１対の誘電層が酸化物を含む、請求項１１に記載の多層配線。 １７．多層配線構造を形成する方法であって、 第１の組の共面の導体の上に１対の誘電体を形成するステップと、 前記１対の誘電体を部分的に通るトレンチを形成し、同時に全体的に前記層間 誘電体を前記第１の組の導体まで通るビアを形成するステップと、 前記トレンチおよび前記ビアをタングステンのプラグで充填してそれぞれ第３ の導体およびコンタクトを生成するステップと、 前記第３の導体および前記コンタクトを含む誘電体トポグラフィ全体にわたっ て金属の層を堆積するステップと、 前記金属の層の部分を取除いて前記第３の導体および前記コンタクトの真上に 配置された第２の組の共面の導体を生成するステップとを含む、方法。 １８．前記トレンチを形成するステップが、前記１対の誘電体の１つのみを１対 の誘電体の間に位置するエッチングストップまでエッチングするステップを含む 、請求項１７に記載の方法。 １９．エッチングストップが前記１対の誘電体の上面および下面の間の中心線に 位置する、請求項１８に記載の方法。 ２０．充填するステップが、 タングステンの層を前記１対の誘電体にわたり、かつ前記トレンチおよび前記 ビア内に、前記１対の誘電体の上面の上方の高さレベルまで堆積するステップと 、 前記タングステンの層を前記１対の誘電体の上面と釣り合うレベルまで取除く ステップとを含む、請求項１７に記載の方法。