JP2000022500A - スイッチトキャパシタ回路 - Google Patents
スイッチトキャパシタ回路Info
- Publication number
- JP2000022500A JP2000022500A JP10190004A JP19000498A JP2000022500A JP 2000022500 A JP2000022500 A JP 2000022500A JP 10190004 A JP10190004 A JP 10190004A JP 19000498 A JP19000498 A JP 19000498A JP 2000022500 A JP2000022500 A JP 2000022500A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- switched capacitor
- capacitor
- capacitance
- switched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】
【課題】 スイッチトキャパシタ回路で用いるオペアン
プのＤＣオフセット電圧により伝達関数が変動してしま
う。 【解決手段】 容量２およびスイッチ４〜７によりスイ
ッチトキャパシタＡ1 が構成され、このスイッチトキャ
パシタＡ1 をオペアンプ１の反転入力端子に接続し、オ
ペアンプ１の非反転入力端子を信号グランドに接続し、
オペアンプ１の反転入力端子と出力端子との間に容量３
を接続している。さらに、オフセット補償用スイッチト
キャパシタＢ1 を信号グランドとオペアンプ１の反転入
力端子との間に接続した構成である。このオフセット補
償用スイッチトキャパシタＢ1 は、容量９およびスイッ
チ１０〜１３で構成し、容量９には、信号入力用スイッ
チトキャパシタＡ1 の容量２と同じ容量値のものを用い
る。これにより、オペアンプ１のＤＣオフセットと信号
入力用スイッチトキャパシタＡ1 による積分誤差をキャ
ンセルする。
プのＤＣオフセット電圧により伝達関数が変動してしま
う。 【解決手段】 容量２およびスイッチ４〜７によりスイ
ッチトキャパシタＡ1 が構成され、このスイッチトキャ
パシタＡ1 をオペアンプ１の反転入力端子に接続し、オ
ペアンプ１の非反転入力端子を信号グランドに接続し、
オペアンプ１の反転入力端子と出力端子との間に容量３
を接続している。さらに、オフセット補償用スイッチト
キャパシタＢ1 を信号グランドとオペアンプ１の反転入
力端子との間に接続した構成である。このオフセット補
償用スイッチトキャパシタＢ1 は、容量９およびスイッ
チ１０〜１３で構成し、容量９には、信号入力用スイッ
チトキャパシタＡ1 の容量２と同じ容量値のものを用い
る。これにより、オペアンプ１のＤＣオフセットと信号
入力用スイッチトキャパシタＡ1 による積分誤差をキャ
ンセルする。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、容量とスイッチで
構成しスイッチ制御により電荷の保持、転送を行うスイ
ッチトキャパシタを用いた積分器、サンプルホールド回
路、フィルタ回路などのスイッチトキャパシタ回路に関
する。
構成しスイッチ制御により電荷の保持、転送を行うスイ
ッチトキャパシタを用いた積分器、サンプルホールド回
路、フィルタ回路などのスイッチトキャパシタ回路に関
する。
【０００２】
【従来の技術】従来のスイッチトキャパシタ回路につい
て図面を参照しながら説明する。図７は第１の従来のス
イッチトキャパシタ回路を示す図であり、ここでは積分
器の例を示している。図７において、１はオペアンプ、
２，３は容量、４〜７はスイッチ、８はオペアンプの反
転入力端子の接点である。
て図面を参照しながら説明する。図７は第１の従来のス
イッチトキャパシタ回路を示す図であり、ここでは積分
器の例を示している。図７において、１はオペアンプ、
２，３は容量、４〜７はスイッチ、８はオペアンプの反
転入力端子の接点である。
【０００３】この従来のスイッチトキャパシタ回路は、
容量２およびスイッチ４〜７によりスイッチトキャパシ
タＡ1 が構成され、このスイッチトキャパシタＡ1 をオ
ペアンプ１の反転入力端子に接続し、オペアンプ１の非
反転入力端子を信号グランド（ＧＮＤ）に接続し、オペ
アンプ１の反転入力端子と出力端子との間に容量３を接
続している。
容量２およびスイッチ４〜７によりスイッチトキャパシ
タＡ1 が構成され、このスイッチトキャパシタＡ1 をオ
ペアンプ１の反転入力端子に接続し、オペアンプ１の非
反転入力端子を信号グランド（ＧＮＤ）に接続し、オペ
アンプ１の反転入力端子と出力端子との間に容量３を接
続している。
【０００４】以上のように構成された従来のスイッチト
キャパシタ回路について、以下、その動作をさらに図１
１を用いて説明する。図１１はスイッチ制御用のクロッ
クのタイミングチャートである。スイッチ４，７が図１
１のクロックφ１の“Ｈ”（ハイレベル）区間でオン
し、スイッチ５，６がクロックφ２の“Ｈ”区間でオン
することにより、入力信号Vin1(t) を容量２により周期
１／Ｔでサンプル、ホールドする。これにより容量２に
蓄えられた電荷は、容量３とオペアンプ１により積分さ
れる。
キャパシタ回路について、以下、その動作をさらに図１
１を用いて説明する。図１１はスイッチ制御用のクロッ
クのタイミングチャートである。スイッチ４，７が図１
１のクロックφ１の“Ｈ”（ハイレベル）区間でオン
し、スイッチ５，６がクロックφ２の“Ｈ”区間でオン
することにより、入力信号Vin1(t) を容量２により周期
１／Ｔでサンプル、ホールドする。これにより容量２に
蓄えられた電荷は、容量３とオペアンプ１により積分さ
れる。
【０００５】この動作を電荷の保存則を用いて記述する
と以下のようになる。容量２の容量値をC1、容量３の容
量値をC2、入力電圧をVin1(t) 、出力電圧をVo(t) 、１
サンプル区間前の出力電圧をVo(t-T) 、オペアンプ１の
反転入力端子の電位をVnとすると、接点８に蓄えられた
電荷は、クロックφ１のタイミングで C2×（Vn−Vo(t-T)) であり、クロックφ２のタイミングで C1×（Vn−Vin1(t))＋C2×（Vn−Vo(t)) であり、この２つの電荷が等しいため、 Vo(t)＝Vo(t-T) −C1/C2 ×Vin1(t) ＋C1/C2 ×Vn ・・・・式１ となる。
と以下のようになる。容量２の容量値をC1、容量３の容
量値をC2、入力電圧をVin1(t) 、出力電圧をVo(t) 、１
サンプル区間前の出力電圧をVo(t-T) 、オペアンプ１の
反転入力端子の電位をVnとすると、接点８に蓄えられた
電荷は、クロックφ１のタイミングで C2×（Vn−Vo(t-T)) であり、クロックφ２のタイミングで C1×（Vn−Vin1(t))＋C2×（Vn−Vo(t)) であり、この２つの電荷が等しいため、 Vo(t)＝Vo(t-T) −C1/C2 ×Vin1(t) ＋C1/C2 ×Vn ・・・・式１ となる。
【０００６】ここでオペアンプ１の反転入力端子の電位
Vnは、理想オペアンプであればイマジナリーショートが
成立し信号グランドと等しく、Vn＝0 となる。したがっ
て、式１は Vo(t)＝Vo(t-T) −C1/C2 ×Vin1(t) ・・・・式２ となり、積分動作が実現される。
Vnは、理想オペアンプであればイマジナリーショートが
成立し信号グランドと等しく、Vn＝0 となる。したがっ
て、式１は Vo(t)＝Vo(t-T) −C1/C2 ×Vin1(t) ・・・・式２ となり、積分動作が実現される。
【０００７】
【発明が解決しようとする課題】しかしながら、実際の
オペアンプ１では、初段のトランジスタ対の特性（しき
い値電圧や相互コンダクタンスなど）の差のためにＤＣ
オフセット電圧を生じる。このＤＣオフセット電圧を入
力換算オフセットで考えると、式１でVn＝Voff（Voffは
入力オフセット電圧）と置き換えて、 Vo(t)＝Vo(t-T) −C1/C2 ×Vin1(t) ＋C1/C2 ×Voff ・・・・式３ となり、伝達関数がC1/C2 ×Voff分だけずれてしまう。
また、１サンプル毎にC1/C2 ×Voffが重畳されることに
より、回路のダイナミックレンジが狭くなってしまうと
いう問題がある。
オペアンプ１では、初段のトランジスタ対の特性（しき
い値電圧や相互コンダクタンスなど）の差のためにＤＣ
オフセット電圧を生じる。このＤＣオフセット電圧を入
力換算オフセットで考えると、式１でVn＝Voff（Voffは
入力オフセット電圧）と置き換えて、 Vo(t)＝Vo(t-T) −C1/C2 ×Vin1(t) ＋C1/C2 ×Voff ・・・・式３ となり、伝達関数がC1/C2 ×Voff分だけずれてしまう。
また、１サンプル毎にC1/C2 ×Voffが重畳されることに
より、回路のダイナミックレンジが狭くなってしまうと
いう問題がある。
【０００８】上記の積分動作以外にも、スイッチ６，７
を図１１のクロックφ１の“Ｈ”区間でオンし、スイッ
チ４，５をクロックφ２の“Ｈ”区間でオンする引き算
型の場合であれば、 Vo(t)＝Vo(t-T) ＋C1/C2 ×Vin1(t) ＋C1/C2 ×Voff ・・・・式４ となり、同様の問題が生じる。
を図１１のクロックφ１の“Ｈ”区間でオンし、スイッ
チ４，５をクロックφ２の“Ｈ”区間でオンする引き算
型の場合であれば、 Vo(t)＝Vo(t-T) ＋C1/C2 ×Vin1(t) ＋C1/C2 ×Voff ・・・・式４ となり、同様の問題が生じる。
【０００９】また、図８に示す第２の従来のスイッチト
キャパシタ回路でも同様の問題があり、以下、これにつ
いて説明する。図８において、２１は容量値C4の容量、
２２〜２５はスイッチである。この図８のスイッチトキ
ャパシタ回路は、２入力加算型の積分器の例であり、図
７の構成に加えて、容量２１およびスイッチ２２〜２５
により構成されるスイッチトキャパシタＡ2 が、オペア
ンプ１の反転入力端子に接続されている。そして、スイ
ッチ２２，２５がスイッチ４，７と同様、図１１のクロ
ックφ１の“Ｈ”（ハイレベル）区間でオンし、スイッ
チ２３，２４がスイッチ５，６と同様、クロックφ２の
“Ｈ”区間でオンすることにより、入力信号Vin1(t) は
容量２により周期１／Ｔでサンプル、ホールドされ、入
力信号Vin2(t) は容量２１により周期１／Ｔでサンプ
ル、ホールドされる。これにより容量２および容量２１
に蓄えられた電荷は、容量３とオペアンプ１により積分
される。
キャパシタ回路でも同様の問題があり、以下、これにつ
いて説明する。図８において、２１は容量値C4の容量、
２２〜２５はスイッチである。この図８のスイッチトキ
ャパシタ回路は、２入力加算型の積分器の例であり、図
７の構成に加えて、容量２１およびスイッチ２２〜２５
により構成されるスイッチトキャパシタＡ2 が、オペア
ンプ１の反転入力端子に接続されている。そして、スイ
ッチ２２，２５がスイッチ４，７と同様、図１１のクロ
ックφ１の“Ｈ”（ハイレベル）区間でオンし、スイッ
チ２３，２４がスイッチ５，６と同様、クロックφ２の
“Ｈ”区間でオンすることにより、入力信号Vin1(t) は
容量２により周期１／Ｔでサンプル、ホールドされ、入
力信号Vin2(t) は容量２１により周期１／Ｔでサンプ
ル、ホールドされる。これにより容量２および容量２１
に蓄えられた電荷は、容量３とオペアンプ１により積分
される。
【００１０】ここで、同様にして出力電圧Vo(t) を示す
と、 Vo(t)＝Vo(t-T) −C1/C2 ×Vin1(t) −C4/C2 ×Vin2(t) ＋(C1 ＋C4)/C2×Voff ・・・・式５ となり、オペアンプ１の反転入力端子に接続してサンプ
ルホールド動作を繰り返すスイッチトキャパシタＡ1 ，
Ａ2 の有する容量２，２１の容量値の総和に依存してオ
フセット分のずれが発生するという問題があった。
と、 Vo(t)＝Vo(t-T) −C1/C2 ×Vin1(t) −C4/C2 ×Vin2(t) ＋(C1 ＋C4)/C2×Voff ・・・・式５ となり、オペアンプ１の反転入力端子に接続してサンプ
ルホールド動作を繰り返すスイッチトキャパシタＡ1 ，
Ａ2 の有する容量２，２１の容量値の総和に依存してオ
フセット分のずれが発生するという問題があった。
【００１１】さらに、図９および図１０に示す他の従来
のスイッチトキャパシタ回路においても同様の問題があ
った。図９は第３の従来のスイッチトキャパシタ回路を
示す図であり、図７と同様の部分には同一符号を付して
いる。この図９のスイッチトキャパシタ回路は、図７の
構成のようにスイッチトキャパシタＡ1 内のスイッチ７
を信号グランドに接続するのではなく、オペアンプ１の
出力端子に接続したサンプルホールド回路の例である。
この場合も、スイッチ４，７が図１１のクロックφ１の
“Ｈ”区間でオンし、スイッチ５，６が図１１のクロッ
クφ２の“Ｈ”区間でオンするものとする。
のスイッチトキャパシタ回路においても同様の問題があ
った。図９は第３の従来のスイッチトキャパシタ回路を
示す図であり、図７と同様の部分には同一符号を付して
いる。この図９のスイッチトキャパシタ回路は、図７の
構成のようにスイッチトキャパシタＡ1 内のスイッチ７
を信号グランドに接続するのではなく、オペアンプ１の
出力端子に接続したサンプルホールド回路の例である。
この場合も、スイッチ４，７が図１１のクロックφ１の
“Ｈ”区間でオンし、スイッチ５，６が図１１のクロッ
クφ２の“Ｈ”区間でオンするものとする。
【００１２】ここで、容量２の容量値をC1、容量３の容
量値をC2、入力電圧をVin(t)、出力電圧をVo(t) 、１サ
ンプル区間前の出力電圧をVo(t-T) とし、オペアンプ１
が理想オペアンプであるとすると、クロックφ１のタイ
ミングで、容量２に、 C1×｛Vin(t)−Vo(t-T) ｝ がチャージされ、クロックφ２のタイミングで C2×Vo(t) ＝C2×Vo(t-T) ＋C1×｛Vin(t)−Vo(t-T) ｝ となる。ここで、C1＝C2＝Ｃと設定すると、 Ｃ× Vo(t)＝Ｃ×Vo(t-T) ＋Ｃ×｛Vin(t)−Vo(t-T) ｝ ＝Ｃ×Vin(t) ・・・・式６ となり、サンプルホールド動作が実現される。
量値をC2、入力電圧をVin(t)、出力電圧をVo(t) 、１サ
ンプル区間前の出力電圧をVo(t-T) とし、オペアンプ１
が理想オペアンプであるとすると、クロックφ１のタイ
ミングで、容量２に、 C1×｛Vin(t)−Vo(t-T) ｝ がチャージされ、クロックφ２のタイミングで C2×Vo(t) ＝C2×Vo(t-T) ＋C1×｛Vin(t)−Vo(t-T) ｝ となる。ここで、C1＝C2＝Ｃと設定すると、 Ｃ× Vo(t)＝Ｃ×Vo(t-T) ＋Ｃ×｛Vin(t)−Vo(t-T) ｝ ＝Ｃ×Vin(t) ・・・・式６ となり、サンプルホールド動作が実現される。
【００１３】しかし、実際のオペアンプ１ではＤＣオフ
セット電圧Voffを生じ、この場合には、クロックφ１の
タイミングで、容量２に、 C1×｛Vin(t)−Vo(t-T) ｝ がチャージされ、クロックφ２のタイミングで C2×Vo(t) −C1×Voff＝C2×Vo(t-T) ＋C1×｛Vin(t)−
Vo(t-T) ｝ となる。ここで、C1＝C2＝Ｃと設定すると、 Ｃ× Vo(t)＝Ｃ×Vo(t-T) ＋Ｃ×｛Vin(t)−Vo(t-T) ｝＋Ｃ×Voff ＝Ｃ×Vin(t)＋Ｃ×Voff ・・・・式７ となり、サンプルホールド動作が実現されるが、オフセ
ット分が重畳されることになる。
セット電圧Voffを生じ、この場合には、クロックφ１の
タイミングで、容量２に、 C1×｛Vin(t)−Vo(t-T) ｝ がチャージされ、クロックφ２のタイミングで C2×Vo(t) −C1×Voff＝C2×Vo(t-T) ＋C1×｛Vin(t)−
Vo(t-T) ｝ となる。ここで、C1＝C2＝Ｃと設定すると、 Ｃ× Vo(t)＝Ｃ×Vo(t-T) ＋Ｃ×｛Vin(t)−Vo(t-T) ｝＋Ｃ×Voff ＝Ｃ×Vin(t)＋Ｃ×Voff ・・・・式７ となり、サンプルホールド動作が実現されるが、オフセ
ット分が重畳されることになる。
【００１４】また、図１０は第４の従来のスイッチトキ
ャパシタ回路を示す図である。図１０において、２６は
帰還容量、２７，２８はスイッチであり、図７と同様の
部分には同一符号を付している。この図１０のスイッチ
トキャパシタ回路は、図７の構成に加え、スイッチトキ
ャパシタＡ1 内の容量２とスイッチ５の間の接続点に容
量２６の一端を接続し、容量２６の他端とオペアンプ１
の出力端子との間にスイッチ２８を接続し、さらに容量
２６の他端と信号グランドとの間にスイッチ２７を接続
したフィルタ回路（一次ＬＰＦ型スイッチトキャパシタ
フィルタ）の例である。この場合、スイッチ４，７およ
び２７が図１１のクロックφ１の“Ｈ”区間でオンし、
スイッチ５，６および２８が図１１のクロックφ２の
“Ｈ”区間でオンするものとする。
ャパシタ回路を示す図である。図１０において、２６は
帰還容量、２７，２８はスイッチであり、図７と同様の
部分には同一符号を付している。この図１０のスイッチ
トキャパシタ回路は、図７の構成に加え、スイッチトキ
ャパシタＡ1 内の容量２とスイッチ５の間の接続点に容
量２６の一端を接続し、容量２６の他端とオペアンプ１
の出力端子との間にスイッチ２８を接続し、さらに容量
２６の他端と信号グランドとの間にスイッチ２７を接続
したフィルタ回路（一次ＬＰＦ型スイッチトキャパシタ
フィルタ）の例である。この場合、スイッチ４，７およ
び２７が図１１のクロックφ１の“Ｈ”区間でオンし、
スイッチ５，６および２８が図１１のクロックφ２の
“Ｈ”区間でオンするものとする。
【００１５】ここで、容量２の容量値をC1、容量２６の
容量値をC2、容量３の容量値をC3、入力電圧をVin(t)、
１サンプル区間前の入力電圧をVin(t-T)、出力電圧をVo
(t)、１サンプル区間前の出力電圧をVo(t-T) とし、オ
ペアンプ１が理想オペアンプであるとすると、クロック
φ１のタイミングで、容量２に充電される電荷はC1×
｛Vin(t-T)−０｝、容量２６に充電される電荷はC2×
（０−０）、容量３に充電される電荷はC3×｛Vo(t-T)
−０｝となる。
容量値をC2、容量３の容量値をC3、入力電圧をVin(t)、
１サンプル区間前の入力電圧をVin(t-T)、出力電圧をVo
(t)、１サンプル区間前の出力電圧をVo(t-T) とし、オ
ペアンプ１が理想オペアンプであるとすると、クロック
φ１のタイミングで、容量２に充電される電荷はC1×
｛Vin(t-T)−０｝、容量２６に充電される電荷はC2×
（０−０）、容量３に充電される電荷はC3×｛Vo(t-T)
−０｝となる。
【００１６】また、クロックφ２のタイミングで、容量
２に充電される電荷はC1×（０−０）、容量２６に充電
される電荷はC2×｛Vo(t) −０｝、容量３に充電される
電荷はC3×｛Vo(t) −０｝となる。そして、クロックφ
１，φ２のタイミングでの総電荷量が等しいため、 C1×Vin(t-T)＋C3×Vo(t-T) ＝C2×Vo(t) ＋C3×Vo(t) となり、 Vo(t) ＝C1／（C2＋C3）×Vin(t-T)＋C3／（C2＋C3）×Vo(t-T) ・・・・式８ となる。
２に充電される電荷はC1×（０−０）、容量２６に充電
される電荷はC2×｛Vo(t) −０｝、容量３に充電される
電荷はC3×｛Vo(t) −０｝となる。そして、クロックφ
１，φ２のタイミングでの総電荷量が等しいため、 C1×Vin(t-T)＋C3×Vo(t-T) ＝C2×Vo(t) ＋C3×Vo(t) となり、 Vo(t) ＝C1／（C2＋C3）×Vin(t-T)＋C3／（C2＋C3）×Vo(t-T) ・・・・式８ となる。
【００１７】ここで、ＬＰＦ特性の導出について述べて
おく。上記の式８に関してｚ変換を実施すると、Vin(t)
→Vin(z)、Vin(t-T)→ｚ-1×Vin(z)、Vo(t) →Vo(z) 、
Vo(t-T) →ｚ-1×Vo(z) となるので、式８は、 Vo(z) ＝C1／（C2＋C3）×ｚ-1×Vin(z)＋C3／（C2＋C
3）×ｚ-1×Vo(z) となる。したがって、ｚ領域での伝達関数Ｈ(z) ＝Vo
(z) ／Vin(z)は、 Ｈ(z) ＝C1×ｚ-1／｛C2＋C3（１−ｚ-1）｝ となる。ｚ-1＝ｅ-sT ≒１−ｓＴを代入すると、 Ｈ(s) ≒C1／（C2＋C3×ｓＴ） となり、カットオフ周波数ｆ＝ω／２π＝C2／（２π×
C3×Ｔ）、ＤＣゲイン＝C1／C2なるＬＰＦの特性が得ら
れる。
おく。上記の式８に関してｚ変換を実施すると、Vin(t)
→Vin(z)、Vin(t-T)→ｚ-1×Vin(z)、Vo(t) →Vo(z) 、
Vo(t-T) →ｚ-1×Vo(z) となるので、式８は、 Vo(z) ＝C1／（C2＋C3）×ｚ-1×Vin(z)＋C3／（C2＋C
3）×ｚ-1×Vo(z) となる。したがって、ｚ領域での伝達関数Ｈ(z) ＝Vo
(z) ／Vin(z)は、 Ｈ(z) ＝C1×ｚ-1／｛C2＋C3（１−ｚ-1）｝ となる。ｚ-1＝ｅ-sT ≒１−ｓＴを代入すると、 Ｈ(s) ≒C1／（C2＋C3×ｓＴ） となり、カットオフ周波数ｆ＝ω／２π＝C2／（２π×
C3×Ｔ）、ＤＣゲイン＝C1／C2なるＬＰＦの特性が得ら
れる。
【００１８】さて、実際のオペアンプ１ではＤＣオフセ
ット電圧Voffを生じ、この場合には、クロックφ１のタ
イミングで、容量２に充電される電荷はC1×｛Vin(t-T)
−０｝、容量２６に充電される電荷はC2×（０−０）、
容量３に充電される電荷はC3×｛Vo(t-T) −Voff｝とな
る。また、クロックφ２のタイミングで、容量２に充電
される電荷はC1×（０−Voff）、容量２６に充電される
電荷はC2×｛Vo(t) −Voff｝、容量３に充電される電荷
はC3×｛Vo(t) −Voff｝となる。
ット電圧Voffを生じ、この場合には、クロックφ１のタ
イミングで、容量２に充電される電荷はC1×｛Vin(t-T)
−０｝、容量２６に充電される電荷はC2×（０−０）、
容量３に充電される電荷はC3×｛Vo(t-T) −Voff｝とな
る。また、クロックφ２のタイミングで、容量２に充電
される電荷はC1×（０−Voff）、容量２６に充電される
電荷はC2×｛Vo(t) −Voff｝、容量３に充電される電荷
はC3×｛Vo(t) −Voff｝となる。
【００１９】そして、クロックφ１，φ２のタイミング
での総電荷量が等しいため、 C1×Vin(t-T)＋C3×｛Vo(t-T) −Voff｝＝ −C1×Voff＋C2×｛Vo(t) −Voff｝＋C3×｛Vo(t) −Voff｝ となり、 Vo(t) ＝C1／（C2＋C3）×Vin(t-T)＋C3／（C2＋C3）×Vo(t-T) ＋（C1＋C2）／（C2＋C3）×Voff ・・・・式９ となり、オフセット分が重畳されることになる。
での総電荷量が等しいため、 C1×Vin(t-T)＋C3×｛Vo(t-T) −Voff｝＝ −C1×Voff＋C2×｛Vo(t) −Voff｝＋C3×｛Vo(t) −Voff｝ となり、 Vo(t) ＝C1／（C2＋C3）×Vin(t-T)＋C3／（C2＋C3）×Vo(t-T) ＋（C1＋C2）／（C2＋C3）×Voff ・・・・式９ となり、オフセット分が重畳されることになる。
【００２０】本発明は、上記問題を解決するもので、オ
ペアンプのＤＣオフセットの影響を受けず、理想オペア
ンプと同じ伝達関数の得られるスイッチトキャパシタ回
路を提供することを目的とする。
ペアンプのＤＣオフセットの影響を受けず、理想オペア
ンプと同じ伝達関数の得られるスイッチトキャパシタ回
路を提供することを目的とする。
【００２１】
【課題を解決するための手段】請求項１記載のスイッチ
トキャパシタ回路は、オペアンプの非反転入力端子に信
号グランドを接続し、オペアンプの反転入力端子にｎ個
（ｎは自然数）の信号入力用スイッチトキャパシタを接
続し、オペアンプの反転入力端子と信号グランドとの間
にｍ個（ｍはｎと同じまたは異なる自然数）のオフセッ
ト補償用スイッチトキャパシタを並列接続し、ｎ個の信
号入力用スイッチトキャパシタに用いている容量の総和
の容量値と、ｍ個のオフセット補償用スイッチトキャパ
シタに用いている容量の総和の容量値とを等しくしたこ
とを特徴とする。
トキャパシタ回路は、オペアンプの非反転入力端子に信
号グランドを接続し、オペアンプの反転入力端子にｎ個
（ｎは自然数）の信号入力用スイッチトキャパシタを接
続し、オペアンプの反転入力端子と信号グランドとの間
にｍ個（ｍはｎと同じまたは異なる自然数）のオフセッ
ト補償用スイッチトキャパシタを並列接続し、ｎ個の信
号入力用スイッチトキャパシタに用いている容量の総和
の容量値と、ｍ個のオフセット補償用スイッチトキャパ
シタに用いている容量の総和の容量値とを等しくしたこ
とを特徴とする。
【００２２】請求項２記載のスイッチトキャパシタ回路
は、オペアンプの非反転入力端子に信号グランドを接続
し、オペアンプの反転入力端子にｎ個（ｎは自然数）の
信号入力用スイッチトキャパシタを接続し、オペアンプ
の反転入力端子と信号グランドとの間にｎ個の信号入力
用スイッチトキャパシタに用いている容量の総和の容量
値の容量を用いた１個のオフセット補償用スイッチトキ
ャパシタを接続したことを特徴とする。
は、オペアンプの非反転入力端子に信号グランドを接続
し、オペアンプの反転入力端子にｎ個（ｎは自然数）の
信号入力用スイッチトキャパシタを接続し、オペアンプ
の反転入力端子と信号グランドとの間にｎ個の信号入力
用スイッチトキャパシタに用いている容量の総和の容量
値の容量を用いた１個のオフセット補償用スイッチトキ
ャパシタを接続したことを特徴とする。
【００２３】請求項３記載のスイッチトキャパシタ回路
は、オペアンプの非反転入力端子に信号グランドを接続
し、オペアンプの反転入力端子にｎ個（ｎは自然数）の
信号入力用スイッチトキャパシタを接続し、オペアンプ
の反転入力端子と信号グランドとの間に各信号入力用ス
イッチトキャパシタに用いている容量と同じ容量値の容
量を用いたオフセット補償用スイッチトキャパシタをｎ
個並列に接続したことを特徴とする。
は、オペアンプの非反転入力端子に信号グランドを接続
し、オペアンプの反転入力端子にｎ個（ｎは自然数）の
信号入力用スイッチトキャパシタを接続し、オペアンプ
の反転入力端子と信号グランドとの間に各信号入力用ス
イッチトキャパシタに用いている容量と同じ容量値の容
量を用いたオフセット補償用スイッチトキャパシタをｎ
個並列に接続したことを特徴とする。
【００２４】以上の請求項１〜請求項３の構成によれ
ば、オペアンプの反転入力端子と信号グランドとの間に
所定の容量値の容量を用いたオフセット補償用スイッチ
トキャパシタを接続したことにより、信号入力用スイッ
チトキャパシタの容量とオペアンプのＤＣオフセットに
よって発生する伝達関数の誤差を補償し、理想オペアン
プと同じ伝達関数を持った優れたスイッチトキャパシタ
回路を実現できる。
ば、オペアンプの反転入力端子と信号グランドとの間に
所定の容量値の容量を用いたオフセット補償用スイッチ
トキャパシタを接続したことにより、信号入力用スイッ
チトキャパシタの容量とオペアンプのＤＣオフセットに
よって発生する伝達関数の誤差を補償し、理想オペアン
プと同じ伝達関数を持った優れたスイッチトキャパシタ
回路を実現できる。
【００２５】請求項４記載のスイッチトキャパシタ回路
は、オペアンプの非反転入力端子に信号グランドを接続
し、オペアンプの反転入力端子に信号入力用スイッチト
キャパシタを接続し、一端が信号入力用スイッチトキャ
パシタに用いている容量に接続され他端がオペアンプの
出力端子および信号グランドに切換え接続可能な帰還容
量を有し、オペアンプの反転入力端子と信号グランドと
の間に信号入力用スイッチトキャパシタに用いている容
量と帰還容量との総和の容量値の容量を用いたオフセッ
ト補償用スイッチトキャパシタを接続したことを特徴と
する。
は、オペアンプの非反転入力端子に信号グランドを接続
し、オペアンプの反転入力端子に信号入力用スイッチト
キャパシタを接続し、一端が信号入力用スイッチトキャ
パシタに用いている容量に接続され他端がオペアンプの
出力端子および信号グランドに切換え接続可能な帰還容
量を有し、オペアンプの反転入力端子と信号グランドと
の間に信号入力用スイッチトキャパシタに用いている容
量と帰還容量との総和の容量値の容量を用いたオフセッ
ト補償用スイッチトキャパシタを接続したことを特徴と
する。
【００２６】この請求項４の構成によれば、オペアンプ
の反転入力端子と信号グランドとの間に信号入力用スイ
ッチトキャパシタに用いている容量と帰還容量との総和
の容量値の容量を用いたオフセット補償用スイッチトキ
ャパシタを接続したことにより、信号入力用スイッチト
キャパシタの容量および帰還容量とオペアンプのＤＣオ
フセットによって発生する伝達関数の誤差を補償し、理
想オペアンプと同じ伝達関数を持った優れたスイッチト
キャパシタ回路を実現できる。
の反転入力端子と信号グランドとの間に信号入力用スイ
ッチトキャパシタに用いている容量と帰還容量との総和
の容量値の容量を用いたオフセット補償用スイッチトキ
ャパシタを接続したことにより、信号入力用スイッチト
キャパシタの容量および帰還容量とオペアンプのＤＣオ
フセットによって発生する伝達関数の誤差を補償し、理
想オペアンプと同じ伝達関数を持った優れたスイッチト
キャパシタ回路を実現できる。
【００２７】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。 〔第１の実施の形態〕図１は本発明の第１の実施の形態
のスイッチトキャパシタ回路を示す図であり、ここでは
積分器の例を示している。図１において、１はオペアン
プ、２，３，９は容量、４〜７および１０〜１３はスイ
ッチ、８はオペアンプ１の反転入力端子の接点であり、
容量９およびスイッチ１０〜１３以外は図７に示す従来
例と同じである。
て、図面を参照しながら説明する。 〔第１の実施の形態〕図１は本発明の第１の実施の形態
のスイッチトキャパシタ回路を示す図であり、ここでは
積分器の例を示している。図１において、１はオペアン
プ、２，３，９は容量、４〜７および１０〜１３はスイ
ッチ、８はオペアンプ１の反転入力端子の接点であり、
容量９およびスイッチ１０〜１３以外は図７に示す従来
例と同じである。
【００２８】この第１の実施の形態では、図７に示す従
来例に対し、オフセット補償用スイッチトキャパシタＢ
1 を信号グランドとオペアンプ１の反転入力端子との間
に付加した構成である。このオフセット補償用スイッチ
トキャパシタＢ1 は、容量９およびスイッチ１０〜１３
で構成し、容量９には、信号入力用スイッチトキャパシ
タＡ1 の容量２と同じ容量値のものを用いている。
来例に対し、オフセット補償用スイッチトキャパシタＢ
1 を信号グランドとオペアンプ１の反転入力端子との間
に付加した構成である。このオフセット補償用スイッチ
トキャパシタＢ1 は、容量９およびスイッチ１０〜１３
で構成し、容量９には、信号入力用スイッチトキャパシ
タＡ1 の容量２と同じ容量値のものを用いている。
【００２９】以上のように構成される本実施の形態のス
イッチトキャパシタ回路について、以下、その動作をさ
らに図１１のスイッチ制御用のクロックのタイムチャー
トを用いて説明する。スイッチ４，７が図１１のクロッ
クφ１の“Ｈ”（ハイレベル）区間でオンし、スイッチ
５，６がクロックφ２の“Ｈ”区間でオンすることによ
り、入力信号Vin1(t) を容量２により周期１／Ｔでサン
プル、ホールドする。これにより容量２に蓄えられた電
荷は、容量３とオペアンプ１により積分される。以上の
動作は図７に示す従来例と同じである。
イッチトキャパシタ回路について、以下、その動作をさ
らに図１１のスイッチ制御用のクロックのタイムチャー
トを用いて説明する。スイッチ４，７が図１１のクロッ
クφ１の“Ｈ”（ハイレベル）区間でオンし、スイッチ
５，６がクロックφ２の“Ｈ”区間でオンすることによ
り、入力信号Vin1(t) を容量２により周期１／Ｔでサン
プル、ホールドする。これにより容量２に蓄えられた電
荷は、容量３とオペアンプ１により積分される。以上の
動作は図７に示す従来例と同じである。
【００３０】さらに、オフセット補償用スイッチトキャ
パシタＢ1 のスイッチ１０，１１を図１１のクロックφ
１の“Ｈ”区間でオンし、スイッチ１２，１３をクロッ
クφ２の“Ｈ”区間でオンすることにより、オペアンプ
１のＤＣオフセットと信号入力用スイッチトキャパシタ
Ａ1 による積分誤差をキャンセルする。この動作を電荷
の保存則を用いて記述すると以下のようになる。
パシタＢ1 のスイッチ１０，１１を図１１のクロックφ
１の“Ｈ”区間でオンし、スイッチ１２，１３をクロッ
クφ２の“Ｈ”区間でオンすることにより、オペアンプ
１のＤＣオフセットと信号入力用スイッチトキャパシタ
Ａ1 による積分誤差をキャンセルする。この動作を電荷
の保存則を用いて記述すると以下のようになる。
【００３１】容量２の容量値をC1、容量３の容量値をC
2、容量９の容量値をC3、入力電圧をVin1(t) 、出力電
圧をVo(t) 、１サンプル区間前の出力電圧をVo(t-T) 、
オペアンプ１の反転入力端子の電位を入力オフセット電
圧Voffとすると、接点８に蓄えられた電荷は、クロック
φ１のタイミングで C2×（Voff−Vo(t-T))＋C3×（Voff−0) であり、クロックφ２のタイミングで C1×（Voff−Vin1(t))＋C2×（Voff−Vo(t)) であり、この２つの電荷が等しいため、 Vo(t)＝Vo(t-T) −C1/C2 ×Vin1(t) ＋C1/C2 ×Voff−C3/C2 ×Voff・・・・式１０ となる。
2、容量９の容量値をC3、入力電圧をVin1(t) 、出力電
圧をVo(t) 、１サンプル区間前の出力電圧をVo(t-T) 、
オペアンプ１の反転入力端子の電位を入力オフセット電
圧Voffとすると、接点８に蓄えられた電荷は、クロック
φ１のタイミングで C2×（Voff−Vo(t-T))＋C3×（Voff−0) であり、クロックφ２のタイミングで C1×（Voff−Vin1(t))＋C2×（Voff−Vo(t)) であり、この２つの電荷が等しいため、 Vo(t)＝Vo(t-T) −C1/C2 ×Vin1(t) ＋C1/C2 ×Voff−C3/C2 ×Voff・・・・式１０ となる。
【００３２】ここで、オフセット補償用スイッチトキャ
パシタＢ1 で使用する容量９の容量値C3を、前述のよう
に信号入力用スイッチトキャパシタＡ1 の容量２の容量
値C1と同じに設定しており、C3＝C1であるから、 Vo(t)＝Vo(t-T) −C1/C2 ×Vin1(t) ・・・・式１１ となり、オペアンプ１のＤＣオフセットの項がなくな
り、理想オペアンプと全く同じ伝達関数が実現できる。
パシタＢ1 で使用する容量９の容量値C3を、前述のよう
に信号入力用スイッチトキャパシタＡ1 の容量２の容量
値C1と同じに設定しており、C3＝C1であるから、 Vo(t)＝Vo(t-T) −C1/C2 ×Vin1(t) ・・・・式１１ となり、オペアンプ１のＤＣオフセットの項がなくな
り、理想オペアンプと全く同じ伝達関数が実現できる。
【００３３】以上のように本実施の形態によれば、信号
入力用スイッチトキャパシタＡ1 の容量２と同じ容量値
を有する容量９を用いたオフセット補償用スイッチトキ
ャパシタＢ1 を、オペアンプ１の反転入力端子と信号グ
ランドとの間に接続し、前述のようにスイッチの制御を
行なうことにより、信号入力用スイッチトキャパシタＡ
1 の容量２とオペアンプ１のＤＣオフセットによって発
生する誤差分を補償することができるため、理想オペア
ンプと同じ伝達関数を持ったスイッチトキャパシタ回路
を実現することができる。これにより、オフセット誤差
の重畳による回路のダイナミックレンジの低下を防ぐこ
とができる。
入力用スイッチトキャパシタＡ1 の容量２と同じ容量値
を有する容量９を用いたオフセット補償用スイッチトキ
ャパシタＢ1 を、オペアンプ１の反転入力端子と信号グ
ランドとの間に接続し、前述のようにスイッチの制御を
行なうことにより、信号入力用スイッチトキャパシタＡ
1 の容量２とオペアンプ１のＤＣオフセットによって発
生する誤差分を補償することができるため、理想オペア
ンプと同じ伝達関数を持ったスイッチトキャパシタ回路
を実現することができる。これにより、オフセット誤差
の重畳による回路のダイナミックレンジの低下を防ぐこ
とができる。
【００３４】〔第２の実施の形態〕図２は本発明の第２
の実施の形態のスイッチトキャパシタ回路を示す図であ
り、ここでは図８の従来例のように２入力加算型の積分
器の例を示している。図２において、容量９およびスイ
ッチ１０〜１３以外は図８に示す従来例と同じである。
の実施の形態のスイッチトキャパシタ回路を示す図であ
り、ここでは図８の従来例のように２入力加算型の積分
器の例を示している。図２において、容量９およびスイ
ッチ１０〜１３以外は図８に示す従来例と同じである。
【００３５】この第２の実施の形態では、図８に示す従
来例に対し、オフセット補償用スイッチトキャパシタＢ
1 を信号グランドとオペアンプ１の反転入力端子との間
に付加した構成である。このオフセット補償用スイッチ
トキャパシタＢ1 は、容量９およびスイッチ１０〜１３
で構成し、容量９には、２つの信号入力用スイッチトキ
ャパシタＡ1 ，Ａ2 に用いている容量２と容量２１の総
和の容量値のものを用いている。すなわち、（容量９の
容量値C3）＝（容量２の容量値C1）＋（容量２１の容量
値C4）に設定している。
来例に対し、オフセット補償用スイッチトキャパシタＢ
1 を信号グランドとオペアンプ１の反転入力端子との間
に付加した構成である。このオフセット補償用スイッチ
トキャパシタＢ1 は、容量９およびスイッチ１０〜１３
で構成し、容量９には、２つの信号入力用スイッチトキ
ャパシタＡ1 ，Ａ2 に用いている容量２と容量２１の総
和の容量値のものを用いている。すなわち、（容量９の
容量値C3）＝（容量２の容量値C1）＋（容量２１の容量
値C4）に設定している。
【００３６】この第２の実施の形態のスイッチトキャパ
シタ回路の動作は、スイッチ４，７およびスイッチ２
２，２５が図１１のクロックφ１の“Ｈ”（ハイレベ
ル）区間でオンし、スイッチ５，６およびスイッチ２
３，２４がクロックφ２の“Ｈ”区間でオンすることに
より、入力信号Vin1(t) は容量２により周期１／Ｔでサ
ンプル、ホールドされ、入力信号Vin2(t) は容量２１に
より周期１／Ｔでサンプル、ホールドされる。これによ
り容量２および容量２１に蓄えられた電荷は、容量３と
オペアンプ１により積分される。以上の動作は図８に示
す従来例と同じである。
シタ回路の動作は、スイッチ４，７およびスイッチ２
２，２５が図１１のクロックφ１の“Ｈ”（ハイレベ
ル）区間でオンし、スイッチ５，６およびスイッチ２
３，２４がクロックφ２の“Ｈ”区間でオンすることに
より、入力信号Vin1(t) は容量２により周期１／Ｔでサ
ンプル、ホールドされ、入力信号Vin2(t) は容量２１に
より周期１／Ｔでサンプル、ホールドされる。これによ
り容量２および容量２１に蓄えられた電荷は、容量３と
オペアンプ１により積分される。以上の動作は図８に示
す従来例と同じである。
【００３７】さらに、オフセット補償用スイッチトキャ
パシタＢ1 のスイッチ１０，１１を図１１のクロックφ
１の“Ｈ”区間でオンし、スイッチ１２，１３をクロッ
クφ２の“Ｈ”区間でオンすることにより、オペアンプ
１のＤＣオフセットと信号入力用スイッチトキャパシタ
Ａ1 ，Ａ2 による積分誤差をキャンセルする。以上のよ
うに本実施の形態によれば、２つの信号入力用スイッチ
トキャパシタＡ1 ，Ａ2 の容量２と容量２１の総和の容
量値を有する容量９を用いたオフセット補償用スイッチ
トキャパシタＢ1 を、オペアンプ１の反転入力端子と信
号グランドとの間に接続し、前述のようにスイッチの制
御を行なうことにより、信号入力用スイッチトキャパシ
タＡ1 ，Ａ2 の容量２，２１とオペアンプ１のＤＣオフ
セットによって発生する誤差分を補償することができる
ため、理想オペアンプと同じ伝達関数を持ったスイッチ
トキャパシタ回路を実現することができる。これによ
り、オフセット誤差の重畳による回路のダイナミックレ
ンジの低下を防ぐことができる。
パシタＢ1 のスイッチ１０，１１を図１１のクロックφ
１の“Ｈ”区間でオンし、スイッチ１２，１３をクロッ
クφ２の“Ｈ”区間でオンすることにより、オペアンプ
１のＤＣオフセットと信号入力用スイッチトキャパシタ
Ａ1 ，Ａ2 による積分誤差をキャンセルする。以上のよ
うに本実施の形態によれば、２つの信号入力用スイッチ
トキャパシタＡ1 ，Ａ2 の容量２と容量２１の総和の容
量値を有する容量９を用いたオフセット補償用スイッチ
トキャパシタＢ1 を、オペアンプ１の反転入力端子と信
号グランドとの間に接続し、前述のようにスイッチの制
御を行なうことにより、信号入力用スイッチトキャパシ
タＡ1 ，Ａ2 の容量２，２１とオペアンプ１のＤＣオフ
セットによって発生する誤差分を補償することができる
ため、理想オペアンプと同じ伝達関数を持ったスイッチ
トキャパシタ回路を実現することができる。これによ
り、オフセット誤差の重畳による回路のダイナミックレ
ンジの低下を防ぐことができる。
【００３８】なお、本実施の形態では、信号入力用スイ
ッチトキャパシタＡ1 ，Ａ2 が２つの場合を例に説明し
たが、信号入力用スイッチトキャパシタが３つ以上の場
合でも、オフセット補償用スイッチトキャパシタＢ1 の
容量９を、３つ以上の全ての信号入力用スイッチトキャ
パシタに用いている容量の総和の容量値に設定すること
により、同様の効果が得られる。
ッチトキャパシタＡ1 ，Ａ2 が２つの場合を例に説明し
たが、信号入力用スイッチトキャパシタが３つ以上の場
合でも、オフセット補償用スイッチトキャパシタＢ1 の
容量９を、３つ以上の全ての信号入力用スイッチトキャ
パシタに用いている容量の総和の容量値に設定すること
により、同様の効果が得られる。
【００３９】〔第３の実施の形態〕図３は本発明の第３
の実施の形態のスイッチトキャパシタ回路を示す図であ
り、ここでは図８の従来例のように２入力加算型の積分
器の例を示している。図３において、容量９，１４およ
びスイッチ１０〜１３，１５〜１８以外は図８に示す従
来例と同じである。
の実施の形態のスイッチトキャパシタ回路を示す図であ
り、ここでは図８の従来例のように２入力加算型の積分
器の例を示している。図３において、容量９，１４およ
びスイッチ１０〜１３，１５〜１８以外は図８に示す従
来例と同じである。
【００４０】この第３の実施の形態では、図８に示す従
来例に対し、信号グランドとオペアンプ１の反転入力端
子との間に、２つのオフセット補償用スイッチトキャパ
シタＢ1 ，Ｂ2 を並列に付加した構成である。このうち
１つのオフセット補償用スイッチトキャパシタＢ1 は、
容量９およびスイッチ１０〜１３で構成し、容量９に
は、１つの信号入力用スイッチトキャパシタＡ1 の容量
２と同じ容量値のものを用いており、他の１つのオフセ
ット補償用スイッチトキャパシタＢ2 は、容量１４およ
びスイッチ１５〜１８で構成し、容量１４には、他の１
つの信号入力用スイッチトキャパシタＡ2 の容量２１と
同じ容量値のものを用いている。すなわち、（容量９の
容量値C3）＝（容量２の容量値C1）に設定するととも
に、（容量１４の容量値C5）＝（容量２１の容量値C4）
に設定している。
来例に対し、信号グランドとオペアンプ１の反転入力端
子との間に、２つのオフセット補償用スイッチトキャパ
シタＢ1 ，Ｂ2 を並列に付加した構成である。このうち
１つのオフセット補償用スイッチトキャパシタＢ1 は、
容量９およびスイッチ１０〜１３で構成し、容量９に
は、１つの信号入力用スイッチトキャパシタＡ1 の容量
２と同じ容量値のものを用いており、他の１つのオフセ
ット補償用スイッチトキャパシタＢ2 は、容量１４およ
びスイッチ１５〜１８で構成し、容量１４には、他の１
つの信号入力用スイッチトキャパシタＡ2 の容量２１と
同じ容量値のものを用いている。すなわち、（容量９の
容量値C3）＝（容量２の容量値C1）に設定するととも
に、（容量１４の容量値C5）＝（容量２１の容量値C4）
に設定している。
【００４１】この第３の実施の形態のスイッチトキャパ
シタ回路の動作は、信号入力用スイッチトキャパシタＡ
1 ，Ａ2 においては、第２の実施の形態および図８に示
す従来例と同じである。さらに、オフセット補償用スイ
ッチトキャパシタＢ1 のスイッチ１０，１１を図１１の
クロックφ１の“Ｈ”区間でオンし、スイッチ１２，１
３をクロックφ２の“Ｈ”区間でオンするとともに、オ
フセット補償用スイッチトキャパシタＢ 2 のスイッチ１
５，１６を図１１のクロックφ１の“Ｈ”区間でオン
し、スイッチ１７、１８をクロックφ２の“Ｈ”区間で
オンすることにより、オペアンプ１のＤＣオフセットと
信号入力用スイッチトキャパシタＡ1 ，Ａ2 による積分
誤差をキャンセルする。
シタ回路の動作は、信号入力用スイッチトキャパシタＡ
1 ，Ａ2 においては、第２の実施の形態および図８に示
す従来例と同じである。さらに、オフセット補償用スイ
ッチトキャパシタＢ1 のスイッチ１０，１１を図１１の
クロックφ１の“Ｈ”区間でオンし、スイッチ１２，１
３をクロックφ２の“Ｈ”区間でオンするとともに、オ
フセット補償用スイッチトキャパシタＢ 2 のスイッチ１
５，１６を図１１のクロックφ１の“Ｈ”区間でオン
し、スイッチ１７、１８をクロックφ２の“Ｈ”区間で
オンすることにより、オペアンプ１のＤＣオフセットと
信号入力用スイッチトキャパシタＡ1 ，Ａ2 による積分
誤差をキャンセルする。
【００４２】以上のように本実施の形態によれば、２つ
の信号入力用スイッチトキャパシタＡ1 ，Ａ2 のそれぞ
れの容量２，容量２１と同じ容量値の容量９，容量１４
を用いたオフセット補償用スイッチトキャパシタＢ1 ，
Ｂ2 を、オペアンプ１の反転入力端子と信号グランドと
の間に並列接続し、前述のようにスイッチの制御を行な
うことにより、信号入力用スイッチトキャパシタＡ1 ，
Ａ2 の容量２，２１とオペアンプ１のＤＣオフセットに
よって発生する誤差分を補償することができるため、理
想オペアンプと同じ伝達関数を持ったスイッチトキャパ
シタ回路を実現することができる。これにより、オフセ
ット誤差の重畳による回路のダイナミックレンジの低下
を防ぐことができる。
の信号入力用スイッチトキャパシタＡ1 ，Ａ2 のそれぞ
れの容量２，容量２１と同じ容量値の容量９，容量１４
を用いたオフセット補償用スイッチトキャパシタＢ1 ，
Ｂ2 を、オペアンプ１の反転入力端子と信号グランドと
の間に並列接続し、前述のようにスイッチの制御を行な
うことにより、信号入力用スイッチトキャパシタＡ1 ，
Ａ2 の容量２，２１とオペアンプ１のＤＣオフセットに
よって発生する誤差分を補償することができるため、理
想オペアンプと同じ伝達関数を持ったスイッチトキャパ
シタ回路を実現することができる。これにより、オフセ
ット誤差の重畳による回路のダイナミックレンジの低下
を防ぐことができる。
【００４３】なお、本実施の形態では、信号入力用スイ
ッチトキャパシタＡ1 ，Ａ2 が２つの場合を例に説明し
たが、信号入力用スイッチトキャパシタが３つ以上の場
合でも、信号入力用スイッチトキャパシタと同数のオフ
セット補償用スイッチトキャパシタを設け、各オフセッ
ト補償用スイッチトキャパシタの容量を各信号入力用ス
イッチトキャパシタの容量と同じ容量値に設定すること
により、同様の効果が得られる。
ッチトキャパシタＡ1 ，Ａ2 が２つの場合を例に説明し
たが、信号入力用スイッチトキャパシタが３つ以上の場
合でも、信号入力用スイッチトキャパシタと同数のオフ
セット補償用スイッチトキャパシタを設け、各オフセッ
ト補償用スイッチトキャパシタの容量を各信号入力用ス
イッチトキャパシタの容量と同じ容量値に設定すること
により、同様の効果が得られる。
【００４４】なお、上記第１〜第３の実施の形態におい
て、スイッチトキャパシタの構成は、信号入力用および
オフセット補償用ともに図４（ａ）に示す構成であって
も同様の効果が得られる。この図４（ａ）の構成の信号
入力用スイッチトキャパシタの場合には、Ｘ端を入力信
号に接続し、Ｙ端をオペアンプ１の反転入力端子に接続
すればよく、図４（ａ）の構成のオフセット補償用スイ
ッチトキャパシタの場合には、Ｘ端を信号グランドに接
続し、Ｙ端をオペアンプ１の反転入力端子に接続すれば
よい。また、オフセット補償用のスイッチトキャパシタ
については図４（ｂ）に示す構成としても同様の効果が
得られる。この場合、Ｚ端をオペアンプ１の反転入力端
子に接続すればよい。スイッチトキャパシタを図４
（ａ），（ｂ）の構成とすることにより、スイッチの数
を削減することができる。なお、図４において、３１，
３４は容量、３２，３３，３５，３６はスイッチであ
る。
て、スイッチトキャパシタの構成は、信号入力用および
オフセット補償用ともに図４（ａ）に示す構成であって
も同様の効果が得られる。この図４（ａ）の構成の信号
入力用スイッチトキャパシタの場合には、Ｘ端を入力信
号に接続し、Ｙ端をオペアンプ１の反転入力端子に接続
すればよく、図４（ａ）の構成のオフセット補償用スイ
ッチトキャパシタの場合には、Ｘ端を信号グランドに接
続し、Ｙ端をオペアンプ１の反転入力端子に接続すれば
よい。また、オフセット補償用のスイッチトキャパシタ
については図４（ｂ）に示す構成としても同様の効果が
得られる。この場合、Ｚ端をオペアンプ１の反転入力端
子に接続すればよい。スイッチトキャパシタを図４
（ａ），（ｂ）の構成とすることにより、スイッチの数
を削減することができる。なお、図４において、３１，
３４は容量、３２，３３，３５，３６はスイッチであ
る。
【００４５】さらに、上記第１〜第３の実施の形態の構
成に限らず、オペアンプ１の反転入力端子に接続される
信号入力用スイッチトキャパシタが１つ以上で、オペア
ンプ１の反転入力端子と信号グランドとの間にオフセッ
ト補償用スイッチトキャパシタも１つ以上並列に設け、
全ての信号入力用スイッチトキャパシタに用いている容
量の総和の容量値と、全てのオフセット補償用スイッチ
トキャパシタに用いている容量の総和の容量値とが等し
くなるように設定しても、理想オペアンプと同じ伝達関
数を持ったスイッチトキャパシタ回路を実現することが
でき、オフセット誤差の重畳による回路のダイナミック
レンジの低下を防ぐことができる。例えば、図３の構成
において、（容量９の容量値C3）≠（容量２の容量値C
1）とし、（容量１４の容量値C5）≠（容量２１の容量
値C4）としても、（容量９の容量値C3）＋（容量１４の
容量値C5）＝（容量２の容量値C1）＋（容量２１の容量
値C4）であればよい。さらに、例えば、信号入力用スイ
ッチトキャパシタが１つで、オフセット補償用スイッチ
トキャパシタを２つ設け、この２つのオフセット補償用
スイッチトキャパシタに用いている２つの容量の値の和
が信号入力用スイッチトキャパシタに用いている容量の
値となるようにしてもよい。
成に限らず、オペアンプ１の反転入力端子に接続される
信号入力用スイッチトキャパシタが１つ以上で、オペア
ンプ１の反転入力端子と信号グランドとの間にオフセッ
ト補償用スイッチトキャパシタも１つ以上並列に設け、
全ての信号入力用スイッチトキャパシタに用いている容
量の総和の容量値と、全てのオフセット補償用スイッチ
トキャパシタに用いている容量の総和の容量値とが等し
くなるように設定しても、理想オペアンプと同じ伝達関
数を持ったスイッチトキャパシタ回路を実現することが
でき、オフセット誤差の重畳による回路のダイナミック
レンジの低下を防ぐことができる。例えば、図３の構成
において、（容量９の容量値C3）≠（容量２の容量値C
1）とし、（容量１４の容量値C5）≠（容量２１の容量
値C4）としても、（容量９の容量値C3）＋（容量１４の
容量値C5）＝（容量２の容量値C1）＋（容量２１の容量
値C4）であればよい。さらに、例えば、信号入力用スイ
ッチトキャパシタが１つで、オフセット補償用スイッチ
トキャパシタを２つ設け、この２つのオフセット補償用
スイッチトキャパシタに用いている２つの容量の値の和
が信号入力用スイッチトキャパシタに用いている容量の
値となるようにしてもよい。
【００４６】また、上記第１〜第３の実施の形態では、
積分器の例について説明したが、次の第４および第５の
実施の形態では、サンプルホールド回路およびフィルタ
回路について説明する。 〔第４の実施の形態〕図５は本発明の第４の実施の形態
のスイッチトキャパシタ回路を示す図であり、ここでは
サンプルホールド回路の例を示している。図５におい
て、容量９およびスイッチ１０〜１３以外は図９に示す
従来例と同じである。
積分器の例について説明したが、次の第４および第５の
実施の形態では、サンプルホールド回路およびフィルタ
回路について説明する。 〔第４の実施の形態〕図５は本発明の第４の実施の形態
のスイッチトキャパシタ回路を示す図であり、ここでは
サンプルホールド回路の例を示している。図５におい
て、容量９およびスイッチ１０〜１３以外は図９に示す
従来例と同じである。
【００４７】この第４の実施の形態では、図９に示す従
来例に対し、オフセット補償用スイッチトキャパシタＢ
1 を信号グランドとオペアンプ１の反転入力端子との間
に付加した構成である。このオフセット補償用スイッチ
トキャパシタＢ1 は、容量９およびスイッチ１０〜１３
で構成し、容量９には、信号入力用スイッチトキャパシ
タＡ1 の容量２と同じ容量値のものを用いている。すな
わち、容量９の容量値C3＝容量２の容量値C1である。
来例に対し、オフセット補償用スイッチトキャパシタＢ
1 を信号グランドとオペアンプ１の反転入力端子との間
に付加した構成である。このオフセット補償用スイッチ
トキャパシタＢ1 は、容量９およびスイッチ１０〜１３
で構成し、容量９には、信号入力用スイッチトキャパシ
タＡ1 の容量２と同じ容量値のものを用いている。すな
わち、容量９の容量値C3＝容量２の容量値C1である。
【００４８】以上のように構成される本実施の形態のス
イッチトキャパシタ回路について、その動作をさらに図
１１のスイッチ制御用のクロックのタイムチャートを用
いて説明する。図９に示す従来例同様、スイッチ４，７
が図１１のクロックφ１の“Ｈ”区間でオンし、スイッ
チ５，６がクロックφ２の“Ｈ”区間でオンすることに
より、サンプルホールド動作が実現される。
イッチトキャパシタ回路について、その動作をさらに図
１１のスイッチ制御用のクロックのタイムチャートを用
いて説明する。図９に示す従来例同様、スイッチ４，７
が図１１のクロックφ１の“Ｈ”区間でオンし、スイッ
チ５，６がクロックφ２の“Ｈ”区間でオンすることに
より、サンプルホールド動作が実現される。
【００４９】さらに、オフセット補償用スイッチトキャ
パシタＢ1 のスイッチ１０，１１を図１１のクロックφ
１の“Ｈ”区間でオンし、スイッチ１２，１３をクロッ
クφ２の“Ｈ”区間でオンすることにより、式７中の重
畳されたオフセット分をキャンセルすることができる。
以上のように本実施の形態によれば、信号入力用スイッ
チトキャパシタＡ1 の容量２と同じ容量値を有する容量
９を用いたオフセット補償用スイッチトキャパシタＢ1
を、オペアンプ１の反転入力端子と信号グランドとの間
に接続し、前述のようにスイッチの制御を行なうことに
より、信号入力用スイッチトキャパシタＡ1 の容量２と
オペアンプ１のＤＣオフセットによって発生する誤差分
を補償することができるため、理想オペアンプと同じ伝
達関数を持ったスイッチトキャパシタ回路を実現するこ
とができる。これにより、オフセット誤差の重畳による
回路のダイナミックレンジの低下を防ぐことができる。
パシタＢ1 のスイッチ１０，１１を図１１のクロックφ
１の“Ｈ”区間でオンし、スイッチ１２，１３をクロッ
クφ２の“Ｈ”区間でオンすることにより、式７中の重
畳されたオフセット分をキャンセルすることができる。
以上のように本実施の形態によれば、信号入力用スイッ
チトキャパシタＡ1 の容量２と同じ容量値を有する容量
９を用いたオフセット補償用スイッチトキャパシタＢ1
を、オペアンプ１の反転入力端子と信号グランドとの間
に接続し、前述のようにスイッチの制御を行なうことに
より、信号入力用スイッチトキャパシタＡ1 の容量２と
オペアンプ１のＤＣオフセットによって発生する誤差分
を補償することができるため、理想オペアンプと同じ伝
達関数を持ったスイッチトキャパシタ回路を実現するこ
とができる。これにより、オフセット誤差の重畳による
回路のダイナミックレンジの低下を防ぐことができる。
【００５０】〔第５の実施の形態〕図６は本発明の第５
の実施の形態のスイッチトキャパシタ回路を示す図であ
り、ここではフィルタ回路（一次ＬＰＦ型スイッチトキ
ャパシタフィルタ）の例を示している。図６において、
容量９およびスイッチ１０〜１３以外は図１０に示す従
来例と同じである。
の実施の形態のスイッチトキャパシタ回路を示す図であ
り、ここではフィルタ回路（一次ＬＰＦ型スイッチトキ
ャパシタフィルタ）の例を示している。図６において、
容量９およびスイッチ１０〜１３以外は図１０に示す従
来例と同じである。
【００５１】この第５の実施の形態では、図１０に示す
従来例に対し、オフセット補償用スイッチトキャパシタ
Ｂ1 を信号グランドとオペアンプ１の反転入力端子との
間に付加した構成である。このオフセット補償用スイッ
チトキャパシタＢ1 は、容量９およびスイッチ１０〜１
３で構成し、容量９には、信号入力用スイッチトキャパ
シタＡ1 の容量２の容量値と帰還容量２６の容量値との
総和の容量値のものを用いている。すなわち、（容量９
の容量値C4）＝（容量２の容量値C1）＋（容量２６の容
量値C2）である。
従来例に対し、オフセット補償用スイッチトキャパシタ
Ｂ1 を信号グランドとオペアンプ１の反転入力端子との
間に付加した構成である。このオフセット補償用スイッ
チトキャパシタＢ1 は、容量９およびスイッチ１０〜１
３で構成し、容量９には、信号入力用スイッチトキャパ
シタＡ1 の容量２の容量値と帰還容量２６の容量値との
総和の容量値のものを用いている。すなわち、（容量９
の容量値C4）＝（容量２の容量値C1）＋（容量２６の容
量値C2）である。
【００５２】以上のように構成される本実施の形態のス
イッチトキャパシタ回路について、その動作をさらに図
１１のスイッチ制御用のクロックのタイムチャートを用
いて説明する。図１０に示す従来例同様、スイッチ４，
７および２７が図１１のクロックφ１の“Ｈ”区間でオ
ンし、スイッチ５，６および２８が図１１のクロックφ
２の“Ｈ”区間でオンすることにより、フィルタ動作が
実現される。
イッチトキャパシタ回路について、その動作をさらに図
１１のスイッチ制御用のクロックのタイムチャートを用
いて説明する。図１０に示す従来例同様、スイッチ４，
７および２７が図１１のクロックφ１の“Ｈ”区間でオ
ンし、スイッチ５，６および２８が図１１のクロックφ
２の“Ｈ”区間でオンすることにより、フィルタ動作が
実現される。
【００５３】さらに、オフセット補償用スイッチトキャ
パシタＢ1 のスイッチ１０，１１を図１１のクロックφ
１の“Ｈ”区間でオンし、スイッチ１２，１３をクロッ
クφ２の“Ｈ”区間でオンすることにより、式９中の重
畳されたオフセット分をキャンセルすることができる。
以上のように本実施の形態によれば、信号入力用スイッ
チトキャパシタＡ1 の容量２の容量値と帰還容量２６の
容量値との総和の容量値を有する容量９を用いたオフセ
ット補償用スイッチトキャパシタＢ1 を、オペアンプ１
の反転入力端子と信号グランドとの間に接続し、前述の
ようにスイッチの制御を行なうことにより、信号入力用
スイッチトキャパシタＡ1 の容量２および帰還容量２６
とオペアンプ１のＤＣオフセットによって発生する誤差
分を補償することができるため、理想オペアンプと同じ
伝達関数を持ったスイッチトキャパシタ回路を実現する
ことができる。これにより、オフセット誤差の重畳によ
る回路のダイナミックレンジの低下を防ぐことができ
る。
パシタＢ1 のスイッチ１０，１１を図１１のクロックφ
１の“Ｈ”区間でオンし、スイッチ１２，１３をクロッ
クφ２の“Ｈ”区間でオンすることにより、式９中の重
畳されたオフセット分をキャンセルすることができる。
以上のように本実施の形態によれば、信号入力用スイッ
チトキャパシタＡ1 の容量２の容量値と帰還容量２６の
容量値との総和の容量値を有する容量９を用いたオフセ
ット補償用スイッチトキャパシタＢ1 を、オペアンプ１
の反転入力端子と信号グランドとの間に接続し、前述の
ようにスイッチの制御を行なうことにより、信号入力用
スイッチトキャパシタＡ1 の容量２および帰還容量２６
とオペアンプ１のＤＣオフセットによって発生する誤差
分を補償することができるため、理想オペアンプと同じ
伝達関数を持ったスイッチトキャパシタ回路を実現する
ことができる。これにより、オフセット誤差の重畳によ
る回路のダイナミックレンジの低下を防ぐことができ
る。
【００５４】なお、上記第４，第５の実施の形態におい
ても、オフセット補償用スイッチトキャパシタＢ1 を図
４（ａ），（ｂ）の構成とすることにより、スイッチの
数を削減することができる。なお、上記第１〜第５の実
施の形態では、図１１に示すクロックφ１、φ２の２相
のクロックを使用したが、これに限られるものではな
く、例えば、クロックφ１と、クロックφ２のかわりに
クロックφ１の反転信号とを用いてもよいし、また、各
スイッチを複数のクロックで個別に制御してもよいし、
スイッチ制御用のクロックの極性が逆の場合も同様の効
果が得られる。
ても、オフセット補償用スイッチトキャパシタＢ1 を図
４（ａ），（ｂ）の構成とすることにより、スイッチの
数を削減することができる。なお、上記第１〜第５の実
施の形態では、図１１に示すクロックφ１、φ２の２相
のクロックを使用したが、これに限られるものではな
く、例えば、クロックφ１と、クロックφ２のかわりに
クロックφ１の反転信号とを用いてもよいし、また、各
スイッチを複数のクロックで個別に制御してもよいし、
スイッチ制御用のクロックの極性が逆の場合も同様の効
果が得られる。
【００５５】
【発明の効果】以上のように本発明によれば、オペアン
プの反転入力端子と信号グランドとの間にオフセット補
償用スイッチトキャパシタを接続したことにより、信号
入力用スイッチトキャパシタの容量等とオペアンプのＤ
Ｃオフセットによって発生する伝達関数の誤差を補償
し、理想オペアンプと同じ伝達関数を持った優れたスイ
ッチトキャパシタ回路を実現することができる。これに
より、オフセット誤差の重畳による回路のダイナミック
レンジの低下を防ぐことができる。
プの反転入力端子と信号グランドとの間にオフセット補
償用スイッチトキャパシタを接続したことにより、信号
入力用スイッチトキャパシタの容量等とオペアンプのＤ
Ｃオフセットによって発生する伝達関数の誤差を補償
し、理想オペアンプと同じ伝達関数を持った優れたスイ
ッチトキャパシタ回路を実現することができる。これに
より、オフセット誤差の重畳による回路のダイナミック
レンジの低下を防ぐことができる。
【図１】本発明の第１の実施の形態のスイッチトキャパ
シタ回路を示す図である。
シタ回路を示す図である。
【図２】本発明の第２の実施の形態のスイッチトキャパ
シタ回路を示す図である。
シタ回路を示す図である。
【図３】本発明の第３の実施の形態のスイッチトキャパ
シタ回路を示す図である。
シタ回路を示す図である。
【図４】本発明の第１〜第３の実施の形態におけるスイ
ッチトキャパシタの他の構成を示す図である。
ッチトキャパシタの他の構成を示す図である。
【図５】本発明の第４の実施の形態のスイッチトキャパ
シタ回路を示す図である。
シタ回路を示す図である。
【図６】本発明の第５の実施の形態のスイッチトキャパ
シタ回路を示す図である。
シタ回路を示す図である。
【図７】第１の従来のスイッチトキャパシタ回路を示す
図である。
図である。
【図８】第２の従来のスイッチトキャパシタ回路を示す
図である。
図である。
【図９】第３の従来のスイッチトキャパシタ回路を示す
図である。
図である。
【図１０】第４の従来のスイッチトキャパシタ回路を示
す図である。
す図である。
【図１１】スイッチ制御用のクロックのタイミングチャ
ートである。
ートである。
１ オペアンプ ２，３，９，１４，２１，２６ 容量 ４〜７，１０〜１３，１５〜１８，２２〜２５，２７，
２８ スイッチ ８ オペアンプの反転入力端子の接点
２８ スイッチ ８ オペアンプの反転入力端子の接点
Claims (4)
- 【請求項１】 オペアンプの非反転入力端子に信号グラ
ンドを接続し、前記オペアンプの反転入力端子にｎ個
（ｎは自然数）の信号入力用スイッチトキャパシタを接
続し、前記オペアンプの反転入力端子と信号グランドと
の間にｍ個（ｍはｎと同じまたは異なる自然数）のオフ
セット補償用スイッチトキャパシタを並列接続し、前記
ｎ個の信号入力用スイッチトキャパシタに用いている容
量の総和の容量値と、前記ｍ個のオフセット補償用スイ
ッチトキャパシタに用いている容量の総和の容量値とを
等しくしたことを特徴とするスイッチトキャパシタ回
路。 - 【請求項２】 オペアンプの非反転入力端子に信号グラ
ンドを接続し、前記オペアンプの反転入力端子にｎ個
（ｎは自然数）の信号入力用スイッチトキャパシタを接
続し、前記オペアンプの反転入力端子と信号グランドと
の間に前記ｎ個の信号入力用スイッチトキャパシタに用
いている容量の総和の容量値の容量を用いた１個のオフ
セット補償用スイッチトキャパシタを接続したことを特
徴とするスイッチトキャパシタ回路。 - 【請求項３】 オペアンプの非反転入力端子に信号グラ
ンドを接続し、前記オペアンプの反転入力端子にｎ個
（ｎは自然数）の信号入力用スイッチトキャパシタを接
続し、前記オペアンプの反転入力端子と信号グランドと
の間に各信号入力用スイッチトキャパシタに用いている
容量と同じ容量値の容量を用いたオフセット補償用スイ
ッチトキャパシタをｎ個並列に接続したことを特徴とす
るスイッチトキャパシタ回路。 - 【請求項４】 オペアンプの非反転入力端子に信号グラ
ンドを接続し、前記オペアンプの反転入力端子に信号入
力用スイッチトキャパシタを接続し、一端が前記信号入
力用スイッチトキャパシタに用いている容量に接続され
他端が前記オペアンプの出力端子および信号グランドに
切換え接続可能な帰還容量を有し、前記オペアンプの反
転入力端子と信号グランドとの間に前記信号入力用スイ
ッチトキャパシタに用いている容量と前記帰還容量との
総和の容量値の容量を用いたオフセット補償用スイッチ
トキャパシタを接続したことを特徴とするスイッチトキ
ャパシタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10190004A JP2000022500A (ja) | 1998-07-06 | 1998-07-06 | スイッチトキャパシタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10190004A JP2000022500A (ja) | 1998-07-06 | 1998-07-06 | スイッチトキャパシタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000022500A true JP2000022500A (ja) | 2000-01-21 |
Family
ID=16250787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10190004A Pending JP2000022500A (ja) | 1998-07-06 | 1998-07-06 | スイッチトキャパシタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000022500A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100413184B1 (ko) * | 2001-06-01 | 2003-12-31 | 한건희 | 반전증폭기를 이용한 스위치드 커패시터 회로 |
| JP2007036769A (ja) * | 2005-07-28 | 2007-02-08 | Sanyo Electric Co Ltd | 信号選択回路及びビデオ信号処理装置 |
| JP2007129719A (ja) * | 2005-11-02 | 2007-05-24 | Marvell World Trade Ltd | 補償付き増幅器 |
| JP2007151024A (ja) * | 2005-11-30 | 2007-06-14 | Toyota Motor Corp | スイッチトキャパシタアンプ回路及びそのゲイン誤差補正方法 |
| JP2007324696A (ja) * | 2006-05-30 | 2007-12-13 | Toyota Motor Corp | スイッチトキャパシタアンプ回路 |
| KR100794310B1 (ko) | 2006-11-21 | 2008-01-11 | 삼성전자주식회사 | 스위치드 커패시터 회로 및 그것의 증폭 방법 |
| CN101534098B (zh) * | 2009-04-16 | 2011-06-01 | 浙江大学 | 寄生效应不敏感、低功耗的小增益开关电容积分器 |
| JP2012110007A (ja) * | 2007-04-23 | 2012-06-07 | Qualcomm Inc | スイッチトキャパシタ積分および加算回路 |
| JP2012142799A (ja) * | 2010-12-29 | 2012-07-26 | New Japan Radio Co Ltd | スイッチトキャパシタ型積分器 |
| US8779957B2 (en) | 2012-08-02 | 2014-07-15 | Qualcomm Incorporated | Low distortion feed-forward delta-sigma modulator |
| JP2017085351A (ja) * | 2015-10-28 | 2017-05-18 | 株式会社東芝 | 増幅回路、パイプラインａｄｃ、及び無線通信装置 |
| JP2018014714A (ja) * | 2016-07-07 | 2018-01-25 | 株式会社テックイデア | 積分器およびこれを用いたａ／ｄ変換器 |
| CN108106747A (zh) * | 2017-12-18 | 2018-06-01 | 深圳大学 | 一种基于电容数字转换器的温度传感器 |
| US10340868B2 (en) | 2016-05-26 | 2019-07-02 | Panasonic Intellectual Property Management Co., Ltd. | Amplifier circuit including first input branch circuit, second input branch circuit, feedback capacitor, and operational amplifier and pulse-wave measuring device |
-
1998
- 1998-07-06 JP JP10190004A patent/JP2000022500A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100413184B1 (ko) * | 2001-06-01 | 2003-12-31 | 한건희 | 반전증폭기를 이용한 스위치드 커패시터 회로 |
| JP2007036769A (ja) * | 2005-07-28 | 2007-02-08 | Sanyo Electric Co Ltd | 信号選択回路及びビデオ信号処理装置 |
| JP2007129719A (ja) * | 2005-11-02 | 2007-05-24 | Marvell World Trade Ltd | 補償付き増幅器 |
| JP2007151024A (ja) * | 2005-11-30 | 2007-06-14 | Toyota Motor Corp | スイッチトキャパシタアンプ回路及びそのゲイン誤差補正方法 |
| JP2007324696A (ja) * | 2006-05-30 | 2007-12-13 | Toyota Motor Corp | スイッチトキャパシタアンプ回路 |
| KR100794310B1 (ko) | 2006-11-21 | 2008-01-11 | 삼성전자주식회사 | 스위치드 커패시터 회로 및 그것의 증폭 방법 |
| US8704581B2 (en) | 2007-04-23 | 2014-04-22 | Qualcomm Incorporated | Switched capacitor integration and summing circuits |
| JP2012110007A (ja) * | 2007-04-23 | 2012-06-07 | Qualcomm Inc | スイッチトキャパシタ積分および加算回路 |
| CN101534098B (zh) * | 2009-04-16 | 2011-06-01 | 浙江大学 | 寄生效应不敏感、低功耗的小增益开关电容积分器 |
| JP2012142799A (ja) * | 2010-12-29 | 2012-07-26 | New Japan Radio Co Ltd | スイッチトキャパシタ型積分器 |
| US8779957B2 (en) | 2012-08-02 | 2014-07-15 | Qualcomm Incorporated | Low distortion feed-forward delta-sigma modulator |
| JP2017085351A (ja) * | 2015-10-28 | 2017-05-18 | 株式会社東芝 | 増幅回路、パイプラインａｄｃ、及び無線通信装置 |
| US10340868B2 (en) | 2016-05-26 | 2019-07-02 | Panasonic Intellectual Property Management Co., Ltd. | Amplifier circuit including first input branch circuit, second input branch circuit, feedback capacitor, and operational amplifier and pulse-wave measuring device |
| JP2018014714A (ja) * | 2016-07-07 | 2018-01-25 | 株式会社テックイデア | 積分器およびこれを用いたａ／ｄ変換器 |
| CN108106747A (zh) * | 2017-12-18 | 2018-06-01 | 深圳大学 | 一种基于电容数字转换器的温度传感器 |
| CN108106747B (zh) * | 2017-12-18 | 2024-02-02 | 深圳大学 | 一种基于电容数字转换器的温度传感器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100794310B1 (ko) | 스위치드 커패시터 회로 및 그것의 증폭 방법 | |
| US7304483B2 (en) | One terminal capacitor interface circuit | |
| JP2708007B2 (ja) | サンプル・ホールド回路 | |
| JP2023074039A (ja) | 積分回路 | |
| JP2000022500A (ja) | スイッチトキャパシタ回路 | |
| JP3079368B2 (ja) | スイッチトキャパシタ増幅回路 | |
| JP2762868B2 (ja) | 電圧比較回路 | |
| JPH1051247A (ja) | 全差動型アナログ回路 | |
| US20050275580A1 (en) | Double-sampled integrator system and method thereof | |
| EP0729223B1 (en) | Voltage offset compensation circuit | |
| JP3709943B2 (ja) | オフセット電圧の補償方法及びこの方法を用いるサンプルホールド回路 | |
| JP4094436B2 (ja) | スイッチトキャパシタ増幅回路および電子機器 | |
| JP3450837B2 (ja) | デルタシグマ型アナログ・デジタル変換器 | |
| JP2004096324A (ja) | 増幅回路 | |
| CN113193842A (zh) | 一种电容－电压转换电路 | |
| WO2020110558A1 (ja) | 変動抑制回路 | |
| JP3703387B2 (ja) | サンプル＆ホールド回路 | |
| JPH0918290A (ja) | スイッチトキャパシタ回路 | |
| JP4369820B2 (ja) | スイッチトキャパシタ増幅回路 | |
| KR100462119B1 (ko) | 오프셋 전압 제거 회로 | |
| KR101051685B1 (ko) | 스위치드 커패시터를 사용한 옵셋 보정 회로 및 그 방법 | |
| Willis et al. | Zero CVF input current switched-capacitor instrumentation amplifier | |
| JPS6345918A (ja) | 基準電圧回路 | |
| JP2013207697A (ja) | サンプル・ホールド回路 | |
| JPH051509B2 (ja) |