JP2000010652A - 周波数シンセサイザー - Google Patents
周波数シンセサイザーInfo
- Publication number
- JP2000010652A JP2000010652A JP10173115A JP17311598A JP2000010652A JP 2000010652 A JP2000010652 A JP 2000010652A JP 10173115 A JP10173115 A JP 10173115A JP 17311598 A JP17311598 A JP 17311598A JP 2000010652 A JP2000010652 A JP 2000010652A
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency
- voltage
- set value
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 オーバーシュートを生じることなく発振周波
数を目標周波数に切り換えることができる周波数シンセ
サイザーを提供する。 【解決手段】 分周比切換部６の設定値切換信号によっ
て、周波数シンセサイザーの出力周波数が切り換わる。
第１，第２のＶＣＯ８，９は、位相比較器３からの誤差
信号を入力し、これに比例した発振出力を生成する。設
定値の変更による出力周波数の切り換え時、スイッチ１
０，１３の操作によって第１ＶＣＯ８は第１電圧保持回
路１２の保持電圧を得て切換前の発振出力数を維持し、
これがセレクタ７で選択されてクロック出力１６とされ
るが、セレクタ７は第２ＶＣＯ９の発振出力を第２プロ
グラムディバイダ４に供給するので、この第２ＶＣＯ９
によるループが形成されて第２ＶＣＯ９の発振出力が変
化する。ロック検出器１７によって第２ＶＣＯ９の出力
周波数が安定したと判断されると、セレクタ７によっ
て、第２ＶＣＯ９の出力がクロック出力１６とされる。
数を目標周波数に切り換えることができる周波数シンセ
サイザーを提供する。 【解決手段】 分周比切換部６の設定値切換信号によっ
て、周波数シンセサイザーの出力周波数が切り換わる。
第１，第２のＶＣＯ８，９は、位相比較器３からの誤差
信号を入力し、これに比例した発振出力を生成する。設
定値の変更による出力周波数の切り換え時、スイッチ１
０，１３の操作によって第１ＶＣＯ８は第１電圧保持回
路１２の保持電圧を得て切換前の発振出力数を維持し、
これがセレクタ７で選択されてクロック出力１６とされ
るが、セレクタ７は第２ＶＣＯ９の発振出力を第２プロ
グラムディバイダ４に供給するので、この第２ＶＣＯ９
によるループが形成されて第２ＶＣＯ９の発振出力が変
化する。ロック検出器１７によって第２ＶＣＯ９の出力
周波数が安定したと判断されると、セレクタ７によっ
て、第２ＶＣＯ９の出力がクロック出力１６とされる。
Description
【０００１】
【発明の属する技術分野】本発明は、フェーズロックド
ループ（ＰＬＬ）を用いた周波数シンセサイザーに関す
る。
ループ（ＰＬＬ）を用いた周波数シンセサイザーに関す
る。
【０００２】
【従来の技術】図４は、従来の周波数シンセサイザーの
構成を示したブロック図である。基準発振器１０１は、
基準周波数信号（Ｆｒｅｆ）を出力する。第１プログラ
ムディバイダ１０２は、前記基準周波数信号を入力して
１／Ｍ分周処理を行う。位相比較器（ＰＣ）１０３は、
第１プログラムディバイダ１０２の分周出力と第２プロ
グラムディバイダ１０４の分周出力を入力しこれらの周
波数差及び位相差に基づく誤差信号を出力する。ローパ
スフィルタ１０５は、位相比較器１０３からの誤差信号
をその高周波雑音成分を除去した上で電圧制御発振器
（ＶＣＯ）１０６に与える。電圧制御発振器１０６は、
例えばリングオシレータによって構成されており、前記
誤差信号の電圧に比例した周波数で発振する。この電圧
制御発振器１０６の発振出力は、クロック出力１０７と
して外部に取り出される。また、この電圧制御発振器１
０６の発振出力は、第２プログラムディバイダ１０４に
よって１／Ｎ分周処理された後に位相比較器１０３にフ
ィードバックされる。第１プログラムディバイダ１０２
及び第２プログラムディバイダ１０４は、分周比切換部
１０８からの切換信号により、上記Ｍ及びＮとして任意
の値を取る。このＭ及びＮが切換変更（Ｍ0 →Ｍ1 ，Ｎ
0 →Ｎ1 ）されることによって、当該周波数シンセサイ
ザーは、或る周波数ｆ0 のロック状態からそれより高い
周波数ｆ1 の出力状態へと移行することになる。
構成を示したブロック図である。基準発振器１０１は、
基準周波数信号（Ｆｒｅｆ）を出力する。第１プログラ
ムディバイダ１０２は、前記基準周波数信号を入力して
１／Ｍ分周処理を行う。位相比較器（ＰＣ）１０３は、
第１プログラムディバイダ１０２の分周出力と第２プロ
グラムディバイダ１０４の分周出力を入力しこれらの周
波数差及び位相差に基づく誤差信号を出力する。ローパ
スフィルタ１０５は、位相比較器１０３からの誤差信号
をその高周波雑音成分を除去した上で電圧制御発振器
（ＶＣＯ）１０６に与える。電圧制御発振器１０６は、
例えばリングオシレータによって構成されており、前記
誤差信号の電圧に比例した周波数で発振する。この電圧
制御発振器１０６の発振出力は、クロック出力１０７と
して外部に取り出される。また、この電圧制御発振器１
０６の発振出力は、第２プログラムディバイダ１０４に
よって１／Ｎ分周処理された後に位相比較器１０３にフ
ィードバックされる。第１プログラムディバイダ１０２
及び第２プログラムディバイダ１０４は、分周比切換部
１０８からの切換信号により、上記Ｍ及びＮとして任意
の値を取る。このＭ及びＮが切換変更（Ｍ0 →Ｍ1 ，Ｎ
0 →Ｎ1 ）されることによって、当該周波数シンセサイ
ザーは、或る周波数ｆ0 のロック状態からそれより高い
周波数ｆ1 の出力状態へと移行することになる。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
従来の周波数シンセサイザーでは、或る周波数ｆ0 のロ
ック状態からそれより高い周波数ｆ1 の出力状態へと移
行するとき、図３の点線で示すような過渡特性を示す。
即ち、目標周波数であるｆ1 を一時的に約２０％〜３０
％越えた周波数ｆ2 が発生するオーバーシュート現象が
生じてしまう。このようなオーバーシュートが生じる
と、当該周波数シンセサイザーの発振出力をクロック源
とする半導体集積回路やシステムにあっては、ｆ2 のク
ロック周波数では回路動作が追いつかず、誤作動を生じ
るおそれがある。
従来の周波数シンセサイザーでは、或る周波数ｆ0 のロ
ック状態からそれより高い周波数ｆ1 の出力状態へと移
行するとき、図３の点線で示すような過渡特性を示す。
即ち、目標周波数であるｆ1 を一時的に約２０％〜３０
％越えた周波数ｆ2 が発生するオーバーシュート現象が
生じてしまう。このようなオーバーシュートが生じる
と、当該周波数シンセサイザーの発振出力をクロック源
とする半導体集積回路やシステムにあっては、ｆ2 のク
ロック周波数では回路動作が追いつかず、誤作動を生じ
るおそれがある。
【０００４】この発明は、上記の事情に鑑み、オーバー
シュートを生じることなく発振周波数を目標周波数に切
り換えることができる周波数シンセサイザーを提供する
ことを目的とする。
シュートを生じることなく発振周波数を目標周波数に切
り換えることができる周波数シンセサイザーを提供する
ことを目的とする。
【０００５】
【課題を解決するための手段】この発明の周波数シンセ
サイザーは、上記の課題を解決するために、基準周波数
とフィードバックされた出力周波数との差異に比例する
誤差信号に基づいて前記出力周波数が調整されるととも
に、設定値の変更によって前記出力周波数が切り換えら
れるように構成した周波数シンセサイザーにおいて、前
記誤差信号に基づいてそれぞれ出力周波数を生成する二
つの電圧制御発振器を備え、前記設定値の変更による出
力周波数の切り換え時、一方の電圧制御発振器における
設定値変更時点の出力周波数を維持しこれを選択し、他
方の電圧制御発振器における設定値変更後の出力周波数
が安定したとき、この他方の電圧制御発振器の出力周波
数を選択するように構成されたことを特徴とする。
サイザーは、上記の課題を解決するために、基準周波数
とフィードバックされた出力周波数との差異に比例する
誤差信号に基づいて前記出力周波数が調整されるととも
に、設定値の変更によって前記出力周波数が切り換えら
れるように構成した周波数シンセサイザーにおいて、前
記誤差信号に基づいてそれぞれ出力周波数を生成する二
つの電圧制御発振器を備え、前記設定値の変更による出
力周波数の切り換え時、一方の電圧制御発振器における
設定値変更時点の出力周波数を維持しこれを選択し、他
方の電圧制御発振器における設定値変更後の出力周波数
が安定したとき、この他方の電圧制御発振器の出力周波
数を選択するように構成されたことを特徴とする。
【０００６】上記の構成であれば、二つの電圧制御発振
器を備え、一方の電圧制御発振器によって設定値変更後
の出力周波数を維持し、他方の電圧制御発振器における
設定値変更後の出力周波数が安定したとき、この他方の
電圧制御発振器の出力周波数を選択して出力するから、
オーバーシュートを生じることなく発振周波数を目標周
波数に切り換えることができる。
器を備え、一方の電圧制御発振器によって設定値変更後
の出力周波数を維持し、他方の電圧制御発振器における
設定値変更後の出力周波数が安定したとき、この他方の
電圧制御発振器の出力周波数を選択して出力するから、
オーバーシュートを生じることなく発振周波数を目標周
波数に切り換えることができる。
【０００７】また、この発明の周波数シンセサイザー
は、基準周波数とフィードバックされた出力周波数との
差異に比例する誤差信号に基づいて前記出力周波数が調
整されるとともに、設定値の変更によって前記出力周波
数が切り換えられるように構成した周波数シンセサイザ
ーにおいて、前記設定値を変更する設定値変更手段と、
前記誤差信号に基づいてそれぞれ出力周波数を生成する
二つの電圧制御発振器と、各電圧制御発振器に与えられ
る前記誤差信号を保持する二つの電圧保持回路と、前記
二つの電圧制御発振器の出力周波数のいずれかをクロッ
ク出力用とフィードバック用に各々選択する選択手段
と、前記設定値変更手段による設定値変更時に選択され
ている電圧制御発振器における電圧保持回路を作動させ
る切換手段と、前記設定値変更手段による設定値変更後
に他方の電圧制御発振器の出力周波数が安定したか否か
を判断する判断手段と、前記前記設定値変更手段による
設定値変更時に前記電圧保持回路にて動作される一方の
電圧制御発振器の出力をクロック出力用としつつ他方の
電圧制御発振器の出力をフィードバック用とし、前記判
断手段にて安定判定がされたときに、他方の電圧制御発
振器の出力周波数をクロック出力用として選択させる制
御手段と、を備えたことを特徴とする。
は、基準周波数とフィードバックされた出力周波数との
差異に比例する誤差信号に基づいて前記出力周波数が調
整されるとともに、設定値の変更によって前記出力周波
数が切り換えられるように構成した周波数シンセサイザ
ーにおいて、前記設定値を変更する設定値変更手段と、
前記誤差信号に基づいてそれぞれ出力周波数を生成する
二つの電圧制御発振器と、各電圧制御発振器に与えられ
る前記誤差信号を保持する二つの電圧保持回路と、前記
二つの電圧制御発振器の出力周波数のいずれかをクロッ
ク出力用とフィードバック用に各々選択する選択手段
と、前記設定値変更手段による設定値変更時に選択され
ている電圧制御発振器における電圧保持回路を作動させ
る切換手段と、前記設定値変更手段による設定値変更後
に他方の電圧制御発振器の出力周波数が安定したか否か
を判断する判断手段と、前記前記設定値変更手段による
設定値変更時に前記電圧保持回路にて動作される一方の
電圧制御発振器の出力をクロック出力用としつつ他方の
電圧制御発振器の出力をフィードバック用とし、前記判
断手段にて安定判定がされたときに、他方の電圧制御発
振器の出力周波数をクロック出力用として選択させる制
御手段と、を備えたことを特徴とする。
【０００８】上記の構成であれば、二つの電圧制御発振
器を備え、一方の電圧制御発振器によって設定値変更後
の出力周波数を維持し、他方の電圧制御発振器における
設定値変更後の出力周波数が安定したとき、この他方の
電圧制御発振器の出力周波数を選択して出力するから、
オーバーシュートを生じることなく発振周波数を目標周
波数に切り換えることができる。
器を備え、一方の電圧制御発振器によって設定値変更後
の出力周波数を維持し、他方の電圧制御発振器における
設定値変更後の出力周波数が安定したとき、この他方の
電圧制御発振器の出力周波数を選択して出力するから、
オーバーシュートを生じることなく発振周波数を目標周
波数に切り換えることができる。
【０００９】
【発明の実施の形態】以下、この発明の実施の形態を図
に基づいて説明する。
に基づいて説明する。
【００１０】図１は、この実施の形態の周波数シンセサ
イザーの構成を示したブロック図である。基準発振器１
は、基準周波数信号（Ｆｒｅｆ）を出力する。第１プロ
グラムディバイダ２は、前記基準周波数信号を入力して
１／Ｍ分周処理を行う。位相比較器（ＰＣ）３は、第１
プログラムディバイダ２の分周出力と第２プログラムデ
ィバイダ４の分周出力を入力しこれらの周波数差及び位
相差に基づく誤差信号を出力する。ローパスフィルタ５
は、位相比較器３からの誤差信号をその高周波雑音成分
を除去し、第１，第２スイッチ１０，１３を介して第
１，第２電圧制御発振器（ＶＣＯ）８，９に各々与え
る。第１，第２電圧制御発振器８，９は、前記誤差信号
の電圧に比例した周波数でそれぞれ発振する。
イザーの構成を示したブロック図である。基準発振器１
は、基準周波数信号（Ｆｒｅｆ）を出力する。第１プロ
グラムディバイダ２は、前記基準周波数信号を入力して
１／Ｍ分周処理を行う。位相比較器（ＰＣ）３は、第１
プログラムディバイダ２の分周出力と第２プログラムデ
ィバイダ４の分周出力を入力しこれらの周波数差及び位
相差に基づく誤差信号を出力する。ローパスフィルタ５
は、位相比較器３からの誤差信号をその高周波雑音成分
を除去し、第１，第２スイッチ１０，１３を介して第
１，第２電圧制御発振器（ＶＣＯ）８，９に各々与え
る。第１，第２電圧制御発振器８，９は、前記誤差信号
の電圧に比例した周波数でそれぞれ発振する。
【００１１】第１，第２電圧制御発振器８，９の発振出
力は、セレクタ７に与えられ、いずれか一方のみが選択
されてクロック出力１６として外部に取り出される。セ
レクタ７における選択処理の内容については、後述す
る。選択された発振出力は、第２プログラムディバイダ
４によって１／Ｎ分周処理された後に位相比較器３にフ
ィードバックされる。第１プログラムディバイダ２及び
第２プログラムディバイダ４は、分周比切換部６からの
切換信号により、上記Ｍ及びＮとして任意の値を取る。
このＭ及びＮが切換変更（Ｍ0 →Ｍ1 ，Ｎ0 →Ｎ1 ）さ
れることによって、当該周波数シンセサイザーは、或る
周波数ｆ0 のロック状態からそれより高い周波数ｆ1 の
出力状態へと移行することになる。
力は、セレクタ７に与えられ、いずれか一方のみが選択
されてクロック出力１６として外部に取り出される。セ
レクタ７における選択処理の内容については、後述す
る。選択された発振出力は、第２プログラムディバイダ
４によって１／Ｎ分周処理された後に位相比較器３にフ
ィードバックされる。第１プログラムディバイダ２及び
第２プログラムディバイダ４は、分周比切換部６からの
切換信号により、上記Ｍ及びＮとして任意の値を取る。
このＭ及びＮが切換変更（Ｍ0 →Ｍ1 ，Ｎ0 →Ｎ1 ）さ
れることによって、当該周波数シンセサイザーは、或る
周波数ｆ0 のロック状態からそれより高い周波数ｆ1 の
出力状態へと移行することになる。
【００１２】ロック検出器１７は、発振出力が目標の周
波数になったか否かを検出する。即ち、ロック検出器１
７は、前記位相比較器３の出力であるパルスの幅を検出
し、このパルスの幅が所定幅以下になったときに、ロッ
クしたと判断する。
波数になったか否かを検出する。即ち、ロック検出器１
７は、前記位相比較器３の出力であるパルスの幅を検出
し、このパルスの幅が所定幅以下になったときに、ロッ
クしたと判断する。
【００１３】第１電圧保持回路１２は、前記ローパスフ
ィルタ５から第１電圧制御発振器８の入力端に繋がる信
号線に第３スイッチ１１を介して接続されており、第３
スイッチ１１がＯＮ状態のときにローパスフィルタ５か
らの誤差信号の電圧値を保持し、第１スイッチ１０のＯ
ＦＦ後において、前記第３スイッチ１１を介して第１電
圧制御発振器８に上記の保持電圧値を与える。また、第
２電圧保持回路１５は、前記ローパスフィルタ５から第
２電圧制御発振器９の入力端に繋がる信号線に第４スイ
ッチ１４を介して接続されており、第４スイッチ１４が
ＯＮ状態のときにローパスフィルタ５からの誤差信号の
電圧値を保持し、第２スイッチ１３のＯＦＦ後におい
て、前記第４スイッチ１４を介して第２電圧電圧制御発
振器９に上記の保持電圧値を与える。
ィルタ５から第１電圧制御発振器８の入力端に繋がる信
号線に第３スイッチ１１を介して接続されており、第３
スイッチ１１がＯＮ状態のときにローパスフィルタ５か
らの誤差信号の電圧値を保持し、第１スイッチ１０のＯ
ＦＦ後において、前記第３スイッチ１１を介して第１電
圧制御発振器８に上記の保持電圧値を与える。また、第
２電圧保持回路１５は、前記ローパスフィルタ５から第
２電圧制御発振器９の入力端に繋がる信号線に第４スイ
ッチ１４を介して接続されており、第４スイッチ１４が
ＯＮ状態のときにローパスフィルタ５からの誤差信号の
電圧値を保持し、第２スイッチ１３のＯＦＦ後におい
て、前記第４スイッチ１４を介して第２電圧電圧制御発
振器９に上記の保持電圧値を与える。
【００１４】第１スイッチ１０と第３スイッチ１１は、
以下のごとく動作するように構成されている。即ち、第
１電圧制御発振器８の発振出力が選択されているときに
おいて、分周比切換部６から切換信号が出力されると、
第３スイッチ１１はＯＮし、その後に第１スイッチ１０
はＯＦＦする。そして、非選択である第２電圧制御発振
器９の発振出力がロックされた（目標周波数に達した）
との判断信号をロック検出器１７から受けると、第３ス
イッチ１１はＯＦＦし、第１スイッチ１０はＯＮする。
以下のごとく動作するように構成されている。即ち、第
１電圧制御発振器８の発振出力が選択されているときに
おいて、分周比切換部６から切換信号が出力されると、
第３スイッチ１１はＯＮし、その後に第１スイッチ１０
はＯＦＦする。そして、非選択である第２電圧制御発振
器９の発振出力がロックされた（目標周波数に達した）
との判断信号をロック検出器１７から受けると、第３ス
イッチ１１はＯＦＦし、第１スイッチ１０はＯＮする。
【００１５】第２スイッチ１３と第４スイッチ１４は、
以下のごとく動作するように構成されている。即ち、第
２電圧制御発振器９の発振出力が選択されているときに
おいて、分周比切換部６から切換信号が出力されると、
第４スイッチ１４はＯＮし、その後に第２スイッチ１３
がＯＦＦする。そして、非選択である第１電圧制御発振
器８の発振出力がロックされた（目標周波数に達した）
との判断信号をロック検出器１７から受けると、第４ス
イッチ１４はＯＦＦし、第２スイッチ１３はＯＮする。
以下のごとく動作するように構成されている。即ち、第
２電圧制御発振器９の発振出力が選択されているときに
おいて、分周比切換部６から切換信号が出力されると、
第４スイッチ１４はＯＮし、その後に第２スイッチ１３
がＯＦＦする。そして、非選択である第１電圧制御発振
器８の発振出力がロックされた（目標周波数に達した）
との判断信号をロック検出器１７から受けると、第４ス
イッチ１４はＯＦＦし、第２スイッチ１３はＯＮする。
【００１６】セレクタ７は、ロック検出器１７の出力お
よび分周比切換部６の切換信号に基づいて、第１，第２
電圧制御発振器８，９のうちのいずれか一方の発振出力
をクロック出力１６として選択する処理、及び第１，第
２電圧制御発振器８，９のうちのいずれか一方の発振出
力を選択して第２プログラムディバイダ４に供給する処
理（ＰＬＬを構成する電圧制御発振器の選択）を行う。
よび分周比切換部６の切換信号に基づいて、第１，第２
電圧制御発振器８，９のうちのいずれか一方の発振出力
をクロック出力１６として選択する処理、及び第１，第
２電圧制御発振器８，９のうちのいずれか一方の発振出
力を選択して第２プログラムディバイダ４に供給する処
理（ＰＬＬを構成する電圧制御発振器の選択）を行う。
【００１７】次に、上記セレクタ７の動作内容およびス
イッチ１０，１１，１３，１４の動作内容を中心に上記
周波数シンセサイザーの動作を説明する。まず、初期状
態として、第１電圧制御発振器８の発振出力がクロック
出力１６として選択され、同じくこの発振出力が第２プ
ログラムディバイダ４に与えられているとする。この状
態においては、第１スイッチ１０はＯＮ、第３スイッチ
１１はＯＦＦ、第２スイッチ１３はＯＮ、第４スイッチ
１４はＯＦＦになっている。その後に分周比切換部６か
ら切換信号が出力されると、第１プログラムディバイダ
２及び第２プログラムディバイダ４は、上記Ｍ及びＮと
して所定の値を取り、このＭ及びＮが切換変更されるこ
とによって（図２（ａ）参照）、当該周波数シンセサイ
ザーは、周波数ｆ0 のロック状態からそれより高い周波
数ｆ1 の出力状態へと移行することになる。
イッチ１０，１１，１３，１４の動作内容を中心に上記
周波数シンセサイザーの動作を説明する。まず、初期状
態として、第１電圧制御発振器８の発振出力がクロック
出力１６として選択され、同じくこの発振出力が第２プ
ログラムディバイダ４に与えられているとする。この状
態においては、第１スイッチ１０はＯＮ、第３スイッチ
１１はＯＦＦ、第２スイッチ１３はＯＮ、第４スイッチ
１４はＯＦＦになっている。その後に分周比切換部６か
ら切換信号が出力されると、第１プログラムディバイダ
２及び第２プログラムディバイダ４は、上記Ｍ及びＮと
して所定の値を取り、このＭ及びＮが切換変更されるこ
とによって（図２（ａ）参照）、当該周波数シンセサイ
ザーは、周波数ｆ0 のロック状態からそれより高い周波
数ｆ1 の出力状態へと移行することになる。
【００１８】ここで、分周比切換部６からの切換信号に
より、第３スイッチ１１がＯＮしてローパスフィルタ５
からの誤差信号の電位が第１電圧保持回路１２にて保持
され、第１スイッチ１０がＯＦＦされることにより、第
１電圧保持回路１２の保持電位が第１電圧制御発振器８
に与えられる（図２（ｅ）の“有効”参照）。また、セ
レクタ７は、分周比切換部６からの切換信号を受けた後
も、第１電圧制御発振器８の発振出力をクロック出力１
６として選択することを維持するが（図２（ｄ）参
照）、第２プログラムディバイダ４へは第２電圧制御発
振器９の発振出力を選択して与える。即ち、クロック出
力１６としては第１電圧制御発振器９を用いるが、ルー
プは第２電圧制御発振器９により構成される（図２
（ｂ）参照）。
より、第３スイッチ１１がＯＮしてローパスフィルタ５
からの誤差信号の電位が第１電圧保持回路１２にて保持
され、第１スイッチ１０がＯＦＦされることにより、第
１電圧保持回路１２の保持電位が第１電圧制御発振器８
に与えられる（図２（ｅ）の“有効”参照）。また、セ
レクタ７は、分周比切換部６からの切換信号を受けた後
も、第１電圧制御発振器８の発振出力をクロック出力１
６として選択することを維持するが（図２（ｄ）参
照）、第２プログラムディバイダ４へは第２電圧制御発
振器９の発振出力を選択して与える。即ち、クロック出
力１６としては第１電圧制御発振器９を用いるが、ルー
プは第２電圧制御発振器９により構成される（図２
（ｂ）参照）。
【００１９】第２電圧制御発振器９によるループ（ＰＬ
Ｌ II）が構成されると、位相比較器３の出力であるパ
ルスの幅が瞬時的に大きくなり、第２電圧制御発振器９
の発振出力が変化していくことで、位相比較器３のパル
ス幅は小さくなっていく。このパルスの幅が所定幅以下
になると、ロック検出器１７はロック検出信号を出力す
る。
Ｌ II）が構成されると、位相比較器３の出力であるパ
ルスの幅が瞬時的に大きくなり、第２電圧制御発振器９
の発振出力が変化していくことで、位相比較器３のパル
ス幅は小さくなっていく。このパルスの幅が所定幅以下
になると、ロック検出器１７はロック検出信号を出力す
る。
【００２０】セレクタ７は、ロック検出信号を受けとる
と、第２電圧制御発振器９の発振出力をクロック出力１
６として選択する。また、ロック検出信号により、第１
スイッチ１０はＯＮし、第３スイッチ１１はＯＦＦす
る。
と、第２電圧制御発振器９の発振出力をクロック出力１
６として選択する。また、ロック検出信号により、第１
スイッチ１０はＯＮし、第３スイッチ１１はＯＦＦす
る。
【００２１】図３の太実線は、上記構成の周波数シンセ
サイザーにおけるクロック出力１６の周波数変化を示し
たグラフである。なお、比較のため、従来構造の周波数
シンセサイザーのクロック出力を点線で示している。こ
のグラフから明らかなように、本構成の周波数シンセサ
イザーであれば、オーバーシュートを生じることなく発
振周波数を目標周波数に切り換えることができる。
サイザーにおけるクロック出力１６の周波数変化を示し
たグラフである。なお、比較のため、従来構造の周波数
シンセサイザーのクロック出力を点線で示している。こ
のグラフから明らかなように、本構成の周波数シンセサ
イザーであれば、オーバーシュートを生じることなく発
振周波数を目標周波数に切り換えることができる。
【００２２】また、従来回路と比較して二つの電圧制御
発振器８，９とセレクタ７と電圧保持回路１２，１５が
必要となるが、フェーズロックドループ回路を２組備え
る場合に比べれば、回路規模は小さい。
発振器８，９とセレクタ７と電圧保持回路１２，１５が
必要となるが、フェーズロックドループ回路を２組備え
る場合に比べれば、回路規模は小さい。
【００２３】
【発明の効果】以上説明したように、この発明によれ
ば、周波数のオーバーシュートを生じることなく発振出
力の周波数を目標周波数に切り換えることができるの
で、当該発振出力をクロック源とする半導体集積回路や
システムを安定に動作させることができるという効果を
奏する。
ば、周波数のオーバーシュートを生じることなく発振出
力の周波数を目標周波数に切り換えることができるの
で、当該発振出力をクロック源とする半導体集積回路や
システムを安定に動作させることができるという効果を
奏する。
【図１】この発明の実施の形態の周波数シンセサイザー
の構成を示したブロック図である。
の構成を示したブロック図である。
【図２】この発明の実施の形態の周波数シンセサイザー
の動作内容を説明するタイムチャートである。
の動作内容を説明するタイムチャートである。
【図３】この発明の実施の形態の周波数シンセサイザー
の発振出力を示すとともに、その比較のために従来の周
波数シンセサイザーの発振出力を示したグラフである。
の発振出力を示すとともに、その比較のために従来の周
波数シンセサイザーの発振出力を示したグラフである。
【図４】従来の周波数シンセサイザーの構成を示したブ
ロック図である。
ロック図である。
１ 基準発振器 ２ 第１プログラムディバイダ ３ 位相比較器 ４ 第２プログラムディバイダ ５ ローパスフィルタ ６ 分周比切換部 ７ セレクタ ８ 第１電圧制御発振器 ９ 第２電圧制御発振器 １０ 第１スイッチ １１ 第３スイッチ １２ 第１電圧保持回路 １３ 第２スイッチ １４ 第４スイッチ １５ 第２電圧保持回路 １６ クロック出力 １７ ロック検出器
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B079 BA03 BB04 BC10 CC20 DD02 DD20 5J004 BB03 CC01 CC09 DD14 DD20 DD21 5J060 AA04 BB01 BB03 CC01 CC19 CC20 CC41 CC53 DD09 DD33 FF09 GG01 HH02 KK03
Claims (2)
- 【請求項１】 基準周波数とフィードバックされた出力
周波数との差異に比例する誤差信号に基づいて前記出力
周波数が調整されるとともに、設定値の変更によって前
記出力周波数が切り換えられるように構成した周波数シ
ンセサイザーにおいて、前記誤差信号に基づいてそれぞ
れ出力周波数を生成する二つの電圧制御発振器を備え、
前記設定値の変更による出力周波数の切り換え時、一方
の電圧制御発振器における設定値変更時点の出力周波数
を維持しこれを選択して出力し、他方の電圧制御発振器
における設定値変更後の出力周波数が安定したとき、こ
の他方の電圧制御発振器の出力周波数の方を選択して出
力するように構成されたことを特徴とする周波数シンセ
サイザー。 - 【請求項２】 基準周波数とフィードバックされた出力
周波数との差異に比例する誤差信号に基づいて前記出力
周波数が調整されるとともに、設定値の変更によって前
記出力周波数が切り換えられるように構成した周波数シ
ンセサイザーにおいて、前記設定値を変更する設定値変
更手段と、前記誤差信号に基づいてそれぞれ出力周波数
を生成する二つの電圧制御発振器と、各電圧制御発振器
に与えられる前記誤差信号を保持する二つの電圧保持回
路と、前記二つの電圧制御発振器の出力周波数のいずれ
かをクロック出力用とフィードバック用に各々選択する
選択手段と、前記設定値変更手段による設定値変更時に
選択されている電圧制御発振器における電圧保持回路を
作動させる切換手段と、前記設定値変更手段による設定
値変更後に他方の電圧制御発振器の出力周波数が安定し
たか否かを判断する判断手段と、前記前記設定値変更手
段による設定値変更時に前記電圧保持回路にて動作され
る一方の電圧制御発振器の出力をクロック出力用としつ
つ他方の電圧制御発振器の出力をフィードバック用と
し、前記判断手段にて安定判定がされたときに、他方の
電圧制御発振器の出力周波数をクロック出力用として選
択させる制御手段と、を備えたことを特徴とする周波数
シンセサイザー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10173115A JP2000010652A (ja) | 1998-06-19 | 1998-06-19 | 周波数シンセサイザー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10173115A JP2000010652A (ja) | 1998-06-19 | 1998-06-19 | 周波数シンセサイザー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000010652A true JP2000010652A (ja) | 2000-01-14 |
Family
ID=15954433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10173115A Pending JP2000010652A (ja) | 1998-06-19 | 1998-06-19 | 周波数シンセサイザー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000010652A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140852A (ja) * | 2004-11-12 | 2006-06-01 | Kenwood Corp | Ｐｌｌ回路 |
| JP2010517383A (ja) * | 2007-01-19 | 2010-05-20 | クゥアルコム・インコーポレイテッド | マイクロプロセッサー用の位相ロックループの動的周波数スケーリングの方法と装置 |
| JP2011188077A (ja) * | 2010-03-05 | 2011-09-22 | Renesas Electronics Corp | 位相同期回路及びその制御方法 |
-
1998
- 1998-06-19 JP JP10173115A patent/JP2000010652A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140852A (ja) * | 2004-11-12 | 2006-06-01 | Kenwood Corp | Ｐｌｌ回路 |
| JP2010517383A (ja) * | 2007-01-19 | 2010-05-20 | クゥアルコム・インコーポレイテッド | マイクロプロセッサー用の位相ロックループの動的周波数スケーリングの方法と装置 |
| JP2011188077A (ja) * | 2010-03-05 | 2011-09-22 | Renesas Electronics Corp | 位相同期回路及びその制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6731709B2 (en) | Phase locked loop and method that provide fail-over redundant clocking | |
| JP4633706B2 (ja) | 電子回路及び電子回路を動作するための方法 | |
| JP2924773B2 (ja) | 位相同期システム | |
| AU2007325558B2 (en) | System and method for reducing transient responses in a phase lock loop with variable oscillator gain | |
| JP2000322147A (ja) | リセット信号発生回路 | |
| JP2000010652A (ja) | 周波数シンセサイザー | |
| JP2008118522A (ja) | Ｆｍ受信機 | |
| JPH10336027A (ja) | クロック発生器 | |
| JP2000148281A (ja) | クロック選択回路 | |
| JP2001339298A (ja) | Ｐｌｌ回路およびその制御方法 | |
| GB2368207A (en) | PLL circuit and frequency division method reducing spurious noise | |
| JP2001177403A (ja) | Ｐｌｌ回路 | |
| JP2005057458A (ja) | Ｐｌｌ回路 | |
| JPH06284002A (ja) | Ｐｌｌ回路 | |
| JPH09153797A (ja) | Ｐｌｌ回路 | |
| JP2005198083A (ja) | Ｐｌｌ回路 | |
| JP2001077690A (ja) | クロック供給装置及び方法 | |
| JPH03101311A (ja) | 位相同期発振回路 | |
| JP2003332906A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP2002076885A (ja) | クロック信号生成回路 | |
| JP2001177395A (ja) | Ｐｌｌ回路 | |
| JP2000068829A (ja) | 周波数シンセサイザ回路 | |
| JPH08148998A (ja) | Ｐｌｌ回路 | |
| JPH07147538A (ja) | Ｐｌｌ回路 | |
| JPH10285024A (ja) | 高速ロックアップ機能付ｐｌｌ回路 |