Nothing Special   »   [go: up one dir, main page]

WO2023052704A1 - Procédé de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin - Google Patents

Procédé de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin Download PDF

Info

Publication number
WO2023052704A1
WO2023052704A1 PCT/FR2022/051717 FR2022051717W WO2023052704A1 WO 2023052704 A1 WO2023052704 A1 WO 2023052704A1 FR 2022051717 W FR2022051717 W FR 2022051717W WO 2023052704 A1 WO2023052704 A1 WO 2023052704A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
sic
deposition
initial substrate
silicon carbide
Prior art date
Application number
PCT/FR2022/051717
Other languages
English (en)
Inventor
Frédéric ALLIBERT
Eric Guiot
Original Assignee
Soitec
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec filed Critical Soitec
Priority to JP2024517439A priority Critical patent/JP2024533618A/ja
Priority to US18/693,491 priority patent/US20240271321A1/en
Priority to EP22783545.1A priority patent/EP4409621A1/fr
Publication of WO2023052704A1 publication Critical patent/WO2023052704A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B28/00—Production of homogeneous polycrystalline material with defined structure
    • C30B28/12—Production of homogeneous polycrystalline material with defined structure directly from the gas state
    • C30B28/14—Production of homogeneous polycrystalline material with defined structure directly from the gas state by chemical reaction of reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Definitions

  • TITLE PROCESS FOR MANUFACTURING A COMPOS ITE STRUCTURE
  • the present invention relates to the field of semiconductor materials for microelectronic components. It relates in particular to a process for manufacturing a composite structure comprising a thin layer of monocrystalline silicon carbide on a support substrate of polycrystalline silicon carbide, and providing good vertical electrical conduction between the thin layer and the support substrate.
  • Power devices and integrated power systems based on monocrystalline silicon carbide can handle much higher power density compared to their traditional silicon counterparts, and this with smaller active area dimensions.
  • To further limit the dimensions of power devices on SiC it is advantageous to manufacture vertical rather than lateral components. For this, vertical electrical conduction, between an electrode arranged on the front face of the Sic structure and an electrode arranged on the rear face, must be authorized by said structure.
  • composites typically comprising a thin layer of single-crystal SiC on a lower cost support substrate.
  • a well-known thin film transfer solution is the Smart CutTM process, based on light ion implantation and direct bonding assembly. Such a process makes it possible, for example, to manufacture a composite structure comprising a thin layer of monocrystalline SiC (c-SiC), taken from a donor substrate of c-SiC, in direct contact with a support substrate of polycrystalline SiC (p- SiC), and allowing vertical electrical conduction.
  • F. Mu et al (ECS Transactions, 86 (5) 3-21, 2018) implement direct bonding, after activation of the surfaces to be assembled by argon bombardment (SAB for “Surface Activation Bonding”): such a treatment prior to Bonding generates a very high density of dangling bonds, which promote the formation of covalent bonds at the assembly interface, and therefore a high bonding energy.
  • SAB Surface Activation Bonding
  • This method nevertheless has the drawback of generating an amorphous layer, on the surface of the monocrystalline SiC donor substrate, which adversely impacts the vertical electrical conduction between the thin c-SiC layer and the p-SiC support substrate.
  • Document W02021/019137 describes a method for manufacturing a composite structure comprising a thin layer of monocrystalline silicon carbide placed on a support substrate of polycrystalline silicon carbide, the method comprising:
  • a second deposition step at a temperature above 1000° C. to form an additional layer of polycrystalline silicon carbide on the intermediate layer, said intermediate layer and the additional layer forming the support substrate.
  • a separation along the buried fragile plane takes place during the second deposition step, leading to the obtaining of the composite structure.
  • ion implantation through a thick p-SiC intermediate layer remains relatively complex and costly because it involves implantation energies and doses that are far from the standards.
  • the present invention relates to an alternative solution to those of the state of the art, and aims to remedy all or part of the aforementioned drawbacks. It relates in particular to a process for manufacturing a composite structure comprising a thin layer of c-SiC placed on a support substrate of p-SiC, and providing excellent vertical electrical conduction between the thin layer and the support substrate.
  • the invention relates to a method for manufacturing a composite structure comprising a thin layer of monocrystalline silicon carbide placed on a support substrate of polycrystalline silicon carbide, the method comprising: a) a step of providing an initial substrate in monocrystalline silicon carbide, b) a first deposition step at a temperature above 1100° C.
  • a first layer in polycrystalline silicon carbide on a front face of the initial substrate having a thickness less than l
  • a step of ion implantation of light species through the first layer to form a fragile plane buried in the initial substrate, delimiting the thin layer between said buried fragile plane and the front face of the initial substrate, d) a second deposition step at a temperature below 900° C.
  • a third deposition step at a temperature greater than 1000° C. to form a third layer of silicon carbide polycrystalline on the second layer, the first, second and third layers forming the support substrate, a separation along the buried fragile plane taking place during the third deposition step.
  • the first deposition step and the third deposition step are carried out by chemical vapor deposition, at a temperature between 1100° C. and 1600° C., preferably between 1200° C. and 1600° C., even more preferably between 1200° C. °C and 1400°C;
  • the first layer has a dopant concentration greater than 5.10 19 /cm 3 ;
  • the first layer has a thickness of between 50 nm and 500 nm, or even between 50 nm and 200 nm;
  • the manufacturing method comprises, before the first deposition step, a step of preparing the initial substrate comprising at least one deoxidation of a front face of said initial substrate;
  • the manufacturing process comprises, before step b), a step a′) of forming an intermediate layer on the front face of the initial substrate to promote electrical conduction, the first layer then being formed on said intermediate layer at the course of step b);
  • the intermediate layer is made of silicon
  • the third layer formed in step e) has a thickness greater than or equal to 100 ⁇ m and a dopant concentration greater than 10 19 /cm 3 , at least over its first hundred microns of thickness.
  • Figure 1 shows a composite structure developed according to a manufacturing method according to the invention
  • FIG. 2f Figures 2a, 2b, 2c, 2d, 2e, 2e' and 2f show steps of a manufacturing method according to the invention.
  • the figures are schematic representations which, for the purpose of readability, are not to scale.
  • the thicknesses of the layers along the z axis are not to scale with respect to the lateral dimensions along the x and y axes; and the relative thicknesses of the layers between them are not observed in the figures.
  • the present invention relates to a method of manufacturing a composite structure 1 comprising a thin layer 10 of monocrystalline silicon carbide placed on a support substrate 20 of polycrystalline silicon carbide (FIG. 1).
  • the method firstly comprises a step a) of supplying an initial substrate 11 of monocrystalline silicon carbide (c-SiC) (FIG. 2a).
  • the initial substrate 11 is preferably in the form of a wafer with a diameter of 100mm, 150mm, 200mm or even 300mm and a thickness typically comprised between 300 and 800 microns. It has a front face 11a and a rear face 11b.
  • the surface roughness of the front face IIa is advantageously chosen to be less than Inm Ra, mean roughness (“average roughness”) measured by atomic force microscopy (AFM) on a scan of 20 ⁇ m ⁇ 20 ⁇ m.
  • the thin c-SiC layer 10 of the composite structure 1 will be formed, at the end of the process of the present invention, from the initial substrate 11: thus, the crystallographic orientation, the crystalline quality as well as the level of doping of the initial substrate 11 are chosen to meet the specifications required of the vertical components intended to be produced on the thin layer 10.
  • the initial substrate 11 in c-SiC is of 4H or 6H polytype, presenting a disorientation ("offcut") of the order of 4.0° with respect to the crystallographic axis ⁇ ll-20> ⁇ 0.5°, and a density of through dislocations (“Micropipes”) less than or equal to 5/cm 2 , or even less than 1/cm 2 .
  • N-type doped (nitrogen) it has a resistivity preferably between 0.015 ohm. cm and 0.030 ohm. cm.
  • an initial substrate 11 having a low dislocation density of the BPD type (“basal plane dislocation” according to the English terminology), typically less than or equal to 1500/cm 2 depending on the sensitivity of the components targeted at these defects.
  • the initial substrate 11 may comprise a surface layer on its front face 11a, produced for example by epitaxy, and having the properties required for a future thin layer 10, which will be formed, at the end of the method of the present invention, from said surface layer.
  • the method then comprises a step b), called the first deposition step, to form a first layer 21 of polycrystalline silicon carbide (p-SiC) on the front face 11a of the initial substrate 11 (FIG. 2b).
  • p-SiC polycrystalline silicon carbide
  • the first layer 21 can be formed directly on the front face IIa of the initial substrate 11 or indirectly, that is to say via an intermediate layer which will be interposed between the initial substrate 11 and the first layer 21.
  • an intermediate layer which will be interposed between the initial substrate 11 and the first layer 21.
  • the first layer 21 has a thickness of less than 1 im.
  • the thickness of this first layer 21 is less than or equal to 500 nm, typically between 50 nm and 200 nm.
  • the first layer 21 also has a dopant concentration greater than 10 19 /cm 3 .
  • the dopants are usually desired of the same type as the dopants of the future thin layer 10, therefore in this case, of the same type as the dopants of the initial substrate 11; in SiC composite structures intended for power applications, the dopants are most often chosen from the N (nitrogen) type.
  • the dopant concentration of the first layer 21 is chosen between 10 19 /cm 3 and some 10 21 /cm 3 .
  • the concentration of dopants is greater than or equal to 5 ⁇ 10 19 /cm 3 , for example greater than or equal to 3 ⁇ 10 2 °/cm 3 , in particular between 4 ⁇ 10 2 °/cm 3 and 6 ⁇ 10 2 °/cm 3 .
  • Such a level of polycrystalline silicon carbide doping will promote the establishment of good electrical conduction between the thin layer 10 (which will be transferred subsequently of the initial substrate 11) and the support substrate 20 (which includes, inter alia, the first layer 21).
  • the p-SiC deposition of step b) is carried out at a temperature above 1100°C. It is advantageously produced by a technique of chemical vapor deposition (CVD), for example based on chlorinated precursors, and at a temperature of between 1100° C. and 1600° C. Even more advantageously, the deposition temperature is between 1200°C and 1600°C, in particular between 1200°C and 1400°C.
  • CVD chemical vapor deposition
  • the parameters of the first deposit are determined so that the first layer 21 has, in addition to its good electrical conductivity due to the high doping and its uniformity in terms of polytype (advantageously 3C), a high thermal conductivity (typically, greater than or equal to 200 Wm _1 .K -1 ) and a coefficient of thermal expansion similar to that of the future thin layer 10 (typically between 3.8 E -6 /K and 4.2 E -6 /K at room temperature).
  • step b because it is operated at high temperatures, even at very high temperatures, promotes the formation of a good quality SiC poly-crystal with a low level of stress, with characteristics structural properties compatible with the intended electrical, thermal and mechanical properties.
  • the first intermediate layer 21 may comprise grains of the 3C SiC type, oriented 111, with an average size of 1 to 10 ⁇ m, and a concentration of N dopants of the order of 5.10 20 /cm 3 (equivalent to a resistivity of the order of 2 mohm.cm).
  • the manufacturing method comprises, before step b), a step of preparing the initial substrate 11 comprising at least one sequence of deoxidation of the front face IIa of said initial substrate 11.
  • This sequence may by example be carried out by immersion in a bath of hydrofluoric acid (HF), by exposure to HF vapors or even by annealing under hydrogen in the preliminary phase of the first p-SiC deposition.
  • the preparation step can also include cleaning sequences to eliminate all or part of the particulate, metallic or organic contaminants potentially present on the faces 11a, 11b of the initial substrate 11.
  • the method may comprise, before step b), a step a′) of forming an intermediate layer on the front face IIa of the initial substrate 11 to promote electrical conduction, the first layer 21 being intended to then be formed on said intermediate layer during step b).
  • Such an intermediate layer may for example be made of silicon, amorphous or polycrystalline, optionally heavily doped of the same type as the initial substrate 11.
  • Other materials, capable of establishing good electrical contact between the first layer 21 and the initial substrate 11, can also be considered, such as titanium, nickel, aluminum, molybdenum, niobium, tantalum, cobalt or copper.
  • the thickness of the intermediate layer is kept small, typically less than 20 nm, or even less than 10 nm.
  • the manufacturing method according to the invention further comprises a step c) of ion implantation of light species through the first layer 21, to a determined depth in the initial substrate 11. This implantation generates a buried fragile plane 12 in the initial substrate 11 (FIG. 2c).
  • the implanted light species are preferentially hydrogen, helium or a co-implantation of these two species. As is well known with reference to the Smart CutTM process, these light species will form, around the determined depth, microcavities distributed in a thin layer parallel to the free surface of the first layer 21, i.e. parallel to the plane (x, y) in the figures. This thin layer is called the buried fragile plane, for simplicity.
  • the buried fragile plane 12 delimits the future thin layer 10, with the front face of the initial substrate 11.
  • the implantation energy of the light species is chosen so as to cross the first layer 21 and to reach the determined depth in the initial substrate 11, said depth corresponding to a targeted thickness of the thin layer 10. It remains within the conventional implantation energy ranges due to the small thickness of the first layer 21.
  • hydrogen ions will be implanted at an energy of between 50 keV and 210 keV, and at a dose of between 5 E 16/cm 2 and 1 E 17/cm 2 , to cross a first layer 21 of 50 nm to 1 im and delimiting a thin layer 10 of the order of 100 to 1500 nm.
  • a protective layer could be deposited on the free face of the first layer 21, prior to the ion implantation step, and be removed before the next step d) of the method.
  • This protective layer can be composed of a material such as silicon oxide or silicon nitride for example.
  • the manufacturing method then comprises a step d), called the second deposition step, to form a second layer 22 on the first layer 21 (FIG. 2d); this second layer 22 is formed from amorphous (a-SiC) or polycrystalline (p-SiC) silicon carbide or from a mixture of a-SiC and p-SiC.
  • the second deposition of a-SiC or p-SiC is carried out at a temperature less than or equal to 900°C, preferably less than or equal to 800°C.
  • the thermal budget of the second deposition is chosen so as to remain lower than the thermal budget for bubbling or fracture at the level of the buried fragile plane 12.
  • the temperatures implemented for the deposition of step d) and the deposition times do not allow the cavities and microcracks in the buried fragile plane 12 to grow thermally until causing local deformations (bubbling) of the stack of layers (thin layer 10, first layer 21, second layer 22), or until inducing partial delamination or separation by a complete fracture all along the buried fragile plane 12.
  • the second deposition is carried out at 750-800° C., making it possible to obtain a second layer 22 thickness of the order of 10-15 ⁇ m.
  • a conventional technique of chemical vapor deposition (CVD) can be implemented.
  • the second layer 22 has a thickness greater than or equal to 10 ⁇ m. This minimum thickness is defined to ensure that the second layer 22 has a stiffening role authorizing the application, at a later stage of the process, of a higher thermal budget, to cause the thermal growth of the cavities and microcracks in the buried fragile plane 12 , as will be described later.
  • the second layer 22 also has a concentration of dopants of the same type as those of the first layer 21, greater than 10 19 /cm 3 .
  • concentration of dopants in the second layer 22 is advantageously chosen between 5.10 19 /cm 3 and some 10 2 °/cm 3 , or even some 10 21 /cm 3 .
  • the objective is to ensure a certain continuity of electrical conductivity between the first layer 21 and the second layer 22, although the latter is of lower quality, due to its low deposition temperature.
  • the manufacturing method according to the invention finally comprises a step e), called the third deposition step, to form a third layer 23 of polycrystalline silicon carbide on the second layer 22 (FIG. 2e).
  • the third deposition is carried out at a temperature above 1000° C. to ensure a sufficient deposition rate.
  • this third deposition is advantageously carried out by a technique of chemical vapor deposition (CVD), at a temperature between 1100° C. and 1600° C., preferably between 1200° C. and 1600°C.
  • CVD chemical vapor deposition
  • the parameters of the third deposition are also determined so that the third layer 23 has good electrical conductivity, high thermal conductivity (greater than or equal to 200 Wm _1 .K -1 ) and a coefficient of thermal expansion similar to that of the layer thin 10.
  • the temperature and the conditions of the third deposition may be identical to or different from those of the first deposition in step b).
  • step e) at high temperature will generate its crystallization in polycrystalline form.
  • the third layer 23 formed in step e) has a thickness greater than or equal to 100 ⁇ m, or even greater than or equal to 200 ⁇ m.
  • the assembly formed by the first layer 21, the second layer 22 and the third layer 23 forms the p-SiC support substrate 20 of the composite structure 1. This is my oritarily the third layer 23 which gives the support substrate 20 its thickness and therefore its mechanical characteristics. The thickness of the third layer 23 is therefore adjusted to the specifications required for the support substrate 20.
  • the third layer 23 advantageously has a concentration of dopants greater than 10 19 /cm 3 , at least over its first hundred microns of thickness.
  • the doping can be uniform over the entire thickness of the third layer 23 or decrease gradually or abruptly beyond a certain thickness (for example 100 ⁇ m, 150 ⁇ m, 200 ⁇ m or more) to limit the stress in layer and simplify deposition.
  • the type of dopants is chosen to be identical to those of the first layer 21 and of the second layer 22.
  • the separation generally takes place before the third layer 23 reaches its target thickness, given the thermal budget of the third deposition, which is much higher than that of the fracture. Whatever the thickness of this layer 23 when the separation takes place, the fracture wave will propagate over the entire extent of the buried fragile plane 12 because the second layer 22 alone has sufficient thickness to guarantee a stiffening effect: the cavities therefore do not deform the layer in the form of bubbling.
  • the thickness of the second layer 22 alone also makes it possible to maintain the integrity of the intermediate composite structure 1′ (figure e′), avoiding chipping or deterioration of said structure until the finalization of the third layer 23.
  • the third deposition can thus continue until the target thickness of the third layer 23 is reached and the final composite structure 1 is obtained (FIG. 2f).
  • steps b), d) and e) of deposition of the manufacturing process conventional surface preparation steps may be carried out prior to the formation of the first 21, second 22 and/or third 23 layers.
  • the manufacturing method comprises finishing steps applied to the final composite structure 1 obtained at the end of step e). These finishing steps aim in particular to improve the roughness of the free surface of the thin layer 10 (front face of the final composite structure 1) and possibly the roughness of the free face of the third layer 23 (rear face of the composite structure final 1) .
  • the free face of the thin layer 10 typically has a roughness of between 3 nm and 6 nm Ra (AFM - scan 20 ⁇ m ⁇ 20 ⁇ m).
  • the objective for the subsequent manufacture of components is to have a roughness lower than Inm Ra.
  • the roughness after the third deposition is typically greater than 100 nm Ra, or even greater than 100 nm Ra; the goal is usually to lower the roughness to less than 3nm Ra.
  • the finishing steps may in particular make use of known mechanical and/or mechanical-chemical polishing techniques, applied to the front face of the final composite structure 1, to its rear face, or to both faces simultaneously using double-sided polishing.
  • the polishing process may be different between the front face and the rear face, the smoothing of a c-SiC surface and of a p-SiC surface usually requiring different consumables.
  • the finishing steps can also include heat treatments at high or very high temperatures, typically between 1500° C. and 1900° C., to restore the crystalline quality and the electrical properties of the thin layer 10, as well as to standardize the structural characteristics of the different layers 21,22,23 of the support substrate 20.
  • the composite structure 1 according to the invention has the advantage of excellent electrical conduction between the thin layer 10 and the support substrate 20, ie in particular an interface resistivity of less than 5.10 ⁇ 5 ohm. cm 2 , or even less than or equal to 10“ 5 ohm. cm 2 .
  • the initial substrate 11 provided in the first step of the manufacturing process is a c-SiC wafer, of polytype 4H, of orientation 4.0° with respect to the axis ⁇ ll-20 > ⁇ 0.5°, with a diameter of 150mm and a thickness of 350pm and an average resistivity of 20mOhm.cm.
  • a classic cleaning sequence of the RCA type (Standard Clean 1 + Standard Clean 2), then Caro (mixture of sulfuric acid and hydrogen peroxide), then HF (hydrofluoric acid), is operated on the initial substrate 11 prior to the first deposition step.
  • a CVD deposition based on chlorinated precursors, at a temperature of 1300° C. is carried out on the front face IIa of the initial substrate 11, generating a first p-SiC layer 21 500 nm thick, and having a concentration of N dopants (nitrogen) of 5.10 20 /cm 3 .
  • the resistivity at the deposition interface is of the order of 10.sup.5 ohm. cm 2 .
  • the implantation of hydrogen ions is carried out at an energy of 200keV and a dose of 6 E 16 H+/cm 2 , through the free surface of the first layer 21.
  • a buried fragile plane 12 is thus created at a depth of approximately 1.2 ⁇ m in the initial substrate 11.
  • An RCA + Caro type cleaning sequence is carried out on the structure, so as to eliminate potential contamination on the free face of the first layer 21.
  • a second CVD deposition of SiC, polycrystalline or amorphous or of mixed p-SiC/a-SiC structure, is carried out on the first layer 21, at a temperature of 800° C., so as to reach a thickness of the second layer 22 of 10
  • a concentration of N (nitrogen) dopants of 5.10 2 °/cm 3 is incorporated into the second layer 22 during deposition.
  • a new RCA + Caro type cleaning sequence is carried out on the structure obtained, so as to eliminate potential contamination on the free face of the second layer 22.
  • a third CVD deposition is carried out on the second layer 22, at a temperature of 1300° C., so as to achieve a thickness of the third layer 23 of 350 ⁇ m.
  • the initial 100 ⁇ m of the third layer 23 are doped with N (nitrogen) with a concentration of the order of 5.10 2 °/cm 3 , then the doping decreases during growth to reach 5.10 18 /cm 3 at target thickness of 350
  • the thermal budget of the third CVD deposition causes the crystallization of the second layer 22 in polycrystalline form. The separation takes place at the level of the buried fragile plane 12 during the third deposition. At the end of the latter, the composite structure 1 formed of the thin layer 10 and of the support substrate 20 is separated from the remainder 11' of the initial substrate 11.
  • a mechanical then mechanical-chemical polishing is carried out to restore the surface roughness of the rear p-SiC face of the support substrate 20 (free face of the third layer 23); it is typically possible to remove a thickness of p-SiC of the order of a few microns to a few 10 ⁇ m.
  • Mechanical-chemical polishing is carried out to restore the surface roughness of the thin layer 10; the removal here is on the order of a few tens to a few hundred nanometers.
  • a heat treatment at 1700° C. for 30 min is applied to the composite structure 1 before or after the aforementioned mechanical-chemical polishing, carried out on the side of the thin layer 10.
  • the thermal budget of the third CVD deposition is not sufficient to cause the crystallization of the second layer 22 (in whole or in part amorphous during the second deposition), in its entirety, in polycrystalline form.
  • an additional heat treatment is likely to be provided, to cause this crystallization, before or after the third deposition.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

L'invention concerne un procédé de fabrication d'une structure composite comprenant une couche mince en carbure de silicium monocristallin (c-SiC) disposée sur un substrat support en carbure de silicium poly-cristallin (p-SiC), le procédé comprenant: a) une étape de fourniture d'un substrat initial en c-SiC, b) une première étape de dépôt à une température supérieure à 1100°C pour former une première couche en p-SiC sur une face avant du substrat initial, la première couche présentant une épaisseur inférieure à 1μm et une concentration en dopants supérieure à 1019/cm3, c) une étape d'implantation ionique d'espèces légères à travers la première couche, pour former un plan fragile enterré dans le substrat initial, délimitant la couche mince entre ledit plan fragile enterré et la face avant du substrat initial, d) une deuxième étape de dépôt à une température inférieure à 900°C pour former une deuxième couche en SiC amorphe et/ou poly-cristallin sur la première couche, la deuxième couche présentant une épaisseur supérieure ou égale à 10μm et une concentration en dopants du même type que ceux de la première couche, supérieure à 1019/cm3, e) une troisième étape de dépôt à une température supérieure à 1000°C pour former une troisième couche p-SiC sur la deuxième couche, les première, deuxième et troisième couches formant le substrat support, une séparation le long du plan fragile enterré s'opérant au cours de la troisième étape de dépôt.

Description

DESCRIPTION
TITRE : PROCÉDÉ DE FABRICATION D' UNE STRUCTURE COMPOS ITE
COMPRENANT UNE COUCHE MINCE EN S IC MONOCRI STALLIN SUR UN SUBSTRAT SUPPORT EN S IC POLYCRI STALLIN
DOMAINE DE L' INVENTION
La présente invention concerne le domaine des matériaux semi - conducteurs pour composants microélectroniques . Elle concerne en particulier un procédé de fabrication d' une structure composite comprenant une couche mince en carbure de silicium monocristallin sur un substrat support en carbure de silicium poly-cristallin, et procurant une bonne conduction électrique verticale entre la couche mince et le substrat support .
ARRIERE PLAN TECHNOLOGIQUE DE L' INVENTION
Les dispositifs de puissance et les systèmes intégrés d ' alimentation basés sur du carbure de silicium monocristallin peuvent gérer une densité de puissance beaucoup plus élevée par rapport à leurs homologues traditionnels en silicium, et ce avec des dimensions de zone active inférieures . Pour limiter encore les dimensions des dispositifs de puissance sur Sic, il est avantageux de fabriquer des composants verticaux plutôt que latéraux . Pour cela, une conduction électrique verticale , entre une électrode disposée en face avant de la structure Sic et une électrode disposée en face arrière , doit être autorisée par ladite structure .
Les substrats en SiC monocristallin destinés à l ' industrie microélectronique restant chers et difficiles à approvisionner en grande taille , il est avantageux de recourir à des solutions de transfert de couches minces , pour élaborer des structures composites comprenant typiquement une couche mince en SiC monocristallin sur un substrat support plus bas coût . Une solution de transfert de couche mince bien connu est le procédé Smart Cut™, basé sur une implantation d' ions légers et sur un assemblage par collage direct . Un tel procédé permet par exemple de fabriquer une structure composite comprenant une couche mince en SiC monocristallin ( c-SiC) , prélevée d' un substrat donneur en c-SiC, en contact direct avec un substrat support en SiC poly- cristallin (p-SiC) , et autorisant une conduction électrique verticale . I l reste néanmoins difficile de réaliser un collage direct par adhésion moléculaire de bonne qualité entre deux substrats c-SiC et p-SiC, car la gestion de la rugosité et de l ' état de surface desdits substrats est complexe , sans compter que le c-SiC et le p-SiC sont susceptibles de présenter des polytypes différents .
Différentes méthodes dérivées de ce procédé sont également connues de l ' état de la technique . Par exemple , F . Mu et al (ECS Transactions , 86 ( 5 ) 3-21 , 2018 ) mettent en œuvre un collage direct , après activation des surfaces à assembler par bombardement d' argon ( SAB pour « Surface Activation Bonding ») : un tel traitement préalable au collage génère une très forte densité de liaisons pendantes , lesquelles favorisent la formation de liaisons covalentes à l ' interface d' assemblage , et donc une forte énergie de collage . Cette méthode présente néanmoins l ' inconvénient de générer une couche amorphe , à la surface du substrat donneur en SiC monocristallin, qui impacte défavorablement la conduction électrique verticale entre la couche mince en c-SiC et le substrat support en p-SiC .
Des solutions ont été proposées pour résoudre ce problème , en particulier dans le document EP3168862 , mettant en œuvre une implantation d' espèces dopantes dans ladite couche amorphe , pour restaurer ses propriétés électriques . L' inconvénient principal de cette approche est sa complexité et donc son coût .
On connaît par ailleurs le document W02021 / 019137 , qui décrit un procédé de fabrication d' une structure composite comportant une couche mince en carbure de silicium monocristallin disposée sur un substrat support en carbure de silicium poly-cristallin, le procédé comprenant :
- une étape de fourniture d' un substrat initial en carbure de silicium monocristallin,
- une première étape de dépôt à une température supérieure à 1000 ° C pour former une couche intermédiaire en carbure de silicium poly-cristallin sur le substrat initial , la couche intermédiaire présentant une épaisseur supérieure ou égale à 1 , 5 microns ,
- une étape d' implantation ionique d' espèces légères à travers la couche intermédiaire , pour former un plan fragile enterré dans le substrat initial , délimitant la couche mince entre ledit plan fragile enterré et la couche intermédiaire ,
- une deuxième étape de dépôt à une température supérieure à 1000 ° C pour former une couche additionnelle en carbure de silicium poly-cristallin sur la couche intermédiaire , ladite couche intermédiaire et la couche additionnelle formant le substrat support . Une séparation le long du plan fragile enterré s ' opère au cours de la deuxième étape de dépôt , menant à l ' obtention de la structure composite .
Cependant , l ' implantation ionique à travers une couche intermédiaire en p-SiC épaisse demeure relativement complexe et coûteuse car elle implique des énergies et doses d' implantation éloignées des standards .
OBJET DE L' INVENTION La présente invention concerne une solution alternative à celles de l ' état de la technique , et vise à remédier à tout ou partie des inconvénients précités . Elle concerne en particulier un procédé de fabrication d' une structure composite comprenant une couche mince en c-SiC disposée sur un substrat support en p-SiC, et procurant une excellente conduction électrique verticale entre la couche mince et le substrat support .
BREVE DESCRIPTION DE L' INVENTION
L' invention concerne un procédé de fabrication d' une structure composite comprenant une couche mince en carbure de silicium monocristallin disposée sur un substrat support en carbure de silicium poly-cristallin, le procédé comprenant : a) une étape de fourniture d' un substrat initial en carbure de silicium monocristallin, b) une première étape de dépôt à une température supérieure à 1100 ° C pour former une première couche en carbure de silicium poly-cristallin sur une face avant du substrat initial , la première couche présentant une épaisseur inférieure à l |im et une concentration en dopants supérieure à 1019/cm3 , c) une étape d' implantation ionique d' espèces légères à travers la première couche , pour former un plan fragile enterré dans le substrat initial , délimitant la couche mince entre ledit plan fragile enterré et la face avant du substrat initial , d) une deuxième étape de dépôt à une température inférieure à 900 ° C pour former une deuxième couche en carbure de silicium amorphe et/ou poly-cristallin sur la première couche , la deuxième couche présentant une épaisseur supérieure ou égale à 10|im et une concentration en dopants du même type que ceux de la première couche , supérieure à 1019/cm3 , e) une troisième étape de dépôt à une température supérieure à 1000 ° C pour former une troisième couche en carbure de silicium poly-cristallin sur la deuxième couche, les première, deuxième et troisième couches formant le substrat support, une séparation le long du plan fragile enterré s'opérant au cours de la troisième étape de dépôt.
Selon d'autres caractéristiques avantageuses et non limitatives de l'invention, prises seules ou selon toute combinaison techniquement réalisable :
• la première étape de dépôt et la troisième étape de dépôt sont réalisées par dépôt chimique en phase vapeur, à une température comprise entre 1100°C et 1600°C, préférentiellement comprise entre 1200°C et 1600°C, encore préférentiellement comprise entre 1200°C et 1400°C ;
• la première couche présente une concentration en dopants supérieure à 5.1019/cm3 ;
• à l'issue de la première étape de dépôt, la première couche présente une épaisseur comprise entre 50nm et 500nm, voire entre 50nm et 200nm ;
• le procédé de fabrication comprend, avant la première étape de dépôt, une étape de préparation du substrat initial comportant au moins une désoxydation d'une face avant dudit substrat initial ;
• le procédé de fabrication comprend, avant l'étape b) , une étape a' ) de formation d'une couche intermédiaire sur la face avant du substrat initial pour favoriser la conduction électrique, la première couche étant ensuite formée sur ladite couche intermédiaire au cours de l'étape b) ;
• la couche intermédiaire est en silicium ;
• la troisième couche formée à l'étape e) présente une épaisseur supérieure ou égale à 100|im et une concentration en dopants supérieure à 1019/cm3, au moins sur ses cents premiers microns d'épaisseur. BREVE DESCRIPTION DES FIGURES
D'autres caractéristiques et avantages de l'invention ressortiront de la description détaillée de l'invention qui va suivre en référence aux figures annexées sur lesquelles :
[Fig. 1] La figure 1 présente une structure composite élaborée selon un procédé de fabrication conforme à l'invention ;
[Fig. 2a]
[Fig. 2b]
[Fig. 2c]
[Fig. 2d]
[Fig. 2e]
[Fig. 2e' ]
[Fig. 2f] Les figures 2a, 2b, 2c, 2d, 2e, 2e' et 2f présentent des étapes d'un procédé de fabrication conforme à l'invention.
Les figures sont des représentations schématiques qui, dans un objectif de lisibilité, ne sont pas à l'échelle. En particulier, les épaisseurs des couches selon l'axe z ne sont pas à l'échelle par rapport aux dimensions latérales selon les axes x et y ; et les épaisseurs relatives des couches entre elles ne sont pas respectées sur les figures.
DESCRIPTION DETAILLEE DE L'INVENTION
La présente invention concerne un procédé de fabrication d'une structure composite 1 comprenant une couche mince 10 en carbure de silicium monocristallin disposée sur un substrat support 20 en carbure de silicium poly-cristallin (figure 1) . Le procédé comprend en premier lieu une étape a) de fourniture d'un substrat initial 11 en carbure de silicium monocristallin (c-SiC) (figure 2a) .
Le substrat initial 11 se présente préférentiellement sous la forme d'une plaquette de diamètre 100mm, 150mm, 200mm voire 300mm et d'épaisseur comprise typiquement entre 300 et 800 microns. Il présente une face avant lia et une face arrière 11b. La rugosité de surface de la face avant lia est avantageusement choisie inférieure à Inm Ra, rugosité moyenne (« average roughness ») mesurée par microscopie à force atomique (AFM) sur un scan de 20 im x 20 pim .
La couche mince 10 en c-SiC de la structure composite 1 sera formée, à l'issue du procédé de la présente invention, à partir du substrat initial 11 : ainsi, l'orientation cristallographique, la qualité cristalline ainsi que le niveau de dopage du substrat initial 11 sont choisis pour répondre aux spécifications requises des composants verticaux destinés à être élaborés sur la couche mince 10. Par exemple, le substrat initial 11 en c-SiC est de polytype 4H ou 6H, présentant une désorientation ("offcut") de l'ordre de 4.0° par rapport à l'axe cristallographique <ll-20> ± 0.5°, et une densité de dislocations traversantes (« Micropipes ») inférieure ou égale à 5/cm2, voire inférieure à 1/cm2. Dopé de type N (azote) , il présente une résistivité préférentiellement comprise entre 0.015 ohm. cm et 0.030 ohm. cm. De manière avantageuse, on pourra choisir un substrat initial 11 présentant une faible densité de dislocation de type BPD (« basal plane dislocation » selon la terminologie anglo-saxonne) , typiquement inférieure ou égale à 1500/cm2 selon la sensibilité des composants visés à ces défauts. Alternativement, le substrat initial 11 peut comporter une couche superficielle sur sa face avant lia, élaborée par exemple par épitaxie, et présentant les propriétés requises pour une future couche mince 10, laquelle sera formée, à l'issue du procédé de la présente invention, à partir de ladite couche superficielle .
Le procédé comprend ensuite une étape b) , dite première étape de dépôt, pour former une première couche 21 en carbure de silicium poly-cristallin (p-SiC) sur la face avant lia du substrat initial 11 (figure 2b) . Notons que, dans le contexte de la présente description, la première couche 21 peut être formée directement sur la face avant lia du substrat initial 11 ou indirectement, c'est-à-dire via une couche intermédiaire qui se trouvera intercalée entre le substrat initial 11 et la première couche 21. Nous décrirons plus loin une variante impliquant une telle couche intermédiaire.
La première couche 21 présente une épaisseur inférieure à l|im. Avantageusement, l'épaisseur de cette première couche 21 est inférieure ou égale à 500nm, typiquement comprise entre 50nm et 200nm.
La première couche 21 présente en outre une concentration en dopants supérieure à 1019/cm3. Les dopants sont habituellement souhaités de même type que les dopants de la future couche mince 10, donc en l'occurrence, de même type que les dopants du substrat initial 11 ; dans les structures composites en SiC destinées aux applications de puissance, les dopants sont le plus souvent choisis de type N (Azote) . La concentration en dopants de la première couche 21 est choisie entre 1019/cm3 et quelques 1021/cm3. En particulier, la concentration en dopants est supérieure ou égale à 5.1019/cm3, par exemple supérieure ou égale à 3.102°/cm3, notamment comprise entre 4.102°/cm3 et 6.102°/cm3. Un tel niveau de dopage du carbure de silicium poly- cristallin va favoriser l'établissement d'une bonne conduction électrique entre la couche mince 10 (qui sera transférée ultérieurement du substrat initial 11) et le substrat support 20 (qui inclut, entre autres, la première couche 21) .
Le dépôt p-SiC de l'étape b) est opéré à une température supérieure à 1100°C. Il est avantageusement réalisé par une technique de dépôt chimique en phase vapeur (CVD) , par exemple à base de précurseurs chlorés, et à une température comprise entre 1100°C et 1600°C. Encore plus avantageusement, la température de dépôt est comprise entre 1200°C et 1600°C, notamment entre 1200°C et 1400°C. Les paramètres du premier dépôt sont déterminés de sorte que la première couche 21 présente, outre sa bonne conductivité électrique du fait du fort dopage et de son uniformité en termes de polytype (avantageusement 3C) , une haute conductivité thermique (typiquement, supérieure ou égale à 200 W.m_1.K-1) et un coefficient de dilatation thermique similaire à celui de la future couche mince 10 (typiquement entre 3,8E-6 /K et 4,2E-6 /K à température ambiante) .
Le premier dépôt de l'étape b) , parce qu'il est opéré à hautes températures, voire à très hautes températures, favorise la formation d'un poly-cristal SiC de bonne qualité et présentant un faible niveau de contrainte, avec des caractéristiques structurelles compatibles avec les propriétés électriques, thermiques et mécaniques visées.
A titre d'exemple, la première couche intermédiaire 21 pourra comporter des grains de type 3C SiC, orientés 111, de taille moyenne 1 à 10pm, et une concentration en dopants N de l'ordre de 5.1020/cm3 (équivalent à une résistivité de l'ordre de 2 mohm. cm) .
De manière avantageuse, le procédé de fabrication comprend, avant l'étape b) , une étape de préparation du substrat initial 11 comportant au moins une séquence de désoxydation de la face avant lia dudit substrat initial 11. Cette séquence pourra par exemple s'opérer par immersion dans un bain d'acide f luorhydrique (HF) , par exposition à des vapeurs de HF ou encore par recuit sous hydrogène en phase préliminaire du premier dépôt p-SiC. L'étape de préparation peut également comprendre des séquences de nettoyage pour éliminer tout ou partie de contaminants particulaires, métalliques ou organiques potentiellement présents sur les faces lia, 11b du substrat initial 11.
Selon une variante, le procédé peut comprendre, avant l'étape b) , une étape a' ) de formation d'une couche intermédiaire sur la face avant lia du substrat initial 11 pour favoriser la conduction électrique, la première couche 21 étant destinée à être ensuite formée sur ladite couche intermédiaire au cours de 1 ' étape b) .
Une telle couche intermédiaire peut par exemple être en silicium, amorphe ou poly-cristallin, éventuellement fortement dopé du même type que le substrat initial 11. D'autres matériaux, aptes à établir un bon contact électrique entre la première couche 21 et le substrat initial 11, peuvent également être envisagés, tel que le titane, le nickel, l'aluminium, le molybdène, le niobium, le tantale, le cobalt ou le cuivre. L'épaisseur de la couche intermédiaire est maintenue faible, typiquement inférieure à 20nm, voire inférieure à lOnm.
Revenant à la description générale, le procédé de fabrication selon l'invention comprend, en outre, une étape c) d'implantation ionique d'espèces légères à travers la première couche 21, jusqu'à une profondeur déterminée dans le substrat initial 11. Cette implantation génère un plan fragile enterré 12 dans le substrat initial 11 (figure 2c) .
Les espèces légères implantées sont préférentiellement de l'hydrogène, de l'hélium ou une co-implantation de ces deux espèces. Comme cela est bien connu en référence au procédé Smart Cut™, ces espèces légères vont former, autour de la profondeur déterminée, des microcavités distribuées dans une fine couche parallèle à la surface libre de la première couche 21, soit parallèle au plan (x,y) sur les figures. On appelle cette fine couche le plan fragile enterré, par souci de simplification.
Le plan fragile enterré 12 délimite la future couche mince 10, avec la face avant du substrat initial 11. L'énergie d' implantation des espèces légères est choisie de manière à traverser la première couche 21 et à atteindre la profondeur déterminée dans le substrat initial 11, ladite profondeur correspondant à une épaisseur visée de la couche mince 10. Elle demeure dans les gammes d'énergie d'implantation classiques du fait de la faible épaisseur de la première couche 21.
Typiquement, des ions hydrogène seront implantés à une énergie comprise entre 50 keV et 210 keV, et à une dose comprise entre 5E16/cm2 et lE17/cm2, pour traverser une première couche 21 de 50nm à l|im et délimiter une couche mince 10 de l'ordre de 100 à 1500 nm.
Notons qu'une couche de protection pourra être déposée sur la face libre de la première couche 21, préalablement à l'étape d'implantation ionique, et être retirée avant l'étape d) suivante du procédé. Cette couche de protection peut être composée par un matériau tel que l'oxyde de silicium ou le nitrure de silicium par exemple.
Le procédé de fabrication comprend ensuite une étape d) , dite deuxième étape de dépôt, pour former une deuxième couche 22 sur la première couche 21 (figure 2d) ; cette deuxième couche 22 est formée de carbure de silicium amorphe (a-SiC) ou poly-cristallin (p-SiC) ou d'un mélange de a-SiC et de p-SiC. Le deuxième dépôt de a-SiC ou p-SiC est opéré à une température inférieure ou égale à 900°C, préférentiellement inférieure ou égale à 800 °C. Le budget thermique du deuxième dépôt est choisi de manière à rester inférieur au budget thermique de bullage ou de fracture au niveau du plan fragile enterré 12. En d'autres termes, les températures mises en œuvre pour le dépôt de l'étape d) et les durées de dépôt ne permettent pas aux cavités et microfissures dans le plan fragile enterré 12 de croître thermiquement jusqu'à provoquer des déformations locales (bullage) de l'empilement de couches (couche mince 10, première couche 21, deuxième couche 22) , ou jusqu'à induire la délamination partielle ou la séparation par une fracture complète tout le long du plan fragile enterré 12.
Typiquement, le deuxième dépôt est réalisé à 750-800°C, permettant d'obtenir une épaisseur de deuxième couche 22 de l'ordre de 10-15|im. Une technique classique de dépôt chimique en phase vapeur (CVD) pourra être mise en œuvre.
La deuxième couche 22 présente une épaisseur supérieure ou égale à 10|im. Cette épaisseur minimale est définie pour assurer à la deuxième couche 22 un rôle raidisseur autorisant l'application, à une étape ultérieure du procédé, d'un plus fort budget thermique, pour provoquer la croissance thermique des cavités et microfissures dans le plan fragile enterré 12, comme cela sera décrit plus loin.
La deuxième couche 22 présente en outre une concentration en dopants du même type que ceux de la première couche 21, supérieure à 1019/cm3. La concentration en dopants de la deuxième couche 22 est avantageusement choisie entre 5.1019/cm3 et quelques 102°/cm3, voire quelques 1021/cm3. L'objectif est d'assurer une certaine continuité de conductivité électrique entre la première couche 21 et la deuxième couche 22, bien que cette dernière soit de moindre qualité, du fait de sa température de dépôt peu élevée.
Le procédé de fabrication selon l'invention comprend enfin une étape e) , dite troisième étape de dépôt, pour former une troisième couche 23 en carbure de silicium poly-cristallin sur la deuxième couche 22 (figure 2e) .
Le troisième dépôt est opéré à une température supérieure à 1000°C pour assurer une vitesse de dépôt suffisante. Comme pour le premier dépôt (étape b) ) , ce troisième dépôt est avantageusement réalisé par une technique de dépôt chimique en phase vapeur (CVD) , à une température comprise entre 1100°C et 1600°C, préférentiellement comprise entre 1200°C et 1600°C. Les paramètres du troisième dépôt sont également déterminés de sorte que la troisième couche 23 présente une bonne conductivité électrique, une haute conductivité thermique (supérieure ou égale à 200 W.m_1.K-1) et un coefficient de dilatation thermique similaire à celui de la couche mince 10.
La température et les conditions du troisième dépôt pourront être identiques ou différentes de celles du premier dépôt à 1 ' étape b) .
Notons que, si la deuxième couche 22, déposée lors de la deuxième étape de dépôt d) est, en tout ou partie, en carbure de silicium amorphe, l'étape e) à haute température va générer sa cristallisation sous forme poly-cristalline .
Typiquement, la troisième couche 23 formée à l'étape e) présente une épaisseur supérieure ou égale à 100|im, voire supérieure ou égale à 200|im. L'ensemble constitué par la première couche 21, la deuxième couche 22 et la troisième couche 23 forme le substrat support 20 en p-SiC de la structure composite 1. C'est ma oritairement la troisième couche 23 qui procure au substrat support 20 son épaisseur et par conséquent, ses caractéristiques mécaniques. L'épaisseur de la troisième couche 23 est donc ajustée aux spécifications requises pour le substrat support 20.
La troisième couche 23 présente avantageusement une concentration en dopants supérieure à 1019/cm3, au moins sur ses cents premiers microns d'épaisseur. Le dopage peut être uniforme sur toute l'épaisseur de la troisième couche 23 ou diminuer progressivement ou abruptement au-delà d'une certaine épaisseur (par exemple 100|im, 150|im, 200|im ou plus) pour limiter la contrainte dans la couche et simplifier le dépôt.
Le type de dopants est choisi identique à ceux de la première couche 21 et de la deuxième couche 22.
Au cours de la troisième étape de dépôt e) , du fait du budget thermique appliqué à la structure formée par le substrat initial 11, les première 21 et deuxième 22 couches et la troisième couche additionnelle 23 croissante, une séparation le long du plan fragile enterré 12 va s'opérer (figure 2e' ) . En effet, les microcavités présentes dans le plan fragile enterré 12 suivent une cinétique de croissance jusqu'à l'initiation d'une onde de fracture qui va se propager sur toute l'étendue du plan fragile enterré 12 et provoquer la séparation entre l'ensemble formé de la couche mince 10 et des première 21, deuxième 22 et troisième 23 couches, et le reste 11' du substrat initial 11.
La séparation s'opère généralement avant que la troisième couche 23 n'atteigne son épaisseur cible, compte tenu du budget thermique du troisième dépôt, bien supérieur à celui de la fracture. Quelle que soit l'épaisseur de cette couche 23 lorsque la séparation s'opère, l'onde de fracture va se propager sur toute l'étendue du plan fragile enterré 12 car la deuxième couche 22 présente à elle seule une épaisseur suffisante pour garantir un effet raidisseur : les cavités ne déforment donc pas la couche sous forme de bullage. L'épaisseur de la deuxième couche 22 à elle-seule permet également de maintenir l'intégrité de la structure composite intermédiaire l' (figure e' ) , évitant l'écaillage ou la détérioration de ladite structure jusqu'à la finalisation de la troisième couche 23.
Le troisième dépôt peut ainsi se poursuivre jusqu'à l'atteinte de l'épaisseur cible de la troisième couche 23 et l'obtention de la structure composite finale 1 (figure 2f) .
Avantageusement, et bien que cela n'ait pas été précisé en référence aux étapes b) , d) et e) de dépôt du procédé de fabrication, des étapes de préparation de surface classiques pourront être réalisées préalablement à la formation des première 21, deuxième 22 et/ou troisième 23 couches.
Selon un mode de réalisation avantageux, le procédé de fabrication comprend des étapes de finition appliquées à la structure composite finale 1 obtenue à l'issue de l'étape e) . Ces étapes de finition visent en particulier à améliorer la rugosité de la surface libre de la couche mince 10 (face avant de la structure composite finale 1) et éventuellement la rugosité de la face libre de la troisième couche 23 (face arrière de la structure composite finale 1) .
En effet, après la séparation, la face libre de la couche mince 10 présente typiquement une rugosité comprise entre 3nm et 6nm Ra (AFM - scan 20|im x 20|im) . L'objectif pour la fabrication ultérieure de composants est d'avoir une rugosité inférieure à Inm Ra . Concernant la face arrière de la structure composite finale 1, la rugosité à l'issue du troisième dépôt est typiquement supérieure à lOnm Ra, voire supérieure à lOOnm Ra ; l'objectif visé est habituellement d'abaisser la rugosité à moins de 3nm Ra .
Les étapes de finition peuvent en particulier faire appel à des techniques connues de polissage mécanique et/ou mécano-chimique, appliquées à la face avant de la structure composite finale 1, à sa face arrière, ou aux deux faces simultanément en utilisant des équipements de polissage double-face. Le procédé de polissage pourra être différent entre la face avant et la face arrière, le lissage d'une surface de c-SiC et d'une surface de p-SiC requérant habituellement des consommables différents.
Les étapes de finition peuvent également comprendre des traitements thermiques à hautes ou très hautes températures, typiquement entre 1500°C et 1900°C, pour restaurer la qualité cristalline et les propriétés électriques de la couche mince 10, ainsi que pour uniformiser les caractéristiques structurelles des différentes couches 21,22,23 du substrat support 20.
La structure composite 1 selon l'invention présente l'avantage d'une excellente conduction électrique entre la couche mince 10 et le substrat support 20, soit en particulier une résistivité d'interface inférieure à 5.10“5ohm. cm2, voire inférieure ou égale 10“5ohm. cm2.
Exemple :
Selon un exemple non limitatif de mise en œuvre, la substrat initial 11 fourni à la première étape du procédé de fabrication est une plaquette de c-SiC, de polytype 4H, d'orientation 4.0° par rapport à l'axe <ll-20> ± 0.5°, de diamètre 150mm et d'épaisseur 350pm et de résistivité moyenne 20mOhm.cm.
Une séquence classique de nettoyage de type RCA (Standard Clean 1 + Standard Clean 2) , puis Caro (mélange d'acide sulfurique et d'eau oxygénée) , puis HF (acide fluorhydrique) , est opérée sur le substrat initial 11 préalablement à la première étape de dépôt. Un dépôt CVD à base de précurseurs chlorés, à une température de 1300°C est effectué sur la face avant lia du substrat initial 11, générant une première couche 21 en p-SiC de 500nm d'épaisseur, et présentant une concentration de dopants N (azote) de 5.1020/cm3. La résistivité à l'interface de dépôt est de l'ordre de 10“5 ohm. cm2.
L' implantation d' ions hydrogène est opérée à une énergie de 200keV et une dose de 6E16 H+/cm2, à travers la surface libre de la première couche 21. Un plan fragile enterré 12 est ainsi créé à une profondeur d'environ l,2pm dans le substrat initial 11. Une séquence de nettoyage de type RCA + Caro est opérée sur la structure, de manière à éliminer les potentielles contaminations sur la face libre de la première couche 21.
Un deuxième dépôt CVD de SiC, poly-cristallin ou amorphe ou de structure mixte p-SiC/a-SiC, est effectué sur la première couche 21, à une température de 800°C, de manière à atteindre une épaisseur de la deuxième couche 22 de 10|im. Une concentration de dopants N (azote) de 5.102°/cm3 est incorporée à la deuxième couche 22 au cours du dépôt.
Une nouvelle séquence de nettoyage de type RCA + Caro est opérée sur la structure obtenue, de manière à éliminer les potentielles contaminations sur la face libre de la deuxième couche 22.
Un troisième dépôt CVD est effectué sur la deuxième couche 22, à une température de 1300°C, de manière à atteindre une épaisseur de la troisième couche 23 de 350|im. Les 100|im initiaux de la troisième couche 23 sont dopés N (azote) avec une concentration de l'ordre de 5.102°/cm3, puis le dopage décroit au cours de la croissance pour atteindre 5.1018/cm3 à l'épaisseur visée de 350|im. Le budget thermique du troisième dépôt CVD provoque la cristallisation de la deuxième couche 22 sous forme poly- cristalline . La séparation s'opère au niveau du plan fragile enterré 12 au cours du troisième dépôt. A l'issue de ce dernier, la structure composite 1 formée de la couche mince 10 et du substrat support 20 est séparée du reste 11' du substrat initial 11.
Un polissage mécanique puis mécano-chimique est opéré pour restaurer la rugosité de surface de la face arrière p-SiC du substrat support 20 (face libre de la troisième couche 23) ; on pourra typiquement enlever une épaisseur de p-SiC de l'ordre de quelques microns à quelques 10|im. Un polissage mécano-chimique est opéré pour restaurer la rugosité de surface de la couche mince 10 ; l'enlèvement ici est de l'ordre de quelques dizaines à quelques centaines de nanomètres.
Un traitement thermique à 1700°C pendant 30 min est appliqué à la structure composite 1 avant ou après le polissage mécano- chimique précité, réalisé du côté de la couche mince 10.
Bien entendu, l'invention n'est pas limitée aux modes de réalisation et aux exemples décrits, et on peut y apporter des variantes de réalisation sans sortir du cadre de l'invention tel que défini par les revendications.
Notamment, selon une variante envisageable, le budget thermique du troisième dépôt CVD ne suffit pas à provoquer la cristallisation de la deuxième couche 22 (en tout ou partie amorphe lors du deuxième dépôt) , dans sa totalité, sous forme poly-cristalline . Dans ce cas, un traitement thermique additionnel est susceptible d'être prévu, pour provoquer cette cristallisation, avant ou après le troisième dépôt.

Claims

REVENDICATIONS
1. Procédé de fabrication d'une structure composite (1) comprenant une couche mince (10) en carbure de silicium monocristallin disposée sur un substrat support (20) en carbure de silicium poly-cristallin, le procédé comprenant: a) une étape de fourniture d'un substrat initial (11) en carbure de silicium monocristallin, b) une première étape de dépôt à une température supérieure à 1100°C pour former une première couche (21) en carbure de silicium poly-cristallin sur une face avant (lia) du substrat initial (11) , la première couche (21) présentant une épaisseur inférieure à l|im et une concentration en dopants supérieure à 1019/cm3, c) une étape d'implantation ionique d'espèces légères à travers la première couche (21) , pour former un plan fragile enterré (12) dans le substrat initial (11) , délimitant la couche mince (10) entre ledit plan fragile enterré (12) et la face avant du substrat initial (11) , d) une deuxième étape de dépôt à une température inférieure à 900°C pour former une deuxième couche (22) en carbure de silicium amorphe et/ou poly-cristallin sur la première couche (21) , la deuxième couche (22) présentant une épaisseur supérieure ou égale à 10|im et une concentration en dopants du même type que ceux de la première couche (21) , supérieure à 1019/cm3, e) une troisième étape de dépôt à une température supérieure à 1000°C pour former une troisième couche (23) en carbure de silicium poly-cristallin sur la deuxième couche (22) , les première (21) , deuxième (22) et troisième (23) couches formant le substrat support (20) , une séparation le long du plan fragile enterré (12) s'opérant au cours de la troisième étape de dépôt. Procédé de fabrication selon la revendication précédente, dans lequel la première étape de dépôt et la troisième étape de dépôt sont réalisées par dépôt chimique en phase vapeur, à une température comprise entre 1100°C et 1600°C, préférentiellement comprise entre 1200°C et 1600°C, encore préférentiellement comprise entre 1200°C et 1400°C. Procédé de fabrication selon l'une des revendications précédentes, dans lequel, la première couche (21) présente une concentration en dopants supérieure à 5.1019/cm3. Procédé de fabrication selon l'une des revendications précédentes, dans lequel, à l'issue de la première étape de dépôt, la première couche (21) présente une épaisseur comprise entre 50nm et 500nm, voire entre 50nm et 200nm. Procédé de fabrication selon l'une des revendications précédentes, comprenant, avant la première étape de dépôt, une étape de préparation du substrat initial (11) comportant au moins une désoxydation d'une face avant dudit substrat initial (11) . Procédé de fabrication selon l'une des revendications précédentes, comprenant avant l'étape b) , une étape a' ) de formation d'une couche intermédiaire sur la face avant du substrat initial (11) pour favoriser la conduction électrique, la première couche (21) étant ensuite formée sur ladite couche intermédiaire au cours de l'étape b) . Procédé de fabrication selon la revendication précédente, dans lequel la couche intermédiaire est en silicium. Procédé de fabrication selon l'une des revendications précédentes, dans lequel la troisième couche (23) formée à l'étape e) présente une épaisseur supérieure ou égale à 100|im et une concentration en dopants supérieure à 1019/cm3, au moins sur ses cents premiers microns d'épaisseur.
PCT/FR2022/051717 2021-09-29 2022-09-13 Procédé de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin WO2023052704A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2024517439A JP2024533618A (ja) 2021-09-29 2022-09-13 多結晶ＳｉＣから作られているキャリア基板に単結晶ＳｉＣから作られている薄層を備える複合構造体を製作するためのプロセス
US18/693,491 US20240271321A1 (en) 2021-09-29 2022-09-13 Method for manufacturing a composite structure comprising a thin film of monocrystalline sic on a carrier substrate of polycrystalline sic
EP22783545.1A EP4409621A1 (fr) 2021-09-29 2022-09-13 Procédé de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2110273A FR3127627B1 (fr) 2021-09-29 2021-09-29 Procédé de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin
FRFR2110273 2021-09-29

Publications (1)

Publication Number Publication Date
WO2023052704A1 true WO2023052704A1 (fr) 2023-04-06

Family

ID=78086602

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2022/051717 WO2023052704A1 (fr) 2021-09-29 2022-09-13 Procédé de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin

Country Status (6)

Country Link
US (1) US20240271321A1 (fr)
EP (1) EP4409621A1 (fr)
JP (1) JP2024533618A (fr)
FR (1) FR3127627B1 (fr)
TW (1) TW202331791A (fr)
WO (1) WO2023052704A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3168862A1 (fr) 2014-07-10 2017-05-17 Kabushiki Kaisha Toyota Jidoshokki Substrat semi-conducteur et procédé de fabrication de substrat semi-conducteur
WO2021019137A1 (fr) 2019-08-01 2021-02-04 Soitec Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin
WO2021105575A1 (fr) * 2019-11-29 2021-06-03 Soitec Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic cristallin
WO2021191512A1 (fr) * 2020-03-27 2021-09-30 Soitec Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3168862A1 (fr) 2014-07-10 2017-05-17 Kabushiki Kaisha Toyota Jidoshokki Substrat semi-conducteur et procédé de fabrication de substrat semi-conducteur
WO2021019137A1 (fr) 2019-08-01 2021-02-04 Soitec Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin
WO2021105575A1 (fr) * 2019-11-29 2021-06-03 Soitec Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic cristallin
WO2021191512A1 (fr) * 2020-03-27 2021-09-30 Soitec Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
F.MU ET AL., ECS TRANSACTIONS, vol. 86, no. 5, 2018, pages 3 - 21

Also Published As

Publication number Publication date
JP2024533618A (ja) 2024-09-12
US20240271321A1 (en) 2024-08-15
TW202331791A (zh) 2023-08-01
FR3127627B1 (fr) 2024-08-09
EP4409621A1 (fr) 2024-08-07
FR3127627A1 (fr) 2023-03-31

Similar Documents

Publication Publication Date Title
EP4128328B1 (fr) Procede de fabrication d&#39;une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
EP4128329B1 (fr) Procede de fabrication d&#39;une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
EP1922752A1 (fr) Procede de report d&#39;une couche mince sur un support
FR2983342A1 (fr) Procede de fabrication d&#39;une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue
FR3103962A1 (fr) Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic cristallin
EP4008020B1 (fr) Procede de fabrication d&#39;une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin
EP4066275B1 (fr) Procede de fabrication d&#39;une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
WO2023186498A1 (fr) Structure composite comprenant une couche mince monocristalline sur un substrat support en carbure de silicium poly-cristallin et procede de fabrication associe
EP4162522B1 (fr) Substrat temporaire demontable compatible avec de tres hautes temperatures et procede de transfert d&#39;une couche utile a partir dudit substrat
WO2023052704A1 (fr) Procédé de fabrication d&#39;une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin
EP4406004A1 (fr) Procede de fabrication d&#39;un substrat support en carbure de silicium poly-cristallin
WO2022189733A1 (fr) Procede de fabrication d&#39;une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
WO2023057699A1 (fr) Structure composite comprenant une couche utile en sic monocristallin sur un substrat support en sic poly-cristallin et procede de fabrication de ladite structure
EP4085478B1 (fr) Procede de fabrication d&#39;une structure composite comprenant une couche mince monocristalline sur un substrat support
EP4315396A1 (fr) Procede de fabrication d&#39;une structure composite comprenant une couche mince en semi-conducteur monocristallin sur un substrat support
WO2022008809A1 (fr) Structure semi-conductrice comprenant une interface de collage electriquement conductrice, et procede de fabrication associe
WO2022129726A1 (fr) Procede de fabrication d&#39;une structure semi-conductrice comprenant une zone d&#39;interface incluant des agglomerats
WO2023057700A1 (fr) Procede de fabrication d&#39;une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic poly-cristallin
FR3121275A1 (fr) Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic poly-cristallin
FR2938373A1 (fr) Integration d&#39;une couche de diamant polycristallin, notamment dans une structure sod

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22783545

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2024517439

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 18693491

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2022783545

Country of ref document: EP

Effective date: 20240429