FR3110283A1 - Procédé de fabrication d’un substrat semi-conducteur sur isolant pour applications radiofréquences - Google Patents
Procédé de fabrication d’un substrat semi-conducteur sur isolant pour applications radiofréquences Download PDFInfo
- Publication number
- FR3110283A1 FR3110283A1 FR2004971A FR2004971A FR3110283A1 FR 3110283 A1 FR3110283 A1 FR 3110283A1 FR 2004971 A FR2004971 A FR 2004971A FR 2004971 A FR2004971 A FR 2004971A FR 3110283 A1 FR3110283 A1 FR 3110283A1
- Authority
- FR
- France
- Prior art keywords
- layer
- substrate
- semiconductor layer
- semiconductor
- electrically insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 188
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000012212 insulator Substances 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 58
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 21
- 238000002513 implantation Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 230000003313 weakening effect Effects 0.000 abstract description 4
- 239000002019 doping agent Substances 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 238000004064 recycling Methods 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 5
- 238000000407 epitaxy Methods 0.000 description 5
- 238000009499 grossing Methods 0.000 description 5
- 238000011282 treatment Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000001556 precipitation Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 201000006935 Becker muscular dystrophy Diseases 0.000 description 1
- 208000037663 Best vitelliform macular dystrophy Diseases 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007730 finishing process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 208000020938 vitelliform macular dystrophy 2 Diseases 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
L’invention concerne un procédé de fabrication d’un substrat de type semi-conducteur sur isolant pour applications radiofréquences, comprenant les étapes suivantes :- formation d’un substrat donneur (1) par croissance épitaxiale d’une couche semi-conductrice (101) non dopée sur un substrat germe (100) semi-conducteur dopé de type P,- formation d’une couche électriquement isolante (10) sur la couche semi-conductrice épitaxiale non dopée (101),- implantation d’espèces ioniques au travers de ladite couche électriquement isolante (10), de sorte à former dans la couche semi-conductrice (101) épitaxiale non dopée une zone de fragilisation (11) délimitant une couche mince (12) semi-conductrice à transférer,- fourniture d’un substrat support (2) semi-conducteur présentant une résistivité électrique supérieure ou égale à 500 Ω.cm,- collage du substrat donneur (1) sur le substrat support (2) par l’intermédiaire de la couche électriquement isolante (10),- détachement du substrat donneur (1) le long de la zone de fragilisation (11) de sorte à transférer la couche mince (12) semi-conductrice du substrat donneur (1) sur le substrat support (2).
Figure pour l’abrégé : Fig 6
Description
La présente invention concerne un procédé de fabrication d’un substrat semi-conducteur sur isolant pour applications radiofréquences.
Etat de la technique
Les composants électroniques radiofréquences formés dans ou sur des substrats semi-conducteurs sont particulièrement sensibles à des phénomènes d’atténuation causés par les propriétés desdits substrats.
A cet effet, on utilise habituellement des substrats semi-conducteurs, notamment de silicium massif, présentant une résistivité électrique élevée, c’est-à-dire supérieure à 500 Ω.cm.
Par ailleurs, les substrats semi-conducteurs sur isolant de type FDSOI (acronyme du terme anglo-saxon « Fully Depleted Semiconductor On Insulator », c’est-à-dire semi-conducteur sur isolant totalement déplété) apparaissent comme des alternatives intéressantes aux substrats semi-conducteurs. Les substrats FDSOI comprennent successivement un substrat support, une couche électriquement isolante et une couche mince semi-conductrice dans ou sur laquelle peuvent être fabriqués des composants électroniques. Dans un substrat FDSOI, la couche semi-conductrice présente une épaisseur suffisamment fine pour permettre une déplétion complète du canal de conduction d’un transistor formé dans ladite couche. Une telle couche présente typiquement une épaisseur de quelques dizaines de nanomètres. La couche électriquement isolante, qui est généralement constituée d’un oxyde, est également fréquemment appelée BOX (acronyme du terme anglo-saxon « Buried OXide » ou oxyde enterré). Le procédé de fabrication des substrats FDSOI vise à assurer une grande précision de l’épaisseur de la couche semi-conductrice et de la couche électriquement isolante ainsi qu’une grande uniformité de ces épaisseurs, tant au sein d’un substrat que d’un substrat à l’autre au sein d’un même lot de fabrication.
Il pourrait donc être intéressant, pour les applications radiofréquences, de former des substrats FDSOI avec des substrats supports constitués d’un matériau semi-conducteur à haute résistivité électrique.
Le procédé de fabrication d’un substrat FDSOI est schématisé sur les figures 1A à 1C. Ce procédé met en œuvre un transfert de couche d’un substrat donneur vers un substrat support, également connu sous le nom de procédé Smart Cut™.
En référence à la figure 1A, on fournit un substrat donneur 1, par exemple de silicium, recouvert d’une couche 10 électriquement isolante, par exemple d’oxyde de silicium (SiO2).
Comme schématisé par les flèches, on met en œuvre une implantation d’espèces ioniques, telles que de l’hydrogène et/ou de l’hélium, au travers de la couche électriquement isolante 10, de sorte à former une zone de fragilisation 11 dans le substrat donneur 1. Ladite zone de fragilisation 11 définit une couche mince 12 à transférer.
En référence à la figure 1B, on colle le substrat donneur 1 ainsi implanté sur un substrat support 2 par l’intermédiaire de la couche électriquement isolante qui remplit alors la fonction de couche de collage. Le substrat support 2 peut avantageusement être un substrat semi-conducteur, par exemple de silicium, à haute résistivité électrique.
En référence à la figure 1C, on détache le substrat donneur 1 le long de la zone de fragilisation 11, ce qui conduit au transfert de la couche mince 12 sur le substrat support 2.
On met ensuite en œuvre un traitement de finition de la couche transférée, de sorte à guérir les défauts liés à l’implantation et à lisser la surface libre de ladite couche.
On obtient ainsi un substrat semi-conducteur sur isolant.
Dans le cas d’un substrat FDSOI, l’épaisseur cible pour la couche semi-conductrice transférée est comprise entre 4 nm et 100 nm, avec une variation maximale de ± 5 Å par rapport à la valeur cible, au sein de chaque substrat et entre les différents substrats fabriqués par le procédé. Une telle uniformité et une très faible rugosité de la couche transférée peuvent être obtenues par un procédé de finition dit « batch anneal », qui est un procédé de lissage long, à haute température, avantageusement réalisé dans un four permettant de traiter une pluralité de substrats en même temps. Un tel « batch anneal » est typiquement mis en œuvre à une température comprise entre 1150 et 1200°C, pendant une durée de plusieurs minutes, généralement supérieure à 15 minutes. Ce lissage permet d’amener la couche semi-conductrice transférée à un niveau de rugosité de surface compatible avec la fabrication ultérieure de transistors.
Cependant, ce procédé est pénalisant pour les applications radiofréquences, notamment pour les applications à extrêmement haute fréquence, c’est-à-dire dans une bande de fréquences comprise entre 30 et 300 GHz. Cette bande de fréquences est également appelée « mmWave ».
En effet, le substrat support est à haute résistivité électrique et de ce fait faiblement dopé. Ainsi, le substrat support est généralement sensiblement moins dopé (par exemple dopé au bore) que le substrat donneur, autrement dit, moins dopé que la couche mince transférée.
Or, en raison de cette différence de niveau de dopage entre la couche mince transférée et le substrat support, sous l’effet du budget thermique important du traitement de finition du substrat FDSOI et, dans une moindre mesure, sous l’effet du budget thermique du collage et/ou du détachement, les atomes de bore diffusent au travers de la couche électriquement isolante dans le substrat support, conduisant à une réduction de la résistivité électrique dans une portion superficielle s’étendant à partir de la couche électriquement isolante.
Or, même si cette portion superficielle ne s’étend que sur quelques micromètres de profondeur dans le substrat support, la baisse de résistivité électrique dans cette zone engendre des pertes électriques importantes pour des ondes de type mmWave.
Brève description de l’invention
Un but de l’invention est de définir un procédé de fabrication d’un substrat semi-conducteur sur isolant de type FDSOI adapté à des applications radiofréquences, permettant de maintenir une haute résistivité du substrat support même au voisinage de la couche électriquement isolante.
A cet effet, l’invention propose un procédé de fabrication d’un substrat de type semi-conducteur sur isolant pour applications radiofréquences, comprenant les étapes suivantes :
- formation d’un substrat donneur par croissance épitaxiale d’une couche semi-conductrice non dopée sur un substrat germe semi-conducteur dopé de type P,
- formation d’une couche électriquement isolante sur la couche semi-conductrice épitaxiale non dopée,
- implantation d’espèces ioniques au travers de ladite couche électriquement isolante, de sorte à former dans la couche semi-conductrice épitaxiale non dopée une zone de fragilisation délimitant une couche mince semi-conductrice à transférer,
- fourniture d’un substrat support semi-conducteur présentant une résistivité électrique supérieure ou égale à 500 Ω.cm,
- collage du substrat donneur sur le substrat support par l’intermédiaire de la couche électriquement isolante,
- détachement du substrat donneur le long de la zone de fragilisation de sorte à transférer la couche mince semi-conductrice du substrat donneur sur le substrat support.
- formation d’un substrat donneur par croissance épitaxiale d’une couche semi-conductrice non dopée sur un substrat germe semi-conducteur dopé de type P,
- formation d’une couche électriquement isolante sur la couche semi-conductrice épitaxiale non dopée,
- implantation d’espèces ioniques au travers de ladite couche électriquement isolante, de sorte à former dans la couche semi-conductrice épitaxiale non dopée une zone de fragilisation délimitant une couche mince semi-conductrice à transférer,
- fourniture d’un substrat support semi-conducteur présentant une résistivité électrique supérieure ou égale à 500 Ω.cm,
- collage du substrat donneur sur le substrat support par l’intermédiaire de la couche électriquement isolante,
- détachement du substrat donneur le long de la zone de fragilisation de sorte à transférer la couche mince semi-conductrice du substrat donneur sur le substrat support.
Grâce à ce procédé, les dopants du substrat germe sont tenus suffisamment éloignés de l’interface de collage par la couche épitaxiale et la couche électriquement isolante (qui ne contiennent pas de tels dopants), de sorte qu’ils ne peuvent pas diffuser dans le substrat support. Ainsi, la résistivité électrique du substrat support n’est pas affectée, même dans sa portion voisine de l’interface de collage.
Dans certains modes de réalisation, la couche semi-conductrice épitaxiale non dopée présente une épaisseur comprise entre 10 et 1000 nm.
Dans certains modes de réalisation, le substrat germe présente un dopage au bore.
Dans certains modes de réalisation, la formation de la couche électriquement isolante comprend une oxydation thermique du matériau de la couche semi-conductrice épitaxiale non dopée.
Dans certains modes de réalisation, la formation du substrat donneur comprend la formation, entre le substrat germe et la couche semi-conductrice épitaxiale non dopée, d’une couche intermédiaire en un matériau différent du matériau de la couche semi-conductrice épitaxiale, choisi pour permettre une gravure sélective de la couche épitaxiale non dopée par rapport à la couche intermédiaire.
Dans certains modes de réalisation, le matériau de la couche épitaxiale non dopée est du silicium et le matériau de la couche intermédiaire est du silicium-germanium avec une teneur en germanium inférieure ou égale à 30%.
Dans certains modes de réalisation, le procédé comprend, après le détachement, une gravure sélective du reliquat de la couche semi-conductrice épitaxiale non dopée par rapport à la couche intermédiaire puis une gravure sélective de la couche intermédiaire par rapport au substrat germe, et la formation d’un nouveau substrat donneur par formation successive, sur ledit substrat germe, d’une nouvelle couche intermédiaire et d’une nouvelle couche épitaxiale non dopée.
Dans certains modes de réalisation, la couche électriquement isolante présente une épaisseur comprise entre 10 et 150 nm.
Dans certains modes de réalisation, la couche semi-conductrice transférée présente une épaisseur comprise entre 4 et 300 nm.
D’autres caractéristiques et avantages ressortiront de la description détaillée qui va suivre, en référence aux dessins annexés, sur lesquels :
Pour des raisons de lisibilité des figures, les différentes couches n’ont pas nécessairement été représentées à l’échelle.
Les signes de référence identiques d’une figure à l’autre désignent des éléments similaires ou tout au moins remplissant la même fonction.
Description détaillée de modes de réalisation
Le procédé de fabrication évite la diffusion des dopants du substrat donneur dans le substrat support en formant, sur un substrat germe dopé P, classiquement utilisé dans le procédé Smart Cut™, une couche épitaxiale semi-conductrice non dopée, l’ensemble du substrat germe et de la couche épitaxiale formant le substrat donneur, qui est destiné à recevoir une implantation d’espèces ioniques et à être collé sur le substrat support.
L’épaisseur de ladite couche épitaxiale est supérieure à l’épaisseur de la couche semi-conductrice à transférer.
Ainsi, au cours du procédé de fabrication du substrat FDSOI, le substrat germe qui contient les dopants est séparé du substrat support par la couche épitaxiale et par la couche électriquement isolante qui assure le collage entre le substrat donneur et le substrat support, qui ne contiennent pas de tels dopants.
La figure 2 illustre la formation du substrat donneur 1.
Ledit substrat donneur 1 comprend un substrat germe 100, en un matériau semi-conducteur monocristallin, tel que du silicium.
Ledit substrat germe 100 présente une concentration en dopants de type P, par exemple du bore, de l’ordre de 10E15 at/cm3. Un tel substrat est en effet un standard de l’industrie microélectronique et est disponible au meilleur coût.
On fait croître par épitaxie sur le substrat germe 100 une couche épitaxiale semi-conductrice monocristalline 101. Les conditions d’épitaxie sont choisies pour éviter ou tout au moins minimiser la présence de dopants dans la couche 101. En tout état de cause, la concentration en dopants de la couche 101 est inférieure à la teneur en dopants du substrat germe 100. De préférence, la concentration en dopants de la couche 101 est inférieure à 1E14 at/cm3et si possible de l’ordre de 1E13 at/cm3.
Pour assurer une bonne qualité cristalline de la couche 101, le matériau de ladite couche présente avantageusement un paramètre de maille proche de celui du substrat germe 100, le substrat germe servant de germe à la croissance de la couche 101 monocristalline.
Dans certains modes de réalisation, la couche épitaxiale est formée du même matériau (exempt de dopants) que le substrat germe.
La couche semi-conductrice épitaxiale non dopée présente une épaisseur comprise entre 10 et 1000 nm, supérieure à l’épaisseur de la couche à transférer par le procédé Smart Cut™.
La formation d’un tel substrat donneur composite permet de limiter la présence de dopants dans la couche à transférer du substrat donneur vers le substrat support, pour un coût inférieur à celui d’un substrat massif non dopé. En effet, dans la mesure où c’est l’épitaxie qui impose la qualité cristalline de la couche à transférer, on peut utiliser un substrat germe de qualité inférieure à celle des substrats donneurs traditionnellement utilisés.
En référence à la figure 3, on forme sur la couche semi-conductrice épitaxiale non dopée 101 une couche électriquement isolante 10. Ladite couche 10 permet notamment de minimiser des trajectoires directes des espèces atomiques lors de l’implantation (phénomène connu sous le terme anglo-saxon de « channeling »). Par ailleurs, la couche 10 remplit la fonction de couche de collage entre le substrat donneur et le substrat support.
De manière particulièrement avantageuse, la couche 10 est une couche d’oxyde, de sorte à assurer un collage de bonne qualité avec le matériau semi-conducteur du substrat support.
La couche 10 peut être notamment formée par oxydation thermique de la couche épitaxiale non dopée 101. De ce fait, la couche 10 est sensiblement exempte de dopants.
De manière alternative, illustrée sur la figure 4, la couche épitaxiale non dopée 101 n’est pas formée directement sur le substrat germe 100, mais sur une couche intermédiaire 102 formée préalablement sur le substrat germe 100.
La couche intermédiaire 102 est une couche semi-conductrice monocristalline constituée d’un matériau différent de celui de la couche épitaxiale. Ledit matériau est avantageusement choisi pour permettre une gravure sélective de la couche épitaxiale 101 non dopée par rapport à la couche intermédiaire 102, tout en présentant un paramètre de maille suffisamment proche de celui de la couche 101 pour permettre la croissance de la couche 101 avec une bonne qualité cristalline.
Par exemple, si le matériau de la couche épitaxiale 101 non dopée est du silicium, le matériau de la couche intermédiaire 102 est avantageusement du silicium-germanium avec une teneur en germanium inférieure ou égale à 30%.
La couche intermédiaire 102 peut être formée par épitaxie sur le substrat germe 100. De préférence, le matériau de la couche intermédiaire présente également un paramètre de maille suffisamment proche de celui du substrat germe 100 pour permettre la croissance de la couche intermédiaire 102 avec une bonne qualité cristalline.
L’épaisseur de la couche intermédiaire 102 peut être comprise entre 10 et 100 nm.
On forme sur la couche semi-conductrice épitaxiale non dopée 101 la couche électriquement isolante 10 précédemment décrite en référence à la figure 3.
Sur les figures suivantes, c’est le mode de réalisation du substrat donneur incluant la couche intermédiaire 102 qui est représenté, mais il va de soi que la description s’applique également au mode de réalisation où le substrat donneur comprend la couche épitaxiale formée directement sur le substrat germe, comme illustré sur la figure 3.
En référence à la figure 5, on met en œuvre une implantation d’espèces ioniques (schématisée par les flèches) dans le substrat donneur au travers de la couche électriquement isolante 10.
Les espèces implantées comprennent typiquement de l’hydrogène et/ou de l’hélium.
La dose et l’énergie des espèces implantées sont choisies pour former une zone de fragilisation 11 située dans la couche épitaxiale non dopée 101. Ladite zone de fragilisation 11 délimite, dans la couche 101, une couche mince à transférer 12. L’épaisseur de ladite couche à transférer 12 peut être comprise entre 4 et 100 nm.
En référence à la figure 6, on colle le substrat donneur 1 sur un substrat support 2 par l’intermédiaire de la couche électriquement isolante 10.
Le substrat support 2 est un substrat semi-conducteur, par exemple de silicium, présentant une résistivité électrique élevée, par exemple supérieure à 500 Ω.cm, de préférence supérieure ou égale à 1000 Ω.cm.
De manière particulièrement avantageuse, le substrat support est un substrat de silicium présentant une teneur élevée en oxygène interstitiel, c’est-à-dire une teneur supérieure à 20 old ppma (pour la définition de l’unité old ppma, on pourra se référer au mémoire de Robert Kurt Graupner, « A Study of Oxygen Precipitation in Heavily Doped Silicon » (1989), Dissertations and Theses, Paper 1218). Un tel substrat est généralement désigné par l’abréviation « HiOi ». Les atomes d’oxygène interstitiel sont susceptibles de précipiter sous l’effet d’un traitement thermique de sorte à former une grande quantité de défauts, appelés « Bulk Micro Defects » (BMD), constitués par les précipités d’oxygène, qui bloquent les dislocations générées lors de traitements thermiques à haute température, ce qui est avantageux pour préserver la qualité cristalline du substrat support.
En pratique, pour utiliser un tel substrat HiOi pour fabriquer un substrat FDSOI, le procédé comprend, préalablement au collage, une étape de traitement thermique du substrat support à une température suffisante pour faire précipiter l’oxygène interstitiel et former lesdits BMD. Un tel traitement thermique peut typiquement être réalisé par un cycle thermique atteignant une température de l’ordre de 1000°C durant 12 heures.
Par ailleurs, un substrat HiOi comprend généralement une grande quantité de défauts cristallins appelés COPs (acronyme du terme anglo-saxon « crystal originated particles »), qui sont indésirables dans un substrat FDSOI. De manière avantageuse, le procédé de fabrication comprend donc un traitement thermique de type « déplétion », visant à faire diffuser l’oxygène hors du substrat support. En pratique, ce traitement peut être réalisé simultanément au traitement thermique de précipitation de l’oxygène interstitiel, pour autant que la surface du substrat support soit libre, c’est-à-dire non oxydée, pour permettre la diffusion de l’oxygène hors du substrat. Dans ce cas, ce traitement thermique de précipitation / diffusion doit être réalisé préalablement à la formation de la couche électriquement isolante sur le substrat support.
De manière alternative, l’homme du métier pourra choisir pour le substrat support un substrat de silicium présentant une teneur faible ou moyenne en oxygène interstitiel, c’est-à-dire une teneur inférieure à 10 old ppma, respectivement comprise entre 10 et 20 old ppma. Un tel substrat est généralement désigné par l’abréviation « LowOi », respectivement « MidOi ». Dans ce cas, les traitements thermiques de précipitation et/ou diffusion susmentionnés ne sont pas nécessaires.
Le collage peut éventuellement être renforcé un procédé de préparation de la surface électriquement isolante, par exemple par un plasma d’oxygène.
En référence à la figure 7, on détache le substrat donneur 1 le long de la zone de fragilisation 11. De manière connue en elle-même, ledit détachement peut être provoqué par l’application d’une contrainte mécanique au voisinage de la zone de fragilisation, par un traitement thermique ou par tout autre moyen adapté.
A l’issue de ce détachement, la couche mince 12 a été transférée du substrat donneur sur le substrat support et l’on obtient une structure FDSOI comprenant le substrat support 2, la couche de collage électriquement isolante 10 et la couche transférée 12.
Ladite structure est ensuite soumise à un traitement de finition classiquement mis en œuvre pour les substrats FDSOI. Ce traitement de finition inclut notamment thermique de lissage de la couche transférée (« batch anneal ») tel que mentionné en introduction.
Dans certains modes de réalisation, ce procédé de lissage consiste à placer un lot de structures FDSOI dans un four, à effectuer une montée lente en température de la température ambiante (20°C) jusqu’à une température de l’ordre de 1500 à 1200°C, puis à maintenir les structures à cette température pendant une durée de plusieurs minutes, de préférence supérieure à 15 minutes.
Bien que le budget thermique de ce procédé de lissage soit suffisamment élevé pour permettre une diffusion des dopants présents dans la structure, les dopants du substrat germe ont été tenus suffisamment éloignés de l’interface de collage par la couche épitaxiale 101 et la couche électriquement isolante 10 (qui ne contiennent pas de tels dopants) pour ne pas diffuser dans le substrat support 2. Par conséquent, la résistivité électrique du substrat support n’est pas affectée, même dans sa portion voisine de l’interface de collage.
La structure FDSOI ainsi formée est donc pleinement fonctionnelle pour des applications radiofréquence, notamment dans la bande mmWave.
Par ailleurs, à l’issue du détachement, après le détachement, le reliquat 1’ du substrat donneur peut être recyclé afin de permettre la formation d’un nouveau substrat donneur utilisable pour un nouveau transfert de couche. Comme illustré sur la figure 7, le reliquat 1’ du substrat donneur comprend le substrat germe 100, la couche intermédiaire 102 (si elle est présente) et la portion 120 de la couche épitaxiale 101 qui n’a pas été transférée sur le substrat support.
En référence à la figure 8, une première étape du recyclage comprend une gravure sélective de la portion 120 non transférée de la couche épitaxiale 101 par rapport à la couche intermédiaire 102. On peut mettre en œuvre à cet effet une gravure humide au moyen d’une solution de gravure adaptée.
En référence à la figure 9, une seconde étape du recyclage comprend une gravure sélective de la couche intermédiaire 102 par rapport au substrat germe 100. On peut mettre en œuvre à cet effet une gravure humide au moyen d’une solution de gravure adaptée.
Ensuite, on peut former un nouveau substrat donneur en formant successivement, sur ledit substrat germe 100, une nouvelle couche intermédiaire 102’ (cf. figure 10) et une nouvelle couche épitaxiale 101’ non dopée (cf. figure 11).
Ce procédé de recyclage est avantageux par rapport au recyclage d’un substrat donneur comprenant la couche épitaxiale directement sur le substrat germe.
En effet, dans le cas d’un substrat donneur où la couche épitaxiale est formée directement sur le substrat germe, une gravure sélective de la portion non transférée de la couche épitaxiale vis-à-vis du substrat germe n’est pas possible dans la mesure où les matériaux du substrat germe et de la couche épitaxiale présentent des compositions similaires qui ne diffèrent par exemple que par leur niveau de dopage. Dans ce cas, le recyclage du reliquat du substrat donneur requiert un polissage des deux faces du reliquat du substrat donneur, par un procédé de type polissage mécano-chimique (CMP, acronyme du terme anglo-saxon « Chemical Mechanical Polishing »), de sorte à retirer la totalité de la portion non transférée de la couche épitaxiale, suivi d’un nettoyage des surfaces du substrat germe, avant de faire croître une nouvelle couche épitaxiale. Chaque séquence de recyclage consomme donc une partie de l’épaisseur du substrat germe, ce qui limite le nombre d’utilisations possibles dudit substrat.
Au contraire, lorsque le substrat donneur comprend la couche intermédiaire, qui remplit la fonction de couche d’arrêt de gravure, entre le substrat germe et la couche épitaxiale, le procédé de recyclage peut être simplement basé sur des étapes de gravure, qui ne consomment pas le matériau du substrat germe. Le substrat germe peut ainsi être réutilisé de manière illimitée, ce qui réduit le coût d’obtention du substrat donneur.
Claims (9)
- Procédé de fabrication d’un substrat de type semi-conducteur sur isolant pour applications radiofréquences, comprenant les étapes suivantes :
- formation d’un substrat donneur (1) par croissance épitaxiale d’une couche semi-conductrice (101) non dopée sur un substrat germe (100) semi-conducteur dopé de type P,
- formation d’une couche électriquement isolante (10) sur la couche semi-conductrice épitaxiale non dopée (101),
- implantation d’espèces ioniques au travers de ladite couche électriquement isolante (10), de sorte à former dans la couche semi-conductrice (101) épitaxiale non dopée une zone de fragilisation (11) délimitant une couche mince (12) semi-conductrice à transférer,
- fourniture d’un substrat support (2) semi-conducteur présentant une résistivité électrique supérieure ou égale à 500 Ω.cm,
- collage du substrat donneur (1) sur le substrat support (2) par l’intermédiaire de la couche électriquement isolante (10),
- détachement du substrat donneur (1) le long de la zone de fragilisation (11) de sorte à transférer la couche mince (12) semi-conductrice du substrat donneur (1) sur le substrat support (2). - Procédé selon la revendication 1, dans lequel la couche semi-conductrice épitaxiale (101) non dopée présente une épaisseur comprise entre 10 et 1000 nm.
- Procédé selon l’une des revendications 1 à 3, dans lequel le substrat germe (100) présente un dopage au bore.
- Procédé selon l’une des revendications 1 à 3, dans lequel la formation de la couche électriquement isolante (10) comprend une oxydation thermique du matériau de la couche semi-conductrice (101) épitaxiale non dopée.
- Procédé selon l’une des revendications 1 à 4, dans lequel la formation du substrat donneur (1) comprend la formation, entre le substrat germe (100) et la couche semi-conductrice (101) épitaxiale non dopée, d’une couche intermédiaire (102) en un matériau différent du matériau de la couche semi-conductrice épitaxiale (101), choisi pour permettre une gravure sélective de la couche épitaxiale (101) non dopée par rapport à la couche intermédiaire (102).
- Procédé selon la revendication 5, dans lequel le matériau de la couche épitaxiale (101) non dopée est du silicium et le matériau de la couche intermédiaire (102) est du silicium-germanium avec une teneur en germanium inférieure ou égale à 30%.
- Procédé selon l’une des revendications 5 ou 6, comprenant, après le détachement, une gravure sélective du reliquat de la couche semi-conductrice (101) épitaxiale non dopée par rapport à la couche intermédiaire (102) puis une gravure sélective de la couche intermédiaire (102) par rapport au substrat germe (100), et la formation d’un nouveau substrat donneur (1) par formation successive, sur ledit substrat germe (100), d’une nouvelle couche intermédiaire (102’) et d’une nouvelle couche épitaxiale (101’) non dopée.
- Procédé selon l’une des revendications 1 à 7, dans lequel la couche électriquement isolante (10) présente une épaisseur comprise entre 10 et 150 nm.
- Procédé selon l’une des revendications 1 à 8, dans lequel la couche (12) semi-conductrice transférée présente une épaisseur comprise entre 4 et 300 nm.
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR2004971A FR3110283B1 (fr) | 2020-05-18 | 2020-05-18 | Procédé de fabrication d’un substrat semi-conducteur sur isolant pour applications radiofréquences |
| TW110117327A TW202147400A (zh) | 2020-05-18 | 2021-05-13 | 用於製作射頻應用之絕緣體上半導體底材之方法 |
| CN202180034312.2A CN115552592A (zh) | 2020-05-18 | 2021-05-18 | 制造用于射频应用的绝缘体上半导体衬底的方法 |
| KR1020227039462A KR20230011297A (ko) | 2020-05-18 | 2021-05-18 | 무선 주파수 응용을 위한 반도체-온-절연체 기판을 제조하는 공정 |
| EP21732481.3A EP4154306A1 (fr) | 2020-05-18 | 2021-05-18 | Procede de fabrication d'un substrat semi-conducteur sur isolant pour applications radiofrequences |
| JP2022565780A JP7590456B2 (ja) | 2020-05-18 | 2021-05-18 | 高周波用途用のセミコンダクタオンインシュレータ基板を製造するための方法 |
| US17/998,833 US20230207382A1 (en) | 2020-05-18 | 2021-05-18 | Method for manufacturing a semiconductor-on-insulator substrate for radiofrequency applications |
| PCT/FR2021/050870 WO2021234277A1 (fr) | 2020-05-18 | 2021-05-18 | Procede de fabrication d'un substrat semi-conducteur sur isolant pour applications radiofrequences |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR2004971A FR3110283B1 (fr) | 2020-05-18 | 2020-05-18 | Procédé de fabrication d’un substrat semi-conducteur sur isolant pour applications radiofréquences |
| FR2004971 | 2020-05-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3110283A1 true FR3110283A1 (fr) | 2021-11-19 |
| FR3110283B1 FR3110283B1 (fr) | 2022-04-15 |
Family
ID=72178709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR2004971A Active FR3110283B1 (fr) | 2020-05-18 | 2020-05-18 | Procédé de fabrication d’un substrat semi-conducteur sur isolant pour applications radiofréquences |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20230207382A1 (fr) |
| EP (1) | EP4154306A1 (fr) |
| JP (1) | JP7590456B2 (fr) |
| KR (1) | KR20230011297A (fr) |
| CN (1) | CN115552592A (fr) |
| FR (1) | FR3110283B1 (fr) |
| TW (1) | TW202147400A (fr) |
| WO (1) | WO2021234277A1 (fr) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100297828A1 (en) * | 2008-03-11 | 2010-11-25 | Christophe Maleville | Method for fabricating a semiconductor on insulator type substrate |
| US20120086051A1 (en) * | 2007-09-27 | 2012-04-12 | Fairchild Semiconductor Corporation | Semiconductor device with (110)-oriented silicon |
| EP3358600A1 (fr) * | 2015-09-28 | 2018-08-08 | Shin-Etsu Handotai Co., Ltd. | Procédé de fabrication de tranche soi collée |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2003237399A1 (en) | 2002-06-03 | 2003-12-19 | Tien-Hsi Lee | Methods for transferring a layer onto a substrate |
| ATE384336T1 (de) | 2004-10-19 | 2008-02-15 | Soitec Silicon On Insulator | Verfahren zur herstellung einer verspannten silizium-schicht auf einem substrat und zwischenprodukt |
| JP5532680B2 (ja) | 2009-05-27 | 2014-06-25 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ |
| EP2282332B1 (fr) | 2009-08-04 | 2012-06-27 | S.O.I. TEC Silicon | Methode de fabrication d'un substrat semiconducteur |
| JP2014195026A (ja) | 2013-03-29 | 2014-10-09 | Kyocera Corp | 複合基板 |
-
2020
- 2020-05-18 FR FR2004971A patent/FR3110283B1/fr active Active
-
2021
- 2021-05-13 TW TW110117327A patent/TW202147400A/zh unknown
- 2021-05-18 KR KR1020227039462A patent/KR20230011297A/ko active Search and Examination
- 2021-05-18 CN CN202180034312.2A patent/CN115552592A/zh active Pending
- 2021-05-18 JP JP2022565780A patent/JP7590456B2/ja active Active
- 2021-05-18 WO PCT/FR2021/050870 patent/WO2021234277A1/fr unknown
- 2021-05-18 EP EP21732481.3A patent/EP4154306A1/fr active Pending
- 2021-05-18 US US17/998,833 patent/US20230207382A1/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120086051A1 (en) * | 2007-09-27 | 2012-04-12 | Fairchild Semiconductor Corporation | Semiconductor device with (110)-oriented silicon |
| US20100297828A1 (en) * | 2008-03-11 | 2010-11-25 | Christophe Maleville | Method for fabricating a semiconductor on insulator type substrate |
| EP3358600A1 (fr) * | 2015-09-28 | 2018-08-08 | Shin-Etsu Handotai Co., Ltd. | Procédé de fabrication de tranche soi collée |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7590456B2 (ja) | 2024-11-26 |
| WO2021234277A1 (fr) | 2021-11-25 |
| CN115552592A (zh) | 2022-12-30 |
| TW202147400A (zh) | 2021-12-16 |
| KR20230011297A (ko) | 2023-01-20 |
| FR3110283B1 (fr) | 2022-04-15 |
| EP4154306A1 (fr) | 2023-03-29 |
| US20230207382A1 (en) | 2023-06-29 |
| JP2023526902A (ja) | 2023-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0298794B1 (fr) | Procédé de fabrication d'une couche d'isolant enterrée dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche | |
| EP3847693B1 (fr) | Procede de fabrication d'un dispositif cfet | |
| FR3049763A1 (fr) | ||
| FR2973159A1 (fr) | Procede de fabrication d'un substrat de base pour un substrat de type semi-conducteur sur isolant | |
| FR2973158A1 (fr) | Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences | |
| FR3098642A1 (fr) | procédé de fabrication d'une structure comprenant une couche mince reportée sur un support muni d’une couche de piégeage de charges | |
| FR2978603A1 (fr) | Procede de transfert d'une couche semi-conductrice monocristalline sur un substrat support | |
| FR3062238A1 (fr) | Support pour une structure semi-conductrice | |
| FR3104318A1 (fr) | Procédé de formation d'un support de manipulation à haute résistivité pour substrat composite | |
| EP1523771B1 (fr) | Procede de transfert d'une couche mince electriquement active. | |
| FR3051596A1 (fr) | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant | |
| FR3108774A1 (fr) | Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic | |
| EP3818561A1 (fr) | Substrat pour un dispositif integre radioafrequence et son procede de fabrication | |
| FR3078436A1 (fr) | Circuit integre comprenant un substrat equipe d'une region riche en pieges, et procede de fabrication | |
| FR3037438A1 (fr) | Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges | |
| FR3116940A1 (fr) | Procédé basse température de fabrication d’un substrat semiconducteur sur isolant | |
| FR3051595A1 (fr) | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant | |
| EP2337076A1 (fr) | Dispositif microélectronique, en particulier capteur d'image à illumination par la face arrière et procédé de fabrication. | |
| FR3110283A1 (fr) | Procédé de fabrication d’un substrat semi-conducteur sur isolant pour applications radiofréquences | |
| EP4088312B1 (fr) | Procédé de fabrication d'une structure de type semi-conducteur sur isolant pour applications radiofréquences | |
| FR3110282A1 (fr) | Procédé de fabrication d’un substrat semi-conducteur sur isolant pour applications radiofréquences | |
| FR2933235A1 (fr) | Substrat bon marche et procede de fabrication associe | |
| FR3027451A1 (fr) | Substrat et procede de fabrication d'un substrat | |
| EP4091197A1 (fr) | Procédé de fabrication d'un capteur d'image | |
| WO2024251417A1 (fr) | Substrat comprenant une couche dielectrique enterree epaisse et procede de preparation d'un tel substrat |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20211119 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| PLFP | Fee payment |
Year of fee payment: 4 |
|
| PLFP | Fee payment |
Year of fee payment: 5 |