FR3051595A1 - Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant - Google Patents
Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant Download PDFInfo
- Publication number
- FR3051595A1 FR3051595A1 FR1654368A FR1654368A FR3051595A1 FR 3051595 A1 FR3051595 A1 FR 3051595A1 FR 1654368 A FR1654368 A FR 1654368A FR 1654368 A FR1654368 A FR 1654368A FR 3051595 A1 FR3051595 A1 FR 3051595A1
- Authority
- FR
- France
- Prior art keywords
- layer
- substrate
- semiconductor
- constrained
- monocrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 153
- 239000004065 semiconductor Substances 0.000 title claims abstract description 142
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims description 36
- 238000009413 insulation Methods 0.000 title description 4
- 239000010410 layer Substances 0.000 claims abstract description 262
- 239000000463 material Substances 0.000 claims abstract description 72
- 238000005520 cutting process Methods 0.000 claims abstract description 7
- 230000005540 biological transmission Effects 0.000 claims abstract description 5
- 239000002344 surface layer Substances 0.000 claims abstract description 5
- 239000012212 insulator Substances 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 15
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 5
- 238000009499 grossing Methods 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 230000003313 weakening effect Effects 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 238000002955 isolation Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000011282 treatment Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H01L27/1203—
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
- Peptides Or Proteins (AREA)
Abstract
L'invention concerne un procédé de fabrication d'un substrat de type semi-conducteur contraint sur isolant, comprenant : (a) la fourniture d'un substrat donneur (1) comprenant une couche semi-conductrice monocristalline (13), (b) la fourniture d'un substrat receveur (2) comprenant une couche superficielle (20) d'un matériau semi-conducteur monocristallin contraint, (c) le collage du substrat donneur (1) sur le substrat receveur (2), une couche diélectrique (11, 22) étant à l'interface, (d) le transfert de la couche semi-conductrice monocristalline (13) du substrat donneur (1) sur le substrat receveur (2), (e) la découpe d'une portion d'un empilement formé de la couche semi-conductrice monocristalline transférée (13), de la couche diélectrique (11, 22) et de la couche (20) du matériau semi-conducteur contraint, ladite découpe résultant en la transmission d'au moins une partie de la contrainte du matériau semi-conducteur contraint à la couche semi-conductrice monocristalline transférée. L'étape (b) comprend en outre la formation, sur la couche (20) de matériau semi-conducteur contraint du substrat receveur (2), d'une couche de collage (22) diélectrique ou constituée du même matériau monocristallin (23) relaxé ou au moins partiellement relaxé que la couche semi-conductrice monocristalline (13) du substrat donneur (1), et en ce qu'à l'étape (c) ladite couche de collage (22, 23) est à l'interface de collage entre le substrat donneur et le substrat receveur.
Description
PROCEDE DE FABRICATION D’UN SUBSTRAT DE TYPE SEMI-CONDUCTEUR CONTRAINT SUR ISOLANT
DOMAINE DE L'INVENTION
La présente invention concerne un procédé de fabrication d’un substrat de type semi-conducteur contraint sur isolant, ainsi qu’un tel substrat.
ARRIERE PLAN DE L'INVENTION
Pour les applications digitales, notamment pour les noeuds technologiques au-delà du nœud 22 nm, on cherche des matériaux dans lesquels la mobilité des porteurs de charge est améliorée.
Parmi ces matériaux, les substrats de type FDSOI (acronyme du terme anglo-saxon « Fully Depleted Silicon On Insulator ») présentent une couche très mince (i.e. d’épaisseur typiquement inférieure à 50 nm) de silicium sur une couche électriquement isolante enterrée, la couche de silicium pouvant être utilisée pour former le canal d’un transistor CMOS.
Le silicium contraint sur isolant (sSOI pour « strained Silicon On Insulator ») a été identifié comme une solution permettant d’améliorer la mobilité des porteurs de charge dans la couche de silicium et a démontré des performances intéressantes.
Différents procédés de fabrication sont connus.
Le document US 2014/0225160 divulgue en particulier un procédé permettant de transférer au moins une partie d’une contrainte présente dans une couche de silicium germanium située à la surface d’un substrat receveur à une couche de silicium initialement relaxée collée sur ledit substrat receveur par l’intermédiaire d’une couche diélectrique destinée à former la couche isolante enterrée du SOI. Ce transfert de la contrainte s’opère lorsque l’on découpe une portion dudit empilement au moyen de tranchées s’étendant dans le substrat receveur au moins au-delà de la couche de silicium germanium contraint. Ainsi, une relaxation de la contrainte compressive de la couche de silicium germanium est au moins partiellement transmise sous la forme d’une contrainte extensive de la couche de silicium.
Sur ce principe, un substrat sSOI peut être fabriqué selon les étapes suivantes : - la fourniture d’un substrat donneur 1 comprenant une couche 10 de silicium monocristallin recouverte d’une couche 11 d’oxyde de silicium (cf. figure IA), - l’implantation d’espèces ioniques dans le substrat donneur 1 de sorte à former une zone de fragilisation 12 permettant de délimiter une couche de silicium 13 à transférer (cf. figure IB), - la fourniture d’un substrat receveur 2 comprenant une couche superficielle 20 de silicium germanium contraint en compression (cf. figure 1C), - le collage du substrat donneur 1 sur le substrat receveur 2, la couche 11 d’oxyde de silicium - qui est destinée à former la couche isolante enterrée du substrat sSOI - et la couche 20 de silicium germanium contraint étant à l’interface de collage (cf. figure 1D), - le transfert de la couche 13 de silicium monocristallin sur le substrat receveur 2 par détachement du substrat donneur le long de la zone de fragilisation (cf. figure 1E), - la formation de tranchées T autour d’une portion de l’empilement constitué de la couche 20 de silicium germanium contraint, de la couche d’oxyde enterrée 11 et de la couche semi-conductrice transférée 13, lesdites tranchées s’étendant dans le substrat receveur 2 au-delà de la couche 20 de silicium germanium contraint (cf. figure 1F). Ladite découpe résulte en la relaxation au moins partielle du silicium germanium et la transmission d’au moins une partie de ladite contrainte à la couche de silicium transférée dans ladite portion, permettant ainsi de former le substrat semi-conducteur contraint sur isolant noté sSOI.
Pour les applications au-delà du nœud technologique 22 nm, l’épaisseur de la couche diélectrique enterrée doit être inférieure ou égale à 25 nm.
Pour une épaisseur aussi faible de la couche diélectrique, la défectivité finale du substrat sSOI dépend fortement des conditions de collage, et notamment des matériaux présents à l’interface de collage.
Or, bien que des traitements de préparation de surface classiquement utilisés dans le domaine des semi-conducteurs soient appliqués à la couche de silicium germanium, une défectivité importante du substrat sSOI reste constatée.
BREVE DESCRIPTION DE L'INVENTION
Un but de l’invention est de concevoir un procédé de fabrication d’un substrat de type semi-conducteur contraint sur isolant qui permette de réduire la défectivité dudit substrat liée aux conditions de collage du substrat donneur sur le substrat receveur.
Conformément à l'invention, il est proposé un procédé de fabrication d’un substrat de type semi-conducteur contraint sur isolant, comprenant : (a) la fourniture d’un substrat donneur comprenant une couche semi-conductrice monocristalline, (b) la fourniture d’un substrat receveur comprenant une couche superficielle d’un matériau semi-conducteur monocristallin contraint, (c) le collage du substrat donneur sur le substrat receveur, une couche diélectrique étant à l’interface, (d) le transfert de la couche semi-conductrice monocristalline du substrat donneur sur le substrat receveur. (e) la découpe d’une portion d’un empilement formé de la couche semi-conductrice monocristalline transférée, de la couche diélectrique et de la couche du matériau semi-conducteur contraint, ladite découpe résultant en la transmission d’au moins une partie de la contrainte du matériau semi-conducteur contraint à la couche semi-conductrice monocristalline transférée, ledit procédé étant caractérisé en ce que l’étape (b) comprend en outre la formation, sur la couche de matériau semi-conducteur contraint du substrat receveur, d’une couche de collage diélectrique ou constituée du même matériau monocristallin relaxé ou au moins partiellement relaxé que la couche semi-conductrice monocristalline du substrat donneur, et en ce qu’à l’étape (c) ladite couche de collage est à l’interface de collage entre le substrat donneur et le substrat receveur.
Dans le présent texte, on s’intéresse à la contrainte dans un plan parallèle à la surface principale des couches concernées.
La couche de collage formée sur le substrat receveur permet de mettre en contact, à l’interface de collage, des matériaux qui procurent une qualité optimale de collage en termes de défectivité finale.
Selon d’autres caractéristiques avantageuses, considérées seules ou en combinaison le cas échéant : - selon un mode de réalisation, la couche de collage est formée par dépôt d’un matériau diélectrique sur la couche de matériau semi-conducteur contraint du substrat receveur ; - le substrat donneur comprend une première couche diélectrique sur la couche semi-conductrice monocristalline, la première couche diélectrique et la couche de collage formant ensemble une couche électriquement isolante enterrée du substrat semi-conducteur contraint sur isolant ; - la couche de collage comprend un oxyde ou un nitrure d’un matériau semi-conducteur ; - la couche de collage présente une épaisseur comprise entre 1 et 30 nm ; - selon un autre mode de réalisation, la couche de collage est formée par épitaxie, sur la couche de matériau semi-conducteur contraint, du même matériau semi-conducteur que la couche semi-conductrice monocristalline du substrat donneur ; - l’épaisseur de ladite couche de collage est comprise entre 1 et 20 nm ; - la couche de collage et la couche semi-conductrice monocristalline du substrat donneur sont en silicium ; - la couche de matériau semi-conducteur contraint est en silicium-germanium ; - la couche de semi-conducteur contraint est formée par épitaxie sur un substrat support de silicium ; - à l’issue de l’étape (d), l’épaisseur de la couche diélectrique comprise entre la couche semi-conductrice monocristalline transférée et la couche du matériau semi-conducteur contraint est inférieure ou égale à 50 nm, de préférence inférieure ou égale à 25 nm ; - l’étape (a) comprend une implantation d’espèces ioniques dans le substrat donneur de sorte à former une zone de fragilisation délimitant la couche semi-conductrice monocristalline, et l’étape (d) comprend le détachement du substrat donneur le long de ladite zone de fragilisation ; - l’étape (d) comprend un amincissement du substrat donneur par la face opposée à l’interface de collage jusqu’à la couche semi-conductrice monocristalline transférée ; - le procédé comprend en outre, avant l’étape (e), une étape d’amincissement et/ou de lissage de la couche semi-conductrice monocristalline transférée ; - la découpe de ladite portion de l’empilement est réalisée au moyen de tranchées d’isolation s’étendant dans le substrat receveur au-delà de la couche de matériau semi-conducteur contraint.
Un autre objet de l’invention concerne un substrat de type semi-conducteur contraint sur isolant obtenu au moyen d’un procédé tel que décrit ci-dessus.
Ledit substrat comprend successivement une couche semi-conductrice monocristalline contrainte, une couche électriquement isolante, et une couche relaxée d’un matériau semi-conducteur différent de celui de la couche semi-conductrice contrainte, ledit substrat étant caractérisé en ce qu’il comprend en outre une couche au moins partiellement relaxée du même matériau que la couche semi-conductrice contrainte entre la couche électriquement isolante et la couche relaxée du matériau semi-conducteur différent de celui de la couche semi-conductrice contrainte.
De manière avantageuse, lequel l’épaisseur de la couche électriquement isolante est inférieure ou égale à 50 nm, de préférence inférieure ou égale à 25 nm, et l’épaisseur de la couche au moins partiellement relaxée du même matériau que la couche semi-conductrice contrainte est comprise entre 1 et 20 nm.
BREVE DESCRIPTION DES DESSINS D’autres caractéristiques et avantages de l’invention ressortiront de la description détaillée qui va suivre, en référence aux dessins annexés sur lesquels : les figures 1A à 1F illustrent de manière schématique des étapes d’un procédé de fabrication d’un substrat de type silicium contraint sur isolant conduisant à une défectivité trop élevée, les figures 2A à 2G illustrent de manière schématique des étapes d’un procédé de fabrication d’un substrat de type semi-conducteur contraint sur isolant selon un premier mode de réalisation de l’invention. les figures 3A à 3G illustrent de manière schématique des étapes d’un procédé de fabrication d’un substrat de type semi-conducteur contraint sur isolant selon un deuxième mode de réalisation de l’invention, les figures 4A à 4G illustrent de manière schématique des étapes d’un procédé de fabrication d’un substrat de type semi-conducteur contraint sur isolant selon un troisième mode de réalisation de l’invention.
Pour favoriser la lisibilité des figures, les différentes couches ne sont pas représentées à l’échelle.
DESCRIPTION DETAILLEE DE MODES DE REALISATION DE L'INVENTION
On fournit un substrat donneur qui comprend au moins une couche semi-conductrice monocristalline. Le substrat peut être un substrat semi-conducteur massif ou bien un substrat composite, c’est-à-dire constitué d’au moins deux couches de matériaux différents, dont la couche semi-conductrice monocristalline qui est agencée en superficie dudit substrat.
Le matériau de la couche semi-conductrice monocristalline peut être notamment du silicium, du germanium, ou du silicium germanium. A ce stade du procédé, ladite couche semi-conductrice monocristalline est à l’état relaxé.
Selon un mode de réalisation, la couche semi-conductrice monocristalline est recouverte d’une couche diélectrique. Ladite couche diélectrique peut être en particulier une couche d’un oxyde ou d’un nitrure d’un matériau semi-conducteur.
Par exemple, si la couche monocristalline est une couche de silicium, la couche diélectrique peut être une couche d’oxyde de silicium (Si02).
Ladite couche diélectrique formera tout ou partie de la couche isolante enterrée du substrat semi-conducteur contraint sur isolant.
De manière alternative, la couche semi-conductrice monocristalline n’est pas recouverte d’une telle couche diélectrique et c’est sa surface libre qui forme la surface du substrat donneur.
On fournit par ailleurs un substrat receveur qui comprend une couche superficielle d’un matériau semi-conducteur contraint. Ladite couche peut être formée par épitaxie sur un substrat support présentant un paramètre de maille différent de celui du matériau de la couche contrainte.
La contrainte dans ladite couche peut être, selon les matériaux employés et la nature de la contrainte que l’on souhaite imposer à la couche semi-conductrice du substrat semi-conducteur contraint sur isolant, compressive ou extensive.
Par exemple, la couche de matériau semi-conducteur contraint peut être une couche de silicium germanium, formée par épitaxie sur un substrat support de silicium. La teneur en germanium de ladite couche est typiquement de l’ordre de 20% à 40%, même si ces valeurs ne sont pas limitatives, leur choix pouvant être effectué en fonction de l’épaisseur de la dite couche. Dans ce cas, la couche de silicium germanium présente une contrainte compressive.
Pour la formation du substrat semi-conducteur contraint sur isolant, la couche semi-conductrice monocristalline du substrat donneur doit être transférée sur le substrat receveur, ce transfert comprenant un collage du substrat donneur sur le substrat receveur, la couche semi-conductrice monocristalline du substrat donneur et la couche de matériau semi-conducteur contraint étant situées du côté de l’interface de collage.
Au préalable, on forme, sur la couche de matériau semi-conducteur contraint du substrat receveur, une couche de collage permettant de mettre en contact, à l’interface de collage, des matériaux qui procurent une qualité optimale de collage en termes de défectivité finale.
Selon un mode de réalisation, ladite couche de collage est une couche diélectrique.
Dans le cas où la couche semi-conductrice monocristalline du substrat donneur est également recouverte d’une couche diélectrique (dite première couche diélectrique), l’interface de collage sera constituée de ladite première couche diélectrique et de la couche de collage (dite seconde couche diélectrique). Lesdites première et seconde couches diélectriques forment ainsi ensemble la couche isolante enterrée du sSOI final.
Dans le cas où la couche semi-conductrice monocristalline du substrat donneur n’est pas recouverte d’une couche diélectrique, l’interface de collage sera constituée de ladite couche semi-conductrice monocristalline et de la couche de collage. C’est alors la couche de collage seule qui forme la couche isolante enterrée du sSOI final.
De manière avantageuse, la couche de collage comprend un oxyde ou un nitrure d’un matériau semi-conducteur.
Ladite couche de collage est formée par dépôt sur la couche de matériau semi-conducteur contraint du substrat receveur. Toute technique de dépôt approprié pourra être utilisée. On peut ainsi citer de manière non limitative les variantes de dépôts en phase vapeur désignées par leurs acronymes anglais de PE-CVD ou PE-ALD. L’épaisseur de la couche de collage est choisie en fonction de la présence ou non, sur la couche semi-conductrice monocristalline du substrat donneur, d’une première couche diélectrique, de manière à obtenir l’épaisseur souhaitée de la couche isolante enterrée, laquelle est généralement est inférieure ou égale à 50 nm, de préférence inférieure ou égale à 25 nm.
De manière avantageuse, ladite épaisseur est également choisie en prenant en considération le budget thermique apporté sur le substrat receveur lors du dépôt de ladite couche, afin de limiter la relaxation de la contrainte de la couche de matériau semi-conducteur contraint causée par ce budget thermique. Ainsi, par exemple, si la couche de matériau semi-conducteur contraint est une couche de silicium germanium, le germanium est susceptible de diffuser hors de ladite couche sous l’effet d’un budget thermique important, ce qui diminue la contrainte dans ladite couche. Il convient donc de limiter le budget thermique afin d’éviter une diminution importante de la contrainte et ainsi préserver la contrainte qui sera impartie à la couche semi-conductrice monocristalline du substrat sSOI.
La couche de collage présente typiquement une épaisseur comprise entre 1 et 30 nm.
Selon un autre mode de réalisation, la couche de collage est constituée du même matériau monocristallin, à l’état relaxé ou partiellement relaxé, que la couche semi-conductrice monocristalline du substrat donneur.
Dans ce cas, la couche semi-conductrice monocristalline est recouverte d’une couche diélectrique qui formera la couche isolante enterrée du substrat sSOI.
La couche de collage est formée par épitaxie, sur la couche de matériau semi-conducteur contraint, du même matériau semi-conducteur que la couche semi-conductrice monocristalline du substrat donneur. L’épaisseur de la couche de collage est avantageusement choisie suffisamment fine pour offrir la protection souhaitée entre la couche de SiGe et l’interface de collage, tout en prenant en considération, comme dans le mode de réalisation précédent, le budget thermique apporté sur le substrat receveur lors du dépôt de ladite couche, afin de limiter la relaxation de la contrainte de la couche de matériau semi-conducteur contraint causée par ce budget thermique. Ladite épaisseur tient également compte de l’enlèvement induit par le traitement de préparation de surface avant collage, qui peut inclure une gravure chimique ou sèche. A titre d’exemple, l’épaisseur d’une telle couche de collage en silicium est comprise entre 1 et 20 nm.
Dans les deux modes de réalisation proposés par l’invention, l’interface de collage présente soit un contact entre deux couches diélectriques, soit un contact entre une couche diélectrique et une couche du même matériau monocristallin, à l’êtat relaxé ou partiellement relaxé, que la couche semi-conductrice monocristalline du substrat donneur. Ces deux situations correspondent aux configurations de collage procurant une défectivité finale minimale.
Après le collage du substrat donneur sur le substrat receveur, on procède au transfert de la couche semi-conductrice monocristalline sur le substrat receveur.
Selon un mode de réalisation, ledit transfert fait intervenir le procédé Smart Cut ™. De manière connue en elle-même, ce transfert comprend : - préalablement au collage, l’implantation d’espèces ioniques dans le substrat donneur de sorte à former une zone de fragilisation permettant de délimiter la couche semi-conductrice monocristalline à transférer, - après le collage, le détachement du substrat donneur le long de la zone de fragilisation.
Les conditions de mise en oeuvre d’un tel procédé sont connues de l’homme du métier et ne seront donc pas décrites en détail dans le présent texte.
Selon un autre mode de réalisation, le transfert fait intervenir un amincissement du substrat donneur par sa face arrière, c’est-à-dire la face opposée à l’interface de collage. De manière bien connue, un tel amincissement peut faire intervenir une ou plusieurs étapes de gravure sèche ou humide et/ou de polissage, notamment mécano-chimique, etc. L’invention n’est pas limitée en ce qui concerne la technique de transfert employée.
Après le transfert proprement dit, la couche semi-conductrice transférée peut subir un traitement de finition permettant l’élimination de défauts résiduels liés au procédé de transfert, le lissage et l’amincissement à l’épaisseur voulue de la couche semi-conductrice monocristalline transférée. Ce type de traitement est connu de l’homme du métier et ne sera donc pas décrit en détail ici. Typiquement, l’épaisseur finale de la couche semi-conductrice monocristalline du substrat sSOI est comprise entre 5 et 50 nm.
Enfin, une portion de l’empilement constitué de la couche semi-conductrice transférée, de la couche isolante enterrée (formée, comme exposé plus haut, de la couche de collage et/ou d’une couche diélectrique du substrat donneur), de la couche de matériau semi-conducteur contraint est découpée afin de former le substrat sSOI.
Ladite découpe est avantageusement réalisée en gravant des tranchées d’isolation autour de ladite portion. Pour permettre une transmission optimale de la relaxation de la couche de matériau semi-conducteur contraint vers la couche semi-conductrice monocristalline transférée, lesdites tranchées doivent s’étendre dans l’épaisseur du substrat receveur au-delà de ladite couche de matériau semi-conducteur contraint. La technique de fabrication desdites tranchées est bien connue de l’homme du métier et ne nécessite donc pas d’être décrite en détail dans le présent texte.
La structure qui en résulte comprend, de sa base vers sa surface, le substrat support, la couche du matériau semi-conducteur initialement contraint qui est maintenant à l’état relaxé, la couche isolante enterrée et la couche monocristalline semi-conductrice transférée qui est maintenant à l’état contraint. Si la couche de collage est en un matériau diélectrique, elle forme au moins une partie (voire la totalité) de la couche isolante enterrée. Si la couche de collage est en le même matériau, à l’état relaxé ou partiellement relaxé, que la couche semi-conductrice transférée, ladite couche de collage est intercalée entre la couche du matériau semi-conducteur initialement contraint qui est maintenant à l’état relaxé et la couche isolante enterrée.
Par rapport à un substrat sSOI obtenu par le procédé illustré aux figures 1A à 1F avec les mêmes conditions de nettoyage, de préparation du substrat donneur et de collage, un substrat sSOI obtenu selon le procédé décrit ci-dessus présente, lors d’une inspection visuelle, une défectivité beaucoup plus faible, se traduisant notamment par une réduction notable du nombre de trous correspondant à des zones non transférées de la couche semi-conductrice monocristalline.
Les figures 2A à 2G illustrent de manière schématique des étapes de fabrication d’un substrat de type semi-conducteur contraint sur isolant selon une forme d’exécution de l’invention.
La figure 2A illustre la fourniture du substrat donneur 1 qui, sur cette illustration, est un substrat massif d’un matériau semi-conducteur monocristallin. De manière alternative, ledit substrat pourrait être composite et comprendre, sur l’une de ses faces, une couche semi-conductrice monocristalline.
Par ailleurs, dans le mode de réalisation illustré sur la figure 2A, le substrat donneur 1 est recouvert d’une couche diélectrique 11.
La figure 2B illustre la mise en oeuvre d’une implantation d’espèces ioniques dans le substrat donneur 1 de sorte à former une zone de fragilisation 12 délimitant une couche semi-conductrice monocristalline 13 à transférer par le procédé Smart Cut™. Cette étape est optionnelle, le transfert pouvant être réalisé par un autre procédé que le procédé Smart Cut™, par exemple par un amincissement du substrat donneur par sa face arrière.
La figure 2C illustre la fourniture du substrat receveur 2 qui comprend une couche superficielle 20 d’un matériau semi-conducteur contraint sur un substrat support 21.
La figure 2D illustre la formation de la couche de collage 22 qui, dans ce cas, est constituée d’un matériau diélectrique déposé sur la couche 20 de matériau semi-conducteur contraint.
La figure 2E illustre le collage du substrat donneur sur le substrat receveur, les couches diélectriques 11 et 22 formant ensemble la couche isolante enterrée (désignée comme une couche unique 30 sur les figures suivantes) du substrat semi-conducteur contraint sur isolant final. L’interface de collage est désignée par le repère I.
La figure 2F illustre la structure obtenue après le détachement du substrat donneur le long de la zone de fragilisation et, le cas échéant, le traitement de finition de la couche semi-conductrice monocristalline transférée 13. De manière alternative, si le procédé Smart Cut™ n’est pas utilisé, ladite structure peut être obtenue par un amincissement par la face arrière du substrat donneur jusqu’à la couche 13 et un lissage de la surface de ladite couche.
La figure 2G illustre le substrat sSOI obtenu après découpe de tranchées T autour de l’empilement des couches 13, 30, 20, jusque dans l’épaisseur du substrat support 21.
Les figures 3A à 3G illustrent de manière schématique des étapes de fabrication d’un substrat de type semi-conducteur contraint sur isolant selon une autre forme d’exécution de l’invention.
Les éléments représentés par les mêmes signes de référence que sur les figures 2A à 2G sont de même nature et ne sont donc pas décrits à nouveau.
Les étapes illustrées aux figures 3A à 3C sont similaires à celles des figures 2A à 2C.
La figure 3D illustre la formation d’une couche de collage 23 qui, dans ce cas, est constituée du même matériau que celui de la couche 13, à l’état relaxé ou partiellement relaxé, par épitaxie sur la couche 20 de matériau semi-conducteur contraint.
Les étapes illustrées aux figures 3E à 3G sont similaires à celles des figures 2E à 2G, sauf en ce que la couche isolante enterrée du substrat sSOI est constituée de la seule couche diélectrique 11 du substrat donneur, et que la couche de collage 23 est intercalée entre la couche 20 de matériau semi-conducteur contraint et ladite couche isolante enterrée.
Les figures 4A à 4G illustrent de manière schématique des étapes de fabrication d’un substrat de type semi-conducteur contraint sur isolant selon une autre forme d’exécution de l’invention.
Les éléments représentés par les mêmes signes de référence que sur les figures 2A-2G ou 3A-3G sont de même nature et ne sont donc pas décrits à nouveau.
Les étapes illustrées aux figures 4A à 4C sont similaires à celles des figures 2A à 2C, sauf en ce que le substrat donneur 1 n’est pas recouvert d’une couche diélectrique. En d’autres termes, c’est la surface semi-conductrice de la couche 13 à transférer qui se trouve exposée.
La figure 4D illustre la formation d’une couche de collage 22 qui, dans ce cas, est constituée d’un matériau diélectrique déposé sur la couche 20 de matériau semi-conducteur contraint.
Les étapes illustrées aux figures 4E à 4G sont similaires à celles des figures 2E à 2G, sauf en ce que la couche isolante enterrée du substrat sSOI est constituée de la seule couche de collage 22.
Enfin, il va de soi que les exemples que l’on vient de donner ne sont que des illustrations particulières en aucun cas limitatives quant aux domaines d’application de l’invention.
REFERENCES US 2014/0225160
Claims (17)
- REVENDICATIONS1. Procédé de fabrication d’un substrat de type semi-conducteur contraint sur isolant, comprenant : (a) la fourniture d’un substrat donneur (1) comprenant une couche semi-conductrice monocristalline (13), (b) la fourniture d’un substrat receveur (2) comprenant une couche superficielle (20) d’un matériau semi-conducteur monocristallin contraint, (c) le collage du substrat donneur (1) sur le substrat receveur (2), une couche diélectrique (11,22) étant à l’interface, (d) le transfert de la couche semi-conductrice monocristalline (13) du substrat donneur (1) sur le substrat receveur (2), (e) la découpe d’une portion d’un empilement formé de la couche semi-conductrice monocristalline transférée (13), de la couche diélectrique (11, 22) et de la couche (20) du matériau semi-conducteur contraint, ladite découpe résultant en la transmission d’au moins une partie de la contrainte du matériau semi-conducteur contraint à la couche semi-conductrice monocristalline transférée, ledit procédé étant caractérisé en ce que l’étape (b) comprend en outre la formation, sur la couche (20) de matériau semi-conducteur contraint du substrat receveur (2), d’une couche de collage (22) diélectrique ou constituée du même matériau monocristallin (23) relaxé ou au moins partiellement relaxé que la couche semi-conductrice monocristalline (13) du substrat donneur (1), et en ce qu’à l’étape (c) ladite couche de collage (22, 23) est à l’interface de collage entre le substrat donneur et le substrat receveur.
- 2. Procédé selon la revendication 1, dans lequel ladite couche de collage (22) est formée par dépôt d’un matériau diélectrique sur la couche (20) de matériau semi-conducteur contraint du substrat receveur.
- 3. Procédé selon la revendication 2, dans lequel le substrat donneur (1) comprend une première couche diélectrique (11) sur la couche semi-conductrice monocristalline, la première couche diélectrique (11) et la couche de collage (22) formant ensemble une couche électriquement isolante enterrée (30) du substrat semi-conducteur contraint sur isolant.
- 4. Procédé selon l’une des revendications 2 ou 3, dans lequel la couche de collage (22) comprend un oxyde ou un nitrure d’un matériau semi-conducteur.
- 5. Procédé selon l’une des revendications 2 à 4, dans lequel la couche de collage (22) présente une épaisseur comprise entre 1 et 30 nm.
- 6. Procédé selon la revendication 1, dans lequel la couche de collage (23) est formée par épitaxie, sur la couche (20) de matériau semi-conducteur contraint, du même matériau semi-conducteur que la couche semi-conductrice monocristalline (13) du substrat donneur (1).
- 7. Procédé selon la revendication 6, dans lequel l’épaisseur de la couche de collage (23) est comprise entre 1 et 20 nm.
- 8. Procédé selon l’une des revendications 6 ou 7, dans lequel la couche de collage (23) et la couche semi-conductrice monocristalline (13) du substrat donneur sont en silicium.
- 9. Procédé selon l’une des revendications 1 à 8, dans lequel la couche (20) de matériau semi-conducteur contraint est en silicium-germanium.
- 10. Procédé selon la revendication 9, dans lequel ladite couche de semi-conducteur contraint (20) est formée par épitaxie sur un substrat support (21) de silicium.
- 11. Procédé selon l’une des revendications 1 à 10, dans lequel, à l’issue de l’étape (d), l’épaisseur de la couche diélectrique (11, 22, 30) comprise entre la couche semi-conductrice monocristalline transférée (13) et la couche (20) du matériau semi-conducteur contraint est inférieure ou égale à 50 nm, de préférence inférieure ou égale à 25 nm.
- 12. Procédé selon l’une des revendications 1 à 11, dans lequel l’étape (a) comprend une implantation d’espèces ioniques dans le substrat donneur (1) de sorte à former une zone de fragilisation (12) délimitant la couche semi-conductrice monocristalline (13), et l’étape (d) comprend le détachement du substrat donneur (1) le long de ladite zone de fragilisation (12).
- 13. Procédé selon l’une des revendications 1 à 11, dans lequel l’étape (d) comprend un amincissement du substrat donneur (1) par la face opposée à l’interface (I) de collage jusqu’à la couche semi-conductrice monocristalline transférée (13).
- 14. Procédé selon l’une des revendications 1 à 13, comprenant en outre, avant l’étape (e), une étape d’amincissement et/ou de lissage de la couche semi-conductrice monocristalline transférée (13).
- 15. Procédé selon l’une des revendications 1 à 14, dans lequel la découpe de ladite portion de l’empilement est réalisée au moyen de tranchées d’isolation (T) s’étendant dans le substrat receveur (2) au-delà de la couche de matériau semi-conducteur contraint (20).
- 16. Substrat de type semi-conducteur contraint sur isolant, comprenant une couche semi-conductrice monocristalline contrainte (13), une couche électriquement isolante (11), et une couche (20) relaxée d’un matériau semi-conducteur différent de celui de la couche semi-conductrice contrainte (13), caractérisé en ce qu’il comprend en outre une couche au moins partiellement relaxée (23) du même matériau que la couche semi-conductrice contrainte (13) entre la couche électriquement isolante (11) et la couche (20) relaxée du matériau semi-conducteur différent de celui de la couche semi-conductrice contrainte (13).
- 17. Substrat selon la revendication 16, dans lequel l’épaisseur de la couche (11) électriquement isolante est inférieure ou égale à 50 nm, de préférence inférieure ou égale à 25 nm, et l’épaisseur de la couche (23) au moins partiellement relaxée du même matériau que la couche semi-conductrice contrainte est comprise entre 1 et 20 nm.
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1654368A FR3051595B1 (fr) | 2016-05-17 | 2016-05-17 | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant |
| EP17723411.9A EP3459106B1 (fr) | 2016-05-17 | 2017-05-17 | Procédé de fabrication d'un substrat contraint semi-conducteur sur isolant |
| US16/301,260 US10672646B2 (en) | 2016-05-17 | 2017-05-17 | Method for fabricating a strained semiconductor-on-insulator substrate |
| JP2018560466A JP6888028B2 (ja) | 2016-05-17 | 2017-05-17 | 歪みセミコンダクタ・オン・インシュレータ（ｓｔｒａｉｎｅｄ ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板の製造方法 |
| PCT/EP2017/061792 WO2017198686A1 (fr) | 2016-05-17 | 2017-05-17 | Procédé de fabrication d'un substrat contraint semi-conducteur sur isolant |
| TW106116264A TWI746555B (zh) | 2016-05-17 | 2017-05-17 | 用於製作應變式絕緣體上半導體底材之方法 |
| CN201780029897.2A CN109155277B (zh) | 2016-05-17 | 2017-05-17 | 制造应变绝缘体上半导体衬底的方法 |
| SG11201809911WA SG11201809911WA (en) | 2016-05-17 | 2017-05-17 | Method for fabricating a strained semiconductor-on-insulator substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1654368A FR3051595B1 (fr) | 2016-05-17 | 2016-05-17 | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3051595A1 true FR3051595A1 (fr) | 2017-11-24 |
| FR3051595B1 FR3051595B1 (fr) | 2022-11-18 |
Family
ID=56322202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1654368A Active FR3051595B1 (fr) | 2016-05-17 | 2016-05-17 | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US10672646B2 (fr) |
| EP (1) | EP3459106B1 (fr) |
| JP (1) | JP6888028B2 (fr) |
| CN (1) | CN109155277B (fr) |
| FR (1) | FR3051595B1 (fr) |
| SG (1) | SG11201809911WA (fr) |
| TW (1) | TWI746555B (fr) |
| WO (1) | WO2017198686A1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10833194B2 (en) | 2010-08-27 | 2020-11-10 | Acorn Semi, Llc | SOI wafers and devices with buried stressor |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3051596B1 (fr) | 2016-05-17 | 2022-11-18 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant |
| US10903332B2 (en) * | 2018-08-22 | 2021-01-26 | International Business Machines Corporation | Fully depleted SOI transistor with a buried ferroelectric layer in back-gate |
| US10553474B1 (en) * | 2018-08-29 | 2020-02-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming a semiconductor-on-insulator (SOI) substrate |
| EP4406008A1 (fr) | 2021-09-22 | 2024-07-31 | Acorn Semi, Llc | Nfet rf à doigts multiples ayant une couche de contrainte enterrée et des tranchées d'isolation entre les grilles |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060081847A1 (en) * | 2004-10-19 | 2006-04-20 | Yves-Matthieu Le Vaillant | Methods for fabricating a wafer structure having a strained silicon utility layer |
| FR2912550A1 (fr) * | 2007-02-14 | 2008-08-15 | Soitec Silicon On Insulator | Procede de fabrication d'une structure ssoi. |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4521542B2 (ja) * | 1999-03-30 | 2010-08-11 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体基板 |
| US6524935B1 (en) * | 2000-09-29 | 2003-02-25 | International Business Machines Corporation | Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique |
| JP2003158250A (ja) * | 2001-10-30 | 2003-05-30 | Sharp Corp | ＳｉＧｅ／ＳＯＩのＣＭＯＳおよびその製造方法 |
| JP4667865B2 (ja) * | 2002-06-28 | 2011-04-13 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 異なる再結合中心密度を有する結晶性半導体層を備えた電界効果トランジスタ及びその形成方法 |
| FR2842350B1 (fr) * | 2002-07-09 | 2005-05-13 | Procede de transfert d'une couche de materiau semiconducteur contraint | |
| US6995427B2 (en) * | 2003-01-29 | 2006-02-07 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same |
| US7087965B2 (en) * | 2004-04-22 | 2006-08-08 | International Business Machines Corporation | Strained silicon CMOS on hybrid crystal orientations |
| JP4757519B2 (ja) * | 2005-03-25 | 2011-08-24 | 株式会社Ｓｕｍｃｏ | 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板 |
| US7485539B2 (en) * | 2006-01-13 | 2009-02-03 | International Business Machines Corporation | Strained semiconductor-on-insulator (sSOI) by a simox method |
| FR2903808B1 (fr) * | 2006-07-11 | 2008-11-28 | Soitec Silicon On Insulator | Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique |
| US20080290420A1 (en) * | 2007-05-25 | 2008-11-27 | Ming-Hua Yu | SiGe or SiC layer on STI sidewalls |
| US7842583B2 (en) * | 2007-12-27 | 2010-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
| US7998835B2 (en) * | 2008-01-15 | 2011-08-16 | Globalfoundries Singapore Pte. Ltd. | Strain-direct-on-insulator (SDOI) substrate and method of forming |
| US9406798B2 (en) | 2010-08-27 | 2016-08-02 | Acorn Technologies, Inc. | Strained semiconductor using elastic edge relaxation of a stressor combined with buried insulating layer |
| US10079170B2 (en) * | 2014-01-23 | 2018-09-18 | Globalwafers Co., Ltd. | High resistivity SOI wafers and a method of manufacturing thereof |
-
2016
- 2016-05-17 FR FR1654368A patent/FR3051595B1/fr active Active
-
2017
- 2017-05-17 US US16/301,260 patent/US10672646B2/en active Active
- 2017-05-17 EP EP17723411.9A patent/EP3459106B1/fr active Active
- 2017-05-17 SG SG11201809911WA patent/SG11201809911WA/en unknown
- 2017-05-17 CN CN201780029897.2A patent/CN109155277B/zh active Active
- 2017-05-17 WO PCT/EP2017/061792 patent/WO2017198686A1/fr unknown
- 2017-05-17 JP JP2018560466A patent/JP6888028B2/ja active Active
- 2017-05-17 TW TW106116264A patent/TWI746555B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060081847A1 (en) * | 2004-10-19 | 2006-04-20 | Yves-Matthieu Le Vaillant | Methods for fabricating a wafer structure having a strained silicon utility layer |
| FR2912550A1 (fr) * | 2007-02-14 | 2008-08-15 | Soitec Silicon On Insulator | Procede de fabrication d'une structure ssoi. |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10833194B2 (en) | 2010-08-27 | 2020-11-10 | Acorn Semi, Llc | SOI wafers and devices with buried stressor |
| US11322615B2 (en) | 2010-08-27 | 2022-05-03 | Acorn Semi, Llc | SOI wafers and devices with buried stressor |
| US11791411B2 (en) | 2010-08-27 | 2023-10-17 | Acorn Semi, Llc | Relating to SOI wafers and devices with buried stressors |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109155277B (zh) | 2023-10-24 |
| JP6888028B2 (ja) | 2021-06-16 |
| EP3459106A1 (fr) | 2019-03-27 |
| SG11201809911WA (en) | 2018-12-28 |
| US10672646B2 (en) | 2020-06-02 |
| WO2017198686A1 (fr) | 2017-11-23 |
| FR3051595B1 (fr) | 2022-11-18 |
| TWI746555B (zh) | 2021-11-21 |
| EP3459106B1 (fr) | 2023-07-19 |
| JP2019521509A (ja) | 2019-07-25 |
| CN109155277A (zh) | 2019-01-04 |
| TW201806074A (zh) | 2018-02-16 |
| US20190181035A1 (en) | 2019-06-13 |
| EP3459106C0 (fr) | 2023-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2855909A1 (fr) | Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat | |
| EP1938362B1 (fr) | Procede de fabrication d'un element en couches minces | |
| FR3051596A1 (fr) | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant | |
| EP1922752A1 (fr) | Procede de report d'une couche mince sur un support | |
| FR3051595A1 (fr) | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant | |
| FR2967812A1 (fr) | Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif | |
| FR2867310A1 (fr) | Technique d'amelioration de la qualite d'une couche mince prelevee | |
| FR2906078A1 (fr) | Procede de fabrication d'une structure micro-technologique mixte et une structure ainsi obtenue | |
| FR3098642A1 (fr) | procédé de fabrication d'une structure comprenant une couche mince reportée sur un support muni d’une couche de piégeage de charges | |
| EP3394908B1 (fr) | Substrat pour un dispositif a ondes acoustiques de surface ou a ondes acoustiques de volume compense en temperature | |
| EP0996150A1 (fr) | Procédé de réalisation de composants passifs et actifs sur un même substrat isolant | |
| FR2938117A1 (fr) | Procede d'elaboration d'un substrat hybride ayant une couche continue electriquement isolante enterree | |
| EP2332171B1 (fr) | Procede de fabrication d'une structure semi-conductrice plan de masse enterre | |
| FR2860340A1 (fr) | Collage indirect avec disparition de la couche de collage | |
| EP3568869B1 (fr) | Substrat pour capteur d'image de type face avant et procédé de fabrication d'un tel substrat | |
| EP1786025B1 (fr) | Procédé de formation de couches non-contraintes | |
| FR3064398B1 (fr) | Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure | |
| FR3061803B1 (fr) | Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat | |
| EP4088312B1 (fr) | Procédé de fabrication d'une structure de type semi-conducteur sur isolant pour applications radiofréquences | |
| WO2022189733A1 (fr) | Procede de fabrication d'une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire | |
| FR2933235A1 (fr) | Substrat bon marche et procede de fabrication associe | |
| FR2866982A1 (fr) | Procede de fabrication de composants electroniques | |
| FR3091004A1 (fr) | Structure de type semi-conducteur pour applications digitales et radiofréquences | |
| WO2021234277A1 (fr) | Procede de fabrication d'un substrat semi-conducteur sur isolant pour applications radiofrequences | |
| FR3120736A1 (fr) | Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20171124 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| PLFP | Fee payment |
Year of fee payment: 4 |
|
| PLFP | Fee payment |
Year of fee payment: 5 |
|
| PLFP | Fee payment |
Year of fee payment: 6 |
|
| PLFP | Fee payment |
Year of fee payment: 7 |
|
| PLFP | Fee payment |
Year of fee payment: 8 |
|
| PLFP | Fee payment |
Year of fee payment: 9 |