FR3051596A1 - Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant - Google Patents
Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant Download PDFInfo
- Publication number
- FR3051596A1 FR3051596A1 FR1654369A FR1654369A FR3051596A1 FR 3051596 A1 FR3051596 A1 FR 3051596A1 FR 1654369 A FR1654369 A FR 1654369A FR 1654369 A FR1654369 A FR 1654369A FR 3051596 A1 FR3051596 A1 FR 3051596A1
- Authority
- FR
- France
- Prior art keywords
- layer
- substrate
- monocrystalline
- constrained
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 191
- 239000004065 semiconductor Substances 0.000 title claims abstract description 131
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims description 42
- 238000009413 insulation Methods 0.000 title description 4
- 239000010410 layer Substances 0.000 claims abstract description 328
- 239000000463 material Substances 0.000 claims abstract description 83
- 238000005530 etching Methods 0.000 claims abstract description 22
- 238000005520 cutting process Methods 0.000 claims abstract description 9
- 230000005540 biological transmission Effects 0.000 claims abstract description 7
- 239000013078 crystal Substances 0.000 claims abstract description 5
- 239000002344 surface layer Substances 0.000 claims abstract description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 28
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 23
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 23
- 239000012212 insulator Substances 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 230000003313 weakening effect Effects 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims 1
- 229910052732 germanium Inorganic materials 0.000 description 17
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000009499 grossing Methods 0.000 description 6
- 238000000407 epitaxy Methods 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000004630 atomic force microscopy Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000000572 ellipsometry Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76275—Vertical isolation by bonding techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
- Peptides Or Proteins (AREA)
Abstract
L'invention concerne un procédé de fabrication d'un substrat de type semi-conducteur contraint sur isolant, comprenant : (a) la fourniture d'un substrat donneur (1) comprenant une couche semi-conductrice monocristalline (12), (b) la fourniture d'un substrat receveur (2) comprenant une couche superficielle (20) d'un matériau semi-conducteur monocristallin contraint, (c) le collage du substrat donneur (1) sur le substrat receveur (2), une couche diélectrique (13, 22) étant à l'interface, (d) le transfert de la couche semi-conductrice monocristalline (12) du substrat donneur sur le substrat receveur, (e) la découpe d'une portion d'un empilement formé de la couche semi-conductrice monocristalline transférée, de la couche diélectrique et de la couche du matériau semi-conducteur contraint, ladite découpe résultant en la transmission d'au moins une partie de la contrainte du matériau semi-conducteur contraint à la couche semi-conductrice monocristalline transférée. Le substrat donneur (1) comprend un substrat support (10) monocristallin, une couche intermédiaire (11) et ladite couche semi-conductrice monocristalline (12), la couche intermédiaire (11) formant une couche d'arrêt de gravure vis-à-vis du matériau du substrat support (10) et du matériau de la couche semi-conductrice monocristalline (12), l'étape (d) comprenant le transfert de la couche semi-conductrice monocristalline (12), de la couche intermédiaire (11) et d'une portion (15) du substrat support (10). Entre les étapes (d) et (e), on met en œuvre une première gravure sélective de ladite portion (15) du substrat support par rapport à ladite couche intermédiaire (11) et une seconde gravure sélective de ladite couche intermédiaire (11) par rapport à la couche semi-conductrice monocristalline (12).
Description
PROCEDE DE FABRICATION D’UN SUBSTRAT DE TYPE SEMI-CONDUCTEUR CONTRAINT SUR ISOLANT
DOMAINE DE L'INVENTION
La présente invention concerne un procédé de fabrication d’un substrat de type semi-conducteur contraint sur isolant.
ARRIERE PLAN DE L'INVENTION
Pour les applications digitales, notamment pour les nœuds technologiques au-delà du nœud 22 nm, on cherche des matériaux dans lesquels la mobilité des porteurs de charge est améliorée.
Parmi ces matériaux, les substrats de type FDSOI (acronyme du terme anglo-saxon « Fully Depleted Silicon On Insulator ») présentent une couche très mince (i.e. d’épaisseur typiquement inférieure à 50 nm) de silicium sur une couche électriquement isolante enterrée, la couche de silicium pouvant être utilisée pour former le canal d’un transistor CMOS.
Le silicium contraint sur isolant (sSOI pour « strained Silicon On Insulator») a été identifié comme une solution permettant d’améliorer la mobilité des porteurs de charge dans la couche de silicium et a démontré des performances intéressantes.
Différents procédés de fabrication sont connus.
Le document US 2014/0225160 divulgue en particulier un procédé permettant de transférer au moins une partie d’une contrainte présente dans une couche de silicium germanium située à la surface d’un substrat receveur à une couche de silicium initialement relaxée collée sur ledit substrat receveur par l’intermédiaire d’une couche diélectrique destinée à former la couche isolante enterrée du SOI. Ce transfert de la contrainte s’opère lorsque l’on découpe une portion dudit empilement au moyen de tranchées s’étendant dans le substrat receveur au moins au-delà de la couche de silicium germanium contraint. Ainsi, une relaxation de la contrainte compressive de la couche de silicium germanium est au moins partiellement transmise sous la forme d’une contrainte extensive de la couche de silicium.
Sur ce principe, un substrat SSOI peut être fabriqué selon les étapes suivantes : - la fourniture d’un substrat donneur 1 comprenant une couche 10 de silicium monocristallin recouverte d’une couche 13 d’oxyde de silicium (cf. figure IA), - l’implantation d’espèces ioniques dans le substrat donneur 1 de sorte à former une zone de fragilisation 14 permettant de délimiter une couche de silicium 12 à transférer (cf. figure IB), - la fourniture d’un substrat receveur 2 comprenant une couche superficielle 20 de silicium germanium contraint en compression (cf. figure 1C), - le collage du substrat donneur 1 sur le substrat receveur 2, la couche 13 d’oxyde de silicium - qui est destinée à former la couche isolante enterrée du substrat sSOI - et la couche 20 de silicium germanium contraint étant à l’interface de collage (cf. figure 1D), - le transfert de la couche 12 de silicium monocristallin sur le substrat receveur 2 par détachement du substrat donneur le long de la zone de fragilisation 14 (cf. figure 1E), - la formation de tranchées T autour d’une portion de l’empilement constitué de la couche 20 de silicium germanium contraint, de la couche d’oxyde enterrée 13 et de la couche semi-conductrice transférée 12, lesdites tranchées s’étendant dans le substrat receveur 2 au-delà de la couche 20 de silicium germanium contraint (cf. figure 1F). Ladite découpe résulte en la relaxation au moins partielle du silicium germanium et la transmission d’au moins une partie de ladite contrainte à la couche de silicium transférée dans ladite portion, permettant ainsi de former le substrat semi-conducteur contraint sur isolant noté sSOI.
Pour les technologies de type FDSOI, une excellente rugosité de la surface de la couche de silicium contraint et une excellente uniformité de l’épaisseur de ladite couche sont requises. Ainsi, typiquement, la rugosité de la surface caractérisée par microscopie à force atomique doit présenter une valeur RMS inférieure à 1 Â sur un champ de mesure de 30x30 pm^. L’uniformité de l’épaisseur intra-plaque (c’est-à-dire au sein d’un même substrat) caractérisée par ellipsométrie doit correspondre à un contrôle de l’épaisseur à ± 5 Â de l’épaisseur moyenne visée, en tout point de la surface du substrat. A cet effet, une étape de finition de la couche de silicium monocristallin transférée en vue de diminuer sa rugosité et de l’amincir pour obtenir l’épaisseur souhaitée doit être mise en oeuvre après le transfert de ladite couche sur le substrat receveur et avant la formation des tranchées.
Les techniques classiques de lissage thermique ne sont pas utilisables à un substrat sSOI contenant une couche de silicium germanium. En effet, le traitement thermique utilisé conduirait une partie du germanium à diffuser hors de la couche de silicium germanium, ce qui aurait pour effet une perte d’efficacité du transfert de contrainte de ladite couche à la couche de silicium monocristallin transférée.
Par ailleurs, un polissage mécano-chimique n’est pas compatible au vu de l’état de l’art actuel sur le sujet avec l’uniformité d’épaisseur souhaitée.
BREVE DESCRIPTION DE L'INVENTION
Un but de l’invention est de concevoir un procédé de fabrication d’un substrat de type semi-conducteur contraint sur isolant qui permette d’obtenir l’uniformité et la rugosité requises pour la couche semi-conductrice contrainte sans perte d’efficacité de la transmission de contrainte.
Conformément à l'invention, il est proposé un procédé de fabrication d’un substrat de type semi-conducteur contraint sur isolant, comprenant : (a) la fourniture d’un substrat donneur comprenant une couche semi-conductrice monocristalline, (b) la fourniture d’un substrat receveur comprenant une couche superficielle d’un matériau semi-conducteur monocristallin contraint, (c) le collage du substrat donneur sur le substrat receveur, une couche diélectrique étant à l’interface, (d) le transfert de la couche semi-conductrice monocristalline du substrat donneur sur le substrat receveur, (e) la découpe d’une portion d’un empilement formé de la couche semi-conductrice monocristalline transférée, de la couche diélectrique et de la couche du matériau semi-conducteur contraint, ladite découpe résultant en la transmission d’au moins une partie de la contrainte du matériau semi-conducteur contraint à la couche semi-conductrice monocristalline transférée, ledit procédé étant caractérisé en ce que : - le substrat donneur fourni à l’étape comprend successivement un substrat support monocristallin, une couche intermédiaire et ladite couche semi-conductrice monocristalline, la couche intermédiaire formant une couche d’arrêt de gravure vis-à-vis du matériau du substrat support et du matériau de la couche semi-conductrice monocristalline, l’étape (d) comprenant le transfert, sur le substrat receveur, de la couche semi-conductrice monocristalline, de la couche intermédiaire et d’une portion du substrat support, et - entre les étapes (d) et (e), on met en oeuvre une première gravure sélective de ladite portion du substrat support par rapport à ladite couche intermédiaire et une seconde gravure sélective de ladite couche intermédiaire par rapport à la couche semi-conductrice monocristalline.
Dans le présent texte, on s’intéresse à la contrainte dans un plan parallèle à la surface principale des couches concernées. L’emploi d’un substrat donneur comprenant plusieurs couches de compositions chimiques différentes qui peuvent être gravées successivement de manière sélective permet d’éviter de recourir à un recuit de lissage pour obtenir l’uniformité et la rugosité souhaitées pour la couche semi-conductrice contrainte du substrat final.
Selon des caractéristiques avantageuses de l’invention, considérées seules ou en combinaison le cas échéant : - le substrat donneur est formé par épitaxie, sur le substrat support monocristallin, de la couche intermédiaire puis de la couche semi-conductrice monocristalline ; - le substrat support comprend un premier matériau identique à celui de la couche semi-conductrice monocristalline et la couche intermédiaire comprend un second matériau différent du premier matériau, l’épaisseur de ladite couche intermédiaire étant choisie pour que le second matériau conserve le paramétre de maille du premier matériau ; - la couche semi-conductrice monocristalline est en silicium et la couche intermédiaire est en silicium germanium ; - l’épaisseur de la couche intermédiaire est comprise entre 5 et 20 nm ; - la couche de matériau semi-conducteur contraint comprend du silicium-germanium ; - ladite couche de semi-conducteur contraint est formée par épitaxie sur un substrat de base en silicium ; - à l’issue de l’étape (d), l’épaisseur de la couche diélectrique comprise entre la couche semi-conductrice monocristalline transférée et la couche de matériau semi-conducteur contraint est inférieure ou égale à 50 nm, de préférence inférieure ou égale à 25 nm ; - l’étape (a) comprend une implantation d’espèces ioniques dans le substrat donneur de sorte à former une zone de fragilisation s’étendant dans le substrat support, et l’étape (d) comprend le détachement du substrat donneur le long de ladite zone de fragilisation, de sorte à transférer sur le substrat receveur la couche semi-conductrice monocristalline, la couche intermédiaire et une portion du substrat support ; - l’étape (b) comprend en outre la formation, sur la couche de matériau semi-conducteur contraint du substrat receveur, d’une couche de collage diélectrique ou constituée du même matériau monocristallin relaxé que la couche semi-conductrice monocristalline du substrat donneur, et, à l’étape (c), ladite couche de collage est à l’interface de collage entre le substrat donneur et le substrat receveur ; - le substrat donneur comprend une première couche diélectrique sur la couche semi-conductrice monocristalline ; - selon un mode de réalisation, la couche de collage formée sur le substrat receveur est une seconde couche diélectrique, la première et la seconde couche diélectrique formant ensemble une couche électriquement isolante enterrée du substrat semi-conducteur contraint sur isolant ; - la couche de collage comprend un oxyde ou un nitrure d’un matériau semi-conducteur ; - ladite couche de collage est formée par dépôt sur la couche de matériau semi-conducteur contraint du substrat receveur ; - la couche de collage présente une épaisseur comprise entre 1 et 30 nm ; - selon un autre mode de réalisation, la couche de collage est formée par épitaxie du même matériau semi-conducteur que la couche semi-conductrice monocristalline sur la couche de matériau semi-conducteur contraint ; - l’épaisseur de ladite couche de collage est comprise entre 1 et 20 nm ; - la découpe de ladite portion de l’empilement est réalisée au moyen de tranchées d’isolation s’étendant dans le substrat receveur au-delà de la couche de matériau semi-conducteur contraint.
BREVE DESCRIPTION DES DESSINS D’autres caractéristiques et avantages de l’invention ressortiront de la description détaillée qui va suivre, en référence aux dessins annexés sur lesquels : les figures 1A à 1F illustrent de manière schématique des étapes d’un procédé de fabrication d’un substrat de type silicium contraint sur isolant conduisant à une défectivité trop élevée, la figure 2 est un graphe présentant la teneur en germanium dans les différentes couches d’un substrat sSOI pour différentes conditions de procédé, les figures 3A à 3I illustrent de manière schématique des étapes d’un procédé de fabrication d’un substrat de type semi-conducteur contraint sur isolant selon un premier mode de réalisation de l’invention, les figures 4A à 4I illustrent de manière schématique des étapes d’un procédé de fabrication d’un substrat de type semi-conducteur contraint sur isolant selon un second mode de réalisation de l’invention.
Pour favoriser la lisibilité des figures, les différentes couches ne sont pas représentées à l’échelle.
DESCRIPTION DETAILLEE DE MODES DE REALISATION DE L'INVENTION
On fournit un substrat donneur qui comprend au moins une couche semi-conductrice monocristalline destinée à former la couche contrainte du substrat sSOI.
Le substrat donneur est un substrat composite, c’est-à-dire constitué d’au moins deux couches de matériaux différents, dont la couche semi-conductrice monocristalline qui est agencée en superficie dudit substrat.
Plus précisément, le substrat donneur comprend successivement un substrat support monocristallin, une couche intermédiaire et ladite couche semi-conductrice monocristalline, la couche intermédiaire formant une couche d’arrêt de gravure vis-à-vis du matériau du substrat support et du matériau de la couche semi-conductrice monocristalline. A cet effet, la couche intermédiaire est en un matériau présentant une composition chimique différente de celle du substrat support et de la couche semi-conductrice monocristalline, le choix des matériaux pouvant être effectué selon la nature de l’agent de gravure et de la sélectivité souhaitée.
De manière particulièrement avantageuse, le substrat donneur est formé par épitaxie, sur le substrat support monocristallin, de la couche intermédiaire puis de la couche semi-conductrice monocristalline. L’épitaxie est en effet la technique la plus adaptée pour former une couche semi-conductrice monocristalline de bonne qualité et d’épaisseur contrôlée, au regard des performances attendues pour ladite couche dans le substrat sSOI. En particulier, la rugosité de la couche semi-conductrice monocristalline et l’uniformité de son épaisseur, requises pour le substrat sSOI final, sont obtenues directement par l’épitaxie et non par un traitement ultérieur de ladite couche.
Selon un mode de réalisation préféré, le substrat donneur comprend un premier matériau identique à celui de la couche semi-conductrice monocristalline et la couche intermédiaire comprend un second matériau monocristallin différent du premier matériau. L’épaisseur de la couche intermédiaire est choisie suffisamment fine pour que le second matériau conserve le paramètre de maille du premier matériau, de sorte que la couche semi-conductrice monocristalline formée sur ladite couche intermédiaire soit à l’état relaxé et que la contrainte générée dans le second matériau du fait de la différence de paramètre de maille ne se relâche pas, ce qui générerait des défauts cristallins tels que des dislocations. Ainsi, l’épaisseur de la couche intermédiaire est typiquement comprise entre 5 et 20 nm. Cette limite de taille sera à revoir dans le cas d’une couche intermédiaire offrant une sélectivité de gravure chimique sans induire de contrainte par différence de paramètre de maille du cristal considéré.
Selon une forme d’exécution particulière de l’invention, la couche semi-conductrice monocristalline est en silicium et la couche intermédiaire est en silicium germanium, la teneur en germanium dans la couche intermédiaire étant de l’ordre de 20%.
De manière alternative, la couche semi-conductrice monocristalline peut être en germanium, ou encore en silicium germanium. L’épaisseur de la couche semi-conductrice monocristalline est avantageusement comprise entre 5 et 50 nm, de préférence entre 10 et 30 nm.
Selon un mode de réalisation, la couche semi-conductrice monocristalline est recouverte d’une couche diélectrique. Ladite couche diélectrique peut être en particulier une couche d’un oxyde ou d’un nitrure d’un matériau semi-conducteur.
Par exemple, si la couche monocristalline est une couche de silicium, la couche diélectrique peut être une couche d’oxyde de silicium (Si02).
Ladite couche diélectrique formera tout ou partie de la couche isolante enterrée du substrat semi-conducteur contraint sur isolant.
De manière alternative, la couche semi-conductrice monocristalline n’est pas recouverte d’une telle couche diélectrique et c’est sa surface libre qui forme la surface du substrat donneur. Dans ce cas, comme expliqué plus bas, la couche isolante enterrée du substrat sSOI sera constituée d’une couche diélectrique formée sur le substrat receveur auquel sera collé le substrat donneur en vue du transfert de la couche semi-conductrice monocristalline.
On fournit par ailleurs un substrat receveur qui comprend une couche superficielle d’un matériau semi-conducteur contraint. Ladite couche peut être formée par épitaxie sur un substrat de base présentant un paramètre de maille différent de celui du matériau de la couche contrainte.
La contrainte dans ladite couche peut être, selon les matériaux employés et la nature de la contrainte que l’on souhaite imposer à la couche semi-conductrice du substrat semi-conducteur contraint sur isolant, compressive ou extensive.
Par exemple, la couche de matériau semi-conducteur contraint peut être une couche de silicium germanium, formée par épitaxie sur un substrat de base de silicium. La teneur en germanium de ladite couche est typiquement de l’ordre de 20% à 40%, même si ces valeurs ne sont pas limitatives, leur choix pouvant être effectué en fonction de l’épaisseur de ladite couche. Dans ce cas, la couche de silicium germanium présente une contrainte compressive.
Pour la formation du substrat semi-conducteur contraint sur isolant, la couche semi-conductrice monocristalline du substrat donneur doit être transférée sur le substrat receveur, ce transfert comprenant un collage du substrat donneur sur le substrat receveur, la couche semi-conductrice monocristalline du substrat donneur et la couche de matériau semi-conducteur contraint étant situées du côté de l’interface de collage.
Selon un mode de réalisation, ledit transfert fait intervenir le procédé Smart Cut™. De manière connue en elle-même, ce transfert comprend : - préalablement au collage, l’implantation d’espèces ioniques dans le substrat donneur de sorte à former une zone de fragilisation permettant de délimiter une portion du substrat donneur comprenant non seulement la couche semi-conductrice monocristalline à transférer mais aussi la couche intermédiaire et une partie du substrat support, - après le collage, le détachement du substrat donneur le long de la zone de fragilisation.
Les conditions de mise en oeuvre d’un tel procédé sont connues de l’homme du métier et ne seront donc pas décrites en détail dans le présent texte.
Après le transfert, la partie transférée du substrat donneur subit un traitement de finition permettant l’élimination de défauts résiduels liés au procédé de transfert, le lissage et l’amincissement à l’épaisseur voulue de la couche semi-conductrice monocristalline transférée.
Ce traitement de finition comprend deux étapes de gravure : - une première gravure de la partie du substrat support, qui se trouve à la surface de la structure obtenue à l’issue du transfert, ladite gravure étant sélective vis-à-vis du matériau de la couche intermédiaire. Par exemple, si le substrat support est en silicium et la couche intermédiaire est en silicium germanium, l’agent de gravure peut être à base de TMAH. - une seconde gravure de la couche intermédiaire, qui se trouve à la surface de la structure obtenue à l’issue de la première gravure du substrat support, ladite seconde gravure étant sélective vis-à-vis du matériau de la couche semi-conductrice monocristalline. Par exemple, si la couche intermédiaire est en silicium germanium et la couche semi-conductrice monocristalline est en silicium, l’agent de gravure peut être à base de CH3COOH. L’homme du métier est à même de définir l’agent adéquat pour chacune des deux gravures et les conditions de mise en œuvre de la gravure selon la nature des matériaux considérés. Par ailleurs, l’invention n’est pas limitée à une gravure sélective par voie humide mais peut également impliquer une gravure sélective par voie sèche.
Enfin, une portion de l’empilement constitué de la couche semi-conductrice transférée, de la couche isolante enterrée (formée, comme exposé plus haut, de la couche de collage et/ou d’une couche diélectrique du substrat donneur), de la couche de matériau semi-conducteur contraint est découpée afin de former le substrat sSOI.
Ladite découpe est avantageusement réalisée en gravant des tranchées d’isolation autour de ladite portion. Pour permettre une transmission optimale de la relaxation de la couche de matériau semi-conducteur contraint vers la couche semi-conductrice monocristalline transférée, lesdites tranchées doivent s’étendre dans l’épaisseur du substrat receveur au-delà de ladite couche de matériau semi-conducteur contraint. La technique de fabrication desdites tranchées est bien connue de l’homme du métier et ne nécessite donc pas d’être décrite en détail dans le présent texte.
Selon un mode de réalisation alternatif au procédé Smart Cut™, le transfert fait intervenir un amincissement du substrat donneur par sa face arrière, c’est-à-dire la face opposée à l’interface de collage. De manière bien connue, un tel amincissement peut faire intervenir une ou plusieurs étapes de gravure sèche ou humide et/ou de polissage, notamment mécano-chimique, etc. Dans ce cas, ce procédé s’achève par les deux étapes de gravure sélective décrites plus haut. L’invention n’est pas limitée en ce qui concerne la technique de transfert employée. L’avantage de ce traitement de finition est qu’il permet d’obtenir une couche semi-conductrice monocristalline transférée présentant une épaisseur uniforme et une faible rugosité - dues à la fabrication de ladite couche par épitaxie - sans impliquer de budget thermique susceptible de relaxer la contrainte dans la couche du substrat receveur. Notamment, si la couche contrainte du substrat receveur est en silicium germanium, l’absence d’un tel budget thermique permet d’éviter la diffusion du germanium hors de la couche contrainte.
Cet effet est visible sur la figure 2, qui un est graphe présentant la teneur en germanium au sein d’une structure comprenant, dans le sens d’une profondeur d (en nm) croissante : - une couche transférée de silicium monocristallin, - une couche isolante enterrée d’oxyde de silicium, - une couche contrainte de silicium germanium présentant une teneur de 20% en germanium, - un substrat de base de silicium.
Les courbes B à D présentent la teneur en germanium, en pourcentage de la composition de chaque couche de la structure, pour différents budgets thermiques appliqués à la structure.
La courbe A présente la teneur en germanium dans la structure de départ. Comme attendu, la couche de SiGe présente une teneur constante en germanium sur toute son épaisseur et la teneur en germanium est nulle dans les autres couches.
La courbe B correspond à un budget thermique d’un traitement de finition mis en œuvre de manière classique sur les substrats de type FDSOI, c’est-à-dire utilisant un procédé de lissage s’appuyant sur un fort budget thermique pour obtenir une rugosité finale équivalente à celle d’un substrat de silicium massif poli, c'est-à-dire de l’ordre de 1 Â RMS telle que mesurée par microscopie à force atomique sur un scan de 30x30 pm^. On observe une diffusion importante du germanium de la couche de SiGe vers le substrat support de silicium sous-jacent et, dans une moindre mesure, vers la couche d’oxyde enterrée. La teneur en germanium dans la couche de SiGe n’est plus que de 16%, ce qui correspond à une forte perte de la contrainte dans ladite couche.
La courbe C correspond à un budget thermique d’un traitement de finition mis en œuvre de manière classique sur les substrats de type PDSOI (Partially Depleted SOI), c’est-à-dire utilisant un ou des procédés de lissage thermique rapides, pour obtenir une rugosité finale de l’ordre de 2,5 à 3 Â RMS telle que mesurée par microscopie à force atomique sur un scan de 30x30 pm^. On observe une diffusion du germanium de la couche de SiGe vers le substrat support de silicium sous-jacent. La teneur en germanium dans la couche de SiGe varie d’environ 20% à l’interface avec la couche isolante enterrée à environ 18% à l’interface avec le substrat support de silicium sous-jacent, ce qui correspond à une perte significative de la contrainte dans ladite couche.
La courbe D correspond à un budget thermique mis en œuvre dans le procédé selon l’invention tel que décrit ci-dessus. Le budget thermique mentionné dans ce cas correspond à celui appliqué pour le recuit de détachement utilisé de façon bien connue dans le procédé SmartCut ™. On observe que la teneur en germanium dans la couche de
SiGe reste sensiblement identique à celle de la structure initiale, traduisant une conservation de la contrainte dans ladite couche, et par conséquent une transmission optimale de la relaxation de ladite contrainte vers la couche de silicium transférée lors de la formation des tranchées.
Selon une forme d’exécution avantageuse de l’invention, l’étape de collage du substrat donneur sur le substrat receveur est précédée par la formation, sur la couche de matériau semi-conducteur contraint du substrat receveur, une couche de collage permettant de mettre en contact, à l’interface de collage, des matériaux qui procurent une qualité optimale de collage en termes de défectivité finale.
Selon un mode de réalisation, ladite couche de collage est une couche diélectrique.
Dans le cas où la couche semi-conductrice monocristalline du substrat donneur est également recouverte d’une couche diélectrique (dite première couche diélectrique), l’interface de collage sera constituée de ladite première couche diélectrique et de la couche de collage (dite seconde couche diélectrique). Lesdites première et seconde couches diélectriques forment ainsi ensemble la couche isolante enterrée du sSOI final.
Dans le cas où la couche semi-conductrice monocristalline du substrat donneur n’est pas recouverte d’une couche diélectrique, l’interface de collage sera constituée de ladite couche semi-conductrice monocristalline et de la couche de collage. C’est alors la couche de collage seule qui forme la couche isolante enterrée du sSOI final.
De manière avantageuse, la couche de collage comprend un oxyde ou un nitrure d’un matériau semi-conducteur.
Ladite couche de collage est formée par dépôt à basse température sur la couche de matériau semi-conducteur contraint du substrat receveur. Toute technique de dépôt approprié pourra être utilisée. On peut ainsi citer de manière non limitative les variantes de dépôts en phase vapeur désignées par leurs acronymes anglais de PE-CVD ou PE-ALD. L’épaisseur de la couche de collage est choisie en fonction de la présence ou non, sur la couche semi-conductrice monocristalline du substrat donneur, d’une première couche diélectrique, de manière à obtenir l’épaisseur souhaitée de la couche isolante enterrée, laquelle est généralement est inférieure ou égale à 50 nm, de préférence inférieure ou égale à 25 nm.
De manière avantageuse, ladite épaisseur est également choisie en prenant en considération le budget thermique apporté sur le substrat receveur lors du dépôt de ladite couche, afin de limiter la relaxation de la contrainte de la couche de matériau semi-conducteur contraint causée par ce budget thermique.
La couche de collage présente typiquement une épaisseur comprise entre 1 et 30 nm.
Selon un autre mode de réalisation, la couche de collage est constituée du même matériau monocristallin, à l’état relaxé ou partiellement relaxé, que la couche semi-conductrice monocristalline du substrat donneur.
Dans ce cas, la couche semi-conductrice monocristalline est recouverte d’une couche diélectrique qui formera la couche isolante enterrée du substrat sSOI.
La couche de collage est formée par épitaxie, sur la couche de matériau semi-conducteur contraint, du même matériau semi-conducteur que la couche semi-conductrice monocristalline du substrat donneur. L’épaisseur de la couche de collage est avantageusement choisie suffisamment fine pour offrir la protection souhaitée entre la couche de SiGe et l’interface de collage, tout en prenant en considération, comme dans le mode de réalisation précédent, le budget thermique apporté sur le substrat receveur lors du dépôt de ladite couche, afin de limiter la relaxation de la contrainte de la couche de matériau semi-conducteur contraint causée par ce budget thermique. Ladite épaisseur tient également compte de l’enlèvement induit par le traitement de préparation de surface avant collage, qui peut inclure une gravure chimique ou sèche. A titre d’exemple, l’épaisseur d’une telle couche de collage en silicium est comprise entre 1 et 20 nm.
Dans les deux modes de réalisation proposés ci-dessus, l’interface de collage présente soit un contact entre deux couches diélectriques, soit un contact entre une couche diélectrique et une couche du même matériau monocristallin, à l’état relaxé ou partiellement relaxé, que la couche semi-conductrice monocristalline du substrat donneur. Ces deux situations correspondent aux configurations de collage procurant une défectivité finale minimale. Ainsi, par rapport à un substrat sSOI obtenu par le procédé illustré aux figures 1A à 1F avec les mêmes conditions de nettoyage, de préparation du substrat donneur et de collage, un substrat sSOI obtenu avec une couche de collage sur le substrat receveur telle que décrite ci-dessus présente, lors d’une inspection visuelle, une défectivité beaucoup plus faible, se traduisant notamment par une réduction notable du nombre de trous correspondant à des zones non transférées de la couche semi-conductrice monocristalline.
Les figures 3A à 3G illustrent de manière schématique des étapes de fabrication d’un substrat de type semi-conducteur contraint sur isolant selon une forme d’exécution de l’invention.
La figure 3A illustre la fourniture du substrat donneur 1 qui comprend un substrat support 10, par exemple en silicium, une couche intermédiaire 11 par exemple en silicium germanium, et une couche 12 monocristalline, par exemple en silicium.
Par ailleurs, dans le mode de réalisation illustré sur la figure 3A, la couche 12 est recouverte d’une couche diélectrique 13.
La figure 3B illustre la mise en œuvre d’une implantation d’espèces ioniques dans le substrat support 10 de sorte à former une zone de fragilisation 14 délimitant une portion (formée de la couche de silicium 13, de la couche intermédiaire 12 et d’une portion 15 du substrat support) à transférer par le procédé Smart Cut™. Cette étape est optionnelle, le transfert pouvant être réalisé par un autre procédé que le procédé Smart Cut™, par exemple par un amincissement du substrat donneur par sa face arrière.
La figure 3C illustre la fourniture du substrat receveur 2 qui comprend une couche superficielle 20 d’un matériau semi-conducteur contraint sur un substrat de base 21.
La figure 3D illustre une étape optionnelle mais avantageuse de formation d’une couche de collage 22. Ladite couche de collage 22 peut être constituée d’un matériau diélectrique déposé sur la couche 20 de matériau semi-conducteur contraint ; de manière alternative, la couche 22 est constituée du même matériau que celui de la couche 13, à l’état relaxé ou partiellement relaxé, par épitaxie sur la couche 20 de matériau semi-conducteur contraint.
La figure 3E illustre le collage du substrat donneur sur le substrat receveur, les couches 13 et 22 (ou 20 en l’absence de la couche de collage 22) étant à l’interface de collage I. Dans le cas où la couche 22 est présente et qu’elle est en un matériau diélectrique, elle forme avec la couche 13 la couche isolante enterrée du substrat semi-conducteur contraint sur isolant final. Sur les figures suivantes, les couches 22 et 13 sont toutefois représentées de manière individualisée.
La figure 3F illustre la structure obtenue après le détachement du substrat donneur le long de la zone de fragilisation, la portion 15 du substrat support étant à la surface de ladite structure. De manière alternative, si le procédé Smart Cut™ n’est pas utilisé, ladite structure peut être obtenue par un amincissement par la face arrière du substrat donneur jusqu’à la couche 15 et un lissage de la surface de ladite couche.
La figure 3G illustre la structure obtenue après la gravure sélective de la portion 15 du substrat support, la couche intermédiaire 11 se trouvant à la surface de ladite structure.
La figure 3H illustre la structure obtenue après la gravure sélective de la couche intermédiaire 11, la couche monocristalline 12 se trouvant à la surface de ladite structure.
La figure 31 illustre le substrat sSOI obtenu après découpe de tranchées T autour de l’empilement des couches 12, 13, 22, 20, jusque dans l’épaisseur du substrat de base 21.
Les figures 4A à 41 illustrent de manière schématique des étapes de fabrication d’un substrat de type semi-conducteur contraint sur isolant selon une autre forme d’exécution de l’invention.
Les éléments représentés par les mêmes signes de référence que sur les figures 3A-3I sont de même nature et ne sont donc pas décrits à nouveau.
Les étapes illustrées aux figures 4A à 4C sont similaires à celles des figures 3A à 3C, sauf en ce que le substrat donneur 1 n’est pas recouvert d’une couche diélectrique. En d’autres termes, c’est la surface semi-conductrice de la couche 12 à transférer qui se trouve exposée.
La figure 4D illustre la formation d’une couche de collage 22 qui, dans ce cas, est constituée d’un matériau diélectrique déposé sur la couche 20 de matériau semi-conducteur contraint du substrat receveur 2.
Les étapes illustrées aux figures 4E à 4I sont similaires à celles des figures 3E à 3I, sauf en ce que la couche isolante enterrée du substrat sSOI est constituée de la seule couche de collage 22.
Enfin, il va de soi que les exemples que l’on vient de donner ne sont que des illustrations particulières en aucun cas limitatives quant aux domaines d’application de l’invention.
Claims (18)
- REVENDICATIONS1. Procédé de fabrication d’un substrat de type semi-conducteur contraint sur isolant, comprenant : (a) la fourniture d’un substrat donneur (1) comprenant une couche semi-conductrice monocristalline (12), (b) la fourniture d’un substrat receveur (2) comprenant une couche superficielle (20) d’un matériau semi-conducteur monocristallin contraint, (c) le collage du substrat donneur (1) sur le substrat receveur (2), une couche diélectrique (13, 22) étant à l’interface, (d) le transfert de la couche semi-conductrice monocristalline (12) du substrat donneur sur le substrat receveur, (e) la découpe d’une portion d’un empilement formé de la couche semi-conductrice monocristalline transférée, de la couche diélectrique et de la couche du matériau semi-conducteur contraint, ladite découpe résultant en la transmission d’au moins une partie de la contrainte du matériau semi-conducteur contraint à la couche semi-conductrice monocristalline transférée, ledit procédé étant caractérisé en ce que : - le substrat donneur (1) fourni à l’étape (a) comprend successivement un substrat support (10) monocristallin, une couche intermédiaire (11) et ladite couche semi-conductrice monocristalline (12), la couche intermédiaire (11) formant une couche d’arrêt de gravure vis-à-vis du matériau du substrat support (10) et du matériau de la couche semi-conductrice monocristalline (12), l’étape (d) comprenant le transfert, sur le substrat receveur (2), de la couche semi-conductrice monocristalline (12), de la couche intermédiaire (11) et d’une portion (15) du substrat support (10), et - entre les étapes (d) et (e), on met en œuvre une première gravure sélective de ladite portion (15) du substrat support par rapport à ladite couche intermédiaire (11) et une seconde gravure sélective de ladite couche intermédiaire (11) par rapport à la couche semi-conductrice monocristalline (12).
- 2. Procédé selon la revendication 1, dans lequel le substrat donneur (1) est formé par épitaxie, sur le substrat support (10) monocristallin, de la couche intermédiaire (11) puis de la couche semi-conductrice monocristalline (12).
- 3. Procédé selon la revendication 2, dans lequel le substrat support (10) comprend un premier matériau identique à celui de la couche semi-conductrice monocristalline (12) et la couche intermédiaire (11) comprend un second matériau différent du premier matériau, l’épaisseur de ladite couche intermédiaire (11) étant choisie pour que le second matériau conserve le paramétre de maille du premier matériau.
- 4. Procédé selon l’une des revendications 1 à 3, dans lequel la couche semi-conductrice monocristalline (12) est en silicium et la couche intermédiaire (11) est en silicium germanium.
- 5. Procédé selon l’une des revendications 1 à 4, dans lequel l’épaisseur de la couche intermédiaire (11) est comprise entre 5 et 20 nm.
- 6. Procédé selon l’une des revendications 1 à 5, dans lequel la couche de matériau semi-conducteur contraint (20) comprend du silicium-germanium.
- 7. Procédé selon la revendication 6, dans lequel ladite couche de semi-conducteur contraint (20) est formée par épitaxie sur un substrat de base (21) en silicium.
- 8. Procédé selon l’une des revendications 1 à 7, dans lequel, à l’issue de l’étape (d), l’épaisseur de la couche diélectrique (13, 22) comprise entre la couche semi-conductrice monocristalline transférée (12) et la couche de matériau semi-conducteur contraint (20) est inférieure ou égale à 50 nm, de préférence inférieure ou égale à 25 nm.
- 9. Procédé selon l’une des revendications 1 à 8, dans lequel l’étape (a) comprend une implantation d’espèces ioniques dans le substrat donneur (1) de sorte à former une zone de fragilisation (14) s’étendant dans le substrat support (10), et l’étape (d) comprend le détachement du substrat donneur le long de ladite zone de fragilisation (14), de sorte à transférer sur le substrat receveur (2) la couche semi-conductrice monocristalline (12), la couche intermédiaire (11) et une portion (15) du substrat support.
- 10. Procédé selon l’une des revendications 1 à 9, dans lequel : - l’étape (b) comprend en outre la formation, sur la couche de matériau semi-conducteur contraint (20) du substrat receveur, d’une couche de collage (22) diélectrique ou constituée du même matériau monocristallin relaxé que la couche semi-conductrice monocristalline (12) du substrat donneur, et - à l’étape (c), ladite couche de collage (22) est à l’interface de collage entre le substrat donneur (1) et le substrat receveur (2).
- 11. Procédé selon la revendication 10, dans lequel le substrat donneur (1) comprend une première couche diélectrique (13) sur la couche semi-conductrice monocristalline (12).
- 12. Procédé selon la revendication 11, dans lequel la couche de collage (22) formée sur le substrat receveur est une seconde couche diélectrique, la première et la seconde couche diélectrique (13, 22) formant ensemble une couche électriquement isolante enterrée du substrat semi-conducteur contraint sur isolant.
- 13. Procédé selon l’une des revendications 10 à 12, dans lequel la couche de collage (22) comprend un oxyde ou un nitrure d’un matériau semi-conducteur.
- 14. Procédé selon l’une des revendications 12 ou 13, dans lequel ladite couche de collage (22) est formée par dépôt sur la couche (20) de matériau semi-conducteur contraint du substrat receveur.
- 15. Procédé selon l’une des revendications 12 à 14, dans lequel la couche de collage (22) présente une épaisseur comprise entre 1 et 30 nm.
- 16. Procédé selon l’une des revendications 10 ou 11, dans lequel la couche de collage (22) est formée par épitaxie du même matériau semi-conducteur que la couche semi-conductrice monocristalline sur la couche de matériau semi-conducteur contraint.
- 17. Procédé selon la revendication 16, dans lequel l’épaisseur de la couche de collage (22) est comprise entre 1 et 20 nm.
- 18. Procédé selon l’une des revendications 1 à 17, dans lequel la découpe de ladite portion de l’empilement est réalisée au moyen de tranchées d’isolation (T) s’étendant dans le substrat receveur (2) au-delà de la couche de matériau semi-conducteur contraint (20).
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1654369A FR3051596B1 (fr) | 2016-05-17 | 2016-05-17 | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant |
| PCT/EP2017/061793 WO2017198687A1 (fr) | 2016-05-17 | 2017-05-17 | Procédé de fabrication d'un substrat contraint semi-conducteur sur isolant |
| JP2018560481A JP6949879B2 (ja) | 2016-05-17 | 2017-05-17 | 歪みセミコンダクタ・オン・インシュレータ（ｓｔｒａｉｎｅｄ ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板の製造方法 |
| US16/301,276 US10957577B2 (en) | 2016-05-17 | 2017-05-17 | Method for fabricating a strained semiconductor-on-insulator substrate |
| SG11201809861XA SG11201809861XA (en) | 2016-05-17 | 2017-05-17 | Method for fabricating a strained semiconductor-on-insulator substrate |
| TW106116265A TWI711118B (zh) | 2016-05-17 | 2017-05-17 | 用於製作應變式絕緣體上半導體底材之方法 |
| EP17729386.7A EP3459107B1 (fr) | 2016-05-17 | 2017-05-17 | Procédé de fabrication d'un substrat contraint semi-conducteur sur isolant |
| CN201780030016.9A CN109155278B (zh) | 2016-05-17 | 2017-05-17 | 制造应变绝缘体上半导体衬底的方法 |
| US17/207,202 US11728207B2 (en) | 2016-05-17 | 2021-03-19 | Method for fabricating a strained semiconductor-on-insulator substrate |
| US18/449,298 US20230386896A1 (en) | 2016-05-17 | 2023-08-14 | Method for fabricating a strained semiconductor-on-insulator substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1654369A FR3051596B1 (fr) | 2016-05-17 | 2016-05-17 | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3051596A1 true FR3051596A1 (fr) | 2017-11-24 |
| FR3051596B1 FR3051596B1 (fr) | 2022-11-18 |
Family
ID=56322203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1654369A Active FR3051596B1 (fr) | 2016-05-17 | 2016-05-17 | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant |
Country Status (8)
| Country | Link |
|---|---|
| US (3) | US10957577B2 (fr) |
| EP (1) | EP3459107B1 (fr) |
| JP (1) | JP6949879B2 (fr) |
| CN (1) | CN109155278B (fr) |
| FR (1) | FR3051596B1 (fr) |
| SG (1) | SG11201809861XA (fr) |
| TW (1) | TWI711118B (fr) |
| WO (1) | WO2017198687A1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10833194B2 (en) | 2010-08-27 | 2020-11-10 | Acorn Semi, Llc | SOI wafers and devices with buried stressor |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3051596B1 (fr) * | 2016-05-17 | 2022-11-18 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant |
| WO2020000376A1 (fr) * | 2018-06-29 | 2020-01-02 | 长江存储科技有限责任公司 | Structure semi-conductrice et son procédé de formation |
| US11610808B2 (en) * | 2019-08-23 | 2023-03-21 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor wafer with low defect count and method for manufacturing thereof |
| CN112447771B (zh) * | 2020-10-16 | 2023-12-01 | 广东省大湾区集成电路与系统应用研究院 | GeSiOI衬底及其制备方法、GeSiOI器件及其制备方法 |
| US11532642B2 (en) * | 2020-12-14 | 2022-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-function substrate |
| US11955374B2 (en) * | 2021-08-29 | 2024-04-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming SOI substrate |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1443550A1 (fr) * | 2003-01-29 | 2004-08-04 | S.O.I. Tec Silicon on Insulator Technologies S.A. | Procédé de fabrication d'une couche cristalline contrainte sur isolant, structure semiconductrice servant à ladite fabrication et structure semiconductrice ainsi fabriquée |
| US20040256700A1 (en) * | 2003-06-17 | 2004-12-23 | International Business Machines Corporation | High-performance CMOS devices on hybrid crystal oriented substrates |
| US20050153524A1 (en) * | 2004-01-12 | 2005-07-14 | Sharp Laboratories Of America, Inc. | Strained silicon on insulator from film transfer and relaxation by hydrogen implantation |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4521542B2 (ja) * | 1999-03-30 | 2010-08-11 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体基板 |
| FR2842350B1 (fr) * | 2002-07-09 | 2005-05-13 | Procede de transfert d'une couche de materiau semiconducteur contraint | |
| US6911379B2 (en) * | 2003-03-05 | 2005-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming strained silicon on insulator substrate |
| US6830962B1 (en) * | 2003-08-05 | 2004-12-14 | International Business Machines Corporation | Self-aligned SOI with different crystal orientation using wafer bonding and SIMOX processes |
| US6815278B1 (en) * | 2003-08-25 | 2004-11-09 | International Business Machines Corporation | Ultra-thin silicon-on-insulator and strained-silicon-direct-on-insulator with hybrid crystal orientations |
| US7087965B2 (en) * | 2004-04-22 | 2006-08-08 | International Business Machines Corporation | Strained silicon CMOS on hybrid crystal orientations |
| US7767541B2 (en) * | 2005-10-26 | 2010-08-03 | International Business Machines Corporation | Methods for forming germanium-on-insulator semiconductor structures using a porous layer and semiconductor structures formed by these methods |
| EP2333824B1 (fr) * | 2009-12-11 | 2014-04-16 | Soitec | Fabrication de dispositifs SOI mince |
| US9406798B2 (en) | 2010-08-27 | 2016-08-02 | Acorn Technologies, Inc. | Strained semiconductor using elastic edge relaxation of a stressor combined with buried insulating layer |
| US10079170B2 (en) * | 2014-01-23 | 2018-09-18 | Globalwafers Co., Ltd. | High resistivity SOI wafers and a method of manufacturing thereof |
| FR3051596B1 (fr) * | 2016-05-17 | 2022-11-18 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant |
| FR3051595B1 (fr) * | 2016-05-17 | 2022-11-18 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant |
-
2016
- 2016-05-17 FR FR1654369A patent/FR3051596B1/fr active Active
-
2017
- 2017-05-17 SG SG11201809861XA patent/SG11201809861XA/en unknown
- 2017-05-17 TW TW106116265A patent/TWI711118B/zh active
- 2017-05-17 CN CN201780030016.9A patent/CN109155278B/zh active Active
- 2017-05-17 WO PCT/EP2017/061793 patent/WO2017198687A1/fr unknown
- 2017-05-17 JP JP2018560481A patent/JP6949879B2/ja active Active
- 2017-05-17 EP EP17729386.7A patent/EP3459107B1/fr active Active
- 2017-05-17 US US16/301,276 patent/US10957577B2/en active Active
-
2021
- 2021-03-19 US US17/207,202 patent/US11728207B2/en active Active
-
2023
- 2023-08-14 US US18/449,298 patent/US20230386896A1/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1443550A1 (fr) * | 2003-01-29 | 2004-08-04 | S.O.I. Tec Silicon on Insulator Technologies S.A. | Procédé de fabrication d'une couche cristalline contrainte sur isolant, structure semiconductrice servant à ladite fabrication et structure semiconductrice ainsi fabriquée |
| US20040256700A1 (en) * | 2003-06-17 | 2004-12-23 | International Business Machines Corporation | High-performance CMOS devices on hybrid crystal oriented substrates |
| US20050153524A1 (en) * | 2004-01-12 | 2005-07-14 | Sharp Laboratories Of America, Inc. | Strained silicon on insulator from film transfer and relaxation by hydrogen implantation |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10833194B2 (en) | 2010-08-27 | 2020-11-10 | Acorn Semi, Llc | SOI wafers and devices with buried stressor |
| US11322615B2 (en) | 2010-08-27 | 2022-05-03 | Acorn Semi, Llc | SOI wafers and devices with buried stressor |
| US11791411B2 (en) | 2010-08-27 | 2023-10-17 | Acorn Semi, Llc | Relating to SOI wafers and devices with buried stressors |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109155278A (zh) | 2019-01-04 |
| SG11201809861XA (en) | 2018-12-28 |
| TWI711118B (zh) | 2020-11-21 |
| TW201806075A (zh) | 2018-02-16 |
| WO2017198687A1 (fr) | 2017-11-23 |
| US10957577B2 (en) | 2021-03-23 |
| EP3459107B1 (fr) | 2019-12-18 |
| EP3459107A1 (fr) | 2019-03-27 |
| CN109155278B (zh) | 2023-06-27 |
| US20230386896A1 (en) | 2023-11-30 |
| JP6949879B2 (ja) | 2021-10-13 |
| JP2019521510A (ja) | 2019-07-25 |
| US11728207B2 (en) | 2023-08-15 |
| US20200321243A1 (en) | 2020-10-08 |
| US20210225695A1 (en) | 2021-07-22 |
| FR3051596B1 (fr) | 2022-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR3051596A1 (fr) | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant | |
| EP1923912B1 (fr) | Procédé de fabrication d'une structure microtechnologique mixte | |
| FR2973158A1 (fr) | Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences | |
| FR2855909A1 (fr) | Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat | |
| WO2005086226A1 (fr) | Traitement thermique d’amelioration de la qualite d’une couche mince prelevee | |
| EP1344249A1 (fr) | Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible | |
| WO2007045759A1 (fr) | Traitement d'une couche de germanium collee a un substrat | |
| EP1922752A1 (fr) | Procede de report d'une couche mince sur un support | |
| FR3098642A1 (fr) | procédé de fabrication d'une structure comprenant une couche mince reportée sur un support muni d’une couche de piégeage de charges | |
| EP3847693B1 (fr) | Procede de fabrication d'un dispositif cfet | |
| WO2010049657A1 (fr) | Procede de formation d'une couche monocristalline dans le domaine micro-electronique | |
| FR3049763A1 (fr) | ||
| FR3051595A1 (fr) | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant | |
| FR2880988A1 (fr) | TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE | |
| EP1631982A1 (fr) | Procede d obtention d une couche tres mince par amincissement par auto-portage provoque | |
| FR2860340A1 (fr) | Collage indirect avec disparition de la couche de collage | |
| EP3568869B1 (fr) | Substrat pour capteur d'image de type face avant et procédé de fabrication d'un tel substrat | |
| FR2977075A1 (fr) | Procede de fabrication d'un substrat semi-conducteur, et substrat semi-conducteur | |
| EP1786025B1 (fr) | Procédé de formation de couches non-contraintes | |
| FR3064398B1 (fr) | Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure | |
| FR3061803B1 (fr) | Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat | |
| EP4088312B1 (fr) | Procédé de fabrication d'une structure de type semi-conducteur sur isolant pour applications radiofréquences | |
| FR3120737A1 (fr) | Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire | |
| FR2933235A1 (fr) | Substrat bon marche et procede de fabrication associe | |
| FR3031236A1 (fr) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20171124 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| PLFP | Fee payment |
Year of fee payment: 4 |
|
| PLFP | Fee payment |
Year of fee payment: 5 |
|
| PLFP | Fee payment |
Year of fee payment: 6 |
|
| PLFP | Fee payment |
Year of fee payment: 7 |
|
| PLFP | Fee payment |
Year of fee payment: 8 |
|
| PLFP | Fee payment |
Year of fee payment: 9 |