Nothing Special   »   [go: up one dir, main page]

WO2005086226A1 - Traitement thermique d’amelioration de la qualite d’une couche mince prelevee - Google Patents

Traitement thermique d’amelioration de la qualite d’une couche mince prelevee Download PDF

Info

Publication number
WO2005086226A1
WO2005086226A1 PCT/FR2005/000541 FR2005000541W WO2005086226A1 WO 2005086226 A1 WO2005086226 A1 WO 2005086226A1 FR 2005000541 W FR2005000541 W FR 2005000541W WO 2005086226 A1 WO2005086226 A1 WO 2005086226A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
donor
bonding
donor wafer
sampled
Prior art date
Application number
PCT/FR2005/000541
Other languages
English (en)
Other versions
WO2005086226A8 (fr
Inventor
Nicolas Daval
Takeshi Akatsu
Nguyet-Phuong Nguyen
Olivier Rayssac
Konstantin Bourdelle
Original Assignee
S.O.I.T.E.C Silicon On Insulator Technologies
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR0402340A external-priority patent/FR2867307B1/fr
Application filed by S.O.I.T.E.C Silicon On Insulator Technologies filed Critical S.O.I.T.E.C Silicon On Insulator Technologies
Priority to JP2007501318A priority Critical patent/JP2007526644A/ja
Priority to EP05737043A priority patent/EP1733423A1/fr
Publication of WO2005086226A1 publication Critical patent/WO2005086226A1/fr
Priority to US11/233,318 priority patent/US20060014363A1/en
Publication of WO2005086226A8 publication Critical patent/WO2005086226A8/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Definitions

  • the present invention relates to a method of forming a structure comprising a layer taken from a donor wafer, the donor wafer comprising before sampling a first layer of a semiconductor material comprising germanium, the method comprising the following successive steps : (a) formation of a weakening zone in the thickness of said first layer comprising germanium; (b) bonding of the donor wafer to a recipient wafer; I (c) supply of energy to weaken the donor wafer at the level of the embrittlement zone, this supply of energy possibly leading to separation of the layer removed from the donor wafer at the level of the embrittlement zone and thus to remove a layer comprising the remaining part of the first layer; (d) treatment of the sampled layer.
  • Step (a) can be carried out by simple implantation of a single atomic species (for example of hydrogen) or by co-implantation of at least two different atomic species (for example of hydrogen and of helium), with an appropriate dosage and implantation energy of the species to be implanted.
  • a single atomic species for example of hydrogen
  • co-implantation of at least two different atomic species for example of hydrogen and of helium
  • Step (b) of 'bonding the donor wafer to the receiving plate is typically done at the surface of the donor wafer which has undergone the implantation, via a bonding layer of dielectric material, such as SiO 2 .
  • the bonding techniques typically used by those skilled in the art include a first bonding by molecular adhesion. We can refer to the document "Semiconductor Wafer Bonding Science and
  • step (c) energy is supplied in thermal form to weaken the donor wafer at the embrittlement zone. This supply of thermal energy is likely to lead to the separation of the layer removed from the donor wafer at the embrittlement zone. thermal and / or mechanical form, may however be necessary to effectively separate the sampled layer, and consequently make it possible to detach and transfer it to the receiving wafer, thus making it possible to form a semiconductor-over-insulating structure
  • SeOI such as an SOI structure (in the case where the sampled layer is made of silicon), SiGeOI (in the case where the sampled layer is made of germanium silicon), GeOI (in the case where the sampled layer is made of germanium), SGOI (in the case where the sampled layer comprises a layer of SiGe on which is placed a layer of constrained silicon), or sSOI (in the case where the sampled layer is in constrained silicon).
  • SOI structure in the case where the sampled layer is made of silicon
  • SiGeOI in the case where the sampled layer is made of germanium silicon
  • GeOI in the case where the sampled layer is made of germanium
  • SGOI in the case where the sampled layer comprises a layer of SiGe on which is placed a layer of constrained silicon
  • sSOI in the case where the sampled layer is in constrained silicon
  • a semiconductor-on-insulator structure 30 is schematically represented (consisting of a receiving plate 20 covered with the sampled layer 1 by means of an electrically insulating layer 5) which has, in its part semiconductor (ie the sampled layer 1), such a reduction in crystal quality.
  • the sampled layer 1 comprises a defective zone 1A, this defective zone 1A comprising crystalline defects and an existing surface roughness.
  • the defective zone 1A has a thickness typically around 150 nm for an atomic implantation of hydrogen.
  • the implantation step may have caused in the sampled layer 1 a reduction in the crystal quality.
  • Step (d) of processing the sampled layer 1 is then necessary to remove this defective zone 1A, and thus recover at least part of the healthy zone 1B of the sampled layer 1.
  • CMP polishing mechanical or I mechanical-chemical planarization
  • sacrificial oxidation is conventionally understood to mean a step comprising the operations of oxidizing the defective zone and removing the oxide layer then formed by means of chemical etching (for example by using hydrofluoric acid HF).
  • chemical etching for example by using hydrofluoric acid HF.
  • a four-step process is disclosed in document US2004 / 0053477, in which the sample of a strained Si layer is taken from a donor plate comprising a buffer layer of SiGe.
  • Step (a) consists of implanting in the buffer layer and step (d) comprises removing the removed part of the buffer layer by polishing the SiGe surface and then selective etching of SiGe with respect to constrained Si.
  • step (d) notably allows the desired layer to be obtained in the end with a good surface quality, without risking damaging it too much (which could be the case if a single polishing were used).
  • the chemical etching implemented during this step (d) can in certain cases cause problems of at least partial detachment of the bonding interface (bonding carried out during step (b)).
  • the chemical etching of step (d) can in particular delaminate at the edge of the bonding layer, that is to say attacking the latter at its level with the edge of the structure produced.
  • this chemical etching requires prior preparation of the etching surface, typically carried out by mechanical polishing means. Indeed, this preparation for etching is still necessary to make up for some of the significant roughness which could subsequently cause etching that is too inhomogeneous, capable of creating through defects or holes in the remaining layer, but also making the free face of the final product rough. In addition, the presence of defects throughout the thickness of the sampled layer (and not only in the thickness of the defective zone) is also liable to cause inhomogeneous etching. However, the successive actions of polishing and chemical etching make the post-detachment finishing step (d) (as well as the entire sampling process) long, complex and costly from an economic point of view.
  • a first object of the invention is to reduce the duration, the economic cost, and the number of treatment means, during step (d), of a sampled layer, and in particular no longer use mechanical means for polishing.
  • a second objective of the invention is to produce a structure, such as a semiconductor-on-insulator SeOl structure, by taking a layer of semiconductor material comprising Ge, such as in particular a layer of SiGe.
  • a third objective is to produce such a structure from a layer of better quality sampled.
  • a fourth objective of the invention is to reduce the amount of material sacrificed during the treatment of the layer removed.
  • a fifth objective of the invention is to propose a simple method for processing the sampled layer and which is easily integrated into the whole of the Smart-Cut® type sampling process.
  • the present invention attempts to overcome these problems by proposing, according to a first aspect, a method of forming a structure comprising a layer taken from a donor wafer, the donor wafer comprising before taking a first layer of a semiconductor material comprising germanium, the method comprising the following steps: (a) forming a weakening zone in the thickness of said first layer comprising germanium; (b) bonding of the donor wafer to a recipient wafer; (c) supply of energy to weaken the donor plate at the level of the weakening zone, characterized in that step (a) is carried out by subjecting the donor plate to a co-implantation of at least two different atomic species , and in that step (c) is carried out by implementing a heat treatment at a temperature between 300
  • step (c) is carried out at a temperature between 325 ° C and 375 ° C for about two hours ;
  • the heat input from step (c) can lead to the separation of the donor wafer at the level of the embrittlement zone and thus to the removal of a layer comprising a part of the first layer;
  • step (c) further comprises, after step (c), a step of additional energy supply adapted to separate the donor wafer at the embrittlement zone; - the additional energy supply is a thermal and / or mechanical supply;
  • step (b) further comprises, before step (b), a step implemented by plasma activation so as to strengthen the bonding;
  • - the co-location of step (a) is a co-location of helium and hydrogen;
  • - the dosages of helium and hydrogen are chosen so that the helium dose represents 30 to 70% of the total dose, preferably 40 to 60% of the total dose;
  • the donor wafer comprising before removal a second layer of a material different from that of said first layer, the etching operation is a selective etching of the remaining part after separation of the first layer from said second layer;
  • a sacrificial oxidation is carried out of at least part of the remaining part of the first layer capable of removing material from said remaining part and strengthening the bonding interface;
  • the method further comprises, after step (d), a crystal growth adapted to thicken said second layer;
  • the first layer is made of Si1-xGex with 0 ⁇ x ⁇ 1 and the donor plate has a second layer (2) made of elastically constrained Si.
  • the donor wafer comprises a support substrate in solid Si, a buffer structure in SiGe, a first layer (1) comprising Si1-xGex (x ⁇ O) and a second layer (2) in constrained Si; -
  • the first layer is made of Si1-xGex with 0 ⁇ x ⁇ 1
  • the donor plate (10) further comprises a second layer of elastically constrained Si and a third layer of S - x Ge x on the second layer.
  • Step (d) comprises a selective etching of the remaining part of the first layer (1) with respect to the second layer (2).
  • the donor plate (10) comprises a support substrate in solid Si, a buffer structure in SiGe, and a multilayer structure comprising alternately first layers (1A, 1 B, 1 C, 1 D, 1 E) in Si 1-x Ge x (x ⁇ O) and second layers (2A, 2B, 2C, 2D, 2E) in constrained Si, so that a plurality of samples can be taken from the same donor wafer (10).
  • the method further comprises, before step (a), the formation of the strained layer at a deposition temperature between about 450 ° C and about 650 ° C.
  • the method further comprises, before step (b), a step of forming a bonding layer on the donor wafer and / or on the receiving wafer, the bonding layer comprising an electrically insulating material, such as by example of SiO 2 , Si 3 N 4 or Si x O y N 2 .
  • the invention proposes an application of said method for forming a structure, to the formation of a semiconductor-aur-insulator structure of the sSI, SGOI, SiGeOI or GeOI type.
  • the invention proposes a semiconductor-on-insulator structure obtained after having implemented all the steps (a), (b) and (c) of the method according to the first aspect of the invention, and after removing the contact of the sampled layers with the remaining part of the donor wafer, this structure having low frequency and high frequency roughness less than 30 A RMS, as measured in profilometry 500 microns and AFM 2 * 2 // m 2 , anywhere on the plate.
  • - Figure 1 shows a schematic sectional view of a semiconductor-on-insulator structure obtained after the implementation of a process
  • Smart-Cut® according to the state of the art
  • - Figure 2 shows a sectional view obtained by TEM by the Applicant of a semiconductor-on-insulator structure obtained after the implementation of a method according to the invention
  • - Figures 3a to 3e schematically represent the different steps of a method according to the invention to form a structure comprising a layer taken from Smart-Cut®
  • - Figures 4a and 4b schematically show a first variant according to the invention
  • - Figures 5a and 5b schematically show a second variant according to the invention
  • - Figure 6 illustrates the presence of pore type defects in a structure for which a post-separation heat treatment at 600 ° C has been implemented.
  • FIGS. 3a to 3e a first method of sampling of a first layer 1 in SH- x Ge x (with xe] 0; 1]) and of a second layer 2 in elastically constrained Si is illustrated, starting from of a donor plate 10, to transfer them to a receiving plate 20, according to the invention.
  • a donor wafer 10 comprising the first layer 1 in Si ⁇ - x Ge x and the second layer 2 in Si forced to take, is illustrated.
  • a donor wafer 10 including Si-i- x Ge x comprises a solid Si substrate 5 on which has been formed, for example by crystal growth, a SiGe buffer structure (not shown) composed of different layers .
  • the latter may have a gradual change in thickness of its composition in Ge, ranging from 0% at the level of the solid Si substrate to approximately 100 ⁇ % at the interface with the first layer 1 in Si 1- x Ge x (also preferentially formed by crystal growth).
  • a second layer 2 of constrained Si is formed on the first layer 1 of Si ⁇ -x Ge x . In a first case, the growth of the second layer 2 is carried out in situ, directly in continuation of the formation of the first layer 1.
  • the growth of the second layer 2 is produced after a slight stage of surface preparation of the underlying adaptation layer 2, for example by CMP polishing.
  • the second Si layer 2 is advantageously formed by epitaxy using known techniques such as CVD and MBE techniques (abbreviations of "Chemical Vapor Deposition” and "Molecular Beam Epitaxy”).
  • the silicon included in the second layer 2 is then forced by this first layer 1 to increase its nominal lattice parameter to make it substantially identical to that of its growth substrate and thus present internal elastic stresses in tension.
  • a too large layer thickness, greater than a critical equilibrium thickness would indeed cause a relaxation of the stress in the thickness of the film towards the nominal mesh parameter of the silicon and / or a generation of faults.
  • the critical equilibrium thickness is effectively linked to the temperature of deposition: it is all the more important as the deposition is carried out at low temperature).
  • a weakening zone 4 is then formed in the donor plate 10 under the second layer 2.
  • an implantation can be carried out to form the weakening zone in the thickness of the first layer 1 in Si- ⁇ -x Ge x (as shown in Figure 3b).
  • This weakening zone 4 is formed by implantation of atomic species whose dosage, nature, and energy are chosen so as to determine an implant depth and a weakening level.
  • the parameters determining the implantation of atomic species are adjusted so as to minimize the roughness appearing at the level of the embrittlement zone 4 after detachment. Indeed, the magnitude of the post-detachment roughness is partly caused by the parameters defining the implantation used, as we will see later.
  • the implantation of atomic species is a co-implantation of atomic species (ie an implantation of, mainly, at least two different atomic species), such as for example a co-implantation of hydrogen. , and helium or argon or another rare gas or another suitable gas.
  • atomic species ie an implantation of, mainly, at least two different atomic species
  • the weakening zone 4 is generally finer than in the case of a simple implantation.
  • the use of co-implantation will above all make it possible to obtain a post-detachment roughness less than the roughness obtained with a simple implantation of hydrogen or helium.
  • the total dose in co-implantation thus typically represents 1/3 of the dose in implantation of a single species.
  • the energy of the implantation is chosen so as to have an implant depth close to the depth of the first layer 1.
  • an implant depth of the order of 300 to 600 nanometers can be obtained.
  • the doses of helium and hydrogen are chosen so that the dose of helium represents 30 to 70% of the total dose, preferably 40 to 60% of the total dose.
  • a step of bonding a receiving plate 20 with the side of the donor plate 10 having undergone co-implantation is carried out.
  • the receiving plate 20 can be made of solid Si or other materials.
  • a bonding layer may be formed, such as a layer comprising Si0 2 , Si 3 N4, Si x O y N z on one and / or the other of the Respective surfaces to be glued.
  • the technique used to form this bonding layer may be a deposit, in order to avoid any deterioration of the stresses in the second layer; 2 or any consequent diffusion in the first layer 1.
  • a preparation of the surfaces to be bonded can optionally be implemented, using known techniques of cleaning and preparation surface such as SC1 and SC2 solutions, ozonated solutions, etc. Bonding as such can firstly be carried out by molecular adhesion, being able to take account of the hydrophilicity which each of the two surfaces to be bonded presents. We can also implement plasma activation of one or both bonding surfaces just before bonding.
  • Plasma activation makes it possible in particular to create pendant bonds, for example on an oxide surface, on the treated surface or surfaces, and therefore increases the bonding forces to be produced and reduces the number of defects at the bonding interface 6, as well as their influence on the quality of the collage.
  • Such reinforcement of the bonding interface 6 will also have the advantage of making this interface much more resistant to the chemical attack of a subsequent etching (implemented at the time of the finishing of the surface of the sampled layer, by example during a selective etching step or a sacrificial oxidation step), and avoid delamination problems at the edge as previously discussed, which can typically occur for a bonding energy of less than about 0.8 J / m 2 .
  • plasma activation can be implemented so that in the end, after bonding and after removal, the bonding energy is greater than or equal to about 0.8 J / m 2 .
  • the plasma can for example be obtained from an inert gas, such as Ar or N 2 , or from an oxidizing gas, such as O 2 .
  • Plasma activation can typically be performed at room temperature, below about 100 ° C. The use of this technique therefore also has the advantage of not causing significant problems of the diffusion of Ge from the first layer 1 in SiGe to the second layer
  • step (b) an energy supply in thermal form is implemented during step (c) to weaken the donor wafer at the weakening zone.
  • the thermal budget typically temperature and duration
  • thermal energy also called “thermal embrittlement treatment” thereafter
  • the embrittlement heat treatment is typically implemented at a temperature below 800 ° C, or at least below a limit temperature from which it is considered that the diffusion of Ge in the neighboring layers becomes detrimental.
  • FIG. 3d the separation of the donor plate 10 is shown in a first part 10 ′ comprising a remainder of the first layer 1 ′′ and in a second part 30 comprising the other part of the first layer 1 ′ and the second layer 2.
  • this separation can be carried out thanks to the supply of energy from the embrittlement heat treatment, however, when the supply of energy from the embrittlement heat treatment is not sufficient to lead to separation, the latter can be carried out by means of an additional energy supply (for example in the form of thermal and / or mechanical energy) sufficient to break the weak bonds at the level of the weakening zone 4, and I thus separate the donor wafer .;
  • an additional energy supply for example in the form of thermal and / or mechanical energy
  • the separation can be obtained at temperatures between about 300 ° C and about 600 ° C for longer or shorter times depending on whether, respectively, the temperature is lower or higher.
  • a heat treatment it is possible to implement a heat treatment, directly after separation, with the aim of strengthening the bonding interface 6.
  • this heat treatment for strengthening the bonding is implemented
  • the heat treatment for reinforcing the bonding interface 6 is carried out at a temperature T 2 chosen lower than the temperature from which the Ge diffuses in a non-negligible manner in the thickness of the second layer 2.
  • the heat treatment for reinforcing the bonding interface 6 can thus be carried out at a temperature T 2 chosen less than or equal to about 800 ° C.
  • the temperature T 2 may for example be between 350 ° C and 800 ° C, maintained for 30 minutes to 4 hours.
  • This heat treatment for strengthening the bonding can in particular, but not limited to, be implemented during a sacrificial oxidation step, during which an oxidation of the surface of the rest of the first layer 1 ′ is carried out (typically layer of SiGe) around 600/800 ° C, followed by removal of the oxide formed.
  • sacrificial oxidation thus has the dual objective of strengthening the bonding interface and of removing at least part of the defective zone.
  • This heat treatment for strengthening the bonding is carried out in an inert atmosphere (such as an Ar or N 2 atmosphere), slightly oxidizing or oxidizing.
  • the layers removed then exhibit: - an improvement in the crystalline quality of its damaged parts during implantation (with reference to FIG. 3b) and during separation (with reference to FIG. 3d); - a smoothed surface, especially for high frequency roughness (HF roughness); - a bonding energy greater than approximately 0.8 J / m 2 (without plasma activation). It will be noted that the reduction in the thickness of the defective zone 1A is more particularly observed when the embrittlement zone is formed by co-implantation of atomic species.
  • the surface roughness after detachment is also significantly reduced when a co-implantation is implemented rather than an implantation of a single species. This is mainly due to the fact, already mentioned previously, that the total dose of co-implanted species is much lower than the dose implanted when a single species is implanted.
  • the co-location has the advantage, compared to the establishment of a single species, of reducing the thickness of the defective zone I, which in particular makes it possible to reduce or simplify the finishing treatments put implemented after detachment.
  • co-location also has the advantage of reducing roughness, which also facilitates finishing treatments.
  • such a heat treatment for strengthening the bonding may not be completely satisfactory. The Applicant has observed, in particular for heat treatments carried out at 600 ° C.
  • FIG. 6 shows two views obtained by TEM (respectively on a scale of 10 nm for the top view and 2 nm for the bottom view) of an intermediate structure (intended to ultimately form a
  • the Applicant proposes to carry out the embrittlement heat treatment step by performing a low temperature annealing, at a temperature between 300 ° C and 400 ° C, for example at approximately 350 ° C (+/- 25 ° C), for a period of between approximately 30 minutes and approximately four hours, for example for approximately two hours.
  • a low temperature annealing at a temperature between 300 ° C and 400 ° C, for example at approximately 350 ° C (+/- 25 ° C)
  • said embrittlement treatment may or may not lead to separation of the layer removed from the donor wafer.
  • an additional supply of energy in thermal and / or mechanical form, can be carried out.
  • results of roughness measurement on a SGOI structure at 20% Ge, carried out by the Applicant are presented below and relate to the case of a embrittlement heat treatment for approximately two hours, at a temperature substantially equal to 350 ° C. .
  • the Applicant has thus carried out roughness measurements at both low frequencies (carried out using the Dektak® profilometry tool from the company Veeco Instruments Inc., 500 ⁇ m scanning) and high frequencies (carried out by scanning a surface 2 * 2 ⁇ m 2 with the tip of an AFM microscope with atomic force). The results of these measurements are expressed in average RMS (“Root Mean Square”) values.
  • the treatment at low temperature (typically around 350 ° C.) is only likely to cause a temperature gradient of small amplitude (in comparison with that observed for treatment at higher temperature (for example 500 ° C or 600 ° C) in the oven enclosure.
  • the detachment parameters identified here make it possible in particular to reduce the thickness of the defective zone, to limit the presence of defects and to minimize the surface roughness. In such conditions, any post-detachment finishing steps are facilitated; in particular, the use of a polishing / planarization operation is avoided or at least limited.
  • the healthy zone 1B is much greater in proportion in the SiGeOI obtained. according to the invention only in -; the semiconductor-on-insulator according to the state of the art.
  • a structure 30 is obtained comprising the receiving plate 20, the second layer 2 and the remaining part of the first layer 1 '. This structure 30 has an improved crystalline quality and a reduced roughness, without the need to carry out an intermediate polishing operation.
  • the remaining part 1 ′ is free of pores or other defects, in particular near the surface.
  • an electrically insulating bonding layer has been formed previously, between the second layer 2 and the wafer, receiver 20, one then obtains a SiGe / sSOI or Ge / sSOI structure.
  • a finishing step is then implemented to remove the few slight roughness and the few crystalline defects remaining on the surface, such as the implementation of chemical etching, for example in the context of selective etching of a layer. compared to another or an engraving made during a sacrificial oxidation. Mechanical polishing means implemented prior to chemical etching to reduce surface roughness (and therefore to reduce inhomogeneities between the different points of the front engraving), need not necessarily be provided.
  • the implementation of a co-implantation ensures a much smoother sampling surface than in the case of a simple implantation.
  • the layer V of Si ⁇ - x Ge x is removed in order to obtain a final structure sSOI (cf. FIG. 3e).
  • To selectively remove the layer 1 'of Si ⁇ - x Ge x it will be possible to implement selective etching by using for example HF: H 2 O 2 : CH 3 COOH, SC1 (NH 4 OH / H 2 O 2 / H 2 O), or HNA
  • the etching time is directly correlated with the speed of the etching. It is typically around 5 minutes for 800A to burn with
  • the donor plate 10 comprises, before sampling, a first layer 1 of Si 1-x Ge x , then a second layer 2 of constrained Si j and a third layer 3 in Si ⁇ -x Ge x which is located on the second layer
  • the embrittlement zone is then formed according to the invention under the second layer 2, for example in the first layer 1.
  • Selective etching of the Si ⁇ -x Ge x can then be implemented after detachment, in accordance with what has been seen previously, so as to ultimately produce a 30 SGOI structure (Strained-Silicon-On-Silicon Germanium- On-lnsulator structure, as represented in FIG. 6b) with a first layer 1 made of Si- ⁇ -x Ge x and a second layer 2 in constrained Si.
  • the second layer 1 may optionally be thickened in Si constrained by crystal growth.
  • a second selective chemical etching of the constrained Si can then be carried out, for example by means of chemical species based for example on KOH (potassium hydroxide), NH 4 OH (ammonium hydroxide), TMAH (ammonium tetramethyl hydroxide), ED.P (ethylene diamine / pyrocatechol / pyrazine).
  • the second layer 2 in constrained Si plays here the role only of a stop layer protecting the third 3 in Si 1-x Ge x from the first chemical attack. We then obtain a SiGeOI structure (not shown).
  • the donor plate 10 comprises, before sampling, a multilayer structure comprising alternately first layers 1A, 1 B, 1 C, 1 D, 1 E in S -x Ge x (x ⁇ 0) and second layers 2A, 2B, 2C, 2D, 2E in constrained Si. It is thus possible to carry out a plurality of samples according to the invention from the same donor plate 10, each sample then being followed by recycling of the remaining part of the donor plate 10 in order to prepare it for a new sample. Thus, for example, a first 30A sSOI structure and a second 30B sSOI structure will be formed from the same donor wafer 10.
  • each constrained layer (referenced “2" in Figures 3a to 3e, "1” in Figures 4a and 4b, and “2A”, “2B”, “2C”, “2D” or “2E” in FIGS. 5a and 5b) of the donor plate 10 is thick, that is to say that it has a relatively large thickness without exhibiting relaxation of its elastic stresses.
  • Sio, 8 Geo, 2 can typically reach a thickness comprised between approximately 30 nm and 60 nm without its constraints are relaxed in one way or another. If such a thick constrained layer is thus formed, care must be taken not to exceed a certain limit temperature (which is around the deposition temperature) in the treatments which follow, and in particular the treatments situated between the deposition of the layer and the detachment thereof carried out by Smart-Cut®, in order to avoid loosening of the stresses.
  • a plasma activation before bonding (as discussed above) which is typically done at an ambient temperature below about 100 ° C.
  • At least one bonding layer of dielectric material such as Si0 2
  • this layer of dielectric material subsequently helping (ie after detachment) to keep the elastic stresses.
  • a person skilled in the art can easily transpose the invention presented above to other materials than Si ⁇ -x Ge x or that Si constrained insofar as he knows the properties and the physical quantities associated with these other materials. For example, by taking the steps previously described in I with reference to FIGS.
  • the person skilled in the art will be able to produce a final structure 30 AsGa on insulator, if he chooses a donor wafer 10 whose first layer 1 is made of Ge and the second layer 2 is in AsGa, if it implants (as described above) in the Ge of the first layer 1, if it then transfers the remainder 1 'of Ge and the second layer 2 of AsGa on a receiver plate 20 via an electrically insulating interface, and if it selectively removes the rest 1 ′ of the Ge using known selective etching techniques.
  • One or more stop layers in AIGaN and / or in AIN may possibly have been provided in the GaN layer.
  • selective etching comprising the removal of the GaN located above the barrier layer.
  • a dry etching using a plasma gas comprising CH 2 , H 2 and possibly Ar can burn GaN more quickly than AIN.
  • the barrier layer can then be removed to finally obtain a GaN layer having little surface roughness and good thickness homogeneity. It is also possible in the same way to adapt the method according to the invention to other layers taken from an alloy III-V or 111-V1. It will also be possible to extend all of these materials to those comprising carbon in small quantities (approximately 5%) or dopants.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

L'invention concerne un procédé de formation d'une structure (30) comprenant une couche prélevée (1', 2) à partir d'une plaquette donneuse (10), la plaquette donneuse comportant avant prélèvement une première couche (1) en un matériau semi-conducteur comprenant du germanium, le procédé comprenant les étapes suivantes (a) formation d'une zone de fragilisation (4) dans l'épaisseur de ladite première couche (1) comprenant du germanium; (b) collage de la plaquette donneuse (10) à une plaquette réceptrice (20); (c) apport d'énergie pour fragiliser la plaquette donneuse (10) au niveau de la zone de fragilisation (4), caractérisé en ce que l'étape (a) est réalisée en soumettant la plaquette donneuse à une co-implantation d'au moins deux espèces atomiques différentes, et en ce que l'étape (c) est réalisée en mettant en œuvre un traitement thermique à une température comprise entre 300 °C et 400 °C, pendant 30 minutes à quatre heures.

Description

TRAITEMENT THERMIQUE D'AMELIORATION DE LA QUALITE D'UNE COUCHE MINCE PRELEVEE
La présente invention concerne un procédé de formation d'une structure comprenant une couche prélevée à partir d'une plaquette donneuse, la plaquette donneuse comprenant avant prélèvement une première couche en un matériau semi-conducteur comprenant du germanium, le procédé comprenant les étapes successives suivantes : (a) formation d'une zone de fragilisation dans l'épaisseur de ladite première couche comprenant du germanium ; (b) collage de la plaquette donneuse à une plaquette réceptrice ; I (c) apport d'énergie pour fragiliser la plaquette donneuse au niveau de la zone de fragilisation, cet apport d'énergie pouvant conduire à désolidariser la couche prélevée de la plaquette donneuse au niveau de la zone de fragilisation et ainsi à prélever une couche comprenant la partie restante de la première couche ; (d) traitement de la couche prélevée. Ce type de prélèvement de couches est encore appelé Smart-Cut®, et est connu de l'homme du métier. On pourra en particulier trouver des détails dans nombre de documents déjà publiés, tels que par exemple l'extrait pages 50 et 51 de l'ouvrage « Silicon-on-lnsulator technology : material tools VLSI, second édition » de Jean-Pierre Colinge chez « Kluwer Académie Pubiishers ». L'étape (a) peut être réalisée par simple implantation d'une seule espèce atomique (par exemple d'hydrogène) ou par co-implantation d'au moins deux espèces atomiques différentes (par exemple d'hydrogène et d'hélium), avec un dosage et une énergie d'implantation des espèces à implanter adaptés. L'étape (b) de' collage de la plaquette donneuse à la plaquette réceptrice, se fait typiquement au niveau de la surface de la plaquette donneuse ayant subi l'implantation, par l'intermédiaire d'une couche de collage en matériau diélectrique, tel que du SiO2. Les techniques de collage typiquement employées par l'homme du métier comprennent un premier collage par adhésion moléculaire. On pourra se référer au document "Semiconductor Wafer Bonding Science and
Technology" (Q-Y. Tong et U. Gosele, a Wiley Interscience publication, Johnson Wiley & Sons, Inc.), pour obtenir plus d'informations. Lors de l'étape (c), de l'énergie est apportée sous forme thermique pour fragiliser la plaquette donneuse au niveau de la zone de fragilisation. Cet apport d'énergie thermique est susceptible de conduire à désolidariser la couche prélevée de la plaquette donneuse au niveau de la zone de fragilisation. Un complément d'apport d'énergie, sous forme thermique et/ou mécanique, peut toutefois être nécessaire pour effectivement réaliser la désolidarisation de la couche prélevée, et par conséquent rendre possible son détachement et transfert sur la plaquette réceptrice. On pourra ainsi former une structure semiconducteur-sur-isolant
SeOI, telle qu'une structure SOI (dans le cas où la couche prélevée est en silicium), SiGeOI (dans le cas où la couche prélevée est en silicium germanium), GeOI (dans le cas où la couche prélevée est en germanium), SGOI (dans le cas où la couche prélevée comprend une couche de SiGe sur laquelle est disposée une couche de silicium contraint), ou sSOI (dans le cas où la couche prélevée est en silicium contraint). Il est fréquent d'observer qu'après détachement de la couche prélevée, cette dernière présente des rugosités qui peuvent être importantes, ainsi qu'une diminution de sa qualité cristalline en surface, notamment du fait de l'étape d'implantation et de l'étape de détachement ayant été mises en œuvre antérieurement. En référence à la figure 1 , est schématiquement représentée une structure semiconducteur-sur-isolant 30 (constituée d'une plaquette réceptrice 20 recouverte de la couche prélevée 1 par l'intermédiaire d'une couche isolante électriquement 5) qui présente, dans sa partie semiconductrice (i.e. la couche prélevée 1 ), une telle diminution de qualité cristalline. On peut ainsi observer que la couche prélevée 1 comprend une zone défectueuse 1A, cette zone défectueuse 1A comprenant des défauts cristallins et une rugosité superficielle existants. La zone défectueuse 1A a une épaisseur typiquement autour de 150 nm pour une implantation atomique d'hydrogène. En outre, l'étape d'implantation peut avoir provoqué dans la couche prélevée 1 une diminution de la qualité cristalline. L'étape (d) de traitement de la couche prélevée 1 est alors nécessaire pour retirer cette zone défectueuse 1A, et récupérer ainsi au moins une partie de la zone saine 1B de la couche prélevée 1. On pourra par exemple mettre en œuvre un polissage mécanique ou I une planarisation mécano-chimique (« CMP ») pour rattraper les rugosités de surface, et/ou des étapes d'oxydation sacrificielle de la zone défectueuse
1A. Par oxydation sacrificielle, on entend classiquement une étape comprenant les opérations d'oxydation de la zone défectueuse et de retrait de la couche d'oxyde alors formée au moyen d'une gravure chimique (par exemple en employant de l'acide fluorhydrique HF). Pour illustration, un tel procédé à quatre étapes est divulgué dans le document US2004/0053477, dans lequel on réalise le prélèvement d'une couche de Si contraint à partir d'une plaquette donneuse comprenant une couche tampon en SiGe. L'étape (a) consiste à réaliser l'implantation dans la couche tampon et l'étape (d) comprend l'enlèvement de la partie prélevée de la couche tampon au moyen d'un polissage de la surface en SiGe puis d'une gravure sélective du SiGe vis à vis du Si contraint. La gravure sélective permet notamment d'obtenir au final la couche souhaitée avec une bonne qualité de surface, sans risquer de trop l'endommager (ce qui pourrait être le cas si on mettait en œuvre un unique polissage). Cependant, la gravure chimique mise en œuvre lors de cette étape (d) peut dans certains cas amener des problèmes de décollement au moins partiel de l'interface de collage (collage réalisé lors de l'étape (b)). En effet, la gravure chimique de l'étape (d) peut en particulier délaminer en bord de la couche de collage, c'est à dire attaquer cette dernière au niveau de son affleurement par la tranche de la structure réalisée. On pourra citer par exemple le cas d'un traitement HF sur une structure sSOI (« strained Silicon On Insulator ») comprenant du SiO2 enterré sous le Si contraint, ou le cas d'un traitement H2O2:HF:HAc (HAc étant l'abréviation d'acide acétique) sur une structure SGOI (« Strained Silicon on Silicon Germanium On Insulator »), où les couches de SiGe et de SiO2 enterrées sont susceptibles d'être gravées sous la couche de Si contraint. Une alternative qui pourrait être envisagée pour contourner ce dernier problème serait de diluer plus fortement la solution de gravure de sorte à pouvoir mieux contrôler son action. Mais cette solution , n'est pas satisfaisante du fait qu'elle ne résout pas totalement le problème de délamination et qu'on ralentit sensiblement le procédé. En outre, cette gravure chimique nécessite une préparation préalable de la surface de gravure, typiquement réalisée par des moyens mécaniques de polissage. En effet, cette préparation à la gravure reste nécessaire pour rattraper une partie des rugosités importantes qui pourraient par la suite provoquer une gravure trop inhomogène apte à créer des défauts traversants ou trous dans la couche restante, mais également à rendre la face libre du produit final rugueuse. En outre la présence de défauts dans toute l'épaisseur de la couche prélevée (et pas uniquement dans l'épaisseur de la zone défectueuse) est également susceptible de provoquer une gravure inhomogène. Mais les actions successives d'un polissage et d'une gravure chimique rendent l'étape (d) de finition post-détachement (ainsi que l'ensemble du procédé de prélèvement) longue, complexe et coûteuse d'un point de vue économique. Bien entendu, on aura compris que les problèmes rencontrés lors de la mise en œuvre d'une étape de gravure sélective sont relativement similaires avec ceux rencontrés lors de la mise en œuvre d'une opération de gravure au cours d'une étape d'oxydation sacrificielle, en particulier en ce qui concerne l'inhomogénéité de gravure du fait d'une rugosité superficielle et d'une présence de défauts. Un premier but de l'invention est de diminuer la durée, le coût économique, et le nombre des moyens de traitement, lors de l'étape (d), d'une couche prélevée, et en particulier ne plus utiliser des moyens mécaniques de polissage. Un deuxième objectif de l'invention est de réaliser une structure, telle qu'une structure SeOl semiconducteur-sur-isolant, en venant prélever un une couche en matériau semiconducteur comprenant du Ge, telle que notamment une couche de SiGe. , Un troisième objectif est de réaliser une telle structure à partir d'une couche prélevée de meilleure qualité. Un quatrième objectif de l'invention est de diminuer la quantité de matière sacrifiée lors du traitement de la couche prélevée. Un cinquième objectif de l'invention est de proposer une méthode simple de traitement de la couche prélevée et s'intégrant facilement dans l'ensemble du procédé de prélèvement de type Smart-Cut®. La présente invention tente de pallier ces problèmes en proposant selon un premier aspect, un procédé de formation d'une structure comprenant une couche prélevée à partir d'une plaquette donneuse, la plaquette donneuse comportant avant prélèvement une première couche en un matériau semiconducteur comprenant du germanium, le procédé comprenant les étapes suivantes : (a) formation d'une zone de fragilisation dans l'épaisseur de ladite première couche comprenant du germanium; (b) collage de la plaquette donneuse à une plaquette réceptrice ; (c) apport d'énergie pour fragiliser la plaquette donneuse au niveau de la zone de fragilisation, caractérisé en ce que l'étape (a) est réalisée en soumettant la plaquette donneuse à une co-implantation d'au moins deux espèces atomiques différentes, et en ce que l'étape (c) est réalisée en mettant en oeuvre un traitement thermique à une température comprise entre 300°C et 400°C, pendant 30 minutes à quatre heures. D'autres caractéristiques possibles du procédé selon le premier aspect de l'invention sont les suivantes : - le traitement thermique de l'étape (c) est mis en œuvre à une température comprise entre 325°C et 375°C pendant environ deux heures ; - l'apport thermique de l'étape (c) peut conduire à la désolidarisation de la plaquette donneuse au niveau de la zone de fragilisation et ainsi au prélèvement d'une couche comprenant une partie de' là première couche ; - le procédé selon la revendication* précédente comporte en outre, après l'étape (c), une étape d'apport complémentaire d'énergie adaptée pour désolidariser la plaquette donneuse au niveau de la zone de fragilisation ; - l'apport complémentaire d'énergie est un apport sous forme thermique et ou mécanique ; - le procédé comporte en outre, avant l'étape (b), une étape mise en œuvre par activation plasma de manière à renforcer le collage ; - la co-implantation de l'étape (a) est une co-implantation d'hélium et d'hydrogène ; - les dosages de l'hélium et de l'hydrogène sont choisis de sorte que la dose d'hélium représente 30 à 70% de la dose totale, de préférence 40 à 60% de la dose totale ; - les rugosités BF/HF après désolidarisation de la plaquette donneuse au niveau de la zone de fragilisation sont inférieures à environ 15Â RMS/30 Â RMS, telles que mesurées en profilométrie 500micron/AFM 2*2 m2 ; - le procédé comporte en outre une étape (d) de traitement de la couche prélevée ; - l'étape (d) de traitement comporte une opération de gravure de la couche prélevée ; - l'opération de gravure est mise en œuvre au cours d'une oxydation sacrificielle de la couche prélevée ;
- la plaquette donneuse comprenant avant prélèvement une deuxième couche en un matériau différent de celui de ladite première couche, l'opération de gravure est une gravure sélective de la partie restante après désolidarisation de la première couche vis-à-vis de ladite deuxième couche ;
- préalablement à ladite gravure sélective, on met en œuvre une oxydation sacrificielle d'une partie au moins de la partie restante de la première couche apte à procéder à un retrait de matériau de ladite partie restante et à renforcer l'interface de collage ;
- le procédé comprend en outre, après l'étape (d), une croissance cristalline adaptée pour épaissir ladite deuxième couche ;
- la première couche est en Si1-xGex avec 0 < x < 1 et la plaquette donneuse comporte une deuxième couche (2) en Si contraint élastiquement.
- la plaquette donneuse comprend un substrat support en Si massif, une structure tampon en SiGe, une première couche (1 ) comprenant du Si1-xGex (x ≠O) et une deuxième couche (2) en Si contraint ; - la première couche est en Si1-xGex avec 0 < x < 1 , et la plaquette donneuse (10) comprend en outre une deuxième couche en Si contraint élastiquement et une troisième couche en S -xGex sur la deuxième couche.
- l'étape (d) comprend une gravure sélective de la partie restante de la première couche (1 ) vis à vis de la deuxième couche (2).
- la plaquette donneuse (10) comprend un substrat support en Si massif, une structure tampon en SiGe, et une structure multicouche comprenant alternativement des premières couches (1A,1 B,1 C,1 D,1 E) en Si1-xGex (x ≠ O) et des deuxièmes couches (2A,2B,2C,2D,2E) en Si contraint, de sorte à pouvoir réaliser une pluralité de prélèvements à partir de la même plaquette donneuse (10). - le procédé comprend en outre, avant l'étape (a), la formation de la couche contrainte à une température de dépôt comprise entre environ 450°C et environ 650°C. - le procédé comprend en outre, avant l'étape (b), une étape de formation d'une couche de collage sur la plaquette donneuse et/ou sur la plaquette réceptrice, la couche de collage comprenant un matériau isolant électriquement, tel que par exemple du SiO2, du Si3N4 ou du SixOyN2. Selon un deuxième aspect, l'invention propose une application dudit procédé de formation d'une structure, à la formation d'une structure semiconducteur-aur-isolant du type sSI, SGOI, SiGeOI ou GeOI. I Selon un ι troisième aspect, l'invention propose une structure semiconducteur-sur-isolant obtenue après avoir mis en œuvre toutes les étapes (a), (b) et (c) du procédé selon le premier aspect de l'invention, et après avoir retiré le contact des couches prélevées avec la partie restante de la plaquette donneuse, cette structure présentant des rugosités Basses Fréquences et Hautes Fréquences inférieures à 30 A RMS, telles que mesurées en profilométrie 500 microns et AFM 2*2//m2, en tout endroit de la plaque. D'autres caractéristiques, buts ' et avantages de l'invention apparaîtront mieux à la lecture de la description détaillée suivante de modes de mise en œuvre préférés de celle-ci, donnés à titre d'exemples non limitatifs et faits en référence aux dessins annexés auxquels : - la figure 1 représente une vue en coupe schématique d'une structure semiconducteur-sur-isolant obtenue après la mise en œuvre d'un procédé
Smart-Cut® selon l'état de la technique ; - la figure 2 représente une vue en coupe obtenue par TEM par la Demanderesse d'une structure semiconducteur-sur-isolant obtenue après la mise en œuvre d'un procédé selon l'invention ; - les figures 3a à 3e représentent schématiquement les différentes étapes d'un procédé selon l'invention pour former une structure comprenant une couche prélevée par Smart-Cut® ; - les figures 4a et 4b représentent schématiquement une première variante selon l'invention ; - les figures 5a et 5b représentent schématiquement une deuxième variante selon l'invention ; - la figure 6 illustre la présence de défauts de type pores dans une structure pour laquelle un traitement thermique post désolidarisation à 600°C a été mis en œuvre. Nous représentons ci-dessous des exemples de mises en œuvre de procédés selon l'invention, ainsi que d'applications selon l'invention, basés sur des couches prélevées par Smart-Cut® comprenant du Ge, telles que des couches en SiGe. En référence aux figures 3a à 3e, est illustré un premier procédé de prélèvement d'une première couche 1 en SH-xGex (avec x e ]0 ;1]) et d'une deuxième couche 2 en Si contraint élastiquement, à partir d'une plaquette donneuse 10, pour les transférer sur une plaquette réceptrice 20, selon l'invention. En référence à la figure 3a, une plaquette donneuse 10, comprenant la première couche 1 en Siι-xGex et la deuxième couche 2 en Si contraint à prélever, est illustrée. De manière classique, une plaquette donneuse 10 incluant du Si-i- xGex, comprend un substrat 5 massif en Si sur lequel a été formée, par exemple par croissance cristalline, une structure tampon en SiGe (non représentée) composée de différentes couches. En particulier, cette dernière peut avoir une évolution graduelle en épaisseur de sa composition en Ge, allant de 0% au niveau du substrat massif en Si jusqu'à environ 100x% au niveau de l'interface avec la première couche 1 en Si1-xGex (elle aussi préférentiellement formée par croissance cristalline). Une deuxième couche 2 en Si contraint est formée sur la première couche 1 en Siι-xGex. Dans un premier cas, la croissance de la deuxième couche 2 est réalisée in situ, directement en continuation de la formation de la première couche 1. Dans un deuxième cas, la croissance de la deuxième couche 2 est réalisée après une légère étape de préparation de surface de la couche d'adaptation 2 sous-jacente, par exemple par polissage CMP. La deuxième couche 2 en Si est avantageusement formée par épitaxie en utilisant les techniques connues telles que les techniques CVD et MBE (abréviations respectives de « Chemical Vapor Déposition » et « Molecular Beam Epitaxy »). Le silicium compris dans la deuxième couche 2 est alors obligé par là première couche 1 à augmenter son paramètre de maille nominal pour le rendre sensiblement identique à celui de son substrat de croissance et présenter ainsi des contraintes élastiques internes en tension. Il est nécessaire de former une deuxième couche 2 assez mince : une épaisseur de couche trop importante, supérieure à une épaisseur critique d'équilibre, provoquerait en effet une relaxation de la contrainte dans l'épaisseur du film vers le paramètre de maille nominal du silicium et/ou une génération de défauts. On pourra se référer au document intitulé "High-mobility Si and Ge structures" de Friedrich Schaffler ("Semiconductor Science Technology" 12 (1997) 1515-1549) pour plus de précisions à ce sujet. Toutefois, dans le cas particulier d'un dépôt de matériau contraint à une température suffisamment basse, il est possible de former une telle deuxième couche contrainte 2 ayant une épaisseur plus importante (l'épaisseur critique d'équilibre est effectivement liée à la température de déposition : elle est d'autant plus importante que le dépôt est réalisé à basse température). En référence à la figure 3b, une zone de fragilisation 4 est ensuite formée dans la plaquette donneuse 10 sous la deuxième couche 2. En particulier, une implantation peut être réalisée pour former la zone de fragilisation dans l'épaisseur de la première couche 1 en Si-ι-xGex (tel que cela est représenté sur la figure 3b). Cette zone de fragilisation 4 est formée par implantation d'espèces atomiques dont le dosage, la nature, et l'énergie sont choisis de sorte à déterminer une profondeur d'implant et un niveau de fragilisation. En particulier, les paramètres déterminant l'implantation d'espèces atomiques sont ajustés de sorte à minimiser les rugosités apparaissant au niveau de la zone de fragilisation 4 après détachement. En effet, l'ampleur des rugosités post-détachement est en partie causée par les paramètres définissant l'implantation employée, comme on va le voir par la suite. Ainsi, selon l'invention, l'implantation d'espèces atomiques est une co-implantation d'espèces atomiques (i.e. une implantation de, principalement, au moins deux espèces atomiques différentes), telle que par exemple une co-implantation d'hydrogène, et d'hélium ou d'argon ou d'un autre gaz rare ou d'un autre gaz adapté. Dans le cas d'une co-implantation, la Demanderesse a en effet remarqué que la zone de fragilisation 4 est en général plus fine que dans le cas d'une simple implantation. Le recours à la co-implantation permettra surtout d'obtenir une rugosité post-détachement inférieure aux rugosités obtenues avec une simple implantation d'hydrogène ou d'hélium. On retrouve ici l'un des avantages de la co-implantation, laquelle permet de réaliser le prélèvement d'une couche mince en utilisant une dose totale d'espèces co-implantées inférieure à la dose devant être utilisée lorsque une seule espèce est implantée. La dose totale en co-implantation représente ainsi typiquement 1/3 de la dose en implantation d'une seule espèce. L'énergie de l'implantation est choisie de sorte à avoir une profondeur d'implant voisine de la profondeur de la première couche 1. Ainsi, pour une co-implantation avec de l'hélium à environ 1.1016/cm2 et une énergie comprise entre 50 et 90 keV et de l'hydrogène à 1.1016/cm2 et une énergie comprise entre 20 et 60 keV, on pourra obtenir une profondeur d'implant de l'ordre de 300 à 600 nanomètres. D'une manière générale, les doses d'hélium et d'hydrogène sont choisies de sorte que la dose d'hélium représente 30 à 70% de la dose totale, de préférence 40 à 60% de la dose totale. En référence à la figure 3c, une étape de collage d'une plaquette réceptrice 20 avec le côté de la plaquette donneuse 10 ayant subi la co- implantation, est mise en œuvre. La plaquette réceptrice 20 peut être en Si massif ou en d'autres matériaux. Antérieurement à l'étape d'implantation, une couche de collage pourra être formée, telle qu'une couche comprenant du Si02, du Si3N4, du SixOyNz sur l'une et/ou l'autre des surfaces respectives à coller. Dans le cas ou cette couche doit être formée sur la plaquette donneuse, la technique employée pour former cette couche de collage pourra être un dépôt, afin d'éviter toute détérioration des contraintes dans la deuxième couche; 2 ou toute diffusion conséquente dans la première couche 1. Antérieurement à la mise en contact de la plaquette réceptrice 20 avec la plaquette donneuse 10, une préparation des surfaces à coller peut éventuellement être mise en œuvre, employant les techniques connues de nettoyage et de préparation de surface telles que des solutions SC1 et SC2, des solutions ozonées, etc. Le collage en tant que tel peut être en premier lieu réalisé par adhésion moléculaire, en pouvant tenir compte de l'hydrophilie que présente chacune des deux surfaces à coller. On pourra aussi mettre en œuvre une activation plasma d'une ou des deux surfaces de collage juste avant de réaliser le collage. Une activation plasma permet notamment de créer des liaisons pendantes, par exemple sur une surface d'oxyde, sur la ou les surfaces traitées, et donc augmente les forces du collage à réaliser et réduit le nombre de défauts à l'interface de collage 6, ainsi que leur influence sur la qualité du collage. Un tel renforcement de l'interface de collage 6 aura aussi comme avantage de rendre alors cette interface beaucoup plus résistante à l'attaque chimique d'une gravure ultérieure (mise en œuvre au moment de la finition de la surface de la couche prélevée, par exemple au cours d'une étape de gravure sélective ou d'une étape d'oxydation sacrificielle), et éviter des problèmes de délamination en bord tels que discutés auparavant, qui peuvent typiquement apparaître pour une énergie de collage inférieure à environ 0,8 J/m2. En particulier, l'activation plasma peut être mise en œuvre pour qu'au final, après collage et après prélèvement, l'énergie de collage soit supérieure ou égale à environ 0,8 J/m2. Le plasma peut être par exemple obtenu à partir d'un gaz inerte, comme l'Ar ou le N2, ou à partir d'un gaz oxydant, comme O2. L'activation plasma peut typiquement être réalisée à une température ambiante, inférieure à environ 100°C. L'utilisation de cette technique a donc aussi comme avantage de ne pas provoquer de problèmes notables de I diffusion de Ge de la première couche 1 en SiGe vers la deuxième couche
2 en Si contraint (d'une manière générale, la diffusion du Ge commence généralement à être importante dans l'épaisseur des couches voisines pour des températures bien plus élevées, typiquement de l'ordre de 800°C ou plus). La durée du traitement plasma est très rapide, typiquement inférieure à 1 minute. L'équipement utilisé sera par exemple un équipement standard de gravure plasma de type RIE, ICP-RIE, ou autre. Après l'étape (b) de collage, un apport d'énergie sous forme thermique est mis en œuvre au cours de l'étape (c) pour fragiliser la plaquette donneuse au niveau de la zone de fragilisation. On notera que le budget thermique (typiquement température et durée) de cet apport d'énergie thermique (également dénommé « traitement thermique de fragilisation » par la suite) peut en particulier, mais non nécessairement, conduire à désolidariser la couche prélevée de la plaquette donneuse au niveau de la zone de fragilisation. Le traitement thermique de fragilisation est typiquement mis en œuvre à une température inférieure à 800°C, ou tout du moins inférieure à une température limite à partir de laquelle on considère que la diffusion du Ge dans les couches voisines devient préjudiciable. En référence à la figure 3d, on a représenté la désolidarisation de la plaquette donneuse 10 en une première partie 10' comprenant un reste de la première couche 1" et en une deuxième partie 30 comprenant l'autre partie de la première couche l' et la deuxième couche 2. Comme déjà mentionné ci-dessus, cette désolidarisation peut être réalisée grâce à l'apport d'énergie du traitement thermique de fragilisation. Toutefois, lorsque l'apport d'énergie du traitement thermique de fragilisation n'est pas suffisant pour conduire à la désolidarisation, cette dernière peut être réalisée grâce à un apport d'énergie complémentaire (par exemple sous la forme d'une énergie thermique et/ou mécanique) suffisant pour casser les liaisons faibles au niveau de la zone de fragilisation 4, et I ainsi désolidariser la plaquette donneuse.; En particulier, cet apport supplémentaire, lorsque réalisé sous forme thermique, peut alors être suffisant pour provoquer, au niveau de la zone de fragilisation 4, des effets thermiques sur les espèces gazeuses qui y sont enfermées provoquant la rupture des liaisons faibles. D'une manière générale, la désolidarisation peut être obtenue à des températures comprises entre environ 300°C et environ 600°C pendant des temps plus ou moins longs selon que, respectivement, la température est moins ou plus élevée. Optionnellement, ou en remplacement du traitement plasma, on peut mettre en œuvre un traitement thermique, directement après désolidarisation, dans le but de renforcer l'interface de collage 6. Dans le cas où ce traitement thermique de renforcement du collage est mis en œuvre en complément de l'activation plasma, on pourra alors faire en sorte que les effets combinés de ces deux traitements atteignent les objectifs souhaités, et notamment une énergie de collage suffisante pour rendre l'interface de collage 6 résistante à l'attaque chimique d'une gravure ultérieure, et pour éviter alors des problèmes de délamination en bord tels que discutés auparavant. On peut ainsi combiner les deux traitements de renforcement de l'interface de collage 6 pour obtenir une énergie de collage supérieure ou égale à environ 0,8 J/m2. Dans tous les cas, le traitement thermique de renforcement de l'interface de collage 6 est réalisé à une température T2 choisie inférieure à la température à partir de laquelle le Ge diffuse de manière non négligeable dans l'épaisseur de la deuxième couche 2. Le traitement thermique de renforcement de l'interface de collage 6 peut ainsi être réalisé à une température T2 choisie inférieure ou égale à environ 800°C. La température T2 peut par exemple se situer entre 350°C et 800°C, maintenue pendant 30 minutes à 4 heures. Ce traitement thermique de renforcement du collage peut notamment, mais non limitativement, être mis en œuvre au cours d'une étape d'oxydation sacrificielle, au cours de laquelle on réalise une oxydation de la surface du reste de la première couche 1 ' (typiquement couche de SiGe) vers 600/800°C, puis un retrait de l'oxyde formé. Dans un tel cas de figure, l'oxydation sacrificielle a ainsi pour double objectif de renforcer l'interface de collage et de procéder au retrait d'une partie au moins de la zone défectueuse. Ce traitement thermique de renforcement du collage est mis en œuvre en atmosphère inerte (telle qu'une atmosphère d'Ar ou de N2), légèrement oxydante ou oxydante. La Demanderesse a ainsi remarqué qu'en mettant en œuvre une telle étape de renforcement de l'interface de collage 6, en particulier lorsqu'elle est succède à une étape de co-implantation, les couches prélevées présentent alors : - une amélioration de la qualité cristalline de ses parties endommagées lors de l'implantation (en référence à la figure 3b) et lors de la désolidarisation (en référence à la figure 3d) ; - une surface lissée, notamment pour les rugosités haute fréquence (rugosité HF) ; - une énergie de collage supérieure à environ 0,8 J/m2 (sans activation plasma). On notera que la réduction de l'épaisseur de la zone défectueuse 1A est plus particulièrement observée lorsque l'on forme la zone de fragilisation par co-implantation d'espèces atomiques. De même la rugosité de surface après détachement est également significativement diminuée lorsque l'on met en oeuvre une co-implantation plutôt qu'une implantation d'une seule espèce. Cela est principalement dû au fait, déjà mentionné précédemment, que la dose totale d'espèces co-implantées est nettement inférieure à la dose implantée lorsque une seule espèce est implantée. Ainsi la co-implantation présente l'avantage, par rapport à l'implantation d'une -.seule espèce, de réduire l'épaisseur de la zone I défectueuse, ce qui < permet notamment de réduire ou de simplifier les traitements de finition mis en œuvre après détachement. De même, la co- implantation présente également l'avantage de réduire la rugosité, ce qui permet également de faciliter les traitements de finition. Toutefois, un tel traitement thermique de renforcement du collage peut ne pas être totalement satisfaisant. La Demanderesse a constaté, en particulier pour les traitements thermiques réalisés à 600°C en vue de renforcer l'interface de collage, la présence, à proximité de la surface, d'une faible densité de « pores » et d'autres types de défauts. Il s'agit de défauts secondaires consistant principalement en des zones tridimensionnelles de faible densité dans le matériau et dont la taille (approximativement le diamètre) est de l'ordre de 3-4 nm. L'origine des ces défauts n'est pas certaine, mais il semble qu'elle est liée au traitement thermique (typiquement à 500°C ou 600°C) de renforcement de l'interface de collage. Par ailleurs, ce traitement de renforcement du collage étant réalisé dans des fours dans lesquels la température n'est pas entièrement uniforme (on peut alors observer un gradient de température au niveau de la surface de la plaque, par exemple de 300 mm de diamètre, celle ci étant positionnée verticalement dans le four), il se peut que la distribution de défaut en surface ne soit pas homogène, ce qui pose un problème pour réaliser un opération de gravure. On a ainsi représenté sur la figure 6 deux vues obtenues par TEM (respectivement à une échelle de 10nm pour la vue du haut et de 2nm pour la vue du bas) d'une structure intermédiaire (destinée à former au final une
- structure sSI) qui a été soumise à un tel traitement thermique post- désolidarisation à 600°C et dans laquelle des pores sont observées. Or ces défauts cristallins ne sont pas souhaitables dans la mesure où ils risquent de modifier localement les vitesses de gravure et/ou d'oxydation lors des étapes de finition susceptibles d'être mises en œuvre après détachement. Ces étapes sont alors rendues plus complexes, ou nécessitent alors la mise en œuvre d'un traitement mécanique visant à effectuer un retrait de matériaux (polissage/planarisation), ce qui, comme vu précédemment, n'est pas souhaitable car présente un surcoût, et est susceptible de compromettre les caractéristiques d'uniformité de la couche prélevée. Afin de prévenir l'apparition de ces pores et autres défauts, la Demanderesse propose de réaliser l'étape de traitement thermique de fragilisation en réalisant un recuit basse température, à une température comprise entre 300°C et 400°C, par exemple à environ 350°C (+/-25°C), pendant une durée comprise entre environ 30 minutes et environ quatre heures, par exemple pendant environ deux heures. Bien entendu, on aura compris qu'en fonction du budget thermique (couple température/durée), ledit traitement de fragilisation peut conduire ou non à désolidariser la couche prélevée de la plaquette donneuse. Dans le cas où le traitement de fragilisation ne conduit pas à désolidariser la couche prélevée de la plaquette donneuse, un apport complémentaire d'énergie, sous forme thermique et/ou mécanique, peut être réalisé. D'une manière générale, il s'agit ici d'apporter un apport d'énergie localement (dans le temps et/ou l'espace) par application d'un outil mécanique ou un échauffement bref ou localisé pour initier le détachement au niveau de la zone de fragilisation, détachement qui ensuite s'auto propage. Pour de plus amples détails, on pourra se reporter aux demandes de brevet PCT/FR0402779 et PCT/FR0402781 non encore publiées. En particulier, un apport complémentaire sous forme mécanique peut dans un tel cas de figure être un apport complémentaire assez faible, suffisant pour initier le détachement. La Demanderesse a effectivement constaté que le recours à un tel traitement de fragilisation permettait, dans le cas d'une co-implantation, de limiter la présence de défauts. Des résultats de mesure de rugosités sur une structure SGOI à 20% de Ge, effectuées par le Demanderesse sont présentés ci-après et concernent le cas d'un traitement thermique de fragilisation pendant environ deux heures, à une température sensiblement égale à 350 °C. Dans ces expériences, aucun traitement thermique, post désolidarisation, de renforcement de l'interface de collage ou de guérison n'a été mis en œuvre. La Demanderesse a ainsi réalisé des mesures de rugosité à la fois basses fréquences (réalisées à l'aide de l'outil de profilométrie Dektak® de la société Veeco Instruments Inc., 500 μm de balayage) et hautes fréquences (réalisées en balayant une surface de 2*2μm2 avec la pointe d'un microscope AFM à force atomique). Les résultas de ces mesures sont exprimés en valeurs moyennes RMS (« Root Mean Square »). Dans le tableau suivant, à titre de comparaison, on a également reporté les rugosités mesurées sur une structure identique SiGeOI à 20% de Ge juste après désolidarisation à 500°C pendant 30 minutes, suite à de simples implantations ou des co-implantations, et un traitement thermique post-désolidarisation de renforcement du collage à 600°C.
Figure imgf000020_0001
Figure imgf000021_0001
De ce tableau, on peut noter, que dans le cas d'une co-implantation, un traitement thermique de fragilisation à 350°C permet d'atteindre des niveaux de rugosités basses et hautes fréquences équivalents à ceux observés pour un traitement post-désolidarisation à 600°C. Toutefois, dans le cas d'un 'traitement thermique de fragilisation à 350°C, on n'observe pas de défauts de types « pores » et on obtient une bonne uniformité de défectivité de surface, et cela en tout endroit de la plaquette (c'est-à-dire sur l'intégralité du diamètre, typiquement 200 ou 300 mm, de la plaquette). Ces bons résultats semblent notamment obtenus du fait que le traitement à basse température (typiquement autour de 350°C) n'est susceptible d'occasionner qu'un gradient de température de faible amplitude (en comparaison avec celui observé pour un traitement à plus haute température, par exemple à 500°C ou 600°C) dans l'enceinte du four. Ainsi, les paramètres de détachement ici identifiés (co-implantation, traitement de fragilisation basse température) permettent en particulier de réduire l'épaisseur de la zone défectueuse, de limiter la présence de défauts et de minimiser la rugosité de surface. Dans de telles conditions, les éventuelles étapes de finition post-détachement sont facilitées ; en particulier, le recours à l'emploi d'une opération de polissage/planarisation est évitée ou tout du moins limitée. En référence à la figure 2, une structure 30 SiGeOI à 20% de Ge (photographiée par TEM) obtenue par la Demanderesse suite à un transfert d'une simple couche de Sio,8Ge0,2 dans laquelle a été réalisée la zone de fragilisation, et suite à un traitement thermique de fragilisation à 350°C, montre une couche prélevée 1 en Sio,βGeo,2 (i-e. l'équivalent desdites première couche 1 et deuxième couche 2 réunies, discutées auparavant en référence aux figures 3a à 3e), couvre une couche de SiO2 5 et comprend très peu de défauts cristallins et très peu de rugosités par rapport à celle de la structure semiconducteur-sur-isolant de la figure 1. On remarquera notamment la disproportion entre l'épaisseur de la zone défectueuse 1A de la couche prélevée 1 en référence à la figure 1 et celle de la couche prélevée 1 guérie en référence à la figure 2. De même, et pour une même épaisseur de couches prélevées 1 pour la figure 1 et pour la figure 2, la zone saine 1B est bien plus importante en proportion dans le SiGeOI obtenu selon l'invention que dans -;le semiconducteur-sur-isolant selon l'état de la technique. Revenant à la description du procédé illustré par les figures 3a-3e, en référence à la figure 3e, après retrait de la partie restante de la plaquette donneuse 10' du contact avec les couches prélevées 1 ' et 2, on obtient une structure 30 comprenant la plaquette réceptrice 20, la deuxième couche 2 et la partie restante de la première couche 1 '. Cette structure 30 présente une qualité cristalline améliorée et une rugosité diminuée, sans qu'il y ait eu besoin de mettre en œuvre une opération intermédiaire de polissage. En particulier, la partie restante 1 ' est exempte de pores ou autres défauts, notamment à proximité de la surface. Dans le cas où une couche de collage isolante électriquement a été formée antérieurement, entre la deuxième couche 2 et la plaquette, réceptrice 20, on obtient alors une structure SiGe/sSOI ou Ge/sSOI. Une étape de finition est alors mise en œuvre pour retirer les quelques faibles rugosités et les quelques défauts cristallins subsistant en surface, telles que la mise en œuvre d'une gravure chimique, par exemple dans le cadre d'une gravure sélective d'une couche par rapport à une autre ou d'une gravure réalisée au cours d'une oxydation sacrificielle. Des moyens mécaniques de polissage mis en œuvre antérieurement à la gravure chimique pour diminuer les rugosités superficielles (et donc pour diminuer les inhomogénéités entre les différents points du front de gravure), ne doivent pas être nécessairement prévus. En effet la mise en œuvre d'une co-implantation assure une surface de prélèvement beaucoup plus lisse que dans le cas d'une simple implantation. Eventuellement, la couche V de Siι-xGex est enlevée afin d'obtenir une structure finale sSOI (cf. figure 3e). On pourra ensuite éventuellement épaissir l'épaisseur de silicium contraint de cette structure sSOI par épitaxie. Pour enlever sélectivement la couche 1 ' de Siι-xGex, on pourra mettre en œuvre une gravure sélective en employant par exemple du HF:H2O2:CH3COOH, du SC1 (NH4OH / H2O2 / H2O), ou HNA
(HF/HNO3/H2O). I Une ; sélectivité d'environ 40:1 entre le SiGe et le sSi peut être obtenue avec du CH3COOH/H2O2/HF. Un exemple de concentration qui peut être choisie pour le CH3COOH/H2O2/HF est tel que l'on a un rapport H2O2/HF comprise entre
1/1 (très concentré) et 20/1. Le temps de gravure est directement corrélé avec la vitesse de la gravure. Il est typiquement d'environ 5 minutes pour 800A à graver avec du
CH3COOH/H2O2/HF. Ainsi, la co-implantation et la mise en œuvre du traitement thermique de fragilisation basse température ayant considérablement diminué les rugosités superficielles et les non-uniformités d'épaisseur dans les couches prélevées 1 ' et 2, il est possible de mettre en œuvre des gravures sélectives sensiblement identiques à celles de l'état de la technique, mais en supprimant aussi les inconvénients qu'elles pouvaient présenter, tels que la nécessité de mettre en œuvre préalablement des moyens mécaniques de polissage. Dans le cas où une ou plusieurs couches de collage sont enterrées au niveau de l'interface de collage 6, un traitement thermique pourra être ensuite éventuellement mis en œuvre pour renforcer d'avantage encore le collage, et notamment en créant des liaisons covalentes. Ce traitement thermique de renforcement du collage peut être ici réalisé à une température supérieure à 800°C, étant donné qu'il n'y a plus de SiGe ou de Ge dans la structure 30, et qu'il n'y a donc plus de problèmes de diffusion de Ge (le reste de la première couche 1 ' ayant été entièrement retiré). Eventuellement, est mise en œuvre une étape ultérieure de croissance cristalline (épitaxie par exemple MBE ou CVD) pour épaissir la deuxième couche de Si contraint). Selon une deuxième variante de l'invention, en référence aux figures 4a et 4b, la plaquette donneuse 10 comprend avant prélèvement une première couche 1 en Si1-xGex, puis une deuxième couche 2 en Si contraint j et une troisième couche 3 en Siι-xGex qui se situe sur la deuxième couche
2. La zone de fragilisation est alors formée selon l'invention sous la deuxième couche 2, par exemple dans la première couche 1. Une gravure sélective du Siι-xGex peut alors être mise en œuvre après détachement, conformément à ce qui a été vu précédemment, de sorte à réaliser au final une structure 30 SGOI (structure Strained-Silicon-On-Silicon Germanium- On-lnsulator, telle que représentée sur la figure 6b) avec une première couche 1 en Si-ι-xGex et une deuxième couche 2 en Si contraint. Optionnellement, on pourra éventuellement épaissir la deuxième couche 1 en Si contraint par croissance cristalline. Optionnellement et alternativement, une deuxième gravure chimique sélective du Si contraint peut alors être réalisée, au moyen par exemple d'espèces chimiques à base par exemple de KOH (hydroxyde de potassium), de NH4OH (hydroxyde d'ammonium), de TMAH (hydroxyde de tetraméthyl d'ammonium), d'ED.P (diamine d'éthylène / pyrocatechol / pyrazine). Dans ce cas, la deuxième couche 2 en Si contraint ne joue ici le rôle que d'une couche d'arrêt protégeant la troisième 3 en Si1-xGex de la première attaque chimique. On obtient alors une structure SiGeOI (non représentée). Eventuellement, on pourra faire croître une couche de Si contraint sur le SiGeOI, cette nouvelle couche contrainte pouvant alors avoir une structure cristalline de meilleure qualité que la deuxième couche 2 qui a été gravée auparavant. Selon une troisième variante de l'invention, en référence aux figures 5a et 5b, la plaquette donneuse 10 comprend avant prélèvement une structure multicouche comprenant alternativement des premières couches 1A,1 B,1 C,1 D,1 E en S -xGex (x ≠ 0) et des deuxièmes couches 2A,2B,2C,2D,2E en Si contraint. On peut ainsi réaliser une pluralité de prélèvements selon l'invention à partir de la même plaquette donneuse 10, chaque prélèvement étant alors suivi d'un recyclage de la partie restante de la plaquette donneuse 10 afin de la préparer à un nouveau prélèvement. On formera ainsi par exemple une première structure 30A sSOI et une deuxième structure 30B sSOI à partir de la même plaquette donneuse 10.
Ce type de prélèvement est enseigné dans le document US2004/0053477. Selon un cas particulier de l'invention, chaque couche contrainte (référencée « 2 » dans les figures 3a à 3e, « 1 » dans les figures 4a et 4b, et « 2A », « 2B », « 2C », « 2D » ou « 2E » dans les figures 5a et 5b) de la plaquette donneuse 10 est épaisse, c'est à dire qu'elle a une épaisseur relativement importante sans présenter de relâchement de ses contraintes élastiques. Ceci a été rendu possible grâce à une formation par épitaxie à basse température. Par exemple, une couche de Si contraint déposée à des températures comprises entre environ 450°C et 650°C sur un support de croissance en Sio,8Geo,2 peut atteindre typiquement une épaisseur comprise entre environ 30 nm et 60 nm sans que ses contraintes se relâchent d'une façon ou d'une autre. Si on forme ainsi une telle couche contrainte épaisse, il faut alors prendre garde à ne pas dépasser une certaine température limite (qui se situe autour de la température de dépôt) dans les traitements qui suivent, et en particulier les traitements se situant entre le dépôt de la couche et le détachement de celle-ci réalisé par Smart-Cut®, afin d'éviter un relâchement des contraintes. Ainsi, dans ce cas de couche contrainte épaisse, sera avantageusement mise en œuvre une activation plasma avant collage (comme discuté plus haut) qui se fait typiquement à une température ambiante inférieure à environ 100°C. D'autre part, au moins une couche de collage en matériau diélectrique, tel que du Si02, est avantageusement formée sur l'une ou les deux surfaces à coller, cette couche en matériau diélectrique aidant par la suite (i.e. après détachement) à conserver les contraintes élastiques. Bien entendu, l'homme du métier pourra sans difficulté transposer l'invention présentée ci-dessus à d'autres matériaux que le Siι-xGex ou que le Si contraint dans la mesure où il connaît les propriétés et les grandeurs physiques associées à ces autres matériaux. Par exemple, en -reprenant les étapes précédemment décrites en I référence aux figures 3a à 3e, l'homme du métier pourra réaliser une structure finale 30 AsGa sur isolant, s'il choisit une plaquette donneuse 10 dont la première couche 1 est en Ge et la deuxième couche 2 est en AsGa, s'il implante (comme décrit ci-dessus) dans le Ge de la première couche 1 , s'il transfert ensuite le reste 1 ' de Ge et la deuxième couche 2 d'AsGa sur une plaquette réceptrice 20 par l'intermédiaire d'une interface isolante électriquement, et s'il enlève sélectivement le reste 1 ' du Ge en utilisant les techniques de gravure sélective connues. De même, on pourra par exemple réaliser une structure GaN sur isolant à partir d'une plaquette donneuse 10 comprenant une première couche 1 en SiC ou en Si (1 11 ) et une deuxième couche 2 en GaN. Une ou plusieurs couche(s) d'arrêt en AIGaN et/ou en AIN peuvent avoir éventuellement été prévues dans la couche de GaN. Après prélèvement de la deuxième couche 2 en GaN, on pourra ainsi mettre en œuvre une gravure sélective comprenant l'enlèvement du GaN situé au-dessus de la couche d'arrêt. Ainsi, par exemple, une gravure sèche à l'aide d'un gaz plasma comprenant du CH2, du H2 et éventuellement de l'Ar, peut graver plus rapidement le GaN que l'AIN. Eventuellement, on peut ensuite enlever la couche d'arrêt pour obtenir au final une couche de GaN ayant peu de rugosités superficielles et une bonne homogénéité en épaisseur. On pourra aussi de la même manière adapter le procédé selon l'invention à d'autres couches prélevées en alliage lll-V ou 1I-V1. On pourra aussi étendre tous ces matériaux à ceux comprenant du carbone en petite quantité (environ 5%) ou des dopants.

Claims

REVENDICATIONS
1. Procédé de formation d'une structure (30) comprenant une couche prélevée (1 ', 2) à partir d'une plaquette donneuse (10), la plaquette donneuse comportant avant prélèvement une première couche (1 ) en un matériau semiconducteur comprenant du germanium, le procédé comprenant les étapes suivantes : (a) formation d'une zone de fragilisation (4) dans l'épaisseur de ladite première couche (1) comprenant du germanium; (b) collage de la plaquette donneuse (10) à une plaquette réceptrice (20) ; (c) apport d'énergie pour fragiliser la plaquette donneuse (10) au niveau de la zone de fragilisation (4), caractérisé en ce que l'étape (a) est réalisée en soumettant la plaquette donneuse à une co-implantation d'au moins deux espèces atomiques différentes, et en ce que l'étape (c) est réalisée en mettant en oeuvre un traitement thermique à une température comprise entre 300°C et 400°C, pendant 30 minutes à quatre heures.
2. Procédé selon la revendication précédente, caractérisé en ce que le traitement thermique de l'étape (c) est mis en œuvre à une température comprise entre 325°C et 375°C pendant environ deux heures.
3. Procédé selon l'une des revendications précédentes, caractérisé en ce que l'apport thermique de l'étape (c) peut conduire à la désolidarisation de la plaquette donneuse (10) au niveau de la zone de fragilisation (4) et ainsi au prélèvement d'une couche (1 ', 2) comprenant une partie de la première couche (1 ').
4. Procédé selon la revendication précédente, caractérisé en ce qu'il comporte en outre, après l'étape (c), une étape d'apport complémentaire d'énergie adaptée pour désolidariser la plaquette donneuse (10) au niveau de la zone de fragilisation (4).
5. Procédé selon la revendication précédente, caractérisé en ce que ledit apport complémentaire d'énergie est un apport sous forme thermique et/ou mécanique.
6. Procédé selon l'une des revendications précédentes, caractérisé en ce qu'il comporte en outre, avant l'étape (b), une étape mise en œuvre par activation plasma de manière à renforcer le collage.
7. Procédé selon l'une des revend.cations précédentes, caractérisé en ce que la co-implantation de l'étape (a) est une co-implantation d'hélium et d'hydrogène.
8. Procédé selon l'une des deux revendications précédentes, caractérisé en ce que les dosages de l'hélium et de l'hydrogène sont choisis de sorte que la dose d'hélium représente 30 à 70% de la dose totale, de préférence 40 à 60% de la dose totale.
9. Procédé selon l'une des revendications précédentes, caractérisé en ce que les rugosités BF/HF après désolidarisation de la plaquette donneuse au niveau de la zone de fragilisation sont inférieures à environ 15Â RMS/30 Â RMS, telles que mesurées en profilométrie 500micron/AFM 2*2μm2.
10. Procédé selon l'une des revendications précédentes, caractérisé en ce qu'il comporte en outre une étape (d) de traitement de la couche prélevée.
11. Procédé selon la revendication précédente, caractérisé en ce que l'étape (d) de traitement comporte une opération de gravure de la couche prélevée.
12. Procédé selon la revendication précédente, caractérisé en ce que l'opération de gravure est mise en œuvre au cours d'une oxydation sacrificielle de la couche prélevée.
13. Procédé selon la revendication 11 , dans lequel la plaquette donneuse (10) comprend avant prélèvement une deuxième couche (2) en un matériau différent de celui de ladite première couche (1 ), caractérisé en ce que l'opération de gravure est une gravure sélective de la partie restante après désolidarisation de la première couche vis-à-vis de ladite deuxième couche.
14. Procédé selon la revendication 13, caractérisé en ce que, préalablement à ladite gravure sélective, on met en œuvre une oxydation sacrificielle d'une partie au moins de la partie restante de la première couche apte à procéder à un retrait de matériau de ladite partie restante et à renforcer l'interface de collage.
15. Procédé selon l'une des deux revendications précédentes, caractérisé en ce qu'il comprend en outre, après l'étape (d), une croissance cristalline adaptée pour épaissir ladite deuxième couche (2).
16. Procédé selon l'une des revendications 1 à 15, caractérisé en ce que la première couche (1 ) est en Siι-xGex avec 0 < x ≤ 1 et en ce que la plaquette donneuse comporte une deuxième couche (2) en Si contraint élastiquement.
17. Procédé selon l'une des revendications 1 à 15, caractérisé en ce que la plaquette donneuse (10) comprend un substrat support en Si massif, une structure tampon en SiGe, une première couche (1) comprenant du S _ xGex (x ≠O) et une deuxième couche (2) en Si contraint.
18. Procédé selon l'une des revendications 1 à 15, caractérisé en ce que la première couche (1 ) est en S -xGex avec 0 < x < 1 , et en ce que la plaquette donneuse (10) comprend en outre une deuxième couche (2) en Si contraint élastiquement et une troisième couche (3) en Siι-xGex sur la deuxième couche (2).
19. Procédé selon la revendication précédente, caractérisé en ce que l'étape (d) comprend une gravure sélective de la partie restante de la première couche (1 ) vis à vis de la deuxième couche (2).
20. Procédé selon l'une des revendications 1 à 15, caractérisé en ce l que la plaquette donneuse (10) comprend un substrat support en Si massif, une structure tampon en SiGe, et une structure multicouche comprenant alternativement des premières couches (1A,1 B,1 C,1 D,1 E) en S -xGex (x ≠ 0) et des deuxièmes couches (2A,2B,2C,2D,2E) en Si contraint, de sorte à pouvoir réaliser une pluralité de prélèvements à partir de la même plaquette donneuse (10).
21. Procédé selon l'une des revendications 16 à 20, caractérisé en ce qu'il comprend en outre, avant l'étape (a), la formation de la couche contrainte à une température de dépôt comprise entre environ 450°C et environ 650°C.
22. Procédé selon l'une des revendications précédentes, caractérisé en ce qu'il comprend en outre, avant l'étape (b), une étape de formation d'une couche de collage sur la plaquette donneuse (10) et/ou sur la plaquette réceptrice (20), la couche de collage comprenant un matériau isolant électriquement, tel que par exemple du SiO2, du Si3N4 ou du SixOyNz.
23. Application du procédé de formation d'une structure selon la revendication précédente, à la formation d'une structure semiconducteur- sur-isolant du type sSI, SGOI, SiGeOI ou GeOI.
24. Structure semiconducteur-sur-isolant (30) obtenue après avoir mis en œuvre toutes les étapes (a), (b) et (c) du procédé selon la revendication 1 , et après avoir retiré le contact des couches prélevées (1' et 2) avec la partie restante de la plaquette donneuse (10'), cette structure présentant des rugosités Basses Fréquences et Hautes Fréquences inférieures à 30 A RMS, telles que mesurées en profilométrie 500 microns et AFM 2*2μm2, en tout endroit de la plaque.
PCT/FR2005/000541 2004-03-05 2005-03-07 Traitement thermique d’amelioration de la qualite d’une couche mince prelevee WO2005086226A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007501318A JP2007526644A (ja) 2004-03-05 2005-03-07 採取薄膜の品質改善熱処理方法
EP05737043A EP1733423A1 (fr) 2004-03-05 2005-03-07 TRAITEMENT THERMIQUE D&rsquo;AMELIORATION DE LA QUALITE D&rsquo;UNE COUCHE MINCE PRELEVEE
US11/233,318 US20060014363A1 (en) 2004-03-05 2005-09-21 Thermal treatment of a semiconductor layer

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR0402340A FR2867307B1 (fr) 2004-03-05 2004-03-05 Traitement thermique apres detachement smart-cut
FR0402340 2004-03-05
FR0409980A FR2867310B1 (fr) 2004-03-05 2004-09-21 Technique d'amelioration de la qualite d'une couche mince prelevee
FR0409980 2004-09-21

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/233,318 Continuation US20060014363A1 (en) 2004-03-05 2005-09-21 Thermal treatment of a semiconductor layer

Publications (2)

Publication Number Publication Date
WO2005086226A1 true WO2005086226A1 (fr) 2005-09-15
WO2005086226A8 WO2005086226A8 (fr) 2006-10-26

Family

ID=34863204

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/FR2005/000541 WO2005086226A1 (fr) 2004-03-05 2005-03-07 Traitement thermique d’amelioration de la qualite d’une couche mince prelevee
PCT/FR2005/000542 WO2005086227A1 (fr) 2004-03-05 2005-03-07 Technique d’amelioration de la qualite d’une couche mince prelevee

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/FR2005/000542 WO2005086227A1 (fr) 2004-03-05 2005-03-07 Technique d’amelioration de la qualite d’une couche mince prelevee

Country Status (6)

Country Link
US (2) US7276428B2 (fr)
EP (2) EP1721333A1 (fr)
JP (2) JP4876067B2 (fr)
KR (1) KR100860271B1 (fr)
FR (1) FR2867310B1 (fr)
WO (2) WO2005086226A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251172A (ja) * 2006-03-13 2007-09-27 Soi Tec Silicon On Insulator Technologies Sa 薄膜を製造する方法

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717213B2 (en) * 2001-06-29 2004-04-06 Intel Corporation Creation of high mobility channels in thin-body SOI devices
FR2837981B1 (fr) * 2002-03-28 2005-01-07 Commissariat Energie Atomique Procede de manipulation de couches semiconductrices pour leur amincissement
US20090325362A1 (en) * 2003-01-07 2009-12-31 Nabil Chhaimi Method of recycling an epitaxied donor wafer
FR2892228B1 (fr) * 2005-10-18 2008-01-25 Soitec Silicon On Insulator Procede de recyclage d'une plaquette donneuse epitaxiee
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
FR2858461B1 (fr) * 2003-07-30 2005-11-04 Soitec Silicon On Insulator Realisation d'une structure comprenant une couche protegeant contre des traitements chimiques
FR2880988B1 (fr) * 2005-01-19 2007-03-30 Soitec Silicon On Insulator TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
JP4654710B2 (ja) * 2005-02-24 2011-03-23 信越半導体株式会社 半導体ウェーハの製造方法
JP2008532317A (ja) * 2005-02-28 2008-08-14 シリコン・ジェネシス・コーポレーション レイヤ転送プロセス用の基板強化方法および結果のデバイス
US7674687B2 (en) * 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US7166520B1 (en) * 2005-08-08 2007-01-23 Silicon Genesis Corporation Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
US20070029043A1 (en) * 2005-08-08 2007-02-08 Silicon Genesis Corporation Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
US7427554B2 (en) * 2005-08-12 2008-09-23 Silicon Genesis Corporation Manufacturing strained silicon substrates using a backing material
EP1777735A3 (fr) * 2005-10-18 2009-08-19 S.O.I.Tec Silicon on Insulator Technologies Procédé de recyclage d'une plaquette donneuse épitaxiée
FR2892230B1 (fr) * 2005-10-19 2008-07-04 Soitec Silicon On Insulator Traitement d'une couche de germamium
FR2893446B1 (fr) * 2005-11-16 2008-02-15 Soitec Silicon Insulator Techn TRAITEMENT DE COUCHE DE SiGe POUR GRAVURE SELECTIVE
FR2896618B1 (fr) 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite
FR2896619B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite a proprietes electriques ameliorees
EP1835533B1 (fr) 2006-03-14 2020-06-03 Soitec Méthode de fabrication de plaquettes composites et procédé de recyclage d'un substrat donneur usagé
US7598153B2 (en) * 2006-03-31 2009-10-06 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
TW200802544A (en) * 2006-04-25 2008-01-01 Osram Opto Semiconductors Gmbh Composite substrate and method for making the same
US20070277874A1 (en) * 2006-05-31 2007-12-06 David Francis Dawson-Elli Thin film photovoltaic structure
US20070298586A1 (en) * 2006-06-21 2007-12-27 Nissan Motor Co., Ltd. Method of manufacturing semiconductor device
US20080070340A1 (en) * 2006-09-14 2008-03-20 Nicholas Francis Borrelli Image sensor using thin-film SOI
US20080173895A1 (en) * 2007-01-24 2008-07-24 Sharp Laboratories Of America, Inc. Gallium nitride on silicon with a thermal expansion transition buffer layer
JP2008198656A (ja) * 2007-02-08 2008-08-28 Shin Etsu Chem Co Ltd 半導体基板の製造方法
US7888223B2 (en) * 2007-03-28 2011-02-15 United Microelectronics Corp. Method for fabricating P-channel field-effect transistor (FET)
US8664073B2 (en) 2007-03-28 2014-03-04 United Microelectronics Corp. Method for fabricating field-effect transistor
FR2923079B1 (fr) * 2007-10-26 2017-10-27 S O I Tec Silicon On Insulator Tech Substrats soi avec couche fine isolante enterree
US7998835B2 (en) * 2008-01-15 2011-08-16 Globalfoundries Singapore Pte. Ltd. Strain-direct-on-insulator (SDOI) substrate and method of forming
JP5466410B2 (ja) * 2008-02-14 2014-04-09 信越化学工業株式会社 Ｓｏｉ基板の表面処理方法
FR2929758B1 (fr) * 2008-04-07 2011-02-11 Commissariat Energie Atomique Procede de transfert a l'aide d'un substrat ferroelectrique
FR2931585B1 (fr) * 2008-05-26 2010-09-03 Commissariat Energie Atomique Traitement de surface par plasma d'azote dans un procede de collage direct
JP5663150B2 (ja) * 2008-07-22 2015-02-04 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US20100044827A1 (en) * 2008-08-22 2010-02-25 Kinik Company Method for making a substrate structure comprising a film and substrate structure made by same method
TWI479552B (zh) * 2008-09-05 2015-04-01 Kinik Co 表面平滑處理方法
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
GB2467935B (en) 2009-02-19 2013-10-30 Iqe Silicon Compounds Ltd Formation of thin layers of GaAs and germanium materials
TWI451474B (zh) * 2009-12-14 2014-09-01 Tien Hsi Lee 一種製作可轉移性晶體薄膜的方法
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
FR2961948B1 (fr) * 2010-06-23 2012-08-03 Soitec Silicon On Insulator Procede de traitement d'une piece en materiau compose
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
FR2968121B1 (fr) 2010-11-30 2012-12-21 Soitec Silicon On Insulator Procede de transfert d'une couche a haute temperature
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
FR2980916B1 (fr) 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
FR2982071B1 (fr) * 2011-10-27 2014-05-16 Commissariat Energie Atomique Procede de lissage d'une surface par traitement thermique
US9147803B2 (en) 2013-01-02 2015-09-29 Micron Technology, Inc. Engineered substrates having epitaxial formation structures with enhanced shear strength and associated systems and methods
US10049916B2 (en) * 2014-05-23 2018-08-14 Massachusetts Institute Of Technology Method of manufacturing a germanium-on-insulator substrate
FR3045934B1 (fr) * 2015-12-22 2018-02-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d’un empilement de dispositifs electroniques
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
EP4210092A1 (fr) * 2018-06-08 2023-07-12 GlobalWafers Co., Ltd. Procédé de transfert d'une couche mince de silicium
FR3134229B1 (fr) * 2022-04-01 2024-03-08 Commissariat Energie Atomique Procede de transfert d’une couche mince sur un substrat support

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020072130A1 (en) * 2000-08-16 2002-06-13 Zhi-Yuan Cheng Process for producing semiconductor article using graded expital growth
US20020185686A1 (en) * 2001-06-12 2002-12-12 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
WO2003105189A2 (fr) * 2002-06-07 2003-12-18 Amberwave Systems Corporation Structures de dispositif a semi-conducteurs contraints sur isolant
WO2004027858A1 (fr) * 2002-09-18 2004-04-01 S.O.I.Tec Silicon On Insulator Technologies Formation d'une couche utile relaxee a partir d'une plaquette depourvue de couche tampon

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4462847A (en) 1982-06-21 1984-07-31 Texas Instruments Incorporated Fabrication of dielectrically isolated microelectronic semiconductor circuits utilizing selective growth by low pressure vapor deposition
US4604304A (en) 1985-07-03 1986-08-05 Rca Corporation Process of producing thick layers of silicon dioxide
US4722912A (en) 1986-04-28 1988-02-02 Rca Corporation Method of forming a semiconductor structure
JPS63185588A (ja) 1987-01-27 1988-08-01 松下電工株式会社 電動ドリルドライバ−
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH06318588A (ja) 1993-03-11 1994-11-15 Nec Corp 半導体装置の製造方法
US6162705A (en) 1997-05-12 2000-12-19 Silicon Genesis Corporation Controlled cleavage process and resulting device using beta annealing
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US5882987A (en) 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP3412470B2 (ja) * 1997-09-04 2003-06-03 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
JPH11150287A (ja) * 1997-09-10 1999-06-02 Canon Inc 太陽電池モジュール、太陽電池付き外囲体、太陽電池付き外囲体の設置方法、及び太陽光発電システム
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JP3582566B2 (ja) * 1997-12-22 2004-10-27 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
FR2774510B1 (fr) * 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
FR2777115B1 (fr) * 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
JP3456521B2 (ja) * 1998-05-12 2003-10-14 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
US6989294B1 (en) * 1998-06-10 2006-01-24 Asat, Ltd. Leadless plastic chip carrier with etch back pad singulation
JP3358550B2 (ja) 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
DE60045126D1 (de) 1999-06-25 2010-12-02 Massachusetts Inst Technology Oxidation einer auf einer germaniumschicht aufgebrachten siliziumschicht
JP2003506883A (ja) * 1999-08-10 2003-02-18 シリコン ジェネシス コーポレイション 低打ち込みドーズ量を用いて多層基板を製造するための劈開プロセス
DE10031388A1 (de) 2000-07-03 2002-01-17 Bundesdruckerei Gmbh Handsensor für die Echtheitserkennung von Signets auf Dokumenten
FR2835096B1 (fr) * 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
US6448152B1 (en) 2001-02-20 2002-09-10 Silicon Genesis Corporation Method and system for generating a plurality of donor wafers and handle wafers prior to an order being placed by a customer
US6603156B2 (en) 2001-03-31 2003-08-05 International Business Machines Corporation Strained silicon on insulator structures
US7238622B2 (en) 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
US6717213B2 (en) 2001-06-29 2004-04-06 Intel Corporation Creation of high mobility channels in thin-body SOI devices
JP5055671B2 (ja) * 2001-07-26 2012-10-24 信越半導体株式会社 Ｓｏｉ基板の製造方法
JP2003078116A (ja) * 2001-08-31 2003-03-14 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
US6649492B2 (en) 2002-02-11 2003-11-18 International Business Machines Corporation Strained Si based layer made by UHV-CVD, and devices therein
US6562703B1 (en) 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
JP2003324199A (ja) * 2002-05-01 2003-11-14 Sony Corp 半導体装置の製造方法
FR2839385B1 (fr) 2002-05-02 2004-07-23 Soitec Silicon On Insulator Procede de decollement de couches de materiau
US7307273B2 (en) 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US7335545B2 (en) 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
FR2842350B1 (fr) 2002-07-09 2005-05-13 Procede de transfert d'une couche de materiau semiconducteur contraint
US6953736B2 (en) * 2002-07-09 2005-10-11 S.O.I.Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
FR2842349B1 (fr) 2002-07-09 2005-02-18 Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon
US7018910B2 (en) 2002-07-09 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Transfer of a thin layer from a wafer comprising a buffer layer
US7297641B2 (en) 2002-07-19 2007-11-20 Asm America, Inc. Method to form ultra high quality silicon-containing compound layers
US20040137698A1 (en) 2002-08-29 2004-07-15 Gianni Taraschi Fabrication system and method for monocrystaline semiconductor on a substrate
US6911379B2 (en) 2003-03-05 2005-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming strained silicon on insulator substrate
US7772087B2 (en) * 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
US20060014363A1 (en) 2004-03-05 2006-01-19 Nicolas Daval Thermal treatment of a semiconductor layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020072130A1 (en) * 2000-08-16 2002-06-13 Zhi-Yuan Cheng Process for producing semiconductor article using graded expital growth
US20020185686A1 (en) * 2001-06-12 2002-12-12 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
WO2003105189A2 (fr) * 2002-06-07 2003-12-18 Amberwave Systems Corporation Structures de dispositif a semi-conducteurs contraints sur isolant
WO2004027858A1 (fr) * 2002-09-18 2004-04-01 S.O.I.Tec Silicon On Insulator Technologies Formation d'une couche utile relaxee a partir d'une plaquette depourvue de couche tampon

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
AGARWAL A ET AL: "EFFICIENT PRODUCTION OF SILICON-ON-INSULATOR FILMS BY CO- IMPLANTATION OF HE+ WITH H+", APPLIED PHYSICS LETTERS, AMERICAN INSTITUTE OF PHYSICS. NEW YORK, US, vol. 72, no. 9, 2 March 1998 (1998-03-02), pages 1086 - 1088, XP000742819, ISSN: 0003-6951 *
HOLLANDER B ET AL: "Strain relaxation of pseudomorphic Si1-xGex/Si(100) heterostructures after hydrogen or helium ion implantation for virtual substrate fabrication", NUCLEAR INSTRUMENTS & METHODS IN PHYSICS RESEARCH, SECTION - B: BEAM INTERACTIONS WITH MATERIALS AND ATOMS, NORTH-HOLLAND PUBLISHING COMPANY. AMSTERDAM, NL, vol. 175-177, April 2001 (2001-04-01), pages 357 - 367, XP004242660, ISSN: 0168-583X *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251172A (ja) * 2006-03-13 2007-09-27 Soi Tec Silicon On Insulator Technologies Sa 薄膜を製造する方法

Also Published As

Publication number Publication date
KR20070085086A (ko) 2007-08-27
US20050245049A1 (en) 2005-11-03
EP1721333A1 (fr) 2006-11-15
JP2007526644A (ja) 2007-09-13
JP2007526645A (ja) 2007-09-13
US7449394B2 (en) 2008-11-11
FR2867310A1 (fr) 2005-09-09
WO2005086227A1 (fr) 2005-09-15
US7276428B2 (en) 2007-10-02
WO2005086227A8 (fr) 2006-10-19
KR100860271B1 (ko) 2008-09-25
EP1733423A1 (fr) 2006-12-20
FR2867310B1 (fr) 2006-05-26
US20050196937A1 (en) 2005-09-08
WO2005086226A8 (fr) 2006-10-26
JP4876067B2 (ja) 2012-02-15

Similar Documents

Publication Publication Date Title
WO2005086226A1 (fr) Traitement thermique d’amelioration de la qualite d’une couche mince prelevee
EP1922752B1 (fr) Procede de report d&#39;une couche mince sur un support
EP1208593B1 (fr) Procede de traitement de substrats pour la micro-electronique
EP2259302B1 (fr) Procédé d&#39;obtention d&#39;une couche mince de qualité accrue par co-implantation et recuit thermique.
FR2867307A1 (fr) Traitement thermique apres detachement smart-cut
FR2855909A1 (fr) Procede d&#39;obtention concomitante d&#39;au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
FR2842349A1 (fr) Transfert d&#39;une couche mince a partir d&#39;une plaquette comprenant une couche tampon
FR3094573A1 (fr) Procede de preparation d’une couche mince de materiau ferroelectrique
FR2817394A1 (fr) Procede de fabrication d&#39;un substrat notamment pour l&#39;optique, l&#39;electronique ou l&#39;optoelectronique et substrat obtenu par ce procede
FR2903808A1 (fr) Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique
FR2877491A1 (fr) Structure composite a forte dissipation thermique
FR2842350A1 (fr) Procede de transfert d&#39;une couche de materiau semiconducteur contraint
FR2907966A1 (fr) Procede de fabrication d&#39;un substrat.
FR3036844A1 (fr) Procede de fabrication de semi-conducteur sur isolant
FR2880988A1 (fr) TRAITEMENT D&#39;UNE COUCHE EN SI1-yGEy PRELEVEE
FR2844634A1 (fr) Formation d&#39;une couche utile relaxee a partir d&#39;une plaquette sans couche tampon
EP1652230A2 (fr) Procede d&#39; obtention d&#39; une couche mince de qualite accrue par co-implantation et recuit thermique
FR2860340A1 (fr) Collage indirect avec disparition de la couche de collage
FR2977075A1 (fr) Procede de fabrication d&#39;un substrat semi-conducteur, et substrat semi-conducteur
EP1786025B1 (fr) Procédé de formation de couches non-contraintes
FR2851847A1 (fr) Relaxation d&#39;une couche mince apres transfert
FR2851848A1 (fr) Relaxation a haute temperature d&#39;une couche mince apres transfert
FR3031236A1 (fr)
WO2006077216A2 (fr) Formation et traitement d&#39;une structure en sige
FR2849714A1 (fr) Recyclage par des moyens mecaniques d&#39;une plaquette comprenant une structure multicouches apres prelevement d&#39;une couche mince

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 11233318

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 11233318

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2007501318

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 200580007126.0

Country of ref document: CN

Ref document number: 1020067018077

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 2005737043

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2005737043

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020067018077

Country of ref document: KR