FR2933233A1 - Substrat de haute resistivite bon marche et procede de fabrication associe - Google Patents
Substrat de haute resistivite bon marche et procede de fabrication associe Download PDFInfo
- Publication number
- FR2933233A1 FR2933233A1 FR0803696A FR0803696A FR2933233A1 FR 2933233 A1 FR2933233 A1 FR 2933233A1 FR 0803696 A FR0803696 A FR 0803696A FR 0803696 A FR0803696 A FR 0803696A FR 2933233 A1 FR2933233 A1 FR 2933233A1
- Authority
- FR
- France
- Prior art keywords
- layer
- substrate
- resistivity
- high resistivity
- support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 87
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 238000009792 diffusion process Methods 0.000 claims description 20
- 230000004888 barrier function Effects 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 239000003989 dielectric material Substances 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims description 2
- -1 nitrogenous ions Chemical class 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000005240 physical vapour deposition Methods 0.000 claims description 2
- 239000010453 quartz Substances 0.000 claims description 2
- 238000005234 chemical deposition Methods 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 239000012808 vapor phase Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 98
- 238000013459 approach Methods 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 5
- 239000000356 contaminant Substances 0.000 description 4
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Laminated Bodies (AREA)
- Element Separation (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Cette invention concerne un substrat (1, 11) qui présente une résistivité élevée et qui comprend un support (2) ayant une résistivité normale, une couche semi-conductrice de haute résistivité (3) disposée sur le substrat de support et présentant une résistivité supérieure à 1000 Ohm.cm, une couche isolante (4) positionnée sur la couche de haute résistivité (2), et une couche supérieure (5) disposée sur la couche isolante (4). L'invention concerne également le procédé de fabrication du substrat (1, 11).
Description
Titre SUBSTRAT DE HAUTE RESISTIVITE BON MARCHE ET PROCEDE DE FABRICATION ASSOCIE Contexte de l'invention
La présente invention concerne un substrat présentant une résistivité électrique élevée. Elle concerne également un procédé de fabrication d'un tel substrat. Les substrats de résistance électrique élevée (généralement désignés HR, pour haute résistivité) trouvent des applications dans la fabrication de dispositifs microélectroniques, optoélectroniques, photovoltaïques et microélectromécaniques, plus particulièrement de dispositifs électroniques qui fonctionnent à très haute fréquence (typiquement plus de 100 MHz), tels que les dispositifs radiofréquence que l'on trouve dans les applications de télécommunications et de détection radio.
Etat de la technique Des exemples de tels substrats HR sont par exemple décrits dans les documents US2006166451 et US2007032040.
Ils comprennent généralement une couche supérieure dans ou sur laquelle seront formés des dispositifs haute fréquence, une couche isolante en dessous de la couche supérieure et un support de haute résistivité. Dans certains cas, des couches supplémentaires peuvent être insérées entre la couche isolante et le support pour améliorer encore les propriétés de résistance électrique élevée du substrat.
Bien que les substrats HR connus puissent fournir des dispositifs aux performances améliorées en termes de réduction de la perte de signal dans le support ou d'amélioration du rapport signal sur bruit grâce à la diminution 1 des phénomènes de couplage ( crosstalk selon l'expression anglo- saxonne), ils souffrent encore d'un inconvénient majeur lié à leur coût très élevé. Ceci est particulièrement vrai pour les substrats qui recevront des dispositifs devant être intégrés dans des produits dont le prix est sensible, comme les produits de grande consommation (marché des télécommunications). Ce constat s'explique en partie par le fait que les substrats HR connus comprennent un support de haute résistivité qui est lui-même d'un coût élevé en comparaison des supports classiques, non HR.
On comprendra que la fabrication d'un support HR nécessite des étapes supplémentaires avant ou pendant la fabrication du substrat HR. Dans le cas du silicium monocristallin, ces étapes pourraient par exemple impliquer un long recuit à multiples paliers pour précipiter l'oxygène résiduel du support.
Les références citées ci-dessus comprennent également des étapes additionnelles comme l'élaboration d'une couche supplémentaire entre la couche isolante et le support, ou le retrait d'une couche superficielle du support pour améliorer encore ou maintenir la résistivité élevée du substrat.
Ces étapes ont également tendance à augmenter le coût et la complexité de fabrication des substrats HR connus.
Le but de la présente invention est donc de proposer des substrats de haute résistivité qui peuvent être obtenus à moindre coût par rapport aux substrats 25 HR connus et qui nécessitent un procédé de fabrication bien plus simple.
Plus précisément, l'invention concerne un substrat (1, 11) ayant une résistivité élevée et comprenant un support (2) ayant une résistivité normale ; 30 - une couche semi-conductrice de haute résistivité (3) sur le substrat de support, présentant une résistivité supérieure à 1000 Ohm.cm ; une couche isolante (4) sur la couche de haute résistivité (3) ; et - une couche supérieure (5) sur la couche isolante (4).
L'invention concerne également un procédé de fabrication d'un substrat (1, 11) ayant une résistivité élevée, qui comprend les étapes suivantes : obtenir un support (2) présentant une résistivité normale ; élaborer une couche semi-conductrice de haute résistivité (3) sur le substrat de support (2) pour former une première structure intermédiaire (7) ; élaborer une couche isolante (4) sur la première structure intermédiaire (7) ; - assembler la structure intermédiaire (7) avec un substrat donneur (8) pour former une deuxième structure intermédiaire (9) ; réduire l'épaisseur du substrat donneur (8) de la deuxième structure intermédiaire (9) pour former le substrat (1, 11).
Brève description des dessins
D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description qui va maintenant être donnée par renvoi aux dessins annexés qui représentent, dans un but illustratif, mais non limitatif, plusieurs modes de réalisation possibles, et dans lesquels : la figure 1 illustre un substrat selon un premier mode de réalisation de l'invention ; la figure 2 représente un substrat selon un deuxième mode de réalisation de l'invention ; les figures 3a à 3e représentent un procédé de fabrication du substrat selon le premier mode de réalisation ; les figures 4a à 4f représentent un procédé de fabrication du substrat selon le deuxième mode de réalisation.
Description de modes de réalisation particuliers La figure 1 représente un substrat (1) ayant une résistivité élevée selon un premier mode de réalisation de l'invention. Le substrat (1) présente un diamètre quelconque, par exemple de 300 mm, 200 mm, ou d'autres diamètres en fonction de son application finale. II comprend une couche supérieure (5) dans ou sur laquelle seront finalement formés des dispositifs. Dans certains cas, des dispositifs comme les dispositifs CMOS classiques peuvent être formés par des techniques bien connues directement sur ou dans la couche supérieure (5). Dans d'autres cas, des couches supplémentaires (non représentées sur la figure 1) peuvent s'avérer nécessaires au-dessus de la couche supérieure (5) pour former les dispositifs, comme c'est le cas, par exemple, des dispositifs HEMT à base de nitrure de gallium. L'épaisseur de la couche supérieure (5) peut dépendre de l'application, mais elle sera typiquement comprise entre 10 nm et environ 1 pm, en se basant sur les besoins et les capacités de production actuels. Dans tous les cas, l'épaisseur de la couche supérieure (5) n'affecte pas au premier ordre les propriétés de résistivité élevée du substrat HR (1) de l'invention. Par ailleurs, la nature du matériau qui compose la couche supérieure peut être choisie librement en fonction de l'application du dispositif final, le choix le plus fréquent consistant à sélectionner une couche supérieure en silicium monocristallin, même si d'autres matériaux sont possibles, comme le carbure de silicium, le nitrure de gallium, etc.
Le. substrat HR (1) comprend également une couche isolante (4) sur laquelle est disposée la couche supérieure (5). Dans la plupart des cas, la couche isolante (4) est constituée de dioxyde de silicium, car ce matériau peut être facilement obtenu par dépôt ou par oxydation d'un substrat de silicium, comme cela sera expliqué dans de plus amples détails dans la description. L'épaisseur de la couche isolante peut aller de quelques nanomètres, par exemple 10 nm, à 100 ou 200 nm, mais d'autres épaisseurs sont également possibles. Hormis le dioxyde de silicium, d'autres matériaux possibles pour la couche isolante (4) sont le nitrure de silicium, les diélectriques à constante diélectrique ( k ) élevé ou faible, et les combinaisons de couches de chacun de ces matériaux respectifs.
Le substrat HR (1) de l'invention comprend également un support (2). Par opposition aux substrats HR de la technique antérieure, le support (2) du substrat HR (1) de l'invention présente une résistivité normale. Par normale , on entend une résistivité qui correspond à la résistivité de supports qui n'ont pas été conçus pour fournir des propriétés de haute résistivité. Cette résistivité normale est généralement comprise entre 8 Ohm.cm et 30 Ohm.cm, selon le niveau de dopage existant dans la masse du support (2). Comme le support (2) correspond à un support classique, on peut se le procurer pour un coût bien inférieur à celui d'un support HR. En particulier, le support (2) peut être choisi pour posséder des propriétés cristallines ou d'autres caractéristiques qui en font un support très bon marché. En variante, il peut s'agir d'une tranche de silicium recyclée qui a été utilisée dans des étapes précédentes de fabrication. Dans d'autres cas, le support (2) pourrait être un support en quartz, en silicium polycristallin, en carbure de silicium polycristallin, ou en nitrure d'aluminium polycristallin. Évidemment, le support (2) pourra également être choisi en silicium monocristallin.
Enfin, le substrat (1) comprend une couche semi-conductrice de haute résistivité (3) disposée sur le substrat de support et présentant une résistivité supérieure à 1000 Ohm.cm. La couche semi-conductrice de haute résistivité (3) est positionnée en dessous de la couche isolante (4), comme le montre la figure 1. La couche semi-conductrice de haute résistivité (3) constitue la particularité du substrat (1) qui permet d'obtenir les propriétés de résistivité élevée de l'invention. Un élément essentiel de l'invention consiste donc à fournir une telle couche d'une épaisseur et présentant le niveau de résistivité exigé par l'application et par le dispositif final ciblés.
Dans un mode de réalisation préféré, la couche semi-conductrice de haute résistivité (3) est une couche de silicium amorphe non dopé. Le caractère non dopé (ou non intentionnellement dopé) de cette couche (3) garantit sa résistivité élevée. Par couche de silicium amorphe non dopé , on entend que la concentration de dopant, indifféremment p ou n, doit être inférieure à 5.1012 atomes/cm3. Le caractère amorphe de cette couche permet de se la procurer à moindre coût et sur n'importe quel support (2) qui a été choisi comme substrat (1). Le support (2) ne doit donc pas nécessairement être de qualité monocristalline. La couche semi-conductrice de haute résistivité (3) peut également être élaborée en silicium polycristallin.
Quel que soit le matériau choisi pour former la couche semi-conductrice de haute résistivité (3), la résistivité est de préférence sélectionnée pour être supérieure ou égale à 10 kOhm.cm. De plus, dans la plupart des cas, en particulier quand la couche semi-conductrice de haute résistivité (3) est constituée de silicium amorphe non dopé, son épaisseur peut être comprise entre 20 nm et 5000 nm. La résistivité de cette couche peut encore être améliorée en incorporant une certaine densité d'espèces de l'azote, par exemple entre 1.1013 atomes/cm3 et 1.1015 atomes/cm3.
Par conséquent, on comprendra que l'invention comprend le remplacement du support HR onéreux des substrats HR de la technique antérieure par un support (2) de qualité médiocre, mais de coût inférieur, sur lequel a été formée une couche semi-conductrice de haute résistivité (3) bon marché.
Considérons maintenant la figure 2, qui présente un deuxième mode de réalisation du substrat (11) selon l'invention. Tout comme le substrat HR (1) du premier mode de réalisation, le substrat HR (11) comprend également un support (2) avec une résistivité normale, une couche semi-conductrice de haute résistivité (3) disposée sur le substrat de support et présentant une résistivité supérieure à 1000 Ohm.cm, une couche isolante (4) positionnée sur la couche de haute résistivité (2), et une couche supérieure (5) disposée sur la couche isolante. Comme ces éléments du deuxième mode de réalisation sont identiques à ceux du premier, leur description détaillée ne sera pas répétée ici.
Par rapport au substrat HR (1) du premier mode de réalisation, le substrat HR (11) comprend en plus une couche de barrière à la diffusion (6) sur le support (2) et en dessous de la couche semi-conductrice de haute résistivité (3).
Cette couche de barrière à la diffusion (6) empêche ou limite la diffusion de contaminants ou de dopants éventuels depuis le support à l'intérieur de la couche semi-conductrice de haute résistivité (3). Comme l'incorporation de dopants ou de contaminants dans la couche semi-conductrice de haute résistivité (3) diminuerait inévitablement sa résistivité, la présence de la couche de barrière à la diffusion est particulièrement adaptée quand le support (2) est susceptible de contenir de tels dopants ou contaminants. De plus, il faut noter à ce stade que la diffusion de dopants et de contaminants depuis la couche supérieure (5) à l'intérieur de la couche semi-conductrice de haute résistivité (3) est également empêchée par la présence de la couche isolante (4) et peut encore être réduite en choisissant un matériau approprié pour cette couche. Par exemple, comme cela a été indiqué plus haut, la couche isolante (4) peut comprendre ou être composée d'une coûche de nitrure de silicium riche en nitrure qui pourrait également servir de couche de barrière à la diffusion très efficace.
Revenons à la couche de barrière à la diffusion (6) disposée sur le support (2) : la composition de cette couche (6) peut être, sans limitation, du dioxyde de silicium, du nitrure de silicium, ou une combinaison de ces matériaux. Elle peut comprendre de multiples couches qui renferment ces matériaux ou d'autres. Enfin, la couche de barrière à la diffusion (6) a de préférence une épaisseur d'au moins 20 nm.
Dans un mode de réalisation préféré, la couche de barrière à la diffusion (6) est une couche de nitrure de silicium riche en nitrure, c.-à-d. une couche de 7 SiXNy qui renferme plus d'atomes d'azote qu'une couche de nitrure de silicium Si3N4 stoechiométrique. Le nitrure de silicium riche en nitrure, élaboré par exemple par dépôt chimique en phase vapeur qui peut être assisté par plasma, est connu pour être un diélectrique à fortes charges piégées et de haute résistivité. La couche de barrière à la diffusion (6) de ce mode de réalisation préféré comporte plusieurs avantages : elle fournit une barrière efficace contre la diffusion de dopants depuis le support (2) à l'intérieur de la couche semi-conductrice de haute résistivité (3) ; elle forme un diélectrique de haute résistivité qui contribue à la résistivité élevée du substrat (1) ; elle constitue une source d'espèces azotées qui peuvent migrer à l'intérieur de la couche semi-conductrice de haute résistivité (3) et augmenter encore la résistivité de cette dernière.
Les figures 3a à 3e présentent un procédé de fabrication typique du substrat (1) de l'invention. Dans la première étape de la figure 3a, un support (2) présentant une résistivité normale est fourni. Dans un exemple particulier, le support (2) est une tranche de silicium monocristallin et présente une résistivité comprise entre 8 Ohm.cm et 30 Ohm.cm.
Dans la deuxième étape de la figure 3b, une couche semi-conductrice de haute résistivité (3) est élaborée sur le support (2) pour former une première structure intermédiaire (7). Pour ceci, on peut déposer une couche de silicium amorphe ou polycristallin non dopé sur le support (2), par dépôt chimique en phase vapeur ou dépôt physique en phase vapeur.
Dans une troisième étape représentée sur la figure 3c, une couche isolante (4).est formée sur la première structure intermédiaire (7). On peut y parvenir de plusieurs manières. Dans une première approche, la couche isolante (4) est obtenue en déposant un matériau isolant sur la couche de résistivité élevée (3) de la première structure intermédiaire. Dans une autre approche, la couche isolante (4) est obtenue en oxydant la couche de silicium non dopé de résistivité élevée (3).
La structure intermédiaire (7) avec la couche isolante (4) est assemblée avec un substrat donneur (8) pour former une deuxième structure intermédiaire (9), comme le montrent les figures 3c et 3e. Bien que ces figures ne l'indiquent pas, il est éventuellement possible de prévoir un substrat donneur (8) avec une couche superficielle isolante.
Dans une autre approche d'élaboration de la couche isolante (4) sur la première structure intermédiaire (7) représentée sur la figure 3d, la couche isolante est principalement formée sur ou dans le substrat donneur (8), et cette couche est positionnée sur la première structure intermédiaire (7) durant l'assemblage de la structure intermédiaire (7) avec le substrat donneur (8) pour former la deuxième structure intermédiaire (9) de la figure 3e.
Quelle que soit l'approche sélectionnée, une étape de polissage de la surface exposée de la première structure intermédiaire (7) et/ou du substrat donneur (8) et/ou de la couche isolante (4) peut être exécutée avant l'étape d'assemblage afin d'améliorer la cohésion.
Enfin, l'épaisseur du substrat donneur (8) de la deuxième structure intermédiaire (9) est réduite pour former le substrat (1). Toutes les techniques de réduction d'épaisseur connues peuvent être utilisées pour cette étape, comme la technique d'amincissement par polissage et gravure, la technique Smart CutTM fondée sur une implantation ionique et un clivage, etc.
Les étapes d'assemblage et/ou de réduction de l'épaisseur peuvent nécessiter certains traitements thermiques. Ces traitements peuvent transformer partiellement ou totalement la nature de la couche semi- conductrice de haute résistivité (3). Par exemple, une couche amorphe initialement déposée (3) peut être partiellement ou totalement transformée en une couche polycristalline (3). Cela ne devrait pas modifier les propriétés de résistivité élevée de cette couche.
Les figures 4a à 4f présentent un procédé de fabrication typique du substrat (11) selon le deuxième mode de réalisation de l'invention. La plupart des étapes décrites en référence au premier mode de réalisation s'appliquent à ce deuxième mode de réalisation et ne seront donc pas répétées. En particulier, la nature du matériau, le niveau de résistivité et l'étape de polissage supplémentaire avant l'assemblage s'appliquent à la description suivante. Pour rappel, dans ce mode de réalisation, un substrat HR (11) comprend une couche de barrière à la diffusion (6) sur le support (2) et en dessous de la couche semi-conductrice de haute résistivité (3). L'insertion de cette couche de barrière à la diffusion (6) dans le procédé de fabrication offre bien plus d'options en terme de procédé de fabrication, la plupart d'entre elles étant décrites ici sans aucune intention d'être exhaustif.
Dans la première étape de la figure 4a, un support (2) présentant une 20 résistivité normale est fourni.
Dans la deuxième étape de la figure 4b, la couche de barrière à la diffusion (6) est élaborée sur le support (2) avant l'étape de formation de la couche semi-conductrice de haute résistivité (3) de la figure 4c. Dans l'une des 25 options préférées, comme cela a été expliqué au paragraphe précédent, la formation de la couche de barrière à la diffusion passe par un dépôt chimique en phase vapeur de nitrure de silicium riche en nitrure. Le dépôt peut être assisté par plasma.
30 Ensuite, similairement aux figures 3c et 3d et à la description associée du mode de réalisation précédent, la couche isolante peut être élaborée par plusieurs approches qui correspondent aux figures 4d et 4e.
Après l'assemblage de la structure intermédiaire (7) avec le substrat donneur (8) pour former la deuxième structure intermédiaire (9) de la figure 4f, l'épaisseur du substrat donneur (8) de la deuxième structure intermédiaire (9) est réduite pour former le substrat (11), par des techniques connues décrites ci-dessus.
Enfin, la résistivité élevée de la couche semi-conductrice (3) peut encore être augmentée en y introduisant des espèces azotées. Comme cela a été détaillé dans un précédent paragraphe, on peut y parvenir en formant une couche de barrière à la diffusion (6) riche en azote, de sorte qu'au moins certaines espèces azotées puissent migrer à l'intérieur de la couche de résistivité élevée (3). En variante, des espèces azotées, comme des ions d'azote, peuvent être implantées à travers la couche supérieure (5) et la couche isolante (4) pour atteindre une concentration souhaitée d'azote comprise entre 1.1013 atomes/cm3 et 1.1015 atomes/cm3.
L'invention propose donc une approche bon marché pour obtenir des substrats (1, 11) présentant une résistivité électrique élevée, et peut être appliquée à un large éventail d'applications, l'exemple particulier présenté ci-dessus ne devant pas être considéré comme limitant la présente invention, dont la portée ne peut être déterminée qu'en référence aux revendications.
Claims (3)
- Revendications1. Substrat (1, 11) ayant une résistivité élevée comprenant un support (2) ayant une résistivité normale ; une couche semi-conductrice de haute résistivité (3) disposée sur le substrat de support et présentant une résistivité supérieure à 1000 Ohm.cm ; une couche isolante (4) positionnée sur la couche de haute résistivité (3) ; et une couche supérieure (5) disposée sur la couche isolante (4).
- 2. Substrat selon la revendication 1, dans lequel le support (2) présente une résistivité comprise entre 8 Ohm.cm et 30 Ohm.cm
- 3. Substrat selon la revendication 1, dans lequel la couche semi-conductrice de haute résistivité (3) présente une résistivité supérieure ou égale à 10 kOhm.cm Substrat selon la revendication 1 comprenant en outre une couche de barrière à la diffusion (6) sur le support (2) et en dessous de la couche semi-conductrice de haute résistivité (3). 5. Substrat selon la revendication 4, dans lequel la couche de barrière à la diffusion (6) est une couche de dioxyde de silicium ou de nitrure de silicium ou une combinaison de ces couches, qui a une épaisseur d'au moins 20 nm. 6. Substrat selon la revendication 4, dans lequel la couche de barrière à la diffusion (6) est une couche de nitrure de silicium riche en nitrure. 7. Substrat selon la revendication 1, dans lequel la couche de résistivité élevée (3) est une couche de silicium amorphe ou polycristallin non 1230dopé. 8. Substrat selon la revendication 7, dans lequel la couche de résistivité élevée (3) renferme en outre une concentration d'azote qui est comprise entre 1.1013 atomes/cm3 et 1.1015 atomes/cm3. 9. Substrat selon la revendication 1, dans lequel le support (2) et la couche supérieure (5) sont des substrats de silicium monocristallin. 10. Substrat selon la revendication 1, dans lequel le support (2) est choisi dans le groupe du quartz, du silicium polycristallin, du carbure de silicium polycristallin et du nitrure d'aluminium polycristallin. 11. Substrat selon la revendication 1 dans lequel la couche isolante (4) comprend un matériau choisi dans le groupe constitué par le nitrure de silicium, les diélectriques à constante diélectrique élevé, les diélectriques à constante diélectrique faible, l'oxyde de silicium et toutes les combinaisons de ces matériaux. 12. Substrat selon la revendication 1, dans lequel la couche isolante (4) est une couche de dioxyde de silicium et a une épaisseur allant de 10 nm à 200 nm. 13. Substrat selon la revendication 1, dans lequel la couche semi- conductrice de haute résistivité (3) a une épaisseur allant de 20 nm à 5000 nm. 14. Procédé de fabrication d'un substrat (1, 11) ayant une résistivité élevée, qui comprend les étapes suivantes : - obtenir un support (2) présentant une résistivité normale ; élaborer une couche semi-conductrice de haute résistivité (3) sur le substrat (2) pour former une première structure intermédiaire (7) ; élaborer une couche isolante (4) sur la première structure intermédiaire (7) ; assembler la structure intermédiaire (7) avec un substrat donneur (8) pour former une deuxième structure intermédiaire (9) ; réduire l'épaisseur du substrat donneur (8) de la deuxième structure intermédiaire (9) pour former le substrat (1, 11). 15. Procédé selon la revendication 14, dans lequel le support (2) est une tranche de silicium monocristallin et présente une résistivité comprise entre 8 Ohm.cm et 30 Ohm.cm. 16. Procédé selon la revendication 14, dans lequel l'étape d'élaboration d'une couche semi-conductrice de haute résistivité (3) sur le support (2) comprend le dépôt d'une couche de silicium non dopé par dépôt chimique en phase vapeur ou par dépôt physique en phase vapeur. 17. Procédé selon la revendication 14, qui comprend en outre l'étape d'implantation d'ions azotés à l'intérieur de la couche semi-conductrice de haute résistivité (3) pour augmenter encore sa résistivité. 18. Procédé selon la revendication 14, dans lequel l'étape d'élaboration d'une couche isolante (4) comprend le dépôt d'un matériau isolant sur la couche de haute résistivité (3). 25 19. Procédé selon la revendication 14, dans lequel l'étape d'élaboration d'une couche isolante (4) comprend l'oxydation de la couche de silicium non dopé de haute résistivité (3). 20. Procédé selon la revendication 14, dans lequel l'étape d'élaboration 30 d'une couche isolante (4) comprend la formation d'une couche isolante à la surface de la tranche donneuse (8) et est exécutée durant l'étape d'assemblage de la première structure intermédiaire (7) avec le20substrat donneur (8). 21. Procédé selon la revendication 14, qui comprend en outre une étape de polissage de la surface exposée de la première structure intermédiaire (7) et/ou du substrat donneur (8) et/ou de la couche isolante (4) avant l'étape d'assemblage. 22. Procédé selon la revendication 14, comprenant en outre la formation d'une couche de barrière à la diffusion (6) sur le support (2) avant ~o l'étape d'élaboration de la couche semi-conductrice de haute résistivité (3). 15
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0803696A FR2933233B1 (fr) | 2008-06-30 | 2008-06-30 | Substrat de haute resistivite bon marche et procede de fabrication associe |
| PCT/US2009/044810 WO2010002515A2 (fr) | 2008-06-30 | 2009-05-21 | Substrats à bas coût présentant des propriétés de résistivité élevée et leurs procédés de fabrication |
| US12/470,152 US7977705B2 (en) | 2008-06-30 | 2009-05-21 | Low-cost substrates having high-resistivity properties and methods for their manufacture |
| JP2011514666A JP2011524650A (ja) | 2008-06-30 | 2009-05-21 | 高抵抗率を有する低コストの基板の特性および製造方法 |
| KR1020107024504A KR101126563B1 (ko) | 2008-06-30 | 2009-05-21 | 고 저항 성질을 가지는 염가의 기판 및 그 제조 방법 |
| CN200980115135XA CN102017075B (zh) | 2008-06-30 | 2009-05-21 | 具有高电阻率性质的低成本基材及其制造方法 |
| DE112009001477T DE112009001477B4 (de) | 2008-06-30 | 2009-05-21 | Kostengünstige Substrate mit Hochwiderstands-Eigenschaften und Verfahren zum Herstellen derselben |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0803696A FR2933233B1 (fr) | 2008-06-30 | 2008-06-30 | Substrat de haute resistivite bon marche et procede de fabrication associe |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2933233A1 true FR2933233A1 (fr) | 2010-01-01 |
| FR2933233B1 FR2933233B1 (fr) | 2010-11-26 |
Family
ID=40344787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0803696A Active FR2933233B1 (fr) | 2008-06-30 | 2008-06-30 | Substrat de haute resistivite bon marche et procede de fabrication associe |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7977705B2 (fr) |
| JP (1) | JP2011524650A (fr) |
| KR (1) | KR101126563B1 (fr) |
| CN (1) | CN102017075B (fr) |
| DE (1) | DE112009001477B4 (fr) |
| FR (1) | FR2933233B1 (fr) |
| WO (1) | WO2010002515A2 (fr) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016198298A1 (fr) | 2015-06-09 | 2016-12-15 | Soitec | Procédé de fabrication d'un élément à semi-conducteur comprenant une couche de piégeage de charges |
| FR3062238A1 (fr) * | 2017-01-26 | 2018-07-27 | Soitec | Support pour une structure semi-conductrice |
| WO2018178562A1 (fr) | 2017-03-31 | 2018-10-04 | Soitec | Procédé d'ajustement de l'état de contrainte d'un film piézoélectrique et dispositif a onde acoustique employant un tel film |
| US10510531B2 (en) | 2016-11-04 | 2019-12-17 | Soitec | Method of fabrication of a semiconductor element comprising a highly resistive substrate |
| WO2020008116A1 (fr) | 2018-07-05 | 2020-01-09 | Soitec | Substrat pour un dispositif integre radioafrequence et son procede de fabrication |
| FR3094573A1 (fr) | 2019-03-29 | 2020-10-02 | Soitec | Procede de preparation d’une couche mince de materiau ferroelectrique |
| CN111919285A (zh) * | 2018-03-26 | 2020-11-10 | Soitec公司 | 制造用于射频器件的衬底的工艺 |
| FR3098642A1 (fr) | 2019-07-12 | 2021-01-15 | Soitec | procédé de fabrication d'une structure comprenant une couche mince reportée sur un support muni d’une couche de piégeage de charges |
| WO2022023630A1 (fr) | 2020-07-28 | 2022-02-03 | Soitec | Procede de report d'une couche mince sur un substrat support muni d'une couche de piegeage de charges |
| FR3113184A1 (fr) | 2020-07-28 | 2022-02-04 | Soitec | Procede de preparation d’un substrat support, et procede de report d’une couche mince sur ce substrat support |
| FR3121548A1 (fr) | 2021-03-30 | 2022-10-07 | Soitec | Procede de preparation d’un substrat avance, notamment pour des applications photoniques |
| FR3129028A1 (fr) | 2021-11-09 | 2023-05-12 | Soitec | Procede de preparation d’un substrat support muni d’une couche de piegeage de charges |
| FR3129029A1 (fr) | 2021-11-09 | 2023-05-12 | Soitec | Procede de preparation d’un substrat support muni d’une couche de piegeage de charges |
| WO2024002608A1 (fr) | 2022-06-29 | 2024-01-04 | Soitec | Procede de fabrication d'une structure comportant une couche barriere a la diffusion d'especes atomiques |
| FR3137490A1 (fr) | 2022-07-04 | 2024-01-05 | Soitec | Procede de fabrication d’une structure comportant une couche barriere a la diffusion d’especes atomiques |
| FR3145444A1 (fr) | 2023-01-27 | 2024-08-02 | Soitec | Structure comprenant une couche superficielle reportee sur un support muni d’une couche de piegeage de charges a contamination limitee et procede de fabrication |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2935067B1 (fr) | 2008-08-14 | 2011-02-25 | Commissariat Energie Atomique | Procede de fabrication d'une structure semi-conductrice plan de masse enterre |
| US8492868B2 (en) * | 2010-08-02 | 2013-07-23 | International Business Machines Corporation | Method, apparatus, and design structure for silicon-on-insulator high-bandwidth circuitry with reduced charge layer |
| FR2967812B1 (fr) | 2010-11-19 | 2016-06-10 | S O I Tec Silicon On Insulator Tech | Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif |
| JP6228462B2 (ja) | 2011-03-16 | 2017-11-08 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッドＭｅｍｃ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | ハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体およびそのような構造体の製法 |
| FR2973159B1 (fr) | 2011-03-22 | 2013-04-19 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat de base |
| FR2973158B1 (fr) | 2011-03-22 | 2014-02-28 | Soitec Silicon On Insulator | Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences |
| FR2983342B1 (fr) * | 2011-11-30 | 2016-05-20 | Soitec Silicon On Insulator | Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue |
| US8741739B2 (en) | 2012-01-03 | 2014-06-03 | International Business Machines Corporation | High resistivity silicon-on-insulator substrate and method of forming |
| US8536035B2 (en) | 2012-02-01 | 2013-09-17 | International Business Machines Corporation | Silicon-on-insulator substrate and method of forming |
| JP5978986B2 (ja) * | 2012-12-26 | 2016-08-24 | 信越半導体株式会社 | 高周波半導体装置及び高周波半導体装置の製造方法 |
| US20140197462A1 (en) * | 2013-01-14 | 2014-07-17 | International Rectifier Corporation | III-Nitride Transistor with High Resistivity Substrate |
| US8951896B2 (en) | 2013-06-28 | 2015-02-10 | International Business Machines Corporation | High linearity SOI wafer for low-distortion circuit applications |
| FI130149B (en) * | 2013-11-26 | 2023-03-15 | Okmetic Oyj | High-resistive silicon substrate with a reduced radio frequency loss for a radio-frequency integrated passive device |
| KR101983166B1 (ko) * | 2013-12-27 | 2019-05-28 | 삼성전기주식회사 | 반도체 소자 및 반도체 소자의 제조 방법 |
| JP6650463B2 (ja) * | 2014-11-18 | 2020-02-19 | グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． | 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法 |
| JP6726180B2 (ja) | 2014-11-18 | 2020-07-22 | グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． | 高抵抗率半導体・オン・インシュレータウエハおよび製造方法 |
| JP2016143820A (ja) * | 2015-02-04 | 2016-08-08 | 信越半導体株式会社 | 貼り合わせ半導体ウェーハ及びその製造方法 |
| JP6517360B2 (ja) * | 2015-03-03 | 2019-05-22 | サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ | 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法 |
| JP6344271B2 (ja) * | 2015-03-06 | 2018-06-20 | 信越半導体株式会社 | 貼り合わせ半導体ウェーハ及び貼り合わせ半導体ウェーハの製造方法 |
| DE102015211087B4 (de) * | 2015-06-17 | 2019-12-05 | Soitec | Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060264004A1 (en) * | 2005-05-23 | 2006-11-23 | Ziptronix, Inc. | Method of detachable direct bonding at low temperatures |
| US20080153313A1 (en) * | 2006-12-26 | 2008-06-26 | Oleg Kononchuk | Method for producing a semiconductor-on-insulator structure |
Family Cites Families (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4300150A (en) | 1980-06-16 | 1981-11-10 | North American Philips Corporation | Lateral double-diffused MOS transistor device |
| US4771016A (en) | 1987-04-24 | 1988-09-13 | Harris Corporation | Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor |
| US5750000A (en) | 1990-08-03 | 1998-05-12 | Canon Kabushiki Kaisha | Semiconductor member, and process for preparing same and semiconductor device formed by use of same |
| DE4232844A1 (de) | 1992-09-30 | 1994-03-31 | Siemens Ag | Belichtungsverfahren und Maske für die optische Projektionslithographie |
| US5399507A (en) | 1994-06-27 | 1995-03-21 | Motorola, Inc. | Fabrication of mixed thin-film and bulk semiconductor substrate for integrated circuit applications |
| JP2006066928A (ja) * | 1994-09-09 | 2006-03-09 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2647022B2 (ja) | 1994-10-24 | 1997-08-27 | 日本電気株式会社 | パターン形成方法 |
| US5773151A (en) | 1995-06-30 | 1998-06-30 | Harris Corporation | Semi-insulating wafer |
| US6391744B1 (en) | 1997-03-19 | 2002-05-21 | The United States Of America As Represented By The National Security Agency | Method of fabricating a non-SOI device on an SOI starting wafer and thinning the same |
| JPH10335615A (ja) * | 1997-05-22 | 1998-12-18 | Harris Corp | 半導体デバイスに関する改良 |
| US6140163A (en) | 1997-07-11 | 2000-10-31 | Advanced Micro Devices, Inc. | Method and apparatus for upper level substrate isolation integrated with bulk silicon |
| US6063713A (en) | 1997-11-10 | 2000-05-16 | Micron Technology, Inc. | Methods for forming silicon nitride layers on silicon-comprising substrates |
| JP3523531B2 (ja) | 1999-06-18 | 2004-04-26 | シャープ株式会社 | 半導体装置の製造方法 |
| US6166411A (en) | 1999-10-25 | 2000-12-26 | Advanced Micro Devices, Inc. | Heat removal from SOI devices by using metal substrates |
| FR2810448B1 (fr) | 2000-06-16 | 2003-09-19 | Soitec Silicon On Insulator | Procede de fabrication de substrats et substrats obtenus par ce procede |
| JP4216483B2 (ja) | 2001-02-15 | 2009-01-28 | 株式会社東芝 | 半導体メモリ装置 |
| US6645795B2 (en) | 2001-05-03 | 2003-11-11 | International Business Machines Corporation | Polysilicon doped transistor using silicon-on-insulator and double silicon-on-insulator |
| US6912330B2 (en) | 2001-05-17 | 2005-06-28 | Sioptical Inc. | Integrated optical/electronic circuits and associated methods of simultaneous generation thereof |
| US20020170487A1 (en) | 2001-05-18 | 2002-11-21 | Raanan Zehavi | Pre-coated silicon fixtures used in a high temperature process |
| JP4322453B2 (ja) | 2001-09-27 | 2009-09-02 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US6646307B1 (en) | 2002-02-21 | 2003-11-11 | Advanced Micro Devices, Inc. | MOSFET having a double gate |
| FR2838865B1 (fr) | 2002-04-23 | 2005-10-14 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee |
| US6743662B2 (en) * | 2002-07-01 | 2004-06-01 | Honeywell International, Inc. | Silicon-on-insulator wafer for RF integrated circuit |
| US6664598B1 (en) | 2002-09-05 | 2003-12-16 | International Business Machines Corporation | Polysilicon back-gated SOI MOSFET for dynamic threshold voltage control |
| US6812527B2 (en) | 2002-09-05 | 2004-11-02 | International Business Machines Corporation | Method to control device threshold of SOI MOSFET's |
| US6835983B2 (en) | 2002-10-25 | 2004-12-28 | International Business Machines Corporation | Silicon-on-insulator (SOI) integrated circuit (IC) chip with the silicon layers consisting of regions of different thickness |
| US7176108B2 (en) | 2002-11-07 | 2007-02-13 | Soitec Silicon On Insulator | Method of detaching a thin film at moderate temperature after co-implantation |
| FR2847077B1 (fr) | 2002-11-12 | 2006-02-17 | Soitec Silicon On Insulator | Composants semi-conducteurs, et notamment de type soi mixtes, et procede de realisation |
| TWI265217B (en) | 2002-11-14 | 2006-11-01 | Komatsu Denshi Kinzoku Kk | Method and device for manufacturing silicon wafer, method for manufacturing silicon single crystal, and device for pulling up silicon single crystal |
| US6946373B2 (en) | 2002-11-20 | 2005-09-20 | International Business Machines Corporation | Relaxed, low-defect SGOI for strained Si CMOS applications |
| US7102206B2 (en) | 2003-01-20 | 2006-09-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor substrate, method for fabricating the same, and method for fabricating semiconductor device |
| JP2004335642A (ja) | 2003-05-06 | 2004-11-25 | Canon Inc | 基板およびその製造方法 |
| US7329923B2 (en) | 2003-06-17 | 2008-02-12 | International Business Machines Corporation | High-performance CMOS devices on hybrid crystal oriented substrates |
| US7018873B2 (en) | 2003-08-13 | 2006-03-28 | International Business Machines Corporation | Method of making a device threshold control of front-gate silicon-on-insulator MOSFET using a self-aligned back-gate |
| FR2860341B1 (fr) | 2003-09-26 | 2005-12-30 | Soitec Silicon On Insulator | Procede de fabrication de structure multicouche a pertes diminuees |
| KR20060118437A (ko) * | 2003-09-26 | 2006-11-23 | 위니베르시트카솔리끄드루뱅 | 저항손을 감소시키는 다층 반도체 구조의 제조 방법 |
| US7034362B2 (en) | 2003-10-17 | 2006-04-25 | International Business Machines Corporation | Double silicon-on-insulator (SOI) metal oxide semiconductor field effect transistor (MOSFET) structures |
| US7089515B2 (en) | 2004-03-09 | 2006-08-08 | International Business Machines Corporation | Threshold voltage roll-off compensation using back-gated MOSFET devices for system high-performance and low standby power |
| US7160753B2 (en) | 2004-03-16 | 2007-01-09 | Voxtel, Inc. | Silicon-on-insulator active pixel sensors |
| US8138061B2 (en) | 2005-01-07 | 2012-03-20 | International Business Machines Corporation | Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide |
| US7387946B2 (en) | 2005-06-07 | 2008-06-17 | Freescale Semiconductor, Inc. | Method of fabricating a substrate for a planar, double-gated, transistor process |
| JP2007165492A (ja) | 2005-12-13 | 2007-06-28 | Seiko Instruments Inc | 半導体集積回路装置 |
| US7417288B2 (en) | 2005-12-19 | 2008-08-26 | International Business Machines Corporation | Substrate solution for back gate controlled SRAM with coexisting logic devices |
| US20070190681A1 (en) | 2006-02-13 | 2007-08-16 | Sharp Laboratories Of America, Inc. | Silicon-on-insulator near infrared active pixel sensor array |
| US7585711B2 (en) | 2006-08-02 | 2009-09-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor-on-insulator (SOI) strained active area transistor |
| US20080124847A1 (en) | 2006-08-04 | 2008-05-29 | Toshiba America Electronic Components, Inc. | Reducing Crystal Defects from Hybrid Orientation Technology During Semiconductor Manufacture |
| JP4631833B2 (ja) | 2006-09-04 | 2011-02-16 | ソニー株式会社 | 半導体装置 |
| FR2906078B1 (fr) | 2006-09-19 | 2009-02-13 | Commissariat Energie Atomique | Procede de fabrication d'une structure micro-technologique mixte et une structure ainsi obtenue |
| US7755140B2 (en) | 2006-11-03 | 2010-07-13 | Intel Corporation | Process charging and electrostatic damage protection in silicon-on-insulator technology |
| FR2910702B1 (fr) | 2006-12-26 | 2009-04-03 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat mixte |
| US7883990B2 (en) | 2007-10-31 | 2011-02-08 | International Business Machines Corporation | High resistivity SOI base wafer using thermally annealed substrate |
| US8344503B2 (en) * | 2008-11-25 | 2013-01-01 | Freescale Semiconductor, Inc. | 3-D circuits with integrated passive devices |
-
2008
- 2008-06-30 FR FR0803696A patent/FR2933233B1/fr active Active
-
2009
- 2009-05-21 WO PCT/US2009/044810 patent/WO2010002515A2/fr active Application Filing
- 2009-05-21 US US12/470,152 patent/US7977705B2/en active Active
- 2009-05-21 KR KR1020107024504A patent/KR101126563B1/ko active IP Right Grant
- 2009-05-21 CN CN200980115135XA patent/CN102017075B/zh active Active
- 2009-05-21 DE DE112009001477T patent/DE112009001477B4/de active Active
- 2009-05-21 JP JP2011514666A patent/JP2011524650A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060264004A1 (en) * | 2005-05-23 | 2006-11-23 | Ziptronix, Inc. | Method of detachable direct bonding at low temperatures |
| US20080153313A1 (en) * | 2006-12-26 | 2008-06-26 | Oleg Kononchuk | Method for producing a semiconductor-on-insulator structure |
Non-Patent Citations (1)
| Title |
|---|
| ENGINEERING THIN FILMS WITH ION BEAMS, NANOSCALE DIAGNOSTICS, AND MOLECULAR MANUFACTURING 30-31 JULY 2001 SAN DIEGO, CA, USA, vol. 4468, 9 April 2003 (2003-04-09), Proceedings of the SPIE - The International Society for Optical Engineering SPIE-Int. Soc. Opt. Eng USA, pages 131 - 139, XP002516350, ISSN: 0277-786X * |
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10297464B2 (en) | 2015-06-09 | 2019-05-21 | Soitec | Process for the manufacture of a semiconductor element comprising a layer for trapping charges |
| WO2016198298A1 (fr) | 2015-06-09 | 2016-12-15 | Soitec | Procédé de fabrication d'un élément à semi-conducteur comprenant une couche de piégeage de charges |
| US10510531B2 (en) | 2016-11-04 | 2019-12-17 | Soitec | Method of fabrication of a semiconductor element comprising a highly resistive substrate |
| US11373856B2 (en) | 2017-01-26 | 2022-06-28 | Soitec | Support for a semiconductor structure |
| FR3062238A1 (fr) * | 2017-01-26 | 2018-07-27 | Soitec | Support pour une structure semi-conductrice |
| WO2018137937A1 (fr) | 2017-01-26 | 2018-08-02 | Soitec | Support pour une structure semiconductrice |
| WO2018178562A1 (fr) | 2017-03-31 | 2018-10-04 | Soitec | Procédé d'ajustement de l'état de contrainte d'un film piézoélectrique et dispositif a onde acoustique employant un tel film |
| US11462676B2 (en) | 2017-03-31 | 2022-10-04 | Soitec | Method for adjusting the stress state of a piezoelectric film and acoustic wave device employing such a film |
| CN111919285B (zh) * | 2018-03-26 | 2024-03-29 | Soitec公司 | 制造用于射频器件的衬底的工艺 |
| CN111919285A (zh) * | 2018-03-26 | 2020-11-10 | Soitec公司 | 制造用于射频器件的衬底的工艺 |
| WO2020008116A1 (fr) | 2018-07-05 | 2020-01-09 | Soitec | Substrat pour un dispositif integre radioafrequence et son procede de fabrication |
| FR3094573A1 (fr) | 2019-03-29 | 2020-10-02 | Soitec | Procede de preparation d’une couche mince de materiau ferroelectrique |
| WO2020200986A1 (fr) | 2019-03-29 | 2020-10-08 | Soitec | Procédé de préparation d'une couche mince de matériau ferroélectrique |
| WO2021008742A1 (fr) | 2019-07-12 | 2021-01-21 | Soitec | Procede de fabrication d'une structure comprenant une couche mince reportee sur un support muni d'une couche de piegeage de charges |
| EP4060715A1 (fr) | 2019-07-12 | 2022-09-21 | Soitec | Une structure comprenant une couche mince reportée sur un support muni d'une couche de piégeage de charges |
| FR3098642A1 (fr) | 2019-07-12 | 2021-01-15 | Soitec | procédé de fabrication d'une structure comprenant une couche mince reportée sur un support muni d’une couche de piégeage de charges |
| WO2022023630A1 (fr) | 2020-07-28 | 2022-02-03 | Soitec | Procede de report d'une couche mince sur un substrat support muni d'une couche de piegeage de charges |
| FR3113184A1 (fr) | 2020-07-28 | 2022-02-04 | Soitec | Procede de preparation d’un substrat support, et procede de report d’une couche mince sur ce substrat support |
| FR3121548A1 (fr) | 2021-03-30 | 2022-10-07 | Soitec | Procede de preparation d’un substrat avance, notamment pour des applications photoniques |
| WO2023084168A1 (fr) | 2021-11-09 | 2023-05-19 | Soitec | Procede de preparation d'un substrat support muni d'une couche de piegeage de charges |
| FR3129029A1 (fr) | 2021-11-09 | 2023-05-12 | Soitec | Procede de preparation d’un substrat support muni d’une couche de piegeage de charges |
| WO2023084173A1 (fr) | 2021-11-09 | 2023-05-19 | Soitec | Procede de preparation d'un substrat support muni d'une couche de piegeage de charges |
| FR3129028A1 (fr) | 2021-11-09 | 2023-05-12 | Soitec | Procede de preparation d’un substrat support muni d’une couche de piegeage de charges |
| WO2024002608A1 (fr) | 2022-06-29 | 2024-01-04 | Soitec | Procede de fabrication d'une structure comportant une couche barriere a la diffusion d'especes atomiques |
| FR3137493A1 (fr) | 2022-06-29 | 2024-01-05 | Soitec | Procede de fabrication d’une structure comportant une couche barriere a la diffusion d’especes atomiques |
| FR3137490A1 (fr) | 2022-07-04 | 2024-01-05 | Soitec | Procede de fabrication d’une structure comportant une couche barriere a la diffusion d’especes atomiques |
| WO2024008441A1 (fr) | 2022-07-04 | 2024-01-11 | Soitec | Procede de fabrication d'une structure comportant une couche barriere a la diffusion d'especes atomiques |
| FR3145444A1 (fr) | 2023-01-27 | 2024-08-02 | Soitec | Structure comprenant une couche superficielle reportee sur un support muni d’une couche de piegeage de charges a contamination limitee et procede de fabrication |
| WO2024156465A1 (fr) | 2023-01-27 | 2024-08-02 | Soitec | Structure comprenant une couche superficielle reportee sur un support muni d'une couche de piegeage de charges a contamination limitee et procede de fabrication |
Also Published As
| Publication number | Publication date |
|---|---|
| DE112009001477B4 (de) | 2012-12-06 |
| DE112009001477T5 (de) | 2011-04-21 |
| US20090321873A1 (en) | 2009-12-31 |
| WO2010002515A3 (fr) | 2010-07-29 |
| WO2010002515A2 (fr) | 2010-01-07 |
| US7977705B2 (en) | 2011-07-12 |
| CN102017075A (zh) | 2011-04-13 |
| KR20100129333A (ko) | 2010-12-08 |
| CN102017075B (zh) | 2012-02-22 |
| FR2933233B1 (fr) | 2010-11-26 |
| KR101126563B1 (ko) | 2012-03-22 |
| JP2011524650A (ja) | 2011-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2933233A1 (fr) | Substrat de haute resistivite bon marche et procede de fabrication associe | |
| EP1697975B1 (fr) | Procede de scellement de deux plaques avec formation d un co ntact ohmique entre celles-ci | |
| EP3997728B1 (fr) | Procede de fabrication d'une structure comprenant une couche mince reportee sur un support muni d'une couche de piegeage de charges | |
| EP0996150B1 (fr) | Procédé de réalisation de composants passifs et actifs sur un même substrat isolant | |
| FR2933234A1 (fr) | Substrat bon marche a structure double et procede de fabrication associe | |
| FR2967812A1 (fr) | Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif | |
| EP4189734B1 (fr) | Procede de report d'une couche mince sur un substrat support muni d'une couche de piegeage de charges | |
| EP2157603B1 (fr) | Procédé de réalisation de structures GeOI localisées, obtenues par enrichissement en germanium | |
| FR3029682A1 (fr) | Substrat semi-conducteur haute resistivite et son procede de fabrication | |
| EP3577683B1 (fr) | Structure pour application radiofréquence | |
| FR3062238A1 (fr) | Support pour une structure semi-conductrice | |
| EP3531444B1 (fr) | Circuit intégré comprenant un substrat équipé d'une région riche en pièges, et procédé de fabrication | |
| EP2332171B1 (fr) | Procede de fabrication d'une structure semi-conductrice plan de masse enterre | |
| EP3127142A1 (fr) | Procédé de fabrication d'une plaque de semi-conducteur adaptée pour la fabrication d'un substrat soi, et plaque de substrat soi ainsi obtenue | |
| FR3051596A1 (fr) | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant | |
| FR3051595A1 (fr) | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant | |
| EP2337076A1 (fr) | Dispositif microélectronique, en particulier capteur d'image à illumination par la face arrière et procédé de fabrication. | |
| FR2797999A1 (fr) | Procede de fabrication d'une capacite integree sur un substrat de silicium | |
| EP3568869A1 (fr) | Substrat pour capteur d'image de type face avant et procédé de fabrication d'un tel substrat | |
| FR2933235A1 (fr) | Substrat bon marche et procede de fabrication associe | |
| WO2021140300A1 (fr) | Procede de fabrication d'une structure de type semi-conducteur sur isolant pour applications radiofréquences | |
| FR3027451A1 (fr) | Substrat et procede de fabrication d'un substrat | |
| EP1644969B1 (fr) | Procede d'implantation au travers d'une surface irreguliere | |
| WO2021234280A1 (fr) | Procede de fabrication d'un substrat semi-conducteur sur isolant pour applications radiofrequences | |
| EP4154306A1 (fr) | Procede de fabrication d'un substrat semi-conducteur sur isolant pour applications radiofrequences |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 9 |
|
| PLFP | Fee payment |
Year of fee payment: 10 |
|
| PLFP | Fee payment |
Year of fee payment: 11 |
|
| PLFP | Fee payment |
Year of fee payment: 13 |
|
| PLFP | Fee payment |
Year of fee payment: 14 |
|
| PLFP | Fee payment |
Year of fee payment: 15 |
|
| PLFP | Fee payment |
Year of fee payment: 16 |
|
| PLFP | Fee payment |
Year of fee payment: 17 |