Nothing Special   »   [go: up one dir, main page]

EP3360154A2 - Verfahren zum verbinden einer substratanordnung mit einem elektronikbauteil mit verwendung eines auf eine kontaktierungsmaterialschicht aufgebrachten vorfixiermittels, entsprechende substratanordnung und verfahren zu ihrem herstellen - Google Patents

Verfahren zum verbinden einer substratanordnung mit einem elektronikbauteil mit verwendung eines auf eine kontaktierungsmaterialschicht aufgebrachten vorfixiermittels, entsprechende substratanordnung und verfahren zu ihrem herstellen

Info

Publication number
EP3360154A2
EP3360154A2 EP16777954.5A EP16777954A EP3360154A2 EP 3360154 A2 EP3360154 A2 EP 3360154A2 EP 16777954 A EP16777954 A EP 16777954A EP 3360154 A2 EP3360154 A2 EP 3360154A2
Authority
EP
European Patent Office
Prior art keywords
substrate
material layer
contacting material
electronic component
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP16777954.5A
Other languages
English (en)
French (fr)
Inventor
Andreas Hinrich
Susanne DUCH
Anton MIRIC
Michael Schäfer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Heraeus Deutschland GmbH and Co KG
Original Assignee
Heraeus Deutschland GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Heraeus Deutschland GmbH and Co KG filed Critical Heraeus Deutschland GmbH and Co KG
Priority to EP21177341.1A priority Critical patent/EP3940758A3/de
Publication of EP3360154A2 publication Critical patent/EP3360154A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27318—Manufacturing methods by local deposition of the material of the layer connector in liquid form by dispensing droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27418—Spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/2744—Lamination of a preform, e.g. foil, sheet or layer by transfer printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H01L2224/83898—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the invention relates to a method for producing a
  • Substrate assembly for connection to an electronic component. Furthermore, the invention relates to a substrate arrangement for connection to a
  • the invention relates to a method for connecting an electronic component to a substrate arrangement.
  • pre-applied contacting agent such.
  • Sintered paste are attached, during transport from the place of placement to the place of sintering slip.
  • a further disadvantage of the known prior art is that a contacting material to be applied to a substrate is often applied in compliance with distances to the component edge, and / or to form a non-uniform, ramp-like structure.
  • a full surface coating with a Contact material is according to known methods not or only to a very limited extent possible because z. B. when spraying sintering paste special requirements are placed on the sintering paste and the full-surface
  • Coating is often associated with high spray losses.
  • the largest possible surface with contacting material should be able to be efficiently coated or produced. From this surface, the components are to be cut out so that the contacting material protrudes on all sides as possible up to the edge of the component.
  • Substrate assembly is formed such that a populated, but not soldered or sintered or glued component on the substrate assembly has sufficient transport strength. Besides, one is
  • the substrate assembly has a large surface of bonding material.
  • the invention is based on the idea of specifying a method for producing a substrate arrangement for connection to an electronic component, comprising the following steps: Providing a substrate having a first side and a second side,
  • the substrate arrangement produced with the aid of the method according to the invention serves for the subsequent connection to an electronic component.
  • the substrate may be a metal sheet or a metal sheet
  • Metal band section in particular around a copper sheet or around a
  • Copper band section act. Furthermore, it is possible that the substrate is a leadframe or a DCB substrate or a PCB substrate. As a copper sheet is also a sheet to understand, which consists of a copper alloy material. A copper tape portion may be such a tape portion made of a copper alloy material.
  • the metal sheet or the metal strip section in particular the copper sheet or the copper strip section, is not prestructured. Only a lengthening and / or structuring of the margins can in the zu
  • the substrate or a substrate blank to be provided may be provided on at least one side, in particular with a material which is gold (Au) or nickel-gold (NiAu) or silver (Ag) or nickel-silver (NiAg) or nickel-palladium-gold (NiPdAu). comprises, coated, in particular be galvanized.
  • the material is chemically deposited on at least one side of the substrate or the substrate blank.
  • the substrate it is possible for the substrate to be in front of
  • the substrate blank may be a metal strip or sheet metal, in particular a copper strip or copper sheet. It is also possible that the substrate blank is a copper alloy strip or sheet.
  • a full-area metal strip in particular copper strip, to be provided and galvanized on one side, endlessly on one side, in particular endlessly on one side.
  • Substrate blank in particular of the metal strip, in particular of the
  • Copper strip is separated and galvanized individually, for example, in a rack electroplating.
  • the substrate On the first side of the substrate, which is, for example, the coated side or the coated side of the substrate
  • a contacting material layer is applied.
  • the contacting material layer should preferably be applied to the first side of the substrate over the whole area or almost over the whole area.
  • At least one substrate may be positioned to apply the contacting material layer in a pressure nest. It is possible that several substrates are positioned in a pressure nest. Furthermore, it is possible that
  • the contacting material which is a sintering paste, in particular a silver-containing sintering paste, or a solder or a conductive adhesive or an adhesive film, serves for the actual bonding of the substrate to the electronic component.
  • Prefixing only serves for pre-fixing or for temporary attachment of the substrate to the electronic component or the electronic component to the substrate. Due to the Vorfixierens or pinning sufficient transportability of the component from the place of placement to the location of the sintering is caused.
  • the prefixing agent is a temporary fixing agent.
  • the prefixing agent is a fixing agent, which allows a temporary fixation of a substrate arrangement or a substrate with an electronic component.
  • the prefixing agent is applied at least in sections to a side of the contacting material layer facing away from the substrate.
  • Vorfixierstoff can, for example, be sprinkled on the contacting material layer, drizzled, sprayed, dispenst, jetted or applied by means of a transfer process.
  • the substrate need not additionally be provided with a prefixed agent. In other words, no substrate section needs to be kept ready for application of a prefixing agent or kept free of the contacting material layer. This leads to a material savings in terms of
  • the contacting material layer applied to the substrate may have a layer thickness of 10 to 150 ⁇ m, in particular of 30 to 100 ⁇ m, in particular of 40 to 80 ⁇ m.
  • the contacting material layer applied to the substrate and the prefixing agent applied to the contacting material layer are preferably dried after application.
  • the substrate preferably has no lateral edge after the application of a contacting material layer. In this case, the substrate is provided over its entire surface with a contacting material layer. In addition, it is possible that the substrate has a lateral edge to which no
  • Contacting material layer is applied, wherein the edge has such a width, in particular at most 20% of the total width of the substrate, in particular at most 10% of the total width of the substrate, in particular at most 5% of the total width of the substrate, in particular at most 1% of the total width of the substrate , is.
  • Substrate assembly produced with as little non-usable edge. In other words, the first side of the substrate with as much
  • Contacting material layer is formed.
  • the contacting material layer applied to the substrate and that applied to the contacting material layer is formed.
  • Drying process suspended. Drying may be at 80-150 ° C
  • Object temperature can be carried out for 2-30 min. If drying or pre-drying is performed, the thickness of the applied pre-fixing agent and the thickness of the applied contacting material layer due to the drying or predrying is reduced.
  • the substrate with applied contacting material layer and applied prefixing agent can be positioned on a carrier such that the first side of the substrate is arranged facing the carrier, wherein the prefixing agent and optionally
  • the contacting material layer is or are at least adhesively bonded to the carrier.
  • the substrate can thus be applied to a support such that the substrate assembly, which is a substrate
  • a Greetician layer Prefix, a Greticiansmaterial layer and optionally comprises a carrier to another production site or to another
  • Processing device can be transported. It is possible that only the prefixing agent is adhesively bonded to the carrier. For example, there may be a small distance between the carrier and the contacting material layer.
  • the carrier serves to ensure that the substrate arrangement of a first
  • Production site can be transported to another production facility or from a first manufacturing device to another manufacturing device.
  • the support may be, for example, a carrier film, in particular a carrier film with a low adhesive force.
  • the substrate provided with a bonding material layer and the prefixing agent may be adhered to this UV tape.
  • at least some of the lateral edge (s) of the substrate preferably in the state connected to the carrier, can be separated off and / or the substrate, preferably in the state connected to the carrier, structured and / or singulated.
  • the end part geometry, ie the final geometry of the substrate adapter or the substrate arrangement can therefore according to the
  • a substrate adapter is produced, the substrate of which is preferably completely on the first side with a
  • Contacting material layer is provided or on the first side over the entire surface has a bonding material layer. The unusable edge of the substrate assembly or substrate adapter is removed.
  • a plurality of substrate arrangements can be produced from an initially larger substrate arrangement by singulation. It is also possible to structure the substrate, for example to adapt the substrate or the substrate arrangement to the geometry of the component to be connected. Preferably, the separation of the lateral edge and / or takes place
  • the contacting material layer and / or the prefixing agent can at least partially be separated off and / or structured and / or singulated. If the contacting material layer is separated and / or structured and / or singulated, which can be achieved by, for example, printing the
  • a contacting material layer having a base area of about 180 mm ⁇ 180 mm or 190 mm ⁇ 190 mm can be applied to a substrate with the dimensions 200 mm ⁇ 200 mm. After the lateral edge has been cut off, it is thus possible to produce a substrate adapter with dimensions of not more than 190 mm ⁇ 190 mm, such a substrate having a full surface area
  • the contacting material of the contacting material layer preferably comprises a sintering aid and metal particles, in particular silver particles.
  • Sintering aids are organic compounds.
  • the contacting material may comprise binders and / or fatty acids.
  • the binders are in particular polymers such as cellulose derivatives, for example methyl cellulose, ethyl cellulose, ethyl methyl cellulose, carboxy cellulose and hydroxypropyl cellulose.
  • the fatty acids may in particular be caprylic acid (octanoic acid), capric acid (decanoic acid), lauric acid (dodecanoic acid), myristic acid
  • sintering aid accordingly comprises the fatty acids and / or binders present in the contacting material and / or organic
  • the contacting material of the contacting material layer is preferably a sintering paste, in particular a silver sintering paste.
  • the prefixing agent preferably comprises the same
  • Sintering aid Metal particles, especially silver particles, are preferably not included in the prefixing agent. Since the contacting material and the prefixing agent preferably comprise the same sintering aid, it does not occur in a prefixing or during application of the prefixing agent to the contacting material layer Contamination in the contacting material layer in the form of another prefixing agent, such as. B. adhesive. Unwanted contaminants in the
  • the invention is further based on the idea to provide a substrate assembly for connection to an electronic component, wherein the
  • Substrate assembly is preferably prepared by a method according to the invention mentioned above.
  • the substrate arrangement according to the invention comprises a substrate, in particular a metal sheet or a metal strip section, preferably a copper sheet or a copper strip section, or a
  • Leadframe or DCB substrate or a PCB substrate is, with a first side and a second side, wherein on the first side of the substrate at least partially a contacting material layer is applied, wherein on a side facing away from the substrate side of the contacting material layer at least partially a prefixing agent is applied.
  • the contacting material of the contacting material layer comprises
  • Prefixing agent in a preferred embodiment of the invention comprises the same sintering aid.
  • Sintering aids are to be understood as meaning the fatty acids and / or binders and / or organic compounds which are used in the
  • the binders are in particular polymers such as cellulose derivatives, for example methyl cellulose, ethyl cellulose, ethyl methyl cellulose, carboxy cellulose and hydroxypropyl cellulose.
  • the fatty acids may in particular be caprylic acid (octanoic acid), capric acid (decanoic acid), lauric acid (dodecanoic acid), myristic acid
  • the substrate is coated on at least one side, in particular with material comprising gold (Au) or nickel-gold (NiAu) or silver (Ag) or nickel-silver (NiAg) or nickel-palladium-gold (NiPdAu), in particular galvanized.
  • material comprising gold (Au) or nickel-gold (NiAu) or silver (Ag) or nickel-silver (NiAg) or nickel-palladium-gold (NiPdAu), in particular galvanized.
  • the described material is chemically deposited on at least one side of the substrate.
  • the substrate arrangement has a carrier, which is designed in particular as a carrier film, wherein the carrier with the
  • Prefixant is at least adherent. It is possible that too
  • the substrate is disposed in relation to the carrier such that the first side of the substrate is disposed facing the carrier.
  • the carrier serves to transport the substrate arrangement from a first production site to a further production site or from a first production device to a further production device.
  • the carrier may be, for example, a carrier film with a low adhesive force. Furthermore, it is possible that the carrier is a UV tape.
  • Substrate has a lateral edge on which nomaschine istsmaterial- layer is applied, wherein the edge has such a width, in particular at most 20% of the total width of the substrate, in particular at most 10% of the total width of the substrate, in particular at most 5% of the total width of the substrate , in particular at most 1% of the total width of the substrate.
  • the invention is further based on the idea of specifying a method for connecting an electronic component to a substrate arrangement.
  • the substrate arrangement may in particular be a substrate arrangement according to the invention and / or a substrate arrangement produced by means of the described method according to the invention.
  • the method according to the invention for connecting an electronic component to a substrate arrangement comprises the steps:
  • the positioning of the substrate arrangement and of the electronic component relative to each other such that a / the first side of the substrate is arranged facing the electronic component can firstly be carried out in such a way that the
  • Substrate assembly is placed on the electronic component.
  • Substrate arrangement is applied.
  • the substrate arrangement comprises a carrier or is arranged on a carrier, the substrate is applied together with the carrier
  • a prefixing of the substrate arrangement with the electronic component is preferably carried out.
  • This prefixing is applied at least in sections with the aid of the first side of the substrate Vorfixierstoffs performed.
  • a prefixing is applied at least in sections with the aid of the first side of the substrate Vorfixierstoffs performed.
  • Heat load Preferably, a temperature of 100-150 ° C. is applied so that the prefixing agent is activated via the applied heat and thus the substrate arrangement can be prefixed to the electronic component. Due to the prefixing, such a transporting strength can be associated with respect to the prefixed with the substrate assembly
  • Electronic component can be achieved that the electronic component can not be shaken loose due to the feed of a conveyor belt. Rather, the electronic component remains in the prefixed position.
  • Contacting material layer and the applied prefixing agent of a / the carrier can be effected by means of a nozzle.
  • the substrate can be applied together with the
  • Contacting material layer and the applied prefixing agent are applied to an electronic component. This can be done in one step, i. H. after detaching from the carrier, the substrate can immediately on the
  • the electronic component may be a semiconductor or a DCB substrate or a PCB substrate.
  • the bonding of the substrate arrangement to the electronic component can be done, for example, by means of
  • the substrate assembly is sintered with the electronic component and / or pressed and / or soldered and / or glued.
  • the substrate assembly is sintered with the electronic component.
  • the substrate arrangement has the contacting material layer, in particular in the form of silver-sintered paste.
  • prefixing agent in connection with the method according to the invention for connecting an electronic component to a substrate arrangement, reference is made to the explanations already given regarding the prefixing agent. Also with regard to the arrangement of the prefixing agent and the Contact material layer to each other is referred to the explanations already given.
  • the substrate arrangement fixed to the electronic component is preferably transported in a process oven for connecting the substrate arrangement to the electronic component.
  • the process furnace may be, for example, a
  • Fig. 1-5 individual steps of the method for producing a
  • 6a-8 show individual steps of a method according to the invention for connecting an electronic component to a substrate arrangement according to a first embodiment
  • FIGS. 9-11 show individual steps of a method according to the invention for connecting an electronic component to a substrate arrangement according to a further embodiment.
  • like reference numerals are used for like and equivalent parts.
  • a substrate 11 is shown.
  • the substrate 11 has a first side 12 and a second side 13.
  • the substrate 11 is preferably a copper tape section. It is also possible that
  • Copper alloy strip sections are used.
  • the substrate 11 is coated on one or both sides 12 and 13.
  • the first side 12 and / or the second side 13 is coated with gold or nickel-gold or silver or nickel-silver or nickel-palladium-gold, in particular galvanized.
  • the first side 12 of the substrate 11 is formed parallel to the opposite second side 13 of the substrate 11 in the illustrated example.
  • Fig. 2 it is shown that on the side 12 of the substrate 10 a
  • the contacting material of the contacting material layer 15 is preferably a sintering paste, in particular a silver sintering paste.
  • a sintering paste usually consists of
  • Sintering aids and metal particles are silver particles.
  • the sintering aids are organic compounds and / or fatty acids and / or binders.
  • the contacting material layer 15 can be applied to the first side 12 of the substrate 11 by means of a printing method.
  • Contacting material layer 15 applied. Due to the selected application technique, for example in the printing process, however, narrow edges 19 remain on the substrate 11 or on the first side 12 of the substrate 11, which do not have a contacting material layer 15.
  • the edge 19 preferably has such a width b R , which is in particular at most 5% of the total width b s of the substrate 11. As shown in FIG. 3, the first side 16 of FIG.
  • the first side 16 of the contacting material layer 15 is the side facing away from the substrate 11 or from the first side 12 of the substrate 11
  • Vorfixiermittel 18 is in the form of teardrop-shaped elements or
  • the prefixing agent 18 comprises the same sintering aid as the contacting material of the contacting material layer 15. Due to this, when contacting the substrate assembly 10 with a
  • the substrate arrangement 10 comprises according to FIG. 3, the substrate 11, the
  • the substrate 11 is applied with
  • Contacting material layer 15 and applied prefixing agent 18 are positioned on a carrier 20 such that the first side 12 of the substrate 11 is arranged facing the carrier 20, wherein the prefixing agent 18 is at least adhesively bonded to the carrier 20.
  • the carrier 20 may be a carrier foil.
  • a wafer frame is covered with a UV tape, so that the substrate 11 together with the
  • the substrate arrangement 10 ⁇ comprises in the illustration according to FIG. 4 thus the carrier 20, the substrate 11 and the
  • Fig. 5 it is shown that the substrate assembly 10 ⁇ is brought into a desired end part geometry.
  • a laser for example, the
  • the substrate 11 is singulated in the state connected to the carrier 20.
  • ⁇ cut-outs 25 are placed such that the substrate assembly 10 is divided ⁇ in three individual geometries or three smaller substrate assemblies 10 ".
  • An isolated substrate arrangement 10 is released from the carrier 20 with the aid of a nozzle 40, as shown in FIG. 6a
  • Substrate arrangement 10 is, for example, the left one
  • Substrate arrangement 10 "of Fig. 5. The adhesive bond between the
  • Vorfixierstoff 18 and the carrier 20 is solved by applying a tensile force on the substrate assembly 10 ", so that the substrate assembly 10" can be applied to the electronic component 30 in turn by means of the nozzle 40.
  • the substrate assembly 10 "and the electronic component 30 become one another positioned such that the first side 12 of the substrate 11 is arranged facing the electronic component 30.
  • the substrate arrangement 10" is thus moved on the first side by means of the prefixing means 18 Prefixed on page 31 of the electronic component 30.
  • the prefixing can be achieved by slight application of pressure and / or by means of
  • the second side 32 of the electronic component 30 is free of further layers and / or components in the exemplary embodiment shown.
  • the electronic component 30 is shown connected to the substrate assembly state.
  • the prefixing agent 18 is used in connecting the
  • Substrate assembly 10 with the electronic component 30, in particular during
  • Contacting material layer 15 is included, this is not contaminated. In other words, after the processing, the prefixing agent or the pre-applied adhesive is inactive and no longer present.
  • FIGs. 9-11 is a second embodiment relating to a method for connecting at least one electronic component to one
  • Substrate assembly 10 shown. The illustrated method steps are typically preceded by the method steps illustrated in FIGS. 1-3, wherein the substrate 13 may also be a lead frame, a DCB or a PCB.
  • the application of the electronic components 30 and 30 ⁇ takes place by means of placement process.
  • the electronic components 30 and 30 ⁇ are each with the first sides 31 of
  • Vorfixierstoff 18 can take place. As shown in Fig. 10, the electronic components are held for further processing by the Vorfixierstoff 18 or through pre-applied adhesive 30 and 30 ⁇ .
  • the bonding can be done by soldering or pressing or sintering or gluing. It is conceivable that in a process oven, for. In one
  • the substrate assembly 10 with the electronic components 30 and 30 ⁇ is sintered.
  • the prefixing agent 18 is almost completely removed, in particular burned off and / or melted off. After processing, the pre-applied adhesive is inactive and no longer present.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Herstellen einer Substratanordnung (10; 10'; 10") zur Verbindung mit einem Elektronikbauteil (30; 30''), umfassend die Schritte: - Bereitstellen eines Substrats (11) mit einer ersten Seite (12) und einer zweiten Seite (13), - Aufbringen einer Kontaktierungsmaterial-Schicht (15) auf die erste Seite (12) des Substrats (11), - zumindest abschnittsweises Aufbringen eines Vorfixiermittels (18) auf eine vom Substrat (11) abgewandte Seite (16) der Kontaktierungsmaterial-Schicht (15).

Description

Verfahren zum Herstellen einer Substratanordnung, Substratanordnung und Verfahren zum Verbinden einer Substratanordnung mit einem Elektronikbauteil
Beschreibung
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer
Substratanordnung zur Verbindung mit einem Elektronikbauteil. Des Weiteren betrifft die Erfindung eine Substratanordnung zur Verbindung mit einem
Elektronikbauteil. Außerdem betrifft die Erfindung ein Verfahren zum Verbinden eines Elektronikbauteils mit einer Substratanordnung.
In der Leistungselektronik ist es bekannt, Substrate oder Bauteile mit
vorappliziertem Kontaktierungsmittel bereitzustellen wie z. B. vorgetrockneter Sinterpaste, Lot, Leitkleber. Innerhalb des Fertigungsprozesses beim Kunden können Bauteile, insbesondere Elektronikbauteile, die an ein Substrat mit vorappliziertem Kontaktierungsmittel, insbesondere mit vorgetrockneter
Sinterpaste, angeheftet sind, beim Transport vom Ort des Bestückens zum Ort des Sinterns verrutschen.
Diesbezüglich ist es bekannt, dass die Bauteile, insbesondere Elektronikbauteile, auf die getrocknete Sinterpaste bei gleichzeitiger Wärmebeaufschlagung aufgesetzt werden. Es hat sich herausgestellt, dass ein derartiges warmes Bestücken bei einer Vielzahl von Elektronikbauteilen nur eine unzureichende Transportfestigkeit hervorruft, da die Adhäsion aufgrund gebogener Bauteile und/oder verschmutzter Oberflächen und/oder ungünstiger
Oberflächengeometrien nicht ausreicht, um einen sicheren Transport vom Ort des Bestückens zum Ort des Sinterns zu ermöglichen, oder die Beschleunigungskräfte innerhalb des Transports sehr hoch sind. Daher ist es bekannt, die bestückten, aber noch nicht verlöteten bzw. versinterten oder verklebten Elektronikbauteile durch Masken oder Formen zu fixieren oder durch Federn aufwändig zu klemmen.
Ein weiterer Nachteil des bekannten Standes der Technik besteht darin, dass ein auf ein Substrat aufzutragendes Kontaktierungsmaterial oftmals unter Einhaltung von Abständen zum Bauteilrand, und/oder unter Bildung einer ungleichmäßigen, rampenartigen Struktur aufgebracht wird. Ein vollflächiges Beschichten mit einem Kontaktierungsmaterial ist gemäß bekannten Verfahren nicht bzw. nur sehr eingeschränkt möglich, da z. B. beim Aufsprühen von Sinterpaste spezielle Anforderungen an die Sinterpaste gestellt werden und das vollflächige
Beschichten häufig mit hohen Sprühverlusten einhergeht.
Ausgehend von diesem Stand der Technik ist es Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen einer Substratanordnung zur Verbindung mit einem Elektronikbauteil anzugeben, so dass beim Transport vom Ort des Bestückens zum Ort des Sinterns der Elektronikbauteile eine ausreichende Transportfestigkeit erzeugt wird . Außerdem soll mit einem weiterentwickelten Verfahren eine möglichst große Fläche mit Kontaktierungsmaterial effizient beschichtbar bzw. herstellbar sein. Aus dieser Fläche sollen die Bauteile derart herausgetrennt werden, dass das Kontaktierungsmaterial allseitig möglichst bis zum Bauteilrand ragt.
Des Weiteren ist es Aufgabe der vorliegenden Erfindung, eine Substratanordnung zur Verbindung mit einem Elektronikbauteil anzugeben, wobei die
Substratanordnung derart ausgebildet ist, dass ein bestücktes, aber noch nicht verlötetes bzw. versintertes oder verklebtes Bauteil auf der Substratanordnung eine ausreichende Transportfestigkeit aufweist. Außerdem ist eine
Weiterentwicklung dahingehend durchzuführen, als dass die Substratanordnung eine große Fläche an Kontaktierungsmaterial aufweist.
Des Weiteren ist es eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Verbinden eines Elektronikbauteils mit einer Substratanordnung anzugeben.
Erfindungsgemäß wird die Aufgabe mit Blick auf das Verfahren zum Herstellen einer Substratanordnung zur Verbindung mit einem Elektronikbauteil durch den Gegenstand des Anspruches 1, mit Blick auf die Substratanordnung durch den Gegenstand des Anspruches 11 und mit Blick auf das Verfahren zum Verbinden eines Elektronikbauteils mit einer Substratanordnung durch den Gegenstand des Anspruches 16 gelöst.
Die Erfindung beruht auf dem Gedanken, ein Verfahren zum Herstellen einer Substratanordnung zur Verbindung mit einem Elektronikbauteil anzugeben, das folgende Schritte umfasst: - Bereitstellen eines Substrats mit einer ersten Seite und einer zweiten Seite,
- Aufbringen einer Kontaktierungsmaterial-Schicht auf die erste Seite des Substrats,
- zumindest abschnittsweises Aufbringen eines Vorfixiermittels auf eine vom Substrat abgewandte Seite der Kontaktierungsmaterial-Schicht.
Die mit Hilfe des erfindungsgemäßen Verfahrens hergestellte Substratanordnung dient zur nachfolgenden Verbindung mit einem Elektronikbauteil.
Bei dem Substrat kann es sich um ein Metallblech oder um einen
Metallbandabschnitt, insbesondere um ein Kupferblech oder um einen
Kupferbandabschnitt, handeln. Des Weiteren ist es möglich, dass das Substrat ein Leadframe oder ein DCB-Substrat oder ein PCB-Substrat ist. Als Kupferblech ist auch ein Blech zu verstehen, das aus einem Kupferlegierungsmaterial besteht. Bei einem Kupferbandabschnitt kann es sich um einen derartigen Bandabschnitt handeln, der aus einem Kupferlegierungsmaterial besteht.
Vorzugsweise ist das Metallblech oder der Metallbandabschnitt, insbesondere das Kupferblech oder der Kupferbandabschnitt, nicht vorstrukturiert. Lediglich eine Ablängung und/oder Strukturierung der Seitenränder kann bei dem zu
verwendenden Substrat durchgeführt worden sein.
Das bereitzustellende Substrat oder ein Substratrohling kann auf mindestens einer Seite, insbesondere mit einem Material, das Gold (Au) oder Nickel-Gold (NiAu) oder Silber (Ag) oder Nickel-Silber (NiAg) oder Nickel-Palladium-Gold (NiPdAu) umfasst, beschichtet, insbesondere galvanisiert sein. Außerdem ist es möglich, dass das Material auf mindestens einer Seite des Substrats oder des Substratrohlings chemisch abgeschieden wird.
Vorzugsweise wird das bereitzustellende Substrat oder ein Substratrohling, insbesondere mit den genannten Materialien, auf mindestens der Seite
beschichtet, die später kontaktiert werden sollen. Außerdem ist es denkbar, dass beide Seiten des bereitzustellenden Substrates oder des Substratrohlings beispielsweise mit den vorgenannten Materialien beschichtet werden. In einer Ausführungsform der Erfindung ist es möglich, dass das Substrat vor dem
Bereitstellen, insbesondere vor dem Beschichten von einem/dem Substratrohling abgetrennt wird. Bei dem Substratrohling kann es sich um ein Metallband oder Metallblech, insbesondere um ein Kupferband oder Kupferblech handeln. Es ist außerdem möglich, dass es sich bei dem Substratrohling um ein Band oder Blech aus einer Kupferlegierung handelt.
Es ist möglich, dass ein vollflächiges Metallband, insbesondere Kupferband, bereitgestellt und einseitig, endlos einseitig, insbesondere endlos einseitig, galvanisiert wird. Alternativ ist es möglich, dass das Substrat von dem
Substratrohling, insbesondere von dem Metallband, insbesondere von dem
Kupferband, abgetrennt wird und einzeln beispielsweise in einer Gestell-Galvanik, galvanisiert wird.
Auf die erste Seite des Substrates, bei der es sich beispielsweise um die beschichtete Seite oder um die der beschichteten Seite des Substrates
gegenüberliegende Seite handeln kann, wird eine Kontaktierungsmaterial-Schicht aufgebracht. Die Kontaktierungsmaterial-Schicht sollte vorzugsweise vollflächig, bzw. nahezu vollflächig, auf die erste Seite des Substrates aufgebracht werden. Mindestens ein Substrat kann zum Aufbringen der Kontaktierungsmaterial-Schicht in einem Drucknest positioniert werden. Es ist möglich, dass mehrere Substrate in einem Drucknest positioniert werden. Des Weiteren ist es möglich, das
Kontaktierungsmaterial zur Bildung einer Kontaktierungsmaterial-Schicht auf der ersten Seite des Substrates durch ein Sprühverfahren aufzubringen. Auch ein Rakelverfahren ist möglich. Das Kontaktierungsmaterial, das eine Sinterpaste, insbesondere eine silberhaltige Sinterpaste, oder ein Lot oder ein Leitkleber oder eine Klebefolie ist, dient zum tatsächlichen Verbinden des Substrates mit dem Elektronikbauteil. Das
Vorfixiermittel dient lediglich zur Vorfixierung bzw. zu einem vorübergehenden Anheften des Substrates an dem Elektronikbauteil oder des Elektronikbauteils an dem Substrat. Aufgrund des Vorfixierens bzw. Anheftens wird eine ausreichende Transportfähigkeit des Bauteils vom Ort des Bestückens zum Orte des Sinterns hervorgerufen. Das Vorfixiermittel ist ein temporäres Fixiermittel. Mit anderen Worten ist das Vorfixiermittel ein Fixiermittel, das eine vorübergehende Fixierung einer Substratanordnung bzw. eines Substrates mit einem Elektronikbauteil ermöglicht. Das Vorfixiermittel wird zumindest abschnittsweise auf eine vom Substrat abgewandte Seite der Kontaktierungsmaterial-Schicht aufgebracht. Das
Vorfixiermittel kann beispielsweise auf die Kontaktierungsmaterial-Schicht aufgestreut, aufgerieselt, aufgesprüht, dispenst, gejettet oder mit Hilfe eines Transferprozesses aufgebracht werden.
Da das Vorfixiermittel direkt auf der Kontaktierungsmaterial-Schicht aufgebracht ist, muss das Substrat nicht zusätzlich mit einem vorfixierten Mittel versehen werden. Mit anderen Worten muss kein Substratabschnitt zum Aufbringen eines Vorfixiermittels bereitgehalten bzw. von der Kontaktierungsmaterial-Schicht freigehalten werden. Dies führt zu einer Materialersparnis hinsichtlich des
Substratmaterials. Die auf das Substrat aufgebrachte Kontaktierungsmaterial- Schicht kann eine Schichtdicke von 10 - 150 μιτι, insbesondere von 30 - 100 μιτι, insbesondere von 40 - 80 μιτι, aufweisen.
Die auf das Substrat aufgebrachte Kontaktierungsmaterial-Schicht und das auf die Kontaktierungsmaterial-Schicht aufgebrachte Vorfixiermittel werden nach dem Auftragen vorzugsweise getrocknet. Das Substrat weist nach dem Aufbringen einer Kontaktierungsmaterial-Schicht vorzugsweise keinen seitlichen Rand auf. In diesem Fall ist das Substrat vollflächig mit einer Kontaktierungsmaterial-Schicht versehen. Außerdem ist es möglich, dass das Substrat einen seitlichen Rand aufweist, auf den keine
Kontaktierungsmaterial-Schicht aufgetragen ist, wobei der Rand eine derartige Breite aufweist, die insbesondere höchstens 20% der Gesamtbreite des Substrats, insbesondere höchstens 10% der Gesamtbreite des Substrats, insbesondere höchstens 5% der Gesamtbreite des Substrats, insbesondere höchstens 1% der Gesamtbreite des Substrats, beträgt. Beim Beschichten des Substrats mit einem Kontaktierungsmaterial bzw. bei Herstellung einer Kontaktierungsmaterial-Schicht auf dem Substrat wird also bereits in diesem Verfahrensstadium ein Substratadapter bzw. eine
Substratanordnung mit möglichst wenig nicht-nutzbarem Rand produziert. Mit anderen Worten wird die erste Seite des Substrats mit möglichst viel
Kontaktierungsmaterial versehen, so dass eine größtmögliche
Kontaktierungsmaterial-Schicht entsteht. Vorzugweise wird die auf das Substrat aufgebrachte Kontaktierungsmaterial- Schicht und das auf die Kontaktierungsmaterial-Schicht aufgebrachte
Vorfixiermittel getrocknet. Mit anderen Worten wird das Substrat mit der aufgebrachten Kontaktierungsmaterial-Schicht und dem auf die
Kontaktierungsmaterial-Schicht aufgebrachten Vorfixiermittel einem
Trocknungsprozess ausgesetzt. Das Trocknen kann bei 80-150 °C
Objekttemperatur für 2-30 min durchgeführt werden. Sofern ein Trocknen bzw. Vortrocknen durchgeführt wird, wird die Dicke des aufgebrachten Vorfixiermittels sowie die Dicke der aufgebrachten Kontaktierungsmaterial-Schicht aufgrund des Trocknens bzw. Vortrocknens reduziert.
In einer weiteren Ausführungsform der Erfindung kann das Substrat mit aufgebrachter Kontaktierungsmaterial-Schicht und aufgebrachtem Vorfixiermittel auf einem Träger derart positioniert werden, dass die erste Seite des Substrats dem Träger zugewandt angeordnet ist, wobei das Vorfixiermittel und ggf.
zusätzlich die Kontaktierungsmaterial-Schicht mit dem Träger zumindest haftverbunden wird bzw. werden. Das Substrat kann folglich auf einem Träger aufgebracht werden, so dass die Substratanordnung, die ein Substrat, ein
Vorfixiermittel, eine Kontaktierungsmaterial-Schicht und optional einen Träger umfasst, zu einer weiteren Produktionsstätte bzw. zu einer weiteren
Verarbeitungsvorrichtung transportiert werden kann. Es ist möglich, dass lediglich das Vorfixiermittel mit dem Träger haftverbunden ist. Zwischen dem Träger und der Kontaktierungsmaterial-Schicht kann beispielsweise ein geringer Abstand bestehen.
Der Träger dient dazu, dass die Substratanordnung von einer ersten
Produktionsstätte zu einer weiteren Produktionsstätte bzw. von einer ersten Fertigungsvorrichtung zu einer weiteren Fertigungsvorrichtung transportiert werden kann. Bei dem Träger kann es sich beispielsweise um eine Trägerfolie, insbesondere um eine Trägerfolie mit geringer Adhäsionskraft, handeln. Des
Weiteren ist es möglich, zum Herstellen eines Trägers einen Wafer-Frame mit UV- Tape zu bespannen. Das mit einer Kontaktierungsmaterial-Schicht und dem Vorfixiermittel versehene Substrat kann auf dieses UV-Tape geklebt werden. Gemäß einer bevorzugten Ausführungsform der Erfindung kann zumindest abschnittsweise ein/der seitliche(r) Rand des Substrats, vorzugsweise im mit dem Träger verbundenen Zustand, abgetrennt werden und/oder das Substrat, vorzugsweise im mit dem Träger verbundenen Zustand, strukturiert und/oder vereinzelt werden. Die Endteil-Geometrie, d. h. die endgültige Geometrie des Substratadapters bzw. der Substratanordnung kann demnach nach dem
Aufbringen der Kontaktierungsmaterial-Schicht sowie des Vorfixiermittels, insbesondere im mit dem Träger verbundenen Zustand, hergestellt werden. Sofern zumindest abschnittsweise, vorzugsweise vollständig, ein/der seitliche(r) Rand des Substrats von der restlichen Substratanordnung bzw. vom restlichen Substratadapter abgetrennt wird, wird ein Substratadapter hergestellt, dessen Substrat vorzugsweise vollständig auf der ersten Seite mit einer
Kontaktierungsmaterial-Schicht versehen ist bzw. auf der ersten Seite vollflächig eine Kontaktierungsmaterial-Schicht aufweist. Der nicht-nutzbare Rand der Substratanordnung bzw. des Substratadapters wird entfernt.
Des Weiteren ist es möglich, dass mehrere Substratanordnungen aus einer zunächst größeren Substratanordnung durch Vereinzeln hergestellt werden. Auch ein Strukturieren des Substrats, beispielsweise zur Anpassung des Substrats bzw. der Substratanordnung an die Geometrie des zu verbindenden Bauteils, ist möglich. Vorzugsweise erfolgt das Abtrennen des seitlichen Rands und/oder das
Strukturieren des Substrats und/oder das Vereinzeln des Substrats mittels Laser. Mit Hilfe eines Laserschneidverfahrens können äußerst kleine Bauteile bearbeitet werden. Des Weiteren können sehr scharfe Kanten mit Hilfe eines
Laserschneidverfahrens erzeugt werden.
Beim Abtrennen des seitlichen Rands und/oder beim Strukturieren des
Strukturieren des Substrats und/oder beim Vereinzeln des Substrats,
insbesondere im mit dem Träger verbundenen Zustand des Substrats, kann bzw. können zumindest abschnittsweise die Kontaktierungsmaterial-Schicht und/oder das Vorfixiermittel abgetrennt und/oder strukturiert und/oder vereinzelt werden. Sofern die Kontaktierungsmaterial-Schicht abgetrennt und/oder strukturiert und/oder vereinzelt wird, können die durch beispielsweise Drucken der
Kontaktierungsmaterial-Schicht entstehenden Rampen beseitigt werden.
Außerdem ist es aufgrund der Laserbearbeitung der Kontaktierungsmaterial- Schicht möglich, möglichst ebene Kontaktierungsmaterial-Schichten zu erzeugen bzw. herzustellen. Aufgrund des nachträglichen Laserschneidens bzw. Bearbeitens der Substratanordnung mittels Lasers wird eine freie Formgebung ermöglicht, so dass mittels des erfindungsgemäßen Verfahrens verschiedene Strukturen und
Bauteilkombinationen hergestellt werden können. Auf ein Substrat mit den Abmaßen 200 mm x 200 mm kann beispielsweise eine Kontaktierungsmaterial- Schicht mit einer Grundfläche von etwa 180 mm x 180 mm bzw. 190 mm x 190 mm aufgebracht werden. Nach dem Abtrennen des seitlichen Rands ist somit die Herstellung eines Substratadapters mit den Abmaßen von maximal 190 mm x 190 mm möglich, wobei ein derartiges Substrat vollflächig mit einer
Kontaktierungsmaterial-Schicht versehen ist.
Das Kontaktierungsmaterial der Kontaktierungsmaterial-Schicht umfasst vorzugsweise ein Sinterhilfsmittel und Metallpartikel, insbesondere Silberpartikel. Als Sinterhilfsmittel sind organische Verbindungen zu verstehen. Des Weiteren kann das Kontaktierungsmaterial Bindemittel und/oder Fettsäuren umfassen. Bei den Bindemitteln handelt es sich insbesondere um Polymere wie Zellulose- Derivate, beispielsweise Methylzellulose, Ethylzellulose, Ethylmethylzellulose, Carboxyzellullose und Hydroxypropylzellullose. Bei den Fettsäuren kann es sich insbesondere um Caprylsäure (Octansäure), Caprinsäure (Decansäure), Laurinsäure (Dodecansäure), Myristinsäure
(Tetradecansäure), Palmitinsäure (Hexadecansäure), Margarinsäure
(Heptadecansäure), Stearinsäure (Octadecansäure), Arachinsäure
(Eicosansäure/Icosansäure), Behensäure (Docosansäure), Lignocerinsäure
(Tetracosansäure) handeln.
Der Begriff Sinterhilfsmittel umfasst demnach die im Kontaktierungsmaterial vorhandenen Fettsäuren und/oder Bindemittel und/oder organische
Verbindungen. Vorzugsweise handelt es sich bei dem Kontaktierungsmaterial der Kontaktierungsmaterial-Schicht um eine Sinterpaste, insbesondere um eine Silber- Sinterpaste. Das Vorfixiermittel umfasst vorzugsweise das gleiche
Sinterhilfsmittel . Metallpartikel, insbesondere Silberpartikel, sind vorzugsweise nicht im Vorfixiermittel enthalten. Da das Kontaktierungsmaterial und das Vorfixiermittel vorzugsweise das gleiche Sinterhilfsmittel umfassen, kommt es bei einer Vorfixierung bzw. beim Aufbringen des Vorfixiermittels auf die Kontaktierungsmaterial-Schicht nicht zu einer Verunreinigung in der Kontaktierungsmaterial-Schicht in Form eines anderen Vorfixiermittels, wie z. B. Kleber. Unerwünschte Verunreinigungen im
Zusammenhang mit der Kontaktierungsmaterial-Schicht werden demnach vermieden.
Die Erfindung beruht des Weiteren auf dem Gedanken, eine Substratanordnung zur Verbindung mit einem Elektronikbauteil anzugeben, wobei die
Substratanordnung vorzugsweise mit einem vorerwähnten erfindungsgemäßen Verfahren hergestellt ist. Die erfindungsgemäße Substratanordnung umfasst ein Substrat, das insbesondere ein Metallblech oder einen Metallbandabschnitt, vorzugsweise ein Kupferblech oder einen Kupferbandabschnitt, oder ein
Leadframe oder DCB-Substrat oder ein PCB-Substrat ist, mit einer ersten Seite und einer zweiten Seite, wobei auf der ersten Seite des Substrats zumindest abschnittsweise eine Kontaktierungsmaterial-Schicht aufgebracht ist, wobei auf einer vom Substrat abgewandten Seite der Kontaktierungsmaterial-Schicht zumindest abschnittsweise ein Vorfixiermittel aufgebracht ist.
In einer bevorzugten Ausführungsform der Erfindung ist die
Kontaktierungsmaterial-Schicht vollflächig bzw. annähernd vollflächig auf der ersten Seite des Substrats aufgebracht.
Das Kontaktierungsmaterial der Kontaktierungsmaterial-Schicht umfasst
Sinterhilfsmittel und Metallpartikel, insbesondere Silberpartikel. Das
Vorfixiermittel umfasst in einer bevorzugten Ausführungsform der Erfindung das gleiche Sinterhilfsmittel. Als Sinterhilfsmittel sind die Fettsäuren und/oder Bindemittel und/oder organische Verbindungen zu verstehen, die in dem
Kontaktierungsmaterial befindlich sind.
Bei den Bindemitteln handelt es sich insbesondere um Polymere wie Zellulose- Derivate, beispielsweise Methylzellulose, Ethylzellulose, Ethylmethylzellulose, Carboxyzellullose und Hydroxypropylzellullose.
Bei den Fettsäuren kann es sich insbesondere um Caprylsäure (Octansäure), Caprinsäure (Decansäure), Laurinsäure (Dodecansäure), Myristinsäure
(Tetradecansäure), Palmitinsäure (Hexadecansäure), Margarinsäure
(Heptadecansäure), Stearinsäure (Octadecansäure), Arachinsäure (Eicosansäure/Icosansäure), Behensäure (Docosansäure), Lignocerinsäure
(Tetracosansäure) handeln.
Das Substrat ist auf mindestens einer Seite, insbesondere mit Material, das Gold (Au) oder Nickel-Gold (NiAu) oder Silber (Ag) oder Nickel-Silber (NiAg) oder Nickel-Palladium-Gold (NiPdAu) umfasst, beschichtet, insbesondere galvanisiert. Außerdem ist es möglich, dass das beschriebene Material auf mindestens einer Seite des Substrats chemisch abgeschieden wird. In einer weiteren Ausführungsform weist die Substratanordnung einen Träger auf, der insbesondere als Trägerfolie ausgebildet ist, wobei der Träger mit dem
Vorfixiermittel zumindest haftverbunden ist. Es ist möglich, dass auch das
Kontaktierungsmaterial zumindest abschnittsweise mit dem Träger haftverbunden ist. Das Substrat ist in Relation zu dem Träger derart angeordnet, dass die erste Seite des Substrats dem Träger zugewandt angeordnet ist. Der Träger dient dazu, dass die Substratanordnung von einer ersten Produktionsstätte zu einer weiteren Produktionsstätte bzw. von einer ersten Fertigungsvorrichtung zu einer weiteren Fertigungsvorrichtung transportiert werden kann. Bei dem Träger kann es sich beispielsweise um eine Trägerfolie mit geringer Adhäsionskraft handeln. Des Weiteren ist es möglich, dass es sich bei dem Träger um ein UV-Tape handelt.
In einer besonders bevorzugten Ausführungsform der Erfindung weist das
Substrat auf der ersten Seite vollflächig die Kontaktierungsmaterial-Schicht auf. In einer weiteren Ausführungsform der Erfindung ist es möglich, dass das
Substrat einen seitlichen Rand aufweist, auf dem keine Kontaktierungsmaterial- Schicht aufgetragen ist, wobei der Rand eine derartige Breite aufweist, die insbesondere höchstens 20% der Gesamtbreite des Substrats, insbesondere höchstens 10% der Gesamtbreite des Substrats, insbesondere höchstens 5% der Gesamtbreite des Substrats, insbesondere höchstens 1% der Gesamtbreite des Substrats, beträgt.
Bezüglich des Aufbaus der Substratanordnung, insbesondere bezüglich des Vorteils der erfindungsgemäßen Substratanordnung wird auf die vorherigen Erläuterungen und Erklärungen im Zusammenhang mit dem erfindungsgemäßen Verfahren verwiesen. Die Erfindung beruht des Weiteren auf dem Gedanken, ein Verfahren zum Verbinden eines Elektronikbauteils mit einer Substratanordnung anzugeben. Bei der Substratanordnung kann es sich insbesondere um eine erfindungsgemäße Substratanordnung und/oder um eine Substratanordnung, die mit Hilfe des beschriebenen erfindungsgemäßen Verfahrens hergestellt wurde, handeln. Das erfindungsgemäße Verfahren zum Verbinden eines Elektronikbauteils mit einer Substratanordnung umfasst die Schritte:
- Positionieren der Substratanordnung und des mindestens einen
Elektronikbauteils zueinander derart, dass eine/die erste Seite eines/des Substrats dem Elektronikbauteil zugewandt angeordnet ist,
- Vorfixieren der Substratanordnung mit dem mindestens einen
Elektronikbauteil durch ein/das auf einer Seite einer
Kontaktierungsmaterial-Schicht zumindest abschnittsweise aufgebrachte(s) Vorfixiermittel,
- Verbinden der Substratanordnung mit dem mindestens einen
Elektronikbauteil.
Das Positionieren der Substratanordnung und des Elektronikbauteils zueinander derart, dass eine/die erste Seite des Substrats dem Elektronikbauteil zugewandt angeordnet ist, kann zum einen derart ausgeführt werden, dass die
Substratanordnung auf das Elektronikbauteil aufgesetzt wird. In einer weiteren Ausführungsform ist es denkbar, dass das Elektronikbauteil auf der
Substratanordnung aufgebracht wird.
Sofern die Substratanordnung einen Träger umfasst bzw. auf einem Träger angeordnet ist, wird das Substrat zusammen mit der aufgebrachten
Kontaktierungsmaterial-Schicht und dem aufgebrachten Vorfixiermittel, insbesondere vor dem Positionieren der Substratanordnung und des
Elektronikbauteils zueinander, von einem/dem Träger gelöst.
Nach dem Positionieren der Substratanordnung und dem Elektronikbauteil zueinander wird vorzugsweise ein Vorfixieren der Substratanordnung mit dem Elektronikbauteil vorgenommen. Dieses Vorfixieren wird mit Hilfe des auf der ersten Seite des Substrates zumindest abschnittsweise aufgebrachten Vorfixiermittels durchgeführt. Hierzu erfolgt vorzugsweise eine
Wärmebeaufschlagung . Vorzugsweise wird eine Temperatur von 100 - 150 °C aufgebracht, so dass das Vorfixiermittel über die aufgebrachte Wärme aktiviert wird und somit die Substratanordnung mit dem Elektronikbauteil vorfixiert werden kann. Aufgrund des Vorfixierens kann eine derartige Transportfestigkeit hinsichtlich des mit der Substratanordnung vorfixiert verbundenen
Elektronikbauteils erzielt werden, dass das Elektronikbauteil nicht mehr aufgrund des Vorschubs eines Transportbandes losgeschüttelt werden kann. Vielmehr bleibt das Elektronikbauteil in der vorfixierten Lage.
Das Lösen des Substrats zusammen mit der aufgebrachten
Kontaktierungsmaterial-Schicht und dem aufgebrachten Vorfixiermittel von einem/dem Träger kann mit Hilfe einer Düse erfolgen. Im Rahmen eines Pick-and- Place-Prozesses kann das Substrat zusammen mit der aufgebrachten
Kontaktierungsmaterial-Schicht und dem aufgebrachten Vorfixiermittel auf einem Elektronikbauteil aufgebracht werden. Dies kann in einem Schritt erfolgen, d. h. nach dem Loslösen vom Träger kann das Substrat sofort auf dem
Elektronikbauteil aufgesetzt werden. Des Weiteren ist es möglich, dass das Lösen des Substrats vom Träger und das Aufsetzen des Substrats zusammen mit der Kontaktierungsmaterial-Schicht und dem Vorfixiermittel auf dem Elektronikbauteil in zwei separaten Schritten durchgeführt wird.
Bei dem Elektronikbauteil kann es sich um einen Halbleiter oder ein DCB-Substrat oder ein PCB-Substrat handeln. Zeitlich nach dem Vorfixieren erfolgt das
Verbinden der Substratanordnung mit dem Elektronikbauteil. Das Verbinden der Substratanordnung mit dem Elektronikbauteil kann beispielsweise mittels
Versintern und/oder Verpressen und/oder Verlöten und/oder Verkleben erfolgen. Mit anderen Worten wird die Substratanordnung mit dem Elektronikbauteil versintert und/oder verpresst und/oder verlötet und/oder verklebt. Vorzugsweise wird die Substratanordnung mit dem Elektronikbauteil versintert. Hierzu weist die Substratanordnung die Kontaktierungsmaterial-Schicht, insbesondere in Form von Silber-Sinterpaste, auf.
Bezüglich des Vorfixiermittels im Zusammenhang mit dem erfindungsgemäßen Verfahren zum Verbinden eines Elektronikbauteils mit einer Substratanordnung wird auf die bereits aufgeführten Erläuterungen hinsichtlich des Vorfixiermittels verwiesen. Auch hinsichtlich der Anordnung des Vorfixiermittels und der Kontaktierungsmaterial-Schicht zueinander wird auf die bereits aufgeführten Erläuterungen verwiesen.
Vorzugsweise wird die mit dem Elektronikbauteil fixierte Substratanordnung zum Verbinden der Substratanordnung mit dem Elektronikbauteil in einem Prozessofen transportiert. Bei dem Prozessofen kann es sich beispielsweise um einen
Drucksinterofen bzw. um eine Sinterpresse oder einen Reflow-Ofen oder einen Laminier-Ofen handeln. Die Erfindung wird nachfolgend mit weiteren Einzelheiten unter Bezugnahme auf die beigefügten schematischen Zeichnungen anhand von Ausführungsbeispielen näher erläutert. In diesen zeigen :
Fig. 1 - 5 : einzelne Schritte des Verfahrens zum Herstellen einer
Substratanordnung;
Fig. 6a - 8: einzelne Schritte eines erfindungsgemäßen Verfahrens zum Verbinden eines Elektronikbauteils mit einer Substratanordnung gemäß einer ersten Ausführungsform; und
Fig. 9 - 11 : einzelne Schritte eines erfindungsgemäßen Verfahrens zum Verbinden eines Elektronikbauteils mit einer Substratanordnung gemäß einer weiteren Ausführungsform. Im Folgenden werden für gleiche und gleichwirkende Teile gleiche Bezugsziffern verwendet.
In Fig. 1 ist ein Substrat 11 dargestellt. Das Substrat 11 weist eine erste Seite 12 sowie eine zweite Seite 13 auf. Bei dem Substrat 11 handelt es sich vorzugsweise um einen Kupferbandabschnitt. Es ist auch möglich, dass
Kupferlegierungsbandabschnitte verwendet werden.
Des Weiteren kann es vorgesehen sein, dass das Substrat 11 auf einer oder beiden Seiten 12 und 13 beschichtet ist. Vorzugsweise wird die erste Seite 12 und/oder die zweite Seite 13 mit Gold oder Nickel-Gold oder Silber oder Nickel- Silber oder Nickel-Palladium-Gold beschichtet, insbesondere galvanisiert. Die erste Seite 12 des Substrates 11 ist im dargestellten Beispiel parallel zur gegenüberliegenden zweiten Seite 13 des Substrates 11 ausgebildet. In Fig. 2 ist dargestellt, dass auf die Seite 12 des Substrates 10 ein
Kontaktierungsmaterial zur Bildung einer Kontaktierungsmaterial-Schicht 15 aufgebracht ist. Bei dem Kontaktierungsmaterial der Kontaktierungsmaterial- Schicht 15 handelt es sich vorzugsweise um eine Sinterpaste, insbesondere um eine Silber-Sinterpaste. Eine Sinterpaste besteht üblicherweise aus
Sinterhilfsmitteln und Metallpartikeln. Insbesondere handelt es sich bei den Metallpartikeln um Silberpartikel. Bei den Sinterhilfsmitteln handelt es sich um organische Verbindungen und/oder Fettsäuren und/oder Bindemitteln.
Die Kontaktierungsmaterial-Schicht 15 kann mit Hilfe eines Druckverfahrens auf die erste Seite 12 des Substrates 11 aufgetragen werden. Vorzugsweise wird auf die erste Seite 12 des Substrates 11 eine möglichst große flächige
Kontaktierungsmaterial-Schicht 15 aufgetragen. Aufgrund der gewählten Auftrag- Technik, beispielsweise beim Druckverfahren, verbleiben allerdings schmale Ränder 19 auf dem Substrat 11 bzw. auf der ersten Seite 12 des Substrates 11, die keine Kontaktierungsmaterial-Schicht 15 aufweisen.
Der Rand 19 weist vorzugsweise eine derartige Breite bR auf, die insbesondere höchstens 5% der Gesamtbreite bs des Substrats 11 beträgt. Wie in Fig. 3 dargestellt ist, wird auf die erste Seite 16 der
Kontaktierungsmaterial-Schicht 15 ein Vorfixiermittel 18 aufgebracht. Die erste Seite 16 der Kontaktierungsmaterial-Schicht 15 ist die vom Substrat 11 bzw. von der ersten Seite 12 des Substrates 11 abgewandte Seite der
Kontaktierungsmaterial-Schicht 15.
Das Vorfixiermittel 18 ist in Form von tropfenförmigen Elementen bzw.
ellipsenförmigen Elementen auf diese erste Seite 16 der Kontaktierungsmaterial- Schicht aufgebracht. Das Vorfixiermittel 18 umfasst das gleiche Sinterhilfsmittel wie das Kontaktierungsmaterial der Kontaktierungsmaterial-Schicht 15. Aufgrund dessen werden beim Kontaktieren der Substratanordnung 10 mit einem
Elektronikbauteil keine Verunreinigungen oder andersartige Materialien in die Kontaktierungsmaterial-Schicht 15 eingebracht. Die Substratanordnung 10 umfasst gemäß Fig . 3 das Substrat 11, die
Kontaktierungsmaterial-Schicht 15 sowie das Vorfixiermittel 18. Die auf das Substrat 11 aufgebrachte Kontaktierungsmaterial-Schicht 15 weist eine
Schichtdicke von 40 - 80 μιτι auf.
Wie in Fig. 4 dargestellt ist, wird das Substrat 11 mit aufgebrachter
Kontaktierungsmaterial-Schicht 15 und aufgebrachtem Vorfixiermittel 18 auf einem Träger 20 derart positioniert, dass die erste Seite 12 des Substrats 11 dem Träger 20 zugewandt angeordnet ist, wobei das Vorfixiermittel 18 mit dem Träger 20 zumindest haftverbunden wird. Bei dem Träger 20 kann es sich um eine Trägerfolie handeln. Im dargestellten Beispiel ist ein Wafer-Frame mit einem UV-Tape bespannt, so dass das Substrat 11 zusammen mit der
Kontaktierungsmaterial-Schicht 15 und dem Vorfixiermittel 18 auf diesem UV- Tape aufgebracht ist. Die Substratanordnung 10λ umfasst in der Darstellung gemäß Fig . 4 somit den Träger 20, das Substrat 11 sowie die
Kontaktierungsmaterial-Schicht 15 und das Vorfixiermittel 18.
In Fig. 5 ist dargestellt, dass die Substratanordnung 10λ in eine gewünschte Endteil-Geometrie gebracht ist. Mit Hilfe eines Lasers sind beispielsweise die
Ränder 19 entfernt. Des Weiteren ist das Substrat 11 im mit dem Träger 20 verbundenen Zustand vereinzelt. In das Substrat 10λ sind Ausschnitte 25 eingebracht, so dass die Substratanordnung 10λ in drei Einzel-Geometrien bzw. drei kleinere Substratanordnungen 10" unterteilt ist. Beim Abtrennen des seitlichen Rands 19 sowie beim Vereinzeln des Substrates 11 wurde zumindest abschnittsweise die Kontaktierungsmaterial-Schicht 15 und das Vorfixiermittel 18 ebenfalls abgetrennt bzw. strukturiert und vereinzelt.
Eine vereinzelte Substratanordnung 10" wird gemäß Darstellung der Fig . 6a von dem Träger 20 mit Hilfe einer Düse 40 gelöst. Bei der vereinzelten
Substratanordnung 10" handelt es sich beispielsweise um die linke
Substratanordnung 10" der Fig. 5. Die Haftverbindung zwischen dem
Vorfixiermittel 18 und dem Träger 20 wird durch Aufbringen einer Zugkraft auf die Substratanordnung 10" gelöst, so dass die Substratanordnung 10" auf das Elektronikbauteil 30 wiederum mit Hilfe der Düse 40 aufgebracht werden kann. Die Substratanordnung 10" und das Elektronikbauteil 30 werden zueinander derart positioniert, dass die erste Seite 12 des Substrates 11 dem Elektronikbauteil 30 zugewandt angeordnet ist.
Es folgt gemäß Fig. 7 ein Vorfixieren der Substratanordnung 10" mit dem mindestens einen Elektronikbauteil 30 durch das auf der ersten Seite 16 der Kontaktierungsmaterial-Schicht 15 zumindest abschnittsweise aufgebrachte Vorfixiermittel 18. Die Substratanordnung 10" wird demnach mit Hilfe des Vorfixiermittels 18 auf der ersten Seite 31 des Elektronikbauteils 30 vorfixiert. Die Vorfixierung kann durch leichte Druckbeaufschlagung und/oder mittels
Wärmebeaufschlagung erfolgen. Die zweite Seite 32 des Elektronikbauteils 30 ist im dargestellten Ausführungsbeispiel hingegen frei von weiteren Schichten und/oder Bauteilen.
In Fig. 8 ist das Elektronikbauteil 30 im mit der Substratanordnung verbundenen Zustand dargestellt. Das Vorfixiermittel 18 wird beim Verbinden der
Substratanordnung 10" mit dem Elektronikbauteil 30, insbesondere beim
Versintern und/oder Verpressen und/oder Verkleben aufgelöst. Zu erkennen ist lediglich die Kontaktierungsmaterial-Schicht 15. Da das Vorfixiermittel 18 das gleiche Sinterhilfsmittel wie das Kontaktierungsmaterial der
Kontaktierungsmaterial-Schicht 15 umfasst, wird diese nicht verunreinigt. Mit anderen Worten ist nach der Prozessierung das Vorfixiermittel bzw. der Pre- Applied-Adhesive inaktiv und nicht mehr vorhanden.
In den Fig . 9-11 ist eine zweite Ausführungsform hinsichtlich eines Verfahrens zum Verbinden mindestens eines Elektronikbauteils mit einer
Substratanordnung 10 dargestellt. Den dargestellten Verfahrensschritten gehen typischerweise die in den Fig. 1-3 dargestellten Verfahrensschritte voraus, wobei das Substrat 13 auch ein Lead Frame, eine DCB oder eine PCB sein kann .
Demnach ist es möglich, auf einer Substratanordnung 10, die im dargestellten Beispiel keinen Träger umfasst, zwei Elektronikbauteile 30 und 30λ aufzubringen.
Das Aufbringen der Elektronikbauteile 30 und 30λ erfolgt mittels Bestückprozess.
Hierbei ist ein sogenannter Pick-and-Place-Prozess denkbar.
Im in Fig . 9 dargestellten Beispiel kann zusätzlich ein Wärmeeintrag erfolgen. Die Elektronikbauteile 30 und 30λ sind jeweils mit den ersten Seiten 31 der
Elektronikbauteile 30 und 30λ zur ersten Seite 12 des Substrates 11 zugewandt positioniert, dass ein Vorfixieren der Elektronikbauteile 30 und 30λ mit der Substratanordnung 10 durch das auf der ersten Seite 16 der
Kontaktierungsmaterial-Schicht 15 Vorfixiermittel 18 erfolgen kann. Wie in Fig. 10 dargestellt ist, werden die Elektronikbauteile 30 und 30λ durch das Vorfixiermittel 18 bzw. durch Pre-Applied-Adhesive zur weiteren Prozessierung gehalten.
Nach dem Vorfixieren erfolgt das eigentliche Verbinden der Substratanordnung 10 mit den Elektronikbauteilen 30 und 30\ Als Verbinden ist das Zusammenfügen der Substratanordnung 10 mit den Elektronikbauteilen 30 und 30λ zu verstehen. Das Verbinden kann durch Löten oder Verpressen oder Versintern oder Verkleben erfolgen. Hierbei ist es denkbar, dass in einem Prozessofen, z. B. in einem
Drucksinterofen bzw. in einer Drucksinterpresse oder Reflow-Ofen oder Laminier- Ofen die Substratanordnung 10 mit den Elektronikbauteilen 30 und 30λ versintert wird . Beim Verbinden, vorzugsweise Versintern, wird das Vorfixiermittel 18 nahezu vollständig entfernt, insbesondere abgebrannt und/oder abgeschmolzen. Nach der Prozessierung ist der Pre-Applied-Adhesive inaktiv und nicht mehr vorhanden.
An dieser Stelle sei darauf hingewiesen, dass alle oben im Zusammenhang mit dem Ausführungsformen gemäß Fig. 1-11 beschriebenen Verfahrensschritte und Elemente für sich allein gesehen oder in jeder Kombination, insbesondere die in den Zeichnungen dargestellten Details, als erfindungswesentlich beansprucht werden.
Bezuqszeichenliste
10, 10\ 10" Substratanordnung
11 Substrat
12 erste Seite
13 zweite Seite
15 Kontaktierungsmaterial-Schicht
16 erste Seite Kontaktierungsmaterial-Schicht
18 Vorfixiermittel
19 Rand
20 Träger
25 Ausschnitt
30, 30λ Elektronikbauteil
31 erste Seite Elektronikbauteil zweite Seite Elektronikbauteil Düse
Gesamtbreite Substrat Breite Rand

Claims

Ansprüche
Verfahren zum Herstellen einer Substratanordnung (10; 10λ; 10") zur Verbindung mit einem Elektronikbauteil (30; 30λ), umfassend die Schritte:
- Bereitstellen eines Substrats (11) mit einer ersten Seite (12) und einer zweiten Seite (13),
- Aufbringen einer Kontaktierungsmaterial-Schicht (15) auf die erste Seite (12) des Substrats (11),
- zumindest abschnittsweises Aufbringen eines Vorfixiermittels (18) auf eine vom Substrat (11) abgewandte Seite (16) der
Kontaktierungsmaterial-Schicht (15). 2. Verfahren nach Anspruch 1,
d a d u r c h g e ke n n ze i c h n et, dass
das Substrat (11) ein Metallblech oder ein Metallbandabschnitt, insbesondere ein Kupferblech oder ein Kupferbandabschnitt, oder ein
Leadframe oder ein DCB-Substrat oder ein PCB-Substrat ist.
3. Verfahren nach Anspruch 1 oder 2,
d a d u r c h g e ke n n ze i c h n et, dass
das bereitzustellende Substrat (11) oder ein Substratrohling auf mindestens einer Seite (12; 13), insbesondere mit einem Material das
Gold (Au) oder Nickel-Gold (NiAu) oder Silber (Ag) oder Nickel-Silber
(NiAg) oder Nickel-Palladium-Gold (NiPdAu) umfasst, beschichtet, insbesondere galvanisiert oder chemisch abgeschieden, wird.
Verfahren nach einem der vorangegangenen Ansprüche,
d a d u r c h g e ke n n ze i c h n et, dass
die auf das Substrat (11) aufgebrachte Kontaktierungsmaterial-Schicht (15) eine Schichtdicke von 10 - 150 μιτι, insbesondere von 30 - 100 μιτι, insbesondere von 40 - 80 μιτι, aufweist.
Verfahren nach einem der vorangegangenen Ansprüche,
d a d u r c h g e ke n n ze i c h n et, dass
das Substrat (11) nach dem Aufbringen einer Kontaktierungsmaterial- Schicht (15) keinen seitlichen Rand aufweist oder einen seitlichen Rand (19) aufweist, auf dem keine Kontaktierungsmaterial-Schicht (15) aufgetragen ist, wobei der Rand (19) eine derartige Breite (bR) aufweist, die insbesondere höchstens 20 % der Gesamtbreite (bs) des Substrats (11), insbesondere höchstens 10 % der Gesamtbreite (bs) des Substrats (11), insbesondere höchstens 5 % der Gesamtbreite (bs) des Substrats (11), insbesondere höchstens 1% der Gesamtbreite (bs) des Substrats (11), beträgt.
Verfahren nach einem der vorangegangenen Ansprüche,
geken nzeich net d u rch
Positionieren des Substrats (11) mit aufgebrachter
Kontaktierungsmaterial-Schicht (15) und aufgebrachtem Vorfixiermittel (18) auf einem Träger (20), insbesondere einer Trägerfolie, derart, dass die erste Seite (12) des Substrats (11) dem Träger (20) zugewandt angeordnet ist, wobei das Vorfixiermittel (18) mit dem Träger (20) zumindest haftverbunden wird.
Verfahren nach einem der vorangegangenen Ansprüche, insbesondere nach Anspruch 6,
dad u rch g eken nzeich net, dass
zumindest abschnittsweise ein/der seitliche(r) Rand (19) des Substrats (11), vorzugsweise im mit dem Träger (20) verbundenen Zustand, abgetrennt wird und/oder das Substrat (11), vorzugsweise im mit dem Träger (20) verbundenen Zustand, strukturiert und/oder vereinzelt wird.
Verfahren nach Anspruch 7,
dad u rch g eken nzeich net, dass
das Abtrennen des seitlichen Rands (19) und/oder das Strukturieren des Substrats (11) und/oder das Vereinzeln des Substrats (11) mittels Lasers erfolgt.
Verfahren nach Anspruch 7 oder 8,
dad u rch g eken nzeich net, dass
beim Abtrennen des seitlichen Rands (19) und/oder beim Strukturieren des Substrats (11) und/oder beim Vereinzeln des Substrats (11) zumindest abschnittsweise die Kontaktierungsmaterial-Schicht (15) und/oder das Vorfixiermittel (18) abgetrennt und/oder strukturiert und/oder vereinzelt wird.
10. Verfahren nach einem der vorangegangenen Ansprüche,
dad u rch g eken nzeich net, dass
das Kontaktierungsmaterial der Kontaktierungsmaterial-Schicht (15) Sinterhilfsmittel und Metallpartikel, insbesondere Silberpartikel, umfasst, wobei das Vorfixiermittel (18) das gleiche Sinterhilfsmittel umfasst.
11. Substratanordnung (10; 10λ; 10") zur Verbindung mit einem
Elektronikbauteil (30; 30λ), insbesondere hergestellt nach einem der Ansprüche 1 bis 10, umfassend ein Substrat (11), das insbesondere ein Metallblech oder ein Metallbandabschnitt, vorzugsweise ein Kupferblech oder ein Kupferbandabschnitt, oder ein Leadframe oder ein DCB-Substrat oder ein PCB-Substrat ist, mit einer ersten Seite (12) und einer zweiten Seite (13), wobei auf der ersten Seite (12) des Substrats (11) zumindest abschnittsweise eine Kontaktierungsmaterial-Schicht (15) aufgebracht ist, wobei auf einer vom Substrat (11) abgewandten Seite (16) der
Kontaktierungsmaterial-Schicht (15) zumindest abschnittsweise ein Vorfixiermittel (18) aufgebracht ist.
12. Substratanordnung (10; 10λ; 10") nach Anspruch 11,
dad u rch g eken nzeich net, dass
das Kontaktierungsmaterial der Kontaktierungsmaterial-Schicht (15) Sinterhilfsmittel und Metallpartikel, insbesondere Silberpartikel, umfasst, wobei das Vorfixiermittel (18) das gleiche Sinterhilfsmittel umfasst.
13. Substratanordnung (10; 10λ; 10") nach Anspruch 11 oder 12,
dad u rch g eken nzeich net, dass
das Substrat (11) auf mindestens einer Seite (12; 13), insbesondere mit Material, das Gold (Au) oder Nickel-Gold (NiAu) oder Silber (Ag) oder Nickel-Silber (NiAg) oder Nickel-Palladium-Gold (NiPdAu) umfasst, beschichtet, insbesondere galvanisiert oder chemisch abgeschieden, ist.
14. Substratanordnung (10; 10λ; 10") nach einem der Ansprüche 11 bis 13, geken nzeich net d u rch einen Träger (20), der insbesondere als Trägerfolie ausgebildet ist, wobei der Träger (20) mit dem Vorfixiermittel (18) zumindest haftverbunden ist.
15. Substratanordnung (10; 10λ; 10") nach einem der Ansprüche 11 bis 14, d a d u r c h g e k e n n z e i c h n e t, dass
das Substrat (11) auf der ersten Seite (12) vollflächig eine
Kontaktierungsmaterial-Schicht (15) aufweist oder einen seitlichen Rand (19) aufweist, auf dem keine Kontaktierungsmaterial-Schicht (15) aufgetragen ist, wobei der Rand (19) eine derartige Breite (bR) aufweist, die insbesondere höchstens 20 % der Gesamtbreite (bs) des Substrats (11), insbesondere höchstens 10 % der Gesamtbreite (bs) des Substrats (11), insbesondere höchstens 5 % der Gesamtbreite (bs) des Substrats (11), insbesondere höchstens 1% der Gesamtbreite (bs) des Substrats (11), beträgt.
16. Verfahren zum Verbinden mindestens eines Elektronikbauteils (30; 30λ) mit einer Substratanordung (10; 10λ; 10"), insbesondere mit einer Substratanordnung (10; 10λ; 10") nach einem der Ansprüche 11 bis 15 und/oder mit einer Substratanordnung (10; 10λ; 10"), die nach einem Verfahren nach einem der Ansprüche 1 bis 10 hergestellt ist, umfassend die Schritte:
- Positionieren der Substratanordnung (10; 10λ; 10") und des mindestens einen Elektronikbauteils (30; 30λ) zueinander derart, dass eine/die erste Seite (12) eines/des Substrats (11) dem Elektronikbauteil (30; 30λ) zugewandt angeordnet ist,
- Vorfixieren der Substratanordnung (10; 10λ; 10") mit dem mindestens einen Elektronikbauteil (30; 30λ) durch ein/das auf einer Seite (16) einer Kontaktierungsmaterial-Schicht (15) zumindest abschnittsweise
aufgebrachte(s) Vorfixiermittel (18),
- Verbinden der Substratanordnung (10; 10λ) mit dem mindestens einen Elektronikbauteil (30; 30λ).
17. Verfahren nach Anspruch 16,
d a d u r c h g e k e n n z e i c h n e t, dass
das Substrat (11) zusammen mit der aufgebrachten
Kontaktierungsmaterial-Schicht (15) und dem aufgebrachten
Vorfixiermittel (18), insbesondere vor dem Positionieren der Substratanordnung (10; 10λ; 10") und des Elektronikbauteils (30; 30λ) zueinander, von einem/dem Träger (20) gelöst wird.
Verfahren nach Anspruch 16 oder 17,
dad u rch g eken nzeich net, dass
die Substratanordnung (10; 10λ; 10") beim Verbinden mit mindestens einen Elektronikbauteil (30, 30λ) mit diesem versintert und/oder verpresst und/oder verlötet und/oder verklebt wird.
EP16777954.5A 2015-10-08 2016-09-28 Verfahren zum verbinden einer substratanordnung mit einem elektronikbauteil mit verwendung eines auf eine kontaktierungsmaterialschicht aufgebrachten vorfixiermittels, entsprechende substratanordnung und verfahren zu ihrem herstellen Withdrawn EP3360154A2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP21177341.1A EP3940758A3 (de) 2015-10-08 2016-09-28 Verfahren zum sinterverbinden einer substratanordnung mit einem elektronikbauteil mit verwendung eines auf eine sinterkontaktierungsmaterialschicht aufgebrachten vorfixiermittels, entsprechende substratanordnung und verfahren zu ihrer herstellung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP15188966.4A EP3154079A1 (de) 2015-10-08 2015-10-08 Verfahren zum verbinden einer substratanordnung mit einem elektronikbauteil mit verwendung eines auf eine kontaktierungsmaterialschicht aufgebrachten vorfixiermittels, entsprechende substratanordnung und verfahren zu ihrem herstellen
PCT/EP2016/073102 WO2017060140A2 (de) 2015-10-08 2016-09-28 Verfahren zum herstellen einer substratanordnung, substratanordnung und verfahren zum verbinden einer substratanordnung mit einem elektronikbauteil

Related Child Applications (1)

Application Number Title Priority Date Filing Date
EP21177341.1A Division EP3940758A3 (de) 2015-10-08 2016-09-28 Verfahren zum sinterverbinden einer substratanordnung mit einem elektronikbauteil mit verwendung eines auf eine sinterkontaktierungsmaterialschicht aufgebrachten vorfixiermittels, entsprechende substratanordnung und verfahren zu ihrer herstellung

Publications (1)

Publication Number Publication Date
EP3360154A2 true EP3360154A2 (de) 2018-08-15

Family

ID=54292653

Family Applications (3)

Application Number Title Priority Date Filing Date
EP15188966.4A Withdrawn EP3154079A1 (de) 2015-10-08 2015-10-08 Verfahren zum verbinden einer substratanordnung mit einem elektronikbauteil mit verwendung eines auf eine kontaktierungsmaterialschicht aufgebrachten vorfixiermittels, entsprechende substratanordnung und verfahren zu ihrem herstellen
EP21177341.1A Pending EP3940758A3 (de) 2015-10-08 2016-09-28 Verfahren zum sinterverbinden einer substratanordnung mit einem elektronikbauteil mit verwendung eines auf eine sinterkontaktierungsmaterialschicht aufgebrachten vorfixiermittels, entsprechende substratanordnung und verfahren zu ihrer herstellung
EP16777954.5A Withdrawn EP3360154A2 (de) 2015-10-08 2016-09-28 Verfahren zum verbinden einer substratanordnung mit einem elektronikbauteil mit verwendung eines auf eine kontaktierungsmaterialschicht aufgebrachten vorfixiermittels, entsprechende substratanordnung und verfahren zu ihrem herstellen

Family Applications Before (2)

Application Number Title Priority Date Filing Date
EP15188966.4A Withdrawn EP3154079A1 (de) 2015-10-08 2015-10-08 Verfahren zum verbinden einer substratanordnung mit einem elektronikbauteil mit verwendung eines auf eine kontaktierungsmaterialschicht aufgebrachten vorfixiermittels, entsprechende substratanordnung und verfahren zu ihrem herstellen
EP21177341.1A Pending EP3940758A3 (de) 2015-10-08 2016-09-28 Verfahren zum sinterverbinden einer substratanordnung mit einem elektronikbauteil mit verwendung eines auf eine sinterkontaktierungsmaterialschicht aufgebrachten vorfixiermittels, entsprechende substratanordnung und verfahren zu ihrer herstellung

Country Status (7)

Country Link
US (1) US10622331B2 (de)
EP (3) EP3154079A1 (de)
JP (1) JP6664751B2 (de)
KR (1) KR102085191B1 (de)
CN (1) CN108604555B (de)
TW (2) TWI709180B (de)
WO (1) WO2017060140A2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3553812A1 (de) * 2018-04-11 2019-10-16 Heraeus Deutschland GmbH & Co KG Substratanordnung zur verbindung mit einem elektronikbauteil
US11594513B2 (en) * 2018-04-27 2023-02-28 Nitto Denko Corporation Manufacturing method for semiconductor device
EP3611761A1 (de) * 2018-08-13 2020-02-19 Heraeus Deutschland GmbH & Co KG Verfahren und metallsubstrat zum kontaktieren eines leistungshalbleiters durch ein kontaktierungsmittel mit zumindest einem kontaktierungsfreien bereich als belastungsreduzierende struktur
EP3627544A1 (de) * 2018-09-20 2020-03-25 Heraeus Deutschland GmbH & Co. KG Substratanordnung zum verbinden mit zumindest einem elektronikbauteil und verfahren zum herstellen einer substratanordnung
DE102018221148A1 (de) * 2018-12-06 2020-06-10 Heraeus Deutschland GmbH & Co. KG Verfahren zum Herstellen eines Substratadapters und Substratadapter zum Verbinden mit einem Elektronikbauteil
US11497112B2 (en) 2020-12-11 2022-11-08 Toyota Motor Engineering & Manufacturing North America, Inc. Driver board assemblies and methods of forming a driver board assembly
DE102021207267A1 (de) 2021-07-09 2023-01-12 Heraeus Deutschland GmbH & Co. KG Als temporäres Fixiermittel verwendbare Zusammensetzung
EP4443488A1 (de) 2023-04-04 2024-10-09 Heraeus Electronics GmbH & Co. KG Substratanordnung mit oberflächenstruktur
EP4443487A1 (de) 2023-04-04 2024-10-09 Heraeus Electronics GmbH & Co. KG Substratanordnung mit oberflächenstruktur

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012073972A1 (ja) * 2010-12-01 2012-06-07 日立化成工業株式会社 接着剤層付き半導体ウェハ、半導体装置の製造方法及び半導体装置
DE102012202281A1 (de) * 2012-02-15 2013-08-22 Infineon Technologies Ag Halbleiteranordnung für Druckkontaktierung

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3928753B2 (ja) * 1996-08-06 2007-06-13 日立化成工業株式会社 マルチチップ実装法、および接着剤付チップの製造方法
US20050127134A1 (en) * 2003-09-15 2005-06-16 Guo-Quan Lu Nano-metal composite made by deposition from colloidal suspensions
JP2006202938A (ja) * 2005-01-20 2006-08-03 Kojiro Kobayashi 半導体装置及びその製造方法
DE102006033073B3 (de) * 2006-07-14 2008-02-14 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer hitze- und stoßfesten Verbindung des Baugruppen-Halbleiters und zur Drucksinterung vorbereiteter Halbleiterbaustein
DE102008034946B4 (de) * 2008-07-26 2016-05-19 Semikron Elektronik Gmbh & Co. Kg Herstellungsverfahren eines Edelmetallverbindungsmittels
JP5158904B2 (ja) * 2010-03-19 2013-03-06 古河電気工業株式会社 導電接続部材、及び導電接続部材の作製方法
DE102010021764B4 (de) * 2010-05-27 2014-09-25 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Niedertemperatur Drucksinterverbindung zweier Verbindungspartner
DE102010021765B4 (de) 2010-05-27 2014-06-12 Semikron Elektronik Gmbh & Co. Kg Herstellungsverfahren zur Anordnung zweier Verbindungspartner mittels einer Niedertemperatur Drucksinterverbindung
DE102010030317B4 (de) * 2010-06-21 2016-09-01 Infineon Technologies Ag Schaltungsanordnung mit Shuntwiderstand
DE102010044329A1 (de) 2010-09-03 2012-03-08 Heraeus Materials Technology Gmbh & Co. Kg Kontaktierungsmittel und Verfahren zur Kontaktierung elektrischer Bauteile
EP2572814B1 (de) 2011-09-20 2016-03-30 Heraeus Deutschland GmbH & Co. KG Paste und Verfahren zum Verbinden von elektronischem Bauelement mit Substrat
JP5971909B2 (ja) * 2011-09-21 2016-08-17 古河電気工業株式会社 導電性ペースト、及び該導電性ペーストを焼成して得られる接合体
DE102012201935A1 (de) * 2012-02-09 2013-08-14 Robert Bosch Gmbh Verbindungsanordnung eines elektrischen und/oder elektronischen Bauelements
DE102012202727B4 (de) 2012-02-22 2015-07-02 Vectron International Gmbh Verfahren zur Verbindung eines ersten elektronischen Bauelements mit einem zweiten Bauelement
CN104641462A (zh) * 2012-07-30 2015-05-20 埃里希·塔尔纳 基板复合物、用于结合基板的方法和装置
DE102012109156A1 (de) * 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Bauteilanordnung und Verfahren zum Herstellen von elektrischen Bauteilen
JP6200808B2 (ja) 2012-10-15 2017-09-20 積水化学工業株式会社 有機無機ハイブリッド粒子、導電性粒子、導電材料及び接続構造体
JP5664679B2 (ja) * 2013-03-07 2015-02-04 三菱マテリアル株式会社 パワーモジュール用基板の製造方法
DE102014104272A1 (de) * 2014-03-26 2015-10-01 Heraeus Deutschland GmbH & Co. KG Träger und Clip jeweils für ein Halbleiterelement, Verfahren zur Herstellung, Verwendung und Sinterpaste
DE102014109766B3 (de) * 2014-07-11 2015-04-02 Heraeus Deutschland GmbH & Co. KG Verfahren zum Herstellen eines Substratadapters, Substratadapter und Verfahren zum Kontaktieren eines Halbleiterelements
DE202015001441U1 (de) * 2015-02-24 2015-03-18 Vincotech Gmbh Leistungshalbleitermodul mit kombinierten Dickfilm- und Metallsinterschichten

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012073972A1 (ja) * 2010-12-01 2012-06-07 日立化成工業株式会社 接着剤層付き半導体ウェハ、半導体装置の製造方法及び半導体装置
DE102012202281A1 (de) * 2012-02-15 2013-08-22 Infineon Technologies Ag Halbleiteranordnung für Druckkontaktierung

Also Published As

Publication number Publication date
EP3940758A2 (de) 2022-01-19
WO2017060140A3 (de) 2017-06-01
CN108604555A (zh) 2018-09-28
US10622331B2 (en) 2020-04-14
EP3940758A3 (de) 2022-08-10
KR102085191B1 (ko) 2020-03-05
TW201724295A (zh) 2017-07-01
JP2018530166A (ja) 2018-10-11
WO2017060140A2 (de) 2017-04-13
TWI709180B (zh) 2020-11-01
KR20180059913A (ko) 2018-06-05
EP3154079A1 (de) 2017-04-12
TWI652744B (zh) 2019-03-01
CN108604555B (zh) 2022-03-08
JP6664751B2 (ja) 2020-03-13
TW201909292A (zh) 2019-03-01
US20180286831A1 (en) 2018-10-04

Similar Documents

Publication Publication Date Title
EP3360154A2 (de) Verfahren zum verbinden einer substratanordnung mit einem elektronikbauteil mit verwendung eines auf eine kontaktierungsmaterialschicht aufgebrachten vorfixiermittels, entsprechende substratanordnung und verfahren zu ihrem herstellen
EP3103138B1 (de) Verfahren zum montieren eines elektrischen bauelements, bei der eine haube zum einsatz kommt
DE102013216633B4 (de) Vorgesinterte Halbleiterchip-Struktur und Verfahren zum Herstellen
DE1591186B1 (de) Verfahren zum simultanen Herstellen von Zufuehrungs-verbindungen mittels Kontaktbruecken auf Festkoerperbauelementen mit Hilfe von abziehbildartigen Vorrichtungen
DE102015107724B4 (de) Verfahren zum Herstellen einer Substratanordnung, Substratanordnung, Verfahren zum Verbinden eines Elektronikbauteils mit einer Substratanordnung und Elektronikbauteil
DE102010021764B4 (de) Verfahren zur Niedertemperatur Drucksinterverbindung zweier Verbindungspartner
DE102008048869A1 (de) Vorrichtung und Verfahren zum Verbinden zweier Verbindungspartner
EP3026702B1 (de) Verfahren zum herstellen eines halbleiterelements mit substratadapter und halbleiterelement mit substratadapter
EP3123500A1 (de) Träger und clip jeweils mit sinterbarer, verfestigter paste zur verbindung mit einem halbleiterelement, entsprechende sinterpaste und entsprechendes herstellungsverfahren und verwendung
DE102008033651B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls
WO2013167321A1 (de) Zweistufiges verfahren zum fügen eines halbleiters auf ein substrat mit verbindungsmaterial auf silberbasis
EP3086361A2 (de) Verfahren zum herstellen einer substratanordnung mit einem vorfixiermittel, entsprechende substratanordnung, verfahren zum verbinden eines elektronikbauteils mit einer substratanordnung mit anwendung eines auf dem elektronikbauteil und/oder der substratanordnung aufgebrachten vorfixiermittels und mit einer substratanordnung verbundenes elektronikbauteil
DE102014109766B3 (de) Verfahren zum Herstellen eines Substratadapters, Substratadapter und Verfahren zum Kontaktieren eines Halbleiterelements
EP2498283B1 (de) Verfahren zur Herstellung eines Leistungshalbleitersubstrates
EP2263825B1 (de) Verfahren zur herstellung von werkstücken aus einer materialplatte
EP3675153A1 (de) Verfahren zum herstellen eines substratadapters und substratadapter zum verbinden mit einem elektronikbauteil
EP1490894A1 (de) Verfahren zum verarbeiten von elektrischen bauelementen, insbesondere von halbleiterchips, sowie vorrichtung zum durchf hren des verfahrens
EP2160932B1 (de) Zwangsführung eines verbindungsmaterials
DE10312109A1 (de) Herstellung von Lotkontakten auf einem Wafer unter Verwendung einer strukturierten Lotfolie
DE102014106763B4 (de) Verfahren zur Herstellung eines Halbleitermoduls
EP3553812A1 (de) Substratanordnung zur verbindung mit einem elektronikbauteil
DE102015108512A1 (de) Verfahren zur Herstellung einer stoffschlüssigen Verbindung und Bestückungsautomat

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20180508

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
RIN1 Information on inventor provided before grant (corrected)

Inventor name: BACHMANN, CHRISTIAN

Inventor name: MIRIC, ANTON

Inventor name: OSTERWALD, FRANK

Inventor name: HINRICH, ANDREAS

Inventor name: BECKER, MARTIN

Inventor name: PAULSEN, LARS

Inventor name: SCHEFUSS, FRANK

Inventor name: ULRICH, HOLGER

Inventor name: RUDZKI, JACEK

Inventor name: DUCH, SUSANNE

Inventor name: BENNING, DAVID

Inventor name: SCHAEFER, MICHAEL

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20210125

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20210605