Nothing Special   »   [go: up one dir, main page]

DE69727014T2 - Ein Montierungsverfahren für eine Vielzahl elektronischer Teile auf einer Schaltungsplatte - Google Patents

Ein Montierungsverfahren für eine Vielzahl elektronischer Teile auf einer Schaltungsplatte Download PDF

Info

Publication number
DE69727014T2
DE69727014T2 DE69727014T DE69727014T DE69727014T2 DE 69727014 T2 DE69727014 T2 DE 69727014T2 DE 69727014 T DE69727014 T DE 69727014T DE 69727014 T DE69727014 T DE 69727014T DE 69727014 T2 DE69727014 T2 DE 69727014T2
Authority
DE
Germany
Prior art keywords
adhesive layer
adhesive
electrodes
electrode surface
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69727014T
Other languages
English (en)
Other versions
DE69727014D1 (de
Inventor
Tsukagoshi Simodate-shi Isao
Fukushima Simodate-shi Naoki
Kobayashi Simotsuga-gun Kouji
Koide Jyunichi
Matsuda Kazuya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of DE69727014D1 publication Critical patent/DE69727014D1/de
Application granted granted Critical
Publication of DE69727014T2 publication Critical patent/DE69727014T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H01L2224/7511—High pressure chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83209—Compression bonding applying isostatic pressure, e.g. degassing using vacuum or a pressurised liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/914—Transfer or decalcomania
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1054—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing and simultaneously bonding [e.g., cut-seaming]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062—Prior to assembly
    • Y10T156/1066—Cutting to shape joining edge surfaces only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/108—Flash, trim or excess removal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24851—Intermediate layer is discontinuous or differential
    • Y10T428/2486—Intermediate layer is discontinuous or differential with outer strippable or release layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2852—Adhesive compositions
    • Y10T428/287—Adhesive compositions including epoxy group or epoxy polymer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Adhesive Tapes (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Befestigung einer Vielzahl elektronischer Teile auf einer Leiterplatte und auch ein Verfahren zur Herstellung klebstoffbeschichteter elektronischer Teile, die zur Verwendung in dem Befestigungsverfahren geeignet sind, als auch eine Anordnung einer Vielzahl elektronischer Teile.
  • Mit einem jüngeren Trend zu kleineren, dünneren elektronischen Teilen, wie Halbleiterchips ("elektronische Teile", wie hier verwendet, umfaßt Widerstände, Kondensatoren, Halbleiterchips und dgl. zur Befestigung auf Leiterplatten), weisen Schaltungen und Elektroden, die in solchen elektronischen Teilen verwendet werden, eine erhöhte Dichte und feinere Verbindungsabstände auf. Da die feinen Elektroden durch Löten schwierig anzuschließen sind, werden in jüngster Zeit Anschlußverfahren, die Klebstoff verwenden, in weiten Bereichen verwendet. Die Anschlußverfahren umfassen ein Verfahren, bei dem elektrisch leitende Partikel in einen Klebstoff untergemischt werden und die Anschlußbindung durchgeführt wird, um einen elektrischen Anschluß in der Dickenrichtung des Klebstoffs zu erreichen (z. B. nicht geprüfte japanische Patentpublikation (KOKAI) Nr. 55-104007), und ein Verfahren, bei dem keine leitenden Partikel in einem Klebstoff enthalten sind und die Anschlußbindung durchgeführt wird, um eine elektrische Verbindung durch direkten Kontakt von feinen Unregelmäßigkeiten auf den Elektrodenoberflächen zu erreichen (z. B. ungeprüfte japanische Patentpublikation (KOKAI) Nr. 60-262430).
  • Die Anschlußverfahren, die Klebstoff verwenden, gestatten einen Anschluß bei relativ niedrigen Temperaturen und sorgen auch für eine exzellente Zuverlässigkeit, da der Zwischenverbindungsabschnitt flexibel ist. In dem Fall, daß ein Klebstoff in Form eines Films oder Bands verwendet wird, ist es weiter möglich, den Klebstoff mit gleichbleibender Dicke in der Form eines langen Streifens zuzuführen, wobei die Fertigungslinie automatisiert werden kann. Auch ein einfacher Schritt der gleichzeitigen Einwirkung bzw. Anwendung von Hitze und Druck führt zu einer elektrischen Verbindung zwischen Elektroden des Halbleiterchips und der Leiterplatte und zur mechanischen Verbindung der beiden durch Verkleben. Dies ist, warum die Anschlußverfahren, die Klebstoff verwenden, Aufmerksamkeit auf sich ziehen.
  • In den letzten Jahren ziehen Multi-Chip-Module (multi-chip-modules – MCM) die Aufmerksamkeit auf sich, die eine raffiniertere Form der obigen Verfahren darstellen und bei denen eine große Anzahl von Chips mit hoher Dichte auf Leiterplatten verhältnismäßig kleiner Größe montiert werden. Im Allgemeinen wird ein MCM hergestellt, indem eine Klebstoffschicht auf einer Leiterplatte gebildet wird, ein Trennelement bzw. Separator, falls vorhanden, von der Klebstoffschicht abgezogen wird und die Chips so positioniert werden, daß ihre Elektroden zu korrespondierenden Elektroden auf der Leiterplatte weisen, und indem nachfolgend die Elektroden verbunden bzw. verklebt werden. Die Bildung einer Klebstoffschicht auf einem Chip statt dessen beinhaltet das Problem, daß eine komplizierte Vorrichtung erforderlich ist, da ein Chip mit einer kleineren Fläche als eine Leiterplatte mit einer Klebstoffschicht versehen werden muß.
  • Elektronische Teile, die bei einem MCM verwendet werden, umfassen eine Vielzahl von Chips, wie Halbleiterchips, aktive Elemente, passive Elemente, Widerstände und Kondensatoren.
  • Daher werden verschiedene Arten von Chips mit unterschiedlichen Größen (Flächen, Höhen) auf einem MCM montiert bzw. befestigt. Wenn Chips mit einer Leiterplatte verbunden werden, tritt jedoch ein Problem auf, das nicht mit den konventionellen Techniken, wie dem Verfahren der Bildung einer Klebstoff schicht auf einer Leiterplatte oder dem Hitze-Druck-Klebeverfahren, verbunden ist.
  • Insbesondere in dem Fall, wo der Klebstoff in der Form eines Film verwendet wird, werden Klebstoffstreifen (Klebstoffbänder) mit verschiedenen Breiten in Abhängigkeit von verschiedenen Chipgrößen gebraucht. Bei einem MCM werden jedoch viele Chips mit hoher Dichte auf einer kleinen Leiterplatte montiert, und daher ist nur ein kleiner Befestigungsraum verfügbar, was es schwierig macht, eine Vielfalt von Bandbreiten zu verwenden. Die Verwendung von verschiedenen Bandbreiten erhöht auch die mit dem Materialmanagement verbundene Arbeit. Da verschiedene Vorrichtungen zur Zuführung, Anschlußverklebung, Bandaufwicklung und dgl. für verschiedene Bandbreiten erforderlich sind, wird die Bestückungs- bzw. Montagevorrichtung zwangsweise in ihrer Gesamt größe vergrößert und verkompliziert, was einen größeren Einbauraum erfordert und die Kosten erhöht.
  • Deshalb ist ein Versuch unternommen worden, um verschiedene Größen von Chips zu befestigen, nachdem eine Klebstoffschicht auf der gesamten Oberfläche einer Leiterplatte gebildet wird (geprüfte japanische Patentpublikationen (KOKOKU) Nr. 61-27902). Bei diesem Verfahren ist jedoch viel Arbeit erforderlich, um den verbleibenden Klebstoff von nicht verbindenden Bereichen zu entfernen, und auch die Kosten erhöhen sich, da die Klebstoffschicht unnützerweise in anderen Regionen als den Befestigungsbereichen gebildet wird. Da der Klebstoff auf die gesamte Oberfläche der Leiterplatte aufgetragen wird, kann die zum Zeitpunkt des Anschlusses einwirkende Hitze benachbarte Chipbefestigungsbereiche nachteilig beeinflussen. Zum Beispiel kann die Reaktion des duroplastischen bzw. wärmehärtbaren Klebstoffs in einem solchen Umfang fortschreiten, daß der Klebstoff in einem benachbarten Bereich, in dem ein Chip noch nicht montiert wurde, nicht mehr benutzbar wird, oder es kann ein benachbarter Chip einen Verbindungsdefekt entwickeln, wenn der Klebstoff aufgrund der Verbindungswärme weich wird, nachdem der Chip montiert ist. Dies ist auch der Fall bei der Entfernung eines defekten Chips nach der Chipmontage. Es ist nämlich schwierig, einen defekten Chip abzuziehen und auch den Klebstoff zu entfernen, aufgrund der Reaktion des duroplastischen bzw. wärmehärtbaren Klebstoffs.
  • Auch als ein Versuch, eine Klebstoffschicht mit einer Größe im wesentlichen gleich der Chipgröße zu bilden, offenbart beispielsweise die geprüfte japanische Patentpublikation (KOKOKU) Nr. 4-30742 das Bilden einer Klebstoffschicht auf einem Wafer und dann das Aussetzen des Wafers einem vollständigen vereinzeln bzw. in Plättchen zerlegen. In diesem Fall müssen auch verschiedene Typen von klebstofsbeschichteten Wafern für verschiedene Arten von Chips präpariert werden, was die Prozeßsteuerung im Hinblick auf die Lagerstabilitätsdauer des Klebstoffs kompliziert macht.
  • Beispielsweise die nicht geprüften japanischen Patentpublikationen (KOKAI) Nr. 63-276237 und Nr. 2-199847 offenbaren das Ausbringen von Klebstoff nur auf die oberseitigen Flächen von Höckerelektroden (auch nur Bondhügel genannt) auf einem Chip, um die anschließbare Schrittweite zu reduzieren. Da der Klebstoff jedoch nur auf die oberseitigen Flächen der Höckerelektroden aufgebracht wird, werden die Höckerelektroden nur in Bereichen um die Höckerelektroden mit einer Leiterplatte verbunden, so daß die Bindungsfestigkeit und die Abschlußzuverlässigkeit gering sind. Um den Klebstoff auch in anderen Bereichen als die oberseitigen Flächen der Höckerelektroden aufzubringen, muß ein Unterfüllmaterial gegossen werden, das jedoch den Prozeß verkompliziert und die Kosten erhöht.
  • In dem Fall, wenn Chips mit unterschiedlichen Höhen montiert werden oder Chips auf beiden Oberflächen einer Leiterplatte montiert werden, können Hitze und Druck nicht einheitlich unter Verwendung konventioneller, generell eingesetzter Techniken, wie bei einem Preßverfahren, bei dem eine Platte, die Chips trägt, zwischen parallelen Gießelementen eingeklemmt wird, oder bei einem Druckwalzverfahren, das parallele Rollen bzw. Walzen verwendet und es ermöglicht, feine Elektroden anzuschließen, eingesetzt bzw. appliziert werden.
  • Die JP 04169080 A offenbart ein Klebstoffband mit einer anisotropen leitenden Klebstoffschicht und einem Separator, der die Schicht trägt. Das Band wird verwendet zur Verbindung von zwei Substraten, wie Leiterplatten, mittels der Klebstoffschicht, wobei die Klebstoffschicht ohne den Separator zwischen zwei gegenüberliegenden Substraten und Höckern der Substrate angeordnet wird.
  • Die EP 0 303 256 A1 offenbart ein Verfahren zum elektrischen Anschließen von Elektroden einer elektronischen Vorrichtung, wie eines IC-Chips. Die Elektroden des IC-Chips werden zu erst jeweils mit einer leitfähigen, thermisch schmelzbaren Klebstoffharzzusammensetzung beschichtet, um harzige Höcker zu bilden, insbesondere werden die harzigen Höcker durch Siebdruck unter Verwendung eines mit einem Muster versehenen Rasters gebildet. Dann wird der IC-Chip auf die Leiterplatte gepreßt, wobei die harzigen Höcker erhitzt werden, um zu schmelzen, und schließlich gekühlt werden, um sich zu verfestigen. Weiter wird der montierte IC-Chip gekapselt oder unterstützt mit Chipbeschichtungsharzes, das zumindest den Raum zwischen der Leiterplatte und dem IC-Chip zwischen den Höckern und neben den Höckern füllt. Dieses Verfahren ist kostenintensiv, insbesondere aufgrund des erforderlichen Druckens.
  • Die EP 0 242 626 A2 betrifft ein Verfahren zur Montage elektronischer Teile auf einem Substrat durch Druck-Sintern. Die Kontaktoberfläche der elektronischen Teile und/oder des Substrats wird durch Drucken mit einer Paste beschichtet. Dann wird die Paste getrocknet. Danach werden die elektronischen Teile und das Substrat separat vorgewärmt und schließlich während weiterer Erwärmung zusammengepreßt. Dieses Verfahren ist auch relativ kostenintensiv, insbesondere aufgrund des erforderlichen Druckens.
  • Die EP 0 622 839 A2 offenbart einen Prozeß zum Verbinden einer integrierten Schaltung mit einer externen Schaltung. Eine Schicht aus anisotropem Material, wie ein thermoplastischer oder wärmehärtbarer Klebstoff, wird zwischen beiden Schaltungen angeordnet. Dann werden beide Schaltungen durch Zusammenpressen und Erwärmen verbunden. Dieses Verfahren sieht kein Beschichten mit einer Klebstoffschicht vor der Verbindung der Schaltungen vor.
  • Die vorliegende Erfindung wurde kreiert, um die oben beschriebenen Nachteile zu eliminieren, und eine Aufgabe davon ist es, ein Verfahren zur effizienten Montage elektronischer Teile auf einer Leiterplatte, ein Verfahren zur effizienten Herstellung klebstoffbeschichteter elektronischer Teile und eine Anordnung einer Vielzahl elektronischer Teile anzugeben, die die Montage elektronischer Teile auf Leiterplatten mit geringen Gesamtkosten gestatten.
  • Die obige Aufgabe wird durch ein Verfahren gemäß Anspruch 1 oder 5 oder durch eine Anordnung gemäß Anspruch 11 gelöst. Bevorzugte Ausführungsformen sind Gegenstand der Unteransprüche.
  • Gemäß einem ersten Aspekt der Erfindung wird die Klebstoffschicht zuvor auf der Elektrodenoberfläche jedes elektronischen Teils gebildet, und die so mit dem Klebstoff versehene Elektrodenoberfläche wird an korrespondierenden Elektroden auf der Leiterplatte befestigt, so daß fast kein Klebstoff überflüssiger Weise aus den Elektrodenoberflächen herauskommt. Wenn die elektronischen Teile auf der Leiterplatte montiert werden, ist es dementsprechend nicht erforderlich, überschüssigen Klebstoff zu entfernen, im Gegensatz zu konventionellen Prozessen, wodurch die Effizienz verbessert wird und die Kosten reduziert werden können.
  • Die Elektroden werden mit der Leiterplatte unter Einwirkung von Hitze und Druck verbunden, nachdem die Elektroden positioniert sind, und deshalb können die Elektroden verschoben werden, die erforderlich, und daher können sie mit Genauigkeit positioniert werden. Sogar in dem Fall, daß elektronische Teile mit unterschiedlichen Höhen oder Größen montiert werden, werden die Elektroden der elektronischen Teile unter Einwirkung von Hitze und Druck darauf individuell fixiert, wodurch die Elektroden einheitlich der Einwirkung von Hitze und Druck ausgesetzt werden können und die elektronischen Teile mit Zuverlässigkeit einfach montiert werden können. Insbesondere ist es möglich, feine Elektroden anzuschließen.
  • Vorzugsweise liegt die Fläche der filmartigen Klebstoffschicht in einem Bereich von ±30% bezüglich der Fläche der Elektrodenoberfläche des korrespondierenden elektronischen Teils. Wenn die Fläche der Klebstoffschicht größer als der ± 30%-Bereich ist, kommt aus den Elektrodenoberflächen zuviel Klebstoff heraus, was zwangsweise den Klebstoffentfernungsschritt erfordert; wenn andererseits die Fläche der Klebstoffschicht geringer als der ±30%-Bereich ist, dann besteht die Möglichkeit, daß die elektronischen Teile nicht zufriedenstellend angeschlossen werden.
  • Die elektronischen Teile werden vorzugsweise durch einen Heizkopf beispielsweise durch Ansaugen gehalten, so daß die Oberflächen der elektronischen Teile von dem Heizkopf erwärmt werden können. Der Heizkopf dient dazu, die elektronischen Teile in vorbestimmten Positionen anzuordnen, wobei sie gehalten werden, und dann die elektronischen Teile sofort zu erwärmen, die auf der Leiterplatte angeschlossen und fixiert werden sollen, wodurch die Vorrichtung und der Prozeß vereinfacht werden können.
  • Der Wärme-Druck-Bindungsschritt umfaßt vorzugsweise einen Inspektionsschritt des Inspizierens der elektrischen Verbindung zwischen den Elektroden, währen die Haftungsfestigkeit des Klebstoffs auf ein solches Maß erhöht wird, daß die Verbindung der Elektroden beibehalten werden kann. Die elektrische Verbindung wird nämlich inspiziert, während die elektronischen Teile temporär fixiert werden, wobei die Kohäsionskraft des Klebstoffs steigt. Sogar in dem Fall, wenn eine defekte Verbindung entdeckt wird, kann eine Reparatur durchgeführt werden, da die elektronischen Teile nur temporär fixiert sind.
  • Gemäß einem zweiten Aspekt der Erfindung werden bei dem Wärme-Druck-Bindungsschritt gemäß des ersten Aspekts der Erfindung eine Vielzahl von elektronischen Teilen gleichzeitig in dem Autoklaven unter dem statischen Druck im Autoklaven erwärmt, wodurch mehrere elektronische Teile gleichzeitig bei einfachem Aufbau einfach angeschlossen und fixiert werden können.
  • Bei dem zweiten Aspekt der Erfindung liegt die Fläche der filmartigen Klebstoffschicht vorzugsweise auch innerhalb eines Bereichs von ±30% bezüglich der Fläche der Elektrodenoberfläche des korrespondierenden elektronischen Teils, wie oben erwähnt.
  • Der Wärme-Druck-Bindungsschritt umfaßt vorzugsweise weiter einen Inspektionsschritt des Inspizierens der elektrischen Verbindung zwischen den Elektroden, während die Haftungsfestigkeit des Klebstoffs auf ein solches Maß steigt, daß die Verbindung der Elektroden beibehalten werden kann. Während die elektronischen Teile mit zunehmender Haftungsfestigkeit des Klebstoffs temporär fixiert sind, wird nämlich die elektrische Verbindung inspiziert bzw. überprüft. Sogar in dem Fall, wenn eine defekte Verbindung entdeckt wird, kann eine Reparatur einfach durchgeführt werden, da die elektronischen Teile nur temporär fixiert sind.
  • Gemäß einem dritten Aspekt der Erfindung werden eine Vielzahl von elektronischen Teilen auf dem Klebstoff-Film fixiert; wenn die elektronischen Teile verwendet werden, werden sie daher von dem Separatorfilm abgezogen, so daß die Elektrodenoberfläche des jeweiligen elektronischen Teils mit der Klebstoffschicht beschichtet ist. Klebstoffbeschichtete elektronische Teile können nämlich leicht erhalten werden, und in dem Fall, wenn elektronische Teile auf Leiterplatten montiert werden, wird ein Verbindungsblatt bzw. -stück mit darauf fixierten elektronischen Teilen vorbereitet, und die elektronischen Teile werden von dem Verbindungsblatt bzw. -stück abgezogen, wodurch klebstoffbeschichtete elektronische Teile erhalten werden, die fertig zur Verwendung sind. Folglich wird die Prozeßsteuerung des Montageprozesses vereinfacht, und den kleb stoffbeschichteten elektronischen Teilen wird auch eine exzellente Lagerstabilität verliehen.
  • Vorzugsweise enthält die Klebstoffschicht elektrisch leitende Partikel. Die leitenden Partikel dienen dazu, die einander zugewandten Elektroden mit Zuverlässigkeit elektrisch zu verbinden und auch benachbarte Elektroden voneinander zu isolieren.
  • Gemäß einem vierten Aspekt der Erfindung wird die Elektrodenoberfläche des elektronischen Teils in Kontakt mit dem Verbindungsblatt bzw. -stück gebracht, und die Elektroden werden erwärmt, so daß sich die Haftungsfestigkeit des Klebstoffs um die Elektroden verringern kann. Der Klebstoff verfestigt sich nämlich mit einer bestimmten Kohäsionsfestigkeit bei Normaltemperatur, aber die Kohäsionsfestigkeit verringert sich (oder der Klebstoff wird weich), wenn der Klebstoff auf eine vorbestimmte Temperatur erwärmt wird. Dementsprechend, wenn das elektronische Teil von dem Verbindungsblatt bzw. -stück getrennt wird, trennt sich ein Teil der Klebstoffschicht korrespondierend in seiner Größe zu der Peripherie der Elektrodenoberfläche von dem Separator und haftet an der Elektrodenoberfläche, wodurch ein klebstoffbeschichtetes elektronisches Teil, das mit einer Klebstoffschicht mit einer Größe, die im wesentlichen derjenigen der Elektrodenoberfläche entspricht, beschichtet ist, einfach erhalten wird.
  • Die Kohäsionsreduktionslinie wird entlang der Peripherie der Elektrodenoberfläche gebildet und ist die Grenze zwischen einem Bereich der Klebstoffschicht, wo die Kohäsionsfestigkeit sich verringert, wenn die Elektroden erwärmt werden, und einem Bereich der Klebstoffschicht, wo die Kohäsionsfestigkeit im wesentlichen die gleiche bleibt. In dem Fall eines Klebstoffs, wenn die kohäsive Eigenschaft verschieden von der verfestigenden oder härtenden Eigenschaft (Aktivierung) ist, ist daher die frühere Bezeichnung sowohl für einen duroplastischen bzw. wärmehärtbaren Klebstoff als auch für einen durch Wärme erweichbaren Klebstoff anwendbar.
  • Gemäß einem fünften Aspekt der Erfindung wird die Elektrodenoberfläche des elektronischen Teils gegen die Klebstoffschicht des Verbindungsblatts bzw. -stücks gepreßt und die Klebstoffschicht entlang der Elektrodenoberfläche (elek tronisches Teil) geschnitten, um dadurch den Teil der Klebstoffschicht, der mit der Elektrodenoberfläche in Kontakt steht, von dem anderen Teil der Klebstoff schicht zu trennen. Folglich ist es möglich, zuverlässig eine Klebstoffschicht mit einer Größe, die im wesentlichen identisch zu derjenigen der Elektrodenoberfläche des elektronischen Teils ist, einfach zu erhalten.
  • Vorzugsweise wird der Schneideschritt unter Verwendung einer Schneideinrichtung erreicht, die am Druckkopf zum Pressen der Elektroden des elektronischen Teils gegen das Verbindungsblatt bzw. -stück angeordnet ist, oder unter Verwendung eines Heizdrahts. Die Verwendung der am Druckkopf angeordneten Schneideinrichtung oder des Heizdrahts macht es möglich eine Klebstoff schicht mit einer Größe, die im wesentlichen derjenigen des elektronischen Teils oder der Elektrodenoberfläche entspricht, einfach zu erhalten.
  • Vorzugsweise wird das Verbindungsblatt bzw. -stück auf einer Oberflächenplatte mit einem dazwischen angeordneten Dämpfungselement plaziert. In diesem Fall kann der Aufprall zum Zeitpunkt der Einwirkung von Druck durch den Druckkopf oder zum Zeitpunkt des Schneidens adsorbiert werden.
  • Weiter enthält die Klebstoffschicht vorzugsweise elektrisch leitende Partikel, um die Isoliereigenschaft von einer Elektrode gegenüber benachbarten Elektroden zu verbessern, wie oben erwähnt.
  • KURZE BESCHREIBUNG DER ZEICHNUNG
  • 1A und 1B sind schematische Schnittansichten, die den Prozeß eines Montageverfahrens gemäß der vorliegenden Erfindung illustrieren;
  • 2A, 2B und 2C sind Draufsichten, die die Breite eines Klebstoffstreifens und beispielhafte Anordnungen von Chips gemäß der vorliegenden Erfindung zeigen;
  • 3 ist eine schematische Schnittansicht, die eine andere Ausführungsform der vorliegenden Erfindung illustriert;
  • 4 ist eine schematische Schnittansicht, die noch eine andere Ausführungsform der vorliegenden Erfindung illustriert;
  • 5A bis 5D sind schematische Schnittansichten, die die Strukturen von klebstoffbeschichteten Chips gemäß der vorliegenden Erfindung zeigen;
  • 6A, 6B und 6C sind schematische Schnittansichten, die andere Beispiele von klebstoffbeschichteten Chips gemäß der vorliegenden Erfindung zeigen;
  • 7A und 7B sind schematische Schnittansichten, die Anordnungen von klebstoffbeschichteten Chipgruppen gemäß der vorliegenden Erfindung zeigen; und
  • 8 ist eine perspektivische Ansicht eines MCMs, auf dem klebstoffbeschichtete Chips gemäß der vorliegenden Erfindung montiert sind.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Die vorliegende Erfindung wird nachfolgend mit Bezug auf die Zeichnung beschrieben, die Ausführungsformen davon illustriert.
  • 1 illustriert schematisch im Schnitt eine Ausführungsform der vorliegenden Erfindung. 1A zeigt einen Teil einer Wärme-Druck-Bindungsvorrichtung, die bei einem Montageverfahren gemäß der vorliegenden Erfindung verwendet wird. Ein Klebstoffband 6, bestehend aus einer Klebstoffschicht 4 und einem Trennelement bzw. Separator 5, ist zwischen einem Heizkopf 2, der einen Chip 1 beispielsweise durch Ansaugen daran halten kann, und einer Oberflächenplatte 3 angeordnet. Die Klebstoffschicht 4 ist so positioniert, daß sie einer Elektrodenoberfläche des Chips (Halbleiterchip) 1 als ein elektronisches Teil gegenüberliegt. Das elektronische Teil, das in diesem Fall verwendet wird, kann ein anderes Element als ein Halbleiterchip, wie ein aktives Element, ein passives Element, ein Widerstand oder ein Kondensator, sein.
  • Das Klebstoffband 6 wird in engen Kontakt mit der Oberflächenplatte 3 beispielsweise durch Ansaugen gebracht; alternativ kann ihm gestattet sein sich zu bewegen, wobei es straff gehalten wird durch Rollen oder dgl. (nicht dargestellt), die vor bzw. hinter der Oberflächenplatte 3 angeordnet sind. Die Klebstoffschicht 4 kann von dem Separator 5 abgezogen werden, und da der Separator 5 in engem Kontakt mit der Oberflächenplatte 3 steht oder auf dieser straff gehalten ist, wird das Trennen der Klebstoffschicht 4 von dem Separator 5 erleichtert.
  • Druck wird zwischen dem Heizkopf 2 und der Oberflächenplatte 3 ausgeübt, woraufhin die Elektrodenoberfläche des Halbleiterchips 1, auf der Elektroden gebildet sind, in Kontakt mit der Klebstoffschicht 4 gebracht wird, die eine größere Fläche als die Elektrodenoberfläche aufweist. Die Klebstoffschicht 4 hat vorzugsweise eine Größe, die zu der größten Größe der Chips korrespondiert, die auf einem MCM montiert bzw. angebracht werden sollen, so daß die Klebstoffschicht 4 für andere Chips ebenfalls verwendet werden kann und einfach gehandhabt werden kann. In diesem Fall ist die Größe der Klebstoffschicht 4 so gewählt, daß sie zu der kürzeren Seite des Chips mit der größten Größe korrespondiert, wodurch die Breite des Klebstoffbands verengt werden kann und der Einbauraum für die Vorrichtung vorteilhafter Weise reduziert werden kann.
  • Die Breite der Klebstoffschicht 4 (im Allgemeinen die Breite des Klebstoffbands) kann im wesentlichen gleich der kürzeren Seite des Chips, wie in 2A gezeigt, oder etwas größer als die kürzere Seite des Chips, wie in 2B gezeigt, sein. Alternativ kann die Klebstoffschicht 4 eine solche Größe aufweisen, daß zwei Chips in der Breitenrichtung der Klebstoffschicht 4 angeordnet werden können, wie in 2C gezeigt. Jede dieser Bandbreiten kann gewählt werden unter Berücksichtigung der Handhabung und der Massenproduktivität.
  • Bezugnehmend wieder auf 1A, der Heizkopf 2 wird aufgewärmt auf eine vorbestimmte Temperatur um eine Rückseite des Chips direkt zu wärmen, die gegenüber bzw. abgewandt zu der Elektrodenoberfläche liegt, so daß ein Bereich der Klebstoffschicht korrespondierend zu der Chipgröße vorteilhafterweise bzw. vorzugsweise erwärmt wird. Während des Erwärmens wird ein den Chip 1 umgebender Bereich des Klebstoffs wenig bzw. mangelhaft erwärmt und behält die Form eines Films, da der Klebstoff eine geringe Wärmeleitfähigkeit hat und daher wenig Wärme an den umgebenden Bereich übertragen wird. Andererseits haftet ein Bereich der Klebstoffschicht 4, der in engem Kontakt mit dem Chip 1 steht, schnell an dem Chip 1, da aufgrund der Einwirkung von Wärme sich die Viskosität verringert oder die Klebrigkeit erhöht, wodurch die Filmfestigkeit erhöht wird. Folglich wird eine Kohäsionsreduktionslinie, über bzw. entlang der sich die Kohäsionsstärke der Klebstoffschicht 4 verringert, entlang der Peripherie des Chips 1 gebildet.
  • Die Erwärmungstemperatur des Kopfs 2 wird auf eine Temperatur eingestellt, bei der die Klebstoffschicht 4 weich wird und schmilzt (seine Viskosität beträgt vorzugsweise 1.000 Poises oder weniger, bevorzugter 100 bis 10 Poises) und gleichzeitig die Verfestigungs- bzw. Härtungsreaktion des Klebstoffs nicht initiiert bzw. ausgelöst wird oder auf einen niedrigerem Level (die Reaktionsrate ist 20% oder weniger) und wird in Abhängigkeit von dem Typ des verwendeten Klebstoffs gewählt. Weiter wird der Kopf 2 vorzugsweise auf eine Temperatur erwärmt, die niedriger als die oder gleich der Aktivierungstemperatur eines später erwähnten, latenten Härters ist, um die Lagerstabilität der klebstoffbeschichteten Chips zu verbessern.
  • 1B zeigt einen Zustand, in dem der Heizkopf 2 von der Oberflächenplatte 3 wegbewegt ist und, wie dargestellt, ein Teil der Klebstoffschicht 4, der im wesentlichen in der Größe dem Chip 1 entspricht, entlang der Kohäsionsreduktionslinie der Klebstoffschicht 4 korrespondierend zu der Peripherie des Chips 1 getrennt werden kann und an dem Chip 1 haftet. Obwohl die Klebstoffschicht 4 auf der Oberflächenplatte 3 eine klebstofffreie Region aufweist, von der Klebstoff auf den Chip 1 übertragen worden ist, behält das Klebstoffband 6 die Form eines Films aufgrund der Präsenz des Separators 5 und des verbleibenden Klebstoffs 4 und der Klebstoff kann auf der Oberflächenplatte 3 gehärtet oder eingesetzt werden, indem der klebstofffreie Bereich entfernt oder in dem das Klebstoffband 6 bewegt wird.
  • In dem in 1A und 1B gezeigten Fall wird ein klebstoffbeschichteter Chip erhalten, auf den die Klebstoffschicht 4 von dem Separator 5 übertragen worden ist und daher kann der klebstoffbeschichtete Chip direkt mit einer Leiterplatte verbunden werden, was eine kontinuierliche Herstellung eines MCMs gestattet. Wenn das Klebstoffband auf Lager gehalten wird, kann ein Separator auf der Klebstoffschicht befestigt werden. Bei der Anordnung der 1A und 1B können verschiedene Chips zuvor auf dem Band plaziert werden, so daß klebstoffbe schichtete Chips effizient erhalten werden können, indem die Chips von dem Band entfernt werden. In diesem Fall kann eine Vielfalt von klebstoffbeschichteten Chips kontinuierlich in einer gewünschten Ordnung zugeführt werden, wodurch die Produktivität verbessert wird.
  • 3 ist eine schematische Schnittansicht, die die Art des Erhaltens eines klebstoffbeschichteten Chips gemäß einer anderen Ausführungsform der vorliegenden Erfindung zeigt. 3 zeigt einen Teil einer Druck-Anschlußvorrichtung, und ein Klebstoffband 6 bestehend aus einer Klebstoffschicht 4 und einem Trennelement bzw. Separator 5, das zwischen einem Druckkopf 8, an dem ein Chip 1 beispielsweise durch Ansaugen fixiert ist, und einer Oberflächenplatte 3 plaziert bzw. angeordnet. Das Klebstoffband 6 wird in engen Kontakt mit der Oberflächenplatte 3 beispielsweise durch Ansaugung gebracht. Alternativ kann es dem Klebstoffband 6 gestattet sein, sich zu bewegen, wobei es straff gehalten wird durch Rollen oder dgl. (nicht dargestellt), die vor bzw. hinter der Oberflächenplatte 3 angeordnet sind.
  • Der Druckkopf 8 ist mit einer Schneideinrichtung 7 versehen. Die Schneideinrichtung 7 hat eine Kante, die sich entlang der Peripherie des Chips 1 erstreckt; in dem Fall, daß die Größe des Chips in der Breitenrichtung des Klebstoffbands im wesentlichen gleich der Bandbreite ist, kann die Schneideinrichtung 7 zwei gerade Kanten aufweisen, die sich über die Bandbreite erstrecken. Die Klebstoffschicht 4 wird durch die Schneideinrichtung 7 in der Dickenrichtung zumindest über einen Teil oder die gesamte Dicke davon geschnitten, wodurch es einem Teil der Klebstoffschicht 4 mit einer Größe, die im wesentlichen gleich der Chipgröße ist, gestattet wird, an dem Chip 1 zu haften. Zu dieser Zeit kann der Druckkopf 8 nicht erwärmt sein, in diesem Fall kann die Herstellungsarbeit bei Raumtemperatur durchgeführt werden, was es ermöglicht zu verhindern, daß der Klebstoff durch Wärme nachteilig beeinflußt wird. Als Schneideinrichtung 7 kann ein (Rasier-)Messer aus Metall, Keramik oder dgl. oder Energiestrahlung, wie Hitze, ultraviolette Strahlung oder dgl., verwendet werden.
  • In dem Fall, daß ein Schneidwerkzeug als Schneideinrichtung 7 verwendet wird und die Klebstoffschicht durch Pressen der Schneideinrichtung 7 nach unten geschnitten wird, wird die Höhe der Schneideinrichtung 7, dies ist der Abstand von der Verbindungsoberfläche des Chips 1, unter Berücksichtigung der Tiefe, in die die Klebstoffschicht 4 oder sowohl die Klebstoffschicht 4 als auch der Separator 5 geschnitten werden soll bzw. sollen, bestimmt. Die Klebstoffschicht 4 wird vorzugsweise über ihre gesamte Dicke mit Blick auf eine Erleichterung der Trennung des klebstoffbeschichteten Chips von dem Band geschnitten. Die Schneideinrichtung 7 kann in diesem Fall einen vertikal bewegbaren Mechanismus aufweisen, der im Druckkopf 8 enthalten sein kann, so daß die fortlaufende Produktionseffizienz verbessert werden kann.
  • Bei der in 1A und 1B oder in 3 gezeigten Anordnung kann eine Dämpfungsschicht 11, hergestellt aus Gummi oder dgl., zwischen der Oberflächenplatte 3 und dem Separator 5 angeordnet werden, wie in 4 angedeutet, und in diesem Fall kann ein Chip, der mit Klebstoff korrespondierend in der Größe zu der Peripherie des Chips beschichtet ist, vorteilhafter Weise einfach erhalten werden.
  • Verschiedene Beispiele von klebstoffbeschichteten Chips, die in der oben beschriebenen Art erhalten werden bzw. hergestellt sind, werden nun unter Bezugnahme auf 5A bis 5D und 6A bis 6C erklärt. Von allen unten beschriebenen Beispielen ist die Elektrodenoberfläche des Chips 1 in ihrer Gesamtheit von einem Klebstoffilm mit einer Fläche, die im wesentlichen zu der Chipgröße korrespondiert, überdeckt bzw. beschichtet.
  • 5A illustriert eine Basisstruktur des klebstoffbeschichteten Chips, bei der der Halbleiterchip 1 und die Klebstoffschicht 4 von im wesentlichen gleicher Größe sind. 5B und 5C illustrieren Fälle, wo die Größe der Klebstoffschicht 4 etwas von derjenigen des Halbleiterchips 1 zur Anpassung der optimalen Menge an Klebstoff nach der Verbindung mit einer Leiterplatte abweicht. Die Größe der Klebstoffschicht liegt vorzugsweise in einem Bereich von etwa ±30% bezüglich der Chipgröße im Hinblick auf die Formstabilität des klebstoffbeschichteten Chips und noch bevorzugter sollte die Klebschicht in der Größe mit dem Halbleiterchip identisch sein. Bei der vorliegenden Erfindung werden die Größen der in 5A bis 5C gezeigten Klebschichten als im wesentlichen identisch mit der Größe des Halbleiterchips angesehen. 5D illustriert den Fall, bei dem der Separator an der Klebstoffschicht 4 befestigt bleibt, in welchem Fall Staub oder dgl. vorteilhafter Weise davon abgehalten werden kann, an der adhäsiven Schicht anzuhaften, während der Halbleiterchip gelagert wird.
  • 6A und 6B illustrieren die Fälle, bei denen der Chip Höckerelektroden 12 aufweist, und 6C illustriert den Fall, bei dem der Chip eine Verdrahtungsschicht 13 anstelle von Höckerelektroden aufweist. In 6A und 6B enthält der Klebstoff elektrisch leitende Partikel 14, und in 6C enthält der Klebstoff keine leitenden Partikel. Die in 6A bis 6C gezeigten Strukturen können in gewünschter Weise bezüglich der Höckerelektroden und dem Vorhandensein/Fehlen von leitenden Partikeln kombiniert werden.
  • 7A illustriert eine Gruppe von klebstoffbeschichteten Chips, wobei eine Vielzahl von Chips getrennt auf dem Separator mit ihren gesamten Elektrodenoberflächen bedeckt von Klebstoff-Filmen von im wesentlichen identischer Größe plaziert wird. Das Band mit den darauf befestigten Chips kann aufgerollt werden.
  • Wie in 7 gezeigt, können Klebstoffilme 4a, 4b und 4c, die in der Größe zu entsprechenden Chips korrespondieren, nur auf Bereichen des Separators 5 vorhanden sein, wo die Chips separat befestigt werden. In diesem Fall ist es durch Anordnung verschiedener Chips auf dem Separator beispielsweise in der Reihenfolge der Montage auf einer Leiterplatte möglich, klebstoffbeschichtete Chips in der Reihenfolge kontinuierlich zuzuführen, wodurch die Produktivität erhöht wird.
  • Die klebstoffbeschichteten Chips, die in der oben beschriebenen Weise erhalten bzw. hergestellt werden, können für eine Einzelchipmontage und auch für eine Multichipmontage, wie unten beschrieben, verwendet werden.
  • Zuerst werden unter Verwendung eines Mikroskops oder einer Bildspeichervorrichtung die Elektroden von jedem klebstoffbeschichteten Chip genau bezüglich der korrespondierenden Elektroden auf einer Leiterplatte positioniert. Für die Positionierung können auch Erkennungs- bzw. Kennzeichnungsmarken verwendet werden. Nachfolgend werden die miteinander zu verbindenden Elektroden Hitze und Druck ausgesetzt, so daß mehrere Chips elektrisch mit einer einzigen Leiter platte verbunden werden. In diesem Fall können die Hitze und der Druck auf einen Chip zu einer Zeit ausgeübt werden, aber wenn mehrere Chips zur gleichen Zeit angeschlossen bzw. gebondet werden, wird die Produktivität wesentlich erhöht.
  • Um Hitze und Druck anzuwenden, kann neben einem üblichen Preßverfahren ein statisches Preßverfahren unter Verwendung eines Autoklaven oder dgl. verwendet werden, wobei Chips mit verschiedenen Dicken oder Größen einheitlich Hitze und Druck ausgesetzt werden können. Der hier genannte statische Druck bezeichnet einen konstanten Druck, der senkrecht auf die Oberfläche eines Objekts wirkt. Im allgemeinen mißt der Chip 2 bis 20 mm im Quadrat, wobei der Zwischenverbindungsbereich 1 mm oder weniger mißt, in vielen Fällen 0,1 mm oder weniger, in der Dicke und daher wesentlich kleiner als die Chipfläche ist, was es erlaubt, daß ein ausreichender Druck in der Richtung der Verbindung der Elektroden wirkt.
  • Während der Einwirkung von Hitze und Druck kann ein Kontinuitätstest bzw. Durchgangstest durchgeführt werden, um die elektrische Verbindung zwischen den anzuschließenden Elektroden miteinander zu untersuchen. Da der Durchgangstest durchgeführt werden kann, während der Klebstoff überhaupt noch nicht verfestigt ist oder unzureichend verfestigt ist, werden Reparaturarbeiten erleichtert. Vorzugsweise wird der Test durchgeführt, wenn die Rate der Reaktion des Klebstoffs etwa 30% oder weniger beträgt, um Reparaturarbeiten unter Verwendung von Lösungsmitteln zu vereinfachen. Wenn die Rate der Reaktion des Klebstoffs geringer als 10% ist, wird vorzugsweise Druck ausgeübt, da die Fixierung der Elektroden nicht fest genug ist.
  • Auf diese Weise wird eine Vielzahl von Chips 1 mit unterschiedlichen Formen oder Größen auf eine Leiterplatte 9 mittels der Klebstoffschicht 4 befestigt, wie in 8 gezeigt, wodurch ein Mehr- bzw. Multi-Chip-Modul (MCM) erhalten bzw. hergestellt wird, bei dem Chips mit einer hohen Dichte auf der Leiterplatte 9 von verhältnismäßig kleiner Größe montiert sind. Die Leiterplatte 9, bei der die vorliegende Erfindung angewendet werden kann, umfaßt beispielsweise einen Plastikfilm aus Polyimid, Polyester und dgl., ein Verbundmaterial, wie ein Glas faser-Epoxidverbundmaterial, einen Halbleiter aus Silizium und dgl., und ein anorganisches Substrat aus Glas, Keramik und dgl.
  • Für die bei der vorliegenden Erfindung verwendete Klebstoffschicht 4 können thermoplastische Materialien und verschiedene andere Materialien verwendet werden, die bei der Aufnahme von Wärme oder Licht härten. Vorzugsweise werden solche Materialien verwendet, die bei der Aufnahme von Wärme oder Licht härten, da sie eine exzellente Wärmewiderstandsfähigkeit und Feuchtigkeitswiderstandsfähigkeit nach der Verbindung zeigen. Unter diesem sind ein Epoxidklebstoff, der einen latenten Härter enthält, und ein Acrylklebstoff, der einen radikalischen Härter, wie Peroxid, enthält, besonders bevorzugt, da sie in einer kurzen Zeitdauer härten, die Effizienz der Anschlußarbeit verbessern können und exzellente Klebstoffeigenschaften aufgrund ihrer molekularen Struktur aufweisen. Der latente Härter hat einen relativ deutlichen Aktivierungspunkt, bei dem eine Wärme- oder Druck-induzierte Reaktion beginnt, und ist daher für die vorliegende Erfindung, die den Wärme/Druck-Anwendungsschritt enthält, geeignet.
  • Als latenter Härter können Imidazol, Hydrazid, Bortrifluorid-Aminkomplex, Amin-Imid, Polyaminsalz, Oniumsalz, Dicyandiamid und modifizierte Substanzen davon allein oder in Kombination, um eine Mischung zu bilden, verwendet werden. Diese sind katalytische Härter des ionischen Polymerisationstyps, wie des anionischen oder kationischen Polymerisationstyps, und sind bevorzugt, da sie schnell härten können und keine besondere Aufmerksamkeit auf chemische Äquivalente gerichtet werden muß. Unter den katalytischen Härtern ist ein Imidazol-Härter besonders bevorzugt, da er nicht metallisch ist und daher weniger einer elektrolytischen Korrosion unterliegt, und auch im Hinblick auf die Reaktivität und Anschlußzuverlässigkeit. Weiter können auch andere Härter, wie ein Polyaminhärter, ein Polymercaptanhärter, ein Polyphenolhärter und ein Säureanhydridhärter verwendet werden, und auch diese Härter können in Verbindung mit den vorgenannten katalytischen Härtern verwendet werden. Ein mikrogekapselter Härter, bei dem der Härter als Kernmaterial mit einer Polymersubstanz oder einer anorganischen Substanz beschichtet ist, ist auch aufgrund seiner gegensätzlichen Eigenschaften, d. h. Langzeitlagerfähigkeit und Eigenschaft des schnellen Härtens, bevorzugt.
  • Die Härter für den bei der vorliegenden Erfindung verwendeten Klebstoff sollte vorzugsweise eine Aktivierungstemperatur von 40 bis 200°C aufweisen. Wenn die Aktivierungstemperatur niedriger als 40°C ist, ist die Differenz zwischen der Aktivierungstemperatur und der Raumtemperatur so gering, daß der Klebstoff auf einer niedrigen Temperatur gehalten werden muß, und wenn die Aktivierungstemperatur höher als 200°C ist, werden andere Chips und dgl. durch Hitze während der Verbindung nachteilig beeinflußt. Aus diesem Grund sollte die Aktivierungstemperatur vorzugsweise in den Bereich 50 bis 150°C fallen. Die hier genannte Aktivierungstemperatur stellt eine exotherme Spitzentemperatur einer Mischung aus Epoxydharz und dem Härter z. B. dar, die gemessen wird, indem ein DSC (Differentialkalometrie) verwendet wird, während die Probe von Raumtemperatur bei einer Rate von 10°C/min erwärmt wird. Bei niedriger Aktivierungstemperatur wird eine gute Reaktivität erreicht, aber die Lagerstabilität tendiert dazu niedriger zu sein, und daher wird unter Berücksichtigung dessen eine geeignete Aktivierungstemperatur gewählt. Gemäß der vorliegenden Erfindung wird die Lagerstabilität der klebstoffbeschichteten Chips verbessert, indem eine Wärmebehandlung bei einer Temperatur niedriger als oder gleich der Aktivierungstemperatur des Härters durchgeführt wird, und eine exzellente Mehrfach-Chipverbindung wird bei einer Temperatur höher als oder gleich der Aktivierungstemperatur erreicht. Vorzugsweise wird daher die Schmelzviskosität des Klebstoffs so angepaßt, daß die vorgenannte Kohäsionsreduktionslinie bei einer Temperatur niedriger als oder gleich der Aktivierungstemperatur des Härters gebildet wird.
  • Die Klebstoffschicht 4 ist vorzugsweise vermischt mit elektrisch leitenden Partikeln 14 oder mit einer geringen Menge an isolierenden Partikeln (nicht dargestellt), da die Partikel dazu dienen, die Schichtdicke zur Zeit der Anwendung von Wärme und Druck während der Herstellung der klebstoffbeschichteten Chips beizubehalten. Der Anteil der leitenden oder isolierenden Partikel, die in diesem Fall zugemischt werden, beträgt etwa 0,1 bis 30 Vol.%, und ist eingestellt auf 0,5 bis 15 Vol.%, um anisotrope Leitfähigkeit zu erreichen. Die Klebstoffschicht 4 kann alternativ einen Mehrfachschichtaufbau aufweisen, der eine Isolierschicht und eine elektrisch leitende Schicht, die separat voneinander gebildet bzw. her gestellt sind, umfaßt. In diesem Fall verbessert sich die Auflösung bzw. Trennung, was eine hochdichte Verbindung der Elektroden gestattet.
  • Die elektrisch leitenden Partikel 14 können Teilpartikel aus Au, Ag, Pt, Co, Ni, Cu, W, Sb, Sn oder Lot oder Partikel aus Kohlenstoff, Graphit oder dgl. sein. Weiter können solche leitenden Partikel oder nicht nichtleitende Partikel, wie Glaspartikel, keramische Partikel oder Polymerpartikel aus Kunststoff, als Kerne verwendet werden, die dann mit einer elektrisch leitenden Schicht unter Verwendung der obigen Substanzen beschichtet werden. Es können auch isolierbeschichtete Partikel mit elektrisch leitenden Kernen, beschichtet mit einer isolierenden Schicht, oder die Kombination von leitenden Partikeln und isolierenden Partikeln aus Glas, Keramik oder Kunststoff verwendet werden, um die Auflösung bzw. Trennung zu verbessern.
  • Damit ein oder mehrere elektrisch leitende Partikel, vorzugsweise so viele Partikel wie möglich, an jeder feinen Elektrode anwesend sein werden, sollte die Partikelgröße der leitenden Partikel 14 vorzugsweise so klein wie 15 μm oder kleiner sein, besonders bevorzugt im Bereich von 7 bis 1 μm. Wenn die Partikelgröße kleiner als 1 μm ist, tritt die Schwierigkeit auf, die Partikel in Kontakt mit den Elektrodenoberflächen zu bringen. Die leitenden Partikel 14 sollten vorzugsweise auch einheitlich in der Partikelgröße sein, da eine einheitliche Partikelgröße dazu dient, das Auslaufen von leitenden Partikeln zwischen den einander zugewandten Elektroden zu vermindern.
  • Unter den vorgenannten elektrisch leitenden Partikeln werden Partikel mit Polymerkernen aus Kunststoffmaterial, beschichtet mit einer leitenden Schicht, und Partikeln aus wärmeschmelzbarem Metall, wie Lot, vorzugsweise verwendet, da sich diese Partikel verformen, wenn sie sowohl Wärme als auch Druck ausgesetzt werden, so daß sich die Kontaktfläche mit den Schaltungen erhöht, wodurch die Zuverlässigkeit verbessert wird. Insbesondere in dem Fall, wenn Polymerkerne verwendet werden, zeigen die Partikel nicht einen solchen deutlichen Schmelzpunkt wie der von Lot, und daher kann der erweichte Zustand über einen weiten Bereich der Anschlußtemperatur vorteilhafterweise gesteuert werden, und mit Variationen in der Dicke oder Flachheit der Elektroden leicht zurecht gekommen werden.
  • Wenn harte Metallpartikel aus Ni oder W zum Beispiel oder Partikel mit einer großen Anzahl von Vorsprüngen auf ihrer Oberfläche verwendet werden, stechen bzw. stoßen die leitenden Partikel in die Elektroden oder Verdrahtungsmuster, und dadurch wird ein geringerer Anschlußwiderstand erricht, sogar wenn ein Oxidfilm oder eine Verunreinigungsschicht auf der Elektrodenoberfläche existiert, wodurch die Zuverlässigkeit verbessert werden kann.
  • Bei dem Multi-Chip-Montageverfahren gemäß der vorliegenden Erfindung können klebstoffbeschichtete Chips verschiedener Größen wie erforderlich auf einer Leiterplatte montiert werden, wodurch die Montage einer großen Anzahl von Chips auf einer Leiterplatte mit einer kleinen Fläche vereinfacht wird.
  • Da Chips verwendet werden, die mit den jeweils erforderlichen Mengen an Klebstoff beschichtet sind, kann gemäß der vorliegenden Erfindung die Anzahl der Bänder mit unterschiedlichen Breiten gering sein und kann die Montagevorrichtung einfacher sein im Vergleich zu dem Fall der Verwendung verschiedener Klebstoffbänder für verschiedene Größen von Chips. Ungleich dem Fall, wo eine Klebstoffschicht über die gesamte Oberfläche der Leiterplatte gebildet wird, werden weder benachbarte Chips noch umgebender Klebstoff durch Hitze oder Druck nachteilig beeinflußt, und es wird kein zusätzlicher Klebstoff verwendet, was unter dem ökonomischen Gesichtspunkt vorteilhaft ist.
  • Bei der bevorzugten Ausführungsform der vorliegenden Erfindung enthält der Klebstoff einen latenten Härter, und die Wärmebehandlung wird ausgeführt bei einer Temperatur niedriger als oder gleich der Aktivierungstemperatur des Härters, um die klebstoffbeschichteten Chips zu erhalten. Dementsprechend ist die Lagerstabilität des Klebstoffs verbessert, und eine zuverlässige Multi-Chip-Verbindung kann bei einer Temperatur höher als oder gleich der Aktivierungstemperatur erreicht werden.
  • Bei dem Multi-Chip-Montageverfahren der Erfindung, das hydrostatischen Druck verwendet, wird der Druck in dem luftdichten Behälter konstant gehalten, und eine große Anzahl von MCMs kann gleichzeitig behandelt werden, wobei die Massenproduktionseffizienz verbessert wird. Da die Wärmebehandlung unter Verwendung von Gas oder Flüssigkeit als Medium ausgeführt wird, ist es auch nicht erforderlich, teure Formen zu verwenden, und es können verschiedene Klebstoffe mit unterschiedlichen Eigenschaften bezüglich Wärme, Feuchtigkeit und aeroben Eigenschaften verwendet werden, in Abhängigkeit von dem Typ des verwendeten Mediums. Sogar wenn der Klebstoff eine lange Zeit zum Härten benötigt, ist es weiter möglich, eine große Anzahl von MCMs durch einen Vorgang herzustellen.
  • Gemäß dem Multi-Chip-Montageverfahren der vorliegenden Erfindung kann eine Durchgangsprüfung durchgeführt werden, bevor der Klebstoff schließlich härtet. Deshalb, wenn ein defekter Anschluß entdeckt wird, ist der Klebstoff dann immer noch nicht ausreichend gehärtet und daher kann das Abziehen der Chips und der nachfolgende Reinigungsvorgang unter Verwendung eines Lösungsmittels, wie Aceton, sehr leicht ausgeführt werden, wodurch die Reparaturarbeit vereinfacht wird.
  • Durch Anordnung von Gruppen der klebstoffbeschichteten Chips auf dem Separator in der Anordnung der Reihenfolge auf Leiterplatten ist es möglich, die Produktivität zu verbessern.
  • Bei dem Verfahren zur Herstellung klebstoffbeschichteter Chips gemäß der vorliegenden Erfindung wird eine Kohäsionsreduktionslinie in der Klebstoffschicht um den Chip herum leicht gebildet, wenn der Chip erwärmt wird, und da die Klebstoffschicht vom Separator abgezogen werden kann, kann ein Chip, der mit einer Klebstoffschicht mit einer zu der Chipgröße korrespondierenden Größe beschichtet ist, relativ einfach erhalten werden. Durch Einstellen der Heiztemperatur auf eine Temperatur niedriger als oder gleich der Aktivierungstemperatur des Härters können die klebstoffbeschichteten Chips für eine spätere Verwendung aufgehoben werden, ohne daß ihre Lagerstabilität verringert wird.
  • Gemäß dem Verfahren zur Herstellung von klebstoffbeschichteten Chips der vorliegenden Erfindung wird die Klebstoffschicht zumindest über einen Teil ihrer Tiefe in der Dickenrichtung unter Verwendung einer sehr einfachen Schneideinrichtung, die der Chipform entspricht, geschnitten, so daß ein Chip, der mit einer Klebstoffschicht mit einer Größe korrespondierend zu der Chipgröße beschichtet ist, relativ einfach erhalten werden kann.
  • BEISPIELE
  • Verschiedene Beispiele gemäß der vorliegenden Erfindung werden unten im Detail beschrieben, aber es sollte bemerkt werden, daß die vorliegende Erfindung nicht auf diese Beispiele allein beschränkt ist.
  • Beispiel 1
  • (1) Zubereitung der Klebstoffschicht
  • Eine Lösung, enthaltend 30% Ethylacetat, wurde erhalten durch Mischen in dem Verhältnis von 30/70 eines Phenoxylharzes (Polymerepoxidharzes) und eines flüssigen Epoxidharzes (Epoxidäquivalent: 185), enthaltend einen mikrogekapselten latenten Härter. Zu dieser Lösung wurde 2 Vol.% von elektrisch leitenden Partikeln gegeben, die durch Beschichten von Polystyrolpariikeln, die eine Partikelgröße von 3 ± 0,2 μm aufweisen, mit Ni und Au in Dicken von 0,2 μm bzw. 0,02 μm erhalten wurden, gefolgt von Mischen und Dispergieren der leitenden Partikel. Die Dispersion wurde auf ein Trennelement bzw. einen Separator (Polyethylenterephthalatfilm behandelt mit Silikon; Dicke: 40 μm) mittels eines Rollbeschichters aufgebracht, und der mit der Dispersion versehene Separator wurde bei 100°C für 20 Minuten getrocknet, um einen Klebstoffilm mit einer Dicke von 20 μm zu erhalten.
  • Die Aktivierungstemperatur des Klebstoffilms wurde unter Verwendung eines DSC gemessen und gefunden, daß sie 120°C beträgt. Unter Verwendung einer Modellzusammensetzung, von der der Härter entnommen worden war, wurde die Viskosität der Klebstoffschicht durch ein Digitalviskometer HV-8 (hergestellt bei Kabushiki Kaisha Reska) gemessen und war 800 Poises bei 100°C.
  • Der Klebstoffilm wurde zusammen mit dem Separator geschnitten, um ein Band von 2 mm Breite zu erhalten.
  • (2) Herstellung eines klebstoffbeschichteten Chips
  • Das in der (1) oben beschriebenen Weise erhaltene Band wurde in eine Chipmontagevorrichtung AC-SC450B (COB-Anschlußvorrichtung hergestellt von Hitachi Chemical Co., Ltd.) mit seiner Klebstoffschicht nach oben weisend eingesetzt und wurde straff gehalten durch Rollen, die vor und hinter der Oberflächenplatte in einer derartigen Art angeordnet waren, daß sich das Band in engem Kontakt mit der Oberflächenplatte bewegen konnte. Ein IC-Chip zur Evaluierung (2 × 10 mm Siliziumsubstrat mit einer Dicke von 0,5 mm und mit 300 Goldelektroden (genannt Höcker) von 50 μm im Durchmesser und 20 μm Höhe gebildet in der Nähe von zweilängeren Seiten des Substrats) wurde auf dem Heizkopf in Position durch Ansaugen fixiert.
  • Bei auf 110°C eingestellter Temperatur des Heizkopfes wurde das Band dem Wärme-Druck-Bonding ausgesetzt, so daß seine Klebstoffschicht mit 5 kg/cm3 für 3 Sekunden belastet wurde und dann der Heizkopf angehoben wurde, um das Band vom Druck zu entlasten und von der Oberflächenplatte zu separieren. Die tatsächliche Temperatur des Klebstoffs des Bands im Kontakt mit der Oberfläche des IC-Chips betrug in diesem Fall 102°C im Maximum. Auf diese Weise wurde ein klebstoffbeschichteter Chip einer Klebstoffschicht, die von dem Separator getrennt worden war und eine Größe fast identisch zu der Chipgröße hatte, erhalten.
  • Zwei 5 × 5 mm IC-Chips (Bandbreite: 5,5 mm) und ein IC-Chip von 10 mm Durchmesser (Bandbreite: 10,5 mm) wurden in einer ähnlichen Weise präpariert bzw. hergestellt, wodurch insgesamt vier klebstoffbeschichtete Chips erhalten wurden. Diese Chips hatten verschiedene Höckerschrittweiten, aber hatten die gleiche Höckerhöhe und die gleiche Siliziumsubstratdicke.
  • (3) Anschluß
  • Auf einem 15 × 25 mm Glasepoxidsubstrat (FR-4 Güteklasse), die eine Dicke von 0,8 mm hatte, Kupferschaltungen von 18 μm Höhe darauf aufwies und Verbindungselektroden hatte, gebildet an Anschlüssen von den Schaltungen an Schrittweiten korrespondierend zu den Höckerschrittweiten der entsprechenden IC-Chips, die in der in (2) oben beschriebenen Weise erhalten worden waren, wurden die klebstoffbeschichteten IC-Chips angeordnet und nachdem die Elektroden relativ zueinander unter Verwendung einer CCD-Kamera positioniert waren, wurden die Chips kollektiv bei 150°C unter 20 kgf/mm2 für 15 Sekunden verbunden. Folglich wurde ein MCM mit vier klebstoffbeschichteten Chips von im wesentlichen gleicher Höhe, die kollektiv darauf befestigt waren, erhalten. Zu der Zeit des Anschlusses wurde ein Polytetrafluorethylenbogen bzw. -stück von 100 μm Dicke als ein Pufferelement zwischen den Chips und dem Heizkopf angeordnet.
  • (4) Evaluation
  • Die Elektroden der einzelnen Chips konnten an die korrespondierenden Elektroden auf dem Substrat zufriedenstellend angeschlossen werden. Da der Klebstoff nur in der Umgebung der Chips vorhanden war, konnte fast kein überflüssiger Klebstoff auf der Oberfläche des Substrats beobachtet werden. Weiter konnte ein MCM innerhalb einer Minute erhalten werden.
  • Beispiel 2
  • IC-Chips wurden auf einem Substrat in im wesentlichen gleicher Weise wie bei Beispiel 1 montiert, aber die klebstoffbeschichteten Chips wurden durch ein anderes Verfahren produziert. Im einzelnen wurde ein Druckkopf mit einer Schneideinrichtung verwendet, und das verwendete Band hatte eine Breite von 10 mm. Für den 2 × 10 mm Chip zum Beispiel wurde ein Heizdraht, der einen Nickel-Chrom-Draht aufweist und so angeordnet ist, daß er sich entlang der vier Seiten des Chips erstreckt, als Schneideinrichtung verwendet. Der Druckkopf wurde nicht erwärmt und wurde bei Raumtemperatur verwendet. Da ein Heizdraht als Schneideinrichtung verwendet wurde, konnte das Band über die gesamte Tiefe einschließlich des Separators geschnitten werden, so daß ein klebstoffbeschichteter Chip mit einem Trennelement bzw. Separator befestigt an seiner Klebstoffschicht erhalten wurde. Andere Chips konnten auch mit Klebstoff ähnlich versehen werden. Für den Chip von 10 mm im Durchmesser wurde ein geschleifter Heizdraht mit einem Innendurchmesser von 11 mm als Schneideinrichtung verwendet. Auch in diesem Fall konnten die Elektroden der einzelnen Chips an die korrespondierenden Elektroden auf dem Substrat zufriedenstellend angeschlossen werden. Da der Klebstoff nur in der Umgebung der Chips vorhanden war, konnte fast kein überflüssiger Klebstoff auf der Oberfläche des Substrats beobachtet werden.
  • Beispiel 3
  • IC-Chips wurden auf einem Substrat in im wesentlichen der gleichen Art wie bei Beispiel 2 montiert, aber bei der Herstellung der klebstoffbeschichteten Chips wurde die Temperatur des Heizkopfes auf 70°C eingestellt. Weiter wurde ein Schneidwerkzeug mit einer geraden Kante als Schneide verwendet. Auch in diesem Fall konnten klebstoffbeschichtete Chips einfach erhalten werden. Da sowohl die Schneide als auch die Heizmittel verwendet wurden, konnte der Klebstoff leicht auf die Chips transferiert werden. Weiter konnte die Heiztemperatur auf eine niedrige Temperatur im Vergleich zu dem Fall von Beispiel 1 eingestellt werden.
  • Beispiel 4
  • IC-Chips wurden auf einem Substrat in im wesentlichen der gleichen Art wie bei Beispiel 1 montiert, aber die klebstoffbeschichteten Chips wurden durch ein anderes Verfahren hergestellt. Im einzelnen wurden verschiedene Chips vorab auf einem Band (Breite: 10,5 mm) temporär fixiert (durch Wärme-Druck-Bonding bei 100°C unter 5 kg/cm3 für 3 Sekunden), so daß die Chips in der Reihenfolge kontinuierlich zugeführt werden konnten, wie in 7A gezeigt, und die klebstoffbeschichteten Chips wurden jeweils mit einer Klebstoffschicht, die von dem Separator bzw. Trennelement getrennt worden war und eine Größe fast identisch zu der korrespondierenden Chipgröße hatte, in der gleichen Weise wie bei Beispiel 1 erhalten. In diesem Fall konnte der Klebstoff von dem Separator bzw. Trennelement leicht abgezogen werden, und da die Chips in der Reihenfolge der Montage präpariert waren, war die Produktivität extrem hoch. Die Elektroden der einzelnen Chips konnten an die korrespondierenden Elektroden auf dem Substrat zufriedenstellend angeschlossen werden.
  • Beispiel 5
  • Klebstoffbeschichtete Chips, die in der gleichen Weise wie bei Beispiel 4 erhalten wurden, wurden wieder temporär auf einem fortlaufenden Separator an Intervallen von 1 mm zwischen benachbarten Chips temporär fixiert, um eine Serie von klebstoffbeschichteten Chips zu erhalten, wie in 7B gezeigt. Die Produktivität war extrem hoch, da die Chips von dem Separator in der Montagereihenfolge entfernt werden konnten. Die Elektroden der einzelnen Chips konnten mit den korrespondierenden Elektroden auf dem Substrat zufriedenstellend verbunden werden. Da die Serie von klebstoffbeschichteten Chips auf einer Spule mit einem Außendurchmesser von 55 mm in einer kompakten Größe aufgewickelt werden konnten, konnten die Chips nach dem Vorgang in einem kalten Lager leicht aufbewahrt werden. Die Elektroden der einzelnen Chips konnten mit den korrespondierenden Elektroden auf dem Substrat zufriedenstellend verbunden werden.
  • Beispiel 6
  • IC-Chips wurden auf einem Substrat in im wesentlichen der gleichen Weise wie bei Beispiel 1 montiert, aber ein anderer Klebstoff wurde verwendet. Im einzelnen wurden keine elektrisch leitenden Partikel zugefügt, wenn der oben genannte Klebstoff zubereitet wurde. Auch in diesem Fall konnten die Elektroden der einzelnen Chips an die korrespondierenden Elektroden auf dem Substrat zufriedenstellend angeschlossen werden. Anzunehmender Weise erfolgte dies, da die Höcker der Chips und die Verbindungselektroden des Glasepoxidsubstrats in direktem Kontakt miteinander gebracht wurden und durch den Klebstoff fest miteinander verbunden wurden.
  • Beispiel 7
  • IC-Chips wurden auf ein Substrat in im wesentlichen der gleichen Weise wie bei Beispiel 1 montiert, aber ein Zwischeninspektionsschritt wurde zusätzlich vorgesehen, um die elektrische Verbindung zwischen den Elektroden zu inspizieren, nachdem die klebstoffbeschichteten Chips erhalten wurden. Zuerst wurden die klebstoffbeschichteten Chips unter Verwendung des Klebstoffs erhalten gemäß Beispiel 6 auf 150°C bei 20 kgt/mm2 erwärmt und nach dem Verlauf von 2 Sekunden wurde der Verbindungswiderstand an einzelnen Verbindungspunkten unter Verwendung eines Multimeters bzw. Mehrfachmeßgeräts gemessen, während die Chips unter Druck gehalten wurden. Ähnlich wurden klebstoffbeschichtete Chips bei 150°C unter 20 kgf/mm2 für 4 Sekunden verbunden und dann das Substrat von der Verbindungsvorrichtung entfernt. Da in diesem Stadium aufgrund der Einwirkung von Wärme und Druck der Klebstoff begonnen hatte zu härten, wurden die einzelnen IC-Chips auf den Substraten temporär fixiert. Diese Substrate wurden inspiziert, während kein Druck darauf ausgeübt wurde, und hatten jeweils einen defekten IC-Chip.
  • Die defekten IC-Chips wurden mechanisch abgezogen und neue Chips wurden in der vorgenannten Weise angeschlossen; in diesem Fall konnten die Chips zufriedenstellend angeschlossen werden. In beiden Fällen konnten, da die Klebstoffe noch nicht ausreichend gehärtet waren, das Abziehen der Chips und der nachfolgende Reinigungsvorgang unter Verwendung eines Lösungsmittels sehr einfach ausgeführt werden, was die Reparaturarbeit vereinfacht hat. Unter Verwendung des DSC wurden die Raten der Reaktion des Klebstoffs hinsichtlich der Wärmemenge gemessen und als 7% im ersteren Fall und 20% im letzteren ermittelt.
  • Nach dem oben beschriebenen Verbindungsinspektionsschritt und Reparaturschritt wurden die IC-Chips bei 150°C unter 20 kgf/mm2 für 15 Sekunden verbunden und sie zeigten gute Verbindungscharakteristiken in beiden Fällen. Nachdem der Klebstoff gehärtet ist, ist es extrem schwierig, die Chips abzuziehen und das Substrat unter Verwendung eines Lösungsmittels zu reinigen, aber gemäß diesem Beispiel konnte die Reparaturarbeit mit Leichtigkeit ausgeführt werden, obwohl viele Chips auf einem kleinen Substrat montiert waren.
  • Beispiel 8
  • IC-Chips wurden auf einem Substrat durch ein Verfahren ähnlich dem bei Beispiel 1 angewendeten montiert, aber statischer Druck wurde bei dem Schritt der Einwirkung von Wärme und Druck zur Zeit der Verbindung eingesetzt.
  • Im einzelnen wurden klebstoffbeschichtete Chips auf einem Glasepoxidsubstrat plaziert, und nachdem die Elektroden relativ zueinander unter Verwendung einer CCD-Kamera positioniert waren, wurde das Substrat mit den temporär darauf fixierten Chips in einen Drucktopf zur pneumatischen Druckbehandlung bei 120°C unter 20 kg/cm2 für 30 Minuten gestellt, dann auf Raumtemperatur abgekühlt und dem Drucktopf entnommen. Gemäß diesem Beispiel ist es, da die einzelnen Chips einem einheitlichen Druck unabhängig von ihren Höhen ausgesetzt werden, nicht erforderlich, ein Dämpfungselement ungleich Beispiel 1 zu verwenden. Auch ist es möglich, eine große Anzahl von MCMs gleichzeitig in Abhängigkeit von der Kapazität des Drucktopfs zu behandeln.
  • Beispiel 9
  • IC-Chips wurden auf ein Substrat in im wesentlichen der gleichen Weise wie bei Beispiel 1 montiert, aber ein Polytetrafluorethylenfilm (Dicke: 80 μm) wurde als Separator bzw. Trennelement verwendet. Das erhaltene MCM wurde in der gleichen Weise wie in Beispiel 1 untersucht, und es wurde festgestellt, daß der Klebstoff auf die Oberflächen der Chips in einer exakteren Form entsprechend der Chipgröße, insbesondere bei den Ecken bzw. Kanten, transferiert werden konnte. Anzunehmender Weise erfolgte dies, da der Separator flexibler war als derjenige, der bei Beispiel 1 verwendet wurde, und daher konnte der Klebstoff schärfer entlang der Kanten der Chips geschnitten werden. Der das Elastizitätsmodul des Polyethylenterephthalatfilms war 200 kgf/mm2, während der Elastizitätsmodul des Polytetrafluorethylenfilms 40 kgf/mm2 betrug.
  • Beispiel 10
  • IC-Chips wurden auf ein Substrat in im wesentlichen der gleichen Weise wie bei Beispiel 1 montiert, aber die klebstoffbeschichteten Chips wurden hergestellt, wobei ein Silikongummistück von 0,5 mm Dicke zwischen dem Separator und der Oberflächenplatte angeordnet wurde. In diesem Fall konnte der Klebstoff auf die Oberflächen der Chips in einer exakteren Form entsprechend der Chipgröße als bei Beispiel 1, insbesondere an den Kanten bzw. Ecken, transferiert werden. Anzunehmender Weise erfolgt dies, da das Silikongummistück als ein Dämpfungselement dient. Auch in dem Fall, wo eine weiche Gummischicht unter dem Separator vorhanden ist, wird die Dicke der auf der Elektrodenoberfläche gebildeten Klebstoffschicht durch die Höhen der Höcker und der elektrisch leitenden Partikel bestimmt; deshalb hatte jeder der Höcker eine darauf gebildete Klebstoffschicht von etwa 4 μm Dicke, und der andere Bereich als die Höcker hatte eine darauf gebildete Klebstoffschicht von etwa 20 μm Dicke, die identisch zu der Originaldicke ist.
  • Vergleichsbeispiel
  • Folgend dem Verfahren der Montage von IC-Chips auf einem Substrat, das bei Beispiel 1 angewendet wurde, wurde der Klebstoffilm mit dem Separator bzw. Trennelement in Stücke korrespondierend in der Form zu entsprechenden Chipgrößen geschnitten, und die geschnittenen Stücke wurden auf den entsprechenden Elektrodenoberflächen befestigt. Da die Chips klein waren, hat es viel Zeit gedauert, die geschnittenen Stücke akkurat auf den Chips zu befestigen. Mehr als 20 Minuten waren erforderlich, um ein MCM zu erhalten, und daher war die Effizienz niedrig verglichen mit Beispiel 1, bei dem ein MCM innerhalb einer Minute hergestellt werden konnte.
  • Wie sich aus der obigen Beschreibung der Beispiele und dem Vergleichsbeispiel ergibt, kann gemäß der vorliegenden Erfindung die Klebstoffschicht auf den Elektrodenoberflächen der einzelnen Chips mit unterschiedlichen Größen akkurat bzw. genau gebildet werden, und mehrere Chips verschiedener Größen können gleichzeitig montiert werden, wodurch MCMs mit hoher Effizienz hergestellt werden können.

Claims (12)

  1. Verfahren zur Montage einer Mehrzahl von elektronischen Teilen (1) auf einer Leiterplatte (9) durch Anschließen und Fixieren von Elektroden (12) der elektronischen Teile (1) an bzw. auf der Leiterplatte (9), um die einzelnen elektronischen Teile (1) an die Leiterplatte (9) elektrisch anzuschließen, wobei das Verfahren aufweist: einen Klebstoffschichtbildungsschritt des Bildens, auf einer Elektrodenoberfläche von jedem der elektronischen Teile (1), auf der die Elektroden (12) gebildet sind, einer filmartigen, wärmehärtbaren Klebstoffschicht (4) mit einer Fläche im wesentlichen gleich derjenigen der korrespondierenden Elektrodenoberfläche, indem die elektronischen Teile (1) auf einem Klebstoffband (6) mit der Klebstoffschicht (4) plaziert werden und indem die elektronischen Teile (1) beschichtet mit der Klebstoffschicht (4) von dem Band (6) separiert werden, um die klebstoffbeschichteten elektronischen Teile (1) zu erhalten; einen Positionierschritt des Anordnens der Elektroden (12) mit der Klebstoffschicht (4) zu korrespondierenden Elektroden der Leiterplatte (9) weisend und des Positionierens der Elektroden (12) relativ zueinander; und einen Wärme-Druck-Anschlußschritt des Einwirkens von Wärme und Druck auf die Elektroden (12) der elektronischen Teile (1) und die Elektroden der Leiterplatte (9), um die Elektroden (12) miteinander zu fixieren bzw. verbinden, nachdem die Elektroden (12) positioniert sind.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Verfahren einen Temporär-Fixier-Schritt des Positionierens der Elektroden der elektronischen Teile (1) mit der Klebstoffschicht (4) derart, daß sie korrespondierenden Elektroden der Leiterplatte (9) zugewandt sind, und des Erhöhens der Klebfestigkeit des Klebstoffs auf ein solches Maß, daß die Verbindung der Elektroden beibehalten werden kann, wobei der nachfolgende Wärme-Druck-Anschlußschritt ein gleichzeitiges Erwärmen einer Vielzahl von elektronischen Teilen (11) in einem Autoklaven umfaßt, wobei ein statischer Druck auf diese in dem Autoklaven ausgeübt wird.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Verfahren weiter umfaßt einen Inspektionsschritt des Inspizierens der elektrischen Verbindung zwischen den Elektroden (12) nach dem Temporär-Fixier-Schritt und vor dem Wärme-Druck-Anschlußschritt.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die filmartige Klebstoffschicht (4) eine Fläche aufweist, die in einen Bereich von ±30% bezüglich der Fläche der korrespondierenden Elektodenoberfläche fällt.
  5. Verfahren zur Herstellung eines klebstoffbeschichteten elektronischen Teils (1) mit einer Elektrodenoberfläche, die mit einer filmartigen Klebstoffschicht (4) beschichtet wird, wobei das Verfahren aufweist: einen Verbindungsbogen-(6)-Anordnungsschritt des Anordnens eines Verbindungsbogens, der eine filmartige Klebstoffschicht (4) und ein Trennelement bzw. einen Separator (5), von dem die Klebstoffschicht (4) abgezogen werden kann, aufweist, wobei der Verbindungsbogen (6) eine Größe größer als jene einer Elektodenoberfläche eines elektronischen Teils (1) aufweist, auf dem Elektroden (12) gebildet sind; einen Kontaktierungsschritt des in Kontaktbringens der Elektrodenoberfläche des elektronischen Teils (1) mit der Klebstoffschicht (4); einen Erwärmungsschritt des Erwärmens der Elektodenoberfläche, um eine Kohäsionsreduktionslinie (10) zu bilden, entlang der bzw. über die sich die Kohäsionsfestigkeit des Klebstoffs verringert, an einer Stelle zwischen einem Bereich der Klebstoffschicht korrespondierend zu der Elektodenoberfläche und einem Bereich der Klebstoffschicht, der die Elektrodenoberfläche umgibt, oder einen Schneidschritt des Pressens der Elektronenoberfläche gegen die Klebstoffschicht und de Schneidens zumindest teilweise der Klebstoffschicht entlang einer Peripherie des elektronischen Teils; und einen Separierungsschritt des Trennens des elektronischen Teils (1) von dem Verbindungsbogen (6), so daß ein Teil der Klebstoffschicht (4) mit einer Größe im wesentlichen identisch zu derjenigen der Elektroden oberfläche von dem Separator bzw. Trennelement (5) getrennt wird und an der Elektrodenoberfläche haftet.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß bei dem Erwärmungsschritt das elektronische Teil (1) durch einen Heizkopf (2) erwärmt wird, der an einer Rückseite des elektronischen Teils (1) gegenüberliegend der Elektrodenoberfläche angeordnet ist.
  7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß bei dem Schneidschritt die Klebstoffschicht (4) mit einem Schneider (7) geschnitten wird, der an einem Druckkopf (8) zum Pressen der Elektrodenoberfläche des elektronischen Teils (1) gegen den Verbindungsbogen (6) angeordnet ist.
  8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß bei dem Schneidschritt die Klebstoffschicht (4) mittels eines Heizdrahts geschnitten wird.
  9. Verfahren nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, daß der Verbindungsbogen (6) auf einer Oberflächenplatte (3) mit einem dazwischen angeordneten Dämpfungs- oder Pufferelement (11) angeordnet wird.
  10. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, daß die Klebstoffschicht (4) elektrisch leitende Partikel (14) enthält.
  11. Anordnung mit einem Verbindungsbogen (6), der eine filmartige Klebstoffschicht (4) und ein Trennelement bzw. einen Separator (5), von dem die filmartige Klebstoffschicht (4) abgezogen werden kann, aufweist, und mit einer Mehrzahl von elektronischen Teilen (1), die auf der Klebstoffschicht (4) angeordnet sind, wobei jedes der elektronischen Teile (1) auf der Klebstoffschicht (4) mit einer Elektrodenoberfläche darauf fixiert ist und von dem Verbindungsbogen (6) abgezogen werden kann, so daß die Elektrodenoberfläche mit der Klebstoffschicht (4) zur Montage des jeweiligen elektronischen Teils (1) auf einer Leiterplatte (9) bedeckt ist.
  12. Anordnung nach Anspruch 11, dadurch gekennzeichnet, daß die Klebstoffschicht (4) elektrisch leitende Partikel (14) enthält.
DE69727014T 1996-08-06 1997-08-06 Ein Montierungsverfahren für eine Vielzahl elektronischer Teile auf einer Schaltungsplatte Expired - Lifetime DE69727014T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP20687496 1996-08-06
JP20687496 1996-08-06

Publications (2)

Publication Number Publication Date
DE69727014D1 DE69727014D1 (de) 2004-02-05
DE69727014T2 true DE69727014T2 (de) 2004-06-09

Family

ID=16530482

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69727014T Expired - Lifetime DE69727014T2 (de) 1996-08-06 1997-08-06 Ein Montierungsverfahren für eine Vielzahl elektronischer Teile auf einer Schaltungsplatte

Country Status (7)

Country Link
US (3) US6158115A (de)
EP (1) EP0824270B1 (de)
JP (3) JP3928753B2 (de)
KR (1) KR100278594B1 (de)
CN (1) CN1098617C (de)
DE (1) DE69727014T2 (de)
TW (1) TW428259B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007019570A1 (de) * 2007-04-25 2008-10-30 Carl Zeiss Smt Ag Spiegelanordnung, Kontaktierungsanordnung und optisches System

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534724B1 (en) * 1997-05-28 2003-03-18 International Business Machines Corporation Enhanced design and process for a conductive adhesive
KR100510387B1 (ko) 1998-07-01 2005-08-30 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
EP1454973B1 (de) * 1998-08-13 2006-03-22 Hitachi Chemical Co., Ltd. Klebstoff zum Verbinden von Schaltelementen, Leiterplatten und Verfahren zur Herstellung derselben
US7247381B1 (en) 1998-08-13 2007-07-24 Hitachi Chemical Company, Ltd. Adhesive for bonding circuit members, circuit board, and method of producing the same
US6541872B1 (en) 1999-01-11 2003-04-01 Micron Technology, Inc. Multi-layered adhesive for attaching a semiconductor die to a substrate
JP3543676B2 (ja) 1999-06-02 2004-07-14 セイコーエプソン株式会社 マルチチップの実装構造及びその実装構造の製造方法、ならびに電気光学装置及び電子機器
USRE45402E1 (en) 1999-07-13 2015-03-03 Stirling Mouldings Limited Flexible material
GB2352208B (en) 1999-07-13 2001-06-13 Stirling Moulded Composites Lt Flexible material
JP3371894B2 (ja) * 1999-09-17 2003-01-27 ソニーケミカル株式会社 接続材料
SG99331A1 (en) * 2000-01-13 2003-10-27 Hitachi Ltd Method of producing electronic part with bumps and method of producing elctronic part
JP2001323246A (ja) * 2000-03-07 2001-11-22 Sony Chem Corp 電極接続用接着剤及びこれを用いた接着方法
FI112287B (fi) 2000-03-31 2003-11-14 Rafsec Oy Menetelmä tuoteanturin muodostamiseksi ja tuoteanturi
JP2002033296A (ja) * 2000-04-26 2002-01-31 Lintec Corp シリコンウエハ用の補強材および該補強材を用いたｉｃチップの製造方法
JP3711842B2 (ja) * 2000-06-01 2005-11-02 ソニーケミカル株式会社 異方性導電接続材料及び接続構造体
FI113851B (fi) * 2000-11-20 2004-06-30 Rafsec Oy Menetelmä piisirulle integroidun piirin kiinnittämiseksi älytarraan ja menetelmä piikiekon esikäsittelemiseksi
TW543052B (en) * 2001-03-05 2003-07-21 Nitto Denko Corp Manufacturing method of ceramic green sheet, manufacturing method of multilayer ceramic electronic components, and carrier sheet for ceramic green sheets
FR2824185B1 (fr) * 2001-04-25 2004-06-25 Gemplus Card Int Report direct ou indirect d'adhesif anisotropique de report de puces sur une plaquette
US6871395B2 (en) * 2001-08-06 2005-03-29 Siemens Technology-To-Business Center, Llc. Methods for manufacturing a tactile sensor using an electrically conductive elastomer
JP4710205B2 (ja) * 2001-09-06 2011-06-29 ソニー株式会社 フリップチップ実装方法
KR20040052126A (ko) * 2002-12-13 2004-06-19 엘지전선 주식회사 이방 도전성 접착제, 이를 이용한 회로 접속 방법 및 회로접속 구조체
DE102004056702B3 (de) * 2004-04-22 2006-03-02 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
JP2006199756A (ja) * 2005-01-18 2006-08-03 Sekisui Chem Co Ltd 接合フィルム、電子部品装置の製造方法及び電子部品装置
KR20070120591A (ko) * 2005-04-11 2007-12-24 쓰리엠 이노베이티브 프로퍼티즈 컴파니 도전성 물품의 접속 방법, 및 이 접속 방법에 의해 접속된부품을 갖는 전기 또는 전자 성분
DE102005041354B3 (de) * 2005-08-31 2007-01-25 Siemens Audiologische Technik Gmbh Verfahren zum Bestücken einer Leiterplatine durch isostatische Kräfte
US20070246839A1 (en) * 2006-04-21 2007-10-25 Applied Materials, Inc. Method of proximity pin manufacture
WO2007125830A1 (ja) * 2006-04-24 2007-11-08 Hitachi Chemical Company, Ltd. 接着材テープ
KR20090053954A (ko) * 2006-09-15 2009-05-28 린텍 가부시키가이샤 반도체장치의 제조방법
TWI326484B (en) * 2006-09-21 2010-06-21 Advanced Chip Eng Tech Inc Chip package and chip package array
JP5100081B2 (ja) 2006-10-20 2012-12-19 新光電気工業株式会社 電子部品搭載多層配線基板及びその製造方法
US20080113143A1 (en) * 2006-10-31 2008-05-15 David Stirling Taylor Flexible Material and Method of Manufacturing the Flexible Material
JP2008085354A (ja) * 2007-10-22 2008-04-10 Toshiba Corp 半導体製造装置
KR101290728B1 (ko) * 2008-03-07 2013-07-26 삼성전자주식회사 전극 모듈 및 이를 이용한 탈이온화 장치
JP4596034B2 (ja) * 2008-04-16 2010-12-08 パナソニック株式会社 電子部品モジュールの製造方法
JP4998360B2 (ja) * 2008-04-16 2012-08-15 パナソニック株式会社 電子部品モジュールの製造方法
US20100024089A1 (en) 2008-08-01 2010-02-04 Nike, Inc. Apparel With Selectively Attachable And Detachable Elements
US10499694B2 (en) 2008-08-01 2019-12-10 Nike, Inc. Apparel with selectively attachable and detachable elements
JP5224111B2 (ja) * 2008-08-29 2013-07-03 日立化成株式会社 半導体ウェハ加工用接着フィルム
JP4360446B1 (ja) * 2008-10-16 2009-11-11 住友ベークライト株式会社 半導体装置の製造方法及び半導体装置
JP2009188414A (ja) * 2009-03-30 2009-08-20 Hitachi Chem Co Ltd 接着剤テープの圧着方法
US8438669B2 (en) 2009-06-23 2013-05-14 Nike, Inc. Apparel incorporating a protective element
US9149084B2 (en) 2009-06-23 2015-10-06 Nike, Inc. Apparel incorporating a protective element and method for making
US9675122B2 (en) 2009-06-23 2017-06-13 Nike, Inc. Apparel incorporating a protective element
US8438667B2 (en) 2009-09-24 2013-05-14 Nike, Inc. Apparel incorporating a protective element
US8719965B2 (en) 2009-09-24 2014-05-13 Nike, Inc. Apparel incorporating a protective element
JP5249184B2 (ja) * 2009-12-09 2013-07-31 株式会社日立ハイテクノロジーズ フラットパネルディスプレイの実装装置および実装方法
US8702895B2 (en) 2010-04-07 2014-04-22 Nike, Inc. Cushioning elements for apparel and other products and methods of manufacturing the cushioning elements
US9505203B2 (en) 2010-11-30 2016-11-29 Nike, Inc. Method of manufacturing dye-sublimation printed elements
US8561214B2 (en) 2011-02-25 2013-10-22 Nike, Inc. Articles of apparel incorporating cushioning elements and methods of manufacturing the articles of apparel
US8764931B2 (en) 2011-05-19 2014-07-01 Nike, Inc. Method of manufacturing cushioning elements for apparel and other products
US20130025036A1 (en) 2011-07-25 2013-01-31 Nike, Inc. Articles Of Apparel Incorporating Cushioning Elements
US9386812B2 (en) 2011-07-25 2016-07-12 Nike, Inc. Articles of apparel incorporating cushioning elements
US10034498B2 (en) 2011-07-25 2018-07-31 Nike, Inc. Articles of apparel incorporating cushioning elements
JP6002135B2 (ja) * 2011-08-05 2016-10-05 パナソニック株式会社 フレキシブルデバイスの製造方法
JP2013122957A (ja) * 2011-12-09 2013-06-20 Dexerials Corp 接続方法、接続構造体、絶縁性接着部材、及び、接着部材付電子部品及びその製造方法
US9044898B2 (en) 2012-04-03 2015-06-02 Apple Inc. Methods for joining electronic device housing structures using heat activated thermoset film
WO2014203603A1 (ja) * 2013-06-18 2014-12-24 株式会社村田製作所 樹脂多層基板の製造方法
US9673170B2 (en) 2014-08-05 2017-06-06 Infineon Technologies Ag Batch process for connecting chips to a carrier
EP3154079A1 (de) * 2015-10-08 2017-04-12 Heraeus Deutschland GmbH & Co. KG Verfahren zum verbinden einer substratanordnung mit einem elektronikbauteil mit verwendung eines auf eine kontaktierungsmaterialschicht aufgebrachten vorfixiermittels, entsprechende substratanordnung und verfahren zu ihrem herstellen
WO2022236750A1 (zh) * 2021-05-12 2022-11-17 重庆康佳光电技术研究院有限公司 芯片临时组件、显示面板及其制作方法
CN113873780B (zh) * 2021-10-19 2024-01-26 西安微电子技术研究所 一种径向片式电容的粘固方法
WO2023190950A1 (ja) * 2022-03-31 2023-10-05 リンテック株式会社 積層体の製造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US622839A (en) * 1899-04-11 Acetylene-gas generator
US3639188A (en) * 1970-05-21 1972-02-01 Ibm Method of manufacture of a magnetic disk and recording surface
US3724068A (en) * 1971-02-25 1973-04-03 Du Pont Semiconductor chip packaging apparatus and method
US5158818A (en) * 1984-01-30 1992-10-27 National Starch And Chemical Investment Holding Corporation Conductive die attach tape
US4959008A (en) * 1984-04-30 1990-09-25 National Starch And Chemical Investment Holding Corporation Pre-patterned circuit board device-attach adhesive transfer system
US4554033A (en) * 1984-10-04 1985-11-19 Amp Incorporated Method of forming an electrical interconnection means
IN168174B (de) * 1986-04-22 1991-02-16 Siemens Ag
EP0265077A3 (de) * 1986-09-25 1989-03-08 Sheldahl, Inc. Ein Anisotropisches Klebemittel zum Verbinden elektrischer Bauelemente
CA1290676C (en) * 1987-03-30 1991-10-15 William Frank Graham Method for bonding integrated circuit chips
US4917466A (en) * 1987-08-13 1990-04-17 Shin-Etsu Polymer Co., Ltd. Method for electrically connecting IC chips, a resinous bump-forming composition used therein and a liquid-crystal display unit electrically connected thereby
JPH01299884A (ja) * 1988-05-28 1989-12-04 Tomoegawa Paper Co Ltd ダイボンディング接着テープ
US5277972B1 (en) * 1988-09-29 1996-11-05 Tomoegawa Paper Co Ltd Adhesive tapes
US5077633A (en) * 1989-05-01 1991-12-31 Motorola Inc. Grounding an ultra high density pad array chip carrier
JP2974700B2 (ja) * 1989-11-30 1999-11-10 東レ・ダウコーニング・シリコーン株式会社 導電性接着剤
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
US5074947A (en) 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
JPH0777136B2 (ja) * 1990-10-31 1995-08-16 信越ポリマー株式会社 加熱硬化型異方導電接続部材
JPH04246839A (ja) * 1991-02-01 1992-09-02 Matsushita Electric Ind Co Ltd Ｉｃ実装方法
JP2682250B2 (ja) * 1991-03-20 1997-11-26 株式会社村田製作所 電子部品チップ用ホルダおよび電子部品チップの取扱方法
JPH04303582A (ja) * 1991-03-30 1992-10-27 Nec Corp 圧着方法および圧着装置
JP3163751B2 (ja) * 1992-06-11 2001-05-08 松下電器産業株式会社 半導体装置の製造方法
US5436503A (en) * 1992-11-18 1995-07-25 Matsushita Electronics Corporation Semiconductor device and method of manufacturing the same
WO1994024704A1 (en) * 1993-04-12 1994-10-27 Bolger Justin C Area bonding conductive adhesive preforms
IT1261464B (it) * 1993-04-30 1996-05-23 Consorzio Eagle Procedimento per la connessione di un circuito integrato ad un circuito esterno.
US5616206A (en) * 1993-06-15 1997-04-01 Ricoh Company, Ltd. Method for arranging conductive particles on electrodes of substrate
JPH0730236A (ja) * 1993-07-08 1995-01-31 Hitachi Ltd 部品の搭載方法
JP2985640B2 (ja) * 1994-02-10 1999-12-06 松下電器産業株式会社 電極接続体及びその製造方法
JPH07240435A (ja) * 1994-03-02 1995-09-12 Toshiba Corp 半導体パッケージの製造方法、半導体の実装方法、および半導体実装装置
TW277152B (de) * 1994-05-10 1996-06-01 Hitachi Chemical Co Ltd
US5652055A (en) * 1994-07-20 1997-07-29 W. L. Gore & Associates, Inc. Matched low dielectric constant, dimensionally stable adhesive sheet
JPH0837208A (ja) * 1994-07-25 1996-02-06 Toshiba Corp 半導体素子の実装方法およびその装置
KR0181615B1 (ko) * 1995-01-30 1999-04-15 모리시다 요이치 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
US5736074A (en) * 1995-06-30 1998-04-07 Micro Fab Technologies, Inc. Manufacture of coated spheres
EP0847594B1 (de) * 1995-08-29 2002-07-17 Minnesota Mining And Manufacturing Company Verfahren zur herstellung einer elektronischen anordnung mit klebeverbindung mittels eines nachgiebigen substrats
JPH09219578A (ja) * 1996-02-13 1997-08-19 Oki Electric Ind Co Ltd 電子部品の接続方法及び接続装置
US6034331A (en) * 1996-07-23 2000-03-07 Hitachi Chemical Company, Ltd. Connection sheet and electrode connection structure for electrically interconnecting electrodes facing each other, and method using the connection sheet
US5972152A (en) 1997-05-16 1999-10-26 Micron Communications, Inc. Methods of fixturing flexible circuit substrates and a processing carrier, processing a flexible circuit and processing a flexible circuit substrate relative to a processing carrier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007019570A1 (de) * 2007-04-25 2008-10-30 Carl Zeiss Smt Ag Spiegelanordnung, Kontaktierungsanordnung und optisches System

Also Published As

Publication number Publication date
US6479757B1 (en) 2002-11-12
CN1098617C (zh) 2003-01-08
EP0824270B1 (de) 2004-01-02
CN1174490A (zh) 1998-02-25
EP0824270A2 (de) 1998-02-18
TW428259B (en) 2001-04-01
EP0824270A3 (de) 1999-06-09
US6841022B2 (en) 2005-01-11
US20030029556A1 (en) 2003-02-13
JP2009283961A (ja) 2009-12-03
KR100278594B1 (de) 2001-01-15
JP3928753B2 (ja) 2007-06-13
DE69727014D1 (de) 2004-02-05
US6158115A (en) 2000-12-12
JP2009283962A (ja) 2009-12-03
JPH10107048A (ja) 1998-04-24

Similar Documents

Publication Publication Date Title
DE69727014T2 (de) Ein Montierungsverfahren für eine Vielzahl elektronischer Teile auf einer Schaltungsplatte
DE69618458T2 (de) Halbleiterteil mit einem zu einem verdrahtungsträger elektrisch verbundenem chip
DE3888476T2 (de) Elektrische Kontaktstellen und damit versehene Gehäuse.
DE68911495T2 (de) Zusammensetzung für eine Schaltungsverbindung, Verbindungsverfahren mit dieser Zusamensetzung und verbundene Struktur für Halbleiterchips.
DE102009014582B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE69521954T2 (de) Herstellungsverfahren einer Halbleiterpackungsanordnung mit Chipumfang
EP2027600B1 (de) Verfahren zum Einbetten zumindest eines Bauelements in einem Leiterplattenelement
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE69535266T2 (de) Mikroelektronische montage mit mehrfachen leiterverformungen
DE3785720T2 (de) Verfahren zum herstellen eines filmtraegers.
DE3888895T2 (de) Verfahren zum elektrischen Verbinden von integrierten Schaltungschips, eine Harzzusammensetzung für Podeste, und gemäss diesem Verfahren hergestellte Flüssigkristallanzeigevorrichtung.
DE68929282T2 (de) Leitersubstrat, Filmträger, Halbleiteranordnung mit dem Filmträger und Montagestruktur mit der Halbleiteranordnung
DE69312709T2 (de) Lötperle auf schaltungsanordnung
DE69535293T2 (de) Anistrop elektrisch leitfähiger Harzfilm
DE69818185T2 (de) Halbleiterverpackung und deren Herstellungsmethode
DE69738298T2 (de) Anisotropische, leitende folie und ihr herstellungsverfahren
DE69737375T2 (de) Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens
DE69625233T2 (de) Einrichtung vom flipchiptyp
DE69721231T2 (de) Anisotrop leitende zusammensetzung
DE4411973C2 (de) KGD-Anordnung und Verfahren zur Herstellung einer KGD-Anordnung
DE69809787T2 (de) Montagemethode für halbleiterbauteil auf einer leiterplatte
DE69207520T2 (de) Elektrische Leiterplattenbaugruppe und Herstellungsverfahren für eine elektrische Leiterplattenbaugruppe
DE60119270T2 (de) Leitfähiger klebstoff, apparat zum fertigen einer elektronischen komponente und verfahren zu deren fertigung
DE68908808T2 (de) Verfahren zum Montieren elektronischer Mikrokomponenten auf einer Unterlage und Zwischenprodukt.
DE69517652T2 (de) Anisotropische Leiterschicht für Mikroverbindungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition