Nothing Special   »   [go: up one dir, main page]

DE69618458T2 - Halbleiterteil mit einem zu einem verdrahtungsträger elektrisch verbundenem chip - Google Patents

Halbleiterteil mit einem zu einem verdrahtungsträger elektrisch verbundenem chip

Info

Publication number
DE69618458T2
DE69618458T2 DE69618458T DE69618458T DE69618458T2 DE 69618458 T2 DE69618458 T2 DE 69618458T2 DE 69618458 T DE69618458 T DE 69618458T DE 69618458 T DE69618458 T DE 69618458T DE 69618458 T2 DE69618458 T2 DE 69618458T2
Authority
DE
Germany
Prior art keywords
electrodes
semiconductor chip
wiring substrate
chip
electrically conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69618458T
Other languages
English (en)
Other versions
DE69618458D1 (de
Inventor
Hisashi Doukouchi
Yukihisa Hirosawa
Hiroshi Matsuoka
Yoshikatsu Mikami
Isao Tsukagoshi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of DE69618458D1 publication Critical patent/DE69618458D1/de
Application granted granted Critical
Publication of DE69618458T2 publication Critical patent/DE69618458T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05551Shape comprising apertures or cavities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134Bonding interfaces of the bump connector
    • H01L2224/81345Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01025Manganese [Mn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01042Molybdenum [Mo]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01045Rhodium [Rh]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01051Antimony [Sb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01058Cerium [Ce]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01061Promethium [Pm]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01073Tantalum [Ta]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/0665Epoxy resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10329Gallium arsenide [GaAs]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

  • Diese Erfindung betrifft ein Halbleiterbauelement mit einem Halbleiterchip, der elektrisch mit einem Verdrahtungssubstrat verbunden ist, und ein darin benutztes Verdrahtungssubstrat.
  • Als Verfahren zum elektrischen Verbinden eines Halbleiterchips und eines Verdrahtungssubstrats ist es bekannt, einen Halbleiterchip mittels eines Klebstoffes durch Anwenden von Druck oder Wärme und Druck auf ein Verdrahtungssubstrat mit Elektroden, die jenen des Halbleiterchips entsprechen, aufzukleben, um so eine elektrische Verbindung zwischen den Elektroden zu erhalten. In einem solchen Fall wird als Klebstoff ein isolierender Klebstoff, der beide Elektroden direkt kontaktiert, um eine elektrische Leitfähigkeit zu erhalten, oder ein anisotrop elektrisch leitfähiger Klebstoff mit elektrisch leitfähigen Teilchen, die eine elektrische Leitfähigkeit in die Dickenrichtung durch Ausüben eines Druckes ergeben, wenn elektrisch leitfähige Teilchen zwischen beiden Elektroden vorhanden sind; verwendet.
  • In letzter Zeit wird versucht, die Dicke von Halbleiterchips zu verringern, beispielsweise wird die Dicke von elektronischen Teilen in IC-Karten, Flüssigkristallanzeigen, usw. verringert, um so die Tragbarkeit und Bedienbarkeit zu verbessern. Als Beispiel für dünne elektronische Bauteile beträgt die Dicke einer Prepaid-Karte etwa 0,25 mm und die Dicke eines Strichcode-Aufklebers etwa 0,15 mm, usw. Diese elektronischen Bauteile werden nun dünner und dünner. Somit wird die Dicke von dafür verwendeten Halbleiterchips nun von etwa 0,6 mm auf beispielsweise etwa 0,3 mm verringert, oder in einem Extremfall wird eine Dicke von etwa 0,02 mm untersucht.
  • Wenn in solchen Fällen ein zwischen dem Halbleiterchip und dem Verdrahtungssubstrat vorhandener Klebstoff zusammengedrückt oder unter Wärmeeinwirkung zusammengedrückt wird, tritt eine Verwerfung des Chips auf, was in einer deutlichen Verringerung der Zuverlässigkeit der Verbindung resultiert. Da weiter der mittlere Abschnitt des Halbleiterchips zum Zeitpunkt der Verbindung leicht verformt wird, bewirkt eine Restspannung eine Verringerung der Klebekraft und erzeugt eine unzureichende Biegekraft, was in dünnen elektronischen Bauteilen resultiert, die schwierig zu tragen sind.
  • Wenn andererseits der Halbleiterchip in seiner Dicke verringert wird, erhöht sich seine Biegsamkeit, um so den Chip während des Tragens verformbarer zu machen. Aber wenn Klebstofffehler, die zum Beispiel durch die Erzeugung von Blasen in einem mit dem Substrat verbundenen Abschnitt verursacht werden, häufig auftreten, werden wie oben erwähnt eine Verringerung in der Biegesteifigkeit und eine schlechte Zuverlässigkeit verursacht. Wenn weiter die Fließfähigkeit des Klebstoffs unzureichend ist, wird der Kontakt zwischen beiden Elektroden oder der Kontakt zwischen den Elektroden und den elektrisch leitfähigen Teilchen ungenügend, was in einem geringen Verbindungswiderstand resultiert.
  • Die JP-A-50-90340 offenbart ein Verfahren zum Befestigen des IC-Chips auf eine Glasplatte mittels mehrerer Harzkugeln als Abstandselemente.
  • Die JP-A-6-5735 offenbart Muster auf einem Verdrahtungssubstrat, um einen Klebstoff gleichmäßig auszubreiten und Luftblasen beim Befestigen des IC-Chips zu vermeiden.
  • Es ist eine Aufgabe der vorliegenden Erfindung, einen Halbleiterchip vorzusehen, der mit einem Verdrahtungssubstrat elektrisch verbunden ist und er eine exzellente Verbindungssicherheit beibehält, selbst wenn der Halbleiterchip dünn ist, und ein darin verwendetes Verdrahtungssubstrat vorzusehen, um dadurch die Nachteile des Standes der Technik zu vermeiden.
  • Die vorliegende Erfindung sieht ein Halbleiterbauelement mit einem Halbleiterchip, der elektrisch mit einem Verdrahtungssubstrat verbunden ist, mehreren Abstandselementen sowie einer Klebeschicht und einer an dem Chip angebrachten Isolierschicht, die zwischen dem Halbleiterchip und dem Verdrahtungssubstrat vorgesehen sind, vor, wobei der Chip eine Dicke von 0,3 mm oder weniger und mehrere Elektroden auf seinem peripheren Abschnitt aufweist, und
  • wobei das Verdrahtungssubstrat mehrere Elektroden, welche den Elektroden des Halbleiterchips entsprechen, aufweist, wobei ein Bereich auf dem Substrat von den Elektroden umgeben ist,
  • wobei die Elektroden wenigstens des Halbleiterchips oder des Verdrahtungssubstrats von einer durch das Substrat oder die Isolierschicht gebildeten Isolierebene mit einer bestimmten Höhe hervorstehen, und
  • wobei die mehreren Abstandselemente, die beinahe die gleiche Höhe wie die hervorstehenden Elektroden besitzen, von der Isolierebene hervorstehen und an bestimmten Stellen in dem Bereich vorgesehen sind.
  • Die vorliegende Erfindung sieht auch ein Verfahren zur Herstellung einer elektrisch verbundenen Struktur mit den Verfahrensschritten auf:
  • Anordnen eines anisotrop elektrisch leitfähigen Klebstoffs, welcher elektrisch leitfähige Teilchen enthält, auf einem Verdrahtungssubstrat, das ein Substrat mit darauf ausgebildeten Schaltkreisen, die mit einer bestimmten Höhe hervorstehende Elektroden aufweisen, und mehrere Abstandselemente umfasst;
  • Anordnen eines Halbleiterchips, der eine Dicke von 0,3 mm oder weniger aufweist und einen Träger, auf dem Träger ausgebildete Elektroden und eine auf den Elektroden ausgebildete Isolierschicht zum Freilegen der Elektroden an bestimmten Stellen oder mehrere darauf ausgebildete hervorstehende Elektroden aufweist, wobei die Elektroden den hervorstehenden Elektroden auf dem Verdrahtungssubstrat entsprechen, so dass die freigelegten Elektroden des Chips den hervorstehenden Elektroden des Verdrahtungssubstrats zugewandt sind,
  • nachfolgendes Zusammenpressen des Substrats und des Chips mit oder ohne Erwärmen;
  • wobei die Abstandselemente beinahe die gleiche Höhe wie die hervorstehenden Elektroden aufweisen und an bestimmten Stellen in einem von den hervorstehenden Elektroden umgebenen Bereich vorgesehen sind.
  • Die vorliegende Erfindung wird nachfolgend anhand beispielhafter Ausführungsbeispiele und der beiliegenden Zeichnungen beschrieben. Darin zeigen:
  • Fig. 1 eine schematische Querschnittsansicht eines Halbleiterbauelements gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • Fig. 2 eine schematische Querschnittsansicht eines Halbleiterbauelements gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung;
  • Fig. 3 eine schematische Querschnittsansicht eines Halbleiterbauelements gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung;
  • Fig. 4 eine schematische Querschnittsansicht eines Halbleiterbauelements gemäß einem noch weiteren Ausführungsbeispiel der vorliegenden Erfindung;
  • Fig. 5A bis 5D Draufsichten von Platzhalterelektroden, die an Verdrahtungssubstraten angebracht sind;
  • Fig. 6A bis 6F Draufsichten von Platzhalterelektroden gemäß Ausführungsbeispielen der vorliegenden Erfindung;
  • Fig. 7A bis 7E schematische Querschnittsansichten von Platzhalterelektroden gemäß Ausführungsbeispielen der vorliegenden Erfindung;
  • Fig. 8A bis 8E Querschnittsansichten von verschiedenen Klebeschichten, die bei der vorliegenden Erfindung anwendbar sind; und
  • Fig. 9 eine schematische Querschnittsansicht eines weiteren Ausführungsbeispiels des Halbleiterbauelements gemäß der vorliegenden Erfindung.
  • Gemäß der vorliegenden Erfindung ist ein Halbleiterbauelement vorgesehen, das aufweist: einen Halbleiterchip mit einer Dicke von 0,3 mm oder weniger und mehreren Elektroden auf einem peripheren Abschnitt des Chips; ein Verdrahtungssubstrat mit mehreren, den Elektroden des Halbleiterchips entsprechenden Elektroden; und eine zwischen dem Halbleiterchip und dem Verdrahtungssubstrat vorhandene Klebeschicht, wobei die Elektroden wenigstens des Halbleiterchips oder des Verdrahtungssubstrats von einer Isolierebene hervorstehen, um hervorstehende Elektroden zu bilden; und mehrere Abstandselemente, die beinahe die gleiche Höhe wie die hervorstehenden Elektroden und von oben betrachtet wenigstens eine aus Kreisen und Vielecken ausgewählte Form aufweisen, die in einem durch die Elektroden auf dem peripheren Abschnitt des Halbleiterchips umgebenen Bereich nach der Verbindung vorhanden sind.
  • Was die Form der Abstandselemente dieser Erfindung angeht, impliziert der Begriff "Kreise" einen Kreis, eine Ellipse, ein Oval, einen Halbkreis, einen Bogen und dergleichen, und der Begriff "Vielecke" impliziert ein Dreieck, ein Quadrat, ein Rechteck, eine Raute, ein Fünfeck, ein Sechseck, eine gerade Form, eine L-förmige Form, eine U- förmige Form, eine V-förmige Form und dergleichen.
  • In einem bevorzugten Ausführungsbeispiel besitzen die Abstandselemente wenigstens eine aus einem Dreieck, einer L-förmigen Form, einer halbkreisförmigen Form und einer U-förmigen Form ausgewählte Form oder zwei oder mehr Formen davon. Es wird bevorzugt, dass die Abstandselemente derart angeordnet sind, dass jeder Winkel und/oder jede geschlossene Seite zu einem Mittelpunkt eines Verbindungsbereichs gerichtet ist. Mit Verbindungsbereich ist ein Bereich gemeint, der durch einen Klebstoff verbunden und von den Elektroden auf dem Substrat umgeben ist, die den Elektroden auf einem peripheren Abschnitt eines Halbleiterchips entsprechen. Als Anordnung wird bevorzugt, dass die Abstandselemente speichenartig ausgehend von dem Mittelpunkt des Verbindungsbereichs zu seinem Rand angeordnet oder symmetrisch zu dem Mittelpunkt des Verbindungsbereichs angeordnet sind. Weiter können die Abstandselemente ungleichmäßige Verbindungsflächen aufweisen und sie können elektrisch leitfähig oder isolierend sein.
  • Außerdem enthält der für die Verbindung verwendete Klebstoff vorzugsweise elektrisch leitfähige Teilchen, die im zusammengedrückten Zustand lediglich in der Dickenrichtung eine elektrische Leitfähigkeit verleihen können, und er kann erforderlichenfalls weiter harte Teilchen mit einem kleineren Durchmesser als dem der elektrisch leitfähigen Teilchen enthalten, wobei die harten Teilchen als Füllelemente dienen.
  • Gemäß der vorliegenden Erfindung ist auch ein Verdrahtungssubstrat vorgesehen, das in einer solchen elektrisch verbundenen Struktur wie dem Halbleiterbauelement verwendet wird, und das ein Substrat, mehrere auf dem Substrat gebildete und den Elektroden auf einem peripheren Abschnitt eines mit dem Substrat zu verbindenden Halbleiterchips entsprechende Elektroden und mehrere in einem durch die Elektroden auf dem Substrat umgebenen Bereich gebildete und von oben betrachtet wenigstens eine aus Kreisen und Vielecken ausgewählte Form aufweisende Abstandselemente aufweist. Es wird bevorzugt, dass jeder Winkel oder jede geschlossene Seite der Form zu einem Mittelpunkt eines Verbindungsbereichs gerichtet ist. Die Höhe der Abstandselemente (oder verteilter Elektroden) sollte beinahe die gleiche Höhe wie die vorstehenden Elektroden auf dem Substrat oder die vorstehenden Elektroden auf dem zu verbindenden Halbleiterchip sein.
  • Die vorliegende Erfindung wird unter Bezugnahme auf die Zeichnungen erläutert.
  • Die Fig. 1 bis 4 sind schematische Querschnittsansichten eines Halbleiterbauelements, das einen elektrisch mit einem Verdrahtungssubstrat verbundenen Halbleiterchip aufweist, zur Erläuterung einiger Ausführungsbeispiele der vorliegenden Erfindung. In den Fig. 1 bis 4 bezeichnet die Bezugsziffer 1 einen Halbleiterchip, die Bezugsziffer 2 bezeichnet eine Elektrode auf dem Chip, die Bezugsziffer 3 bezeichnet eine Isolierschicht, die Bezugsziffer 4 bezeichnet ein Substrat, die Bezugsziffer 5 bezeichnet eine elektrisch leitfähige Schaltung auf dem Substrat, die Bezugsziffer 6 oder 6' bezeichnet ein Abstandselement (das in einigen Fällen als Platzhalterelektrode bezeichnet werden kann), die Bezugsziffer 7 bezeichnet eine hervorstehende Elektrode, die Bezugsziffer 11 bezeichnet einen Klebstoff und die Bezugsziffer 12 bezeichnet ein elektrisch leitfähiges Teilchen.
  • In den Fig. 1 und 2 wird als Halbleiterchip 1 ein Bump-loser Chip verwendet. In den Fig. 3 und 4 wird als Halbleiterchip 1 ein Chip mit Bumps (d. h. hervorstehenden Elektroden 7') verwendet.
  • Wie oben erwähnt, gibt es eine Tendenz zur Verringerung der Dicke des Halbleiterchips 1. Die vorliegende Erfindung ist insbesondere wirksam, wenn der Halbleiterchip so dünn ist, dass sich die Biegsamkeit des Chips erhöht.
  • Als Halbleiterchip 1 kann typischerweise ein Chip aus Silizium oder Galliumarsenid verwendet werden. Es ist ebenso möglich, andere ähnliche Chips aus anderen geeigneten elektronischen Teilen zu verwenden.
  • Als Elektrode 2 kann Aluminium (Al) verwendet werden, das im allgemeinen als Verdrahtung auf einem Halbleiterchip 1 benutzt wird. Es ist ebenso möglich, Verdrahtungselektroden aus Cu, Au, Lötzinn, Cr, Ni, Ag, Mo, Ta, Sn, Indiumoxid (ITO), einer elektrisch leitfähigen Tinte und dergleichen zu verwenden. Diese Metalle können allein oder gemischt oder in einer Schichtstruktur verwendet werden.
  • Auf der Oberfläche der Elektrode 2 ist die Isolierschicht 3 aus Siliziumnitrid, Siliziumoxid, Polyimid oder dergleichen und üblicherweise mit einer Dicke von 5 um oder weniger vorzugsweise etwa 1-2 um gebildet, um so die Elektrode 2 in einigen Abschnitten freizulegen. An den freigelegten Abschnitten der Elektrode 2 können hervorstehende Elektroden 7, häufig als Bumps bezeichnet, gebildet sein, wie in den Fig. 3 und 4 dargestellt. Üblicherweise beträgt die Höhe der hervorstehenden Elektroden 7 von der Oberfläche der Isolierschicht 3 0,1-5 um. Ein Chip ohne Bumps wird im Rahmen der vorliegenden Erfindung als Bump-loser Chip bezeichnet (siehe Fig. 1 und 2). Ein Bumploser Chip mit freigelegten Elektroden an einem peripheren Abschnitt des Halbleiterchips 1 wird häufig verwendet, da Eingang und Ausgang für das verbundene Substrat einfach sind. Der Halbleiterchip weist üblicherweise eine quadratische Farm oder eine rechteckige Form auf, und der Begriff "peripherer Abschnitt" meint einen Abschnitt in der Nähe von wenigstens zwei Seiten des Chips (siehe z. B. die unten erwähnten Fig. 5C und 5D).
  • Die vorstehenden Elektroden 7 können auf der Seite des Substrats 4 (siehe Fig. 2), auf der Seite des Halbleiterchips 1 (siehe Fig. 3-4) oder auf beiden Seiten des Chips 1 und des Substrats 4 (nicht dargestellt in den Zeichnungen), ausgebildet sein, oder die hervorstehenden Elektroden können als Schaltkreise (z. B. Schaltkreis 5 in Fig. 1), Anschlüsse und dergleichen auf dem Substrat gebildet sein. Wenn die hervorstehenden Elektroden auf dem Substrat 4 gebildet sind, beträgt die Höhe der Elektroden vorzugsweise 10-35 um. Die Verwendung eines Bump-losen Chips wird wegen des Wegfalls einiger Schritte beim Herstellverfahren bevorzugt.
  • Als Substrat 4 kann ein Kunststofffilm aus zum Beispiel Polyimid, Polyester und dergleichen, ein Komplex aus Glas · Epoxy, und dergleichen, ein Halbleiter aus Silizium und dergleichen, ein anorganisches Material wie beispielsweise Glas, Keramik und dergleichen verwendet werden. Das Substrat 4 besitzt Schaltkreise 5, erforderlichenfalls über einen Klebstoff (nicht dargestellt in den Zeichnungen).
  • Das Material des Schaltkreises 5 ist nicht besonders beschränkt und kann eines derjenigen für die Elektrode 2 beschriebenen sein. Die Dicke des Schaltkreises beträgt üblicherweise etwa 0,1 bis 50 um. Allgemein gesprochen ist der Schaltkreis, wenn die Dicke etwa 4 oder 5 um oder mehr beträgt, üblicherweise mittels einer Kupferfolie oder eines elektrisch leitfähigen Anstrichs gebildet.
  • Wenn es keine von dem Substrat 4 oder der Isolierschicht 3 ausgehenden Unebenheiten gibt oder selbst wenn es eine Unebenheit von 4 oder 5 um oder weniger gibt, werden die Elektroden und dergleichen typischerweise durch ein Anlagerungsverfahren oder ein Dünnschichtverfahren erhalten. Das Material dafür und die Dicke davon werden unter Berücksichtigung der Eigenschaften wie beispielsweise elektrische Leitfähigkeit, Korrosionswiderstand und der Wirtschaftlichkeit wie beispielsweise der Produktionskosten, usw. ausgewählt.
  • Mehrere Abstandselemente 6 sind auf einer zu verbindenden Seite auf dem Substrat 4 (Fig. 1 und 2) oder auf dem Halbleiterchip 1 (Fig. 4) oder auf beiden (Fig. 3) ausgebildet. Die Abstandselemente sind in einem Bereich gebildet, der wenigstens durch die Elektroden 2 auf dem peripheren Abschnitt des Halbleiterchips 1 umgeben ist, und sie besitzen beinahe die gleiche Höhe wie die hervorstehende Elektrode (zum Beispiel die vorstehenden Elektroden 7 von Fig. 2-4, der Schaltkreis 5 von Fig. 1). Die Bedeutung von "beinahe die gleiche Höhe" ist im allgemeinen ±20%, vorzugsweise ±10% der Höhe der hervorstehenden Elektrode. Die bevorzugte Grenze der Höhe der Platzhalterelektroden 6 beträgt ±5 um, bevorzugter ±2 um von der Höhe der hervorstehenden Elektrode. Die Ausbildung der Abstandselemente 6 auf der Seite des Substrats 4 (Fig. 1 und 2) wird besonders bevorzugt, da die Abstandselemente gleichzeitig mit der Ausbildung des Schaltkreises und/oder der hervorstehenden Elektroden 7 durch Galvanisieren oder Ätzen, die für die Schaltkreisbearbeitung verwendet werden, aus Metall geformt werden können.
  • Die Anordnung mehrerer Abstandselemente 6 wird im Detail unter Bezugnahme auf die Fig. 5A-5D und 6A-6F erläutert, die Draufsichten vor der Verbindung des Halbleiterchips sind. Die Abstandselemente 6 sind von oben betrachtet zu mehreren und getrennt voneinander in der Form wenigstens eines Kreises oder Vielecks in dem Verbindungsbereich vorhanden. Es ist möglich, Vielecke in einer linearen Form (Fig. 5A und 5B), in einer L-förmigen Form oder einer U-förmigen Form (Teile der Fig. 5A und 5 B), in einer Dreieckform (Fig. 5D) oder in Form von Kreisen (Fig. 5C) zu bilden. Diese Formen können wahlweise kombiniert oder gemischt werden.
  • Es ist wichtig, die Fließfähigkeit des Klebstoffs bei der Verbindung zu berücksichtigen, um so Blasen aus der Mitte zu dem peripheren Abschnitt der Anordnung zu entfernen. So ist die Anordnung mehrerer Abstandselemente wichtig, um die Bildung von Blasen im Inneren soweit wie möglich zu minimieren. Mit anderen Worten ist es wichtig, die Abstandselemente so anzuordnen, um das Fließen des Klebstoffs während des Verbindungsprozesses gleichmäßig von der Mitte zu den Kanten des Halbleiterchips 1 zu machen.
  • Bevorzugte Beispiele der Anordnung von Abstandselementen von oben betrachtet (oder auf der Verbindungsebene 8 in den peripheren Elektroden vorstehend) zum Bewirken des gleichmäßigen Fließens des Klebstoffs sind Dreiecke (Fig. 6A), L-förmige Formen (Fig. 6B), halbkreisförmige (Bogen-) Formen (Fig. 6C) und U-förmige Formen (Fig. 6D). Diese Elemente unterschiedlicher Formen können allein oder in Kombination von zwei oder mehreren eingesetzt werden. Weiter sind diese Formen so angeordnet, um einzelne Winkel (Fig. 6A, 6B, 6C, 6E und 6F) und/oder geschlossene Seiten (Fig. 6D) zu der Mitte des Verbindungsbereichs zu richten. Außerdem können diese Formen bevorzugt zu mehreren getrennt voneinander gebildet werden, um das Fließen eines Klebstoffs in den getrennten Abschnitten weiter zu beschleunigen. Weiter können die Abstandselemente 6 aus den oben genannten Gründen von der Mitte des Verbindungsbereiches zu dem Rand speichenartig angeordnet sein, wie in den Fig. 6A, 6B, 6E und 6F dargestellt. Es ist weiter bevorzugt, eine geeignete Rundheit für die Winkelabschnitte vorzusehen, um ein sanftes Fließen des Klebstoffs zu bewirken, wie in Fig. 6A dargestellt.
  • Da in diesen Fällen der Klebstoff von der Mitte des Verbindungsbereichs gleichmäßig zum Rand fließt, werden Blasen von dem Verbindungsabschnitt vollständig entfernt, was dazu führt, dass der Kontakt zwischen Elektroden untereinander oder Elektroden und elektrisch leitfähigen Teilchen ausreichend wird, um einen geringen Verbindungswiderstand zu verleihen.
  • Wenn der Klebstoff zum Zeitpunkt des Verbindens mit Wärme zusammengedrückt wird, fließt ein Teil des Klebstoffs zwischen den oberen und den unteren Elektroden in Zwischenräume zwischen benachbarten Elektroden, gefolgt vom Füllen der Zwischenräume und Fließen eines überflüssigen Teils außerhalb des Verbindungsbereichs des Chips. Somit ist es bei der vorliegenden Erfindung wichtig, den Schritt des Füllens der Zwischenräume während des Ausfließens vorzusehen. Die Zwischenräume sollten so angeordnet sein, dass sie ein derartiges nach außen Fließen nicht verhindern.
  • Wenn der Querschnitt der Abstandselemente 6 eine unebene Fläche in der Verbindungsebene der Elektroden aufweist, wie in Fig. 7 dargestellt, werden elektrisch leitfähige Teilchen und harte Teilchen leicht auf den Elementen gehalten. Wenn die unebene Fläche gemacht wird, z. B. Nuten (Fig. 7A) oder Wellenstreifen (Fig. 7B und 7C), fließt der Klebstoff gleichmäßiger, um die vorliegende Erfindung bevorzugter auszuführen. In solchen Fällen beträgt die Tiefe des hohlen Abschnitts vorzugsweise 0,5 um oder mehr, bevorzugter 1 um bis 20 um. Die Tiefe des hohlen Abschnitts kann auch durch eine Durchschnittsrauhigkeit (JIS B0601, eine Durchschnittsrauhigkeit von 10 Punkten) ausgedrückt werden. Weiter können auch der Querschnitt eines Trapezes (Fig. 7D) und eines umgekehrten Trapezes (Fig. 7E) bevorzugt werden, um das Fließen des Klebstoffs zu verbessern.
  • Bei der obigen Erläuterung sind die Abstandselemente 6 in einem Bereich innerhalb der peripheren Elektroden des Halbleiterchips ausgebildet, aber es ist möglich, die Abstandselemente in dem Bereich der peripheren Elektroden mit den peripheren Elektroden gemischt zu formen. Weiter ist es bevorzugt, die Abstandselemente 6 rechts und links und/oder oberhalb und unterhalb symmetrisch zu der Mitte des Verbindungsbereichs anzuordnen (Fig. 6A bis 6F), um so das Fließen des Klebstoffs gleichmäßig zu machen und Blasen fast vollständig zu entfernen und/oder so die Festigkeit zum Biegen beizubehalten und eine gute Verbindung zu erhalten.
  • Als Material für die Abstandselemente 6 können nicht nur elektrisch leitfähige Materialien, wie sie beispielhaft für die Elektrode 2 und den Schaltkreis 5 angegeben wurden, sondern auch Isoliermaterialien, wie sie beispielhaft für die Isolierschicht 3 angegeben wurden, verwendet werden. Dies bedeutet, dass es ausreichend ist, dass die Abstandselemente 6 bei der Verbindung eingesetzt werden können, ohne eine große Verformung beim Zusammenpressen oder Zusammenpressen mit Wärme zum Zeitpunkt des Verbindens mit sich zu bringen. Somit ist es ausreichend, dass die Abstandselemente eine Wärmebeständigkeit gleich oder höher als diejenigen des Substrats und des Halbleiterchips, wie oben erwähnt, besitzen.
  • Die Höhe der Abstandselemente 6 ist in der vorliegenden Erfindung beinahe die gleiche wie diejenige der hervorstehenden Elektroden 7 (einschließlich des Schaltkreises 5 in Fig. 1). Diese Beschreibung erfordert eine weitere Erläuterung. Im Fall von Fig. 1, in dem der Schaltkreis 5 als hervorstehende Elektrode funktioniert, ist die Höhe der Abstandselemente 6 beinahe die gleiche wie diejenige der Schaltkreise 5. Aber in den Fällen der Fig. 2 bis 4 bekommt die Höhe der Abstandselemente eine Gesamthöhe des Schaltkreises 5 und der hervorstehenden Elektrode 7 (Fig. 2) oder eine Höhe der hervorstehenden Elektrode 7 von der Ebene der Isolierschicht 3 (Fig. 3 und 4).
  • Als Klebstoff ist es möglich, einen isolierenden Klebstoff zu verwenden (Fig. 8A), der das Substrat und den Chip direkt miteinander verbindet und ein gegenseitiges Kontaktieren der beiden Elektroden ermöglicht, um zwischen dem Halbleiterchip und dem Verdrahtungssubstrat eine elektrische Leitfähigkeit zu geben. Es ist ebenso möglich, einen anisotrop elektrisch leitfähigen Klebstoff zu verwenden (Fig. 8B), der elektrisch leitfähige Teilchen 12 in einer Menge enthält, die ausreicht, um im zusammengedrückten Zustand eine elektrische Leitfähigkeit nur in der Dickenrichtung vorzusehen, d. h. eine elektrische Leitfähigkeit zwischen beiden Elektroden über elektrisch leitfähige Teilchen (einsetzbar bei Fig. 1 bis 4). Der Klebstoff kann in der Form einer Flüssigkeit oder eines Films vorliegen. Es wird bevorzugt, einen Klebstoff in der Form eines Endlosfilms mit einer konstanten Dicke zu verwenden.
  • Wenn der elektrisch leitfähige Teilchen enthaltende, anisotrop elektrisch leitfähige Klebstoff verwendet wird, wie er in Fig. 8B dargestellt ist, kann es nicht erforderlich sein, hervorstehende Elektroden 7 zu bilden (siehe Fig. 1). Dies ist vorteilhaft und aus dem Gesichtspunkt der Einsparung von Material und Herstellkosten wegen des Weglassens eines Verfahrensschrittes oder von Verfahrensschritten bevorzugt. Der Gehalt der elektrisch leitfähigen Teilchen, der ausreicht, um durch Zusammendrücken eine elektrische Leitfähigkeit nur in der Dickenrichtung vorzusehen, beträgt basierend auf dem isolierenden Klebstoff etwa 0,1 bis etwa 15 Vol.%, vorzugsweise 0,3 bis 10 Vol.%. Der Gehalt der elektrisch leitfähigen Teilchen wird abhängig von einem Verbindungsabstand oder einem Verbindungselektrodenbereich entschieden.
  • Es ist auch möglich, einen geschichteten Klebstofffilm mit einem oder mehreren isolierenden Klebstoffen 11 und einem isotrop elektrisch leitfähigen Klebstoff zu verwenden (Fig. 8C und 8D). Ein solcher Klebstoffschichtenfilm ist insbesondere nützlich für Verbindungen mit großem Abstand, da die Verbindung durch Trennen einer Funktion von isolierenden Eigenschaften und einer Funktion der elektrischen Leitfähigkeit erzielt werden kann. Fig. 9 zeigt eine Verbindungsstruktur eines Halbleiterchips und eines Substrats, die durch Anwenden des in Fig. 8C dargestellten Klebstoffs (2-Schichten- Klebstoff) auf die Struktur von Fig. 1 erzielt wurde. Wie in Fig. 9 dargestellt, besteht der Klebstoff auf der Seite des Substrats 4 hauptsächlich aus der Klebstoffschicht 11' ohne elektrisch leitfähige Teilchen, was in eine Verbesserung der isolierenden Eigenschaften resultiert.
  • Als isolierender Klebstoff 11 können herkömmliche Klebstoffe für elektronische Bauteile einschließlich thermoplastischer Kunststoffleime verwendet werden. Unter diesen wird die Verwendung eines reagierenden Klebstoffs bevorzugt. Der reagierende Klebstoff enthält im allgemeinen Materialien, die durch Wärme oder Licht ausgehärtet werden können. Unter diesen wird die Verwendung von Bindeharzmaterialien wegen ihrer ausgezeichneten Wärmebeständigkeit und Feuchtigkeitsbeständigkeit nach der Verbindung bevorzugt. Insbesondere wird die Verwendung von Epoxy-Klebstoffen wegen ihres Aushärtens in kurzer Zeit, ihrer ausgezeichneten Verbindungsarbeit und ihrer ausgezeichneten Klebekraft aus Sicht der Molekularstruktur bevorzugt.
  • Zu den Epoxy-Klebstoffen zählen zum Beispiel ein Epoxidharz von hoher relativer Molekülmasse, ein festes Epoxidharz, ein flüssiges Epoxidharz, mit Urethan modifizierte Epoxidharze, Polyester, Acrylkautschuk, Acrylnitril-Butadien-Kautschuk (NBR), Nylon und dergliechen. Es ist unnötig zu erwähnen, dass die Epoxy-Klebstoffe ein oder mehrere Aushärtemittel, Katalysatoren, Kopplungsmittel, Füllelemente und dergleichen enthalten können.
  • Als Aushärtemittel für Epoxy-Klebstoffe ist es bevorzugt, ein latent aushärtendes Mittel zu verwenden, um die Speicherstabilität der Verbindungsmaterialien beizubehalten. Der Begriff "latent" bedeutet, dass ein Aushärtemittel zusammen mit einem reagierenden Kunstharz, wie beispielsweise einem Epoxidharz bei 30ºC oder weniger für zwei Monate oder mehr dauerhaft gelagert werden kann, während das Aushärten des reagierenden Kunstharzes bei einer Erwärmung schnell erzielt werden kann.
  • Als elektrisch leitfähige Teilchen 12 können Teilchen aus Metall, wie beispielsweise Au, Ag, Pt, Ni, Cu, W, Sb, Sn, Lötzinn, usw. oder Kohlenstoffteilchen verwendet werden. Diese elektrisch leitfähigen Teilchen können als Kernmaterialien verwendet werden. Alternativ können nicht elektrisch leitfähige Kernmaterialien wie beispielsweise Glas, Keramik, Hochpolymere wie Kunststoffe mit derartigen elektrisch leitfähigen Materialien überzogen werden, um eine elektrisch leitfähige Schicht auf den Oberflächen der nicht elektrisch leitfähigen Teilchen zu bilden. Es ist auch möglich, mit einem Isolierfilm überzogene Teilchen zu verwenden, die durch Überziehen elektrisch leitfähiger Teilchen 12 mit einer Isolierschicht erhalten werden, oder elektrisch leitfähige Teilchen und isolierende Teilchen nebeneinander zu verwenden.
  • Die Obergrenze für die Teilchengröße wird entschieden, um wenigstens ein Teilchen auf einer Feinelektrode, vorzugsweise 5 oder mehr Teilchen, auf der Feinelektrode zu platzieren. Konkret beträgt die Obergrenze der Teilchengröße vorzugsweise 50 um oder weniger, bevorzugter 20 um oder weniger. Andererseits wird die Untergrenze der Teilchengröße unter Berücksichtigung einer größeren Größe als die Dicke der Isolierschicht 3 und der Anwendbarkeit auf unebene Elektrodenflächen entschieden. Um ein übermäßiges Koagulieren der Teilchen zu verhindern, beträgt die Untergrenze vorzugsweise 0,5 um oder mehr, mehr bevorzugt 1 um oder mehr.
  • Unter diesen elektrisch leitfähigen Teilchen 12 werden solche aus warmverschweißendem Metall wie beispielsweise Lötzinn und solche durch Formen einer elektrisch leitfähigen Schicht auf Kernteilchen aus einem Hochpolymer wie beispielsweise Kunststoff Erhaltenen bevorzugt, da diese elektrisch leitfähigen Teilchen eine gute Verformbarkeit gegen Druck mit Wärme oder gegen Druck aufweisen, einen Kontaktbereich mit Schaltkreisen zum Zeitpunkt des Übereinanderschichtens erhöhen und die Zuverlässigkeit verbessern. Wenn die hin Hochpolymer als Kernmaterial enthaltenden elektrisch leitfähigen Teilchen verwendet werden, ist es insbesondere vorteilhaft, da ein weicher Zustand bei einer Kontakttemperatur wegen seines fehlenden Schmelzpunktes im Gegensatz zu dem Fall der Verwendung von Lötzinnteilchen weit gesteuert werden kann, Verbindungsmaterialien zu erhalten, die Abweichungen in der Dicke oder Glattheit der Elektroden ausgleichen können.
  • Wenn weiter harte Metallteilchen wie beispielsweise Ni- und W-Teilchen oder Teilchen mit einer Anzahl von Vorsprüngen auf der Oberfläche als elektrisch leitfähige Teilchen verwendet werden, kann, da die elektrisch leitfähigen Teilchen die Elektroden und das Verdrahtungsmuster durchstoßen, vorzugsweise ein geringer Verbindungswiderstand erhalten werden, um die Zuverlässigkeit zu erhöhen, auch wenn ein Oxidfilm oder eine verunreinigte Schicht vorhanden ist.
  • Die elektrisch leitfähigen Teilchen 12 haben eine beinahe gleichmäßige Teilchengröße mit einer kleinen Teilchengrößenverteilung. Wenn die Verteilung der Teilchengröße klein ist, werden die meisten Teilchen beim Verbinden durch Zusammendrücken zwischen den Elektroden zurückgehalten und eine Ausströmmenge ist gering. Die Verteilungsbreite der Teilchengröße ist vorzugsweise ¹/&sub2; oder weniger der maximalen Teilchengröße, wobei eine Unebenheit der Verbindungsfläche berücksichtigt wird. Zum Beispiel können im Fall von verformbaren Teilchen, die durch Überziehen einer elektrisch leitfähigen Schicht auf ein Kernmaterial aus einem Hochpolymer erhalten werden, Teilchen mit einer hochpräzisen Teilchengröße von ±0,2 um oder weniger um den Mittelwert erhalten werden. Solche Teilchen sind insbesondere vorteilhaft. Im Fall von Hartmetallteilchen kann, da diese Teilchen die Elektroden durchstoßen, der Teilchengrößen-Verteilungsbereich relativ erweitert werden, z. B. auf ¹/&sub2; oder weniger der maximalen Teilchengröße.
  • Es ist auch möglich, eine Mischung von elektrisch leitfähigen Teilchen und anderen harten Teilchen zu verwenden (Fig. 8E). Als diese harten Teilchen können andere kleinere elektrisch leitfähige Teilchen und die isolierenden Teilchen, die als Füllelemente wirken, verwendet werden. Eine derartige Mischung von Teilchen zeigt eine Funktion der Einstellung des Spaltes zwischen den zu verbindenden Elektroden. Da weiter die Dicke des Klebstoffs beim Zusammenpressen mit Erwärmung auf einen bestimmten Wert geregelt werden kann, ist es möglich, die gewünschte Klebekraft stabil zu erzielen. Im Falle der Einstellung des Spaltes, ist es von Vorteil, die Teilchengröße von harten Teilchen kleiner als diejenige von elektrisch leitfähigen Teilchen zu machen und die Härte von harten Teilchen größer als diejenige von elektrisch leitfähigen Teilchen zu machen. Wenn isolierende Teilchen als harte Teilchen verwendet werden, kann auch eine Verbesserung in den Isoliereigenschaften für benachbarte Elektroden erzielt werden.
  • Als isolierende Teilchen können solche aus anorganischen Materialien wie beispielsweise Glas, Silikon, Keramik und dergleichen oder solche aus organischen Materialien wie beispielsweise Polystyrol, Epoxidharze, Benzoguanaminharze und dergleichen verwendet werden. Die isolierenden Teilchen können beliebige Formen wie beispielsweise Kugeln, Fasern und dergleichen annehmen. Diese isolierenden Teilchen können einzeln oder als Mischung verwendet werden.
  • Gemäß der vorliegenden Erfindung findet, selbst wenn die Dicke des Halbleiterchips 0,3 mm dünn oder dünner ist, da es Abstandselemente mit beinahe der gleichen Höhe wie diejenige der vorstehenden Elektroden in dem durch die peripheren Elektroden des Halbleiterchips umgebenen Bereich gibt, keine Verwerfung des Chips statt, selbst wenn der Halbleiterchip und das Verdrahtungssubstrat über den Klebstoff zusammengepresst oder mit Wärme zusammengepresst werden, was in einer bemerkenswerten Verbesserung der Verbindungszuverlässigkeit resultiert. Da weiter der mittlere Abschnitt des Halbleiterchips kaum verformt wird, bleibt nach dem Kontakt keine Eigenspannung, was in der Bereitstellung einer ausreichenden Biegefestigkeit resultiert, um sie so als dünne elektronische Bauelemente zu tragen.
  • Da außerdem die Abstandshalter in einer Form angeordnet sind, die kaum Blasen im Inneren zurückhält, indem die Blasen von der Mitte zu Endabschnitten entfernt werden, sind in dem Verbindungsabschnitt keine Blasen vorhanden und es können ein geringer Verbindungswiderstand und eine hohe Verbindungszuverlässigkeit erzielt werden.
  • Weiter ist, wenn die Höhe der Abstandselemente auf dem Verdrahtungssubstrat beinahe die gleiche wie diejenige der Schaltkreiselektroden ist, welche auf dem Verdrahtungssubstrat in einem bevorzugteren Ausführungsbeispiel hervorstehen, kein spezieller Schritt zur Bearbeitung notwendig, da die Galvanisierung und das Ätzen bei der Bearbeitung des Schaltkreises ebenfalls gleichzeitig angewendet werden können, was in einem Niedrighalten der Herstellungskosten resultiert.
  • Die vorliegende Erfindung wird mittels der folgenden Beispiele veranschaulicht.
  • Beispiel 1 (1) Halbleiterchip
  • Als Halbleiterchip wurde ein IC-Chip zum Testen mit einer Größe von 2 mm · 10 mm mit einer Dicke von 100 um verwendet, dessen Verbindungsseite mit Siliziumnitrid mit einer Dicke von 1,5 um und mit 200 sogenannten Pads, welche freigelegte Aluminiumelektroden mit 100 um² an peripheren Abschnitten an den vier Seiten sind, überdeckt ist.
  • (2) Verdrahtungssubstrat
  • Auf einem Glas-Epoxy-Substrat von 0,1 mm Dicke wurden Schaltungsanschlüsse aus Kupferfolie von 15 um Dicke angeordnet, so dass sie der Größe der Elektrodenpads auf dem IC-Chip entsprechen. In dem durch die Schaltungsanschlüsse umgebenen Bereich wurden Abstandselemente in einer Form eines regelmäßigen Dreiecks mit einer Seitenlänge von 500 um und mit beinahe der gleichen Höhe wie diejenige der Schaltung (oder der hervorstehenden Elektrode) wie in Fig. 5D angeordnet, so dass sie einzelne Winkel in der Mitte des Bereichs durch Ätzen bilden. Der durch die Abstandselemente in dem umgebenen Bereich belegte Bereich betrug etwa 24%. Die Durchschnittsrauhigkeit (JIS B0601) auf der Oberfläche der Abstandselemente betrug 1,4 um.
  • (3) Anisotrop elektrisch leitfähiger Film
  • Eine 30%ige Ethylacetat-Lösung wurde durch Mischen eines Epoxidharzes von hoher relativer Molekülmasse (Mn = ca. 25.000, Phenoxidharz, abstammend aus Bisphenol A) und eines flüssigen Epoxidharzes des Bisphenol A - Typs (Epoxy-Äquivalent 185), das ein in Mikrokapseln eingekapseltes, latentes Aushärtemittel (ein flüssiges Epoxidharz des Bisphenol F - Typs mit 30 Gew.-% Mikrokapseln, wobei die Mikrokapseln einen mittleren Durchmesser von 2 um haben und mit Polyurethan überzogene Imidazolderivatteilchen sind) enthält, in einem Gewichtsverhältnis von 20/80 erhalten. Als elektrisch leitfähige Teilchen wurden Polystyrolteilchen mit einer Teilchengröße von 8 ±0,2 um verwendet, die mit Ni und Au (Ni: 0,2 um dick/Au: 0,02 um dick) überzogen waren. Die elektrisch leitfähigen Teilchen wurden mit 5 Vol.% in der Etylacetatlösung gemischt und dispergiert. Die daraus resultierende Dispersion wurde mittels einer Wasserwalze auf ein Trennelement (ein mit Silizium behandelter Polyethylenterephthalat-Film mit einer Dicke von 40 um) aufgebracht und bei 110ºC für 20 Minuten getrocknet, um einen anisotrop elektrisch leitfähigen Film von 15 um Dicke zu ergeben.
  • (4) Verbindung
  • Der anisotrop elektrisch leitfähige Film wurde in eine Größe von 3 mm · 12 mm geschnitten, was etwas größer als die Größe des Halbleiterchips war, und auf das Verdrahtungssubstrat aufgeklebt. Dann wurde das Trennelement abgelöst, und es wurde einer Indizierung der Pads des Halbleiterchips mit den Schaltungsanschlüssen des Verdrahtungssubstrats unterzogen, gefolgt durch ein Zusammenpressen bei 170ºC unter einem Druck von 20 kgf/mm² für 15 Sekunden zum Verbinden.
  • (5) Auswertung
  • Der Widerstand zwischen den einander zugewandten Elektroden wurde als Verbindungswiderstand ausgewertet und der Widerstand zwischen benachbarten Elektroden wurde als Isolierwiderstand ausgewertet.
  • Der Verbindungswiderstand betrug 0,1 Ω oder weniger, und der Isolierwiderstand betrug 10&sup8; Ω oder mehr. Diese Werte veränderten sich während der Behandlung bei 85ºC und 85% Luftfeuchtigkeit über 1.000 Stunden kaum. Dies zeigt eine gute Zuverlässigkeit für eine lange Zeitdauer.
  • Das erhaltene Halbleiterbauelement wurde geschnitten und poliert. Die mit einem Mikroskop vorgenommene Kontrolle zeigt, dass der Querschnitt wie in Fig. 1 dargestellt war. Eine Verwerfung des Halbleiterchips wurde kaum zugelassen und es wurden keine Blasen in dem Verbindungsabschnitt gefunden.
  • Beispiel 2
  • Das Verfahren von Beispiel 1 wurde wiederholt, außer der Verwendung eines Polyethylenterephthalat-Films von 250 um Dicke mit Schaltkreisen von 15 um Dicke und Abstandselementen (mittlere Rauhigkeit 2,3 um) von 15 um Dicke darauf mittels einer Ag-Paste durch ein Druckverfahren als Verdrahtungssubstrat.
  • Die daraus resultierende Verbindungsstruktur hatte den gleichen Aufbau wie in Fig. 1 dargestellt. Es wurde keine Verwerfung des Halbleiterchips zugelassen, und es wurden wenig Blasen gefunden, aber es zeigte sich eine gute Zuverlässigkeit für einen langen Zeitraum.
  • Da der Schaltkreis aus der Ag-Paste gemacht wurde, betrug der Verbindungswiderstand 1 Ω oder weniger, was etwas höher als derjenige von Beispiel 1 ist, und der Isolierwiderstand betrug 10&sup8; Ω oder mehr.
  • Vergleichsbeispiele 1 und 2
  • Die Verfahren der Beispiele 1 und 2 wurden jeweils wiederholt, außer der Bildung der Abstandselemente.
  • Der Verbindungswiderstand war in dem Fall der Verwendung eines Glas-Epoxy- Substrates (Vergleichsbeispiel 1) und eines Filmsubstrats (Vergleichsbeispiel 2) maximal etwa 100 Ω hoch.
  • Nach einer Behandlung bei 85ºC und 85% Luftfeuchtigkeit für 1.000 Stunden wurde die Erzeugung einer Öffnung (eines Drahtbruchs) beobachtet. Weiter wurde eine hohlförmige Verwerfung in der Mitte der Halbleiterchips gefunden.
  • Beispiele 3 und 4
  • Die Verfahren der Beispiele 1 und 2 wurden jeweils wiederholt, außer der Verwendung eines anisotrop elektrisch leitfähigen Klebstofffilms, der weiter zwei 2 Vol.% Ni-Teilchen mit einer Teilchengröße von 3 ±0,1 um enthielt.
  • Die sich ergebenden Verbindungsstrukturen wurden in der gleichen Weise ausgewertet, wie bei Beispiel 1 beschrieben. Bei beiden Beispielen (Beispiel 3 - Glas-Epoxy-Substrat, Beispiel 4 - Filmsubstrat) lag die Dicke der Verbindungsabschnitte konstant bei etwa 3 um, was der Wert der Teilchengröße der Ni-Teilchen ist. Weiter wurden die Polystyrol- Teilchen deformiert, um so den Kontaktbereich mit den Elektroden zu vergrößern, und mit den Elektroden in Verbindung gebracht, was in der Bereitstellung einer guten Zuverlässigkeit für eine lange Zeitdauer resultiert.
  • Beispiel 5
  • Das Verfahren von Beispiel 1 wurde wiederholt, außer der Verwendung von Platzhalter- Elektroden mit einer L-förmigen Form mit einer Seitenlänge von 0,5 mm und einer Breite von 0,1 mm und einer Öffnung zur Außenseite. Der durch die Abstandselemente belegte Bereich in dem umgebenen Bereich betrug etwa 40%.
  • In diesem Fall wurde keine Verwerfung des Halbleiterchips zugelassen und es zeigte sich auch eine gute Zuverlässigkeit über einen langen Zeitraum. Da die Abstandselemente so angeordnet wurden, dass Blasen von der Mitte zu den Kanten entfernt und kaum im Inneren gehalten wurden, erhielt man eine gute Verbindung ohne Blasen in dem Verbindungsabschnitt.
  • Beispiel 6
  • Das Verfahren von Beispiel 3 wurde wiederholt außer der Bildung von Au-Bumps (3 um hoch von der Silizium-Nitrit-Oberfläche) auf den Pads des Halbleiterchips.
  • In diesem Fall wurde eine gute Zuverlässigkeit über einen langen Zeitraum erzielt.
  • Die Abstandselemente wurden nur auf der Seite des Verdrahtungssubstrates gebildet (eine Ni-Schicht von 3 um Dicke wurde durch chemischen Niederschlag auf die Kupferschicht von 15 um Dicke gebildet) und nicht auf dem Halbleiterchip, aber die Verbindung wurde in der Nähe der Dicke von 3 um durchgeführt, welcher Wert auch der Teilchengröße der Ni-Teilchen entspricht, und sie war ebenfalls gut.
  • Beispiele 7 bis 9 und Vergleichsbeispiel 3
  • Das Verfahren von Beispiel 1 wurde wiederholt, aber der Halbleiterchip und die Form der Abstandselemente auf dem Verdrahtungssubstrat wurden geändert.
  • Der Halbleiterchip wurde in eine Größe von 5 mm² mit einer Dicke von 0,05 mm (Beispiel 7), eine Größe von 5 mm² mit 0,1 mm Dicke (Beispiel 8), eine Größe von 5 mm² mit einer Dicke von 0,3 mm (Beispiel 9) und eine Größe von 5 mm² und einer Dicke von 0,6 mm (Vergleichsbeispiel 3) verändert. Es wurde ebenfalls ein Chip zum Testen benutzt, wobei die Verbindungsseite mit einem Siliziumnitrit von 1,5 um Dicke überzogen war, und auf vier Seiten peripherer Abschnitte wurden 100 freigelegte Aluminiumelektroden, die als Pads bezeichnet werden, mit 100 um² gebildet.
  • Das Verdrahtungssubstrat war das gleiche wie das in Beispiel 1 verwendete, d. h. auf dem Glas-Epoxy-Substrat von 0,1 mm Dicke wurden Schaltungsanschlüsse von 15 um Dicke entsprechend der Größe der Elektrodenpads des oben genannten IC-Chips gebildet. In dem durch die Schaltungsanschlüsse umgebenen Bereich wurden Abstandselemente mit beinahe der gleichen Größe wie diejenige der Schaltungsanschlüsse (der hervorstehenden Elektroden) und einer L-förmigen, zur Außenseite offenen Form mit einem breiten Abstand von 1 mm gebildet (siehe Fig. 6B). Der durch die Abstandselemente in dem umgebenen Blickbereich betrug etwa 60%.
  • In den Beispielen 7 bis 9 wurde keine Verwerfung der Halbleiterchips zugelassen, und es zeigt sich eine gute Zuverlässigkeit über einen langen Zeitraum. Keine Blasen wurden in den Verbindungsabschnitten gefunden, um eine gute Verbindung zu ergeben.
  • Wenn die mit den Halbleiterchips verbundenen Verdrahtungssubstrate mittels einer Stange als Achse gebogen wurden, konnte die elektrische Verbindung beibehalten werden, bis der Radius der Stange auf 10 mm (Beispiel 7), 25 mm (Beispiel 8) und 40 mm (Beispiel 9) verformt war. Dies bedeutet, dass je dünner die Halbleiterchips werden, umso mehr Flexibilität erzielt werden kann. Diese Halbleiterbauelemente sind in der Praxis verwendbar.
  • Andererseits fand gemäß dem Vergleichsbeispiel 3, bei dem ein Halbleiterchip mit einer herkömmlichen Dicke (dicker als in den Beispielen 8 bis 9) verwendet wurde, da es dem Halbleiterchip an Biegsamkeit fehlt, einfach eine Trennung bei 100 mm statt, und die Biegefestigkeit war gering.
  • Beispiele 10 bis 12
  • Das Verfahren von Beispiel 7 wurde wiederholt, außer der Veränderungen der Form der Abstandselemente in Halbkreise (siehe Fig. 6C, Beispiel 10), U-förmige Form (siehe Fig. 6D, Beispiel 11), speichenartig angeordnete Dreiecke (siehe Fig. 6E, Beispiel 12). Der durch die Abstandselemente in dem umgebenen Bereich belegte Bereich betrug etwa 50% (Beispiele 10, 11 und 12).
  • Der ursprüngliche Verbindungswiderstand betrug 0,15 Ω (Beispiel 10), 0,022 Ω (Beispiel 11) und 0,12 Ω (Beispiel 12). Es wurde keine Verwerfung der Halbleiterchips in den Beispiel 10 bis 12 zugelassen, und es wurde auch eine gute Zuverlässigkeit über einen langen Zeitraum in den Beispielen 10 bis 12 zugelassen. Weiter wurde in den Beispielen 10 bis 12 eine gute Verbindung ohne Blasen in den Verbindungsabschnitten zugelassen.
  • Vergleichsbeispiel 4
  • Das Verfahren von Beispiel 7 wurde wiederholt, außer der Verwendung eines Quadrats mit einer Seitenlänge von 3 mm als Abstandselement in der Mitte des Verbindungsbereichs.
  • Als Ergebnis zeigte die sich ergebende Verbindungsstruktur einen Verbindungswiderstand von durchschnittlich 12 Ω, was höher als der Verbindungswiderstand von 0,010 Ω von Beispiel 7 war und im Vergleich zu Beispiel 7 stark variierte.
  • Im Fall des Vergleichsbeispiels 4 wurde, da der Klebstoff beim Verbinden kaum entfemt wurde, eine Anzahl von Blasen um das Abstandselement beobachtet. Da weiter das in der Mitte des Verbindungsbereichs gebildete Abstandselement nur eines war, wurde die flexible Verbindung im Biegetest auf 50 mm abgesenkt.
  • Industrieelle Anwendbarkeit
  • Wie oben erwähnt, kann gemäß der vorliegenden Erfindung, selbst wenn der Halbleiterchip 0,3 mm oder weniger dünn ist, da mehrere Abstandselemente mit beinahe der gleichen Höhe wie diejenigen von hervorstehenden Elektroden in dem durch periphere Elektroden des Halbleiterchips umgebenen Bereich vorhanden und derart angeordnet sind, dass sie Blasen aus den Verbindungsabschnitten entfernen, eine flexible Verbindung ohne Verwerfung des Chips und eine ausgezeichnete Verbindungszuverlässigkeit erzielt werden.
  • Ein Halbleiterbauelement mit einem mit einem Verdrahtungssubstrat elektrisch verbundenen Halbleiterchip und einer Verbindungsstruktur oder -anordnung der vorliegenden Erfindung kann für verschiedene Informationskarten wie beispielsweise IC- Karten, Prepaid-Karten und dergleichen eingesetzt werden.

Claims (11)

1. Halbleiterbauelement, umfassend einen Halbleiterchip (1), der elektrisch mit einem Verdrahtungssubstrat (4) verbunden ist, mehrere Abstandselemente (6, 6') sowie eine Klebeschicht (11) und eine an dem Chip angebrachte Isolierschicht (3), wobei die Klebeschicht (11) und die Isolierschicht (3) zwischen dem Halbleiterchip und dem Verdrahtungssubstrat vorgesehen sind,
wobei der Chip (1) eine Dicke von 0,3 mm oder weniger und mehrere Elektroden (2, 7) auf einem peripheren Abschnitt des Chips aufweist, und
wobei das Verdrahtungssubstrat mehrere Elektroden (5, 7), welche den Elektroden (2, 7) des Halbleiterchips entsprechen, aufweist, wobei ein Bereich auf dem Substrat von den Elektroden umgeben ist,
wobei die Elektroden (2, 5, 7) wenigstens des Halbleiterchips (1) oder des Verdrahtungssubstrats (4) von einer durch das Substrat (4) oder die Isolierschicht (3) gebildeten Isolierebene mit einer bestimmten Höhe hervorstehen, und
wobei die mehreren Abstandselemente (6), die nahezu dieselbe Höhe wie die hervorstehenden Elektroden (2, 5, 7) aufweisen, von der Isolierebene hervorstehen und an bestimmten Stellen in dem Bereich vorgesehen sind.
2. Bauelement nach Anspruch 1, wobei die Abstandselemente von oben betrachtet wenigstens eine aus Dreiecken, L- förmigen Formen, Halbkreisen und U-förmigen Formen ausgewählte Form aufweisen, wobei eine Kante und/oder geschlossene Seite davon zu der Mitte des Bereichs gerichtet ist.
3. Bauelement nach Anspruch 1 oder 2, wobei die Abstandselemente (6) symmetrisch um die Mitte des Bereichs angeordnet sind.
4. Bauelemente nach Anspruch 1, wobei die Abstandselemente speichenartig ausgehend von der Mitte des Bereichs angeordnet sind.
5. Bauelement nach Anspruch 1, 2, 3 oder 4, wobei die Klebeschicht (11) elektrisch leitfähige Teilchen (12) enthält, um lediglich in Dickenrichtung eine elektrische Leitfähigkeit zu erzielen.
6. Bauelement nach Anspruch 5, wobei die Klebeschicht des Weiteren Füllteilchen umfasst, welche eine größere Teilchengröße als die elektrisch leitfähigen Teilchen und eine größere Härte als die elektrisch leitfähigen Teilchen aufweisen.
7. Bauelement nach einem der vorhergehenden Ansprüche, wobei lediglich die Elektroden (5, 7) des Verdrahtungssubstrats (4) von der Isolierebene hervorstehen und die Abstandselemente auf dem Verdrahtungssubstrat (4) vorgesehen sind.
8. Bauelement nach einem der Ansprüche 1 bis 6, wobei lediglich die Elektroden (7) des Halbleiterchips (1) von der Isolierebene hervorstehen und die Abstandselemente auf dem Halbleiterchip (1) vorgesehen sind.
9. Bauelement nach einem der Ansprüche 1 bis 6, wobei die Elektroden sowohl des Verdrahtungssubstrats als auch des Halbleiterchips von der Isolierebene hervorstehen und die Abstandselemente sowohl auf dem Halbleiterchip als auch dem Verdrahtungssubstrat vorgesehen sind.
10. Bauelement nach Anspruch 1, wobei die Elektroden entweder des Verdrahtungssubstrats oder des Halbleiterchips von der Isolierebene hervorstehen und die Abstandselemente auf dem Halbleiterchip bzw. dem Verdrahtungssubstrat vorgesehen sind.
11. Verfahren zur Herstellung einer elektrisch verbundenen Struktur, umfassend die Schritte:
Anordnen eines anisotrop elektrisch leitfähigen Klebstoffs (11), welcher elektrisch leitfähige Teilchen (12) enthält, auf einem Verdrahtungssubstrat (4), welches ein Substrat mit darauf ausgebildeten Schaltkreisen (5), die mit einer bestimmten Höhe hervorstehende Elektroden (5, 7) aufweisen, und mehrere Abstandselemente umfassen,
Anordnen eines Halbleiterchips (1), welcher eine Dicke von 0,3 mm oder weniger aufweist und einen Träger, auf dem Träger ausgebildete Elektroden (2) und eine auf den Elektroden (2) ausgebildete Isolierschicht zum Freilegen der Elektroden (2, 7) an bestimmten Stellen oder mehrere darauf ausgebildete hervorstehende Elektroden (7) umfasst, auf dem Verdrahtungssubstrat entsprechend den hervorstehenden Elektroden (5, 7), so dass die freigelegten Elektroden des Chips den hervorstehenden Elektroden des Verdrahtungssubstrats gegenüberliegen,
nachfolgendes Zusammenpressen des Substrats und des Chips mit oder ohne Erwärmung,
wobei die Abstandselemente (6) nahezu dieselbe Höhe wie die hervorstehenden Elektroden (2, 5, 7) aufweisen und an bestimmten Stellen in einem von den hervorstehenden Elektroden umgebenden Bereich vorgesehen sind.
DE69618458T 1995-05-22 1996-05-20 Halbleiterteil mit einem zu einem verdrahtungsträger elektrisch verbundenem chip Expired - Lifetime DE69618458T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP12202695 1995-05-22
PCT/JP1996/001324 WO1996037913A1 (en) 1995-05-22 1996-05-20 Semiconductor device having a semiconductor chip electrically connected to a wiring substrate

Publications (2)

Publication Number Publication Date
DE69618458D1 DE69618458D1 (de) 2002-02-14
DE69618458T2 true DE69618458T2 (de) 2002-11-07

Family

ID=14825758

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69618458T Expired - Lifetime DE69618458T2 (de) 1995-05-22 1996-05-20 Halbleiterteil mit einem zu einem verdrahtungsträger elektrisch verbundenem chip

Country Status (7)

Country Link
US (1) US5804882A (de)
EP (1) EP0827632B1 (de)
KR (1) KR100273499B1 (de)
CN (1) CN1123067C (de)
DE (1) DE69618458T2 (de)
TW (1) TW301841B (de)
WO (1) WO1996037913A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020115032A1 (de) 2020-06-05 2021-12-09 Infineon Technologies Ag Chip, Systemträger, Verfahren zum Bilden eines Chips und Verfahren zum Bilden eines Systemträgers

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2748156B1 (fr) * 1996-04-26 1998-08-07 Suisse Electronique Microtech Dispositif comprenant deux substrats destines a former un microsysteme ou une partie d'un microsysteme et procede d'assemblage de deux substrats micro-usines
US6461890B1 (en) 1996-12-27 2002-10-08 Rohm Co., Ltd. Structure of semiconductor chip suitable for chip-on-board system and methods of fabricating and mounting the same
DE19701165C1 (de) * 1997-01-15 1998-04-09 Siemens Ag Chipkartenmodul
US6670222B1 (en) * 1997-06-14 2003-12-30 Jds Uniphase Corporation Texturing of a die pad surface for enhancing bonding strength in the surface attachment
EP0993039B1 (de) * 1997-06-26 2006-08-30 Hitachi Chemical Company, Ltd. Substrat zur montage von halbleiterchips
FR2765399B1 (fr) * 1997-06-27 2001-12-07 Sgs Thomson Microelectronics Dispositif semi-conducteur a moyen d'echanges a distance
US6137063A (en) * 1998-02-27 2000-10-24 Micron Technology, Inc. Electrical interconnections
US5939783A (en) * 1998-05-05 1999-08-17 International Business Machines Corporation Electronic package
FR2778475B1 (fr) 1998-05-11 2001-11-23 Schlumberger Systems & Service Carte a memoire du type sans contact, et procede de fabrication d'une telle carte
DE19844089C2 (de) * 1998-06-25 2001-04-05 Pav Card Gmbh Verfahren zur Herstellung von Transponderanordnungen
JP3278055B2 (ja) * 1998-06-30 2002-04-30 セイコーインスツルメンツ株式会社 電子回路装置
US6995476B2 (en) * 1998-07-01 2006-02-07 Seiko Epson Corporation Semiconductor device, circuit board and electronic instrument that include an adhesive with conductive particles therein
JP2000113919A (ja) * 1998-08-03 2000-04-21 Sony Corp 電気的接続装置と電気的接続方法
JP3904058B2 (ja) * 1998-10-30 2007-04-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
SG93192A1 (en) * 1999-01-28 2002-12-17 United Microelectronics Corp Face-to-face multi chip package
US6204562B1 (en) * 1999-02-11 2001-03-20 United Microelectronics Corp. Wafer-level chip scale package
TW459275B (en) 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same
US6660943B1 (en) * 1999-07-08 2003-12-09 Sunstar Giken Kabushiki Kaisha Underfilling material for semiconductor package
US6451875B1 (en) 1999-10-12 2002-09-17 Sony Chemicals Corporation Connecting material for anisotropically electroconductive connection
JP2001200224A (ja) * 2000-01-18 2001-07-24 Murata Mfg Co Ltd 異方導電性接着剤およびそれを用いたラダーフィルタ
US6369448B1 (en) * 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
US6346750B1 (en) 2000-04-28 2002-02-12 Micron Technology, Inc. Resistance-reducing conductive adhesives for attachment of electronic components
JP3757759B2 (ja) * 2000-05-30 2006-03-22 ソニーケミカル株式会社 接続構造体
US7355126B2 (en) * 2000-06-16 2008-04-08 Matsushita Electric Industrial Co., Ltd. Electronic parts packaging method and electronic parts package
DE10059765A1 (de) * 2000-11-30 2002-06-06 Koninkl Philips Electronics Nv Baugruppe mit Verbindungsstruktur
TW479304B (en) * 2001-02-06 2002-03-11 Acer Display Tech Inc Semiconductor apparatus and its manufacturing method, and liquid crystal display using semiconductor apparatus
JP3866058B2 (ja) * 2001-07-05 2007-01-10 シャープ株式会社 半導体装置、配線基板及びテープキャリア
DE10133959B4 (de) * 2001-07-18 2006-08-17 Infineon Technologies Ag Elektronisches Bauteil mit Halbleiterchip
JP3914732B2 (ja) * 2001-10-02 2007-05-16 鹿児島日本電気株式会社 回路基板の接続構造及び該接続構造を備えた液晶表示装置並びに液晶表示装置の実装方法
US6631078B2 (en) 2002-01-10 2003-10-07 International Business Machines Corporation Electronic package with thermally conductive standoff
JP3688249B2 (ja) * 2002-04-05 2005-08-24 Necエレクトロニクス株式会社 半導体装置の製造方法
DE10221646B4 (de) * 2002-05-15 2004-08-26 Infineon Technologies Ag Verfahren zur Verbindung von Schaltungseinrichtungen und entsprechender Verbund von Schaltungseinrichtungen
US6659512B1 (en) * 2002-07-18 2003-12-09 Hewlett-Packard Development Company, L.P. Integrated circuit package employing flip-chip technology and method of assembly
US6650016B1 (en) * 2002-10-01 2003-11-18 International Business Machines Corporation Selective C4 connection in IC packaging
DE10250778B3 (de) 2002-10-30 2004-03-04 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zum Bestücken eines Schaltungsträgers beim Herstellen des elektronischen Bauteils
US6906598B2 (en) 2002-12-31 2005-06-14 Mcnc Three dimensional multimode and optical coupling devices
US20040134680A1 (en) * 2003-01-09 2004-07-15 Xiang Dai Use of perimeter stops to support solder interconnects between integrated circuit assembly components
JP2005057003A (ja) * 2003-08-01 2005-03-03 Sanyo Electric Co Ltd 半導体集積回路装置
WO2005013360A1 (ja) * 2003-08-05 2005-02-10 Lintec Corporation フリップチップ実装用基板
US6825567B1 (en) * 2003-08-19 2004-11-30 Advanced Semiconductor Engineering, Inc. Face-to-face multi-chip flip-chip package
US6982492B2 (en) * 2003-10-23 2006-01-03 Intel Corporation No-flow underfill composition and method
US20050110126A1 (en) * 2003-11-25 2005-05-26 Kai-Chiang Wu Chip adhesive
US7468645B2 (en) * 2004-01-29 2008-12-23 Sanyo Electric Co., Ltd. Signal line circuit device
KR20050079399A (ko) * 2004-02-05 2005-08-10 삼성전자주식회사 이방성도전필름 및 범프와, 이를 갖는 반도체 칩의 실장구조체
DE102004014214B3 (de) * 2004-03-23 2005-09-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Verbinden eines Chips und eines Substrats
US7116002B2 (en) * 2004-05-10 2006-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Overhang support for a stacked semiconductor device, and method of forming thereof
US7588963B2 (en) * 2004-06-30 2009-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming overhang support for a stacked semiconductor device
TWI393226B (zh) * 2004-11-04 2013-04-11 Taiwan Semiconductor Mfg 基於奈米管之填充物
JP2006163450A (ja) * 2004-12-02 2006-06-22 Fujitsu Ltd Rfidタグおよびその製造方法
JP4669270B2 (ja) 2004-12-02 2011-04-13 富士通株式会社 Rfidタグおよびその製造方法
US20060170088A1 (en) * 2005-02-01 2006-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer Structures for Semiconductor Package Devices
JP2006260205A (ja) * 2005-03-17 2006-09-28 Fujitsu Ltd Rfidタグ、モジュール部品、およびrfidタグ製造方法
US7538438B2 (en) * 2005-06-30 2009-05-26 Sandisk Corporation Substrate warpage control and continuous electrical enhancement
WO2007005492A1 (en) * 2005-06-30 2007-01-11 Sandisk Corporation Method of reducing warpage in an over-molded ic package
US20070001285A1 (en) * 2005-06-30 2007-01-04 Hem Takiar Apparatus having reduced warpage in an over-molded IC package
US20070004094A1 (en) * 2005-06-30 2007-01-04 Hem Takiar Method of reducing warpage in an over-molded IC package
JP4123251B2 (ja) * 2005-07-07 2008-07-23 セイコーエプソン株式会社 半導体装置製造用基板、半導体装置の製造方法
JP2007063333A (ja) * 2005-08-29 2007-03-15 Nippon Steel Chem Co Ltd 半導体素子固定用フィルム状接着剤、それを用いた半導体装置、及び、その半導体装置の製造方法
US8083150B2 (en) * 2005-09-26 2011-12-27 Panasonic Corporation Noncontact information storage medium and method for manufacturing same
US7362491B2 (en) * 2006-02-10 2008-04-22 Radiant Glass Industries, Llc Heated glass panels and methods for making electrical contact with electro-conductive films
US7700901B2 (en) * 2006-02-10 2010-04-20 Radiant Glass Industries, Llc Heated glass panels
US20080088016A1 (en) * 2006-02-14 2008-04-17 Ming-Ling Ho Chip with bump structure
JP2007287654A (ja) * 2006-03-23 2007-11-01 Alps Electric Co Ltd 接続装置
DE102006028692B4 (de) * 2006-05-19 2021-09-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektrisch leitende Verbindung mit isolierendem Verbindungsmedium
JP4821477B2 (ja) * 2006-07-24 2011-11-24 住友ベークライト株式会社 構造体およびその製造方法
US7993969B2 (en) 2006-08-10 2011-08-09 Infineon Technologies Ag Method for producing a module with components stacked one above another
DE102006037512B4 (de) * 2006-08-10 2010-04-15 Infineon Technologies Ag Modul und Verfahren zur Herstellung eines Moduls mit übereinander gestapelten Bauelementen
JP4378387B2 (ja) * 2007-02-27 2009-12-02 Okiセミコンダクタ株式会社 半導体パッケージ及びその製造方法
KR100907576B1 (ko) * 2008-02-13 2009-07-14 엘에스엠트론 주식회사 전극 간 단락 방지용 반도체 디바이스 및 이를 이용한반도체 패키지
TWI389604B (zh) * 2008-12-29 2013-03-11 Au Optronics Corp 電路板結構與其製造方法及液晶顯示器
US20120170242A1 (en) * 2009-06-03 2012-07-05 Sharp Kabushiki Kaisha Circuit board, connecting structure of circuit boards, and display panel assembly
EP2432006A1 (de) * 2009-06-16 2012-03-21 Sharp Kabushiki Kaisha Halbleiterchip und montagestruktur dafür
DE102009058435A1 (de) * 2009-12-16 2011-06-22 Giesecke & Devrient GmbH, 81677 Befestigen und elektrisch leitendes Verbinden eines Chipmoduls mit einer Chipkarte
KR101732633B1 (ko) * 2011-05-26 2017-05-04 엘지전자 주식회사 태양전지 모듈
WO2013089199A1 (ja) * 2011-12-16 2013-06-20 旭化成イーマテリアルズ株式会社 異方導電性フィルム付き半導体チップ、異方導電性フィルム付き半導体ウェハ、及び半導体装置
US9159687B2 (en) * 2012-07-31 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Solder bump for ball grid array
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9321245B2 (en) 2013-06-24 2016-04-26 Globalfoundries Inc. Injection of a filler material with homogeneous distribution of anisotropic filler particles through implosion
WO2015004830A1 (ja) * 2013-07-08 2015-01-15 ソニー株式会社 硬化条件の決定方法、回路デバイスの製造方法及び回路デバイス
US20150245548A1 (en) * 2014-02-26 2015-08-27 Sparton Corporation Control of electric field effects in a printed circuit board assembly using embedded nickel-metal composite materials
US10070547B2 (en) * 2014-02-26 2018-09-04 Sparton Corporation Control of electric field effects in a printed circuit board assembly using embedded nickel-metal composite materials
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
JP2018124465A (ja) * 2017-02-02 2018-08-09 セイコーエプソン株式会社 電気光学装置、電子機器、および実装構造体
KR102127807B1 (ko) * 2018-09-17 2020-06-29 삼성전기주식회사 전자 부품 및 이의 제작 방법
GB2584106B (en) * 2019-05-21 2024-03-27 Pragmatic Printing Ltd Flexible electronic structure
GB2601325B (en) * 2020-11-25 2023-12-13 Pragmatic Semiconductor Ltd Support structures for flexible electronic circuits

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3811186A (en) * 1972-12-11 1974-05-21 Ibm Method of aligning and attaching circuit devices on a substrate
US3893156A (en) * 1973-06-29 1975-07-01 Ibm Novel beam lead integrated circuit structure and method for making the same including automatic registration of beam leads with corresponding dielectric substrate leads
JPS59340A (ja) * 1982-06-26 1984-01-05 株式会社大竹製作所 脱ぷ機における脱ぷフアン
JPS605735A (ja) * 1983-06-22 1985-01-12 株式会社日本自動車部品総合研究所 回路保護装置
US4908689A (en) * 1986-05-06 1990-03-13 International Business Machines Corporation Organic solder barrier
JPS63275128A (ja) * 1987-05-07 1988-11-11 Fuji Electric Co Ltd 半導体装置
JPH01158743A (ja) * 1987-12-16 1989-06-21 Seiko Epson Corp Icの実装構造
JPH01201932A (ja) * 1988-02-06 1989-08-14 Sharp Corp 回路素子の接続構造
JPH02133936A (ja) * 1988-11-15 1990-05-23 Seiko Epson Corp 半導体装置
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
DE69026992T2 (de) * 1989-08-17 1996-10-24 Canon Kk Prozess zur gegenseitigen Konnektion von Elektrodenanschlüssen
AU645283B2 (en) * 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
DE4020048A1 (de) * 1990-06-23 1992-01-02 Ant Nachrichtentech Anordnung aus substrat und bauelement und verfahren zur herstellung
US5066359A (en) * 1990-09-04 1991-11-19 Motorola, Inc. Method for producing semiconductor devices having bulk defects therein
NL9001982A (nl) * 1990-09-10 1992-04-01 Koninkl Philips Electronics Nv Interconnectiestructuur.
US5220200A (en) * 1990-12-10 1993-06-15 Delco Electronics Corporation Provision of substrate pillars to maintain chip standoff
JP2762792B2 (ja) * 1991-08-30 1998-06-04 日本電気株式会社 光半導体装置
JP2529495B2 (ja) * 1991-09-26 1996-08-28 松下電器産業株式会社 ガラス基板とicチップの固定方法
JP2833326B2 (ja) * 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
JP3052300B2 (ja) * 1992-06-23 2000-06-12 ソニーケミカル株式会社 配線基板及び加圧ツール
US5394490A (en) * 1992-08-11 1995-02-28 Hitachi, Ltd. Semiconductor device having an optical waveguide interposed in the space between electrode members
JPH06112207A (ja) * 1992-09-28 1994-04-22 Nec Corp 半田バンプを持つ集積回路チップ及びその製造方法
US5329423A (en) * 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
JPH0794551A (ja) * 1993-09-25 1995-04-07 Nec Corp 半導体装置
US5508561A (en) * 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
US5712192A (en) * 1994-04-26 1998-01-27 International Business Machines Corporation Process for connecting an electrical device to a circuit substrate
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
US5578874A (en) * 1994-06-14 1996-11-26 Hughes Aircraft Company Hermetically self-sealing flip chip
JPH0837190A (ja) * 1994-07-22 1996-02-06 Nec Corp 半導体装置
JP3233535B2 (ja) * 1994-08-15 2001-11-26 株式会社東芝 半導体装置及びその製造方法
US5616958A (en) * 1995-01-25 1997-04-01 International Business Machines Corporation Electronic package
US5633535A (en) * 1995-01-27 1997-05-27 Chao; Clinton C. Spacing control in electronic device assemblies

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020115032A1 (de) 2020-06-05 2021-12-09 Infineon Technologies Ag Chip, Systemträger, Verfahren zum Bilden eines Chips und Verfahren zum Bilden eines Systemträgers

Also Published As

Publication number Publication date
US5804882A (en) 1998-09-08
EP0827632A1 (de) 1998-03-11
CN1185859A (zh) 1998-06-24
WO1996037913A1 (en) 1996-11-28
KR19990008410A (ko) 1999-01-25
CN1123067C (zh) 2003-10-01
TW301841B (de) 1997-04-01
DE69618458D1 (de) 2002-02-14
KR100273499B1 (ko) 2001-01-15
EP0827632B1 (de) 2002-01-09

Similar Documents

Publication Publication Date Title
DE69618458T2 (de) Halbleiterteil mit einem zu einem verdrahtungsträger elektrisch verbundenem chip
DE3785720T2 (de) Verfahren zum herstellen eines filmtraegers.
DE69727014T2 (de) Ein Montierungsverfahren für eine Vielzahl elektronischer Teile auf einer Schaltungsplatte
DE69813103T2 (de) Mehrschichtiger, anisotroper und elektrisch leitender Klebstoff und Verfahren zu dessen Herstellung
DE69809787T2 (de) Montagemethode für halbleiterbauteil auf einer leiterplatte
DE60001776T2 (de) Einkapselungsverfahren einer halbleiteranordnung mit einem anisotropisch leitenden klebstoff
DE3888895T2 (de) Verfahren zum elektrischen Verbinden von integrierten Schaltungschips, eine Harzzusammensetzung für Podeste, und gemäss diesem Verfahren hergestellte Flüssigkristallanzeigevorrichtung.
DE69517652T2 (de) Anisotropische Leiterschicht für Mikroverbindungen
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE3818894C2 (de)
DE69622412T2 (de) Verfahren zur herstellung einer elektronischen anordnung mit klebeverbindung mittels eines nachgiebigen substrats
DE68921732T2 (de) Verfahren zur Herstellung von gedruckten Mehrschicht-Leiterplatten.
DE68929282T2 (de) Leitersubstrat, Filmträger, Halbleiteranordnung mit dem Filmträger und Montagestruktur mit der Halbleiteranordnung
DE60114851T2 (de) Hoch zuverlässige nicht leitfähige klebstoffe für lötlose flip-chip-bondings und flip-chip-bondverfahren damit
DE68908808T2 (de) Verfahren zum Montieren elektronischer Mikrokomponenten auf einer Unterlage und Zwischenprodukt.
DE69824522T2 (de) Leitende Paste mit hoher Wärmeleitfähigkeit und diese enthaltende elektronische Teile
DE69233232T2 (de) Elektrischer Verbindungskörper und Herstellungsverfahren dafür
DE69414686T2 (de) Elektrische verbindungsstruktur und verfahren zum elektrischen verbinden von anschluessen untereinander
DE102014213083B4 (de) Bondstruktur mit Metallnanopartikeln und Bondverfahren unter Verwendung von Metallnanopartikeln
DE112014005600T5 (de) Metallteil, Metallteiloberflächenbearbeitungsverfahren, Halbleitervorrichtung, Halbleitervorrichtungsherstellungsverfahren und Verbundformkörper
DE102005041058A1 (de) Verfahren zur Herstellung einer mehrschichtigen Karte
DE2411259B2 (de) Verfahren zur Herstellung integrierter Schaltkreise
DE69020009T2 (de) Verfahren zum Herstellen von Verbindungselektroden.
DE60319939T2 (de) Verfahren zum Fliess-Glätten leitender Anschlüsse
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition