DE69622412T2 - Verfahren zur herstellung einer elektronischen anordnung mit klebeverbindung mittels eines nachgiebigen substrats - Google Patents
Verfahren zur herstellung einer elektronischen anordnung mit klebeverbindung mittels eines nachgiebigen substratsInfo
- Publication number
- DE69622412T2 DE69622412T2 DE69622412T DE69622412T DE69622412T2 DE 69622412 T2 DE69622412 T2 DE 69622412T2 DE 69622412 T DE69622412 T DE 69622412T DE 69622412 T DE69622412 T DE 69622412T DE 69622412 T2 DE69622412 T2 DE 69622412T2
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- adhesive
- bonding
- traces
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 135
- 239000000853 adhesive Substances 0.000 title claims description 69
- 230000001070 adhesive effect Effects 0.000 title claims description 69
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims description 72
- 230000008569 process Effects 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 32
- 229920000139 polyethylene terephthalate Polymers 0.000 claims description 23
- 239000005020 polyethylene terephthalate Substances 0.000 claims description 23
- 239000010949 copper Substances 0.000 claims description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 17
- 229910052802 copper Inorganic materials 0.000 claims description 17
- 239000010931 gold Substances 0.000 claims description 17
- 229910052737 gold Inorganic materials 0.000 claims description 16
- 239000002245 particle Substances 0.000 claims description 16
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 14
- 229920000642 polymer Polymers 0.000 claims description 13
- 238000004377 microelectronic Methods 0.000 claims description 11
- -1 polyethylene terephthalate Polymers 0.000 claims description 9
- 239000000203 mixture Substances 0.000 claims description 8
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 claims description 7
- 239000005977 Ethylene Substances 0.000 claims description 7
- 230000009471 action Effects 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 239000013034 phenoxy resin Substances 0.000 claims description 3
- 229920006287 phenoxy resin Polymers 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 230000005855 radiation Effects 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M acrylate group Chemical group C(C=C)(=O)[O-] NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 claims description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 claims description 2
- KAKZBPTYRLMSJV-UHFFFAOYSA-N butadiene group Chemical group C=CC=C KAKZBPTYRLMSJV-UHFFFAOYSA-N 0.000 claims description 2
- 239000004643 cyanate ester Chemical group 0.000 claims description 2
- 125000003700 epoxy group Chemical group 0.000 claims description 2
- 125000004185 ester group Chemical group 0.000 claims description 2
- 229920001296 polysiloxane Polymers 0.000 claims description 2
- 229920002223 polystyrene Polymers 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- 229910052725 zinc Inorganic materials 0.000 claims description 2
- 239000011701 zinc Substances 0.000 claims description 2
- 238000002425 crystallisation Methods 0.000 claims 1
- 230000008025 crystallization Effects 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 238000012360 testing method Methods 0.000 description 50
- 239000000463 material Substances 0.000 description 29
- 238000000635 electron micrograph Methods 0.000 description 22
- 229910000679 solder Inorganic materials 0.000 description 14
- 230000000712 assembly Effects 0.000 description 13
- 238000000429 assembly Methods 0.000 description 13
- 230000035882 stress Effects 0.000 description 13
- 230000035515 penetration Effects 0.000 description 12
- 230000007613 environmental effect Effects 0.000 description 11
- 239000004020 conductor Substances 0.000 description 9
- 239000000523 sample Substances 0.000 description 9
- 230000001965 increasing effect Effects 0.000 description 7
- 239000010410 layer Substances 0.000 description 7
- 230000032683 aging Effects 0.000 description 6
- 238000001723 curing Methods 0.000 description 6
- 238000007373 indentation Methods 0.000 description 6
- 239000002313 adhesive film Substances 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 239000004033 plastic Substances 0.000 description 5
- 229920003023 plastic Polymers 0.000 description 5
- 239000000843 powder Substances 0.000 description 5
- 239000002344 surface layer Substances 0.000 description 5
- 238000005452 bending Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000032798 delamination Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000011295 pitch Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920002799 BoPET Polymers 0.000 description 3
- 238000004026 adhesive bonding Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000005336 cracking Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000009969 flowable effect Effects 0.000 description 3
- 230000009477 glass transition Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000001878 scanning electron micrograph Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229920006125 amorphous polymer Polymers 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 2
- 238000013007 heat curing Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000879 optical micrograph Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229920002430 Fibre-reinforced plastic Polymers 0.000 description 1
- 239000004831 Hot glue Substances 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 239000004840 adhesive resin Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000010382 chemical cross-linking Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- MPTQRFCYZCXJFQ-UHFFFAOYSA-L copper(II) chloride dihydrate Chemical compound O.O.[Cl-].[Cl-].[Cu+2] MPTQRFCYZCXJFQ-UHFFFAOYSA-L 0.000 description 1
- 229920006037 cross link polymer Polymers 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000000113 differential scanning calorimetry Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000011151 fibre-reinforced plastic Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- QUCZBHXJAUTYHE-UHFFFAOYSA-N gold Chemical compound [Au].[Au] QUCZBHXJAUTYHE-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000005272 metallurgy Methods 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 235000012459 muffins Nutrition 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000004634 thermosetting polymer Substances 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/145—Organic substrates, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29311—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29316—Lead [Pb] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/29318—Zinc [Zn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/29324—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29344—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29347—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01021—Scandium [Sc]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01045—Rhodium [Rh]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
- Y10T428/2804—Next to metal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Laminated Bodies (AREA)
- Adhesives Or Adhesive Processes (AREA)
Description
- Die vorliegende Erfindung betrifft Verfahren zur Herstellung mikroelektronischer Baugruppen. Insbesondere betrifft die vorliegende Erfindung ein Verfahren zur Herstellung einer mikroelektronischen Baugruppe, bei der ein mikroelektronisches Bauelement durch Kleben mit einer Substratbaugruppe verbunden wird und eine Bindungsstelle auf dem Bauelement mit einer entsprechenden Bindungsstelle auf der Substratbaugruppe elektrisch verbunden wird. Sogar noch spezieller betrifft die vorliegende Erfindung die Herstellung einer verformbaren Substratbaugruppe für mikroelektronische Bauelemente, die eine Anordnung aus duktilen Metallleiterbahnen auf einer Fläche davon umfasst. Wenn ein elektronisches Bauelement an die Substratbaugruppe geklebt wird und bindende Elemente des Bauelements die Bahnen berühren, weist das Substrat Materialeigenschaften auf, die ein örtliches Verformen der Bahnen durch einzelne Verbindungselemente ermöglichen, bis die Bahnen in die Substratfläche eindringen.
- Ein signifikantes, andauerndes Problem im Fachgebiet der Mikroelektronik besteht in der stetigen Herausforderung, mehr integrierte Schaltungen mit ihren dazugehörigen Verbindungsschaltungen in weniger Raum zu packen, um Baugruppen zu bilden, die in immer anspruchsvolleren Endverbraucher-Umgebungen zuverlässig sind. Diese erhöhte Bauelementedichte erfordert dünnere Leiterbahnen auf dem Substrat, die immer enger aneinandergepackt werden (hohe Teilungen). Der Bedarf an höhere Raten des Informationsflusses erfordert auch höhere Signalfrequenzen. Zur Erfüllung dieser Anforderungen wird die Flip- Chip-Direktmontage (FDCA) zur direkten Befestigung eines Chips an einer Platine und zur Gewährung der kürzesten erreichbaren Pfadlänge zwischen Bauelementen und somit zur Minimierung von Signalausbreitungsverzögerungen bei hoher Frequenz eingesetzt.
- Beim üblichsten, bei der FDCA eingesetzten Befestigungsmittel handelt es sich um eine Lötbondhügel/Flip-Chip-Verbindung. Eine herkömmliche Technik für die Lötbondhügel/Flip-Chip-Verbindung ist die Controlled Collapse Chip Connection ("C4"), bei der metallurgische Lötstellen sowohl die mechanischen als auch die elektrischen Verbindungen zwischen Chip und Substrat ergeben. Mittels C4- Techniken können zuverlässige elektrische Verbindungen nur bei einer begrenzten Zahl Substratmaterialien und Chipkonstruktionen bewerkstelligt werden. Weiterhin erfordern die Form und die Höhe der aufgeschmolzenen Lötstellen, die für eine zuverlässige Funktionstüchtigkeit kritisch sind, die Verwendung eines komplizierten, teuren und verfahrensintensiven Pad Layer Metallurgy (PLM-)Verfahrens. Das C4-Verfahren weist inhärente Einschränkungen der Teilung auf und kann Substratungenauigkeiten wie Ebenheit und ein Verziehen nicht ausgleichen. Nicht übereinstimmende thermische Ausdehnungskoeffizienten (CTE) zwischen Chip und Substrat führen beim C4-Verfahren zu hohen Scherbelastungen in den aufgeschmolzenen Lötverbindungen, wodurch die Zuverlässigkeit der Verbindungen beeinträchtigt werden kann. Siehe R. R. Tummala und E. J. Rymaszewski, Microelectronics Packaging Handbook (Van Norstrand Reinhold, 1989), S. 280-309; 366-391; und K. Nakamura, Nikkei Microdevices, Juni 1987. Ein katastrophales Versagen ist die unmittelbare Folge eines in den Lötstellen als Reaktion auf diese hohen Scherbelastungen auftretenden Reißens. Die inhärenten Nachteile beim Lötbondhügel-Verbinden haben im Fachgebiet einen Bedarf an einem alternativen Mittel zur zuverlässigen Verbindung für FDCA und andere Anwendungen bedingt.
- Ein Verfahren umfasst die Verwendung eines Schmelzklebers, der härtbar sein kann oder nicht, zum Erhalt einer innigen, mechanischen Flip-Chip-Bondverbindung und zum Erhalt durch Druckbeaufschlagung statt metallurgisch im Eingriff befindliche elektrische Verbindungen zum Substrat. Leitfähige Teilchen innerhalb des Klebstoffs oder alternativ metallische Bondhügel auf dem Chip selbst gewährleisten das elektrische Verbindungsmedien für diese Methode. Zur Bildung der durch Druckbeaufschlagung im Eingriff befindlichen Kontakte sind thermische und/oder Härtungs-Schrumpfbelastungen in den Medien erforderlich.
- Bei einem Klebstoff-Bondverfahren, das in den Fig. 1A und 1B des U.S.-Patents Nr. 4 749 120, Hatada, beschrieben ist, werden die als Bondhügel bezeichneten metallischen Bondstellen 14 auf einem elektronischen Bauteil 10 wie folgt auf einer Platine 16 an eine Schaltkreisstruktur 20 angeschlossen: (1) Spenden eines isolierenden Klebstoffharzes 22 zwischen das mit Bondhügeln versehene Bauelement 10 und der Platine 16; (2) Ausrichten der Bondhügel 14 auf dem Bauelement auf entsprechende Bondstellen auf der Schaltungsstruktur 20; (3) Einwirkenlassen von Druck mittels des Werkzeugs 24 so, dass die Bondhügel 14 und die Schaltungsstruktur 20 zusammengepresst werden; (4) Einwirkenlassen entweder von Licht oder Wärme 28, um das isolierende Harz 22 zu verfestigen, und (5) Entlasten des Drucks nach dem Verfestigen des Harzes 22.
- In einer alternativen Ausführungsform, die in Fig. 2 des 120-er Patents von Hatada dargestellt ist, wird ein weiches, niedrigschmelzendes Metall 30 zwischen den Bondhügeln 14 und der Schaltungsstruktur 20 aufgebracht. Das Hatada- Patent führt in Spalte 4, Zeile 49-58 auf, dass das Metall 30, wenn das Bauelement 10 extremen Temperaturen oder mechanischen Kräften ausgesetzt wird, als Absorber dienen kann, wodurch die elektrische Verbindung zwischen den Bondhügeln 14 und der Platine 16 aufrecht erhalten wird.
- Die Hatada-Verfahren beruhen auf einem Schrumpfen des Klebstoffs, nicht auf einem Abschmelzen von Lötmittel, zur Bildung der elektrischen Verbindung zwischen den Bondhügeln und der Schaltung auf der Platine. Das Klebe-Bondverfahren bietet somit das Potential für Verbindungen mit feiner Teilung und überwindet viele der mit dem C4-Verfahren zusammenhängenden Schwierigkeiten. Das Schrumpfen des Klebstoffs führt zu unter Druckeinwirkung im Eingriff stehenden Verbindungen, die einer geringeren Spannung unterliegen als diejenigen, die mittels aufgeschmolzenen Lötmittel hergestellt werden. Darüber hinaus verkapselt der Klebstoff die Verbindungen und bietet Schutz vor Umgebungs- und mechanischen Belastungen.
- Unglücklicherweise bietet das Weglassen des Lötmittelaufschmelzschritts keinen Mechanismus zum Bewältigung von Defekten der Unterschiedlichkeit von Bondhügelhöhen, einer Unterschiedlichkeit von Bahnhöhen auf dem Substrat, einem Verziehen des Substrats und einer Ungleichmäßigkeit der Bonddruckverteilung. Hatada stellt in Spalte 1 des 120-er Patents fest, dass Defekte wie ein Mangel an Ebenheit der Platine die Zuverlässigkeit von Lötverbindungen beim C4-Verfahren beeinträchtigen können. Unter Berücksichtigung der bei diesem Verfahren als Substrate verwendeten starren Materialien mit hohem Modul (Glas, Keramik, Harz oder Metall, siehe Spalte 3, Zeile 37-41, Hatada) und aufgrund der Tatsache, dass die als Bondhügel-Materialien verwendeten Metalle (Au, Ag, Cu, Lötmittel) relativ geringe Fließgrenzen aufweisen, ist klar, dass plastische Verformungen der Bondhügel solche Defekte ausgleichen und die Zuverlässigkeit der elektrischen Verbindung aufrecht erhalten müssen. Eine plastische Verformung der Bondhügel bedingt jedoch oft inakzeptabel hohe Anforderungen an die Bondkraft. Darüber hinaus deuten beschleunigte Zuverlässigkeitstests darauf hin, dass die Fähigkeit der von Hatada beschriebenen Bedingungen eines unter Druckeinwirkung erfolgenden Eingriffs zum Ausgleich von Relaxationen und Spannungen in der Klebstoffmatrix beschränkt ist. Wenn Anordnungen integrierter Schaltungen mit hoher Dichte zuverlässig mit Schaltungsstrukturen elektrisch verbunden werden sollen, muss eine verklebte Schaltungsbaugruppe so konstruiert sein, dass Variationen der Bondhügelhöhe und des Bonddrucks über den Bondbereich ausgeglichen werden und zudem eine Verminderung der Bondkräfte ermöglicht wird.
- R. R. Tummula und E. J. Rymaszewski (Microelectronics Packaging Handbook, Van Norstrand Reinhold, 1989, S. 411-413) offenbaren ein Verfahren, das die Bereitstellung eines elektronischen Bauelements mit wenigstens einer Metall- Bondstelle und die Bereitstellung einer Substratanordnung mit einem aus einem Polymer mit einem Muster von Leiterbahnen bestehenden Substrat umfasst. Die Metall-Bondstellen sind auf die Leiterbahnen ausgerichtet, und eine Bondkraft wird zum Pressen der Bondstellen bis zum elektrischen Kontakt mit den Leiterbahnen einwirken gelassen.
- Die vorliegende Erfindung betrifft die Herstellung elektrischer "Flip-Chip-"Verbindungen, bei denen ein ungepacktes elektronisches Bauelement wie eine integrierte Schaltung (IC) mit der aktiven Seite nach unten direkt auf eine Schaltungsstruktur montiert wird, die auf eine Fläche eines verformbaren Substrats aufgebracht ist. Die elektrische Verbindung zwischen einem Bondelement auf der IC und dem Schaltungssubstrat wird mit einer Klebstoffzusammensetzung hergestellt und aufrecht erhalten. Die Erfinder der vorliegenden Erfindung haben gefunden, dass die nachteiligen Auswirkungen auf die elektrische Verbindung einer verklebten Schaltungsbaugruppe, die durch eine Unterschiedlichkeit der Höhe der Bondelemente auf der IC, eine Unterschiedlichkeit der Höhe der Schaltungsstruktur auf dem Substrat, einem Verziehen des Substrats und einer Ungleichmäßigkeit der Druckverteilung während des Verfahrens zum Bonden der IC auf die Schaltungsstruktur bewirkt werden, minimiert werden können, indem ein Schaltungs-Substratmaterial bereitgestellt wird, das dort, wo das IC-Bondelement die Schaltungsstruktur auf dem Substrat berührt, örtlich verformbar ist.
- In einem Aspekt macht die vorliegende Erfindung ein Verfahren zur Herstellung einer Substratbaugruppe zur Montage durch Kleben gebondeter mikroelektronischer Bauelemente verfügbar, die ein verformbares Substrat mit duktilen Metall-Leiterbahnen auf einer Fläche davon einschließt. Während des Vorgangs des Klebstoffbondens weist das Substrat, während die Bondelemente auf dem IC-Bauelement die Bahnen berühren, Materialeigenschaften auf, die ermöglichen, dass einzelne Bondelemente örtlich die Bahnen verformen, bis die verbundenen Elemente und Bahnen bis zu einem vorbestimmten Abstand in die Substratfläche eindringen. Diese örtliche Verformung im Substrat erzeugt eine "Wischwirkung" zwischen dem IC-Bondelement und der Leiterbahn, was zur Bildung eines innigen elektrischen Kontakts dazwischen mit einer hohen Unversehrtheit führt. Darüber hinaus gleicht die Verformung im Substrat Unterschiedlichkeiten der Höhe der Bondelemente und des auf die Bondflächen einwirkenden Verbindungsdrucks aus, ohne übermäßige Belastungen in den die elektrischen Kontakte umgebenden Materialien zu erzeugen.
- Das Material, aus dem das Substrat besteht, muss bei der Bondtemperatur örtlich verformbar sein, so dass die durch die Bondelemente verformten Leiterbahnen in einem Abstand in seine Oberfläche eindringen, der ausreichend ist, um eine zuverlässige elektrische Verbindung zwischen den Elementen und den Bahnen zu bilden. Vorzugsweise besteht das verformbare Substrat aus einem polymeren Material, dessen Glasübergangstemperatur (Tg) unterhalb derjenigen Temperatur liegt, bei der der zum Bonden der Baugruppe verwendete Klebstoff verarbeitet wird (hier als "Bondtemperatur" bezeichnet). Darüber hinaus ist bevorzugt, dass die Druckstreckgrenze bei der Bondtemperatur des polymeren Materials, aus dem das Substrat besteht, geringer als die Streckgrenze der Bondelemente auf der IC bei der Bondtemperatur ist. Dies ermöglicht die Bildung einer Bindung mit einer hohen Unversehrtheit mit geringeren Bindungskräften als denjenigen, die für die im Stand der Technik beschriebenen starren Substrate erforderlich sind.
- Die auf einer Fläche des Substrats abgeschiedenen, mit einer Struktur versehenen Leiterbahnen müssen aus einem duktilen, metallischen Material mit einer Dicke bestehen, die ausreichend ist, um eine im kleinen Maßstab erfolgende, auf eine kleine Stelle lokalisierte plastische Verformung bei der Bondtemperatur zu ermöglichen, ohne dass das Material reißt. Diese Materialeigenschaften ermöglichen, dass das IC-Bondelement anfänglich die Bahnen örtlich verformt und dann während des Bondverfahrens Teile davon in die Fläche des Substrats presst.
- Die vorliegende Erfindung macht ein Verfahren zur Herstellung einer durch Kleben gebondeten mikroelektronischen Schaltungsbaugruppe verfügbar, die außergewöhnlich stabile und zuverlässige elektrische Verbindungen zwischen der IC und der oben beschriebenen Substratbaugruppe aufweist.
- Beim Verfahren der Erfindung wird eine stapelförmige Konstruktion hergestellt, die eine elektronische Vorrichtung mit Metall-Bondstellen, eine Substratbaugruppe der Erfindung und einen Klebstoff umfasst. Die Metall-Bondstellen sind auf die strukturierten Leiterbahnen auf der Substratbaugruppe ausgerichtet, und der Klebstoff wird durch ein geeignetes, im Fachgebiet bekanntes Verfahren versteift. Eine Bindungskraft wird auf den Stapel einwirken gelassen, um die Bondstellen in einen elektrischen Kontakt it den Leiterbahnen zu pressen, so dass die Bahnen sich bis zu einem vorbestimmten Abstand in die Oberfläche des Substrats erstrecken.
- Die verformbare Substratbaugruppe ermöglicht die Bildung hochgradig zuverlässiger Flip-Chip-Verbindungen bei geringen Bindungskräften als denjenigen, die für herkömmliche, starre Substanzen erforderlich sind. Darüber hinaus gleicht die verformbare Beschaffenheit der in der Erfindung verwendeten Substratmaterialien Ungleichmäßigkeiten der IC-Bondstellen und der Schaltungsstrukturen aus, ohne dass sich lokalisierte Belastungsbereiche bilden, die die elektrische Verbindung nach wiederholten Relaxationen und Spannungen in der Klebstoffmatrix zwischen der IC und dem Substrat verschlechtern können.
- Fig. 1A ist eine schematische Teilansicht der im Verfahren der vorliegenden Erfindung verwendeten Komponenten;
- Fig. 1B ist eine schematische Teilansicht des Verfahrens der Erfindung, in der eine Verbindung zwischen einem IC-Bondhügel und einer Leiterbahn auf einer Substratbaugruppe dargestellt ist;
- Fig. 1C ist eine schematische Teilansicht des Verfahrens der Erfindung, die eine fertige Bindung zwischen einem IC-Bondhügel und einer Leiterbahn auf einer Substratbaugruppe darstellt;
- Fig. 2A ist ein Diagramm, das die Ergebnisse der Umgebungstests der in Beispiel 1 hergestellten elektronischen Schaltungsbaugruppen zeigt;
- Fig. 2B ist ein Diagramm, das die Ergebnisse der Umgebungstests der in Beispiel 2 hergestellten elektronischen Schaltungsbaugruppen zeigt;
- Fig. 3A ist ein Diagramm, das die Ergebnisse der Umgebungstests der in Beispiel 3 hergestellten elektronischen Schaltungsbaugruppen zeigt;
- Fig. 3B ist ein Diagramm, das die Ergebnisse der Umgebungstests der in Beispiel 4 hergestellten elektronischen Schaltungsbaugruppen zeigt;
- Fig. 4 ist eine elektronenmikroskopische Aufnahme eines Abschnitts eines Bondhügels auf einem 3M-D120X-Testchip mit einer Vergrößerung von 500 ·, aufgenommen vor dem Bondverfahren;
- Fig. 5 ist eine elektronenmikroskopische Aufnahme mit einer Vergrößerung von 18 · eines "schmalen" MCC-Testchips, der für die elektronischen Bauelemente, die durch Kleben an die Substratbaugruppen gebondet werden können, repräsentativ ist;
- Fig. 5B ist eine elektronenmikroskopische Aufnahme mit einer Vergrößerung von 150 · einer Reihe Bondhügel auf dem Testchip von Fig. 5A;
- Fig. 5C ist eine elektronenmikroskopische Aufnahme mit einer Vergrößerung von. 400 · einer Reihe Bondhügel auf dem Testchip von Fig. 5A;
- Fig. 5D ist eine elektronenmikroskopische Aufnahme mit einer Vergrößerung von 1500 · einer Reihe Bondhügel auf dem Testchip von Fig. 5A;
- Fig. 6A ist eine elektronenmikroskopische Aufnahme mit einer Vergrößerung von 50 ·, in der die Leiterbahnen auf einer Substratbaugruppe getrennt von den Bondhügeln auf dem 3M-D120X-Testchip nach dem in Beispiel 1 beschriebenen Bondverfahren dargestellt sind;
- Fig. 6B ist eine elektronenmikroskopische Aufnahme mit einer Vergrößerung von 50 ·, in der die Bondhügel auf dem 3M-D120X-Testchip getrennt von Leiterbahnen auf der Substratbaugruppe nach dem in Beispiel 1 beschriebenen Bondverfahren dargestellt sind;
- Fig. 7A ist eine elektronenmikroskopische Aufnahme mit einer Vergrößerung von 100 ·, in der die Leiterbahnen auf einer Substratbaugruppe getrennt von den Bondhügeln auf dem 3M-D120X-Testchip nach dem in Beispiel 1 beschriebenen Bondverfahren ohne Verwendung eines Klebstoffs dargestellt sind;
- Fig. 7B zeigt einen Teil der Leiterbahnen von Fig. 7A bei 1000 ·;
- Fig. 7C ist eine elektronenmikroskopische Aufnahme mit einer Vergrößerung von 100 ·, in der die Bondhügel auf dem 3M-D120X-Testchip getrennt von Leiterbahnen auf der Substratbaugruppe nach dem in Beispiel 1 beschriebenen Bondverfahren ohne Verwendung eines Klebstoffs dargestellt sind;
- Fig. 7D zeigt einen Teil der Bondhügel von Fig. 7C bei 1000 ·;
- Fig. 8A ist eine elektronenmikroskopische Aufnahme mit einer Vergrößerung von 190 · der auseinandergezogenen Verbindung von Fig. 7A, wobei die Probe um 70º von der Vertikalen gedreht wurde;
- Fig. 8B ist eine elektronenmikroskopische Aufnahme mit einer Vergrößerung von 200 · der auseinandergezogenen Verbindung von Fig. 7C, wobei die Probe um 70º von der Vertikalen gedreht wurde;
- Fig. 9A ist eine elektronenmikroskopische Aufnahme mit einer Vergrößerung von 800 ·, in der die Leiterbahnen auf einer Substratbaugruppe getrennt von den Bondhügeln auf dem 3M-D120X-Testchip nach dem in Beispiel 1 beschriebenen Bondverfahren dargestellt sind;
- Fig. 9B ist eine elektronenmikroskopische Aufnahme mit einer Vergrößerung von 800 ·, in der die Bondhügel auf dem 3M-D120X-Testchip getrennt von den Leiterbahnen auf einer Substratbaugruppe nach dem in Beispiel 1 beschriebenen Bondverfahren dargestellt sind;
- Fig. 10A ist eine elektronenmikroskopische Aufnahme mit einer Vergrößerung von 5000 ·, in der die auseinandergezogene Verbindung von Fig. 7A dargestellt ist;
- Fig. 10B ist eine elektronenmikroskopische Aufnahme mit einer Vergrößerung von 5000 ·, in der die auseinandergezogene Verbindung von Fig. 7C dargestellt ist;
- Fig. 11A ist eine elektronenmikroskopische Aufnahme mit einer Vergrößerung von 500 ·, in der ein Querschnitt eines Bondhügels dargestellt ist, der mit einer Bindungskraft von 133 N mit einer Leiterbahn auf einer Substratbaugruppe verbunden wurde;
- Fig. 11B ist eine elektronenmikroskopische Aufnahme der Verbindung von Fig. 11A mit einer Vergrößerung von 1000 ·;
- Fig. 11C ist eine elektronenmikroskopische Aufnahme mit einer Vergrößerung von 500 ·, in der ein Querschnitt eines Bondhügels dargestellt ist, der mit einer Bindungskraft von 200 N mit einer Leiterbahn auf einer Substratbaugruppe verbunden wurde;
- Fig. 11D ist eine elektronenmikroskopische Aufnahme der Verbindung von Fig. 11C mit einer Vergrößerung von 1000 ·;
- Fig. 11E ist eine elektronenmikroskopische Aufnahme mit einer Vergrößerung von 500 ·, in der ein Querschnitt eines Bondhügels dargestellt ist, der mit einer Bindungskraft von 267 N mit einer Leiterbahn auf einer Substratbaugruppe verbunden wurde;
- Fig. 11F ist eine elektronenmikroskopische Aufnahme der Verbindung von Fig. 11E mit einer Vergrößerung von 1000 ·;
- Die Fig. 12A-12D sind elektronenmikroskopische Aufnahmen mit einer Vergrößerung von 500 ·, in denen Querschnitte der durch Kleben gebondeten Baugruppen von Beispiel 5 dargestellt sind;
- Die Fig. 12E-12H sind optische Mikroaufnahmen mit einer Vergrößerung von 200 ·, in denen Querschnitte dargestellt sind, die denjenigen der Fig. 12A-12D entsprechen;
- Fig. 12I ist eine rasterelektronenmikroskopische Aufnahme im Rückstreumodus mit einer Vergrößerung von 600 ·, in der die Wischwirkung dargestellt ist, die auftritt, wenn sich die Kante des Bondhügels verformt und die Leiterbahn streckt; und
- Fig. 13 ist ein Diagramm des Anschlusswiderstands der vier Sonden (Bereich und Mittelwert) für jede der acht Ebenen der Testmatrix von Beispiel 5 als Funktion der kumulativen Stunden der Umgebungseinwirkung.
- In einer mikroelektronischen Schaltungsbaugruppe, die gemäß des Verfahrens der Erfindung hergestellt wurde und in Fig. 1 veranschaulicht ist, ist ein integriertes Schaltungselement (z. B. ein IC-Chip) 10 dargestellt, der eine Siliciumbasis 12 einschließt, an dem wenigstens eine Elektrodenmontagestelle 14 angebracht ist. Die Elektrodenmontagestelle 14 besteht normalerweise aus einer mehrschichtigen metallischen Folie, die aus Aluminium, Chrom, Kupfer oder derartigen metallischen Materialien besteht. Wenigstens ein Metall-Bondelement 16, hier als Bondhügel bezeichnet, ist an der Elektrodenmontagestelle 14 angebracht und erstreckt sich bis zu einem Abstand B über eine Fläche davon (in der vorliegenden Anmeldung als "Bondhügelhöhe" bezeichnet, die von etwa 3 bis etwa 40 um reicht), wodurch eine elektrische Verbindung zum IC-Chip 10 erhalten wird. Der Metall-Bondhügel besteht normalerweise aus einem metallischen Material wie beispielsweise Gold, Silber, Kupfer, Lötmittel und verträglichen Legierungen daraus. Die Elektrodenmontagestelle 14 und die Bondhügel 16 sind mittels wohlbekannter photolithographischer und elektrochemischer Beschichtungsverfahren, die hier nicht weiter diskutiert werden, auf die Basis 12 aufgebracht.
- Eine verformbare Substratbaugruppe 18 umfasst ein Substrat 20 der Dicke S mit einer Schaltungsstruktur 22 auf einer seiner Flächen. Die Schaltungsstruktur 22 besteht aus einer Anordnung duktiler Metallbahnen der Gesamtdicke T. Die Bahnen können aus einer einzigen Grundschicht 24 aus Kupfer, Silber, Gold, Aluminium, Lötmittel und dergleichen bestehen, die direkt auf das Substrat aufgetragen werden. Gegebenenfalls kann eine zusätzliche Oberflächenschicht 26, gewöhnlich aus Gold, durch elektrochemische Beschichtung auf die Grundschicht 24 aufgebracht werden, um eine Oxidation der Grundschicht 24 zu verhindern. Die Oberflächenschicht 26 ist vorzugsweise auf das Metall des Bondhügels 16 auf der IC abgestimmt, um die Bildung einer Schmelzbindung zwischen identischen Metallen zu fördern. In der vorliegenden Anmeldung bezieht sich die Gesamtdicke T auf die vereinigte Dicke der Grundschicht 24 und der zusätzlichen Oberflächenschicht 26, sofern vorhanden.
- Ein isolierendes Klebstoffmaterial 30 ist zwischen der IC 10 und der Substratbaugruppe 18 positioniert. Der Klebstoff kann auf einer Unterseite der IC abgeschieden oder auf der Oberfläche der Substratbaugruppe 18 auf der Schaltungsstruktur 22 bereitgestellt werden. Beim Klebstoff 30 kann es sich um eine Flüssigkeit oder ein Folienmaterial handeln, und er kann durch chemisches Vernetzen versteift werden, das durch im Fachgebiet wohlbekannte Mittel induziert wird.
- Wie in Fig. 1B dargestellt ist, wird nach der Ausrichtung der Bondhügel 16 auf die Leiterbahnen 22 ein nach unten gerichteter Druck in Richtung des Pfeils 40 auf die IC 10 ausgeübt. Wenn der Bondhügel 16 die Leiterbahnen 22 berührt, wird der Klebstoff 30 nach außen gedrückt und im wesentlichen vom Bereich zwischen dem Metall-Bondhügel 16 und den Leiterbahnen 22 entfernt. Der Klebstoff wird dann durch geeignete Mittel wie beispielsweise Wärmeeinwirkung versteift. Bei der Verbindungstemperatur wird das Substrat 20 im Bereich unter jedem der verbundenen Bondhügel 16 und der Bahn 22 lokal verformbar. Der auf die IC10 ausgeübte Druck bewirkt, dass der Bondhügel 16 auf das Bondelement drückt, die duktile Bahn 22 sich verformt und die verformte Bahn 22 in die Oberfläche des Substrats 20 eindringt. Bei der Verformung der Bahn 22 kann sich ein Teil des Bondhügels 16 auch unterhalb der Oberfläche des Substrats 20 befinden.
- Wie in Fig. IC dargestellt ist, verformt sich die Bahn 22, indem sie sich gleichzeitig biegt und streckt, während sie die Kanten des Bondhügels 16 berührt und sich nach oben und entlang des äußeren Rands des Bondhügels an diesem herum bewegt. Obwohl nicht gewünscht wird, sich auf eine Theorie festzulegen, wird angenommen, dass die Verformung der Bahn 22 eine lokalisierte "Wischwirkung" ergibt, die Oxidation vom äußeren Rand des Bondhügels entfernt. Die Verformung der Bahn 22 erhöht auch die Kontaktfläche zwischen der Bahn 22 und dem Bondhügel 16, wodurch die Qualität und die Zuverlässigkeit der elektrischen Verbindung verstärkt werden. In Abhängigkeit von der auf die IC und das Substrat einwirkenden Kontaktkraft kann die Verformung der Bahn 22 auch den Rand des Bondhügels 16 leicht verformen, wodurch die Qualität der elektrischen Verbindung weiter verbessert wird. Der mit der Bahn 22 verbundene Bondhügel 16 dringt schließlich in einem vorbestimmten Abstand D in die Oberfläche des Substrats 20 ein, wodurch sichergestellt ist, dass eine zuverlässige elektrische Verbindung zwischen der IC und dem Schaltungssubstrat hergestellt wurde.
- Es gibt eine komplexe und schwierig zu formulierende wechselseitige Beziehung von Variablen, die die Verformung der duktilen Metall-Leiterbahnen beim Verbiegen und Strecken am Rand der Bondhügel quantitativ beschreibt. Obwohl nicht gewünscht wird, sich auf eine Theorie festzulegen, nehmen die Erfinder der vorliegenden Erfindung an, dass für eine Bondhügel/Bahn-Grenzfläche mit bekannter Geometrie, eine spezifizierte, Höhe der Bindungskraft und einen gegebenen Klebstoff wichtige Variablen die Zusammensetzung des Substrats und die Dicke der Bahnen einschließen.
- Das Substrat 20 kann aus jedem Material bestehen, das bei der Verbindungstemperatur ausreichend verformbar ist, damit die verbundenen Bahnen 22 und/oder Bondhügel 16 während des Bondvorgangs bis zu einem vorbestimmten Abstand unterhalb seiner Oberfläche zur Bildung einer zuverlässigen elektrischen Verbindung eindringen können. Bei der Verbindungstemperatur kann es sich in der vorliegenden Erfindung um jede Temperatur handeln, die die mit dem Substrat zu verbindende IC nicht beschädigt, und sie reicht gewöhnlich von etwa 50ºC bis etwa. 200ºC. Vorzugsweise beträgt die Verbindungstemperatur 70ºC bis etwa 180ºC, am meisten bevorzugt etwa 130ºC bis etwa 160ºC.
- Das Substrat besteht vorzugsweise aus einem verformbaren, polymeren Material. Die als Substrate brauchbaren Polymere haben eine Glasübergangstemperatur (Tg) unterhalb der Verbindungstemperatur auf. Der hier verwendete Begriff "Glasübergangstemperatur (Tg)" ist als die Temperatur (in Wirklichkeit ein enger Temperaturbereich) definiert, bei der in amorphen Polymeren ein Phasenübergang der 2. Ordnung erfolgt. Oberhalb der Tg sind Polymere weiche, biegsame, kautschukartige Materialien, und unterhalb der Tg sind sie umgekehrt harte, starre Kunststoffe, die sich wie Glas verhalten. Die unbekannte Tg eines gegebenen, amorphen Polymers kann mit einer Vielzahl Methoden bestimmt werden, und die Differentialscanning-Kalorimetrie (DSC) ist bevorzugt.
- Bevorzugte Substratpolymere sind diejenigen, deren Tg etwas unterhalb der Verbindungstemperatur liegt. Beispiele für geeignete verformbare Polymere umfassen, ohne darauf beschränkt zu sein, Poly(ethylenterephthalat) (PET, Tg = etwa 342 K), Poly(ethylen-1,4-naphthanat), (1,4-PEN, Tg = etwa 337 K), Poly(ethylen-1,5-naphthanat), (1,5-PEN, Tg = etwa 344 K), Poly(ethylen-2,6- naphthanat), (2,6-PEN, Tg = etwa 386 K), Poly(ethylen-2,7-naphthanat), (2,7- PEN, Tg = etwa 392 K) und syndiotaktisches Poly(styrol). Ein besonders bevorzugtes Substratmaterial ist PET, wobei gewöhnlich davon ausgegangen wird, das es im amorphen Zustand eine Tg von etwa 342 K aufweist. Wenn es in Form einer kristallinen, orientierten Folie vorliegt, kann die Tg von PET bis zu etwa 398 K betragen.
- Alternativ beschreibt der hier verwendete Begriff "verformbar" ein Polymer, das bei der Verbindungstemperatur ausreichend fließfähig ist, um ein Eindringen der verformten Leiterbahn um wenigstens etwa 1-2 um, vorzugsweise etwa 2- 5 um, in die Substratoberfläche zu ermöglichen (siehe Abstand D in Fig. 1C). Normalerweise wird das Substrat als Polymerfolie mit einer Dicke (siehe S in Fig. 1A) von etwa 10 um bis etwa 100 um, vorzugsweise etwa 10 um bis etwa 50 um bezogen, und das Material, aus dem die Folie besteht, sollte ein Eindringen der Bahn bis zu einem D/S-Abstand von wenigstens etwa 5% der Substratdicke ermöglichen. Wenn die Höhe des Bondhügels (siehe B in Fig. 1A) in Betracht gezogen wird, sollte das Material, aus dem das Substrat besteht, ein Eindringen der Leiterbahn bis zu einem D/B-Abstand von wenigstens etwa 3% bis etwa 5% der Bondhügelhöhe ermöglichen.
- Das Polymer, aus dem das Substrat besteht, sollte eine Druck-Streckgrenze bei der Verbindungstemperatur aufweisen, die geringer als der Druck ist, der während des Bondverfahrens durch die verbundenen Bondhügel und Bahnen durch die Leiterbahn übertragen wird. Dieser Parameter ist ein Maß dafür, wie leicht das Polymer nachgibt und um die sich nähernden verbundenen Bahnen und Bondhügel und davon weg fließen kann. Gewöhnlich wird die Druck- Streckgrenze einer PET-Folie mit etwa 8000 bis etwa 2000 psi (55-140 MPa) bei Raumtemperatur angegeben. Bei den orientierten, kristallinen, chemisch vernetzten oder faserverstärkten Polymeren, die als Schaltungssubstrate in der vorliegenden Erfindung verwendet werden können, sind Druck-Streckgrenzen jedoch schwer zu messen. In solchen Fällen kann die Druckfestigkeit des Polymers (gemessen gemäß ASTM-695, wobei eine Temperatur von 23ºC ± 2ºC vorgeschrieben ist) als grobe Richtlinie für die Druck-Streckgrenze dienen. Die in der Erfindung brauchbaren verformbaren Substrate weisen Druckfestigkeiten bei Raumtemperatur von weniger als etwa 175 MPa, vorzugsweise weniger als etwa 125 MPa, gemessen gemäß ASTM-695, auf.
- Die in der vorliegenden Erfindung verwendeten Polymere können gegebenenfalls eine kleine Menge Füllstoffe wie Pulver, Pigmente, Flocken, gehäckselte Fasern und dergleichen in Konzentrationen enthalten, die gewöhnlich gering sind, so dass die Füllstoffe die Verformbarkeit des Polymers nicht wesentlich beeinflussen.
- Die Leiterbahnen, die zur Bildung der Substratbaugruppe auf eine Fläche des Substrats aufgetragen werden, bestehen aus einem duktilen Metall. Der hier verwendete Begriff "duktiles Metall" ist als jedes metallische Material definiert, das bei den Verbindungstemperaturen und -drücken der vorliegenden Erfindung plastisch verformt werden kann, ohne zu reißen. Beispiele für duktile Metalle, die in der vorliegenden Erfindung brauchbar sind, umfassen, ohne darauf beschränkt zu sein, Kupfer, Gold, Silber, Aluminium, Zinn, Blei, Zink und verträgliche Legierungen davon. Kupfer ist das bevorzugte Bahnmaterial. Die Dicke der auf das verformbare Substrat aufgetragenen duktilen Metallbahnen kann in Abhängigkeit von der vorgesehenen Anwendung weit variieren, normalerweise sind die Bahnen einschließlich optionaler Oberflächenschichten, die auf die Grundschicht aufgetragen werden, um die Verträglichkeit mit dem Bondhügel-Material zu gewährleisten, etwa 1 um bis etwa 10 um dick, vorzugsweise etwa 2 um bis etwa 8 um dick, am meisten bevorzugt etwa 2 um bis etwa 5 um dick. Die optionale Schicht, die zur Herstellung einer Verträglichkeit mit dem Bondhügel verwendet werden kann, beträgt normalerweise ein Viertel der Dicke der an die Substratoberfläche angrenzenden Grundschicht. Die optionale Oberflächenschicht kann aus jedem metallischen Material bestehen, das mit dem Bondhügel-Material verträglich ist, und besteht vorzugsweise aus Gold.
- Die Klebstoffe in der vorliegenden Erfindung können in Abhängigkeit von der vorgesehenen Anwendung weit variieren, und jeder isolierende Klebstoff, der bei der Verbindungstemperatur leicht fließfähig ist, kann eingesetzt werden. Als "leicht fließfähig" ist ein Klebstoff definiert, der bei Temperaturen oberhalb seiner Tg leicht aus den Kontaktbereichen verdrängt werden kann, wodurch ein sauberer elektrischer Metall-Metall-Kontakt an der Grenzfläche zwischen dem Bondhügel und der dazugehörigen Leiterbahn erhalten wird. Der Klebstoff ist normalerweise ein Harz, das durch Wärme, aktinische Strahlung (d. h. ultraviolettes Licht), Teilchenstrahlen (d. h. Elektronenstrahlen) oder einen Phasenübergang innerhalb des Klebstoffs (d. h. von amorph zu kristallin) verfestigt werden kann. Jedes der obigen Mittel kann in Kombination mit einem Härtungsmittel wie einer organometallischen Verbindung verwendet werden. Brauchbare Klebstoffe umfassen diejenigen mit einer Epoxygruppe, einer Acrylgruppe, einer Silicongruppe, einer Butadiengruppe, einer modifizierten Acrylatgruppe, einer Cyanatestergruppe und verträgliche Mischungen davon, Bevorzugte Klebstoffe umfassen Epoxyharze, Phenoxyharze und verträgliche Mischungen davon.
- Die in der vorliegenden Erfindung verwendeten Klebstoffe können gegebenenfalls leitfähige Teilchen enthalten. Die leitfähigen Teilchen können in jeder Menge vorhanden sein, vorzugsweise sollte die Menge an leitfähigen Teilchen im Klebstoff nicht dazu führen, dass der Klebstoff isotrop leitfähig wird. Normalerweise werden etwa 5 Gew.-% bis etwa 30 Gew.-%, vorzugsweise etwa 10 Gew.- % bis etwa 20 Gew.-% leitfähige Teilchen in den Klebstoffen der Erfindung verwendet.
- Die vorliegende Erfindung schließt ein Verfahren zur Herstellung einer durch Kleben gebondeten mikroelektronischen Baugruppe und Verwendung der oben beschriebenen Substratbaugruppe ein. Wie in Fig. 1 schematisch gezeigt ist, umfasst das Verfahren der Erfindung die Bereitstellung eines Elektronik-Bauelements mit wenigstens einem metallischen Bondhügel und ein verformbares Substrat, wobei sich auf einer Fläche davon eine aus leitfähigen Metall-Leiterbahnen bestehende Schaltungsstruktur befindet. Ein verfestigbarer, isolierender Klebstoff, vorzugsweise in Form einer Folie, wird dann zwischen den IC-Bondhügeln und der Substratbaugruppe positioniert, wodurch ein aus Schichten bestehender Stapel gebildet wird.
- Die Bondhügel auf der IC werden dann auf ihre dazugehörigen Leiterbahnen auf der Substratbaugruppe ausgerichtet. Die Ausrichtung erfolgt normalerweise mittels eines Flip-Chip-Bondgeräts, einer Präzisionspresse, die eine sehr genaue Ausrichtung des aus der IC, der Klebstofffolie und der verformbaren Substratbaugruppe bestehenden Stapels gewährleistet. Das Flip-Chip-Bondgerät verfügt auch über eine Vorrichtung zur genauen Regelung der auf den Stapel einwirkenden Kraft und Temperatur. Häufig erfolgt die Ausrichtung des IC-Chips, der Klebstofffolie und der Substratbaugruppe mittels eines Video-Mikroskops. Chip-Bondgeräte sind im Fachgebiet wohlbekannt und von RD Automation, Piscataway, NJ; Hughes Bonding Equipment Products, Carlsbad, CA; und Micro Robotics Systems, Inc., Chelmsford, MA, kommerziell erhältlich.
- Nachdem der IC-Chip, die Klebstofffolie und die Schaltung ausgerichtet sind, wird der Stapel durch Einwirkenlassen einer Verbindungskraft gebondet. Die im Verfahren der Erfindung eingesetzte Verbindungskraft kann in Abhängigkeit vom verwendeten Material, dem Klebstoff, der Dicke und Zusammensetzung der Leiterbahnen und der Verbindungstemperatur weit variieren, reicht typischerweise aber von etwa 50 bis etwa 500 N. Dann wird der Klebstoff durch eine der oben aufgeführten, wohlbekannten Techniken, die Wärme, aktinische Strahlung (d. h. ultraviolettes Licht), Teilchenstrahlen (d. h. Elektronenstrahlen) oder einen Phasenübergang innerhalb des Klebstoffs (d. h. von amorph zu kristallin) einschließen können, verfestigt. Von diesen Verfestigungstechniken ist die Wärmehärtung bevorzugt, und für den Zweck der Klarheit der folgenden Diskussion wird angenommen, dass die Wärmehärtung als Technik zur Härtung des Klebstoffs ausgewählt wurde.
- Die Verbindungskraft kann einwirken gelassen werden, während der Stapel Raumtemperatur oder etwa Raumtemperatur aufweist, kann einwirken gelassen werden, während der Stapel oder Teile des Stapels auf die Verbindungstemperatur erwärmt werden, um mit der Verfestigung des Klebstoffs zu beginnen, oder sie kann bei der Verbindungstemperatur einwirken gelassen werden. Der Bondbereich wird dann vorzugsweise schnell, vorzugsweise innerhalb eines Zeitraums von weniger als etwa 10 s, von Raumtemperatur bis auf die Verbindungstemperatur erwärmt. Der Bondbereich wird für einen vorbestimmten Zeitraum, vorzugsweise zusätzliche 20 s, auf der Verbindungstemperatur gehalten. Während dieses Zeitraums fließt der Klebstoff um die IC-Bondhügel, die Bondhügel durchdringen den Klebstoff, und die IC-Bondhügel werden in Kontakt mit den Leiterbahnen auf der Substratbaugruppe gepresst, wodurch eine Reihe Bondstellen gebildet wird. Wie in den Fig. 1B und 1C veranschaulicht ist, werden die Bahnen um den sich fortbewegenden Bondhügel duktil verformt und dringen einen vorbestimmten Abstand D in die Oberfläche des Substrats ein. Variationen der Bondhügelhöhe B und Variationen der Dicke T der Leiterbahnen können dazu führen, dass einzelne Bahnen mit leicht verschiedenen Abständen D in die Oberfläche des Substrats eindringen, wodurch zuverlässige elektrische Verbindungen zwischen der IC und den Leiterbahnen erreicht wird. Wie jedoch oben festgestellt wurde, beträgt der Eindringabstand D der Bahnen wenigstens etwa 1-2 um, vorzugsweise wenigstens etwa 5 um für jeden der miteinander verbundenen Bondhügel und Bahnen.
- Nachdem die verbundenen Bondhügel und Bahnen in die Oberfläche des Substrats gedrückt sind, wodurch eine elektrische Verbindung zwischen der IC und der Schaltungsstruktur gebildet wird, und der Klebstoff sich verfestigt, werden die Bondbereiche abgekühlt, vorzugsweise, bis die Temperatur etwa 80ºC oder weniger erreicht. Der Kühlvorgang kann unter der vollen Verbindungskraft durchgeführt werden oder die Verbindungskraft kann vor Beginn des Abkühlvorgangs entlastet werden, wenn der Klebstoff sich vor dem Abkühlen vollständig verfestigt. Die Verbindungskraft wird dann entlastet, und die Schaltungsbaugruppe kann getestet und ausgewertet werden.
- Die vorliegende Erfindung wird weiterhin unter Bezugnahme auf die folgenden Beispiele beschrieben.
- Für alle Beispiele wurde derselbe Silicium-Testchip mit der Bezeichnung 3M- D120X verwendet. Die Größe dieses Chips beträgt 6,7 · 6,7 · 0,5 mm, und er enthält 120 Bondinseln, die sich Mittenabständen von 200 um um den Rand des Chips erstrecken. Alle Inseln sind mit Gold-Bondhügeln versehen. Die Größe alle Bondhügel beträgt 100 um · 100 um · 30 um, und das Gold ist elektroplattiert und vollständig getempert.
- In den Beispielen wurden zwei Substrattypen verwendet. Das erste Substratmaterial, eine Ausführungsform des Substratmaterials der Erfindung, bestand aus einer 25 um dicken Poly(ethylenterephthalat)- (PET-)Grundfolie, wobei auf eine ihrer Flächen eine Cu-Testschaltung aufgetragen war, die speziell für den 3M- D120X-Testchip entworfen worden war. Die Dicke der Cu-Bahnen betrug etwa 2 um, und auf das Cu war eine Au-Oberflächenbahn mit einer Dicke von etwa 0,5 um elektroplattiert. Der spezifische Widerstand dieser Leiterbahnen betrug etwa 10 mΩ/², und die Bahnen wurden mittels Schaltungs-Herstellungsverfahren hergestellt, die den Fachleuten wohlbekannt sind.
- Das zweite, in den Vergleichsbeispielen unten verwendete Substrat bestand aus einem 1 mm dicken Träger aus Natronkalkglas, auf dem sich eine Test-Leiterbahn aus Indium-Zinnoxid (ITO) befand, die speziell für den 3M-D120X-Testchip entworfen worden war. Die ITO-Leiterbahnen wiesen einen spezifischen Oberflächenwiderstand von etwa 30 Ω/² auf,
- In den Beispielen wurden zwei Klebstofftypen verwendet. Der erste, unten als LT-1U bezeichnete Klebstoff enthielt keine leitfähigen Teilchen. Der zweite, unten als LT-1F bezeichnete Klebstoff war mit dem ersten Klebstoff identisch mit der Ausnahme, dass er 12 Gew.-% (6 Vol.-%) eines leitfähigen Pulvers enthielt, das unter der Handelsbezeichnung 20GNR4.6EH von JCI, Inc., erhältlich ist. Dieses Pulver besteht aus Kunststofftelichen mit einem Durchmesser von 5 um, die mit einer Ni- und Au-Beschichtung mit einer Konzentration von 20 Gew.-% metallisiert sind. Der gefüllte Klebstoff enthielt nicht genug leitfähiges Material, um eine isotrope Leitfähigkeit zu erreichen.
- Die Klebstoffe LT-1U und LT-1F wurden in Folienform geliefert. Die Klebstoffe bestanden aus einem Blend aus warmhärtenden Epoxyharzen mit einem thermoplastischen Phenoxyharz in einem Verhältnis von etwa 1 : 1 und wurden unter Verwendung der im U.S.-Patent Nr. 4 769 399, Schenz, offenbarten Materialien und Methoden hergestellt. Die Verfestigung (z. B. Härtung) der Klebstoffe wurde mit einem bevorzugten thermisch initiierten Katalysatorsystem katalysiert, das im U.S.-Patent 5 362 421, Kropp et al., offenbart ist. Die Verwendung dieses Katalysatorsystems ermöglichte ein sehr schnelles Härten in etwa 10 bis 20 s bei Verbindungstemperaturen im Bereich von etwa 130ºC bis etwa 140ºC. Bei den Klebstoffformulierungen handelte es sich bei Raumtemperatur um leicht klebrige Folien. Wenn die Folie auf etwa 110ºC bis etwa 140ºC erwärmt wurde, erweichte sie und floss und härtete dann schnell zu einem glasartigen, festen, warmgehärteten Harz. Nach dem Härten wiesen die LT-1-Klebstoffe eine Tg von etwa 130ºC bis 140ºC auf.
- Alle Flip-Chip-Bonds wurden auf einem oben beschriebenen Flip-Chip-Bondgerät hergestellt, und die Ausrichtung der auf dem Testchip befindlichen Bondhügel auf die Leiterbahnen erfolgte mittels eines Video-Mikroskops. Beim Bondverfahren wurde anfänglich die volle Verbindungskraft, die gemäß der Beschreibung unten variiert wurde, auf die ausgerichteten Teile bei oder nahe der Raumtemperatur einwirken gelassen. Sobald die volle Kraft einwirkte, wurde der Bondbereich innerhalb von etwa 5 bis 10 s auf 130-140ºC erwärmt, und dann wurde der Bondbereich weitere 20 s auf dieser Temperatur gehalten. Die Proben wurden dann unter vollem Druck abgekühlt, bis die Temperatur 80ºC oder weniger erreichte.
- Die Proben-Schaltungsbaugruppen wurde dann zu Haltbarkeitstests in eine Klimakammer eingebracht. Zu bezeichneten verschiedenen Zeitpunkten wurden die Testproben aus der Klimakammer entnommen, und ein im Fachgebiet wohlbekannter Vierpunkt-Widerstandstest wurde durchgeführt, um den Kontaktwiderstand der elektrischen Verbindung zwischen Bondhügel und Leiterbahn zu messen. Die Konstruktion des Testchips und der Testsubstrate wurden so entworfen, dass von den 120 Inseln auf dem Chip 38 ziemlich genau für den Verbindungswiderstand mittels einer Vierpunkt-Messtechnik mit Sonden zugänglich waren. Von den verbleibenden 82 Inseln wurden 80 zur Bildung eines Kaskadenstromkreises verwendet, so dass alle 80 Inseln in Reihe mit einer einzigen Messung untersucht werden konnten. Tests auf Kurzschlüsse zwischen benachbarten Inseln waren mit diesen Testsubstraten ebenfalls möglich. Beim PET-Testsubstrat umfasste jede Vierpunkt-Widerstandsmessung etwa 2 Quadrate oder 0,020 Ω Außenwiderstand.
- Beispiel 1 demonstriert das Bondverfahren der Erfindung und macht die gemäß dem Verfahren der Erfindung hergestellten, gebondeten Schaltungsbaugruppen verfügbar. 10 Proben wurden aus den Cu/PET-Substratbaugruppen und den oben beschriebenen LT-1U-Klebstoffen hergestellt. 2 Proben wurden jeweils bei vier verschiedenen Verbindungskräften gebondet: 67, 133, 200 und 267 N. Diese gebondeten Proben wurden für einen Zeitraum von bis zu 1000 h bei 60ºC/95% relativer Feuchtigkeit gebunden und periodisch auf die Stabilität des Verbindungswiderstands überwacht. Diese Proben wurden bei 60ºC statt bei 85ºC gealtert, weil befürchtet wurde, dass das PET-Substrat sich unter den extremeren Alterungsbedingungen ziemlich schnell zersetzen würde. Bei allen Verbindungskräften und über den Testzeitraum von 1000 h blieben die Bondleitungen frei von Delaminierung.
- Die Ergebnisse für die Umgebungstests für die Untersuchung der Schaltungsbaugruppen von Beispiel 1 sind in Fig. 2A aufgeführt. Das Eindringen der verbundenen Bondhügel und Bahnen in die Oberfläche des verformbaren Substrats erzeugt eine Schaltungsbaugruppe mit sehr gleichmäßigen Verbindungswiderständen sowie einer hervorragenden Verbindungsstabilität sogar dann, wenn Variationen der Bondhügelhöhe und der Bahnendicke in Betracht gezogen werden. Diese gleichmäßig gute Qualität wird bei Verbindungsdrücken von nur 133 N beobachtet.
- In Fig. 6A sind die Leiterbahnen auf einer erfindungsgemäß hergestellten Substratbaugruppe dargestellt, die nach dem in Beispiel 1 beschriebenen Bondverfahren von den Bondhügeln auf dem 3M-D120X-Testchip getrennt wurden. In Fig. 6B sind die Bondhügel auf dem 3M-D120X-Testchip dargestellt, die nach dem in Beispiel 1 beschriebenen Bondverfahren von den Leiterbahnen auf der Substratbaugruppe getrennt wurden. Die Verbindungsbedingungen in Fig. 6 waren: Temperatur 140ºC, Kraft 267 N, Zeit 20 s.
- In den Fig. 7A und 7B sind die Leiterbahnen auf einer erfindungsgemäß hergestellten Substratbaugruppe dargestellt, die nach dem in Beispiel 1 beschriebenen Bondverfahren ohne Verwendung eines Klebstoffs von den Bondhügeln auf dem 3M-D120X-Testchip getrennt wurden. In den Fig. 7C und 7D sind die Bondhügel auf dem 3M-D120X-Testchip dargestellt, die nach dem in Beispiel 1 beschriebenen Bondverfahren ohne Verwendung eines Klebstoffs von den Leiterbahnen auf der Substratbaugruppe getrennt wurden. In der bei hoher Vergrößerung angefertigten mikroskopischen Aufnahme von Fig. 7D ist zu sehen, dass Gold/Kupfer-Plattierung von Leiterbahnen zusammen mit etwas PET (zusammengerollt) am Bondhügel haftet. Die Verbindungsbedingungen in Fig. 7 waren: Temperatur 140ºC, Kraft 267 N, Zeit 20 s.
- In den Fig. 8A und 8B ist die auseinandergezogene Bondstelle von Fig. 7 dargestellt, wobei die Probe um 70º von der Vertikalen gedreht wurde. In Fig. 8A ist die Schaltungsseite der Bondstelle dargestellt, und in 8B ist die Bondhügel- (Chip-)Seite der Bondstelle dargestellt. Bei diesem Betrachtungswinkel ist die Delaminierung der Metall-Leiterbahn von der Substratoberfläche klar zu sehen. Die Delaminierung wurde durch die zum Auseinanderziehen der gebondeten Baugruppe erforderliche Kraft bewirkt.
- In den Fig. 10A bzw. 10B sind die auseinandergezogenen Bondstellen der Fig. 7A bzw. 7C mit hoher Vergrößerung dargestellt. Diese Figuren zeigen, dass die spitzen Goldunebenheiten auf dem Bondhügel, die vor dem Bondverfahren vorhanden waren (siehe Fig. 4) während des Bondens abgeplattet werden. Es wird angenommen, dass es sich bei der Anhäufung kleiner weißlicher Kugeln gegenüber dem Schattenbereich im flachen Krater in Fig. 10A um duktile Frakturen handelt, die ein Zeichen für die Fusionsverbindung zwischen dem Gold- Bondhügel und der Goldoberfläche der Leiterbahn sein können.
- In Fig. 9A sind die Leiterbahnen auf einer erfindungsgemäß hergestellten Substratbaugruppe dargestellt, die nach dem in Beispiel 1 beschriebenen Bondverfahren von den Bondhügeln auf dem 3M-D120X-Testchip getrennt wurden. In Fig. 9B sind die Bondhügel auf dem 3M-D120X-Testchip dargestellt, die nach dem in Beispiel 1 beschriebenen Bondverfahren von den Leiterbahnen auf einer erfindungsgemäß hergestellten Substratbaugruppe getrennt wurden. Bei den dunklen Bereiche handelt es sich um Klebstoff, was durch zurückgestreute Elektronen festgestellt wurde. Die Photographien der Fig. 9 zeigen klar, dass der Klebstoff während des Bondens von der Bondhügel-Bahn-Grenzfläche entfernt wird, wodurch eine hochgradig zuverlässige elektrische Verbindung erzeugt wird.
- In den Fig. 11A-F ist ein Querschnitt eines Bondhügels dargestellt, der an eine Leiterbahn auf einem gemäß der Erfindung hergestellten Substrat (wobei das Substrat sich im Photo oben befindet) gebondet ist und gemäß des Verfahrens von Beispiel 1 mit steigenden Beträgen der Verbindungskraft hergestellt wurde. Die einem "Muffin" ähnelnden Kanten des Bondhügels scheinen beim Einwirkenlassen eines steigenden Verbindungsdrucks nach unten gepresst zu werden. Bei der 267-N-Probe (Fig. 11E und 11F) ist diese Kante ganz nach unten zum Chip gepresst. Die Fig. 11A-F zeigen, dass die goldbeschichteten Kupferbahnen um die Kante gebogen sind und sich beim Verformen des Bondhügels entlang des Randes des Bondhügels erstrecken. Die Bahnen wurden wahrscheinlich an dieser Stelle an die Bondhügel gebondet, und ein Teil der Spannung (Zugspannung) fällt mit der Verformung der Bondhügel zusammen. Die Weichheit des Bondhügels und der kleine Krümmungsradius der Bondhügelkante weisen daher die Neigung auf, die in den Bahnen induzierte Spannung über einen größeren Bereich aufzuspreizen.
- Die Fig. 11A-F zeigen klar das Zusammenpressen des Gold-Bondhügels (von einer Dicke von 40 auf 36 auf 34 und schließlich 24 um), das Dünnerwerden der Klebstofffolie und die steigende Eindringtiefe der PET-Folie (von 0 auf 4,5 auf 7 und schließlich 8 um) bei einer Erhöhung der Verbindungskraft von 0 auf 133 auf 200 und dann auf 267 N (siehe die Fig. 11A, B, C, D, bzw. E, F).
- Beispiel 2 war genauso wie Beispiel 1 mit der Ausnahme, dass der Klebstoff LT- 1F verwendet wurde. 10 Proben wurden auf dieselbe Weise wie die Proben von Beispiel 1 hergestellt, altern gelassen und überprüft. Wie in Beispiel 1 schienen die Bondleitungen bei allen Proben im Verlauf der Tests frei von Laminierung zu sein.
- Die Ergebnisse der Umgebungstests sind in Fig. 2B dargestellt. Die Ergebnisse von Beispiel 2 zeigen bei geringeren Verbindungskräften eine höhere Unterschiedlichkeit als diejenigen von Beispiel 1. Das Vorhandensein der leitfähigen Teilchen schien jedoch sogar bei einer Verbindungskraft von 67 N Kontaktdefekte zu verhindern. Die in diesen Beispielen gemessenen höheren Widerstände waren wahrscheinlich auf den höheren spezifischen Widerstand der leitfähigen Teilchen zurückzuführen. Die leitfähigen Teilchen sind mit einer Konzentration von 20 Vol.-% plattiert. Bei einem Teilchen mit einem Durchmesser von 5 um entspricht dies einer Dicke der Metallhaut von nur etwa 1000 Å. Daher kann der ohmsche Widerstand eines solchen Teilchens wenigstens einige hundert Milliohm betragen. Bei den höheren Verbindungskräften war das Auftreten verminderter Verbindungswiderstände wahrscheinlich ein Zeichen für einen steigenden Grad eines direkten Kontakts zwischen dem Bondhügel und der Leiterbahn, wodurch die Wirkung der Teilchen unterdrückt wurde.
- Bei Beispiel 3 handelte es sich um ein Vergleichsbeispiel zur Demonstration der Wirksamkeit von Verbindungsmethoden des Standes der Technik. 10 Proben wurden hergestellt, indem 10 3M-D120X-Testchips an 10 der ITO/Glas-Testsubstrate mittels des LT-1U-Klebstoffs geklebt gebondet wurden. Das Bondverfahren war demjenigen ähnlich, das im U.S.-Patent Nr. 4 749 120, Hatada, beschrieben ist. Die Härtungsbedingungen betrugen 140ºC für 20 s. Zwei Proben wurden bei jeder von fünf verschiedenen Verbindungskräften von 66,7, 133, 222, 334 und 445 N gebondet. Die gebondeten Proben wurden bei 85ºC/85% relative Feuchtigkeit für einen Zeitraum von bis zu 1000 h altern gelassen und periodisch auf die Stabilität des Verbindungswiderstands untersucht.
- Die Ergebnisse der Umgebungstests sind in Fig. 3A aufgeführt. Bei diesem Alterungszustand waren die Klebstoffverbindungen weit unterhalb ihrer Tg und sollten erwartungsgemäß stabil sein. Bei Bindungskräften von 222 und 445 N wurde festgestellt, dass nach einigen Wochen in den Alterungsumgebungen eine gewisse Delaminierung an der Grenzfläche zwischen Klebstoff und Glas erfolgte. Dies schien darauf hinzudeuten, dass diese Verbindungskräfte übermäßig waren und zu zu dünnen Leiterbahnen führten. Bei allen anderen Verbindungskräften war der Verbindungswiderstand höher als bei der vorliegenden Erfindung und wies eine steigende Anzahl Stromkreisunterbrechungen auf. Es wird angenommen, dass diese Ergebnisse durch das fehlende Vermögen der nicht verformbaren Substratbaugruppe zum Ausgleich von Abweichungen der Bondhügelhöhe und der Bahndicke bewirkt werden.
- Beispiel 4 war genauso wie Beispiel 3 mit der Ausnahme, dass der Klebstoff LT- 1F verwendet wurde. 10 Proben wurden auf dieselbe Weise wie die Proben in Beispiel 3 hergestellt, altern gelassen und überprüft. Die Ergebnisse der Umgebungstests sind in Fig. 3B dargestellt.
- Die Ergebnisse von Beispiel 4 zeigen eine deutliche Verbesserung, die durch die Hinzufügung einer kleinen Menge des verformbaren, leitfähigen Pulvers erreicht wird. Wenn ein starres, nicht verformbares Substrat verwendet wird, scheint das leitfähige Pulver einen gewissen Ausgleich der Spannungsrelaxation im Klebstoff zu erzeugen, die nicht durch die Bondhügel allein bewirkt wird.
- Dieses Beispiel demonstriert die Auswirkung des Variierens der Dicke von Kupferbahnen, der Dicke des PET-Substrats und der Verbindungstemperatur beim Eindringen der verbundenen Bondhügel und Bahnen in die Oberfläche des Substrats. Proben wurden mittels des standardmäßigen, in Beispiel 1 beschriebenen Bondverfahrens hergestellt. Beim verwendeten Klebstoff handelte es sich um eine LT-1U-Folie mit einer Dicke von 25 um. Bei der Substratbaugruppe handelte es sich um PET mit einer Dicke von 25 oder 50 um, das mit goldplattierten Leiterbahnen mit einer Dicke von 3 oder 8 um plattiert war.
- Die Verbindungsbedingungen waren: Verbindungstemperatur 140 oder 150ºC, Verbindungskraft 200 N, Zeit 20 s.
- Daher umfasste dieses Beispiel eine Testmatrix von 2 · 2 · 2 = 8 Ebenen mit 2 Temperaturen (140 und 150ºC), 2 PET-Dicken (25 und 50 um) und 2 Kupferbahn-Dicken (3 und 8 um). Zwei Proben wurden für jede Testebene und damit 16 Proben insgesamt hergestellt. Die 16 Proben wurden einer Umgebungsalterung von 1000 h bei 60ºC, 95% relativer Feuchtigkeit unter Anwendung des in Beispiel 1 beschriebenen, standardmäßigen Alterungsverfahrens unterworfen.
- In allen Fällen ist ein Eindringen von Bondhügeln in die biegsamen Substrate zu erkennen. Die Fig. 12A-12D (wobei das Substrat sich auf dem Photo oben befindet) zeigen rasterelektronenmikroskopische Aufnahmen (500 ·) von Querschnitten der durch Kleben gebondeten Baugruppen.
- Die Fig. 12E-12H (wobei das Substrat sich auf dem Photo oben befindet) zeigen optische Mikroaufnahmen (200 ·) von Querschnitten, die denjenigen der Fig. 12A -12D entsprechen.
- Die Dicke der PET-Substrate und die Dicke der Kupfer-Leiterbahnen der in Fig. 12 dargestellten biegsamen Schaltungen sind in Tabelle 1 unten dargestellt. TABELLE 1
- Die Fig. 12B, D, F und H (3-um-Kupferbahnen auf 50 bzw. 25 um dickem PET) zeigen ein scharfes Verbiegen (hoher Krümmungsradius) der Leiterbahnen, wenn diese um den Rand des Bondhügels gebogen werden. Die Fig. 12A, C, F und G (8-um-Kupferbahnen auf 50 bzw. 25 um dickem PET) zeigen ein allmähliches Biegen, was auf eine größere Steifigkeit der dickeren Leiterbahn hindeutet.
- Fig. 121 ist eine rasterelektronenmikroskopische Aufnahme im Rückstreumodus (600 ·, wobei das Substrat sich auf dem Photo oben befindet), die die Wischwirkung zeigt, die auftritt, wenn die Kante des Bondhügels sich verformt und die Leiterbahn streckt, wodurch der Metall-Metall-Kontakt zwischen Bondhügel und Leiterbahn verstärkt wird, wodurch die Zuverlässigkeit der infolge Druckbeaufschlagung gebildeten elektrischen Verbindung erhöht wird. Der innige elektrische Kontakt kann aus der Helligkeit des Bildes an den Kanten des Bondhügels und der dazugehörigen verformten Bahn aufgrund der großen Höhe der Elektronenemission an den betroffenen Gold-Gold-Grenzflächen geschlossen werden. Es wird angenommen, dass die dunklen Bereiche in der Mitte des Bondhügels auf restliche, eingeschlossene Klebstoffreste zurückzuführen sind, die nicht aus dem Spalt zwischen dem Bondhügel und der dazugehörigen Leiterbahn gepresst wurden.
- Bei der Auswertung des Verfahrens der Umgebungsalterung gab es zwischen den 16 Proben weder eine signifikante Differenz noch waren Verbindungen defekt. Alle Kombinationen aus Verbindungstemperatur, Kupferdicke und PET-Dicke wiesen eine hervorragende Verbindungsstabilität auf. Proben mit dickerem Kupfer wiesen niedrigere gemessene Widerstandswerte auf. Dieser Unterschied wurde vollständig auf die etwa 1,5 Quadrate des Außenwiderstands zurückgeführt, der durch den spezifischen Widerstand der Kupferfolie verliehen wurde. Es wird geschlossen, dass der tatsächliche Kontaktwiderstand für alle Proben in diesem Beispiel derselbe war.
- Die Viersonden-Verbindungswiderstand (Bereich und Mittelwert) für jede der acht Ebenen dieser Testmatrix als Funktion der Gesamtstunden der Umgebungseinwirkung ist in Fig. 13 dargestellt.
- Dieses Beispiel demonstriert, wie das Eindringen von Bondhügeln mit der Verbindungstemperatur variiert. Die Proben wurden hergestellt, indem das standardmäßige, in Beispiel 1 beschriebene Bondverfahren angewandt wurde. Beim verwendeten Substrat handelte es sich um PET (Dicke 25 um), das auf einer Hauptseite gleichmäßig mit elektroplattiertem Kupfer (Dicke 3 um) metallisiert war, das mit elektroplattiertem Gold (Dicke 750 nm) überschichtet war. Die Klebstofffolie wurde weggelassen.
- Die Verbindungsbedingungen waren wie folgt: Temperatur (40-160ºC in 10-ºC- Schritten), Kraft (200 N) und Zeit (20 s).
- 13 Proben wurden bei jeder der 13 Verbindungstemperaturen hergestellt (insgesamt 169 Proben). Keiner der Testchips wurde wiederverwendet. Nach dem Bonden wurden die Testchips entfernt, und die Tiefe des Eindringens der Bondhügel in das Substrat wurde mittels eines Laser-Mikrometers gemessen. Drei Punkte in weiten Abständen außerhalb des durch das Eindrücken von Bondhügeln gebildeten Umfangs wurden mit dem Mikrometer vermessen, um eine Bezugsebene (Ausgangsebene) zu ermitteln. Der niedrigste Punkt (Maximaldicke) in jeder Eindruckstelle wurde als Eindringtiefe bezeichnet. Die Tiefe wurde an zwei Eindruckstellen entlang einer jeden Seite des Chips gemessen (8 Messungen pro Probe).
- Die zwischen den Bondhügeln und den Leiterbahnen gebildeten intermetallischen Diffusionsverbindungen waren ausreichend fest, um bei Verbindungstemperaturen von 130ºC und darüber Kupfer am Boden der Bondhügel-Eindruckstellen vom PET abzuziehen.
- Daher mussten die Rohdaten durch das Subtrahieren von 3 um von der Tiefe korrigiert werden, die für Proben gemessen wurden, die bei 130ºC und darüber gebondet worden waren. Die Ergebnisse sind in Tabelle 2 unten dargestellt. TABELLE 2
- Die Daten in Tabelle 2 zeigen, dass bei allen Verbindungstemperaturen unterhalb von 160ºC der Bereich des Eindringens von Bondhügeln groß, in der Größenordnung von 10 um zwischen Höchstwerten, ist. Dies deutet auf eine schlechte Planaritätsregelung im Chip-Bondgerät hin. Bei Temperaturen unter 90ºC betrug die Mindesteindringtiefe der Bondhügel weniger als 1 um. Daher ist das PET "hart" und wäre nicht dazu fähig, Unterschiedlichkeiten der Bondhügelhöhe oder eine schlechte Planarität entweder des Chips oder des Substrats oder dergleichen auszugleichen. Bei Temperaturen von 120ºC oder darüber erzeugt jeder Bondhügel jedoch einen Eindruck mit einer Tiefe von wenigstens 2 um. Folglich ist das PET-Substrat bei Temperaturen von 120ºC und darüber (der ungefähren Tg für orientierte PET-Folien) leicht verformbar und scheint dazu in der Lage zu sein, Unterschiedlichkeiten der Planarität von mehreren um leicht ausgleichen zu können. Auf der Grundlage dieser Ergebnisse würde es sicherlich als bevorzugt erscheinen, bei Temperaturen von 130ºC oder darüber zu bonden. Bei diesen Temperaturen wird an der Grenzfläche zwischen Bondhügel und Substrat eine Spannung induziert, die ausreichend ist, um Diffusionsverbindungen zu bilden, die in Bezug auf die Haftung der Kupfer-PET-Grenzfläche ziemlich stark sind, wie durch das Abziehen der Leiterbahnen von dem darunterliegenden Substrat bewiesen wird.
- Es gilt als vereinbart, dass die hier beschriebenen Ausführungsformen den Rahmen der Erfindung auf keine Weise einschränken. Andere Modifikationen der Erfindung gehen für die Fachleute aus der vorhergehenden Beschreibung hervor. Diese Beschreibungen sollen spezielle Beispiele für Ausführungsformen der Erfindung geben, wodurch die vorliegende Erfindung klar offenbart wird. Folglich ist die Erfindung nicht auf die darin enthaltenen, beschriebenen Ausführungsformen oder die Verwendung bestimmter Elemente, Maße, Materialien oder Konfigurationen beschränkt. Alle alternativen Modifikationen und Variationen, die in den Rahmen der anliegenden Ansprüche fallen, sind in die vorliegende Erfindung eingeschlossen.
Claims (9)
1. Verfahren zur Herstellung einer durch Kleben verbundenen
mikroelektronischen Baugruppe, umfassend: das Bereitstellen eines elektronischen
Bauelements (10), umfassend wenigstens eine Metall-Bondstelle (16); das
Bereitstellen einer Substratbaugruppe (18), umfassend ein Substrat (20),
das aus einem Polymer mit einer T9 von weniger als etwa 200ºC besteht,
mit einem Muster von Leiterbahnen (22), das auf einer Fläche davon
ausgebildet ist, wobei es sich bei den Bahnen (22) um ein duktiles Metall
mit einer Dicke von wenigstens etwa 1 um handelt; das Abscheiden eines
versteifbaren Isolierklebstoffs (30) zwischen dem Bauelement (10) und
der Substratbaugruppe (18), wodurch ein aus Schichten bestehender
Stapel gebildet wird; das Ausrichten der Metall-Bondstellen (16) mit den
Leiterbahnen (22); das Versteifen des Klebstoffs (30) und das Anwenden
einer Bindungskraft auf den Stapel, um die Bondstellen (16) in einen
elektrischen Kontakt mit den Leiterbahnen (22) zu pressen, so dass die
Bahnen (22) sich um wenigstens 1 um in die Fläche des Substrats (20)
erstrecken.
2. Verfahren nach Anspruch 1, wobei der Klebstoff wenigstens eine der
folgenden Gruppen: eine Epoxygruppe, eine Acrylgruppe, eine
Silicongruppe, eine Butadiengruppe, eine modifizierte Acrylatgruppe und eine
Cyanatestergruppe aufweist.
3. Verfahren nach Anspruch 1, wobei der Klebstoff aus einem Epoxyharz,
einem Phenoxyharz und verträglichen Mischungen davon ausgewählt ist.
4. Verfahren nach Anspruch 1, wobei der Klebstoff durch wenigstens eines
der folgenden Verfahren: Wärme, aktinische Strahlung und
Kristallisationsverfahren versteift wird.
5. Verfahren nach Anspruch 1, wobei das polymere Substrat eine Tg von
etwa 70ºC bis etwa 160ºC aufweist.
6. Verfahren nach Anspruch 1, wobei das Polymer aus der aus
Polyethylenterephthalat), Poly(ethylen-1,4-naphthanat), Poly(ethylen-1,5-
naphthanat), Poly(ethylen-2,6-naphthanat), Poly(ethylen-2,7-naphthanat)
und syndiotaktischem Poly(styrol) bestehenden Gruppe ausgewählt ist.
7. Verfahren nach Anspruch 1, wobei der Klebstoff weiterhin leitfähige
Teilchen umfasst.
8. Verfahren nach Anspruch 1, wobei das duktile Metall aus der aus Kupfer,
Gold, Silber, Aluminium, Zinn, Blei, Zink und verträglichen Legierungen
davon bestehenden Gruppe ausgewählt ist.
9. Verfahren nach Anspruch 1, wobei der Klebstoff durch die Einwirkung von
Wärme versteift wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US52113495A | 1995-08-29 | 1995-08-29 | |
PCT/US1996/012606 WO1997008749A1 (en) | 1995-08-29 | 1996-08-01 | Deformable substrate assembly for adhesively bonded electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69622412D1 DE69622412D1 (de) | 2002-08-22 |
DE69622412T2 true DE69622412T2 (de) | 2003-03-20 |
Family
ID=24075503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69622412T Expired - Fee Related DE69622412T2 (de) | 1995-08-29 | 1996-08-01 | Verfahren zur herstellung einer elektronischen anordnung mit klebeverbindung mittels eines nachgiebigen substrats |
Country Status (9)
Country | Link |
---|---|
US (1) | US5714252A (de) |
EP (1) | EP0847594B1 (de) |
JP (1) | JPH11510649A (de) |
KR (1) | KR19990044151A (de) |
CN (1) | CN1194059A (de) |
DE (1) | DE69622412T2 (de) |
HK (1) | HK1012521A1 (de) |
TW (1) | TW349269B (de) |
WO (1) | WO1997008749A1 (de) |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5700398A (en) * | 1994-12-14 | 1997-12-23 | International Business Machines Corporation | Composition containing a polymer and conductive filler and use thereof |
JPH1041694A (ja) * | 1996-07-25 | 1998-02-13 | Sharp Corp | 半導体素子の基板実装構造及びその実装方法 |
JP3928753B2 (ja) * | 1996-08-06 | 2007-06-13 | 日立化成工業株式会社 | マルチチップ実装法、および接着剤付チップの製造方法 |
WO1998015593A1 (en) * | 1996-10-08 | 1998-04-16 | Fibercote Industries, Inc. | Sheet material for core support |
JPH10270496A (ja) | 1997-03-27 | 1998-10-09 | Hitachi Ltd | 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法 |
EP0993039B1 (de) * | 1997-06-26 | 2006-08-30 | Hitachi Chemical Company, Ltd. | Substrat zur montage von halbleiterchips |
US6337522B1 (en) * | 1997-07-10 | 2002-01-08 | International Business Machines Corporation | Structure employing electrically conductive adhesives |
US6297559B1 (en) | 1997-07-10 | 2001-10-02 | International Business Machines Corporation | Structure, materials, and applications of ball grid array interconnections |
US6120885A (en) * | 1997-07-10 | 2000-09-19 | International Business Machines Corporation | Structure, materials, and methods for socketable ball grid |
JP3625646B2 (ja) | 1998-03-23 | 2005-03-02 | 東レエンジニアリング株式会社 | フリップチップ実装方法 |
US6840430B2 (en) * | 1998-07-30 | 2005-01-11 | Sony Chemicals, Corp. | Board pieces, flexible wiring boards and processes for manufacturing flexible wiring boards |
US6596947B1 (en) * | 2000-01-28 | 2003-07-22 | Sony Chemicals Corp. | Board pieces, flexible wiring boards, and processes for manufacturing flexible wiring boards |
JP3535746B2 (ja) * | 1998-08-20 | 2004-06-07 | ソニーケミカル株式会社 | フレキシブル基板製造方法 |
US6100114A (en) * | 1998-08-10 | 2000-08-08 | International Business Machines Corporation | Encapsulation of solder bumps and solder connections |
US6189208B1 (en) | 1998-09-11 | 2001-02-20 | Polymer Flip Chip Corp. | Flip chip mounting technique |
US6535393B2 (en) * | 1998-12-04 | 2003-03-18 | Micron Technology, Inc. | Electrical device allowing for increased device densities |
US6274224B1 (en) | 1999-02-01 | 2001-08-14 | 3M Innovative Properties Company | Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article |
US6410415B1 (en) | 1999-03-23 | 2002-06-25 | Polymer Flip Chip Corporation | Flip chip mounting technique |
JP2001031929A (ja) * | 1999-07-21 | 2001-02-06 | Sony Chem Corp | 接続構造体 |
US6519842B2 (en) * | 1999-12-10 | 2003-02-18 | Ebara Corporation | Method for mounting semiconductor device |
US20030009876A1 (en) * | 2000-01-14 | 2003-01-16 | Akira Yamauchi | Method and device for chip mounting |
US6584670B2 (en) * | 2000-02-21 | 2003-07-01 | Larry J. Costa | Electrical terminal implementation device |
KR100817646B1 (ko) * | 2000-03-10 | 2008-03-27 | 스태츠 칩팩, 엘티디. | 플립칩 상호연결 구조물 |
US10388626B2 (en) * | 2000-03-10 | 2019-08-20 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming flipchip interconnect structure |
DE10014300A1 (de) * | 2000-03-23 | 2001-10-04 | Infineon Technologies Ag | Halbleiterbauelement und Verfahren zu dessen Herstellung |
US6423905B1 (en) * | 2000-05-01 | 2002-07-23 | International Business Machines Corporation | Printed wiring board with improved plated through hole fatigue life |
US6512183B2 (en) * | 2000-10-10 | 2003-01-28 | Matsushita Electric Industrial Co., Ltd. | Electronic component mounted member and repair method thereof |
EP1360715A2 (de) * | 2001-02-13 | 2003-11-12 | Pac Tech - Packaging Technologies GmbH | Presskontaktierung von mikrochips |
JP2004520722A (ja) * | 2001-05-17 | 2004-07-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 基体及び当該基体に付属するチップを有する製品 |
DE10124770C1 (de) * | 2001-05-21 | 2002-10-17 | Infineon Technologies Ag | Verfahren zur Kontaktierung eines elektrischen Bauelementes mit einem eine Leiterstruktur aufweisenden Substrat |
US6871395B2 (en) * | 2001-08-06 | 2005-03-29 | Siemens Technology-To-Business Center, Llc. | Methods for manufacturing a tactile sensor using an electrically conductive elastomer |
JP4159778B2 (ja) * | 2001-12-27 | 2008-10-01 | 三菱電機株式会社 | Icパッケージ、光送信器及び光受信器 |
JP4045838B2 (ja) * | 2002-04-12 | 2008-02-13 | 松下電器産業株式会社 | 部品装着管理方法 |
JP2004119430A (ja) * | 2002-09-24 | 2004-04-15 | Tadatomo Suga | 接合装置および方法 |
US7176044B2 (en) * | 2002-11-25 | 2007-02-13 | Henkel Corporation | B-stageable die attach adhesives |
TWI228286B (en) * | 2003-11-24 | 2005-02-21 | Ind Tech Res Inst | Bonding structure with buffer layer and method of forming the same |
FR2875995B1 (fr) * | 2004-09-24 | 2014-10-24 | Oberthur Card Syst Sa | Procede de montage d'un composant electronique sur un support, de preference mou, et entite electronique ainsi obtenue, telle q'un passeport |
KR100757910B1 (ko) * | 2006-07-06 | 2007-09-11 | 삼성전기주식회사 | 매립패턴기판 및 그 제조방법 |
US8201325B2 (en) * | 2007-11-22 | 2012-06-19 | International Business Machines Corporation | Method for producing an integrated device |
JP5528169B2 (ja) * | 2010-03-26 | 2014-06-25 | 東洋ゴム工業株式会社 | 研磨パッドおよびその製造方法、ならびに半導体デバイスの製造方法 |
US9472131B2 (en) * | 2012-11-02 | 2016-10-18 | Apple Inc. | Testing of integrated circuit to substrate joints |
JP6380069B2 (ja) * | 2014-12-11 | 2018-08-29 | 住友電気工業株式会社 | 光送信モジュール |
TWI696300B (zh) | 2016-03-15 | 2020-06-11 | 晶元光電股份有限公司 | 半導體裝置及其製造方法 |
TWI581417B (zh) * | 2016-04-11 | 2017-05-01 | 友達光電股份有限公司 | 發光裝置及其製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2610539A1 (de) * | 1976-03-12 | 1977-09-22 | Siemens Ag | Halbleiterbauelement mit elektrischen kontakten und verfahren zur herstellung solcher kontakte |
JPS59195837A (ja) * | 1983-04-21 | 1984-11-07 | Sharp Corp | Lsiチツプボンデイング方法 |
US4643935A (en) * | 1986-01-21 | 1987-02-17 | Burroughs Corporation | Epoxy-glass integrated circuit package having bonding pads in a stepped cavity |
US4749120A (en) * | 1986-12-18 | 1988-06-07 | Matsushita Electric Industrial Co., Ltd. | Method of connecting a semiconductor device to a wiring board |
US5084355A (en) * | 1988-04-13 | 1992-01-28 | Hitachi, Ltd. | Laminar structure comprising organic material and inorganic material |
US5001542A (en) * | 1988-12-05 | 1991-03-19 | Hitachi Chemical Company | Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips |
US5074947A (en) * | 1989-12-18 | 1991-12-24 | Epoxy Technology, Inc. | Flip chip technology using electrically conductive polymers and dielectrics |
US5121190A (en) * | 1990-03-14 | 1992-06-09 | International Business Machines Corp. | Solder interconnection structure on organic substrates |
US5270260A (en) * | 1990-08-23 | 1993-12-14 | Siemens Aktiengesellschaft | Method and apparatus for connecting a semiconductor chip to a carrier system |
US5261156A (en) * | 1991-02-28 | 1993-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of electrically connecting an integrated circuit to an electric device |
US5258577A (en) * | 1991-11-22 | 1993-11-02 | Clements James R | Die mounting with uniaxial conductive adhesive |
-
1996
- 1996-08-01 WO PCT/US1996/012606 patent/WO1997008749A1/en active IP Right Grant
- 1996-08-01 CN CN96196568A patent/CN1194059A/zh active Pending
- 1996-08-01 DE DE69622412T patent/DE69622412T2/de not_active Expired - Fee Related
- 1996-08-01 EP EP96926220A patent/EP0847594B1/de not_active Expired - Lifetime
- 1996-08-01 JP JP8536019A patent/JPH11510649A/ja active Pending
- 1996-08-01 KR KR1019980701384A patent/KR19990044151A/ko not_active Application Discontinuation
- 1996-08-15 TW TW085109945A patent/TW349269B/zh active
-
1997
- 1997-01-02 US US08/778,112 patent/US5714252A/en not_active Expired - Lifetime
-
1998
- 1998-12-17 HK HK98113887A patent/HK1012521A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE69622412D1 (de) | 2002-08-22 |
TW349269B (en) | 1999-01-01 |
EP0847594B1 (de) | 2002-07-17 |
US5714252A (en) | 1998-02-03 |
EP0847594A1 (de) | 1998-06-17 |
KR19990044151A (ko) | 1999-06-25 |
JPH11510649A (ja) | 1999-09-14 |
HK1012521A1 (en) | 1999-08-06 |
WO1997008749A1 (en) | 1997-03-06 |
CN1194059A (zh) | 1998-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69622412T2 (de) | Verfahren zur herstellung einer elektronischen anordnung mit klebeverbindung mittels eines nachgiebigen substrats | |
DE68911495T2 (de) | Zusammensetzung für eine Schaltungsverbindung, Verbindungsverfahren mit dieser Zusamensetzung und verbundene Struktur für Halbleiterchips. | |
DE69618458T2 (de) | Halbleiterteil mit einem zu einem verdrahtungsträger elektrisch verbundenem chip | |
DE69525280T2 (de) | Herstellungsverfahren einer mit Anschlusshöckern versehenen Halbleiteranordnung vom Filmträgertyp | |
DE69517652T2 (de) | Anisotropische Leiterschicht für Mikroverbindungen | |
DE69727014T2 (de) | Ein Montierungsverfahren für eine Vielzahl elektronischer Teile auf einer Schaltungsplatte | |
DE69401233T2 (de) | Kapillar für ein Drahtschweissgerät und Verfahren zum Formen von elektrischen Verbindungshöckern mittels Kapillares | |
DE10228509B4 (de) | Lotstruktur zur elektrischen und/oder mechanischen Kontaktierung sowie Vorrichtung und Verfahren zu ihrer Herstellung | |
DE69731243T2 (de) | Flüssigkristallvorrichtung, deren Herstellungsverfahren und elektronisches Gerät | |
DE69026188T2 (de) | Elektrischer Verbinder | |
DE60119270T2 (de) | Leitfähiger klebstoff, apparat zum fertigen einer elektronischen komponente und verfahren zu deren fertigung | |
DE60018873T2 (de) | Verbindungsmaterial für anisotrope elektrisch leitende Verbindung | |
DE102014213083B4 (de) | Bondstruktur mit Metallnanopartikeln und Bondverfahren unter Verwendung von Metallnanopartikeln | |
DE3414065A1 (de) | Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung | |
EP2456589B1 (de) | Bleifreie hochtemperaturverbindung | |
DE10163799A1 (de) | Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates | |
DE69414686T2 (de) | Elektrische verbindungsstruktur und verfahren zum elektrischen verbinden von anschluessen untereinander | |
DE2229070A1 (de) | Verfahren zum befestigen eines halbleiterkoerpers an einem substrat | |
DE19522338B4 (de) | Chipträgeranordnung mit einer Durchkontaktierung | |
DE10223738B4 (de) | Verfahren zur Verbindung integrierter Schaltungen | |
DE69316159T2 (de) | Verfahren zum Aufbringen von Kontakthöckern auf einer Halbleitervorrichtung sowie zum Verbinden dieser Vorrichtung mit einer Leiterplatte | |
WO2024110246A1 (de) | Verfahren zum herstellen eines elektronischen bauelements | |
DE10124770C1 (de) | Verfahren zur Kontaktierung eines elektrischen Bauelementes mit einem eine Leiterstruktur aufweisenden Substrat | |
DE60217059T2 (de) | Montagekonstruktion für eine elektronische integrierte Leistungsschaltung, die auf einem Halbleiterchip gebildet ist, sowie ein entsprechendes Herstellungsverfahren | |
DE10250634A1 (de) | Nachgiebige Entlastungsverkapselung auf Waferebene |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |