DE69526895T2

DE69526895T2 - Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe

Info

Publication number: DE69526895T2
Application number: DE69526895T
Authority: DE
Inventors: Shinichi Chikaki; Keiichiro Kata
Original assignee: NEC Corp
Current assignee: NEC Electronics Corp
Priority date: 1994-09-30
Filing date: 1995-10-02
Publication date: 2003-02-27
Anticipated expiration: 2015-10-03
Also published as: KR100241573B1; JPH08102466A; US5844304A; CA2159242A1; EP0704895A3; DE69526895D1; EP0704895A2; USRE39603E1; CA2159242C; JP2792532B2; EP0704895B1

Description

Hintergrund der Erfindung

Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Halbleitervorrichtung und insbesondere ein Verfahren, das für Massenherstellung einer hochintegrierten Halbleitervorrichtung geeignet ist.
Halbleitervorrichtungen verschiedener Formen sind entwickelt worden, um Bedarf auf dem Gebiet der Elektronik bezüglich Größen- und Gewichtsverringerung, Erhöhung der Geschwindigkeit und Verbesserung der funktionellen Betriebsweisen der Vorrichtungen zu erfüllen. Die Halbleitervorrichtung weist ein Gehäuse oder Paket (package) und einen Halbleiterchip (auf den im folgenden als Chip Bezug genommen wird) auf, der im Gehäuse enthalten ist. Der Chip wurde immer mehr hochintegriert, und ein solcher hochintegrierter Halbleiterchip hat eine erhöhte Anzahl von Anschlüssen. Zusätzlich bestand eine große Anforderung an die Halbleiterchips hinsichtlich einer möglichen Verringerung ihrer Größe. Der Abstand von Anschluß zu Anschluß sollte daher verringert werden, um diese Anforderungen oder Erfordernisse für solche Halbleitervorrichtungen zu erfüllen. Eine Halbleitervorrichtung, die eine hohe Anschlußzahl hat, kann durch inneres Leitungsbonden oder durch Flächenmatrixbonden erhalten werden. Vom inneren Leitungsbonden und vom Flächenmatrixbonden kann erwartet werden, daß sie für das Gebiet von Halbleitern unvermeidbar sind.
Das innere Leitungsbonden (ILB) wird benutzt, um elektrischen Kontakt zwischen dem Chip und den Leitungen innerhalb des Gehäuses herzustellen. Verschiedene Bondtechniken stehen zur Verfügung, um dieses innere Leitungsbonden zu erzielen. Drahtbonden ist das im größten Ausmaß verwendete elektrische Verbindungsverfahren. Bei diesem Verfahren werden feine Drähte verwendet, um elektrischen Kontakt zwischen den Bondkontaktflecken am Chip und den entsprechenden Leitungen am Gehäuse zu machen. Der Drahtdurchmesser beträgt typischerweise zwischen 20 und 30 um. Drahtbondtechniken schließen Thermokompressionsbonden, Ultraschallbonden und Wärmeschallbonden ein.
Die Verwendung von feinen Drähten begrenzt die Anzahl von Verbindungen, die in einem Gehäuse zur Verfügung stehen. Die jüngste Nachfrage nach Halbleitervorrichtungen mit einer hohen Anschlußzahl bewirkt daher das Problem schlechter Verbindungen zwischen dem Draht und den Bondkontaktflecken. Unter Berücksichtigung dieser Tatsache ist das Drahtbonden durch drahtloses Bonden ersetzt worden. Das drahtlose Bonden wird auch Gruppenbonden genannt, wobei alle Höcker auf den Elektrodenkontaktflecken gleichzeitig mit den Leitungen gebondet werden. Drahtlose Bondtechniken schließen automatisches Bandbonden (tape automated bonding, TAB) und Flip-Chip-Bonden ein. Das TAB wird auch als Bandträgerbonden bezeichnet.
Bei der TAB-Technik wird ein laminiertes Band von goldplatierter Kupferfolie, die in der Form von Leitungen geätzt ist, mit den Kontakthöckern auf den Elektrodenkontaktflecken gebondet. Die Vermeidung des Drahtbondens ist unter den Gesichtspunkten der Größenverringerung und der hochintegrierten Packung der Vorrichtung vorteilhaft. Andererseits erfordert es das Flip-Chip-Bonden, einen erhabenen metallischen Höcker von Lötmittel auf dem Chip zu bilden. Der Chip wird dann umgedreht und mit seiner Oberseite nach unten mit dem Substratverbindungsmuster gebondet. Dieses Verfahren bringt automatisch die Herstellung von Halbleitervorrichtungen mit einer hohen Anschlußzahl und einem kleineren Abstand derselben mit sich. Zusätzlich ist diese Technik auch vorteilhaft, eine schnelle rauscharme Halbleitervorrichtung mit der kurzen Länge der Verbindungen zu schaffen.
Die TAB- und Flip-Chip-Bondtechniken verwenden die Höcker, die zwischen dem Chip und dem Gehäuse vorgesehen sind, um elektrische Verbindungen dazwischen herzustellen. Diese Techniken sind z. B. in den japanischen Offenlegungen Nr. 5-129366 und 6-77293 offenbart.
Wie dies oben erwähnt wurde, verwendet die Filmträgerhalbleitervorrichtung, die in diesen offengelegten Veröffentlichungen offenbart ist, die Höcker für die elektrische Verbindung zwischen dem Chip und dem Trägerfilm. Es gibt eine andere Filmträgerhalbleitervorrichtung, in der die elektrische Verbindung zwischen dem Chip und dem Trägerfilm ohne Verwendung der Höcker erzielt wird. Der Halbleiterchip und der Trägerfilm werden elektrisch während des Zusammenbauverfahrens verbunden. Die Höcker werden nur für den Zweck verwendet, die Filmträgerhalbleitervorrichtung mit z. B. einer Schaltungsplatine oder einer Montageplatine zu verbinden. Die Filmträgerhalbleitervorrichtung des beschriebenen Typs weist einen Halbleiterchip und einen Trägerfilm auf. Kontaktflecken sind auf dem Halbleiterchip auf einer seiner Seiten vorgesehen. Die Kontaktflecken sind entlang dem Umfang des Halbleiterchips angeordnet. Verbindungsschichten sind auf dem Trägerfilm vorgesehen. Der Trägerfilm ist auch mit darin ausgebildeten Durchgangslöchern und Öffnungen versehen. Die Öffnungen werden an der Stelle gebildet, die den Kontaktflecken entsprechen (Chipelektroden).
Ein konventionelles Verfahren zum Herstellen einer Halbleitervorrichtung wird zunächst für den Zweck beschrieben, das Verständnis der vorliegenden Erfindung zu erleichtern. Diese Beschreibung wird als Beispiel eines Verfahrens zum Herstellen einer Filmträgerhalbleitervorrichtung präsentiert. Eine Wafer, die eine Anzahl von Chipabschnitten aufweist, die jeweils darauf angeordnete Chipelektroden aufweisen, wird mit einer Passivierungsschicht unter Verwendung einer gut bekannten Technik bedeckt. Nach der Bildung der Passivierungsschicht werden die Chipelektroden der Atmosphäre ausgesetzt. Die Chipabschnitte werden dann voneinander in einzelne Chips entlang Ritzlinien mit Hilfe einer bekannten Zerteilungstechnik unter Verwendung einer Zerteilungssäge getrennt. Der so erhaltene Halbleiterchip wird zusammen mit einem Trägerfilm und einer Haftungsschicht zubereitet. Die Haftungsschicht ist relativ zum Halbleiterchip positioniert und darauf angeordnet. Der Trägerfilm und der Halbleiterchip werden Wärme und Druck ausgesetzt, um sie durch die Haftungsschicht aneinander anzukleben. Der Trägerfilm wird dann entlang dem Rand des Chips mit Hilfe irgendeines angemessenen Verfahrens geschnitten. Als nächstes werden Höckerelektroden (Lötmittelhöcker) auf entsprechenden äußeren Chipelektroden ausgebildet, die auf dem Trägerfilm angeordnet sind.
So erhaltene Halbleitervorrichtungen können verschiedene Anwendungen in der Elektronik, auf elektrischem Gebiet und auf anderen Gebieten finden. Z. B. können Halbleitervorrichtungen als Speicher und Ansteuereinrichtungen für eine Flüssigkristallanzeige verwendet werden. Solche Anwendungen sind für Massenherstellung der Halbleitervorrichtung geeignet. Das o. g. Herstellungsverfahren hat jedoch eine Begrenzung in der Anzahl von Chips, die pro Zeiteinheit erhalten werden können, da die Arbeitsschritte für jeden Chip wiederholt werden müssen. Jüngste Nachfragen nach kleineren Speichern oder Ansteuereinrichtungen haben zur Verringerung der Größe der Halbleitervorrichtung selbst geführt. Demgemäß ist es notwendig, Arbeitsschritte wie z. B. das innere Leitungsbonden und die Bildung der Höcker für jeden kleinen Chip durchzuführen. Eine solche Arbeitsweise ist so aufwendig und etwas mühsam, da der Halbleiterchip verhältnismäßig klein ist. Es ist daher schwierig, den Trägerfilm richtig oder mit hoher Genauigkeit zu positionieren. Die aufwendige Arbeitsweise beeinflußt die Zuverlässigkeit der elektrischen Verbindungen zwischen dem Halbleiterchip und dem Trägerfilm. Anders gesagt, können Schwierigkeiten bei der Verbindung zwischen dem Halbleiterchip und dem Trägerfilm und auch bei dem Anhaften der einzelnen Komponenten auftreten. In dieser Hinsicht kann eine Serienfertigung bzw. eine Gruppenherstellung wirksamer als das konventionelle Verfahren für die Massenherstellung der Halbleitervorrichtung sein, bei der die meisten Arbeitsschritte auf Chipabschnitten einer Wafer ausgeführt werden. In diesem Verfahren werden die Höckerelektroden auf den Chipabschnitten der Wafer gebildet, die nicht in die einzelnen Chips voneinander getrennt sind.
Ein solches Verfahren ist z. B. in US-Patent Nr. 5,137,845 offenbart, das für Lochon et al. erteilt worden ist. Dieses Verfahren wurde durch die IBM Corporation entwickelt und ist für die Herstellung von Höckerelektroden für Halbleiterchips anwendbar, die für Chipverbindung mit kontrolliertem Zusammenfallen (Controlled Collapse Chip Connection, C4) oder Flip-Chip-Technik geeignet sind. Bei diesem Verfahren wird ein Sperrmaterial auf Aluminiumchipelektroden aufgebracht, auf dem Höckerelektroden für thermischen Kontakt aufgebracht werden. Die resultierende Wafer ist jedoch auf Anwendung so wie sie ist gerichtet. Anders gesagt, ist dieses Patent nicht für eine Wafer, die in Halbleiterchips aufgeteilt werden soll. Es gibt keine Offenbarung der Trennung der Wafer noch Offenbarung über den Ort der Verbindung, die Chipelektroden und die Höckerelektroden, um das Brechen derselben zu vermeiden, wenn sie zerteilt wird. Außerdem werden die Höckerelektroden in den oben erwähnten konventionellen Halbleitervorrichtungen auf den entsprechenden Chipelektroden ausgebildet. Die Bildung der Höcker auf den Elektroden ist jedoch schwierig oder sogar unmöglich aufgrund der praktischen Erwägung, jüngsten Anforderungen an die Halbleiterchips hinsichtlich der möglichen Verringerung der Größe mit einer höheren Anschlußanzahl und einem kleineren Abstand derselben zu erfüllen.
Dieses Problem kann mit Hilfe der Verwendung einer vielschichtigen Elektrodenstruktur der Halbleitervorrichtung gelöst werden, die die Verteilung der Lötmittelkontaktflecken auf der gesamten Oberfläche des Halbleiterchips ermöglicht. Eine solche Struktur ist jedoch komplex und schwierig herzustellen. Zusätzlich beeinflußt die vielschichtige Elektrode beträchtlich die Struktur der Chipoberfläche. Eine größere Anzahl von Schichten kann manchmal die Oberfläche unregelmäßig machen.
Das japanische Patentdokument 52/087,983 von Hitachi Ltd., das am 22. Juli 1977 veröffentlicht worden ist, offenbart eine Wafer, die in eine Anzahl von Halbleiterchipabschnitten ungebildet werden kann und eine Anzahl von Verbindungen aufweist, die jeweils nahe ihrem einen Ende mit einer entsprechenden Chipelektrode verbunden sind und sich nach außen auf dem Chipabschnitt zu ihrem anderen Ende erstrecken, das mit einem Höckeranschluß verbunden ist. US-Patent 3,719,981 der RCA Corporation, das am 13. März 1973 erteilt ist, offenbart eine Halbleiterwafer, die eine regelmäßige Matrix von Lötmittelhöckern aufweist.
Ein Ziel wenigstens der bevorzugten Ausführungsform der vorliegenden Erfindung besteht in der Schaffung eines Verfahrens zum Herstellen einer Halbleitervorrichtung, die Höckeranschlüsse aufweist, die innen von den Chipelektroden positioniert sind.
Ein weiteres solches Ziel besteht in der Schaffung eines Verfahrens zum Herstellen einer Halbleitervorrichtung, die gute Widerstandsfähigkeit gegen thermische Beanspruchungen hat.
Ein weiteres solches Ziel besteht in der Schaffung eines Verfahrens zum Herstellen einer Halbleitervorrichtung, die gute Widerstandsfähigkeit gegen Feuchtigkeit hat.

Zusammenfassung der Erfindung

Gemäß einem Gesichtspunkt schafft diese Erfindung ein Verfahren gemäß Anspruch 1 zum Herstellen einer Halbleitervorrichtung, das den Schritt aufweist, eine Anzahl von Halbleiterchipabschnitten auf einer Wafer zu definieren, wobei jeder Halbleiterchipabschnitt eine Anzahl von Chipelektroden aufweist, die auf einer Oberfläche desselben ausgebildet sind, dadurch gekennzeichnet, daß es weiter die Schritte aufweist:
auf der Wafer eine Anzahl von Verbindungen für jeden Halbleiterchipabschnitt so zu bilden, daß jede Verbindung mit einem Ende mit der Chipelektrode und mit dem anderen Ende an einer mehr nach innen angeordneten Stelle des Chipabschnitts verbunden ist;
auf der gesamten Oberfläche der Wafer eine Abdeckbeschichtungsschicht zu bilden, die eine Anzahl von Öffnungen an Stellen aufweist, die dem anderen Ende der Verbindungen entsprechen, welche Öffnungen näher am Mittelteil des Chipabschnitts als die Chipelektroden angeordnet sind;
Höckeranschlüsse zu bilden, die mit den Verbindungen durch die Öffnungen verbunden sind; und
die Halbleiterchipabschnitte auf der Wafer als einzelne Halbleiterchips zu trennen.
Die Elektroden können auf einer Oberfläche entlang des Umfangs derselben ausgebildet sein, wobei die eine Oberfläche eine Passivierungsschicht mit Ausnahme der Stellen aufweist, wo die Chipelektroden ausgebildet werden, wobei die Öffnungen matrixartig angeordnet sind. Wenn die Elektroden auf diese Weise gebildet sind, kann die Verbindungsschicht nach innen sich ausdehnen, wo der Halbleiterchip durch die Öffnung zur Atmosphäre freiliegt. Die Höcker können in einer Entfernung von der Ritzlinie ausgebildet werden. Die Höcker können an Stellen mit Ausnahme derjenigen über den Chipelektroden ausgebildet werden. Gemäß einem anderen Gesichtspunkt der vorliegenden Erfindung wird eine Halbleiterwafer gemäß Anspruch 1 geschaffen, die eine Anzahl von Halbleiterchips aufweist, und Höckerelektroden aufweist, die matrixartig auf der gesamten Oberfläche der Wafer mit Ausnahme von Stellen auf den Ritzlinien zwischen den Halbleiterchips ausgebildet sind.
Die obigen und weitere Ziele, Merkmale und Vorteile der vorliegenden Erfindung werden in der folgenden Beschreibung und den beigefügten Zeichnungen deutlicher werden, in denen gleiche Bezugsziffern gleiche Teile und Komponenten bezeichnen.

Kurze Beschreibung der Zeichnungen

Es zeigen:
Fig. 1A eine schematische Draufsicht auf eine Wafer mit einer Anzahl von Chipabschnitten, die einem konventionellen Verfahren zur Herstellung einer Halbleitervorrichtung ausgesetzt sind;
Fig. 1B eine vergrößerte Ansicht eines Chipabschnitts in Fig. 1A;
Fig. 1C eine Querschnittsansicht des Chipabschnittes entlang der Linie I-I in Fig. 1B;
Fig. 2A bis 2G Querschnittsablaufdiagramme, die ein Verfahren zum Herstellen einer konventionellen Halbleitervorrichtung zeigen;
Fig. 3A bis 3G Querschnittsablaufdiagramme, die ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigen;
Fig. 4A eine schematische Draufsicht einer Wafer, die eine Anzahl von Chipabschnitten entsprechend einem Verfahren zum Herstellen der Halbleitervorrichtung der vorliegenden Erfindung aufweist;
Fig. 4B eine vergrößerte Ansicht eines Chipabschnitts in Fig. 4A; und
Fig. 4C eine Querschnittsansicht des Chipabschnitts entlang der Linie II-II in Fig. 4B.

Beschreibung der bevorzugten Ausführungsform

Ein konventionelles Verfahren zum Herstellen einer Halbleitervorrichtung wird zunächst zum Zwecke beschrieben, das Verstehen der vorliegenden Erfindung zu erleichtern. Diese Beschreibung wird als ein Beispiel eines Verfahrens zum Herstellen einer Filmträgerhalbleitervorrichtung gebracht. Bezugnehmend auf die Fig. 1A bis 1C wird ein unbestückter Halbleiterchip dadurch hergestellt, daß z. B. eine bekannte Waferherstellungstechnik verwendet wird. Eine Wafer 10' weist eine Anzahl von Chipabschnitten 10a' auf, auf denen jeweils Chipelektroden(-kontaktflecken) 11 ausgebildet sind. Obwohl die dargestellten Chipelektroden 11 entlang dem Umfang jedes Chipabschnittes 10a' ausgebildet sind, können die Chipelektroden innerhalb eines aktiven Bereiches ausgebildet sein. Die Chipelektroden 11 bestehen typischerweise aus einer auf Aluminium beruhenden Legierung. Die Wafer 10' wird dann mit einer Passivierungsschicht 12 versehen. Insbesondere wird die gesamte Oberfläche der Wafer 10' mit der Passivierungsschicht 12 bedeckt. Die Passivierungsschicht 12 kann zum Beispiel aus Polyimid, Siliziumnitrit oder Siliziumoxid unter Verwendung einer bekannten Technik wie z. B. Beschichten durch Aufschleudern hergestellt sein. Die Passivierungsschicht hat eine Dicke von 20 um oder weniger. Nach der Bildung der Passivierungsschicht werden die Elektroden 11 zur Atmosphäre hin freigelegt, indem die Wafer 10' Licht ausgesetzt wird und sie geätzt wird. Als Ergebnis bedeckt die Passivierungsschicht 12 die gesamte Oberfläche der Wafer 10' mit Ausnahme der Orte, wo die Chipelektroden 11 gebildet werden. Die Chipabschnitte 10a' werden dann voneinander in einzelne Chips entlang Ritzlinien 13 getrennt. Die Trennung wird mit Hilfe einer bekannten Zerteilungstechnik unter Verwendung einer Zerteilungssäge vorgenommen.
Bezugnehmend auf Fig. 2 wird ein Verfahren zum Herstellen einer konventionellen Halbleitervorrichtung beschrieben. Ein Halbleiterchip 20, der in der oben beschriebenen Weise erhalten worden ist, wird entlang einer Klebeschicht 25 und eines Trägerfilms 30 hergestellt (Fig. 2A). Kugelhöcker 14 aus Gold werden auf den Chipelektroden 11 gebildet. Die Klebemittelschicht 25 ist zwischen dem Halbleiterchip 20 und dem Trägerfilm 30 angeordnet. Die Klebemittelschicht 25 ist kleiner als der Halbleiterchip 20 und hat eine Dicke von ungefähr mehreren 10 um.
Der Trägerfilm 30 weist eine organische isolierende Schicht 31 auf. Die organische isolierende Schicht 31 kann z. B. eine auf Polyimid beruhende Isolationsschicht sein. Die organische isolierende Schicht 31 hat eine erste Oberfläche 31a und eine zweite Oberfläche 31b. Verbindungsschichten 32 sind auf der organischen isolierenden Schicht 31 auf der Seite der ersten Oberfläche 31a vorgesehen. Durchgangslöcher 33 sind in der isolierenden Schicht 31 ausgebildet. Ein Ende jedes Durchgangslochs 33 ist zur Verbindungsschicht 32 gerichtet. Jedes Durchgangsloch 33 geht durch die isolierende Schicht 31 zu deren zweiter Oberfläche 31b hindurch. Die isolierende Schicht 31 ist auch mit Öffnungen 34 versehen, die durch die Schicht hindurchgehen. Die Öffnungen 34 sind an der Stelle ausgebildet, die den Chipelektroden 21 entspricht. Jedes Durchgangsloch 33 ist mit einer leitenden Elektrode 35 gefüllt. Ähnlich ist jede Öffnung 34 mit einem Füllmaterial 36 gefüllt.
Bezugnehmend auf Fig. 2B wird die Klebemittelschicht 25 relativ zum Halbleiterchip 20 positioniert und darauf angebracht. Wenn sie aus einem thermoplastischen Harz besteht, kann die Klebemittelschicht 25 zeitweise auf dem Halbleiterchip 20 fixiert werden, indem sie von der Seite des Chips auf eine Temperatur erhitzt wird, bei der die Klebemittelschicht 25 zu schmelzen beginnt. In diesem Falle wird die Klebemittelschicht 25 am Halbleiterchip 20 auf solche Weise angeklebt, daß keine Leerräume zwischen der Schicht 25 und dem Chip 20 zurückbleiben.
Bezugnehmend auf Fig. 2C wird der Trägerfilm 30 relativ zum Halbleiterchip 20 positioniert, wobei sich die Klebemittelschicht 25 darauf befindet, und die Verbindungsschichten 32 werden mit den Chipelektroden 11 über die Kugelhöcker 14 mit Hilfe der inneren Leitungsbondtechnik verbunden. Insbesondere kontaktiert die leitende Elektrode 35 ein Ende der Verbindungsschicht 32. Das andere Ende der Verbindungsschicht 32 reicht zwischen die Kontaktflecken 11 und die Öffnung 34. In diesem Fall reagiert das Aluminium, das die Chipelektrode 11 bildet, mit Kupfer, das die Verbindungsschicht 32 bildet, und mit Gold, das die Kugelhöcker 14 bildet, zu einer Aluminium- Kupfer-Gold-Legierung, um die Verbindung zwischen den entsprechenden Elementen sicherzustellen.
Bezugnehmend auf Fig. 2D wird die Kombination des Halbleiterchips 20 und des Trägerfilms 30 Wärme und Druck ausgesetzt, um sie durch die Klebemittelschicht 25 aneinander anzukleben. Die Kombination, auf die unten als Chipanordnung Bezug genommen wird, wird für mehrere Sekunden von der Seite entweder des Halbleiterchips 20 oder des Trägerfilms 30 erhitzt und mit Druck beaufschlagt.
Die oben erwähnten Schritte, die in den Fig. 2B bis 2D dargestellt sind, sind nicht die einzige Art und Weise, die zum Verbinden des Trägerfilms 30 und des Halbleiterchips 20 zur Verfügung steht. Die Klebemittelschicht 25 kann in Bezug auf die Trägerschicht 30 und nicht in Bezug auf den Halbleiterchip 20 positioniert und plattiert werden. Alternativ kann das innere Leitungsbonden vorgenommen werden, nachdem der Trägerfilm 30 am Halbleiterchip 20 mit hoher Genauigkeit angeklebt ist, wobei die Klebemittelschicht 25 dazwischen angeordnet ist. Eine Klebemittelschicht kann vorher auf der Oberfläche des Chipabschnittes der Wafer ausgebildet werden.
In Fig. 2E wird die Chipanordnung einem elektrischen Sortierbetrieb und Prüfungen über die Langzeitzuverlässigkeit unter Vorspannungstemperatur mit niedrigem elektrischen Feld (BT) unter Verwendung eines Sortierkontaktfleckens 50 in derselben Weise wie bei typischen Bandträgerpackungen oder -gehäusen (TCP) ausgesetzt. Der äußere Aufbau und die Abmessungen des Trägerfilms 30 sind so ausgebildet, daß die Spezifikationen erfüllt werden, die durch die Electronic Industries Association of Japan (EIAJ) bestimmt sind. Eine solche Konstruktion erlaubt die gemeinsame Benutzung von Buchsen und Kugeln für verschiedene Halbleitervorrichtungen.
In Fig. 2F werden Produktnamen auf der hinteren Oberfläche des Chips unter Verwendung eines Laserstrahls angebracht. Der Trägerfilm 30 wird dann entlang den Rändern der Chipanordnung unter Verwendung einer Form geschnitten. Typischerweise ist die Schnittlänge und die -breite um ungefähr 100 um auf jeder Seite größer als diejenige der Chipanordnung, wenn eine Form zum Schneiden verwendet wird. Ein genaueres Schneiden kann erzielt werden, indem eine Zerteilungssäge oder ein Laserstrahl verwendet wird.
Bezugnehmend auf Fig. 2G werden Höckerelektroden (Lötmittelhöcker) 37 auf entsprechenden äußeren Chipelektroden 11 ausgebildet, die matrixförmig auf dem Trägerfilm 30 auf der zweiten Oberfläche 31b desselben angeordnet sind. Die Höckerelektroden 37 können durch ein Verfahren gebildet werden, das z. B. in der japanischen Offenlegungsschrift Nr. 49-52973 offenbart ist. Die Höckerelektroden 37 werden dadurch gebildet, daß ein Lötmitteldraht gelötet wird, indem das Drahtbondverfahren auf den Oberflächen der Halbleitervorrichtung verwendet wird, die den Chipelektroden 11 auf dem Chip entsprechen. Diese Kugeln werden dann mit den Kontaktflecken gebondet, woraufhin dann anschließend die Drähte geschnitten werden.
Wie dies oben erwähnt wurde, können von diesem konventionellen Herstellungsverfahren nur verhältnismäßig wenige Chips pro Zeiteinheit erhalten werden, da es notwendig ist, Arbeiten wie das innere Leitungsbonden und die Bildung der Höcker für jeden einzelnen Chip durchzuführen. Es kann daher ein Fehler in der Verbindung zwischen dem Halbleiterchip und dem Trägerfilm als auch beim Ankleben der einzelnen Komponenten auftreten. Zusätzlich werden die Höckerelektroden beiden oben erwähnten konventionellen Halbleitervorrichtungen auf den entsprechenden Chipelektroden gebildet, was Probleme in Hinsicht auf die Anforderungen der letzten Zeit an Halbleiterchips bewirkt, die Entwicklung in Richtung auf mögliche Größenverringerung in Kombination mit einer höheren Anzahl von Anschlüssen und kleinerem Abstand derselben fortzutreiben.
Als nächstes soll die Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die Fig. 3A bis 3G und 4A bis 4C beschrieben werden. Wie dies in Fig. 3A gezeigt ist, wird eine Anzahl von Halbleiterchipabschnitten 10a auf einer Wafer 10 gemäß einem gut bekannten Waferherstellungsverfahren definiert. Der Chipabschnitt ist bei dieser Ausführungsform quadratisch, kann jedoch für andere Anwendungen rechteckig sein. Jeder Halbleiterchipabschnitt 10a hat eine Anzahl von Chipelektroden(-kontaktflecken) 11, die auf einer Oberfläche entlang von dessen Umfang ausgebildet sind. Bezugnehmend auf Fig. 3B ist die Wafer 10 mit einer Passivierungsschicht 12 bedeckt, die eine Dicke von 20 um oder weniger hat. Die Passivierungsschicht 12 kann mit Hilfe irgendeines geeigneten Verfahrens wie z. B. Beschichten durch Aufschleudern gebildet werden. In diesem Falle bedeckt die Passivierungsschicht 12 die gesamte Oberfläche der Wafer 10 einschließlich der Chipabschnitte, die durch die Ritzlinien 13 definiert sind, mit den Chipelektroden 11 darauf. Die Wafer 10 wird dann gut bekannter Belichtung und Ätzen ausgesetzt, um die Chipelektroden 11 zur Atmosphäre freizulegen. Dies ist deutlich in Fig. 3B gezeigt. Die Wafer 10 ist in diesem Zustand ähnlich zur Wafer 10', die in Fig. 1C dargestellt ist. Wie dies oben erwähnt wurde, teilt das konventionelle Herstellungsverfahren dann die Wafer in die Halbleiterchips entlang der Ritzlinie 13. Im Gegensatz dazu wird in dieser Phase bei der vorliegenden Erfindung keine Vereinzelung vorgenommen.
Bezugnehmend auf Fig. 3C werden die Aluminiumverbindungsschichten 60 auf der Wafer 10 gebildet. Die Aluminiumverbindungsschicht 60 hat eine Dicke von 1 um oder weniger und ist mit der Chipelektrode 11 an einem Ende verbunden. Das andere Ende der Aluminiumverbindungsschicht 60 erstreckt sich innen vom Chipabschnitt 10a. Anders gesagt, erstreckt sich die Aluminiumverbindungsschicht 60 zum mittigen Bereich des Chipabschnitts 10a. Die Aluminiumverbindungsschicht 60 kann mit Hilfe einer Dünnschichtablagerungstechnik wie z. B. Sputtern unter Verwendung einer Maske gebildet werden. Bezugnehmend auf Fig. 3D wird eine Nickelplattierung 62 auf der Aluminiumverbindungsschicht 60 angebracht. Die Nickelplattierung hat eine Dicke von wenigstens ungefähr 5 um, um irgendwelche thermischen Beanspruchungen aufzunehmen, die aufgrund des Unterschiedes im thermischen Ausdehnungskoeffizienten zwischen der endgültigen Halbleitervorrichtung und einer Schaltungsplatine erzeugt werden, auf der die Halbleitervorrichtung angebracht werden soll. Die Dicke der Nickelplattierung 62 beeinflußt auch die Zuverlässigkeit der Verbindung zwischen der Nickeloberfläche und einer später gebildeten Höckerelektrode. Bei dieser Ausführungsform hat die Nickelplattierung eine Dicke von 10 um. Die Plattierung auf der Aluminiumverbindungsschicht 60 ist nicht auf Nickel begrenzt, und andere Metalle wie z. B. Kupfer können verwendet werden, vorausgesetzt, daß sie die gewünschte Anhaftung und Diffusionssperreigenschaften als ein Sperrschichtmaterial gegen das Material der Höckerelektroden (Lötmittel bei dieser Ausführungsform) haben.
Bezugnehmend auf die Fig. 3D und 3E wird eine Abdeckbeschichtung 64 auf der Nickelplattierung 62 und der Passivierungsschicht 12 aufgebracht. Die Abdeckbeschichtung 64 kann aus z. B. Polyimid hergestellt werden, das aufgebracht wird, um eine Dicke von 20 um oder weniger zu haben. Diese Abdeckbeschichtung 64 hat eine ähnliche Funktion wie die organische isolierende Schicht 31 des Trägerfilms 30, die in Verbindung mit dem konventionellen Verfahren beschrieben worden ist. Als nächstes wird eine Anzahl von Öffnungen 66 in der Abdeckschicht 64 gebildet. Der Ort der Öffnungen 66 entspricht demjenigen, wo die unten beschriebenen Höckerelektroden gebildet werden. Demgemäß ist der Ort der Öffnungen 66 nicht auf eine besondere Ausführungsform begrenzt und kann in Abhängigkeit von Anwendungen der resultierenden Halbleitervorrichtung ausgewählt werden. Die Öffnung 66 wird mit Hilfe von z. B. Ätzen oder Lasern in dem Ausmaß gebildet, daß die Oberfläche der Nickelplattierung 62 zur Atmosphäre freigelegt wird. Anschließend wird eine Goldplattierung 68 auf der freiliegenden Oberfläche der Nickelplattierung 62 aufgebracht. Obwohl sie nicht notwendigerweise gebildet werden muß, ist die Goldplattierung 68 für höhere Zuverlässigkeit der Höckerelektroden bevorzugt.
Bezugnehmend auf Fig. 3F werden Höckerelektroden 70 in der Öffnung 68 und auf der Oberfläche der Abdeckungsschicht 64 gebildet. Die Höckerelektrode 70 kann allgemein kugelförmig oder halbkugelförmig und ungefähr 100 um hoch sein, es können aber auch andere Formen verwendet werden. Diese Höckerelektrode 70 kann entsprechend den folgenden Schritten hergestellt werden. Ein Lötmittelstück wird von einem Lötmittelstreifen unter Verwendung einer Matrize und einer Stanzeinrichtung abgeschnitten. Dieses Lötmittelstück wird an der Öffnung 66 unter Verwendung eines klebenden Materials wie z. B. Harz(-flußmittel) angeklebt. Das Lötmittelstück wird dann erhitzt und geschmolzen, um die Höckerelektrode zu bilden. Das Harz wird nach Bildung der Höckerelektroden 70 ausgewaschen.
Die Wafer in diesem Zustand ist in den Fig. 4A bis 4C gezeigt. Wie aus den Figuren deutlich wird, werden die Höckerelektroden 70 auf der gesamten Oberfläche der Wafer 10 mit Ausnahme von dort gebildet, wo die Ritzlinien gebildet sind. Zusätzlich erstreckt sich die Aluminiumverbindungsschicht 60 zur Stelle der Öffnung 66. Obwohl die Höckerelektroden 70 bei dieser Ausführungsform auf der Wafer mit Ausnahme der Stellen gebildet werden, unter denen die Chipelektroden 11 gebildet werden, können die Höcker 70 über den Chipelektroden 11 gebildet werden.
Bezugnehmend auf Fig. 3G werden die auf der Wafer 10 gebildeten Halbleiterchipabschnitte voneinander in einzelne Halbleitervorrichtungen 80 mit Hilfe von Vereinzelung getrennt.
Bei der konventionellen Wafer 10', die in Fig. 1A dargestellt ist, sind die Chipelektroden 11 voneinander mit einer Teilung von ungefähr 0,1 mm beabstandet. Bei der resultierenden Halbleitervorrichtung sind daher die Höckerelektroden mit derselben Teilung oder demselben Abstand von 0,1 mm oder weniger voneinander entfernt. Im Gegensatz dazu kann die Teilung bzw. der Abstand auf bis zu ungefähr 0,5 mm zwischen Höckerelektroden 70 an der Halbleitervorrichtung 80 dieser Ausführungsform erhöht werden. Demgemäß kann das Verschmelzen oder Schmelzen benachbarter Höcker beträchtlich verringert werden, das sonst während der Bildung der Höckerelektroden auftreten könnte. Außerdem kann die Halbleitereinrichtung der vorliegenden Erfindung z. B. auf einer Schaltungsplatine mit einer höheren Ausbeute angebracht werden. Weiter schafft das vorliegende Verfahren eine leichtere Standardisierung der Halbleitervorrichtungen. Dieses Verfahren schafft auch eine größere Zuverlässigkeit der Verbindung zwischen den Höckerelektroden und der Nickel- oder Goldplattierung.
Wie dies oben erwähnt wurde, ist es erfindungsgemäß möglich, Halbleitervorrichtungen in Massenproduktion herzustellen, ohne daß eine große Investition für Herstellungseinrichtungen erforderlich ist, da das vorliegende Verfahren mit einem gut bekannten Chipherstellungsverfahren in einer Linie liegt. Die erfindungsgemäß erhaltene Halbleitervorrichtung hat eine bessere Widerstandsfähigkeit gegen thermische Beanspruchungen und gute Verbindungen zwischen benachbarten Schichten. Dies verbessert die Widerstandsfähigkeit der Vorrichtung gegen Feuchtigkeit.
Obwohl die vorliegende Erfindung so in Verbindung mit einer besonderen Ausführungsform derselben beschrieben worden ist, wird man verstehen, daß die vorliegende Erfindung nicht auf die dargestellte Ausführungsform beschränkt ist; zum Beispiel kann Gold für die Höcker anstelle des Lötmittels verwendet werden. In einem solchen Fall kann auf die Nickelplattierung und die Goldplattierung verzichtet werden.

Claims

1. Verfahren zum Herstellen einer Halbleitervorrichtung, das den Schritt aufweist, eine Anzahl von Halbleiterchipabschnitten (10a) auf einer Wafer (10) zu bestimmen, wobei jeder Halbleiterchipabschnitt eine Anzahl von Chipelektroden (11) aufweist, die auf einer Oberfläche gebildet sind, gekennzeichnet durch die weiteren Schritte:

auf der Wafer eine Anzahl von Verbindungen (60) für jeden Halbleiterchipabschnitt so zu bilden, daß jede Verbindung mit einem Ende mit der Chipelektrode und mit dem anderen Ende an einer mehr nach innen angeordneten Stelle des Chipabschnitts verbunden ist;

auf der gesamten Oberfläche der Wafer eine Abdeckbeschichtungsschicht (64) zu bilden, die eine Anzahl von Öffnungen (66) an Stellen aufweist, die dem anderen Ende der Verbindungen entsprechen, welche Öffnungen (66) näher am Mittelteil des Chipabschnitts (10a) als die Chipelektroden (11) angeordnet sind;

Höckeranschlüsse (70) zu bilden, die mit den Verbindungen durch die Öffnungen verbunden sind; und

die Halbleiterchipabschnitte auf der Wafer als einzelne Halbleiterchips zu trennen.

2. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Elektroden (11) auf einer Oberfläche entlang eines Umfangs derselben ausgebildet werden, wobei die eine Oberfläche mit einer Passivierungsschicht (12) mit Ausnahme der Stellen bedeckt wird, wo die Chipelektroden gebildet werden, wobei die Öffnungen matrixförmig angeordnet werden.

3. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Verbindungsschicht sich zu der Stelle erstreckt, wo die Öffnung gebildet wird.

4. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Höcker von der Ritzlinie entfernt ausgebildet werden.

5. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Höcker an Stellen mit Ausnahme derjenigen gerade über den Chipelektroden gebildet werden.

6. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß jeder Chipabschnitt rechteckig ist.

7. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Höckeranschlüsse nicht in vertikaler Ausrichtung mit den Chipelektroden angeordnet sind.

8. Halbleiterwafer (10), dadurch gekennzeichnet, daß sie eine Anzahl von Chipabschnitten (10a) aufweist, die darauf durch Ritzlinien (13) bestimmt sind, wobei jeder Chipabschnitt eine Anzahl von Chipelektroden (11), Höckerelektroden (70), die mehr zum Mittelteil des Chipabschnitts als die Chipelektroden angeordnet sind, und Verbindungsschichten (60, 62) aufweist, die mit ihren einen Enden mit der Chipelektrode und den anderen Enden mit den Höckerelektroden verbunden sind.

9. Halbleiterwafer nach Anspruch 8, dadurch gekennzeichnet, daß die Verbindungsschichten Aluminiumschichten (60) und Plattierungsschichten (62) aufweisen, die auf den Aluminiumschichten ausgebildet sind, welche Aluminiumschichten mit den Chipelektroden verbunden sind, wobei die Plattierungsschichten mit den Höckerelektroden verbunden sind.