Nothing Special   »   [go: up one dir, main page]

JP3077316B2 - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JP3077316B2
JP3077316B2 JP03283367A JP28336791A JP3077316B2 JP 3077316 B2 JP3077316 B2 JP 3077316B2 JP 03283367 A JP03283367 A JP 03283367A JP 28336791 A JP28336791 A JP 28336791A JP 3077316 B2 JP3077316 B2 JP 3077316B2
Authority
JP
Japan
Prior art keywords
integrated circuit
film
circuit device
bump electrode
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03283367A
Other languages
English (en)
Other versions
JPH05121409A (ja
Inventor
彰 天野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP03283367A priority Critical patent/JP3077316B2/ja
Priority to DE69209970T priority patent/DE69209970T2/de
Priority to US07/967,400 priority patent/US5289038A/en
Priority to EP92309877A priority patent/EP0540312B1/en
Publication of JPH05121409A publication Critical patent/JPH05121409A/ja
Application granted granted Critical
Publication of JP3077316B2 publication Critical patent/JP3077316B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は集積回路装置を外部と接
続するためそのチップ上に突設される小形のバンプ電極
ないしは突起電極に関する。
【０００２】
【従来の技術】近年の半導体集積回路装置の高集積化技
術の著しい進展とともに、それを種々の電子回路や電子
装置に組み込む際の実装形態の合理化，特に実装に要す
る手間の節減とスペースの縮小とが要求されるようにな
って来たが、周知のように集積回路装置のチップをプラ
スチックパッケージ等に一旦収納した上で実装するより
チップ状態のままで実装するのが有利であり、このため
量産される電子装置類に上述のバンプ電極を突設させた
いわゆるフリップチップが広く採用されるようになって
来た。よく知られていることであるが、このバンプ電極
の従来の代表的な構造を図５を参照して以下に簡単に説
明する。
【０００３】図５は集積回路装置のチップの半導体領域
10上にはんだのバンプ電極20が突設された状態を断面で
示す。半導体領域10の表面を覆う酸化シリコン等の絶縁
膜22の上側に半導体領域10内に作り込まれた集積回路と
接続されたアルミの配線膜23が配設されており、その端
部上にバンプ電極20を設けるため配線膜23を覆う窒化シ
リコン等の保護膜24に窓を開口して配線膜23を露出させ
る。この窓部をチタンや銅からなるごく薄い金属の下地
膜25によりまず覆った後に、突起金属26を電解めっき法
により所定の高さに成長させ、この例では短時間加熱に
より突起金属26のはんだを溶融させて先端に丸みを持つ
バンプ電極20とする。
【０００４】かかるバンプ電極20を備えるフリップチッ
プの実装に当たっては、例えば図５とは逆に表面を下側
に向けた姿勢で実装相手方の上に置き、バンプ電極20の
先端を相手方の導体に接触させた状態で加熱して突起金
属26のはんだを導体にはんだ付け接合する。これによっ
てフリップチップの実装相手方に対する固定と接続が同
時に果たされるので、実装作業に要する手間を省きかつ
実装スペースを最小に縮小することができる。
【０００５】
【発明が解決しようとする課題】ところで、高集積化の
進展により集積回路装置のチップサイズが縮小されると
ともにチップ内に組み込まれる回路数も増加して外部接
続点数が増加する傾向にあり、ある種の集積回路装置で
は数百個のバンプ電極を数mm角のチップ内に配列する必
要が出て来た。このため従来は 100μｍ程度の径ないし
角であったバンプ電極のサイズを30μｍ以下にする必要
があるが、小形化すると根元のチップへの取り付けない
しは接合強度が低下する問題がある。
【０００６】すなわち、 100μｍ径のバンプ電極を30μ
ｍにすると付け根の面積が約10分の１になりそれだけで
強度が１桁低下するほか、図５の突起金属20と半導体領
域10の間にある膜の相互密着性の信頼度が低下するため
実際の接合強度がさらに低下して実装時等に掛かる僅か
な外力により簡単に剥離しやすくなる。
【０００７】このようにバンプ電極の付け根の強度の強
化が外部接続数の多い集積回路装置の高集積化のため必
要な事情から、本発明はバンプ電極の半導体チップへの
取り付け強度を高めることを目的とするものである。
【０００８】
【課題を解決するための手段】本発明による集積回路装
置では、半導体領域内に凹所をＶ字状に掘り込み、この
凹所を含む半導体領域の表面を絶縁膜で覆い、絶縁膜上
に集積回路と接続された金属の配線膜を配設し、前記凹
所とその周囲の所定範囲に位置する前記配線膜のみを窓
内に露出させて集積回路装置の表面を保護膜で覆い、こ
の保護膜の窓部を配線膜と接続するように薄い金属の下
地膜で覆い、下地膜の上に突起金属を形成することによ
って上述の目的を達成する。
【０００９】なお、上述のＶ字状の凹所の深さはその開
口幅と同程度以上とするのがバンプ電極の取り付け強度
を高める上で望ましい。この凹所の開口面積はバンプ電
極の根元の面積の25％以上とすることでふつうは取り付
け強度を高める充分な効果が得られる。また、バンプ電
極がとくに小形の場合は凹所内の配線膜を省いた構造と
するのが有利である。かかる本発明によるバンプ電極は
その付け根幅が前述のように30μｍ以下の場合に適用す
るのがとくに有利である。
【００１０】
【作用】本発明は、従来のバンプ電極の突起金属の半導
体領域に対する取り付け強度が両者間にある膜の平坦面
における密着性に頼っているため、外力をとくに横方向
に受けた時この平坦な密着面にもっぱら剥離力が働く点
に問題の原因があることに着目したもので、前項の構成
にいうように半導体領域内にＶ字状に掘り込んだ凹所の
上に突起金属を突設することにより、突起金属に横方向
の外力が掛かった時にその下側の膜や膜相互間に剥離力
のほか必ず圧縮力が掛かるようにし、かつ密着面ないし
外力の受容面の面積を凹所により広げることにより、バ
ンプ電極の付け根の強度を従来より１桁以上高めること
に成功したものである。
【００１１】すなわち、横方向外力により突起金属に掛
かる回転モーメント力に対して主に上述の圧縮力がその
反力として働いて剥離力による反力はごく僅かで済むの
で、本発明のバンプ電極ではその付け根の剥離に対する
強度を大幅に向上することができる。また、突起金属に
はフリップチップの実装時に縦方向の圧力がもちろん掛
かるが、上述のようにそれに対する受容面の面積が凹所
により広がるのでこの縦方向外力に対するバンプ電極の
付け根の強度も従来より向上する。
【００１２】
【実施例】以下、図を参照して本発明の実施例を説明す
る。図１は本発明のバンプ電極の実施例の従来の図５に
対応する断面図、図２はその製造方法を例示する断面
図、図３はその適用例を示す集積回路装置のチップの要
部拡大断面図、図４は本発明のバンプ電極の異なる実施
例の断面図で、これらの図５に対応する部分に同符号が
付されているので重複部分の説明は適宜省略することと
する。
【００１３】図１の実施例ではバンプ電極20の突起金属
26にはんだが用いられ、そのサイズは例えば付け根で25
〜30μｍ径ないし角に，高さが20〜25μｍとされる。従
来の図５と異なる点は半導体領域10内に凹所21が図示の
ようにＶ字状に掘り込まれ、その上にバンプ電極20の突
起金属26が突設されていることである。この凹所21はそ
の上部の開口の面積を突起金属60の付け根面積の25％以
上に，その深さを開口の径ないしは幅と同程度か若干大
きいめに掘り込むのがよく、例えばこの実施例では上部
開口が15〜20μｍ径ないし角，深さが15〜25μｍとされ
る。
【００１４】この凹所21を除くバンプ電極20の構造は従
来と同様であって、半導体領域10の表面は凹所21の表面
を含めて絶縁膜22により覆われ、その上に金属の配線膜
23が図示の例では凹所21内を含めて配設され、さらにそ
の上に保護膜24が被着されてバンプ電極20を設けるべき
範囲に配線膜23を露出させるように窓が開口される。薄
い金属の下地膜25がこの窓内で配線膜23と接続するよう
に設けられ、その上にはんだの突起金属26が電解めっき
により突設される。
【００１５】ついで図２を参照して図１の構造のバンプ
電極20を作り込む要領を説明する。図２(a) は半導体領
域10の表面から凹所21を掘り込んだ状態を示す。この凹
所21の掘り込みにはプラズマエッチング法やリアクティ
ブイオンエッチング法を利用するのがよく、反応ガスと
して例えば酸素を含む CF4とSF6 の混合ガスを用い、ガ
ス圧力とプラズマ電力を異方性エッチング条件に設定す
ることにより凹所21を強い傾斜の正確なＶ字状の側面形
状で深く掘り込むことができる。なお、かかる凹所21の
掘り込みは半導体領域10に集積回路を作り込む前にあら
かじめ行なって置くのが望ましい。
【００１６】図２(b) では、まず半導体領域１の表面に
ふつうは酸化シリコンの絶縁膜22を例えば１〜1.5 μｍ
膜厚で付け、その表面上に 0.5〜1.5 μｍの膜厚のアル
ミの配線膜23を所定の配線パターンで配設する。ついで
窒化シリコン等の保護膜24を１〜２μｍの膜厚にＣＶＤ
法により成膜し、ドライエッチング法により窓24ａをこ
れに開口して凹所21内を含む配線膜23の端部を露出させ
て図示の状態とする。図２(c) は下地膜25を全面に成膜
した状態を示す。通例のようにこの下地膜25は２層膜と
され、この実施例では下側下地膜25ａとしてチタンが
0.2〜0.5 μｍの膜厚に, 上側下地膜25ｂとして銅が１
〜1.5 μｍの膜厚にそれぞれスパッタ法によって成膜さ
れる。
【００１７】図に(d) は突起金属26を電解めっきにより
突設した状態を示す。まず下地膜25の上側下地膜25ｂの
方をフォトエッチングにより突起金属26用にパターンニ
ングした後に、フォトレジスト膜30をスピンコートして
フォトプロセスによって上側下地膜25ｂのみを露出させ
る窓を明け、このフォトレジスト膜30をマスク膜とし下
側下地膜25ａを負側のめっき電極膜とする電解めっきに
より突起金属26を図示のように上側下地膜25ｂ上に選択
的に成長させる。以降はフォトレジスト膜30を除去し、
下側下地膜25ａをエッチングにより上側下地膜25ｂの下
側部分を除いて除去し、かつ前述のように短時間加熱に
よって突起金属26を溶融することによりその先端に丸み
を持たせて図１に示す状態とする。
【００１８】このようにして集積回路装置のチップに突
設される図１の構造のバンプ電極20では、小形の場合で
も縦横両方向に掛かる外力に対する付け根の強度が従来
より前述のように１桁以上高く、チップの輸送時や実装
時に受けやすい圧力や衝撃により剥離したり損傷を受け
たりするトラブルを格段に減少させることができる。ま
た、図２(d) の電解めっき工程後において下側下地膜25
ａのエッチング残渣を100Kg／cm2 の高圧のジエット水
流によって除去する実験の結果では、かなりの圧力が突
起金属26に横方向に掛かったにも拘わらず、バンプ電極
20の剥離はほぼ皆無であることが実証されている。
【００１９】図３に図１のバンプ電極20を集積回路装置
に組み込んだ適用例をその一部拡大断面で示す。この適
用例でのウエハの半導体領域10は、ｐ形の基板11の上に
エピタキシャル層12をｎ形で成長させ、バンプ電極20を
設けるべき各チップの周縁部にｐ形の接合分離層13を拡
散したもので、エピタキシャル層12の表面部には集積回
路用のｐ形層14やｎ形層15が図のように拡散され、絶縁
膜22の上に配設された配線膜23はｐ形層14と接続されて
いる。この配線膜23と接続するバンプ電極20は図の前後
方向にできるだけ狭いピッチで配列できるよう図１で述
べた30μｍ程度の狭い付け根幅にされるが、この適用例
では電流容量を高めるため図の左右方向には例えば60μ
ｍの広い付け根幅に形成され、このため凹所21も図の左
右方向にやや細長い矩形断面のＶ字状に掘り込まれる。
【００２０】なお、集積回路装置は通例のようにウエハ
プロセスの終了後に試験されるが、バンプ電極20を本発
明により50μｍ径程度以下に小形化すると試験用プロー
ブのニードルを接触させるのが困難になるため、この図
３の適用例ではバンプ電極20と接続された試験用の接続
パッド40が設けられる。この接続パッド40は、例えばウ
エハをチップに単離する際にスクライブするためのいわ
ゆるスクライブゾーンの面積を利用して、バンプ電極20
よりかなり大きいめの例えば80μｍ角のサイズで作り込
まれる。このため配線膜23の端部を膨出させ、保護膜24
に明けた窓内にこれを露出させて接続パッド40とする。
【００２１】図４に突起金属26に例えば金や銅を用いる
小電流容量のバンプ電極20を図１の場合よりもさらに小
形化するに適する実施例を断面で示す。このバンプ電極
20の付け根の幅を例えば20μｍ程度にする場合は凹所21
の開口幅が10〜15μｍになるので、この図４の実施例で
は凹所21内の配線膜23が省かれてその周辺にのみ配設さ
れている。下地膜25はもちろんこの配線膜23と接続する
ようかつ凹所21内にも設けられ、その上に突起金属26用
の金や銅が電解めっき法によって成長される。これによ
って突起金属26は凹所21内にいわば根をしっかりと下ろ
した形になり、半導体領域10に対する高い取り付け強度
が得られる。なお、この実施例の場合の下地膜21中の上
側下地膜にはパラジュウム等が用いられ、その膜厚は図
１の場合より薄く 0.4〜0.6 μｍ程度とするのがよい。
この図３の実施例の構造はバンプ電極20を20μｍ程度以
下のサイズにする場合に有利である。
【００２２】
【発明の効果】以上のとおり本発明によるバンプ電極で
は、その下側の半導体領域内に凹所をＶ字状に掘り込
み、この凹所を含む半導体領域の表面を絶縁膜で覆い、
その上に集積回路と接続された金属の配線膜を配設し、
その外部接続個所と凹所を窓内に露出させて集積回路装
置の表面を保護膜で覆い、窓部を配線膜と接続するよう
に薄い金属の下地膜で覆い、下地膜の上に突起金属を電
解めっき法により突設するようにしたので、突起金属に
外力がとくに横方向に掛かったときその下側の膜や膜相
互間に剥離力のほかに必ず圧縮力が掛かり、かつ密着面
ないし外力の受容面の面積が広がってバンプ電極の付け
根強度が従来より１桁以上向上し、縦方向の外力に対し
ても受容面の面積が広がる分だけ付け根強度が向上す
る。
【００２３】本発明は外部接続点数の多いフリップチッ
プ用の小形のバンプ電極に適用してとくに効果が高く、
従来から高集積化上の隘路であったバンプ電極のチップ
への取り付け強度を高めて付け根のサイズを30μｍ以下
に縮小することを可能にし、数mm角の小形チップに数百
個のバンプ電極を配列した集積度の高い集積回路装置の
提供を可能にするものである。
【図面の簡単な説明】
【図１】本発明のバンプ電極の実施例の断面図である。
【図２】図１のバンプ電極の製造方法を例示する断面図
であり、同図(a) は凹所の掘り込み後の状態，同図(b)
は下地膜の被着前の状態，同図(c) は下地膜の被着後の
状態，同図(d) は突起金属の電解めっき後の状態をそれ
ぞれ示す。
【図３】図１のバンプ電極の集積回路装置への適用例を
示すフリップチップの要部拡大断面図である。
【図４】本発明のバンプ電極の異なる実施例の断面図で
ある。
【図５】従来のバンプ電極の断面図である。
【符号の説明】
10 集積回路装置のチップないしウエハの半導体領
域 20 バンプ電極 21 凹所 22 絶縁膜 23 配線膜 24 保護膜 25 下地膜 25ａ 下側下地膜 25ｂ 上側下地膜 26 突起金属 30 電解めっき用のマスクとしてのフォトレジスト
膜

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体領域内にＶ字状に掘り込まれた凹所
    と、この凹所を含む半導体領域の表面を覆う絶縁膜と、
    絶縁膜上に配設され集積回路と接続された金属の配線膜
    と、前記凹所とその周囲の所定範囲に位置する前記配線
    膜のみを窓内に露出させて集積回路装置の表面を覆う保
    護膜と、この保護膜の窓部を覆い配線膜と接続するよう
    設けられた薄い金属の下地膜と、下地膜の上に突設され
    た突起金属とを備えてなることを特徴とする集積回路装
    置。
  2. 【請求項２】請求項１に記載の集積回路装置において、
    凹所の深さが開口幅と同程度以上とされることを特徴と
    する集積回路装置。
  3. 【請求項３】請求項１に記載の集積回路装置において、
    突起金属の根元の幅が30μｍ以下とされることを特徴と
    する集積回路装置。
JP03283367A 1991-10-30 1991-10-30 集積回路装置 Expired - Fee Related JP3077316B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP03283367A JP3077316B2 (ja) 1991-10-30 1991-10-30 集積回路装置
DE69209970T DE69209970T2 (de) 1991-10-30 1992-10-28 Höckerelektrodenstruktur und Halbleiterchip mit dieser Struktur
US07/967,400 US5289038A (en) 1991-10-30 1992-10-28 Bump electrode structure and semiconductor chip having the same
EP92309877A EP0540312B1 (en) 1991-10-30 1992-10-28 Bump electrode structure and semiconductor chip having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03283367A JP3077316B2 (ja) 1991-10-30 1991-10-30 集積回路装置

Publications (2)

Publication Number Publication Date
JPH05121409A JPH05121409A (ja) 1993-05-18
JP3077316B2 true JP3077316B2 (ja) 2000-08-14

Family

ID=17664582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03283367A Expired - Fee Related JP3077316B2 (ja) 1991-10-30 1991-10-30 集積回路装置

Country Status (4)

Country Link
US (1) US5289038A (ja)
EP (1) EP0540312B1 (ja)
JP (1) JP3077316B2 (ja)
DE (1) DE69209970T2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719448A (en) * 1989-03-07 1998-02-17 Seiko Epson Corporation Bonding pad structures for semiconductor integrated circuits
JP2792532B2 (ja) 1994-09-30 1998-09-03 日本電気株式会社 半導体装置の製造方法及び半導体ウエハー
US5587336A (en) * 1994-12-09 1996-12-24 Vlsi Technology Bump formation on yielded semiconductor dies
JP2830903B2 (ja) * 1995-07-21 1998-12-02 日本電気株式会社 半導体デバイスの製造方法
DE19632626A1 (de) * 1996-08-13 1998-02-19 Siemens Ag Verfahren zum Herstellen von Halbleiterkörpern mit MOVPE-Schichtenfolge
JP3695893B2 (ja) 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
US5929521A (en) * 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
WO1999004424A1 (en) * 1997-07-15 1999-01-28 Hitachi, Ltd. Semiconductor device, mounting structure thereof and method of fabrication thereof
US6031293A (en) * 1999-04-26 2000-02-29 United Microelectronics Corporation Package-free bonding pad structure
US6434817B1 (en) * 1999-12-03 2002-08-20 Delphi Technologies, Inc. Method for joining an integrated circuit
JP3967239B2 (ja) * 2001-09-20 2007-08-29 株式会社フジクラ 充填金属部付き部材の製造方法及び充填金属部付き部材
US20050085062A1 (en) * 2003-10-15 2005-04-21 Semitool, Inc. Processes and tools for forming lead-free alloy solder precursors
KR20070045359A (ko) 2004-08-31 2007-05-02 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 적어도 하나의 테스트 컨택트 구조를 포함하는 칩과 이를포함한 웨이퍼
KR100630736B1 (ko) * 2005-01-28 2006-10-02 삼성전자주식회사 반도체 소자의 범프 및 제조 방법
JP2006222374A (ja) * 2005-02-14 2006-08-24 Fuji Film Microdevices Co Ltd 半導体チップ
JP2006339342A (ja) * 2005-06-01 2006-12-14 Shin Etsu Handotai Co Ltd 太陽電池および太陽電池の製造方法
CN101989590B (zh) * 2009-07-30 2012-11-14 瀚宇彩晶股份有限公司 凸块结构
JP5611682B2 (ja) * 2010-06-21 2014-10-22 京セラ株式会社 弾性波装置
FR2969381A1 (fr) * 2010-12-21 2012-06-22 St Microelectronics Crolles 2 Puce electronique comportant des piliers de connexion, et procede de fabrication
FR2978296A1 (fr) 2011-07-20 2013-01-25 St Microelectronics Crolles 2 Puce electronique comportant des piliers de connexion, et procede de fabrication
US20180082967A1 (en) * 2016-09-21 2018-03-22 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
DE102016222913A1 (de) * 2016-11-21 2018-05-24 Robert Bosch Gmbh Gassensor mit einem Halbleitersubstrat mit mindestens einer Isolationsschicht und einer Leiterbahn

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3577037A (en) * 1968-07-05 1971-05-04 Ibm Diffused electrical connector apparatus and method of making same
US3839727A (en) * 1973-06-25 1974-10-01 Ibm Semiconductor chip to substrate solder bond using a locally dispersed, ternary intermetallic compound
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
US4163988A (en) * 1978-01-30 1979-08-07 Xerox Corporation Split gate V groove FET
US4514751A (en) * 1982-12-23 1985-04-30 International Business Machines Corporation Compressively stresses titanium metallurgy for contacting passivated semiconductor devices

Also Published As

Publication number Publication date
EP0540312A1 (en) 1993-05-05
DE69209970D1 (de) 1996-05-23
US5289038A (en) 1994-02-22
EP0540312B1 (en) 1996-04-17
JPH05121409A (ja) 1993-05-18
DE69209970T2 (de) 1996-12-12

Similar Documents

Publication Publication Date Title
JP3077316B2 (ja) 集積回路装置
JP3918935B2 (ja) 半導体装置の製造方法
US5707894A (en) Bonding pad structure and method thereof
US6020624A (en) Semiconductor package with bi-substrate die
KR100290193B1 (ko) 반도체장치및그제조방법
US6248429B1 (en) Metallized recess in a substrate
US6664129B2 (en) Integrated circuits and methods for their fabrication
US6753208B1 (en) Wafer scale method of packaging integrated circuit die
US6248962B1 (en) Electrically conductive projections of the same material as their substrate
US7223634B2 (en) Semiconductor device, method for manufacturing the same, circuit board, and electronic apparatus
KR100630736B1 (ko) 반도체 소자의 범프 및 제조 방법
US5403777A (en) Semiconductor bond pad structure and method
US5406122A (en) Microelectronic circuit structure including conductor bridges encapsulated in inorganic dielectric passivation layer
US6251694B1 (en) Method of testing and packaging a semiconductor chip
JPH09289264A (ja) 半導体装置用基板及びその製造方法並びに半導体装置
US6562545B1 (en) Method of making a socket assembly for use with a solder ball
US6365967B1 (en) Interconnect structure
US6297561B1 (en) Semiconductor chip
JP3523815B2 (ja) 半導体装置
JP2000306949A (ja) 半導体装置及びその製造方法並びにその実装構造
JP3235586B2 (ja) 半導体装置及び半導体装置の製造方法
JP3235587B2 (ja) 半導体パッケージとその製造方法
JP2008053406A (ja) 半導体装置およびその製造方法
JP3019065B2 (ja) 半導体装置の接続方法
JP2000195887A (ja) 電子部品

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080616

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080616

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080616

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090616

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees