Nothing Special   »   [go: up one dir, main page]

DE69518047T2 - Programmierbares Element in Anordnungen mit metallischen Barriere-Schichten und Verfahren - Google Patents

Programmierbares Element in Anordnungen mit metallischen Barriere-Schichten und Verfahren

Info

Publication number
DE69518047T2
DE69518047T2 DE69518047T DE69518047T DE69518047T2 DE 69518047 T2 DE69518047 T2 DE 69518047T2 DE 69518047 T DE69518047 T DE 69518047T DE 69518047 T DE69518047 T DE 69518047T DE 69518047 T2 DE69518047 T2 DE 69518047T2
Authority
DE
Germany
Prior art keywords
metal
layer
opening
contact region
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69518047T
Other languages
English (en)
Other versions
DE69518047D1 (de
Inventor
Patrick A. Begley
John T. Gasner
Lawrence G. Pearce
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intersil Corp
Original Assignee
Intersil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intersil Corp filed Critical Intersil Corp
Publication of DE69518047D1 publication Critical patent/DE69518047D1/de
Application granted granted Critical
Publication of DE69518047T2 publication Critical patent/DE69518047T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B20/00Read-only memory [ROM] devices
    • H10B20/20Programmable ROM [PROM] devices comprising field-effect components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/926Elongated lead extending axially through another elongated lead

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

    Programmierbares Element in Anordnungen mit metallischen Barriere-Schichten und Verfahren
  • Die vorliegende Erfindung bezieht sich auf Metallisationssysteme und insbesondere auf ein Metallisationssystem für eine integrierte Schaltung mit einem Sperrschichtmetall.
  • Leitende Metallfilme stellen Verbindungen zwischen den Kontakten von Anordnungen in einer integrierten Schaltung bereit sowie zwischen der Schaltung und der äußeren Umgebung bereit. In einer typischen integrierten Schaltung gibt es zumindest eine Schicht aus Metall und oft zwei oder mehr Schichten aus Metall. Während eine Vielzahl von Metallen zur Verwendung in integrierten Schaltungen geeignet ist, ist Aluminium das am häufigsten zur Kontaktierung von Anordnungen und für Verbindungen von Anordnungen mit der äußeren Umgebung verwendete Metall. Als solches wird ein erstes Niveau von Metall, wie z. B. Aluminium einen Ohmschen Kontakt mit Oberflächenkontaktbereichen der Halbleitervorrichtung herstellen. Die Ohmschen Kontakte sind voneinander durch einen oder mehrere Isolationsbereiche getrennt. Ein zweites Niveau von Metall, ebenfalls Aluminium, sorgt für die Zwischenverbindung zwischen einem oder mehreren Metallkontakten auf dem ersten Niveau und der äußeren Umgebung.
  • Es gibt jedoch Nachteile beim Kontaktieren einer Halbleiteroberfläche mit Aluminium. Ein Problem ist die Lösbarkeit von Silizium in Aluminium. Silizium neigt dazu, in Aluminium hinein zu diffundieren. Über die Zeit hinweg zersetzen sich Aluminium-Silizium-Kontaktschichten und Aluminium dringt in die Aluminium-Silizium-Kontaktschicht ein, was zu einem Versagen des Übergangs führen kann. Ein anderes Problem ist die Migration von Metall. Unter der Einwirkung von Spannung und Strom migriert das Metall in das Silizium, d. h. es bahnt sich einen Weg in das Silizium. Eine solche Metallmigration wird durch hohe Spannungen und hohe Ströme beschleunigt. Falls die Metallmigra tion hoch genug ist, tritt das Metall durch einen Oberflächenkontaktbereich in einen tieferliegenden Bereich hinein, wo das Metall einen Übergang zwischen den beiden Bereichen im Körper der Anordnung kurzschließen wird.
  • Viele der Probleme, welche sich durch die Metallmigration und -diffusion stellen, werden durch die Verwendung einer Sperrmetallschicht zwischen dem Silizium und dem abgeschiedenen Aluminium gelöst. Ein typisches Sperrschichtmetall ist Titan-Wolfram (TiW). TiW wirkt als Haftschicht und haftet sowohl am Silizium als auch am Aluminium. Zusätzlich hat es die Fähigkeit, die Migration oder Diffusion von Aluminium in Silizium zu unterbinden. Solche Barrieremetallschichten werden in integrierten Schaltungen häufig verwendet. Andere Barrieremetalle umfassen TiN und Ti, sind aber nicht auf diese beschränkt.
  • Bestimmte integrierte Schaltungen verwenden auch vorteilhafterweise die Eigenschaften der Metallmigration des auf dem Silizium abgeschiedenen Aluminiums. Solche Anordnungen sind typischerweise programmierbare Anordnungen und sind typischerweise Dioden, wobei Zenerdioden die bevorzugte Wahl sind. Bei normalen Betriebsbedingungen liegt an der Zenerdiode eine Sperrspannung an und die Zenerdiode scheint eine offene Schaltung zu sein. Während des Programmierens wirken hohe Stromstärken und Spannungen auf die Zenerdiode ein, was zu einer Jouleschen Erwärmung führt, was für sorgt, daß einer der Kontakte des Aluminium zu einem Zeneroberflächenbereichs durch den Übergang der Zenerdiode migriert und somit die Diode tatsächlich kurzschließt. Mit solch einer durch Metallmigration programmierbaren Zenerdiode hat ein Benutzer die Möglichkeit, eine programmierbare Anordnung bereitzustellen. Eine Zenerdiode in ihrem ursprünglichen Zustand, welche mit einer Sperrspannung betrieben wird, wird als offener Schaltreis erscheinen. Eine programmierte und durch Metallmigration kurzgeschlossene Zenerdiode wird als Kurzschluß erscheinen oder zumindest als ein Pfad eines geringen Widerstands im Vergleich zu einer mit einer Sperrspannung betriebenen Zenerdiode.
  • Wenn jedoch Anordnungen, welche auf durch Metallmigration programmierbaren Zenerdioden beruhen, mit Sperrmetallschichten versehen werden, verlieren die Zenerdioden ihre Programmierbarkeit, da die Sperrmetallschicht die Metallmigration von Aluminium in Silizium unterbindet und dadurch das Programmieren von programmierbaren Anordnungen vom Zenerdiodentyp verhindert.
  • Programmierbare Zenerdioden werden häufig in anwendungsspezifischen integrierten Schaltungen (ASIC = application specifle integrated circuit) verwendet. Solche Schaltungen können für bestimmte Anwendungen individuell entworfen werden. Alternativ dazu werden ASICs häufig aus einer Vielzahl sogenannter Zellen hergestellt Eine jede Zelle entspricht dem Aufbau einer Schaltung, welche im Betrieb und bei der Fertigung mit anderen Schaltungen oder Zellen kompatibel ist. Zusammen bilden die Zellen eine Bibliothek modularer Schaltungsaufbauten, welche für die Herstellung eines ASIC verfügbar ist In ASICs ist es häufig wünschenswert, vorbestimmte integrierte Schaltungszellen mit individuell programmierbaren Zellen zu kombinieren, wobei solche programmierbare Zellen durch den Benutzer programmierbar sind oder am Ende des Herstellprozesses programmierbar sind. Bei der Herstellung solcher ASICs werden heutzutage häufig Sperrschichtmetalle verwendet, um Aluminium daran zu hindern, in die Oberfläche des Siliziums einzudringen. Die Gegenwart solcher Sperrschichtmetalle beeinträchtigt jedoch jene ASICs, welche auf programniierbaren Zenerdioden beruhen.
  • Eine programmierbare Zenerdiode ist in US-A-4312046 beschrieben.
  • Ein Ziel der vorliegenden Erfindung ist es, eine programmierbare Anordnung in einer integrierten Schaltung mit einem Barrieremetallsystem zum Programmieren einer Zenerdiode bereitzustellen.
  • Die Erfindung stellt eine integrierte Schaltung bereit mit einer oder mehreren programmierbaren Anordnungen, wie z. B. programmierbare Zenerdioden. Die integrierte Schaltung gemäß der vorliegenden Erfindung wird auf einem Substrat eines Halbleitermaterials gebildet. Das Substrat weist eine Oberfläche auf und in der Oberfläche ist eine programmierbare Anordnung ausgebildet, bevorzugterweise eine programmierbare Zenerdiode. Die programmierbare Anordnung hat einen ersten und zweiten Oberflächenkontaktbereich zur Aufnahme eines Metallkontakts auf einem ersten und zweiten Niveau. Eine erste dünne Oxidschicht wird auf dem Substrat gezüchtet oder abgeschieden. Eine Schicht von Polysilizium ist auf dem ersten dünnen Oxid abgeschieden, um Gates auszubilden und die Zenerdiffusion festzulegen. Ein Feldoxid trennt nebeneinanderliegende Anordnungen. Eine zweite Oxidschicht wird über der Oberfläche des Polysiliziummaterials abgeschieden. Die zweite Oxidschicht wird geätzt oder ausgebildet, um sich über dem Polysilizium zu erstrecken, und der erste und zweite Oberflächenkontaktbereich im Halbleitermaterial dient dem Zweck des Festlegens von Bereichen, welche silizidiert werden sollen, und um Seitenwandoxidräume herzustellen. Eine dritte Oxidschicht wird abgeschieden und ausgebildet, um Öffnungen für ein Metall auf einem ersten Niveau zu bilden. Die Öffnungen werden mit einem ersten Niveau von Metall aufgefüllt. Das Metall auf dem ersten Niveau umfaßt eine Sperrmetallschicht. Eine Schicht aus Metall, z. B. Aluminium, wird auf der Sperrschicht abgeschieden. Bei der bevorzugten Ausführungsform ist die Sperrmetallschicht typischerweise TiW. Das Metall auf dem ersten Niveau wird ausgeformt und geätzt, damit es von selektiven zweiten Kontaktoberflächenbereichen des Halbleiters, welche einen der Anschlüsse der Zenerdiode bilden, entfernt wird. Das Metall auf dem ersten Niveau wird mit einer Maske versehen und das Metall wird entfernt, so daß die Metallabscheidung in der zweiten Öffnung weitestgehend entfernt wird, oder zumindest von der Kontaktoberfläche des zweiten Kontaktoberflächenbereichs entfernt wird. Eine vierte Oxidschicht wird dann bereitgestellt, um die Metallkontakte auf dem ersten Niveau von einer zweiten Metallschicht zu isolieren. Die vierte Oxidschicht wird ausgebildet, um eine Öffnung oberhalb des zweiten Oberflächenkontaktbereichs zu bilden. Ein zweites Niveau von Metall wird gleichförmig abgeschieden und in geeigneter Form ausgebildet, um Aluminium in dem zweiten Öffnungsbereich bereitzustellen. Aufgrund der Umrisse der dritten und vierten Oxidschicht weist das in der zweiten Öffnung abgeschiedene Aluminium eine stufenförmige Anordnung hinab zur Oberfläche des Silizium auf. Um die Zenerdiode zu programmieren und einen Kurzschluß herzustellen, wird die zweite Metallkontaktschicht einer relativ hohen Spannung und hohem Strom unterzogen, so daß das Aluminium im zweiten Kontakt in die Siliziumoberfläche hineingezwungen und am Übergang der Zenerdiode vorbeigezwungen wird.
  • Es ist ein weiteres Merkmal der Erfindung, daß der zweite Oberflächenkontaktbereich eine Schicht aus Polysilizium aufweist, welche mit dem Über gang der Zenerdiode an der Oberfläche des Siliziums überlappt. Die Schicht aus Polysilizium wird weggeätzt, um eine Öffnung zu einem zweiten Kontaktbereich der Zenerdiode bereitzustellen, welcher in der Oberfläche des Siliziummaterials ausgebildet wird. Die Polysiliziumschicht und die Siliziumoberfläche, welche zwischen den Enden der Polysiliziumschicht freigelegt wird, können silizidiert werden, bevorzugterweise mit Platin. Als solches kann Platinsilizid auf den Polysilizium- und Siliziumoberflächen als Ätzbarriere wirken, wenn das Material auf dem ersten Niveau von der zweiten Öffnung entfernt wird. Es wird auch als Ätzbarriere für die dritte und vierte Oxidschicht wirken. Die Silizidschicht kann Metall auf dem zweiten Niveau aufnehmen, da Aluminium durch Silizide hindurchwandern kann. Das Metall auf dem zweiten Niveau wird über der Oberfläche und in den zweiten Öffnungen abgeschieden, welche den zweiten Oberflächenkontaktbereich der Zenerdiode umfassen, sowie in einem Bereich des Übergangs mit entgegengesetzter Leitfähigkeit. Wenn das Aluminium in die Zenerdiode eindringt, wird es somit nur in einen Anschluß der Zenerdiode eindringen, aber nicht durch die Polysiliziumschicht und in den anderen Leitfähigkeitsbereich der Diode.
  • Die Verwendung von Polysilizium in dem Aufbau ermöglicht es, daß die Größe der Diode mit kleinen Abmessungen ausgeführt wird. Dies ermöglicht höhere Stromdichten, welche es erleichtern, die Diode zu programmieren.
  • Weiterhin würde bei der Verwendung von Polysilizium aufgrund des ersten Metallätzens normalerweise eine Metallader existieren. Diese Ader würde einen Stromnebenschluß liefern, welcher nicht in der Lage ist, ein Betreiben des Übergangs mit hohen Stromspitzen (junction spiking) zu ermöglichen, da der Strom durch die erste Metallsperrschicht fließen würde. Zusätzlich könnte die Metallader, da sie nicht gut kontrolliert werden kann, dafür sorgen, daß die Programmierfläche variiert.
  • Die vorliegende Erfindung umfaßt eine integrierte Schaltung nach Anspruch 1.
  • Die vorliegende umfaßt auch ein Verfahren nach Anspruch 6.
  • Weitere Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen definiert.
  • Die vorliegende Erfindung wird nunmehr beispielhaft unter Bezugnahme auf die beigefügten Figuren erläutert, wobei
  • Fig. 1 eine Querschnittsfläche einer integrierten Schaltung mit einer programmierbaren Diode ist;
  • Fig. 2(a) - (j) eine Reihe von aufeinanderfolgenden Schritten zum Bilden von leitenden und isolierenden Schichten auf dem Substrat zeigt, um die in Fig. 1 gezeigte Anordnung herzustellen;
  • Fig. 3 einen Querschnitt einer zweiten Ausführungsform der Erfindung zeigt;
  • Fig. 4 einen Querschnitt einer dritten Ausführungsform der Erfindung zeigt;
  • Fig. 1 zeigt eine integrierte Schaltung mit einem Transistor 4, Widerstand 2, und einer Diode 3, welche auf einem Substrat aus monokristallinen Silizium 12 gebildet sind. Das n-Typ-Substrat 12 hat eine p-Typ-Schicht 16. Innerhalb der Schicht 16 gibt es hochdotierte n-Typ-Bereiche 18. Somit wird die p-n-Typ-Diode 3 mit einem hochdotierten n-Typ-Bereich 18a, welche von der p-Typ-Schicht 16 umgeben ist, in der integrierten Schaltung 10 gebildet. Die Diode hat einen ersten und zweiten Metallkontaktanschluß 32a bzw. 34a.
  • Eine dicke Feldoxidschicht 20 trennt die Anordnungen 3, 4 voneinander und von danebenliegenden Anordnungen. Die Metallkontaktschicht 32 auf dem ersten Niveau weist eine Aluminiumschicht 31 in mechanischem und elektrischem Kontakt mit einer leitenden Sperrschicht 30 auf, welche ebenfalls im mechanischen und elektrischem Kontakt mit einer optionalen Silizidschicht 128 steht, welche wiederum in mechanischem und elektrischem Kontakt mit der oberen Oberfläche des aus Monosilizium 26 gebildeten Substrats 12 steht und in Kontakt mit der p-Schicht 16 ist. Die Metallschicht 32 auf dem ersten Niveau stellt Kontakte 32a, 32b, 32c .... 32n bereit. Die Sperrschicht 30 besteht typischerweise aus einem Sperrmetallmaterial wie Titan-Wolfram (TiW).
  • Andere Sperrschichtmetalle umfassen TiN und T, sind aber nicht auf diese beschränkt. Das Substrat 12 hat eine dünne erste Oxidschicht 8. Auf der ersten Oxidschicht 8 gibt es eine Polysiliziumschicht 22. Die Polysiliziumschicht 22 ist ausgebildet, um Öffnungen für die Diode 3 und das Gate 22b des Transistors 4 festzulegen. Die Polysiliziumschicht 22 in dem Bereich der Diode 3 hat eine Öffnung a. Die Öffnung a ist kleiner als die Breite des n+ Bereichs 18a, dessen Breite b beträgt. Die Öffnung a in der Polysiliziumschicht 22 definiert den Diffusionsbereich 18a der Diode 3. Eine jede Polysiliziumschicht 22a, 22a' weist eine Breite c auf, welche mit den Abschnitten d des n+ Bereichs 18a überlappt. Der Rest der Polysiliziumschichtabschnitte 22a, 22a' sind oberhalb des p- Bereichs 16 und des Oxids 20 angebracht.
  • Oberhalb der Polysiliziumschicht 22 ist eine zweite Oxidschicht 24. Die Oxidschicht 24 ist geöffnet, um das Polysilizium und das Substrat zu silizidieren. Oxidabstandshalter 9 umfassen die Seitenwände des geformten Polysilizium 22a, 22a'. Eine dritte Oxidschicht 26 weist Seitenwände 25 auf, welche zunächst eine Metallöffnung auf dem ersten Niveau festlegen. Angrenzende Seitenwände 25 sind Restabschnitte 301 (Adern) der ersten Metallschicht. Die erste Metallschicht 32 stellt Kontakte 32a, 32b ... 32n bereit. Eine vierte Oxidschicht 28 ist oberhalb der Restabschnitte 301 der ersten Metallschicht und der dritten Oxidschicht 26 und der Metallkontakte 32n angebracht. Die vierte Oxidschicht 28 erstreckt sich teilweise über die Polysiliziumschicht 22. Dadurch wird die letztendliche zweite Öffnung für die Metallkontakte 34n durch die Seitenwände 27 im vierten Oxid 28 festgelegt. Die Seitenwände 27 zusammen mit dem Polysilizium 22 definieren eine abgestufte Öffnung, um das Metall 34 auf dem zweiten Niveau aufzunehmen, bei dem es sich bevorzugterweise um Aluminium handelt. Das Metall 34 auf dem zweiten Niveau füllt die durch die Seitenwände 27 festgelegte Öffnung und kontaktiert die Oberfläche des Substrats 12 in der Mitte des Bereiches, welcher durch die n+ -Diffusionsschicht 18 festgelegt ist. Eine Silizidschicht 128 ist auf der Polysiliziumschicht 22 und Bereichen der Oberfläche 12 aufgebracht. Die Silizidschicht 128 erlaubt die Migration des zweiten Metallkontakts 34 in das Silizium 12.
  • Fig. 1 zeigt eine Diode, welche durch einen ersten Metallkontakt 32a festgelegt ist, einen p-Bereich 16, einen n-Bereich 18a und einen zweiten Metallkontakt 34a. Wird, wie in Fig. I gezeigt, die Diode 3 in ihrem Normalzustand in Sperrrichtung getrieben wird, erscheint sie als offener Schaltkreis in der integrierten Schaltung 10. Wenn jedoch die Diode 3 programmiert ist, erscheint sie als Kurzschluß oder zumindest als Durchgangspfad mit niedrigem Widerstand. Ein Programmieren wird durchgeführt durch Durchlassen eines relativ hohen Stroms in der Größenordnung von 100 mA bei einer relativ hohen Spannung in der Ordnung von etlichen zig Volt durch den zweiten Metallkontakt 34a. Wenn man dies durchführt, so sorgt der große Strom, welcher durch den zweiten Metallkontakt 34a und den durch die Bereiche 16 und 18a festgelegten pn-Übergang hindurchtritt, dafür, daß das Aluminiummetall vom Kontakt 34 in den n- Bereich 18a und bis über den pn-Übergang hinaus in den p-Bereich 16 migriert. Tritt das Metall des Kontakts 34a erst einmal in den p-Bereich 16 ein, so wird die Diode effektiv kurzgeschlossen.
  • Es sei angemerkt, daß die Polysiliziumschicht 22 sich über einen Abschnitt des n-Bereichs 18a erstreckt, sowie über einen Abschnitt des p-Bereichs 16. Zusätzlich wird die Öffnung im vierten Oxid 28 dazu ausgebildet, um den Metallkontakt 34a aufzunehmen, und ist größer als die Öffnung a in der Polysiiziumschicht 22. Jedoch ist die Öffnung a in der Polysiliziumschicht 22 kleiner als die Breite b des n+ Bereichs 18. Mit dieser Topologie wird die Form des Metallkontakts 34 im allgemeinen im Durchmesser reduziert, während sich das Metall 34 der Oberfläche 12 des Siliziums annähert.
  • Wie in den Fig. 2(a) - (j) gezeigt, wird in einer Reihe von aufeinanderfolgenden Schritten die in Fig. 1 gezeigte programmierbare Diode gebildet. In Fig. 2(a) ist das Substrat 12 ein n-Einkristall-Siliziumsubstrat mit einem p-Typ-Oberflächenbereich 16. Dicke Oxidbereiche 20 trennen aneinander grenzende Anordnungsbereiche. Auf dem Substrat 12 wird eine dünne erste Oxidschicht 8 gebildet, auf der eine n-dotierte Polysiliziumschicht 22 gleichmäßig abgeschieden wird. Auf der Polysiliziumschicht wird eine Schicht aus Photoresist 50 gleichmäßig abgeschieden und ausgeformt, um die Polysiliziumschicht 22 in Fig. 2(b) zu bilden. Die Flächen der Polysiliziumschicht 22, welche nicht durch den Photoresist 50 bedeckt werden, werden in geeigneter Weise bis zu der dünnen Oxidschicht 8 geätzt, und stellen die in Fig. 2(c) gezeigte Zwischenstruktur bereit. Als solche wird die Polysiliziumschicht 22 ausgeformt, um einen Oberflä chenkontaktbereich 44 auf der Oberfläche des Substrats 12 festzulegen. Zu diesem Zeitpunkt wird der n-Bereich 18 implantiert (siehe Pfeile) oder mittels eines Implantats oder einer Diffusion 52 unter Verwendung der Maskenschicht 51 in die Oberfläche des Substrats 12 eingebracht. Als solches ist die Polysiliziumschicht 22 mit dem n-Bereich 18 ausgerichtet. Der Abstand a zwischen den Polysiliziumstreifen 22a, 22a' legt den n-Bereich 18 fest, welcher anschließend seitlich diffundiert. Danach wird die Maskenschicht 51 entfernt und eine konforme zweite Schicht 24 des Siliziumdioxid wird, wie in Fig. 2(d) gezeigt, abgeschieden.
  • Als nächstes werden die zweite Siliziumdioxidschicht 24 und Abschnitte der Schicht 8 geätzt, um die Oberfläche der Polyschicht 22f und die Oberfläche des Substrats 12 freizulegen. Das Polysilizium 22 und das Substrat 12 werden silizidiert, um eine Silizidschicht 128 bereitzustellen, wie in Fig. 2(e) gezeigt.
  • Wie in Fig. 2(f) gezeigt, wird eine dritte Siliziumdioxidschicht 26 abgeschieden und mit Photoresist 53 bedeckt, welches ausgeformt wird, um eine erste bzw. zweite Kontaktöffnung 60, 61 festzulegen. Die dritte Oxidschicht 26 wird in geeigneter Weise ausgeformt und geätzt, um die silizidierte Oberfläche 128 des Polysiliziums 22 und das Silizium in den Bereichen der ersten und zweiten Öffnung 60, 61 freizulegen.
  • Fig. 2(g) zeigt eine erste Metallschicht 32 mit einer Sperrschicht 30 und einer Metallschicht 31, welche auf der Oberfläche des Substrats 12 abgeschieden wird, und ausgeformt und geätzt wird, wie in Fig. 2(h) gezeigt, um den ersten Metallkontakt 32a in der ersten Öffnung 60 bereitzustellen. Die Metallschicht 31 besteht aus Aluminium und das Ätzen endet auf der Sperrschicht 30. Die Sperrschicht 30 wird geätzt, was auf dem Silizid 128 endet. Bei der zweiten Öffnung 61 wird das erste Metall 32 mit Ausnahme der Metalladern 301 entfernt. Die Adern 301 verbleiben, da es schwierig ist, die verbleibende erste Metallschicht 32 zu entfernen ohne gleichzeitig zu tief in die zweite Öffnung 61 einzuätzen. Ein Überätzen der Schicht 32 ist nicht erwünscht, und die Gegenwart der Adern 301 ist nicht schädlich für das Verfahren oder die Diode 3, da die Adern 301 von der aktiven Programmierfläche seitlich beabstandet sind. Dies ist ein Vorteil, wenn Polysilizium 22 als Teil der Struktur der Diode 3 verwendet wird.
  • Als nächstes wird, wie in den Fig. 2(i) gezeigt, eine vierte Oxidschicht 28 auf dem Substrat 12 abgeschieden, um die erste Metallschicht 32 vom Rest der Schaltung zu isolieren. In der Fig. 2(i) wird dann die Schicht 28 in geeigneter Weise geformt und geätzt, um auf dem Silizid 128 zu enden und die zweite Öffnung 61 aufzumachen. Ein Metall 34 auf einem zweiten Niveau, typischerweise Aluminium, wird gleichförmig über der gesamten Oberfläche des Substrats abgeschieden und eine Metallschicht 34 auf dem zweiten Niveau wird dann ausgebildet, um Metallkontakte 34a, 34b, 34n auf dem zweiten Niveau auszubilden. Das Metall 34 auf dem zweiten Niveau wird bis zum Oxid 28 auf dem vierten Niveau geätzt.
  • In Fig. 3 fehlt die Schicht aus Polysilizium 22, und die Metalladern 301 auf dem ersten Niveau kontaktieren die Silizidflächen 128 und haften an dem angrenzenden Oxid 26. Alternativ kann das Silizid 128 entfernt werden. Mit solch einem Aufbau ist das Verfahren einfacher, da die Polysiliziumschicht 22 weggelassen worden ist. Jedoch sorgen die Adern 301 dafür, daß die resultierende Diode 3a eine größere Spannbreite bei den Programmierspannungen aufweist.
  • In Fig. 4 wird eine dritte Ausführungsform gezeigt. Dabei ist die Öffnung A1 in der Polysiliziumschicht 22 vergrößert, so daß die Öffnung A2 in der vierten Oxidschicht 28 die Metallschicht 34 auf dem zweiten Niveau aufnehmen kann. Als solches ist die Metallschicht 34 auf dem zweiten Niveau innerhalb der Öffnung A1 der Polysiliziumschicht 22 aufgenommen. Zusätzlich ist die Polysiliziumschicht 22 elektrisch von der Metallschicht 34 auf dem zweiten Niveau durch die vierte Oxidschicht 28 isoliert. Der lagenweise Aufbau, welcher in Fig. 4 für die Schicht 34 gezeigt ist, sorgt für eine gute Schrittbedeckung solange wie die Öffnung A2 groß genug ist. Da das Seitenwandbeabstandungsoxid 24 dünn ist, kann es während der ersten Oxidätzschritte weggeätzt werden, z. B. während des Ätzens der dritten Oxidschicht 26.
  • Der Aufbau der Fig. 4 schützt auch die nicht-silizidierten Oberflächenbereiche 40 des Substrats 12. Die Bereiche 40, welche zwischen den Kanten der Polysiliziumschicht 22 und der silizidierten Oberfläche 128 lokalisiert sind, weisen eine niedrige Selektivität gegenüber einem Oxidätzmittel auf. Falls das an der Seitenwand angebrachte Abstandselement 24 bei einem der ersten Oxidätzschritte entfernt wird, könnte ein Überätzen der vierten Oxidschicht 28 den Übergang 18 in den Bereichen 40 beschädigen. Eine Beschädigung der Bereiche 40 könnte in einem übermäßigen Lecken der Diode enden. Jedoch ist die Öffnung A1 in der Polysiliziumschicht 22 groß genug, um eine vierte Oxidschicht 28 aufzunehmen, welche dick genug ist, um die Flächen 40 zu schützen.
  • Eine integrierte Schaltung 10 hat eine programmierbare Zenerdiode mit Diffusionsbereichen 18 und 16 und Metallkontakten 34 und 32. Ein Sperrschichtmetall 30 ist zwischen einem Kontakt 32 und dem Substrat 12 angebracht; ein anderer Kontaktbereich 44 hat kein Sperrschichtmetall auf seiner Oberfläche. Eine Polysiliziumschicht 22 ist mit Oberflächenbereichen 44 und dem Diffusionsbereich 18 ausgerichtet. Eine Silizidschicht 128 kann auf der Polysiliziumschicht 22 und dem Oberflächenbereich 44 verwendet werden.

Claims (13)

1. Eine integrierte Schaltung, welche ein Substrat (12) aus einem Halbleitermaterial umfaßt mit einer Oberfläche, in der eine programmierbare Anordnung (3) ausgebildet ist, wobei die programmierbare Anordnung einen ersten (32) und einen zweiten. (34) Oberflächenkontaktbereich umfaßt zur Aufnahme von Metallkontakten (32, 34), eine erste Schicht einer dielektrischen Isolation über der Oberfläche, eine erste Öffnung (60) in der ersten dielektrischen Schicht (32), wobei die erste Öffnung mit dem ersten Oberflächenkontaktbereich ausgerichtet ist, ein erstes Metall (32) mit einer Sperrschicht (30), welches in der ersten Öffnung (60) angebracht ist und den ersten Oberflächenkontaktbereich kontaktiert, eine zweite dielektrische Schicht über der Anordnung und dem ersten Metallkontakt, eine zweite Öffnung (61), welche sich durch die erste und zweite dielektrische Schicht hindurcherstreckt und mit dem zweiten Oberflächenkontaktbereich ausgerichtet ist, einen zweiten Metallkontakt (34) in der zweiten Öffnung (61), wobei das Metall des zweiten Metallkontakts dem Eindringen in die Oberfläche des Halbleitermaterials und durch die programmierbare Anordnung (3) hindurch dient, wenn ein vorbestimmter Strom durch die beiden Metallkontakte und die programmierbare Anordnung hindurchtritt, ein PN-Übergang (16, 18a), welcher unterhalb des zweiten Oberflächenkontaktbereichs (44) angebracht ist und durch diesen Metalleintritt programmiert wird, wobei der zweite Metallkontakt (34) eine stufenweise Anordnung hinab zur Oberfläche des Substrats aufweist.
2. Integrierte Schaltung nach Anspruch 1, welche eine erste Schicht aus Halbleitermaterial (22) auf der Oberfläche über dem zweiten Kontaktbereich (34) umfaßt, wobei die erste Schicht aus Halbleitermaterial eine dritte Öffnung (A1 und A2) aufweist, welche darin mit dem zweiten Kontaktbereich ausgerichtet ist.
3. Integrierte Schaltung nach Anspruch 2, wobei das Halbleitermaterial Silizium ist und die erste Schicht des Halbleitermaterials (22) aus Material besteht, welches aus der Gruppe gewählt ist, die Silizid und Polysilikon umfaßt.
4. Integrierte Schaltung nach Anspruch 1, wobei der erste Oberflächenkontaktbereich einen ersten Leitfähigkeitstyp aufweist und der zweite Oberflächenkontaktbereich einen zweiten Leitfähigkeitstyp, wobei beide Typen von Leitfähigkeit einander entgegengesetzt sind.
5. Integrierte Schaltung nach einem der Ansprüche 1, 2 und 5, wobei die programmierbare Anordnung (3) von der Gruppe ausgewählt wird, welche eine Diode (3) und eine Zenerdiode umfaßt.
6. Verfahren zum Bilden einer programmierbaren Anordnung (3) mit einem migrierenden Metallkontakt (32a) auf einem Substrat (12) und mit einem eine Migration von Metall verhindernden Sperrmetallkontakt (34a), welches die Bereitstellung eines Halbleitersubstrats (12) umfaßt, wobei selektiv ein erster und ein zweiter Oberflächenkontaktbereich (32a, 32b) mit vorbestimmter Leitfähigkeit in der Oberfläche gebildet werden, Bilden einer ersten dielektrischen Schicht über der Oberfläche, Bilden einer Gruppe von Öffnungen (60, 61) in dem Dielektrikum, inklusive Öffnungen über dem ersten (32) und dem zweiten (34) Kontaktbereich, Abscheiden in den Öffnungen bis zu einem ersten Niveau von Metall (32) mit einer Sperrschicht (30) und einer Metallschicht auf der Sperrschicht, Entfernen von zumindest einem Teil des Metalls auf dem ersten Niveau aus der Öffnung oberhalb des zweiten Kontaktbereichs, Bilden einer zweiten dielektrischen Schicht oberhalb der Oberfläche, Bilden einer zweiten Öffnung (61) in der dielektrischen Schicht (22) über dem zweiten Kontaktbereich und Abscheiden eines zweiten Niveaus von Metall, um die zweite Öff nung zu füllen, inklusive Bilden eines PN-Übergangs unterhalb des zweiten Kontaktoberflächenbereichs, welcher durch Metallmigration programmiert wird, und Bereitstellen des zweiten Metallkontakts mit einer stufenförmigen Anordnung hinab zur Oberfläche des Substrat.
7. Verfahren nach Anspruch 6, wobei das zweite Niveau des Metalls einen selbstausgerichteten Metallkontakt (34) mit dem zweiten Oberflächenkontaktbereich bildet, wobei die zweite Öffnung (61) in der zweiten dielektrischen Schicht (24) verwendet wird.
8. Verfahren nach Anspruch 7, welches das Bilden einer ersten Schicht aus Halbleitermaterial (22) über dem zweiten Oberflächenkontaktbereich (34) umfaßt, sowie Formen einer dritten Öffnung (A1 und A2) in der ersten Schicht des Halbleitermaterials.
9. Verfahren nach Anspruch 8, wobei das erste Niveau des Metalls (32) von der zweiten Öffnung durch Ätzen entfernt wird und die erste Schicht des Halbleitermaterials als Ätzbarriere dient.
10. Verfahren nach Anspruch 1, wobei die erste Schicht des Halbleitermaterials silizidiert wird, um seine Selektivität als Ätzbarriere zu erhöhen.
11. Verfahren nach einem der Ansprüche 7 bis 11, wobei ein Oberflächenkontaktbereich n-Typ-Leitfähigkeit und der andere Oberflächenkontaktbereich p-Typ-Leitfähigkeit aufweist.
12. Verfahren nach Anspruch 11, wobei die programmierbare Anordnung eine Zenerdiode umfaßt.
13. Verfahren nach einem der Ansprüche 6 bis 12, welches den Schritt des Durchschickens einer vorbestimmten Strommenge durch die beiden Metallkontakte und die Anordnung sowie Migration eines Teils des Metalls im zweiten Metallkontakt und durch die programmierbare Anordnung in den zweiten Oberflächenkontaktbereich hinein umfaßt.
DE69518047T 1994-09-21 1995-08-24 Programmierbares Element in Anordnungen mit metallischen Barriere-Schichten und Verfahren Expired - Fee Related DE69518047T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/310,280 US5648678A (en) 1994-09-21 1994-09-21 Programmable element in barrier metal device

Publications (2)

Publication Number Publication Date
DE69518047D1 DE69518047D1 (de) 2000-08-24
DE69518047T2 true DE69518047T2 (de) 2001-01-11

Family

ID=23201779

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69518047T Expired - Fee Related DE69518047T2 (de) 1994-09-21 1995-08-24 Programmierbares Element in Anordnungen mit metallischen Barriere-Schichten und Verfahren

Country Status (3)

Country Link
US (1) US5648678A (de)
EP (1) EP0703624B1 (de)
DE (1) DE69518047T2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5814887A (en) * 1996-01-26 1998-09-29 Nippon Steel Corporation Semiconductor device and production method thereof
JP3799714B2 (ja) * 1997-02-17 2006-07-19 ソニー株式会社 半導体装置
US6140692A (en) * 1997-05-29 2000-10-31 Micron Technology, Inc. Isolated anti-fuse structure and method for fabricating same
US5888894A (en) * 1997-11-07 1999-03-30 Integrated Silicon Solution, Inc. Method for reducing stray conductive material near vertical surfaces in semiconductor manufacturing processes
US6051486A (en) * 1997-12-18 2000-04-18 Advanced Miero Devices Method and structure for replaceable gate electrode in insulated gate field effect transistors
US6262460B1 (en) * 2000-01-07 2001-07-17 National Semiconductor Corporation Long channel MOS transistor that utilizes a schottky diode to increase the threshold voltage of the transistor
US6563189B1 (en) * 2001-06-06 2003-05-13 National Semiconductor Corporation Method of adding Zener zap aluminum bridged anti-fuses to a tungsten plug process
US6440781B1 (en) * 2001-06-06 2002-08-27 National Semiconductor Corporation Method of adding bias-independent aluminum bridged anti-fuses to a tungsten plug process
US6770531B2 (en) * 2001-06-30 2004-08-03 Intel Corporation Adhesive material for programmable device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4312046A (en) * 1979-10-04 1982-01-19 Harris Corporation Vertical fuse and method of fabrication
US4569120A (en) * 1983-03-07 1986-02-11 Signetics Corporation Method of fabricating a programmable read-only memory cell incorporating an antifuse utilizing ion implantation
US5021840A (en) * 1987-08-18 1991-06-04 Texas Instruments Incorporated Schottky or PN diode with composite sidewall
US5270569A (en) * 1990-01-24 1993-12-14 Harris Corporation Method and device in which bottoming of a well in a dielectrically isolated island is assured
US5272101A (en) * 1990-04-12 1993-12-21 Actel Corporation Electrically programmable antifuse and fabrication processes
EP0509631A1 (de) * 1991-04-18 1992-10-21 Actel Corporation Antischmelzsicherungen mit minimalischen Oberflächen
US5298784A (en) * 1992-03-27 1994-03-29 International Business Machines Corporation Electrically programmable antifuse using metal penetration of a junction
US5270265A (en) * 1992-09-01 1993-12-14 Harris Corporation Stress relief technique of removing oxide from surface of trench-patterned semiconductor-on-insulator structure
US5272104A (en) * 1993-03-11 1993-12-21 Harris Corporation Bonded wafer process incorporating diamond insulator

Also Published As

Publication number Publication date
EP0703624B1 (de) 2000-07-19
US5648678A (en) 1997-07-15
DE69518047D1 (de) 2000-08-24
EP0703624A1 (de) 1996-03-27

Similar Documents

Publication Publication Date Title
DE3127826C2 (de) Halbleiterspeicher
DE2930630C2 (de) Halbleiterbauelement sowie Verfahren zu seiner Herstellung
DE69526630T2 (de) Verbesserungen in oder in Beziehung auf integrierte Schaltungen
DE19501557C2 (de) CMOS-Halbleitervorrichtung und Verfahren zu deren Herstellung
DE19842883A1 (de) Elektrisch programmierbare, nichtflüchtige Speicherzellenanordnung
DE19727232A1 (de) Analoges Halbleiterbauelement und Verfahren zu dessen Herstellung
DE4326489A1 (de) Transistorantisicherung für einen programmierbaren Nur-Lesespeicher
DE1955221A1 (de) Integrierte Halbleiter-Schaltkreise
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE2911132A1 (de) Verfahren zur bildung einer kontaktzone zwischen schichten aus polysilizium
DE69214339T2 (de) Struktur und Verfahren für die Bildung selbstjustierender Kontakte
DE69231484T2 (de) Verfahren zur Herstellung von Isolationszonen des LOCOS-Typs für integrierte Schaltungen vom MOS-Typ
DE3686490T2 (de) Halbleiterstruktur.
DE3224287C2 (de)
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE69518047T2 (de) Programmierbares Element in Anordnungen mit metallischen Barriere-Schichten und Verfahren
DE2453279C3 (de) Halbleiteranordnung
DE3109074C2 (de)
DE3688172T2 (de) Methode zur Herstellung einer logischen Matrix mit Polysilizium-Emitterkontakt und dadurch hergstelltes Bauelement.
DE69728205T2 (de) Herstellungsverfahren von Verbindungen in einer integrierten Schaltung
DE3888457T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE3002741A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2738049A1 (de) Integrierte halbleiterschaltungsanordnung
DE3854005T2 (de) Speicherzelle.
DE3634850C2 (de)

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee