Nothing Special   »   [go: up one dir, main page]

DE68928856T2 - Herstellung von einem vorbeschriebenem Muster über eine Halbleitervorrichtungsschicht - Google Patents

Herstellung von einem vorbeschriebenem Muster über eine Halbleitervorrichtungsschicht

Info

Publication number
DE68928856T2
DE68928856T2 DE68928856T DE68928856T DE68928856T2 DE 68928856 T2 DE68928856 T2 DE 68928856T2 DE 68928856 T DE68928856 T DE 68928856T DE 68928856 T DE68928856 T DE 68928856T DE 68928856 T2 DE68928856 T2 DE 68928856T2
Authority
DE
Germany
Prior art keywords
layer
glass
photoresist
forming
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68928856T
Other languages
English (en)
Other versions
DE68928856D1 (de
Inventor
Katsuya C/O Intellectual Property Div. Minato-Ku Tokyo Okumura
Tohru C/O Intellectual Property Div. Minato-Ku Tokyo Watanabe
Masami C/O Intellectual Property Div. Minato-Ku Tokyo Watase
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE68928856D1 publication Critical patent/DE68928856D1/de
Publication of DE68928856T2 publication Critical patent/DE68928856T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Weting (AREA)

Description

  • Die Erfindung betrifft ein Verfahren zur Bildung eines festgelegten Musters von z. B. einer Verdrahtungsschicht durch Ätzen auf einem Halbleiter-Bauelement.
  • Bei der herkömmlichen Technik wird zum Ätzen eines Halbleiter-Substrats ein Reaktiv-Ionen-Ätzverfahren (RIE) angewendet, wobei ein Muster aus Photoresistlack auf dem Halbleiter-Substrat als Maske verwendet wird.
  • Fig. 1 ist ein Schema zur Erklärung eines Problems, das bei einem herkömmlichen Verfahren zur Bildung eines Musters in Submikron-Abmessungen unter Anwendung eines herkömmlichen Belichtungs- und Entwicklungsverfahrens auftritt. Das heißt, wenn die Breite zwischen den benachbarten Musterelementen verhältnismäßig groß ist, z. B. 1,0 um, ist es möglich, mit dem herkömmlichen Verfahren ein gewünschtes Muster zu erzielen. Wenn jedoch die Breite 0,8 um beträgt (z. B. zwischen den Photoresistlack-Mustern 12 und 13), bleibt ein gewisses Maß an nichtentwickeltem Photoresistlack auf dem Substrat 10, da der untere Abschnitt des Photoresistlacks nicht ausreichend exponiert wird, selbst wenn der obere Abschnitt klar gemustert ist. Es ist daher schwierig, die Photoresistlack-Muster 12 und in einem anschließenden Ätzverfahren als Muster zu benutzen.
  • Fig. 2A und 2B zeigen Schemata zur Erklärung eines Problems bei einem herkömmlichen Verfahren zur Bildung eines festgelegten Musters einer stark reflektierenden Metallschicht in einem vertieften Abschnitt 24 eines Halbleiter-Substrats 20. Beim herkömmlichen Verfahren wird ein Material mit hohem Reflexionsvermögen, beispielsweise ein Wolframsilicid 21, gebildet. Dann wird auf diesem eine Schicht 23 aus Photoresistlack gebildet (Fig. 2A). Danach werden ein Belichtungs- und ein Entwicklungsverfahren ausgeführt, um ein Muster 23a und 23b aus Photoresistlack zu bilden. Mit diesem Verfahren kann auf einer flachen Oberfläche des Substrats 20 ein gewünschtes Muster 23a und 23b aus Photoresistlack gebildet werden. Im Abschnitt 24 mit dem Höhenunterschied aber exponiert das reflektierte Licht von der Winkelfläche 22 der Metallschicht 21 den Photoresistlack in der Vertiefung. Folglich kann das gewünschte Muster, das durch die unterbrochene Linie 23c gezeigt wird, nicht erzielt werden, stattdessen kann vielmehr ein Photoresistlack-Muster 23d gebildet werden. Daher ist es auch schwierig, das Muster 23d als Maske zum genauen Ätzen der Metallschicht 21 zu verwenden.
  • Aus US-A-4599137 ist ein Verfahren bekannt, wie es in dem Teil von Anspruch 1 beschrieben wird, der dem kennzeichnenden Abschnitt vorausgeht, bei dem in einem Fertigungsverfahren für Halbleiter-Bauelemente ein Mikromuster aus Abdecklack gebildet wird. Außerdem legt US. A.4624749 den Einsatz eines Metalls (Gold) als Zwischenlage offen, die durch das selektive Elektroplattieren von Gold über einem Photoresistlack-Muster gebildet wird, welche komplementär zu dem gewünschten Gold-Verbindungsleitungsmuster ist. Es ist ein Ziel der vorliegenden Erfindung, ein verbessertes Verfahren zu schaffen, das ein gewünschtes genaues Photoresistlack-Muster selbst dann ergibt, wenn die Breite zwischen den benachbarten Abschnitten des Musters in der Größenordnung von Submikron liegt.
  • Um dieses Ziel zu erreichen, stellt die vorliegende Erfindung ein Verfahren zur Bildung eines festgelegten Musters auf einer Schichte eines Halbleiterbauelements bereit, wie es in Anspruch 1 definiert wird.
  • Die beigefügten Zeichnungen, die in die Patentschrift einbezogen sind und Teil derselben bilden, veranschaulichen Ausführungsbeispiele der Erfindung und dienen zusammen mit der Beschreibung dazu, die Grundsätze der Erfindung zu erklären. Unter Bezugnahme auf die Zeichnungen bezeichnen gleiche Bezugszeichen gleiche oder entsprechende Teile in den verschiedenen Ansichten. In den Zeichnungen sind:
  • Fig. 1 eine Querschnittansicht zur Erklärung eines Problems bei einem herkömmlichen Verfahren:
  • Fig. 2A und 2B Zeichnungen zur Erklärung eines weiteren herkömmlichen Verfahrens und des diesem innewohnenden Problems:
  • Fig. 4A bis 4D und Fig. 5A bis 5E Querschnittansichten zur Erklärung von Ausführungsbeispielen der vorliegenden Erfindung;
  • Fig. 3A bis 3D, Fig. 6A bis 6D und Fig. 7A bis 7D Querschnittansichten von Strukturen, die unter Anwendung eines Verfahrens hergestellt wurden, das außerhalb des Rahmens der vorliegenden Erfindung liegt.
  • Unter Bezugnahme auf die Zeichnungen wird nun die vorliegende Erfindung im Detail erklärt.
  • Fig. 3A bis 3D sind Querschnittansichten zur Erklärung eines Ausführungsbeispiels der Erfindung unserer Stammanmeldung EP-A-358350, die außerhalb des Rahmens der vorliegenden Anmeldung liegt, aber als Hintergrundinformation einbezogen worden ist. Es ermöglicht die Bildung eines Verdrahtungsmusters in einem vertieften Abschnitt eines Halbleiter-Substrats.
  • Zuerst wird ein Halbleiter-Substrat 30, das einen vertieften Abschnitt oder eine Einkerbung 34 hat, vorbereitet. Dann wird auf dem Substrat 30 eine Musterschicht 31 aus Wolframsilicid gebildet. Danach wird über der gesamten Oberfläche eine Schicht aus einem positiven Photoresistlack, z. B. einem OFPR (hergestellt von der Tokyo Oka Co.), aufgebracht, und unter Anwendung eines herkömmlichen Belichtungs- und Entwicklungsverfahrens wird ein Photoresistlack-Muster 33a und 33b, das eine Wand 32 an der Einkerbung 34 bedeckt, gebildet (Fig. 3A).
  • Anschließend wird das Substrat 30 in eine wässrige Fluorsilicat-Lösung getaucht.
  • Bei diesem Schritt wird eine Schicht 35 aus Siliciumoxid (SiO&sub2;) mit einer Stärke von etwa 1000 Å selektiv in dem Bereich gebildet, in dem die Wolframsilicid-Schicht 31 (WSi- Schicht) exponiert wird, da H&sub2;SiF&sub6; und H&sub2;O reagieren, um SiO&sub2; auszufällen. Um die SiO&sub2;- Schicht selektiv zu bilden, wird die Oberfläche der Photoresistlack-Schicht 33a und 33b z. B. einem Sauerstoffplasma ausgesetzt, um deren Oberfläche vorzugsweise aus einem hydrophilen Zustand (bei dem z. B. ein -OH-Radikal als ein Endradikal vorhanden ist) in einen hydrophoben Zustand (bei dem z. B. ein -O-Radikal als ein Endradikal vorhanden ist) zu bringen (Fig. 3B). Dieses Verfahren wird nachstehend als eine hydrophobe Behandlung bezeichnet.
  • Dann wird das Photoresistlack-Muster 33a und 33b entfernt, z. B. durch Schwabbeln (Fig. 3C).
  • Danach wird ein anisotroper Ätzvorgang, beispielsweise ein RIE-Verfahren, ausgeführt, um eine gewünschte WSi-Verdrahtungsschicht 31a, 31b und 31c zu bilden, wobei die SiO&sub2;-Schicht 35 als Maske dient (Fig. 3D). Daran schließt sich ein Ätzvorgang zum Entfernen der SiO&sub2;-Schicht 35 an (nicht gezeigt).
  • Nach diesem Verfahren wird die Wand 32 an der Einkerbung 34 nicht exponiert.
  • Folglich kann das durch die Lichtreflexion von der Oberfläche 32 verursachte Problem vermieden werden. Außerdem ist das selektive Ätzen zwischen dem WSi und dem SiO&sub2; verhältnismäßig groß. Daher ist es möglich, ein gewünschtes Muster einer WSi-Verdrahtung 31a auf dem Substrat 30 zu erreichen, selbst wenn das Substrat 30 einen vertieften Abschnitt einschließt, da die SiO&sub2;-Schicht 35, die eine verhältnismäßig geringe Ätzrate hat, als Maske benutzt wird, um die WSi-Schicht 31 zu ätzen.
  • Natürlich ist es möglich, mit anderen Stoffen für die Verdrahtungsschicht zu arbeiten, wie allen Fachleuten auf diesem Gebiet offensichtlich sein dürfte. Die folgende Beschreibung ist ein erstes Beispiel der vorliegenden Erfindung.
  • Fig. 4A bis 4D sind Querschnittansichten. Auf einem Halbleiter-Substrat 40 wird eine Wärme-Oxidschicht 41 gebildet. Auf der Oxidschicht 41 wird eine zu ätzende Aluminiumschicht (Al) 42 von etwa 8000 Å Stärke durch beispielsweise Sputtern gebildet. Dann wird auf der Al-Schicht 42 unter Anwendung eines herkömmlichen Belichtungs- und Entwicklungsverfahrens ein entsprechendes Photoresistlack-Muster 43 von etwa 12.000 Å Stärke gebildet. Als nächstes wird durch ein Glas-Aufschleuderverfahren (SOG-Verfahren) eine Glasschicht 44 gebildet, woran sich eine Wärmebehandlung anschließt (Fig. 4A). Dann wird ein herkömmliches Ätzverfahren ausgeführt, um die relativ dünne Glasschicht zu entfernen, die auf dem Photoresistlack 43 gebildet wird, und um einen Abschnitt der relativ starken Glasschicht 44 stehenzulassen, die dort gebildet wird, wo keine Photoresistlack-Schicht 43 gebildet wird. Anschließend wird eine hydrophobe Behandlung durchgeführt.
  • Dann wird das Substrat in eine wässrige Fluorsilicatlösung getaucht, um auf der Glasschicht 44 selektiv ein SiO&sub2;-Muster 45 von etwa 2000 Å Stärke zu bilden (Fig. 4B). Als nächstes wird das Photoresistlack-Muster 43 durch beispielsweise einen Naßätzvorgang entfernt (Fig. 4C).
  • Danach wird ein anisotropes Ätzen, z. B. ein RIE-Verfahren, ausgeführt, um eine gewünschte Al-Verdrahtungsschicht 42a und 42b zu bilden, wobei das SiO&sub2;-Muster 45 als Maske dient (Fig. 4D). Danach wird ein Ätzvorgang zum Entfernen der SiO&sub2;-Schicht 45 und der Glasschicht 44 durchgeführt (nicht gezeigt).
  • Bei diesem Verfahren beträgt die Selektivität des Ätzvorgangs zwischen der Al- Schicht und der SiO&sub2;-Schicht etwa 10, und sie ist damit verhältnismäßig groß im Vergleich zu der zwischen der Al-Schicht und der Photoresistlack-Schicht, die etwa 2 beträgt. Auf diese Weise kann die Selektivität des Ätzvorgangs verbessert werden. Außerdem wird das verbleibende Al-Muster 42a und 42b durch die SiO&sub2;-Schicht 45 bestimmt. Der Bereich, in dem die SiO&sub2;-Schicht gebildet wird, wird bestimmt durch die verbleibende Photoresistlack- Schicht 43. Folglich wird das A1-Muster 42a und 42b umso breiter, je schmaler das Photoresistlack-Muster 43 wird. Es ist leicht, das verbleibende Photoresistlack-Muster dadurch schmaler zu machen, daß die Belichtungsbedingungen kontrolliert werden, z. B. durch eine Überbelichtung, da der Photoresistlack ein positiver Photoresistlack ist. Das bedeutet, daß die Breite zwischen den benachbarten Mustern geringer gemacht und die Auflösung verbessert werden können.
  • Bei diesem Verfahren dient die Glasschicht 44 dazu, die Al-Schicht 42 vor dem Ätzen zu schützen, wenn das Substrat zum Ausfällen der SiO&sub2;-Schicht 45 in die Lösung getaucht wird.
  • Fig. 5A bis 5E sind Zeichnungen eines weiteren Beispiels. Auf einem Halbleiter- Substrat 50 wird eine Wärme-Oxidschicht 51 gebildet. Auf der Oxidschicht 51 wird eine zu ätzende Aluminiumschicht (Al) 52 von etwa 8000 Å Stärke beispielsweise durch Sputtern gebildet. Dann wird durch ein Glas-Aufschleuderverfahren eine Glasschicht 53 gebildet, woran sich eine Wärmebehandlung anschließt. Danach wird unter Anwendung eines herkömmlichen Belichtungs- und Entwicklungsverfahrens eine gemusterte Photoresistlack- Schicht 54a, 54b und 54c gebildet (Fig. 5A).
  • Nach einer hydrophoben Behandlung des Photoresistlack-Musters 54 wird das Substrat in eine wässrige Fluorsilicatlösung getaucht, um eine SiO&sub2;-Schicht 55 zu bilden (Fig. 5B). Danach wird die Photoresistlack-Schicht 54 entfernt (Fig. 5C).
  • Als nächstes wird ein Ätzvorgang, z. B. ein Naßätzen, ausgeführt, um die Glasschicht 53 zu ätzen, wobei die SiO&sub2;-Schicht 55 als Maske dient (Fig. 5D).
  • Dann wird ein anisotroper Ätzvorgang, z. B. ein RIE-Verfahren, ausgeführt, um eine gewünschte Al-Verdrahtungsschicht 52a und 52b zu bilden, wobei die SiO&sub2;-Schicht 55 als Maske dient (Fig. 5E). Danach werden die Glasschicht 53 und die SiO&sub2;-Schicht 55 entfernt (nicht gezeigt). Unter Anwendung dieses Verfahrens kann ein gewünschtes Verdrahtungsmuster geschaffen werden, wie das in dem Beispiel gezeigt wird, das in Fig. 4A bis 4D veranschaulicht wird.
  • Fig. 6A bis 6D sind Zeichnungen zur Erklärung eines weiteren Beispiels, das außerhalb des Rahmens der vorliegenden Erfindung liegt, in diesem Fall zur Bildung eines Kontaktlochs in einem Halbleiter-Bauelement. Auf einem Halbleiter-Substrat 60 wird eine Isolierschicht 61 gebildet. Dann wird auf der Isolierschicht eine Polysilicium-Schicht 62 von etwa 300 Å Stärke gebildet, z. B. durch ein Niederdruck-CVD-Verfahren. Als nächstes wird auf der Polysilicium-Schicht 62 unter Anwendung eines herkömmlichen Belichtungs- und Entwicklungsverfahrens eine gemusterte Photoresistlack-Schicht 63 gebildet (Fig. 6A). Dann wird eine hydrophobe Behandlung der Photoresistlack-Schicht 63 ausgeführt.
  • Als nächstes wird das Substrat in eine Lösung aus Palladium(II)-chlorid (PdCl&sub2;) getaucht, um unter Anwendung eines nichtelektrischen Metallisierungsverfahrens eine Palladiumschicht 64 von weniger als 100 Å Stärke zu bilden. Als nächstes wird das Substrat in eine gemischte Lösung aus Nickelsulfat (NiSO&sub4;) und Hypophosphit getaucht, um eine Nickelschicht 65 von etwa 1000 Å Stärke zu bilden (Fig. 6B).
  • Im Anschluß daran wird die Photoresistlack-Schicht entfernt, z. B. durch eine Schwabbelbehandlung unter Verwendung eines Sauerstoffplasmas (Fig. 6C).
  • Danach wird ein anisotroper Ätzvorgang, z. B. ein RIE-Verfahren, ausgeführt, um ein Kontaktloch 66 zu bilden, wobei die Nickelschicht 65 als Maske dient (Fig. 6D).
  • Als nächstes werden die Nickelschicht 65 und die Palladiumschicht 64 durch ein Naßätzverfahren entfernt, wobei ein gemischtes Ätzmittel aus einer Chlorwasserstoffsäure, einer Salpetersäure und einer Essigsäure verwendet wird. Die Polysilicium-Schicht 62 kann entweder durch Naßätzen unter Verwendung einer organischen Alkalilösung, z. B. eines Cholins, oder durch Trockenätzen unter Verwendung eines Fluors als dem aktiven Radikal entfernt werden, oder sie kann oxidiert und in ihrem Zustand belassen werden.
  • Bei diesem Beispiel wird die Größe des Kontaktlochs 66 durch das verbleibende Photoresistlack-Muster 63 bestimmt. Folglich ist es, wenn die Größe der Photoresistlack- Schicht 63, beispielsweise durch das Ausführen einer Überbelichtung, verringert wird, möglich, ein Resistmuster zu bilden, das eine geringere Breite hat als die Auflösungsgrenze beträgt. Auf diese Weise ist es möglich, ein engeres Kontaktloch herzustellen, als das bei Anwendung des herkömmlichen Ätzverfahrens möglich ist. Außerdem ist die Ätzrate der Nickelschicht 65 wesentlich geringer als die der Isolierschicht 61. Folglich ist es leicht, ein gewünschtes feines Kontaktloch herzustellen. Die Palladiumschicht 64 gewährleistet eine gute Adhäsion zwischen der Polysilicium-Schicht 62 und der Nickelschicht 65.
  • Fig. 7A bis 7D sind Zeichnungen zur Erklärung eines weiteren Beispiels, das außerhalb des Rahmens der vorliegenden Erfindung liegt, hin diesem Fall zur Oxydation eines Halbleiter-Substrats 70. Auf einem Halbleiter-Substrat 70 wird eine wärmeisolierende Schicht 71 gebildet. Dann wird auf der Isolierschicht 71 eine Siliciumnitridschicht 72 gebildet. Danach wird auf der Siliciumnitridschicht 72 eine gemusterte Photoresistlack- Schicht 73 gebildet (Fig. 1A).
  • Nach einer hydrophoben Behandlung der Photoresistlack-Schicht 73 wird das Substrat auf die gleiche Weise und in die gleiche Lösung wie beim Ausführungsbeispiel von Fig. 3A bis 3D getaucht, um eine SiO&sub2;-Schicht 74 zu bilden.
  • Danach wird die Photoresistlack-Schicht 73 entfernt, z. B. durch Schwabbeln unter Anwendung eines Sauerstoffplasmas (Fig. 7C).
  • Danach wird die Siliciumnitridschicht 72 selektiv geätzt, wobei die SiO&sub2;-Schicht 74 als Maske dient. Danach wird eine Oxydationsbehandlung durchgeführt, um das Substrat 70 zu oxidieren und eine das Bauelement trennende Oxidschicht 75 zu bilden, wobei die Siliciumnitridschicht 72, die selektiv unter der SiO&sub2;-Schicht 74 verbleibt, als Maskenschicht genutzt wird (Fig. 7D). Danach wird eine Ätzbehandlung, z. B. ein chemisches Trockenätzen (CDE-Verfahren), ausgeführt, um die SiO&sub2;-Schicht 74 und die Siliciumnitridschicht 72 zu entfernen.
  • In den Beispielen von Fig. 3, 4, 5 und 7 wird eine SiO&sub2;-Schicht, die durch Ausfällung gebildet wird, als Maskenschicht verwendet. Es ist jedoch auch möglich, mit einer Nickelschicht als Maskenschicht zu arbeiten, die durch ein nichtelektrisches Metallisierungsverfahren gebildet wird, wie das in Fig. 6 beschrieben wurde, und umgekehrt. So kann in jedem der Beispiele entweder eine SiO&sub2;-Schicht oder eine Nickelschicht als Maskenschicht angewendet werden.
  • Außerdem ist es möglich, anstelle der Verdrahtungsschicht und der Isolierschicht das Halbleiter-Substrat zu ätzen.
  • Weiterhin ist es möglich, die vorliegende Erfindung anzuwenden, um ein Muster auf einer optischen Scheibe zur Speicherung von Informationen zu bilden.

Claims (6)

1. Verfahren zur Bildung eines festgelegten Musters auf einer Schicht eines Halbleiter-Bauelementes, welches die folgenden Schritte umfaßt:
Vorbereitung eines Substrats (40), das eine erste Hauptoberfläche hat;
Bildung einer ersten Schicht (41) auf der ersten Hauptoberfläche;
Bildung einer zweiten Schicht (42) auf der ersten Schicht;
Bildung einer dritten Schicht (43) auf der zweiten Schicht:
selektives Entfernen der dritten Schicht, um eine erste gemusterte Schicht zu bilden:
Eintauchen des Substrats, das die erste gemusterte Schicht aufweist, in eine festgelegte Lösung, um über den Abschnitten der zweiten Schicht, die nicht durch die erste gemusterte Schicht bedeckt sind, selektiv eine vierte Schicht (45) zu bilden;
Entfernen der ersten gemusterten Schicht; und
Ätzen der zweiten Schicht unter Nutzung der vierten Schicht (45) als Maske;
dadurch gekennzeichnet, daß das die erste Schicht (41) eine isolierende Schicht ist, die zweite Schicht (42) eine Metallschicht ist, die dritte Schicht (43) eine Photoresistlack-Schicht ist und die vierte Schicht eine SiO&sub2;-Schicht ist, wodurch der Rest der zweiten Schicht (42) eine Metall-Verbindungsleitungsschicht für das Halbleiter- Bauelement darstellt.
2. Verfahren nach Anspruch 1, das außerdem vor der Bildung der vierten Schicht (45) den Schritt der Bildung einer Glasschicht (44) auf der zweiten Schicht (42) umfaßt.
3. Verfahren nach Anspruch 2, bei dem die Glasschicht (44) durch ein Glas- Aufschleuderverfahren gebildet wird.
4. Verfahren nach Anspruch 2 oder 3, das vor dem Schritt des Eintauchens des Substrats den Schritt des Wegätzens der Abschnitte der Glasschicht (44), welche die dritte Schicht (43) überlagern, umfaßt.
5. Verfahren nach Anspruch 4, das die hydrophobe Behandlung der dritten Schicht (43) unmittelbar im Anschluß an den Schritt des Wegätzens von Abschnitten der Glasschicht (44) umfaßt.
6. Verfahren nach einem der vorhergehenden Ansprüche, das außerdem den Schritt der Bildung der Glasschicht (53) als der oberen Lage der zweiten Schicht (52) umfaßt, bevor die dritte Schicht (54) gebildet wird, so daß die Glasschicht unter Nutzung der vierten Schicht (55) als Maske geätzt wird.
DE68928856T 1988-09-08 1989-08-15 Herstellung von einem vorbeschriebenem Muster über eine Halbleitervorrichtungsschicht Expired - Fee Related DE68928856T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63223503A JP2606900B2 (ja) 1988-09-08 1988-09-08 パターン形成方法

Publications (2)

Publication Number Publication Date
DE68928856D1 DE68928856D1 (de) 1998-12-24
DE68928856T2 true DE68928856T2 (de) 1999-05-20

Family

ID=16799165

Family Applications (2)

Application Number Title Priority Date Filing Date
DE68925398T Expired - Fee Related DE68925398T2 (de) 1988-09-08 1989-08-15 Ausbilden eines vorgeschriebenen Musters auf einer Schicht eines Halbleiterelements
DE68928856T Expired - Fee Related DE68928856T2 (de) 1988-09-08 1989-08-15 Herstellung von einem vorbeschriebenem Muster über eine Halbleitervorrichtungsschicht

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE68925398T Expired - Fee Related DE68925398T2 (de) 1988-09-08 1989-08-15 Ausbilden eines vorgeschriebenen Musters auf einer Schicht eines Halbleiterelements

Country Status (5)

Country Link
US (1) US4954218A (de)
EP (2) EP0630044B1 (de)
JP (1) JP2606900B2 (de)
KR (1) KR930005943B1 (de)
DE (2) DE68925398T2 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
IT1248534B (it) * 1991-06-24 1995-01-19 Sgs Thomson Microelectronics Procedimento per la realizzazione di strutture di calibrazione particolarmente per la taratura di macchine di misura del disallineamento in circuiti integrati in genere.
US5390412A (en) * 1993-04-08 1995-02-21 Gregoire; George D. Method for making printed circuit boards
US5536603A (en) * 1993-12-21 1996-07-16 Kabushiki Kaisha Toshiba Phase shift mask and method of fabricating the same
JPH08262289A (ja) * 1995-03-20 1996-10-11 Sumitomo Electric Ind Ltd チューブ集合光ケーブル
US5994211A (en) * 1997-11-21 1999-11-30 Lsi Logic Corporation Method and composition for reducing gate oxide damage during RF sputter clean
US6197644B1 (en) * 1998-11-06 2001-03-06 Advanced Micro Devices, Inc. High density mosfet fabrication method with integrated device scaling
US20040209190A1 (en) * 2000-12-22 2004-10-21 Yoshiaki Mori Pattern forming method and apparatus used for semiconductor device, electric circuit, display module, and light emitting device
US6489237B1 (en) 2001-12-04 2002-12-03 Taiwan Semiconductor Manufacturing Company Method of patterning lines in semiconductor devices
KR100455293B1 (ko) * 2002-05-15 2004-11-06 삼성전자주식회사 친수성 영역과 소수성 영역으로 구성되는 생물분자용어레이 판의 제조방법
US7205228B2 (en) * 2003-06-03 2007-04-17 Applied Materials, Inc. Selective metal encapsulation schemes
JP3828514B2 (ja) * 2003-06-30 2006-10-04 Tdk株式会社 ドライエッチング方法及び情報記録媒体の製造方法
CN1914558A (zh) * 2004-02-11 2007-02-14 国际商业机器公司 混合碱用于提高铬或敏感基材上的图案化抗蚀剂分布的应用
US20100204057A1 (en) * 2009-02-10 2010-08-12 Samsung Electronics Co., Ltd. Substrate for microarray, method of manufacturing microarray using the same and method of obtaining light data from microarray
US9559001B2 (en) * 2010-02-09 2017-01-31 Xintec Inc. Chip package and method for forming the same
WO2013100061A1 (ja) * 2011-12-28 2013-07-04 株式会社ニコン エンコーダ、エンコーダ用スケールの製造方法、エンコーダの製造方法及び駆動装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52136590A (en) * 1976-05-11 1977-11-15 Matsushita Electric Ind Co Ltd Production of semiconductor device
FR2354633A1 (fr) * 1976-06-11 1978-01-06 Ibm Procede pour realiser des configurations metalliques sur un substrat isolant
JPS57166035A (en) * 1981-04-03 1982-10-13 Citizen Watch Co Ltd Forming method for mask for dry etching
JPS57196744A (en) * 1981-05-29 1982-12-02 Nippon Sheet Glass Co Ltd Surface treatment of glass containing alkali metal
US4496419A (en) * 1983-02-28 1985-01-29 Cornell Research Foundation, Inc. Fine line patterning method for submicron devices
JPS60214532A (ja) * 1984-04-11 1985-10-26 Nippon Telegr & Teleph Corp <Ntt> パタ−ン形成方法
US4674174A (en) * 1984-10-17 1987-06-23 Kabushiki Kaisha Toshiba Method for forming a conductor pattern using lift-off
US4576834A (en) * 1985-05-20 1986-03-18 Ncr Corporation Method for forming trench isolation structures
US4624749A (en) * 1985-09-03 1986-11-25 Harris Corporation Electrodeposition of submicrometer metallic interconnect for integrated circuits
JPS6450425A (en) * 1987-08-20 1989-02-27 Toshiba Corp Formation of fine pattern
JPH01140629A (ja) * 1987-11-26 1989-06-01 Sharp Corp パターン形成方法

Also Published As

Publication number Publication date
EP0358350A2 (de) 1990-03-14
EP0630044A2 (de) 1994-12-21
JP2606900B2 (ja) 1997-05-07
KR930005943B1 (ko) 1993-06-29
EP0358350A3 (de) 1991-10-16
KR900005565A (ko) 1990-04-14
EP0630044A3 (de) 1995-03-29
EP0358350B1 (de) 1996-01-10
US4954218A (en) 1990-09-04
EP0630044B1 (de) 1998-11-18
JPH0272624A (ja) 1990-03-12
DE68928856D1 (de) 1998-12-24
DE68925398T2 (de) 1996-07-25
DE68925398D1 (de) 1996-02-22

Similar Documents

Publication Publication Date Title
DE68928856T2 (de) Herstellung von einem vorbeschriebenem Muster über eine Halbleitervorrichtungsschicht
DE69226133T2 (de) Verbindungsstruktur einer Halbleiteranordnung und ein Herstellungsverfahren dafür
DE69119871T2 (de) Verfahren zum Ätzen von Schichten mit vorgegebener Tiefe in integrierten Schaltungen
DE69328220T2 (de) Verfahren zur Herstellung einer Phasenschiebermaske oder eines Phasenschiebermasken-Rohlings
DE4301451C2 (de) Verfahren zur Bildung eines leitfähigen Stopfens in einer Isolierschicht
DE3851125T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit Schaltungsmaterial gefüllter Rille.
EP0286708B1 (de) Verfahren zur Herstellung von Kontaktöffnungen in einer Doppellagenisolation
DE69225452T2 (de) Planarisierungsverfahren für einen Halbleiter
DE3587238T2 (de) Planarisierungsverfahren fuer halbleiter und nach diesem verfahren hergestellte strukturen.
DE69416905T2 (de) Herstellungsverfahren für eine selbstjustierende optische Baugruppe
DE4320033B4 (de) Verfahren zur Bildung eines Metallmusters bei der Herstellung einer Halbleitereinrichtung
DE10256346A1 (de) Halbleiterbauelement mit MIM-Kondensator und Herstellungsverfahren
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE4132105C2 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit einer konkaven Krümmung
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
EP0002669A1 (de) Verfahren zum Entfernen von Material von einem Substrat durch selektive Trockemätzung und Anwendung dieses Verfahrens bei der Herstellung von Leitungsmustern
DE69419186T2 (de) Verfahren zur Ätzung eines halbleitenden Substrats
DE3856441T2 (de) Methode zur Erzeugung eines feinen Musters
DE19524846B4 (de) Verfahren zur Herstellung einer feinen, ringförmigen Ladungsspeicherelektrode in einer Halbleitervorrichtung unter Benutzung einer Phasensprungmaske
EP0656651A2 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung
DE4222584C2 (de) Verfahren zur Strukturierung und Herstellung von Halbleiterbausteinen
DE10240099A1 (de) Herstellungsverfahren für eine Halbleiterstruktur
EP0013728A1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE2451486C2 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen
DE69611632T2 (de) Planare Isolation für integrierte Schaltungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee