Nothing Special   »   [go: up one dir, main page]

DE69416905T2 - Herstellungsverfahren für eine selbstjustierende optische Baugruppe - Google Patents

Herstellungsverfahren für eine selbstjustierende optische Baugruppe

Info

Publication number
DE69416905T2
DE69416905T2 DE69416905T DE69416905T DE69416905T2 DE 69416905 T2 DE69416905 T2 DE 69416905T2 DE 69416905 T DE69416905 T DE 69416905T DE 69416905 T DE69416905 T DE 69416905T DE 69416905 T2 DE69416905 T2 DE 69416905T2
Authority
DE
Germany
Prior art keywords
etching
mask layer
fiber
silicon
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69416905T
Other languages
English (en)
Other versions
DE69416905D1 (de
Inventor
Mindaugas Fernand Dautartas
Yiu-Huen Wong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Application granted granted Critical
Publication of DE69416905D1 publication Critical patent/DE69416905D1/de
Publication of DE69416905T2 publication Critical patent/DE69416905T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/32—Optical coupling means having lens focusing means positioned between opposed fibre ends
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/36—Mechanical coupling means
    • G02B6/3628—Mechanical coupling means for mounting fibres to supporting carriers
    • G02B6/3684—Mechanical coupling means for mounting fibres to supporting carriers characterised by the manufacturing process of surface profiling of the supporting carrier
    • G02B6/3692—Mechanical coupling means for mounting fibres to supporting carriers characterised by the manufacturing process of surface profiling of the supporting carrier with surface micromachining involving etching, e.g. wet or dry etching steps
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4292—Coupling light guides with opto-electronic elements the light guide being disconnectable from the opto-electronic element, e.g. mutually self aligning arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/36—Mechanical coupling means
    • G02B6/3628—Mechanical coupling means for mounting fibres to supporting carriers
    • G02B6/3648—Supporting carriers of a microbench type, i.e. with micromachined additional mechanical structures
    • G02B6/3652—Supporting carriers of a microbench type, i.e. with micromachined additional mechanical structures the additional structures being prepositioning mounting areas, allowing only movement in one dimension, e.g. grooves, trenches or vias in the microbench surface, i.e. self aligning supporting carriers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)
  • Semiconductor Lasers (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf eine selbstjustierende optische Baugruppe und insbesondere auf ein Verfahren zum Bearbeiten eines Siliziumsubstrates zum Herstellen einer selbstjustierenden optischen Baugruppe.
  • Ein beispielhafter Einsatz von Silizium bei der Gestaltung einer Baugruppe für optoelektronische Einrichtungen ist im US-Patent 4,945,400 (Blonder u. a.) offenbart, herausgegeben am 31. Juli 1990, und wurde auf den Anmelder der vorliegenden Erfindung auch in den Akten übertragen. Im Wesentlichen offenbart Blonder et al. eine Baugruppe, umfassend einen Halbleiter (z. B. Silizium) als Basis und Abdeckung, eine Vielzahl von geätzten Merkmalen (z. B. Rillen, Öffnungen, Feststellvorrichtungen) und Metallisierungsmuster (z. B. Kontake und Reflektoren), die es der optoelektronischen Vorrichtung ermöglichen, zuverlässig und kostengünstig an der Basis befestigt und an einer verbundenen optischen Faser gekoppelt zu sein. Insbesondere offenbart Blonder u. a. eine Anordnung, bei der die optoelektronische Einrichtung (z. B. eine LED) in einer Kammer angeordnet ist, die durch ein Glied der Abdeckung gebildet wird, und die verbundene Faser entlang einer Rille, die in einem Basisglied ausgebildet ist, angeordnet ist. Eine reflektierende Metallisierung wird zur optischen Kopplung der Einrichtung mit der Faser verwendet. Dadurch ist die Ausrichtung der Einrichtung über dem Reflektor der einzige aktive Justierungsschritt, der zum Bereitstellen einer Kopplung benötigt wird. Alle übrigen Justierungen werden durch Verwenden von Bezugsmerkmalen erzielt, die in den Basis- und Abdeckungsabschnitten gebildet werden.
  • Obwohl die Baugruppe von Blonder et al. einen wesentlichen Fortschritt auf dem Gebiet der Unterbringung von optischen Siliziumbänken darstellt, bleibt ein Bedarf zum Bereitstellen einer Anordnung, die kein Ausführen einer aktiven Justierung benötigt. Die Maßnahme einer vollständig passiven optischen Anordnung wird vorgesehen, um zuverlässiger und kostengünstiger als praktisch jede andere Anordnung zu sein, die aktive Justierungen zwischen den Bauteilen benötigt.
  • EP-A-0 465 230 zeigt ein Verfahren zum Ätzen von Abschnitten eines Siliziumsubstrates zu verschiedenen Tiefen, um optische Fasern und optische Bauteile anzupassen. EP-A-0 331 333 stellt auch ein Verfahren zum Ätzen von Abschnitten eines Siliziumsubstrats zu verschiedenen Tiefen dar, zum Anpassen einer optischen Faser, die einen unbedeckten Abschnitt und einen ummantelten Abschnitt umfasst.
  • Gemäß der vorliegenden Erfindung wird ein Verfahren, wie in Anspruch 1 definiert, bereitgestellt.
  • Die vorliegende Erfindung bezieht sich auf weitere Fortschritte auf dem Gebiet der Technologie optischer Siliziumbänke, und insbesondere auf ein Verfahren zum Herstellen einer selbstjustierenden optischen Baugruppe zur Aufnahme eines Endabschnitts einer optischen Faser (als "Faserendstück" bezeichnet) und Bereitstellen einer Justierung der optischen Faser für ein zugeordnetes optisches Bauteil (entweder ein aktives oder ein passives Bauteil), wie nachfolgend durch die begleitenden Ansprüche definiert wird.
  • Fig. 1 stellt eine isometrische Darstellung einer beispielhaften Baugruppe für Faserendstücke dar, die unter Verwendung des Verfahrens der vorliegenden Erfindung gebildet wird;
  • Fig. 2 stellt eine isometrische Darstellung einer beispielhaften fertiggestellten Baugruppe für Faserendstücke der vorliegenden Erfindung dar, wobei die Baugruppe von Fig. 1 entlang der dargestellten Linie 2-2 geschnitten ist, um die fertige Baugruppe nach Fig. 2 zu bilden;
  • Fig. 3 ist eine Seitenansicht der in Fig. 1 gezeigten Baugruppe, dargestellt entlang der Linie 3-3 von Fig. 1;
  • Fig. 4 ist eine Draufsicht eines beispielhaften Maskenmusters, das verwendet werden kann, um die Baugruppe für Faserendstücke der vorstehenden Ansichten zu bilden;
  • die Fig. 5 bis 9 stellen eine Reihe von photolithographischen Verfahrensstufen dar, um eine Maskenschicht mit einem Muster zu versehen, um verschiedene Schichten des Maskenmaterials hinsichtlich der verschiedenen Öffnungen zu bilden, wie am Maskenmuster von Fig. 4 dargestellt wird; und
  • die Fig. 10 bis 14 stellen eine Reihe von aufeinanderfolgenden Ätzoperationen dar, die im Verfahren zum Bilden einer selbstjustierenden Baugruppe für Faserendstücke in Übereinstimmung mit der Lehre der vorliegenden Erfindung verwendet werden.
  • Ein beispielhaftes Siliziumsubstrat 10 enthält eine Anzahl geätzter Öffnungen, die gemäß der vorliegenden Erfindung, wie in Fig. 1 dargestellt, gebildet werden. Wie gezeigt, wird eine große, kegelförmige Öffnung 12 verwendet, um die Aufnahme eines optischen Bauteils zu ermöglichen (z. B. LED, PIN, Photodetektor oder sphärische Linse). Eine erste, verhältnismäßig enge Rille 14 wird rechts der Öffnung 12 gebildet und wird verwendet, um einen freigelegten Endabschnitt der optischen Faser aufzunehmen. Zuletzt wird eine zweite Rille 16 gemeinsam mit der ersten Rille 14 gebildet, die zur Aufnahme einer ummantelten Faser verwendet wird. Um die Herstellung der Faserendstückanordnung zu vervollständigen, muß das Substrat 10 von Fig. 1 entlang der Linie 2-2 geschnitten werden, um den in Fig. 2 dargestellten Abschnitt zu bilden. Die Baugruppe für Faserendstücke von Fig. 2 kann dann mit einem anderen Substrat zusammengefügt werden, welches die optischen Bauteile, die an die optische Faser gekoppelt werden, trägt (in einer justierten Anordnung). Eine vollständige Beschreibung einer solchen Anordnung kann im US-Patent 5,179,609, herausgegeben am 12. Januar 1993, und auf den Anmelder der vorliegenden Erfindung übertragen, gefunden werden. Vorteilhafterweise kann eine Anzahl von Bezugsanordnungen, wie etwa 20 und 22 aus den Fig. 1 und 2, auch am Substrat 10 gebildet werden und dann verwendet werden, um sowohl die Justierung als auch die mechanische Befestigung der Baugruppe für Faserendstücke an einem Deckplattensubstrat bereitzustellen (nicht gezeigt).
  • Wie vorstehend erwähnt, ist ein wichtiger Aspekt der optischen Unterbringung die Möglichkeit, passive Justierungen zwischen den Bauteilen bereitzustellen, in diesem Fall zwischen der optischen Faser und einem zugeordneten optischen Bauteil.
  • Eine derartige Justierung ist in Fig. 1 dargestellt, in Bezug auf die Linie 3-3. Fig. 3 enthält eine Seitenansicht des Substrats, entlang der optischen Achsenlinie 3-3 aufgenommen, und zeigt die Stellung sowohl des optischen Bauteils 24 in der Öffnung 12 als auch der Aufnahme einer optischen Faser 26, die einen unbedeckten Endabschnitt 28 umfasst, gehalten durch die gemeinsamen Rillen 14 und 16. Wie nachfolgend detailliert erörtert, erlauben es die Verfahrensschritte der Siliziumbearbeitung der vorliegenden Erfindung, eine passive Justierung zwischen den Bauteilen 24 und den Faserendabschnitten 28 zu erzielen. Die Fig. 5 bis 9 stellen eine Reihe beispielhafter Schritte dar, die verwendet werden, um die Maskenschicht mit Mustern zu versehen, so daß verschiedene Dicken des Maskenmaterials im vorherbestimmten Ätzabschnitt gebildet werden. Die Fig. 10 bis 14 stellen dann eine Reihe aufeinanderfolgender Ätzarbeiten zum Bilden einer vollständigen optischen Baugruppe dar.
  • Fig. 4 enthält eine Draufsicht eines beispielhaften Maskenmusters, das zum Bilden der vorstehend beschriebenen Baugruppe für Faserendstücke dient. Wie gezeigt, umfasst das Muster ein verhältnismäßig großes Merkmal, das der großen Öffnung 12 zugeordnet ist (zur Platzierung der optischen Anordnung) und einem Paar gemeinsamer Öffnungen 14 und 16, die benachbart zur Öffnung 12 angeordnet sind. Offensichtlich in dieser Ansicht sind die schaftförmigen Bereiche 27 und 29, die vorteilhafterweise zum Steuern des Ätzens sowohl der Öffnung 12 als auch der Rille 16 hinsichtlich der Rille 14 verwendet werden. Ohne diese schaftförmigen Bereiche würde der Ätzschritt, der zur Ausbildung der Öffnung 12 dient, an der linken Seite der Rille 14 eingreifen und deren Gesamtlänge verringern. Die gleiche Auswirkung könnte im zu starken Ätzen der Rille 16 in Bezug auf die rechte Seite der Rille 14 auftreten. Somit vermeiden die Abschnitte 27 und 29 das zu starke Ätzen und als Folge wird eine Rille 14 mit der notwendigen Länge gebildet.
  • Fig. 5 stellt ein beispielhaftes Siliziumsubstrat 10 in einer anfänglichen Stufe des Herstellungsprozesses dar. Insbesondere ist die oberste Hauptoberfläche 11 des Substrates 12 mit einer Maskenschicht 30 bedeckt, wobei die Schicht 30 jedes bekannte Maskenmaterial umfassen kann, einschließlich Siliziumdioxid. Die Schicht 30 sollte relativ dick sein, beispielsweise 2 um, wobei die exakte Dicke aber nicht von großer Bedeutung ist. Wie nachfolgend detailliert erörtert wird, wird die Schicht 30 mit einem Muster versehen, um eine verschiedene Dicke in Bereichen zu erzielen, die dazu vorgesehen sind, zu verschiedenen Tiefen geätzt zu werden. Der Unterschied in der Dicke der Maskenschicht, gemäß der Lehre der vorliegenden Erfindung, kann dann zum Steuern der aufeinanderfolgenden Ätzverfahren verwendet werden, die zum Bilden der gemeinsamen Öffnungen verwendet werden, während sie die optische Justierung bewahren. In Bezug auf Fig. 5 ist die Maskenschicht 30 folglich mit einer photoresistenten Schicht 32 bedeckt, in der ein Muster ausgebildet ist, das das Entfernen des photoresistenten Materials in dem Bereich, in dem die Öffnungen 12, 14 und 16 gebildet werden, ermöglicht. Der in Fig. 5 gezeigte Aufbau wird anschließend geätzt (unter Verwendung einer geeigneten Ätztechnik, wie etwa plasmastrahlunterstützt oder naßchemisch) bis etwa zwei Drittel der Maskenschicht 30 (in dem freigelegten Bereich, in dem die Öffnungen 12, 14 und 16 gebildet werden) entfernt sind. Das Ätzen führt folglich zum Bilden des Aufbaus, der in Fig. 6 dargestellt ist.
  • In Bezug auf Fig. 7 wird die photoresistente Schicht 32 entfernt und eine neue photoresistente Schicht 34 aufgebracht und mit einem Muster versehen, so dass nur der Bereich der Öffnung 12 (die größte Öffnung) freigelegt werden muß. Der Abschnitt der Maskenschicht 30 wird wie gezeigt durch anschließendes Ätzen freigelegt (wie vorstehend kann jedes geeignete Ätzen verwendet werden, z. B. plasmastrahlunterstütztes oder naßchemisches), so dass in etwa die Hälfte des Maskenmaterials entfernt wird und folglich der in Fig. 8 dargestellte Aufbau gebildet wird. Nach dieser Ätzstufe wird die photoresistente Schicht 34 entfernt und eine neue photoresistente Schicht 36 wird aufgebracht und mit einem Muster versehen, wie in Fig. 9 dargestellt, so daß die Bereiche freigelegt werden, in denen Öffnungen 12 und 16 gebildet werden (die größeren zwei Öffnungen verglichen mit der Öffnung 14).
  • Der in Fig. 9 dargestellte Aufbau wird dann geätzt, bis die Oberfläche 11 des Substrates 10 im Bereich der Öffnung 12 freigelegt ist. Das heißt, der verbleibende Abschnitt der Maskenschicht 30, der der Öffnung 12 zugeordnet ist, wird vollständig entfernt. Das Entfernen des Abschnitts der Maskenschicht 30, die der Öffnung 12 zugeordnet ist, bewirkt folglich die Ausbildung einer verringerten Dicke des Maskenmaterials 30, das dem Bereich der Öffnung 16 zugeordnet ist. Der Aufbau zu diesem Zeitpunkt des Verfahrens wird in Fig. 10 dargestellt.
  • Gemäß der Lehre der vorliegenden Erfindung kann nun eine Reihe von Masken-/Silizium-Ätzoperationen durchgeführt werden, um aufeinanderfolgend Öffnungen der gewünschten Dicke im Silizium bereitzustellen. Das heißt, die Dicke der Maskenschicht 30 bezieht sich nun (umgekehrt) auf die gewünschte Endtiefe jeder Öffnung. Insbesondere umfasst die Maskenschicht die größte Dicke (t&sub2;) in dem Bereich, der der ersten Rille 14 zugeordnet ist, gefolgt von einer Dicke von t&sub1; < t&sub2; im Bereich, der der zweiten Rille 16 zugeordnet ist, wo das Maskenmaterial vollständig vom Bereich entfernt ist, der der tiefsten Öffnung 12 zugeordnet ist. Vorteilhafterweise beseitigt das vorstehend beschriebene Verfahren des Zuschneidens der Dicke der Maskenschicht gemäß der gewünschten endgültigen Tiefe der Merkmale, (d. h. der Öffnung 12 und der Rillen 14 und 16), den Bedarf, weitere photolithographische Bearbeitungsschritte bei der Herstellung der endgültigen Baugruppe für Faserendstücke durchzuführen.
  • In Bezug auf Fig. 11 wird ein erstes Siliziumätzen verwendet zum Bereitstellen einer Öffnung 12, um eine vorbestimmte Tiefe d&sub1; zu erhalten, wobei die vorbestimmte Tiefe durch das zum Ätzen verwendete Material, sowie durch die Zeit- und Temperaturbedingungen gesteuert werden kann. Beispielsweise kann das Ätzen unter Verwendung von Ethylendiamin-Pyrochatecol (EDP) bei einer Temperatur von 115ºC in einer Stickstoffatmosphäre durchgeführt werden, wobei bekannt ist, daß dieses bestimmte Material mit einer Rate von 25 um pro Stunde Silizium ätzt. Der Aufbau am Ende des ersten Siliziumätzschrittes wird in Fig. 11 dargestellt.
  • Nach dem ersten EDP-Ätzen wird ein Ätzschritt von Maskenschichten (beispielsweise unter Verwendung eines Plasmas oder eines Oxydes) durchgeführt, um eine vorbestimmte Dicke der Maskenschicht 30 vollständig zu entfernen, die ausreicht, um eine Oberfläche 11 des Substrates 10 im Bereich der Öffnung 16 freizulegen, wie in Fig. 12 gezeigt. Dieses Ätzen verringert folglich auch die Dicke des Abdeckbereiches 14 der Maskenschicht 30. Ein zweites EDP-Ätzen wird zum Bereitstellen einer Öffnung 16 mit einer vorbestimmten Tiefe d&sub2; durchgeführt. Das zweite EDP-Ätzen ätzt weiter die erste Öffnung 12, wodurch eine Tiefe der Öffnung 12 von d&sub1; + d&sub2; erreicht wird. Fig. 13 stellt den Aufbau zu diesem Bearbeitungszeitpunkt dar.
  • Nachdem das zweite EDP-Ätzen fertiggestellt ist, wird ein letztes Ätzen des Maskenmateriales durchgeführt zum Entfernen einer Menge des Maskenmateriales 30, die ausreicht, die Oberfläche 11 des Substrates 10 im Bereich der Öffnung 14 freizulegen. Ein drittes EDP-Ätzen wird daraufhin durchgeführt, so dass die Öffnung 14 gebildet wird, um eine dritte vorbestimmte Tiefe d&sub3; zu erhalten, wie in Fig. 14 dargestellt wird. Weiterhin in Bezug auf Fig. 14, die den letztlichen Aufbau der Baugruppe für Faserendstücke darstellt, weist die Öffnung 16 eine letztliche Tiefe von d2 + d3 auf und die Öffnung 12 weist eine letztliche Tiefe von d&sub1; + d&sub2; + d&sub3; auf. Durch Kenntnis der gewünschten letztlichen Tiefen aller drei Öffnungen wird die mittlere Tiefe festgelegt, die für das erste EDP-Ätzen (zum Bilden einer Tiefe d1) und das zweite EDP-Ätzen (zum Bilden einer Tiefe d2) benötigt wird.
  • Verschiedene weitere Ätzöffnungen können gebildet werden, z. B. die Bezugsöffnungen 20 und 22, die während jedes gewünschten Verfahrensschrittes des EDP-Ätzens wie vorstehend beschrieben gebildet werden (oder während nachfolgender Ätzschritte), wobei der spezifische verwendete EDP-Schritt, (das heißt, entweder der erste, der zweite, der dritte oder nachfolgende) die letztliche Tiefe der Öffnungen festlegt. Insbesondere wenn die Maskenschicht mit einem Muster versehen ist und das Verfahren durch Einfügen eines vierten EDP-Ätzens weiterentwickelt wird, verbunden mit der Bildung von Bezugsöffnungen, werden die Bezugsöffnungen mit flacheren Tiefen gebildet als bei jedem der vorher gebildeten Merkmale.
  • Es ist verständlich, dass das vorstehend beschriebene Verfahren lediglich beispielhaft ist, und viele Veränderungen bestehen, die offensichtlich für den Fachmann auf dem Gebiet der vorliegenden Erfindung sind und im Schutzbereich der vorliegenden Erfindung liegen. Zum Beispiel können andere Materialien als Siliziumdioxyd zur Bildung der Maskenschicht verwendet werden (die andererseits als intermetallisches Dielektrikum für mehrschichtige Metallisierungsschemen für Verbindungen dienen kann) und es können andere Verfahren als das vorstehend beschriebene EDP-Ätzen verwendet werden, um aufeinanderfolgend optisch justierende Öffnungen zu bilden, wie vorstehend vollständig beschrieben wurde.

Claims (7)

1. Verfahren zum Bilden eines fasertragenden Substrates (10), zum Bereitstellen einer passiven optischen Ausrichtung zwischen einer optischen Faser (26) und einer zugeordneten optischen Bauteil oder Bauteiln (24), wobei das Verfahren die Schritte umfasst:
a) Bereitstellen eines Siliziumsubstrates, das eine obere Hauptoberfläche umfasst;
b) Bilden einer Maskenschicht (30) an der obersten Hauptoberfläche des Siliziumsubstrates;
c) Versehen der Maskenschicht mit einem Muster, so daß verschiedene Bereiche der Maskenschicht verschiedene Dicken umfassen, so daß die Dicke in umgekehrtem Verhältnis zu der gewünschten endgültigen Tiefe jeder in das Substrat zu ätzenden Öffnung (12, 14, 16) steht, wobei die Bereiche dem Ort der optischen Faser zugeordnet sind und der optischen Bauteil oder den optischen Bauteiln zugeordnet sind;
d) Ätzen der Maskenschicht, bis ein erster darunterliegender Oberflächenabschnitt des Siliziumsubstrates freigelegt wird:
e) Ätzen des freigelegten Siliziumsubstrates bis zu einer vorbestimmten Tiefe;
f) erneutes Ätzen der Maskenschicht, bis ein zweiter, darunterliegender Oberflächenabschnitt des Siliziumsubstrates ebenfalls freigelegt wird;
g) Ätzen des freigelegten ersten und zweiten Abschnitts des Siliziumsubstrates zu einer vorbestimmten Tiefe; und
h) Wiederholen der Schritte f) und g), falls notwendig, zum Freilegen und zum Ätzen zusätzlicher, darunterliegender Oberflächenabschitte, bis alle Öffnungen, die zum Tragen der optischen Faser und der zugeordneten optischen Bauteil oder Bauteiln benötigt werden, gebildet sind; Durchführen der Schritte d) bis h) ohne jede zusätzliche Maske, die über den Bereichen der Maskenschicht ausgebildet ist.
2. Verfahren gemäß Anspruch 1, wobei die optische Faser einen unbedeckten Endabschnitt (28) und einen folgenden umhüllten Abschnitt umfasst, und das Verfahren umfasst:
a) Ätzen der freigelegten Maskenschicht, so daß im wesentlichen das gesamte Maskenmaterial in dem Bereich entfernt wird, in dem die zugeordnete optische Bauteil angeordnet wird, wobei der Verfahrensschritt des Ätzens somit zu einer Maskenschicht führt, die eine erste Dicke t&sub1; in dem Bereich, in dem der nachfolgende umhüllte Abschnitt der Faser angeordnet ist, aufweist und eine zweite Dicke t&sub2; in dem Bereich aufweist, in dem der unbedeckte Endabschnitt der Faser angeordnet ist, wobei die Bereiche in axialer optischer Anordnung ausgebildet sind;
b) Ätzen des freigelegten Siliziums zu einer ersten Tiefe d&sub1;,
c) Ätzen der Maskenschicht mit einer Zeitdauer, die ausreicht, die Siliziumoberfläche in dem Bereich, der dem ummantelten FaserAbschnitt zugeordnet ist, zu enthüllen;
d) Ätzen des freigelegten Siliziums mit einer Zeitdauer, die ausreichend ist, eine Öffnung mit einer vorbestimmten zweiten Tiefe d&sub2; in dem Bereich, in dem die ummantelte Faser getragen wird, zu formen;
e) Ätzen der Maskenschicht während einer Zeitdauer, die ausreicht, die Siliziumoberfläche in dem Bereich, der dem unbedeckten FaserendAbschnitt zugeordnet ist, freizulegen; und
f) Ätzen des freigelegten Siliziums mit einer Zeitdauer, die ausreichend ist, eine Öffnung mit einer vorbestimmten dritten Tiefe d&sub3; in dem Bereich zu bilden, in dem das unbedeckte FaserendAbschnitt getragen wird.
3. Verfahren nach Anspruch 1, bei welchem im Verfahrensschritt b) als Maskenschicht eine Siliziumdioxidschicht verwendet wird.
4. Verfahren nach Anspruch 3, bei welchem die Siliziumdioxidschicht ein aufgewachsenes thermisches Oxid ist.
5. Verfahren nach Anspruch 3, bei welchem in den Verfahrensschritten, die zum Ätzen der Maskenschicht gehören, ein Plasma-Ätzverfahren eingesetzt wird.
6. Verfahren nach Anspruch 1, bei welchem bei Durchführung der Schritte, die mit dem Ätzen von Silizium verbunden sind, Ethylendiamin-Pyrochatecol, EDP, zur Durchführung des Ätzens eingesetzt wird.
7. Verfahren nach Anspruch 6, bei welchem bei Ausführung des Ätzens mit EDP das Ätzen mit einer Temperatur von etwa 115ºC in einer Stickstoffatmosphäre durchgeführt wird.
DE69416905T 1993-06-02 1994-05-25 Herstellungsverfahren für eine selbstjustierende optische Baugruppe Expired - Fee Related DE69416905T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/071,427 US5550088A (en) 1993-06-02 1993-06-02 Fabrication process for a self-aligned optical subassembly

Publications (2)

Publication Number Publication Date
DE69416905D1 DE69416905D1 (de) 1999-04-15
DE69416905T2 true DE69416905T2 (de) 1999-10-28

Family

ID=22101255

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69416905T Expired - Fee Related DE69416905T2 (de) 1993-06-02 1994-05-25 Herstellungsverfahren für eine selbstjustierende optische Baugruppe

Country Status (4)

Country Link
US (1) US5550088A (de)
EP (1) EP0635876B1 (de)
JP (1) JP3268120B2 (de)
DE (1) DE69416905T2 (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851928A (en) * 1995-11-27 1998-12-22 Motorola, Inc. Method of etching a semiconductor substrate
US5793913A (en) * 1996-07-10 1998-08-11 Northern Telecom Limited Method for the hybrid integration of discrete elements on a semiconductor substrate
US5935451A (en) * 1997-02-24 1999-08-10 Lucent Technologies Inc. Fabrication of etched features
US6265240B1 (en) * 1998-03-24 2001-07-24 Lucent Technologies, Inc. Method and apparatus for passively aligning components on semiconductor dies
US6258403B1 (en) 1999-09-16 2001-07-10 Lucent Technologies, Inc. Method for coating facet edges of an optoelectrical device
US6325551B1 (en) 1999-12-08 2001-12-04 New Focus, Inc. Method and apparatus for optically aligning optical fibers with optical devices
US6632029B1 (en) 1999-12-22 2003-10-14 New Focus, Inc. Method & apparatus for packaging high frequency components
US6480661B2 (en) 2000-03-03 2002-11-12 The Whitaker Corporation Optical ADD/DROP filter and method of making same
US6811853B1 (en) 2000-03-06 2004-11-02 Shipley Company, L.L.C. Single mask lithographic process for patterning multiple types of surface features
US6627096B2 (en) 2000-05-02 2003-09-30 Shipley Company, L.L.C. Single mask technique for making positive and negative micromachined features on a substrate
US6477303B1 (en) 2000-05-15 2002-11-05 Litton Systems, Inc. MEMS optical backplane interface
US6737223B2 (en) * 2000-08-07 2004-05-18 Shipley Company, L.L.C. Fiber optic chip with lenslet array and method of fabrication
US7086134B2 (en) * 2000-08-07 2006-08-08 Shipley Company, L.L.C. Alignment apparatus and method for aligning stacked devices
EP1186916A1 (de) 2000-09-06 2002-03-13 Corning Incorporated Herstellung von Gittern in Bauteilen mit planaren Wellenleitern
US6841486B2 (en) * 2000-10-06 2005-01-11 Tyco Electronics Corporation Optical substrate having alignment fiducials
US6754427B2 (en) * 2001-02-08 2004-06-22 Shipley Company, L.L.C. Method and device passively locating a fiber stub in a groove
US6546173B2 (en) 2001-02-20 2003-04-08 Avanti Optics Corporation Optical module
US6956999B2 (en) 2001-02-20 2005-10-18 Cyberoptics Corporation Optical device
US20040212802A1 (en) * 2001-02-20 2004-10-28 Case Steven K. Optical device with alignment compensation
US6546172B2 (en) 2001-02-20 2003-04-08 Avanti Optics Corporation Optical device
US6443631B1 (en) 2001-02-20 2002-09-03 Avanti Optics Corporation Optical module with solder bond
US6721479B2 (en) * 2001-03-07 2004-04-13 Zygo Corporation Fiber collimator
KR100416762B1 (ko) * 2001-05-08 2004-01-31 삼성전자주식회사 광학 모듈 및 그 제조 방법
GB0201969D0 (en) * 2002-01-29 2002-03-13 Qinetiq Ltd Integrated optics devices
KR20030065908A (ko) * 2002-02-01 2003-08-09 주식회사 옵토*온 수동 및 능동정렬이 가능한 실리콘광학테이블
KR100442615B1 (ko) * 2002-03-05 2004-08-02 삼성전자주식회사 정전용량 감소를 위한 적층구조 및 그 제조방법
US20040264870A1 (en) * 2002-08-20 2004-12-30 Skunes Timothy A. Optical alignment mount with height adjustment
US7688689B2 (en) * 2004-02-26 2010-03-30 Seagate Technology Llc Head with optical bench for use in data storage devices
TWI251355B (en) * 2004-12-22 2006-03-11 Opto Tech Corp A LED array package structure and method thereof
US7985681B2 (en) 2007-06-22 2011-07-26 Micron Technology, Inc. Method for selectively forming symmetrical or asymmetrical features using a symmetrical photomask during fabrication of a semiconductor device and electronic systems including the semiconductor device
US8515221B2 (en) * 2010-01-25 2013-08-20 Axsun Technologies, Inc. Silicon optical bench OCT probe for medical imaging
US8917963B2 (en) 2010-05-21 2014-12-23 Kaiam Corp. MEMS-based levers and their use for alignment of optical elements

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4765865A (en) * 1987-05-04 1988-08-23 Ford Motor Company Silicon etch rate enhancement
US4810557A (en) * 1988-03-03 1989-03-07 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making an article comprising a tandem groove, and article produced by the method
US4863560A (en) * 1988-08-22 1989-09-05 Xerox Corp Fabrication of silicon structures by single side, multiple step etching process
EP0418423B2 (de) * 1989-09-22 1998-12-09 Siemens Aktiengesellschaft Verfahren zum anisotropen Ätzen von Silizium
US4957592A (en) * 1989-12-27 1990-09-18 Xerox Corporation Method of using erodable masks to produce partially etched structures in ODE wafer structures
US5131978A (en) * 1990-06-07 1992-07-21 Xerox Corporation Low temperature, single side, multiple step etching process for fabrication of small and large structures
US5113404A (en) * 1990-07-05 1992-05-12 At&T Bell Laboratories Silicon-based optical subassembly
US5123073A (en) * 1991-05-31 1992-06-16 At&T Bell Laboratories Precision optical fiber connector
US5257332A (en) * 1992-09-04 1993-10-26 At&T Bell Laboratories Optical fiber expanded beam coupler

Also Published As

Publication number Publication date
JPH07168044A (ja) 1995-07-04
DE69416905D1 (de) 1999-04-15
EP0635876A1 (de) 1995-01-25
JP3268120B2 (ja) 2002-03-25
US5550088A (en) 1996-08-27
EP0635876B1 (de) 1999-03-10

Similar Documents

Publication Publication Date Title
DE69416905T2 (de) Herstellungsverfahren für eine selbstjustierende optische Baugruppe
DE68907079T2 (de) Herstellungsmethode eines zwei Nuten enthaltenden Elements und ein durch diese Methode hergestelltes Bauelement.
DE69228863T2 (de) Selbstausrichtende optische Baugruppe und Verfahren zur Bildung derselben
DE69304138T2 (de) Verfahren zum Verbinden eines optischen Wellenleiters mit einer optischen Faser
DE3686923T2 (de) Verfahren zur sichtbarkeitsverbesserung von ausrichtmarkierungen erster ordnung.
DE69019530T2 (de) Mikromechanischer schalter.
DE69119871T2 (de) Verfahren zum Ätzen von Schichten mit vorgegebener Tiefe in integrierten Schaltungen
DE69429910T2 (de) Wellenleiter-optische Faser Verbindungsstruktur und Wellenleiter-optische Faser Verbindungsverfahren
DE4434321C2 (de) Optischer Wellenleiter mit einem Polymerkern und dessen Herstellungsverfahren
DE3851125T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit Schaltungsmaterial gefüllter Rille.
DE68917614T2 (de) Verfahren zum Ausrichten und zur Herstellung eines Verbindungszapfens.
EP0583679B1 (de) Integriert-optische Anordnung zur Umwandlung einer optischen Welle relativ kleineren Querschnitts in eine optische Welle relativ grösseren Querschnitts
DE69408743T2 (de) Optische Kopplungsvorrichtung und zugehörige Herstellungsmethode
DE10256346A1 (de) Halbleiterbauelement mit MIM-Kondensator und Herstellungsverfahren
DE69209970T2 (de) Höckerelektrodenstruktur und Halbleiterchip mit dieser Struktur
EP1133795A1 (de) Verfahren zur herstellung eines beidseitig prozessierten integrierten schaltkreises
DE10219398B4 (de) Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat
DE2746778A1 (de) Verfahren zur herstellung von mehrlagen-leitungssystemen fuer integrierte halbleiteranordnungen
DE102021101715B3 (de) Kantenkoppler mit gestapelter schichtung und herstellverfahren
DE69113743T2 (de) Verfahren zur produktion von mikrobump-schaltungen für flip-chip-montage.
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE68928856T2 (de) Herstellung von einem vorbeschriebenem Muster über eine Halbleitervorrichtungsschicht
DE69212888T2 (de) Verfahren zum Verbessern der Herstellung von SOI-Anordnungen mittels Positions-Ausrichtungsmarken
DE69618264T2 (de) Verbesserungen bei der Herstellung von Kristallsubstraten
DE69815368T2 (de) Hybrides chipverfahren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee