DE4445565C2 - Säulen-Bipolartransistor und Verfahren zu seiner Herstellung - Google Patents
Säulen-Bipolartransistor und Verfahren zu seiner HerstellungInfo
- Publication number
- DE4445565C2 DE4445565C2 DE4445565A DE4445565A DE4445565C2 DE 4445565 C2 DE4445565 C2 DE 4445565C2 DE 4445565 A DE4445565 A DE 4445565A DE 4445565 A DE4445565 A DE 4445565A DE 4445565 C2 DE4445565 C2 DE 4445565C2
- Authority
- DE
- Germany
- Prior art keywords
- column
- region
- oxide layer
- layer
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- 229920005591 polysilicon Polymers 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 230000007547 defect Effects 0.000 claims 2
- 230000003071 parasitic effect Effects 0.000 description 7
- 230000002457 bidirectional effect Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/01—Bipolar transistors-ion implantation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/011—Bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Description
Die Erfindung betrifft eine Halbleiterschaltung und insbesondere einen
Pfosten- bzw. Säulen-Bipolartransistor, der eine bidirektionale Betriebskennlinie
aufweist und bei dem eine paräsitäre Verbindungskapazität der Basiselektrode
auftritt, sowie ein Verfahren zur Herstellung davon.
Mit zunehmender Integration von Halbleiterschaltungen wird deren
Steuergeschwindigkeit und Stromverstärkug erhöht, wobei allerdings ihre
Betriebskennlinie etwas begrenzt ist.
Zur besseren Erläuterung der Erfindung wird bereits an dieser Stelle auf
die Figuren Bezug genommen.
Fig. 1 zeigt eine Querschnittsansicht des Aufbaus eines nach einem
bekannten Verfahren hergestellten Bipolartransistors.
Bei dieser Technik wird die parasitäre Verbindungskapazität eines
Kollektors 3, d. h. die parasitäre Verbindungskapazität zwischen einem Substrat 1
und einem vergrabenen Kollektor 2 vermindert, und die Größe des bipolaren
Transistors wird weiterhin verkleinert.
In Fig. 1 ist mit dem Bezugszeichen 6 eine Isolierschicht, mit 7 ein
Basisbereich und mit den Bezugszeichen 8 bzw. 9 ein Emitterbereich bzw. eine
Elektrode gekennzeichnet.
Da bei dem in Fig. 1 dargestellten bipolaren Transistor der Basisbereich
7 breit ist und die Emitter- und Basisbereiche 8 und 7 bei hoher
Störstellenkonzentration miteinander verbunden sind, tritt das Problem des hohen
Leistungsverbrauchs auf.
Zur Verbesserung der Betriebskennlinie ist in der europäischen
Patentanmeldung 84 113 062.8 (EP 140 369 A1) der Aufbau eines in Fig. 2 dargestellten
Säulen-Bipolartransistors beschrieben.
Wie aus Fig. 2 zu ersehen ist, weist das Verfahren zur Herstellung des
dort beschriebenen Säulen-Bipolartransistors die folgenden Verfahrensschritte auf
selektives Ätzen eines Einkristall-Halbleitersubstrats 11 zur Ausbildung von Pfosten
bzw. Säulen, Ausbilden eines Emitterbereichs 18, eines Basisbereichs 17, eines
Kollektorbereichs 13 und eines Kollektorwallbereichs 15 in den Säulen, Isolieren
von aktiven Bereichen durch eine vergrabene Isolierschicht 16 und Ausbilden einer
Polysiliziumschicht 14 als störstellenleitender Basisbereich an beiden Seiten der
einen Säule, um die. Herstellung des Säulen-Bipolartransistors zu vervollständigen.
Da bei dem nach dem bekannten Verfahren hergestellten
Säulen-Bipolartransistor die Polysiliziumschicht 14 jedoch mit beiden Seiten der
Säule verbunden ist, in der der Basisbereich 17 ausgebildet ist, wird der
Basisbereich 17 noch größer. Somit wird die Betriebskennlinie des
Säulen-Bipolartransistors verschlechtert.
Da zudem die Emitter- und Kollektorbereiche in einem oberen Teil der
Säule ausgebildet werden müssen, tritt das Problem auf, daß es äußerst schwierig
ist, einen selbstausrichtenden Kontaktöffnungsprozeß durchzuführen.
Eine Aufgabe der Erfindung besteht darin, einen Säulen-Bipolartransistor
zu schaffen, der eine bidirektionale Betriebskennlinie besitzt und bei dem eine
parasitäre Verbindungskapazität zwischen der Basis und dem Kollektor oder
zwischen der Basis und dem Emitter verringert werden kann.
Eine weitere Aufgabe der Erfindung besteht darin, ein Verfahren zur
Herstellung eines Säulen-Bipolartransistors zu schaffen, bei dem in einfacher
Weise ein störstellenleitender Basisbereich in elektrischer Verbindung mit einem in
einer Säule ausgebildeten Basisbereich sowie eine selbstausrichtende Kontakt
öffnung für die Verbindung ausgebildet werden kann.
Die vorliegende Erfindung ist in den unabhängigen Patentansprüchen
definiert. Bevorzugte Ausführungsformen werden in den abhängigen Ansprüchen
beschrieben.
Die Erfindung unterscheidet sich vom Bipolartransistor gemäß Fig. 1
dadurch, daß zwischen der Säule und dem störstellenleitenden Bereich eine
Oxidschicht mit einem darin vorgesehenen Verbindungsabschnitt angeordnet ist,
wodurch sich die Betriebskennlinie des Säulen-Bipolartransistors weniger
verschlechtert.
Bei diesem Säulen-Bipolartransistor kann die eigenleitende Basis in der
Größe weiter vermindert werden, da zwischen der eigenleitenden Basis und der
störstellenleitenden Basis ein elektrischer Verbindungsabschnitt vorgesehen ist.
Zudem kann der aktive Bereich in Selbstausrichtung ausgebildet werden,
wodurch die Integrationsfähigkeit erhöht werden kann. Die parasitäre
Verbindungskapazität zwischen der Basis und dem Kollektor oder zwischen der
Basis und dem Emitter kann vermindert werden, und zwar durch Ausbildung des
aktiven Bereichs in Selbstausrichtung.
Ausführungsformen der Erfindung werden anhand der Zeichnungen
näher beschrieben. Es zeigen:
Fig. 1 eine Querschnittsansicht zur Darstellung des Aufbaus eines nach
einem bekannten Verfahren hergestellten Bipolartransistors;
Fig. 2 eine Querschnittsansicht zur Darstellung eines nach einem
weiteren bekannten Verfahren hergestellten Säulen-Bipolartransistors;
Fig. 3 eine Querschnittsansicht zur Darstellung des Aufbaus eines nach
einem erfindungsgemäßen Verfahren hergestellten Säulen-Bipolartransistors; und
Fig. 4A bis 4K Querschnittsansichten zur Erläuterung der Schritte zur
Herstellung des Säulen-Bipolartransistors nach Fig. 3 gemäß der Erfindung.
Fig. 3 zeigt eine Querschnittsansicht des gemäß der Erfindung
hergestellten Säulen-Bipolartransistors.
Wie aus Fig. 3 zu ersehen ist, weist ein Halbleitersubstrat 21 einen
Grabenbereich mit mindestens drei Ausnehmungen sowie ersten und zweiten
Säulenstrukturen 10 und 20 auf, die zwischen den Grabenbereichen ausgebildet
sind. Der Kollektorbereich (oder Emitterbereich) ist unterhalb der ersten und
zweiten Säulenstruktur und in der zweiten Säulenstrukur ausgebildet, und eine
dünne Schicht für eine Basiselektrode oder einen störstellenleitenden Bereich 24
besteht aus einem in den Grabenbereichen vergrabenen Polysilizium. Zwischen der
störstellenleitenden Basis 24 und dem Substrat 21 ist eine Oxidschicht 34
ausgebildet. Im Mittenbereich der ersten Säulenstruktur 10 ist auch ein
Basisbereich 27 eines ersten Leitfähigkeits- bzw. Leitungstyps ausgebildet. Ein
Verbindungsbereich bzw. -abschnitt 25 ist an beiden Seiten der ersten
Säulenstruktur 10 ausgebildet, und der Emitterbereich (oder der Kollektorbereich)
des zweiten Leitfähigkeitstyps ist im oberen Abschnitt der ersten Säulenstruktur 10
ausgebildet. Jede Elektrode ist an einem Abschnitt von jeweils dem
störstellenleitenden Basisbereich 24, dem Emitter-(oder Kollektor-)Bereich 28 und
dem Kollektor (oder Emitter) 23 ausgebildet.
Bei dem oben beschriebenen Säulen-Bipolartransistor kann eine leitende
dünne Schicht 26, die breiter als der Emitter ist, ausgebildet sein, damit für die
Verbindung zwischen dem Emitter (oder Kollektor) 28 und der Emitterelektrode 29
auf einfache Weise eine Kontaktöffnung vorgesehen ist. Die leitende dünne Schicht
26 besteht aus einem Polysilizium, das Störstellen des zweiten Leitfähigkeitstyps
besitzt.
Im nachfolgenden wird das Verfahren zur Herstellung des
Säulen-Bipolartransistors nach Fig. 3 anhand der Fig. 4A bis 4K beschrieben.
Dabei sind die Teile mit den gleichen Funktionen wie die entsprechenden Teile des
in Fig. 3 dargestellten Säulen-Bipolartransistors mit den gleichen Bezugszeichen
gekennzeichnet.
Wie aus Fig. 4A zu ersehen ist, ist auf einem p-Siliziumsubstrat 21 eine
Oxidschicht ausgebildet. Danach wird eine Musterbildung der Oxidschicht
durchgeführt, um eine erste Musteroxidschicht 32 auszubilden und einen
Grabenbereich zu definieren. Danach wird ein anisotropes Ätzen unter Verwendung
der ersten Musteroxidschicht als Ätzmaske durchgeführt, um eine erste und zweite
Säulenstruktur 10 bzw. 20, getrennt durch den Grabenbereich, auszubilden. Beim
Ätzen wird das Substrat 21 durch eine Differenz zwischen den Ätzraten der ersten
Musteroxidschicht 32 und des Substrats 21 geätzt.
Wie aus Fig. 4B zu ersehen ist, wird nach dem Entfernen des Teils der
Musteroxidschicht 32, der außerhalb der lediglich auf der ersten Säulenstruktur 10
ausgebildeten Oxidschicht liegt, eine Oxidschicht darauf ausgebildet. Danach wird
die Oxidschicht einer Musterbildung unterzogen, um eine zweite Musteroxidschicht
33 zu bilden und einen Unterkollektorbereich zu definieren. Danach wird unter
Verwendung der zweiten Musteroxidschicht 33 als Maske eine Störstelleninjektion
durchgeführt, um eine Kollektorschicht 23 (oder Emitter), injiziert mit Fremdatomen
hoher Konzentration, auszubilden. Im Falle der Fremdatominjektion wird die
Kollektorschicht 23 unter der ersten und zweiten Säulenstruktur 10 bzw. 20 und in
der zweiten Säulenstruktur 20 unter Verwendung einer
Fremdatomdiffusionsdifferenz zwischen der zweiten Musteroxidschicht 33 und dem
Substrat 21 ausgebildet.
Wie aus Fig. 4C zu ersehen ist, wird nach dem Entfernen aller
Oxidschichten 32 und 33 eine Oxidschicht 34 darauf ausgebildet. Eine
Polysiliziumschicht 24, die dicker ist als der Schritt zwischen dem Graben und der
Säulenstruktur, wird darauf aufgebracht. Danach wird ein chemisch-mechanisches
Polieren durchgeführt, um die Polysiliziumschicht 24' bis zur Oberfläche der
Oxidschicht 34 zu polieren, wie es in Fig. 4D dargestellt ist. Beim Polieren wird für
das Planmachen die Oxidschicht 34 als Polierstoppmittel verwendet.
Wie aus Fig. 4E zu ersehen ist, wird ein Trockenätzverfahren
durchgeführt, um einen Teil der Polysiliziumschicht 24' und einen Teil der
Oxidschicht 34 zu entfernen. Als Ergebnis wird eine dünne Schicht als
Basiselektrode oder störstellenleitende Basis 24 im Grabenbereich ausgebildet.
Danach wird lediglich die auf beiden Seiten der ersten Säulenstruktur 10
ausgebildete Oxidschicht 34 selektiv entfernt, um einen Verbindungsbereich 25' zu
bilden. In den Verbindungsbereich 25' wird eine Polysiliziumschicht vergraben, um
einen Verbindungsbereich 25 zur elektrischen Verbindung einer Basis, d. h. einer
nach dem folgenden Verfahren ausgebildeten eigenleitenden Basis, mit der
störstellenleitenden Basis 24 zu bilden, wie es in Fig. 4F dargestellt ist.
Nach Ausbildung einer Oxidschicht 36 wird, wie es in Fig. 4G dargestellt
ist, eine Polysiliziumschicht 35 darauf aufgebracht. Danach wird ein
chemisch-mechanisches Polieren unter Verwendung der Oxidschicht 36 als
Polierstoppmittel durchgeführt, um eine plane Oberfläche zu erhalten, wie es in Fig.
4H dargestellt ist.
Wie aus Fig. 41 zu ersehen ist, wird nach dem Entfernen lediglich der
Oxidschicht 36, die aufwärts der ersten Säulenstruktur 10 ausgebildet ist, eine
Injektion von p-Fremdatomen durchgeführt, um die eigenleitende Basis 27 im
Mittenbereich der ersten Säulenstruktur 10 zu bilden. Danach wird die
eigenleitende Basis 27 elektrisch mit der störstellenleitenden Basis 24' verbunden.
n-Fremdatome werden in die erste Säulenstruktur 10 injiziert, um einen
Emitterbereich 28 (oder Kollektorbereich) im oberen Teil der ersten Säulenstruktur
10 zu bilden.
Zusätzlich wird nach Entfernen der Polysiliziumschicht 35 eine mit
n-Fremdatomen dotierte Polysiliziumschicht 26 auf dem Emitterbereich (oder
Kollektorbereich) 28 ausgebildet, wie es in Fig. 4.1 dargestellt ist. Die
Polysiliziumschicht 26 ist breiter ausgebildet als der Emitterbereich 28.
Schließlich wird, wie es in Fig. 4K dargestellt ist, eine
Passivierungsschicht 37 darauf aufgebracht. Danach wird die Bildung von
selbstausrichtenden Kontaktöffnungen durchgeführt, um im jeweiligen Bereich der
störstellenleitenden Basis 24, der Polysiliziumschicht 26 und dem Kollektor (oder
Emitter) 23 Öffnungen zu bilden. Danach wird eine Metallisation durchgeführt, um
Verdrahtungselektroden 29 auszubilden, so daß die Herstellung des
Säulen-Bipolartransistors abgeschlossen ist.
Wie oben bereits beschrieben wurde, kann die eigenleitende Basis des
nach dem erfindungsgemäßen Verfahren hergestellten Säulen-Bipolartransistors
weiter in ihrer Größe vermindert werden, da ein elektrischer Verbindungsbereich
zwischen der eigenleitenden Basis und der störstellenleitenden Basis vorgesehen
ist.
Bei dem Säulen-Bipolartransistor kann auch ein aktiver Bereich in
Selbstausrichtung ausgebildet werden, wodurch seine Integrationsfähigkeit erhöht
wird. Die parasitäre Verbindungskapazität zwischen der Basis und dem Kollektor
oder zwischen der Basis und dem Emitter kann durch Ausbilden des aktiven
Bereichs in Selbstausrichtung vermindert werden.
Zusätzlich dazu kann nach dem erfindungsgemäßen Verfahren ein
SäulenBipolartransistor mit guter bidirektionaler Betriebskennlinie hergestellt
werden.
Wegen der Verminderung der parasitären Kapazität und der
Verbesserung der guten bidirektionalen Betriebskennlinie kann der
Säulen-Bipolartransistor in einer integrierten Schaltung verwendet werden, die für
einen niedrigen Leistungsverbrauch nötig wird.
Nach dem erfindungsgemäßen Verfahren ist es einfach, eine
Mehrschichtverbindung durchzuführen, und zwar wegen des guten Planmachens
der Oberfläche. Insbesondere können ein störstellenleitender Basisbereich, der mit
einem eigenleitenden Basisbereich in dem Säulen-Bipolartransistor elektrisch
verbunden werden soll, und selbstausrichtende Kontaktöffnungen für die
Verbindung der Elektroden miteinander leicht ausgebildet werden.
Änderungen und Ausgestaltungen der beschriebenen
Ausführungsformen sind für den Fachmann ohne weiteres möglich und fallen in den
Rahmen der Erfindung.
Claims (5)
1. Säulen-Bipolartransistor mit:
einem Halbleitersubstrat (21) eines ersten Leitfähigkeitstyps mit mindestens drei Grabenbereichen und einer ersten und zweiten Säulenstruktur (10, 20), die zwischen den Grabenbereichen ausgebildet ist;
einem unterhalb der ersten und zweiten Säulenstruktur (10, 20) und in der zweiten Säulenstruktur sowie unterhalb eines Teils der Grabenbereiche ausgebildeten Kollektorbereich (23), der mit Fremdatomen eines zweiten Leitfähigkeitstyps dotiert ist;
einem in den Grabenbereichen vergrabenen störstellenleitenden Basisbereich (24), welcher auf beiden Seiten der ersten Säulenstruktur (10) ausgebildet ist;
einer mit vorbestimmter Höhe auf den Seitenwänden der Grabenbereiche zwischen dem störstellenleitenden Basisbereich und dem Substrat ausgebildeten Oxidschicht (34) zur Isolierung des störstellenleitenden Basisbereichs (24) vom Halbleitersubstrat (21) und von der ersten Säulenstruktur (10);
einem eigenleitenden Basisbereich (27) des ersten Leitfähigkeitstyps, der im Mittenbereich der ersten Säulenstruktur (10) ausgebildet ist;
einem Verbindungsabschnitt (25), der zwischen dem störstellenleitenden Basisbereich (24) und dem eigenleitenden Basisbereich (27) ausgebildet ist, um den störstellenleitenden Basisbereich (24) elektrisch mit dem eigenleitenden Basisbereich (27) zu verbinden;
einem Emitterbereich (28) des zweiten Leitfähigkeitstyps, der in einem oberen Abschnitt der ersten Säulenstruktur (10) ausgebildet ist; und
Elektroden, die durch Kontaktöffnungen jeweils auf dem Emitterbereich (28), der zweiten Säulenstruktur (20) und dem störstellenleitenden Basisbereich (24) ausgebildet sind.
einem Halbleitersubstrat (21) eines ersten Leitfähigkeitstyps mit mindestens drei Grabenbereichen und einer ersten und zweiten Säulenstruktur (10, 20), die zwischen den Grabenbereichen ausgebildet ist;
einem unterhalb der ersten und zweiten Säulenstruktur (10, 20) und in der zweiten Säulenstruktur sowie unterhalb eines Teils der Grabenbereiche ausgebildeten Kollektorbereich (23), der mit Fremdatomen eines zweiten Leitfähigkeitstyps dotiert ist;
einem in den Grabenbereichen vergrabenen störstellenleitenden Basisbereich (24), welcher auf beiden Seiten der ersten Säulenstruktur (10) ausgebildet ist;
einer mit vorbestimmter Höhe auf den Seitenwänden der Grabenbereiche zwischen dem störstellenleitenden Basisbereich und dem Substrat ausgebildeten Oxidschicht (34) zur Isolierung des störstellenleitenden Basisbereichs (24) vom Halbleitersubstrat (21) und von der ersten Säulenstruktur (10);
einem eigenleitenden Basisbereich (27) des ersten Leitfähigkeitstyps, der im Mittenbereich der ersten Säulenstruktur (10) ausgebildet ist;
einem Verbindungsabschnitt (25), der zwischen dem störstellenleitenden Basisbereich (24) und dem eigenleitenden Basisbereich (27) ausgebildet ist, um den störstellenleitenden Basisbereich (24) elektrisch mit dem eigenleitenden Basisbereich (27) zu verbinden;
einem Emitterbereich (28) des zweiten Leitfähigkeitstyps, der in einem oberen Abschnitt der ersten Säulenstruktur (10) ausgebildet ist; und
Elektroden, die durch Kontaktöffnungen jeweils auf dem Emitterbereich (28), der zweiten Säulenstruktur (20) und dem störstellenleitenden Basisbereich (24) ausgebildet sind.
2. Säulen-Bipolartransistor nach Anspruch 1, der weiterhin eine
leitende dünne Schicht (21) auf dem Emitterbereich (28) aufweist, die breiter ist als
der Emitterbereich.
3. Säulen-Bipolartransistor nach Anspruch 2, bei dem die leitende
dünne Schicht (26) aus Fremdatomen des zweiten Leitfähigkeitstyps enthaltendem
Polysilizium besteht.
4. Säulen-Bipolartransistor nach Anspruch 2, bei dem der
störstellenleitende Basisbereich (24) aus Polysilizium besteht.
5. Verfahren zur Herstellung eines Säulen-Bipolartransistors, das die
folgenden Verfahrensschritte aufweist:
Ätzen eines Siliziumsubstrats (21) eines ersten Leitfähigkeitstyps unter Verwendung einer ersten Musterisolierschicht als Maske zur Ausbildung einer ersten und zweiten Säulenstrukur, getrennt durch einen Grabenbereich darin;
Injizieren von Fremdatomen des zweiten Leitfähigkeitstyps unter Verwendung einer zweiten Musterisolierschicht als Maske zur Ausbildung eines Kollektorbereichs (23) unterhalb der ersten und zweiten Säulenstruktur (10, 20) in der zweiten Säulenstruktur (20) und unterhalb eines Teils der Grabenbereiche;
sequentielles Aufbringen einer ersten Oxidschicht (34) und einer ersten Polysiliziumschicht (24') auf der gesamten Oberfläche der freigelegten Substratstrukturen;
Polieren der ersten Polysiliziumschicht (24') unter Verwendung der ersten Oxidschicht (34) als Polierstopper;
Entfernen eines Teils der in den Grabenbereichen ausgebildeten ersten Polysiliziumschicht (24') und eines Teils der ersten Oxidschicht (34) zur Bestimmung eines störstellenleitenden Basisbereichs (24);
Ätzen der ersten Oxidschicht (34), die außerhalb der ersten Säulenstruktur (10) ausgebildet ist, bis zu einer bestimmten Tiefe, um einen Verbindungsabschnitt (25') zu definieren, und Ausbilden einer zweiten Polysiliziumschicht darin, die um den ersten Säulenabschnitt herum positioniert ist, um den Verbindungsabschnitt (25) zu bilden;
sequentielles Aufbringen einer zweiten Oxidschicht (36) und einer zweiten Polysiliziumschicht (35) auf der gesamten Oberfläche der Substratstrukur;
Polieren der zweiten Polysiliziumschicht (35) unter Verwendung der zweiten Oxidschicht (36) als Polierstopper, so daß sie in Gräben der zweiten Oxidschicht (36) verbleibt und mit der zweiten Oxidschicht (36) eine Ebene bildet;
Entfernen lediglich der zweiten Oxidschicht (36), die am oberen Teil der ersten Säulenstruktur (10) ausgebildet ist, um die Oberfläche der ersten Säulenstruktur freizulegen;
Injizieren von Fremdatomen des ersten Leitfähigkeitstyps in die erste Säulenstruktur, um einen Basisbereich (27) im Mittenabschnitt davon auszubilden;
Injizieren von Fremdatomen des zweiten Leitfähigkeitstyps, um einen Emitterbereich (28) im oberen Abschnitt der ersten Säulenstruktur zu bilden;
Aufbringen einer dritten Polysiliziumschicht (26) auf den Emitterbereich (28), wobei die dritte Polysiliziumschicht breiter ausgebildet ist als der Emitterbereich; und
Ausbilden von selbstausgerichteten Kontaktöffnungen, um den störstellenleitenden Basisbereich (24), die zweite Säulenstruktur (20) und die dritte Polysiliziumschicht freizulegen, nachdem eine dritte Oxidschicht auf der gesamten Oberfläche der Substratstrukturen abgelagert wurde.
Ätzen eines Siliziumsubstrats (21) eines ersten Leitfähigkeitstyps unter Verwendung einer ersten Musterisolierschicht als Maske zur Ausbildung einer ersten und zweiten Säulenstrukur, getrennt durch einen Grabenbereich darin;
Injizieren von Fremdatomen des zweiten Leitfähigkeitstyps unter Verwendung einer zweiten Musterisolierschicht als Maske zur Ausbildung eines Kollektorbereichs (23) unterhalb der ersten und zweiten Säulenstruktur (10, 20) in der zweiten Säulenstruktur (20) und unterhalb eines Teils der Grabenbereiche;
sequentielles Aufbringen einer ersten Oxidschicht (34) und einer ersten Polysiliziumschicht (24') auf der gesamten Oberfläche der freigelegten Substratstrukturen;
Polieren der ersten Polysiliziumschicht (24') unter Verwendung der ersten Oxidschicht (34) als Polierstopper;
Entfernen eines Teils der in den Grabenbereichen ausgebildeten ersten Polysiliziumschicht (24') und eines Teils der ersten Oxidschicht (34) zur Bestimmung eines störstellenleitenden Basisbereichs (24);
Ätzen der ersten Oxidschicht (34), die außerhalb der ersten Säulenstruktur (10) ausgebildet ist, bis zu einer bestimmten Tiefe, um einen Verbindungsabschnitt (25') zu definieren, und Ausbilden einer zweiten Polysiliziumschicht darin, die um den ersten Säulenabschnitt herum positioniert ist, um den Verbindungsabschnitt (25) zu bilden;
sequentielles Aufbringen einer zweiten Oxidschicht (36) und einer zweiten Polysiliziumschicht (35) auf der gesamten Oberfläche der Substratstrukur;
Polieren der zweiten Polysiliziumschicht (35) unter Verwendung der zweiten Oxidschicht (36) als Polierstopper, so daß sie in Gräben der zweiten Oxidschicht (36) verbleibt und mit der zweiten Oxidschicht (36) eine Ebene bildet;
Entfernen lediglich der zweiten Oxidschicht (36), die am oberen Teil der ersten Säulenstruktur (10) ausgebildet ist, um die Oberfläche der ersten Säulenstruktur freizulegen;
Injizieren von Fremdatomen des ersten Leitfähigkeitstyps in die erste Säulenstruktur, um einen Basisbereich (27) im Mittenabschnitt davon auszubilden;
Injizieren von Fremdatomen des zweiten Leitfähigkeitstyps, um einen Emitterbereich (28) im oberen Abschnitt der ersten Säulenstruktur zu bilden;
Aufbringen einer dritten Polysiliziumschicht (26) auf den Emitterbereich (28), wobei die dritte Polysiliziumschicht breiter ausgebildet ist als der Emitterbereich; und
Ausbilden von selbstausgerichteten Kontaktöffnungen, um den störstellenleitenden Basisbereich (24), die zweite Säulenstruktur (20) und die dritte Polysiliziumschicht freizulegen, nachdem eine dritte Oxidschicht auf der gesamten Oberfläche der Substratstrukturen abgelagert wurde.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4445565A DE4445565C2 (de) | 1994-12-20 | 1994-12-20 | Säulen-Bipolartransistor und Verfahren zu seiner Herstellung |
| GB9425735A GB2296377A (en) | 1994-12-20 | 1994-12-20 | Pillar bipolar transistors |
| FR9415684A FR2728393A1 (fr) | 1994-12-20 | 1994-12-20 | Transistor bipolaire a colonnes et procede de fabrication de celui-ci |
| US08/469,677 US5506157A (en) | 1994-12-20 | 1995-06-06 | Method for fabricating pillar bipolar transistor |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4445565A DE4445565C2 (de) | 1994-12-20 | 1994-12-20 | Säulen-Bipolartransistor und Verfahren zu seiner Herstellung |
| GB9425735A GB2296377A (en) | 1994-12-20 | 1994-12-20 | Pillar bipolar transistors |
| FR9415684A FR2728393A1 (fr) | 1994-12-20 | 1994-12-20 | Transistor bipolaire a colonnes et procede de fabrication de celui-ci |
| US08/469,677 US5506157A (en) | 1994-12-20 | 1995-06-06 | Method for fabricating pillar bipolar transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE4445565A1 DE4445565A1 (de) | 1996-06-27 |
| DE4445565C2 true DE4445565C2 (de) | 2002-10-24 |
Family
ID=27436119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE4445565A Expired - Fee Related DE4445565C2 (de) | 1994-12-20 | 1994-12-20 | Säulen-Bipolartransistor und Verfahren zu seiner Herstellung |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5506157A (de) |
| DE (1) | DE4445565C2 (de) |
| FR (1) | FR2728393A1 (de) |
| GB (1) | GB2296377A (de) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5977569A (en) * | 1996-09-24 | 1999-11-02 | Allen-Bradley Company, Llc | Bidirectional lateral insulated gate bipolar transistor having increased voltage blocking capability |
| KR100282710B1 (ko) * | 1998-03-12 | 2001-02-15 | 윤종용 | 바이폴라 트랜지스터의 제조 방법 및 그 구조 |
| KR100270965B1 (ko) * | 1998-11-07 | 2000-12-01 | 윤종용 | 고속 바이폴라 트랜지스터 및 그 제조방법 |
| KR100339683B1 (ko) | 2000-02-03 | 2002-06-05 | 윤종용 | 반도체 집적회로의 자기정렬 콘택 구조체 형성방법 |
| US8513087B2 (en) * | 2002-08-14 | 2013-08-20 | Advanced Analogic Technologies, Incorporated | Processes for forming isolation structures for integrated circuit devices |
| US7002221B2 (en) * | 2003-08-29 | 2006-02-21 | International Business Machines Corporation | Bipolar transistor having raised extrinsic base with selectable self-alignment and methods of forming same |
| DE102005013982A1 (de) * | 2005-03-26 | 2006-10-05 | Atmel Germany Gmbh | Verfahren zur Herstellung eines Bipolartransistors und nach einem derartigen Verfahren hergestellter Bipolartransistor |
| US7635599B2 (en) * | 2005-09-29 | 2009-12-22 | Hitachi Global Storage Technologies Netherlands B.V. | Three terminal magnetic sensing devices having base lead layers in-plane with collector substrate materials and methods of making the same |
| WO2014122472A1 (en) * | 2013-02-07 | 2014-08-14 | John Wood | A bipolar junction transistor structure |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3400295A1 (de) * | 1983-01-10 | 1984-07-12 | Mitsubishi Denki K.K., Tokio/Tokyo | Halbleiterbauteil |
| EP0140369A1 (de) * | 1983-11-02 | 1985-05-08 | Hitachi, Ltd. | Integrierte Halbleiterschaltung mit in Serie geschalteten Transistoren |
| JPS63143865A (ja) * | 1986-12-08 | 1988-06-16 | Hitachi Ltd | 半導体集積回路装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4157269A (en) * | 1978-06-06 | 1979-06-05 | International Business Machines Corporation | Utilizing polysilicon diffusion sources and special masking techniques |
| US4378630A (en) * | 1980-05-05 | 1983-04-05 | International Business Machines Corporation | Process for fabricating a high performance PNP and NPN structure |
| JPS5873156A (ja) * | 1981-10-28 | 1983-05-02 | Hitachi Ltd | 半導体装置 |
| JPS60263916A (ja) * | 1984-06-13 | 1985-12-27 | Olympus Optical Co Ltd | 内焦式内視鏡対物レンズ |
| US4674173A (en) * | 1985-06-28 | 1987-06-23 | Texas Instruments Incorporated | Method for fabricating bipolar transistor |
| US4693782A (en) * | 1985-09-06 | 1987-09-15 | Matsushita Electric Industrial Co., Ltd. | Fabrication method of semiconductor device |
| US4849371A (en) * | 1986-12-22 | 1989-07-18 | Motorola Inc. | Monocrystalline semiconductor buried layers for electrical contacts to semiconductor devices |
| JPS63215068A (ja) * | 1987-03-04 | 1988-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
| EP0287318B1 (de) * | 1987-04-14 | 1995-03-15 | Fairchild Semiconductor Corporation | Integrierter Transistor und sein Herstellungsverfahren |
| JPS6489365A (en) * | 1987-09-29 | 1989-04-03 | Nec Corp | Semiconductor device |
| NL8800157A (nl) * | 1988-01-25 | 1989-08-16 | Philips Nv | Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
| US4965217A (en) * | 1989-04-13 | 1990-10-23 | International Business Machines Corporation | Method of making a lateral transistor |
| JP3011729B2 (ja) * | 1990-01-16 | 2000-02-21 | 沖電気工業株式会社 | バイポーラ型半導体集積回路装置の製造方法 |
| JPH0536712A (ja) * | 1991-08-01 | 1993-02-12 | Hitachi Ltd | 半導体集積回路装置および製造方法 |
| WO1993016494A1 (en) * | 1992-01-31 | 1993-08-19 | Analog Devices, Inc. | Complementary bipolar polysilicon emitter devices |
| JP2927148B2 (ja) * | 1993-06-30 | 1999-07-28 | 日立建機株式会社 | 研削ロボット |
-
1994
- 1994-12-20 GB GB9425735A patent/GB2296377A/en not_active Withdrawn
- 1994-12-20 FR FR9415684A patent/FR2728393A1/fr active Granted
- 1994-12-20 DE DE4445565A patent/DE4445565C2/de not_active Expired - Fee Related
-
1995
- 1995-06-06 US US08/469,677 patent/US5506157A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3400295A1 (de) * | 1983-01-10 | 1984-07-12 | Mitsubishi Denki K.K., Tokio/Tokyo | Halbleiterbauteil |
| EP0140369A1 (de) * | 1983-11-02 | 1985-05-08 | Hitachi, Ltd. | Integrierte Halbleiterschaltung mit in Serie geschalteten Transistoren |
| JPS63143865A (ja) * | 1986-12-08 | 1988-06-16 | Hitachi Ltd | 半導体集積回路装置 |
Non-Patent Citations (2)
| Title |
|---|
| SHOJI YAMAHATA et.al., "High-f max Collector - Up AlGa AS/GaAs Heterojunction Bipolar Transistors with a Heavily Corbon-Doped Base Fabricated Using Oxygen-Ion Implantation", in: IEEE Electr. Dev. Lett., Vol. 14, No. 4, April 1993, S. 173-175 * |
| TAKEO SHIBA et.al., "A 0.5-mum Very-High- Speed Silicon Bipolar Devices Technology - U-Groove-Isolated SICOS", in: IEEE Trans. on Electr. Dev., Vol. 38, No. 11, November 1991, S. 2505-2511 * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9425735D0 (en) | 1995-02-22 |
| FR2728393A1 (fr) | 1996-06-21 |
| GB2296377A (en) | 1996-06-26 |
| FR2728393B1 (de) | 1997-02-07 |
| DE4445565A1 (de) | 1996-06-27 |
| US5506157A (en) | 1996-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69315239T2 (de) | VDMOS-Transistor mit verbesserter Durchbruchsspannungscharakteristik | |
| DE1514818C3 (de) | ||
| DE2212049C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors | |
| EP0227970B1 (de) | Verfahren zum gleichzeitigen Herstellen von selbstjustierten bipolaren Transistoren und komplementären MOS-Transistoren auf einem gemeinsamen Siliziumsubstrat | |
| DE4445345C2 (de) | Verfahren zur Herstellung eines Bipolartransistors | |
| DE10239815B4 (de) | Insulated-Gate-Halbleiterbauelement und Verfahren zur Herstellung von diesem | |
| DE4208537C2 (de) | MOS-FET-Struktur und Verfahren zu deren Herstellung | |
| DE69430724T2 (de) | Dielektrisch isolierte Halbleiteranordnung | |
| DE2214935A1 (de) | Integrierte Halbleiterschaltung | |
| DE3855603T2 (de) | Integrierter bipolarer Hochspannungsleistungstransistor und Niederspannungs-MOS-Transistorstruktur in Emitterumschaltkonfiguration und Herstellungsverfahren | |
| DE19653615A1 (de) | Leistungshalbleiterbauteil mit überlappender Feldplattenstruktur und Verfahren zu dessen Herstellung | |
| DE19535140A1 (de) | Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung | |
| DE69505348T2 (de) | Hochspannungs-MOSFET mit Feldplatten-Elektrode und Verfahren zur Herstellung | |
| DE4220497A1 (de) | Halbleiterspeicherbauelement und verfahren zu dessen herstellung | |
| DE2203183A1 (de) | Integrierte Halbleiterschaltungsanordnung | |
| DE2502235A1 (de) | Ladungskopplungs-halbleiteranordnung | |
| DE69530648T2 (de) | Bipolartranistor mit einem sehr niedrigen Basisschichtwiderstand und Verfahren zur Herstellung | |
| DE19632077B4 (de) | Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung | |
| DE19501557A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
| DE2420239A1 (de) | Verfahren zur herstellung doppelt diffundierter lateraler transistoren | |
| DE2510593C3 (de) | Integrierte Halbleiter-Schaltungsanordnung | |
| DE19964626B4 (de) | Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium | |
| DE68928951T2 (de) | Verfahren zur Herstellung einer integrierten Schaltung mit Bipolartransistoren | |
| DE4445565C2 (de) | Säulen-Bipolartransistor und Verfahren zu seiner Herstellung | |
| DE19618866B4 (de) | Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140701 |