NL8800157A - Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. - Google Patents

Description

4.

ϊ* PHN 12.404 1 N.V. Philips' Gloeilampenfabrieken.

"Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan*.

De uitvinding heeft betrekking op een halfgeleiderinrichting met een halfgeleiderlichaam bevattende een aan een oppervlak grenzend gebied van éénkristallijn silicium dat lateraal althans ten dele omringd is door een verzonken oxydelaag en een 5 daarop gelegen hooggedoteerde siliciumlaag die lateraal nagenoeg geheel door een oxydelaag van het genoemde gebied is gescheiden, waarbij het gebied een althans aan de rand van het gebied grenzende gedoteerde eerste zone van hetzelfde geleidingstype als de siliciumlaag, en een daarnaast liggende gedoteerde tweede zone bevat, waarbij de siliciumlaag 10 op een randdeel van het oppervlak van het gebied aansluit op de eerste zone, en waarbij de tweede zone van een elektrode is voorzien.

De uitvinding heeft voorts betrekking op een werkwijze ter vervaardiging van de inrichting.

Een halfgeleiderinrichting zoals hierboven beschreven is 15 bekend uit de publicatie van Washio et al., “A 48 ps ECL in a Self-Aligned Bipolar Technology", ISSCC '87, p.58-59.

In deze publicatie wordt een bipolaire transistor beschreven die is aangebracht in een mesa-vormig halfgeleidergebied van silicium. Het mesa-vormige gebied is gelegen boven een hooggedoteerde 20 begraven laag en is lateraal omringd door een verzonken oxydelaag en een daarop gelegen polykristallijne siliciumlaag, die op het bovenvlak van de mesa aansluit op een hooggedoteerde basiscontactzone, en in laterale richting nagenoeg geheel van de mesa is gescheiden door een oxydelaag.

Deze bekende transistor heeft zeer kleine afmetingen 25 doordat «en er in geslaagd is, de polykristallijne siliciumlaag langs zelfregistrerende weg op slechts een zeer smal randgebied van de mesa te doen aansluiten.

Een bezwaar van deze constructie is echter dat de verbinding tussen de polykristallijne basisaansluiting en de basiszone 30 uitsluitend via de, vanuit het polykristallijne silicium gediffundeerde, basiscontactzone tot stand wordt gebracht. Onregelmatigheden in dit randgebied, die gemakkelijk kunnen optreden doordat de zogenaamde .8800157 > PHN 12.404 2 "vogelbek" ("birds beak") randstruktuur van de verzonken oxydelaag niet altijd dezelfde is, kunnen aanleiding geven tot hetzij een slechte basisaansluiting, hetzij een te korte afstand tussen de polykristallijne basisaansluiting en de emitterzone. Door het aan elkaar grenzen van de 5 basiscontactzone en de emitterzone, die beide hooggedoteerd zijn, kan de emitter-basisdoorslagspanning sterk worden verlaagd terwijl onder omstandigheden de emitter-basisovergang zelfs gedeeltelijk in polykristallijn materiaal kan verlopen wat de transistoreigenschappen nadelig kan beïnvloeden.

10 Opgemerkt wordt, dat in deze aanvraag onder een polykristallijne siliciumlaag elke niet-éénkristallijne siliciumlaag, dus ook bijvoorbeeld een amorfe siliciumlaag wordt verstaan.

De uitvinding beoogt onder meer een verbeterde 15 halfgeleiderinrichting, alsmede een werkwijze voor het vervaardigen daarvan aan te geven waarbij de genoemde bezwaren worden vermeden of althans belangrijk worden verminderd.

Volgens de uitvinding heeft een halfgeleiderinrichting van de in de aanhef beschreven soort het kenmerk, dat de siliciumlaag 20 van de elektrode is gescheiden door een zelfuitrichtend gevormde oxydestrook, en dat zich tussen de eerste en tweede zone tenminste een onder de oxydestrook gelegen gedoteerde verbindingszone bevindt die aan de eerste en tweede zone grenst en waarvan de breedte door de oxydestrook is bepaald.

25 Door de toepassing van een zelfregistrerende verbindingszone, waarvan de dotering onafhankelijk kan worden gekozen en waarvan de breedte zeer klein kan worden gemaakt, kunnen de hierboven beschreven bezwaren worden vermeden zonder dat daardoor de afmetingen van de transistor noemenswaard toenemen.

30 Volgens een eerste voorkeursuitvoering vormt de eerste zone de basiscontactzone van een bipolaire transistor, waarvan de tweede zone de emitterzone, en de siliciumlaag de basisaansluiting vormt.

Een andere voorkeursuitvoering heeft het kenmerk, dat de eerste zone de emitterzone van een bipolaire transistor vormt, waarvan 35 de tweede zone de basiscontactzone en de siliciumlaag de emitteraansluiting vormt. Hierdoor kunnen transistors met emitterzones van submicronafmetingen worden gerealiseerd zoals hieronder nader zal .8800157 ΡΗΝ 12.404 3 worden uiteengezet.

De uitvinding betreft verder een bijzonder geschikte werkwijze waarmede de halfgeleiderinrichting met behulp van een minimaal aantal maskeringsstappen kan worden vervaardigd. Deze werkwijze heeft 5 volgens de uitvinding het kenmerk, dat 1. op het oppervlak van een éénkristallijn siliciumgebied een siliciumoxyde bevattende isolerende tussenlaag en daarop een eerste siliciumnitridelaag wordt aangebracht, 2. op de eerste siliciumnitridelaag een eerste siliciumlaag wordt 10 aangebracht, 3. uit de eerste siliciumlaag een patroon wordt geëtst, 4. door thermisch oxyderen althans de rand van het siliciumpatroon voorzien wordt van een oxydelaag, 5. het onbedekte deel van de eerste siliciumnitridelaag en de 15 onderliggende tussenlaag worden verwijderd, 6. in het vrijliggende deel van het siliciumgebied een verdieping wordt geëtst, 7. het onbedekte oxyde wordt verwijderd, 8. het onbedekte silicium door thermisch oxyderen wordt voorzien van een 20 verdere oxydelaag, 9. de resterende vrijliggende delen van de eerste siliciumnitridelaag en de tussenlaag worden verwijderd, 10. over het geheel een tweede, hooggedoteerde siliciumlaag wordt aangebracht, die door planariseren en etsen wordt verwijderd tot op 25 een niveau dat onder dat van het op de eerste siliciumlaag aanwezige oxyde ligt, 11. het vrijliggende siliciumoxyde selektief wordt weggeëtst, 12. de vrijliggende delen van de eerste siliciumnitridelaag worden verwijderd, en in de daaronder gelegen delen van het siliciumgebied 30 door dotering tenminste een verbindingszone wordt gevormd, 13. de eerste siliciumlaag selektief wordt verwijderd, de tweede siliciumlaag en de verbindingszone worden geoxydeerd, en door diffusie vanuit de tweede siliciumlaag tenminste een eerste zone wordt gevormd, 35 14. de eerste siliciumnitridelaag wordt verwijderd en 15. op het binnen het zo gevormde, door de verdere oxydelaag begrensde venster gelegen oppervlak van een tweede zone een elektrode wordt 8800157 -a <* PHN 12.404 4 aangebracht,

Volgens deze werkwijze kan de halfgeleiderinrichting in principe tot aan de metallisering met behulp van slechts één maskeringsstap worden vervaardigd.

5 Bij voorkeur wordt de werkwijze zo uitgevoerd, dat na stap (6) en vóór stap (7) het onbedekte silicium wordt voorzien van een oxydelaag waarop een tweede siliciumnitridelaag wordt aangebracht, die vervolgens door plasma-etsen van de aan het oppervlak evenwijdige vlakken wordt verwijderd, en dat na stap (8) en vór stap (9) de 10 resterende vrijliggende delen van de tweede siliciumnitridelaag worden verwijderd en het zo vrijgelegde siliciumoppervlak wordt geoxydeerd.

Volgens een andere voorkeursuitvoering wordt de werkwijze zo uitgevoerd, dat na stap (7) en vóór stap (8) over het geheel een tweede siliciumnitridelaag wordt aangebracht die dunner is dan de eerste 15 nitridelaag en door plasma-etsen van de aan het oppervlak evenwijdige vlakken wordt verwijderd, en dat na stap (8) en vóór stap (9) de resterende vrijliggende delen van de tweede siliciumnitridelaag worden verwijderd en het zo vrijgelegde siliciumoppervlak wordt geoxydeerd.

De uitvinding zal thans nader worden beschreven aan de 20 hand van enkele uitvoeringsvoorbeelden en de tekening, waarin Figuur 1 schematisch in dwarsdoorsnede een halfgeleiderinrichting volgens de uitvinding toont,

Figuur 2 t/m 9 schematisch in dwarsdoorsnede een halfgeleiderinrichting volgens de uitvinding weergeven in opeenvolgende 25 stadia van vervaardiging,

Figuur 10 en 11 opeenvolgende stadia weergeven volgens een eerste variant van de werkwijze volgens de uitvinding,

Figuur 12 een stadium illustreert van een tweede variant van de werkwijze volgens de uitvinding, en 30 Figuur 13 t/m 15 opeenvolgende stadia van vervaardiging van een halfgeleiderinrichting volgens de uitvinding tonen bij een verdere uitvoeringsvorm van de werkwijze volgens de uitvinding.

De figuren zijn schematisch, en niet op schaal getekend terwille van de duidelijkheid. Overeenkomstige delen zijn als regel met 35 dezelfde verwijzingscijfers aangeduid. Halfgeleiderzones van hetzelfde geleidingstype zijn in dezelfde richting gearceerd.

Figuur 1 toont schematisch in dwarsdoorsnede een ,8800157 PHN 12.404 5 halfgeleiderinrichting volgens de uitvinding. De inrichting bevat een halfgeleiderlichaam 1 met een aan een oppervlak 2 grenzend éénkristallijn halfgeleidergebied 3 van silicium, dat lateraal althans ten dele omringd is door een verzonken siliciumoxydelaag 4 en 5 een daarop gelegen hooggedoteerde siliciumlaag 5 die lateraal nagenoeg geheel door een oxydelaag 6 van het gebied 3 is gescheiden. Het halfgeleidergebied 3 wordt in dit voorbeeld gevormd door een deel van een epitaxiale laag die is aangegroeid op een substraat 7 van tegengesteld geleidingstype. Tussen het gebied 3 en het substraat 7 ligt 10 een hooggedoteerde begraven laag 8 van hetzelfde geleidingstype als het gebied 3.

Het gebied 3 bevat voorts een aan de rand van dit gebied 3 grenzende, gedoteerde eerste zone 9 van hetzelfde geleidingstype als de siliciumlaag 5, en een daarnaast liggende gedoteerde tweede zone 10. 15 In dit voorbeeld is het gebied 3 n-type geleidend, de siliciumlaag 5 en de zone 9 p-type geleidend, en de zone 10 n-type geleidend.

De siliciumlaag 5 sluit, op een randdeel van het oppervlak 2 van het halfgeleidergebied 3, aan op de eerste zone 9, terwijl op het oppervlak 2 een elektrodelaag 11 is aangebraeht die 20 aansluit op de tweede zone 10.

Volgens de uitvinding is de siliciumlaag 5 van de elektrode 11 gescheiden door een zelfuitrichtend gevormde oxydestrook 12A, en bevindt zich tussen de eerste zone 9 en de tweede zone 10 ten minste een onder de oxydestrook 12A gelegen gedoteerde verbindingszone 25 13 die aan de eerste zone 9 en aan de tweede zone 10 grenst, van welke zone 13 de breedte door de oxydestrook 12A is bepaald.

De verbindingszone 13 kan, daar zij langs zelfregistrerende weg is verkregen, zeer smal worden gemaakt. Door toepassing van deze verbindingszone, waarvan de dotering vrij gekozen 30 kan worden, kunnen de eerder beschreven problemen aan de rand van het verzonken oxyde worden vermeden.

In het onderhavige voorbeeld vormt de eerste zone 9 de basiscontactzone van een bipolaire transistor. De minder zwaar gedoteerde zone 14 van hetzelfde geleidingstype vormt de actieve basiszone van de 35 transistor, zie Figuur 1. De tweede zone 10 van tegengesteld geleidingstype vormt de emitterzone (emitteraansluiting E) en de siliciumlaag 5 vormt de basisaansluiting. De collector (C) wordt .8*0 0157 PHN 12.404 6 gecontacteerd via de begraven laag 8; dit collectorcontact ligt buiten het vlak van tekening en is slechts schematisch aangeduid.

De beschreven halfgeleiderinrichting kan op de volgende wijze worden vervaardigd.

5 üitgegaan wordt (zie Fig. 2) van een p-type geleidend substraat 7 van silicium waarin door middel van ionenimplantatie een hooggedoteerde n-type laag 8 wordt gevormd en waarop vervolgens een epitaxiale laag 3 met een dikte van bijvoorbeeld ongeveer 1pm en een dotermg van bijvoorbeeld ongeveer 10at/cnn wordt aangegroeid.

10 Volgens de uitvinding wordt dan op het oppervlak van de éénkristallijne epitaxiale laag 3 een dunne siliciumoxyde bevattende tusenlaag 20 van siliciumoxyde of siliciumoxynitride met een dikte van bijvoorbeeld 50 nm, en daarop een eerste siliciumnitridelaag 21 (dikte ca. 120 nm) aangebracht. Daarop wordt een ongedoteerde 15 polykristallijne siliciumlaag 22 neergeslagen met een dikte van bijvoorbeeld ongeveer 1,2 pm.

Uit deze siliciumlaag 22 wordt vervolgens door toepassing van een fotolithografische etsmethode een patroon, in dit voorbeeld in de vorm van een eiland, geëtst waarna dit patroon door 20 thermisch oxyderen bij een temperatuur van 1000^0 gedurende 3<> uur van een ongeveer 1 pm dikke oxydelaag 23 wordt voorzien. Het onbedekte deel van de lagen 21 en 20 worden dan verwijderd door selectief etsen in achtereenvolgens heet fosforzuur en een gebufferde oplossing van HF in water. Zo ontstaat de struktuur volgens Fig. 2.

25 In het vrijliggende, onbedekte deel van het silicium wordt nu een verdieping geëtst, zodat een mesa-vormig gebied ontstaat. In dit voorbeeld (zie Figuur 3) omvat het mesa-vormige gebied alleen delen van de epitaxiale laag 3; de verdieping kan echter ook door de laag 3 heen geëtst worden.

30 Bij de hier beschreven uitvoeringsvorm van de werkwijze wordt vervolgens door thermisch oxyderen het onbedekte silicium voorzien van een oxydelaag 24, waarop een tweede silicium-nitridelaag 25 met een dikte van ongeveer 50 nm wordt aangebracht. Deze laag 25 wordt vervolgens door plasma-etsen selectief verwijderd van de van het 35 oppervlak 2 evenwijdige, horizontale vlakken, terwijl zij op de vertikale vlakken blijft staan, zie Figuur 3.

Het onbedekte oxyde (in dit voorbeeld dus de oxydelagen .8800157 PHN 12.404 7 23 en 24) wordt nu verwijderd door etsen, waarna het onbedekte silicium door thermisch oxyderen wordt voorzien van nieuwe oxydelagen 4 en 26, zie Figuur 4. De oxydelaag 4 heeft bijvoorbeeld een dikte van 1pm en de oxydelaag 26 op het polykristallijne silicium 22 heeft een dikte van 5 ongeveer 1,2 pm.

Vervolgens worden de resterende vrijliggende delen van de tweede siliciumnitridelaag 25 weggëtst, waarbij een deel van de siliciumnitridelaag 21 blijft staan, waarna door thermisch oxyderen de oxydelaag 6 met een dikte van bijvoorbeeld 0,3 pm wordt gevormd, zie 10 Figuur 5.

Daarna worden de resterende vrijliggende delen van de eerste siliciumnitridelaag 21 en van de tussenlaag 20 verwijderd door etsen. Over het geheel wordt dan een tweede siliciumlaag 5 aangebracht, die tijdens of na het aanbrengen een hoge p-type dotering ontvangt. Deze 15 siliciumlaag 5 wordt vervolgens door planariseren en etsen met behulp van bekende technieken verwijderd tot op een niveau dat onder dat van het op de eerste siliciumlaag 22 aanwezige oxyde 26 ligt. Zo ontstaat de situatie van Figuur 6.

Dan wordt het vrijliggende siliciumoxyde 26 selectief 20 weggeëtst, waarna de vrijliggende delen van de eerste siliciumnitridelaag 21 worden verwijderd. Vervolgens worden in de daaronder gelegen delen van het siliciumgebied de p-type verbindingszones 13 gevormd door implantatie van boorionen. De struktuur wordt dan zoals aangegeven in Figuur 7.

25 In dit voorbeeld hebben de verbindingszones 13 een doteringsconcentratie van 10^® at/cir* en een dikte van 0,3 pm. De ionenimplantatie wordt uitgevoerd bij een energie van 30 keV met een 40 , Λ dosis van 3x10'J boorionen per cm , door de 30 nm dikke oxydelaag 20 heen. Het is ook mogelijk om de verbindingszones op andere wijze te 30 realiseren, bijvoorbeeld door diffusie, waarbij dan bij voorkeur de oxydelaag 20 vódr het uitvoeren van de diffusiebehandeling wordt verwijderd.

De eerste siliciumlaag 22 wordt nu selectief weggeëtst in KOH-oplossing. Doordat het licht gedoteerde silicium 22 hierin veel 35 sneller wordt geëtst dan de polykristallijne, zwaar p-type gedoteerde siliciumlaag 5 is hierbij geen etsmasker nodig.

Hierna worden de tweede siliciumlaag 5 en de t 8800157 PHN 12.404 8 verbindingszones 13 thermisch geoxydeerd waarbij de oxydelaag 12 ontstaat welke dikker is dan de laag 20. Door diffusie vanuit de hooggedoteerde polykristallijne siliciumlaag 5 ontstaan daarbij de sterk p-type geleidende "eerste" zones 9, zie Figuur 8. Opgemerkt wordt dat, 5 wanneer de laag 20 uit siliciumoxynitride bestaat, de blootliggende delen van deze laag moeten worden weggeëtst alvorens de thermische oxydatie uit te voeren.

Dan wordt (zie Figuur 9) de eerste siliciumnitridelaag 21 door etsen selectief verwijderd. Binnen het zo gevormde, door de rand 10 12A van de oxydelaag 12 begrensde venster worden nu achtereenvolgens door implantatie van boorionen de actieve basiszone 14, en door implantatie van donorionen, bijvoorbeeld fosfor- of arseenionen de emitterzone 10 (de"tweede" zone) gevormd. Deze implantaties kunnen hetzij door de laag 20 heen, hetzij na verwijderen van de laag 20 worden 15 uitgevoerd. Ook andere doteringsmethoden, bijvoorbeeld diffusie, kunnen worden toegepast.

Na het vrijleggen van het oppervlak van de emitterzone 10 kunnen de elektrode 11 en aansluitingen op de laag 5 (via contact-vensters in de oxydelaag 12) worden aangebracht. De collectorzone kan 20 door een aansluiting op de begraven laag 8 (via een venster in de oxydelaag 4) worden gecontacteerd. Zo ontstaat de transistorstruktuur van Figuur 1.

De beschreven wijze van vervaardiging kan op verschillende manieren gevarieerd worden.

25 Volgens een andere uitvoeringsvorm van de werkwijze wordt begonnen op dezelfde wijze als voor het realiseren van de struktuur volgens Figuur 2.

Daarna wordt, evenals in het vorige voorbeeld, in het vrijliggende deel van het siliciumgebied een verdieping geëtst. In 30 tegenstelling tot het vorige voorbeeld echter wordt direkt daarna het vrijliggende oxyde 23 weggeëtst, waarna over het geheel een siliciumnitridelaag 25 wordt neergeslagen die door plasma-etsen van de horizontale vlakken wordt verwijderd en op de vertikale vlakken blijft zitten, zie Figuur 10. De dikkere, eerste siliciumnitridelaag 21 wordt 35 daarbij niet geheel verwijderd. Door thermisch oxyderen worden dan de oxydelagen 4 en 26 gevormd, zie Figuur 11.

Dan wordt het siliciumnitride 25 geheel en het .8800157 PHN 12.404 9 blootliggende, dikkere siliciumnitride 21 slechts ten dele verwijderd door isotroop etsen in een etsvloeistof, bijvoorbeeld heet fosforzuur. Het zo blootgelegde silicium van het gebied 3 en de laag 22 wordt dan thermisch geoxydeerd, waarbij de oxydelaag 6 wordt gevormd. Daarbij is 5 dezelfde situatie als in Figuur 5 ontstaan, en de verdere afwerking gaat weer op dezelfde wijze als beschreven aan dé hand van de figuren 5 t/m 9.

Volgens een derde uitvoeringsvorm van de werkwijze wordt, nadat de struktuur volgens Figuur 2 is verkregen, in de laag 3 een 10 verdieping is geëtst en het oxyde 23 is verwijderd,zonder dat een tweede siliciumnitridelaag is aangebracht het vrijliggende silicium geoxydeerd. Zo ontstaat de situatie van Figuur 12. Deze struktuur is analoog aan die volgens Figuur 5, met dit verschil dat de oxydelaag 6 nu praktisch even dik is als de oxydelaag 4 daar op de vertikale wand van 15 de mesa geen anti-oxydatielaag werd aangebracht. Verder verloopt deze variant van de werkwijze op dezelfde manier als beschreven aan de hand van de figuren 6 t/m 9.

Bij de tot hiertoe beschreven uitvoeringsvormen van de werkwijze volgens de uitvinding werd steeds de struktuur gevormd die 20 schematisch in dwarsdoorsnede is weergegeven in Figuur 1. Daarbij werd een bipolaire transistor gevormd, waarbij de "eerste" zone 9 als basiscontactzone diende, terwijl de "tweede" zone 10 de emitterzone van de transistor, en de polykristallijne siliciumlaag 5 de basisaansluiting vormde.

25 De werkwijze volgens de uitvinding kan echter ook zeer goed voor de vervaardiging van andere halfgeleiderinrichtingen worden toegepast. Zo kan met behulp van de uitvinding onder meer een bipolaire transistor met een emitterzone van "submicron" afmetingen worden gerealiseerd.

30 Daartoe wordt, uitgaande van de in Figuur 7 aangegeven toestand, eerst selectief de polykristallijne siliciumlaag 22 weggeëtst. Dan wordt arseen geïmplanteerd om in de siliciumlaag 5 een sterk n-type geleidende laag te vormen, zie Figuur 13.

Vervolgens wordt het blootliggende deel van de tussenlaag 35 20 door etsen verwijderd. Daarna wordt een thermische oxydatie uitgevoerd.

Tijdens deze thermische oxydatie wordt de laag 5 voorzien .8800157 PHN 12.404 10 van een oxydelaag 12, maar tevens diffunderen het boor en het arseen vanuit de laag 5 in het gebied 3. Doordat het boor sneller diffundeert dan het arseen worden zodoende zowel een zeer kleine n-type emitterzone 9, als een actieve p-type basiszone 30 gevormd, zie Figuur 14. Doordat 5 een hoge arseendosis wordt gebruikt wordt tevens de laag 5 geheel omgedoteerd tot sterk n-type geleidend silicium, dat de emitteraansluiting vormt.

Tenslotte worden de overgebleven delen van de lagen 20 en 21 weggeëtst, waarna door implantatie van boorionen een hooggedoteerde 10 p-type geleidende “tweede" zone 10, de basiscontactzone, gevormd wordt waarop vervolgens weer een elektrodelaag 11 kan worden aangebracht, zie Figuur 15. Zo wordt een bipolaire transistor met zeer kleine emitterzone 9 verkregen.

De uitvinding is niet beperkt tot bipolaire inrichtingen 15 maar kan ook met voordeel worden toegepast bij de vervaardiging van MOS-transistors. Zo kunnen bijvoorbeeld, wanneer in Figuur 8 de zones 9 en 13 aan de linkerzijde gescheiden van de zones 9 en 13 zijn gevormd (door middel van een extra maskerstap) deze zones (9,13) de aan- en afvoerzones vormen van een veldeffekttransistor met geïsoleerde 20 poortelektrode. Deze poortelektrode dient op, of althans ter plaatse van, de lagen 20 en 21 te worden aangebracht, eventueel na het vervangen van deze lagen 20 en 21 door een nieuwgevormde gate oxydelaag. Ook zou onder omstandigheden de polykristallijne siliciumlaag 22 als gate-elektrode kunnen worden toegepast. Ook in dit geval is, evenals in de 25 voorafgaande voorbeelden, de "eerste" zone 9 via de "tussenzone" 13 verbonden met een "tweede" zone, die hier gevormd wordt door het kanaalgebied van de MOS-transistor en voorzien is van de eerder genoemde poortelektrode.

Verder kunnen in alle voorbeelden de geleidings-typen 30 (alle tegelijk) door hun tegengestelde worden vervangen. Ook kunnen andere anti-oxydatielagen dan siliciumoxynitride/siliciumnitride-combinaties worden toegepast.

Tenslotte wordt nog opgemerkt, dat ter verbetering van de geleiding de siliciumlaag 5 door middel van gebruikelijke techieken 35 voorzien kan worden van een oppervlaktelaag bestaande uit een metaal-silicide.

,8800157

Claims (6)

1. Halfgeleiderinrichting met een halfgeleiderlichaam bevattende een aan een oppervlak grenzend gebied van éénkristallijn silicium dat lateraal althans ten dele omringd is door een verzonken oxydelaag en een daarop gelegen hooggedoteerde siliciumlaag die lateraal 5 nagenoeg geheel door een oxydelaag van het genoemde gebied is gescheiden, waarbij het gebied een althans aan de rand van het gebied grenzende gedoteerde eerste zone van hetzelfde geleidingstype als de siliciumlaag, en een daarnaast liggende gedoteerde tweede zone bevat, waarbij de siliciumlaag op een randdeel van het oppervlak van het gebied 10 aansluit op de eerste zone, en waarbij de tweede zone van een elektrode is voorzien, met het kenmerk, dat de siliciumlaag van de elektrode is gescheiden door een zelfuitrichtend gevormde oxydestrook, en dat zich tussen de eerste en tweede zone ten minste een onder de oxydestrook gelegen gedoteerde verbindingszone bevindt die aan de eerste en tweede 15 zone grenst en waarvan de breedte door de oxydestrook is bepaald.

2. Halfgeleiderinrichting volgens conclusie 1, met het kenmerk, dat de eerste zone de basiscontactzone van een bipolaire transistor vormt, waarvan de tweede zone de emitterzone en de siliciumlaag de basisaansluiting vormt.

3. Halfgeleiderinrichting volgens conclusie 1, met het kenmerk dat de eerste zone de emitterzone van een bipolaire transistor vormt, waarvan de tweede zone de basiscontactzone en de siliciumlaag de emitteraansluiting vormt.

4. Werkwijze ter vervaardiging van een 25 halfgeleiderinrichting volgens een der voorgaande conclusies, met het kenmerk dat 1. op het oppervlak van een éénkristallijn siliciumgebied een siliciumoxyde bevattende isolerende tussenlaag en daarop een eerste siliciumnitridelaag wordt aangebracht, 2. op de eerste siliciumnitridelaag een eerste siliciumlaag wordt aangebracht, 3. uit de eerste siliciumlaag een patroon wordt geëtst, 4. door thermisch oxyderen althans de rand van het siliciumpatroon voorzien wordt van een oxydelaag, 5. het onbedekte deel van de eerste siliciumnitridelaag en de onderliggende tussenlaag worden verwijderd, 6. in het vrijliggende deel van het siliciumgebied een verdieping wordt .8300157 r PHN 12.404 12 geëtst, 7. het onbedekte oxyde wordt verwijderd, 8. het onbedekte silicium door thermisch oxyderen wordt voorzien van een verdere oxydelaag, 9. de resterende vrijliggende delen van de eerste siliciumnitridelaag en de tussenlaag worden verwijderd, 10. over het geheel een tweede, hooggedoteerde siliciumlaag wordt aangebracht, die door planariseren en etsen wordt verwijderd tot op een niveau dat onder dat van het op de eerste siliciumlaag aanwezige 10 oxyde ligt. 11. het vrijliggende siliciumoxyde selectief wordt weggeëtst, 12. de vrijliggende delen van de eerste siliciumnitridelaag worden verwijderd, en in de daaronder gelegen delen van het siliciumgebied door dotering ten minste een verbindingszone wordt gevormd, 13. de eerste siliciumlaag selectief wordt verwijderd, de tweede siliciumlaag en de verbindingszone worden geoxydeerd, en door diffusie vanuit de tweede siliciumlaag tenminste een eerste zone wordt gevormd, 14. de eerste siliciumnitridelaag wordt verwijderd en 20 15. op het binnen het zo gevormde, door de verdere oxydelaag begrensde venster gelegen oppervlak van een tweede zone een elektrode wordt aangebracht.

5. Werkwijze volgens conclusie 4, met het kenmerk, dat na stap (6) en vóór stap (7) het onbedekte silicium wordt voorzien van 25 een oxydelaag waarop een tweede siliciumnitridelaag wordt aangebracht, die vervolgens door plasma-etsen van de aan het oppervlak evenwijdige vlakken wordt verwijderd, en dat na stap (8) en vóór stap (9) de resterende vrijliggende delen van de tweede siliciumnitridelaag worden verwijderd en het zo vrijgelegde siliciumoppervlak wordt geoxydeerd.

6. Werkwijze volgens conclusie 4, met het kenmerk, dat na stap (7) en vóór stap (8) over het geheel een tweede siliciumnitridelaag wordt aangebracht die dunner is dan de eerste nitridelaag en door plasma-etsen van de van het oppervlak evenwijdige vlakken wordt verwijderd, en dat na stap (8) en vóór stap (9) de 35 resterende vrijliggende delen van de tweede siliciumnitridelaag worden verwijderd en het zo vrijgelegde siliciumoppervlak wordt geoxydeerd. .8800157