Nothing Special   »   [go: up one dir, main page]

DE2843144C2 - - Google Patents

Info

Publication number
DE2843144C2
DE2843144C2 DE2843144A DE2843144A DE2843144C2 DE 2843144 C2 DE2843144 C2 DE 2843144C2 DE 2843144 A DE2843144 A DE 2843144A DE 2843144 A DE2843144 A DE 2843144A DE 2843144 C2 DE2843144 C2 DE 2843144C2
Authority
DE
Germany
Prior art keywords
connection
repair
layer
conductive
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2843144A
Other languages
English (en)
Other versions
DE2843144A1 (de
Inventor
Bernard Belfort Fr Badet
Karel Eaubonne Fr Kurzweil
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INTERNATIONALE POUR L'INFORMATIQUE CII-HONEYWELL BULL PARIS FR Cie
Original Assignee
INTERNATIONALE POUR L'INFORMATIQUE CII-HONEYWELL BULL PARIS FR Cie
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by INTERNATIONALE POUR L'INFORMATIQUE CII-HONEYWELL BULL PARIS FR Cie filed Critical INTERNATIONALE POUR L'INFORMATIQUE CII-HONEYWELL BULL PARIS FR Cie
Publication of DE2843144A1 publication Critical patent/DE2843144A1/de
Application granted granted Critical
Publication of DE2843144C2 publication Critical patent/DE2843144C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0292—Programmable, customizable or modifiable circuits having a modifiable lay-out, i.e. adapted for engineering changes or repair
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

Die Erfindung bezieht sich auf Verbindungssubstrate für als integrierte Schaltungen ausgeführte elektronische Bauelemente und betrifft insbesondere eine Reparaturvor­ richtung für die elektrischen Schaltungen, die solche Substrate aufweisen.
Moderne Verfahren, die gegenwärtig bei der Herstellung von elektronischen Anlagen und insbesondere Datenverar­ beitungsanlagen eingesetzt werden, machen mehr und mehr von als integrierte Schaltungen (im folgenden mit der englischen Abkürzung IC bezeichnet) ausgebildeten Halb­ leitervorrichtungen Gebrauch, die nicht in Gehäuse einge­ schlossen sind. Diese gehäuselosen Vorrichtunen werden meistens als IC-Chips bezeichnet. Sie haben im allgemeinen eine rechteckige Form und sind auf wenigstens einer ihrer Seiten mit Ausgangsleitern versehen.
Andererseits ist bereits die Verwendung von Verbindungs­ substraten bekannt, die üblicherweise die Form ei­ ner Platte haben, die aus einem Isolierstoff hergestellt und mit Verbindungsleitern versehen ist, die auf der Platte als gedruckte Schaltungen ausgeführt sind. Diese Leiter verteilen sich gewöhnlich auf mehrere Schichten, die durch Isolierschichten voneinander ge­ trennt und über Durchführungen miteinander verbunden sind, bei denen es sich um in den Isolierschichten ge­ bildete Öffnungen handelt, die mit einem leitenden Material ausgefüllt sind, um die Verbindungen zwischen den übereinander angeordneten leitenden Schichten her­ zustellen. Die äußere leitende Schicht des mehrschichti­ gen Verbindungssubstrats ist mit Anschlußkontakten ver­ sehen, die wenigstens einen Bereich des Substrats be­ grenzen, der für das Anbringen eines elektronischen Bauelements, wie beispielsweise eines IC-Chips, bestimmt ist. Ein Beispiel für den Anschluß von IC-Chips an ein Verbindungssubstrat findet sich in der FR-OS 77-03 271.
Weil die Durchführungen, die in der äußeren Isolier­ schicht (welches die obere Isolierschicht des Substrats ist) gebildet und zum Anschließen der Kontakt eines Be­ reiches bestimmt sind, auf der Höhe von Leitern von lei­ tenden Schichten im Innern des Verbindungssubstrats an­ geordnet sind und wegen der aus Miniaturisierungsgründen verlangten extremen Dichte der Leiter in einem Substrat beschränkt sich die Lage jeder dieser Durchführungen auf eine schmale Freiheitszone. Infolgedessen können sich die Durchführungen nur außerhalb oder innerhalb eines Bereiches befinden.
Die Reparatur oder Ausbesserung von Verbindungssubstraten wird häufig in Forschungslaboratorien vorgenommen. In diesen Laboratorien arbeiten die Forscher an bereits hoch­ entwickelten Substraten und können veranlaßt werden, die Verbindungsschaltungen des Substrats zu modifizieren. Diese Modifizierungen können in mehreren Fällen vor­ kommen, insbesondere wenn es erforderlich ist: eine Verbindung von wenigstens einem Anschlußkontakt zu trennen, der mit einem Bauelement verbunden ist; einen Anschlußkontakt mit einem Element des Substrats zu ver­ binden; eine Verbindung eines Anschlußkontakts zu trennen, um die getrennte Verbindung oder den Anschlußkontakt mit einem anderen Element des Substrats zu verbinden; und eine neue Verbindung einzuführen, um zwei getrennte Elemente des Substrats miteinander zu verbinden, wie beispielsweise zwei Anschlußkontakte ein und desselben Bereiches oder von zwei getrennten Bereichen. In diesen Fällen muß zur Vornahme dieser Korrekturen eine Verbin­ dung getrennt und/oder eine zusätzliche Verbindung mit dem gegebenen Substrat hergestellt werden. Die Trennung erfolgt durch ein Werkzeug, das die Verbindung auftrennt, während die zusätzliche Verbindung das Hinzufügen eines zusätzlichen Leiters auf dem Substrat und das Anlöten oder Anschweißen seiner beiden Enden an die anzuschließenden Elemente des Substrats verlangt. Die Verwendung des Trenn­ werkzeuges sowie der Instrumente zum Führen des zusätz­ lichen Leiters und zum Anlöten oder Anschweißen der Enden desselben ist nur möglich, wenn die Reparaturzone frei­ liegt. Das ist der Fall, wenn der betreffende Anschluß­ kontakt eines Bereiches mit einer Durchführung außerhalb des Bereiches verbunden ist. Wenn sich dagegen die Durch­ führung innerhalb des Bereiches befindet, erfordert der Eingriff das Entfernen des Bauelements und, im Falle einer zusätzlichen Verbindung, das Hindurchführen dieser Ver­ bindung unter und zwischen den Ausgangsleitern des Bau­ elements, um sie außerhalb des Bereiches zu befestigen. Dieser Eingriff weist zahlreiche Nachteile auf.
Erstens sind das Entfernen des Bauelements und das Wieder­ anbringen desselben nach der Reparatur heikle Operationen, die sich in einer beträchtlichen Erhöhung der Reparaturzeit äußern und sogar zum Verlust des Bauelements führen können, was die Kosten des Eingriffes beträchtlich erhöht. Schließ­ lich muß hinsichtlich der Durchführung erneut auf ein Ge­ rät zum Montieren von IC-Einrichtungen auf einem Substrat zurückgegriffen werden (wie es in der FR-OS 76-28 170 vor­ geschlagen ist), um das Bauelement wieder anbringen zu können, wobei die zusätzliche Verbindung zu berücksichti­ gen ist, die unter und zwischen den Ausgangsleitern des Bauelements hindurchgehen soll. Schließlich und vor allem ist bezüglich des Benutzers die Qualität der Reparatur nicht sichergestellt, und zwar wegen der Gefahr eines Kurzschlusses zwischen einerseits der Verlötung oder Ver­ schweißung des inneren Endes der zusätzlichen Verbindung mit den Ausgangsleitern des Bauelements und andererseits der zusätzlichen Verbindung selbst mit den Ausgangsleitern des Bauelements.
Die Erfindung schafft eine Reparaturvorrichtung, die die vorgenannten Nachteile der bekannten Reparaturvorrichtungen nicht mehr aufweist.
Gemäß der Erfindung ist ein Verbindungssubstrat mit einem isolierenden Träger, auf dem eine Anordnung von mit einan­ der abwechselnden und einander überlagerten leitenden und isolierenden Schicht ruht, mit Anschlußkontakten, die auf der oberen Isolierschicht gebildet sind und wenigstens einen Bereich begrenzen, der für ein Bauelement bestimmt ist, dessen Ausgangsleiter mit den Anschlußkontakten zu verbinden sind, und mit Durchführungen, die das Verbinden der Anschlußkontakte über die obere leitende Schicht mit einer der inneren leitenden Schichten gestatten und we­ nigstens eine Durchführung innerhalb des Bereiches um­ fassen, die zu wenigstens einem gegebenen Anschlußkontakt der Anschlußkontakte gehört, gekennzeichnet durch eine Reparaturvorrichtung, die wenigstens eine Abzweigleiter­ anordnung aufweist, welche mit dem gegebenen Anschluß­ kontakt verbunden ist und einen Teil außerhalb des Be­ reiches hat, der mit einem zusätzlichen Anschlußkontakt verbunden ist, welcher für die Verbindung mit dem Bauele­ ment den gegebenen Anschlußkontakt ersetzt.
Eine Reparaturvorrichtung nach der Erfindung dient also dazu, ungeachtet der ursprünglichen Konfiguration des Verbindungs­ substrats eine Verbindung innerhalb eines Bereiches zwischen einem Anschlußkontakt und einer Durchführung durch eine Ver­ bindung zu ersetzen, die einen Teil außer­ halb des Bereiches aufweist, aufgrund dessen es möglich ist, die Reparatur auszuführen, ohne daß das Bauelement entfernt werden muß. In der Praxis besteht die Reparatur­ vorrichtung aus leitenden und isolierenden Schichten, die wenigstens lokal auf das Substrat aufgebracht sind.
Mehrere Ausführungsbeispiele der Erfindung werden im fol­ genden unter Bezugnahme auf die Zeichnungen näher beschrieben. Es zeigt
Fig. 1 in Draufsicht einen Teil eines herkömmlichen Verbindungssubstrats, das einen IC-Chip und keine Re­ paraturvorrichtung nach der Erfin­ dung aufweist,
Fig. 2 einen Schnitt auf der Linie II-II von Fig. 1, die
Fig. 3A und 3B in symbolischer bzw. schematischer Form ein Reparaturbeispiel, das darin besteht, eine Verbindung eines Subtrats aufzutrennen, die
Fig. 4A, 4A′ und Fig. 4B in symbolischer bzw. schematischer Form ein Reparaturbeispiel, das darin besteht, eine zusätzliche Verbindung an dem Substrat anzu­ bringen, die
Fig. 5A und 5B in symbolischer bzw. schematischer Form ein Reparaturbeispiel, das darin besteht, eine vorhandene Ver­ bindung aufzutrennen und über eine zusätzliche Verbindung einen der Teile der aufgetrennten Verbindung an ein anderes Element des Substrats anzuschließen,
Fig. 6 eine Schnittansicht eines Teils eines Verbindungssubstrats, das mit einer Reparaturvorrichtung nach der Erfindung versehen ist,
Fig. 7 in perspektivischer Darstellung eine Abzweigleiteranordnung, die Teil der in Fig. 6 dargestellten Reparaturvorrichtung ist,
Fig. 8 in Draufsicht eine Ausführungsvarian­ te einer Reparaturvorrichtung nach der Erfindung, die auf einem Teil eines Verbindungssubstrats herge­ stellt ist,
Fig. 9 einen Schnitt auf der Linie IX-IX von Fig. 8 und
Fig. 10 in perspektivischer Darstellung die Abzweigleiteranordnung der in den Fig. 8 und 9 dargestellten Reparaturvorrichtung.
Fig. 1 zeigt in Draufsicht einen Teil eines Verbindungs­ substrats 10, das ein Bauelement 11, beispielsweise einen IC-Chip, trägt. Dieser Chip ist mit mehreren Ausgangsleitern 12 versehen und nimmt auf dem Substrat 10 einen Bereich 13 ein, der durch Anschlußkontakte 14 begrenzt ist, welche zur Aufnahme der freien Enden der Ausgangsleiter 12 des Chips 11 bestimmt sind. Je nach der Verwendung des Chips 11 sind die Anschlußkontakte 14 mit einander oder mit Anschluß­ kontakten von anderen Bereichen 13 verbunden, und zwar ent­ weder durch Verbindungen, die vollständig an der äußeren Oberfläche des Substrats gebildet sind, wie die Verbindung 15, oder durch Verbindungen 16, 17, die Leiter aus leiten­ den Schichten innerhalb des Substrats in der beispielsweise in Fig. 2 dargestellten Weise aufweisen. Fig. 2 zeigt einen Schnitt auf der Linie II-II von Fig. 1. Fig. 2 zeigt, daß das Substrat 10 eine Tragplatte 18 aus Isolierstoff auf­ weist, auf der nacheinander leitende Schichten 19 a, 19 b, 19 c und isolierende Schichten 20 a, 20 b abwechselnd und übereinander gebildet sind, wobei jede leitende Schicht aus einem Netz von Leitern gebildet ist. Die Leiter einer Schicht sind mit Leitern einer anderen leitenden Schicht über Durchführungen 21 in Verbindung, die in den Isolier­ schichten 20 gebildet sind, welche die leitenden Schichten 19 voneinander trennen. Jede in Fig. 1 und 2 darge­ stellte Verbindung 16 besteht aus einem Leiter, der zu der oberen leitenden Schicht 19 a gehört und sich außer­ halb des Bereiches 13 befindet, und aus wenigstens einer Durchführung 21 und einem Leiter einer inneren leitenden Schicht 19. Dagegen sind mit 17 die Verbindungen bezeich­ net, die von einer Durchführung 21 innerhalb des Bereiches 13 kommen.
Die Fig. 3, 4 und 5 zeigen verschiedene Beispiele von Modifizierungen, die an einem Teil eines Verbindungs­ substrats 10 vorgenommen werden können, das dem in den Fig. 1 und 2 dargestellten analog ist. Aus diesem Grund tragen gleiche Elemente gleiche Bezugszeichen.
In diesen Beispielen wird angenommen, daß die Modifi­ zierungen einen IC-Chip 11 betreffen, der die Funktionen einer digitalen Torschaltung mit drei Eingängen i 1-i 3 und zwei komplementären Ausgängen s und erfüllt, wie in den Fig. 3A, 4A, 4A′ und 5A dargestellt. Zur Erleichte­ rung des Verständnisses werden die Anschlußkontakte 14 in den Fig. 3, 4 und 5 voneinander unterschieden, indem die zu den drei Eingängen i 1, i 2, i 3 gehörenden Anschluß­ kontakte mit 14 a bzw. 14 b bzw. 14 c und die zu den beiden anderen Klemmen des Chips 11, beispielsweise den Betriebs­ stromversorgungsklemmen oder den Ausgangsklemmen der Tor­ schaltung, gehörenden Anschlußkontakte mit 14 d bzw. 14 e bezeichnet werden.
In diesen Beispielen wird weiter angenommen, daß alle Verbindungen 22, die zu den Anschlußkontakten 14 a-14 e gehören, Verbindungen außerhalb des Bereiches 13 und infolgedessen entweder Oberflächenverbindungen 15 oder Verbindungen 16 außerhalb des Bereiches 13 sind. Infolge­ dessen sind die Verbindungsstellen 23 a-23 e, welche den Anschlußkontakten 14 a-14 e entsprechen, entweder Anschluß­ kontakte 14 von anderen Bereichen 13 des Substrats oder die oberen Flächen von Durchführungen 21.
Die Fig. 3A und 3B zeigen ein Beispiel einer Modifizierung, die darin besteht, die Verbindung 22 b aufzutrennen. Die aufgetrennte Verbindung ist durch eine strichpunktierte Linie in den Figuren dargestellt. Das Auftrennen erfolgt durch Durchschneiden der Verbindung durch irgendein be­ kanntes Verfahren mechanisch oder chemisch (durch Ätzung oder örtliche Verdampfung). Die Fig. 4A und 4B beziehen sich auf das Hinzufügen einer zusätzlichen, notwendiger­ weise oberflächlichen Verbindung 22 a zu dem Substrat. Die Fig. 4A′ und 4B zeigen das Hinzufügen einer zusätz­ lichen Verbindung 24, die beispielsweise die Verbindungs­ stelle einer äußeren Durchführung 23 c, die zu dem Kontakt­ anschluß 14 c gehört, mit einem in Fig. 4B nicht darge­ stellten Kontaktanschluß eines anderen Bereiches verbin­ det, der zu einem Chip 11′ gehört, welcher in Fig. 4A′ dargestellt ist.
Schließlich betreffen die Fig. 5A und 5B eine Kombination aus dem Auftrennen der Verbindung 22 c und dem Hinzufügen einer zusätzlichen Verbindung 24 zu dem Anschlußkontakt 14 c, die letzteren mit einem anderen Element des Substrats ver­ binden soll, bei dem es sich in dem dargestellten Beispiel um die Verbindungsstelle der Verbindung 23 e handelt.
Die Fig. 3, 4 und 5 zeigen, wie leicht die Reparatur eines Verbindungssubstrats ist, wenn sich die Reparatur auf eine Verbindung außerhalb eines Bereiches 13 bezieht. Sie zei­ gen aber auch deutlich die Schwierigkeit, die es bereitet, wenn die Reparatur im Innern des Bereiches auszuführen ist. Aus Gründen der Übersichtlichkeit der Zeichnungen sind näm­ lich die Anschlußkontakte 14 und die Verbindungen 22 mit deutlichem Abstand dargestellt worden. In Wirklichkeit liegen sie sehr nahe beieinander und die Anzahl der äuße­ ren Leiter 12 der Chips 11 kann groß sein. Das macht es verständlich, daß die Reparatur im Innern eines Bereiches die Demontage des Chips und seine anschließende Montage erfordert.
Die Fig. 6 und 7 zeigen eine Reparaturvorrichtung 25 nach der Erfindung für ein Verbindungssubstrat 10 der in den Fig. 1 und 2 dargestellten Art. Fig. 6 zeigt wieder die Tragplatte 18, die drei leitenden Schichten 19 a, 19 b, 19 c und die beiden Isolierschichten 20 a und 20 b. Der Chip 11 ruht auf der oberen Isolierschicht 20 a. Die Reparaturvor­ richtung 25 nach der Erfindung weist eine Abzweigleiter­ anordnung 26 auf, die wenigstens für jeden Anschlußkontakt 14 verwendbar ist, welcher mit einer inneren Verbindung 17 verbunden ist, und die so geformt ist, daß sie einen Teil außerhalb des Bereiches 13 aufweist, mittels welchem es dann möglich ist, die Reparatur außerhalb des Bereiches 13 vorzunehmen. Fig. 7 zeigt in perspektivischer Darstellung die Abzweigleiteranordnung 26, während Fig. 6 ein Aus­ führungsbeispiel der Reparaturvorrichtung 25 im Schnitt zeigt.
Diese enthält eine erste Reparaturisolierschicht 27 a, die die obere leitende Schicht 19 a des Substrats auf wenigstens einer Zone bedeckt, die einen Anschlußkontakt 14 überlappt, welcher mit einer inneren Verbindung 17 versehen ist. In dem dargestellten Beispiel ist eine Reparaturdurchführung 28 a in der Reparaturisolierschicht 27 a auf der Höhe des Anschlußkontakts 14 gebildet. Durch das Aufbringen einer leitenden Schicht 29 a wird ein Leiter 26 a gebildet, der sich außerhalb des Bereiches 13 befindet und mit dem An­ schlußkontakt 14 in Verbindung steht. Schließlich ist auf die leitende Schicht 29 a eine zweite Isolierschicht 27 b aufgebracht, in der eine Durchführung 28 b auf der Höhe des Endes des Leiters 26 a gebildet ist, der sich außerhalb des Bereiches 13 befindet. Auf diese leitende Schicht 27 b ist eine zweite leitende Reparaturschicht 29 b aufgebracht, die einen Leiter 26 b der Reparaturvorrichtung aufweist. Der Leiter 26 b ist zu dem Leiter 26 a parallel und weist zwei Anschlußstellen auf, nämlich eine Hilfsverbindungs­ stelle 30, die die Durchführung 28 b überdeckt, und einen zusätzlichen Anschlußkontakt 14′, der den Anschlußkontakt 14 ersetzt, um den Leiter 12 des Chips 11 an das Substrat 10 anzulöten oder anzuschweißen. Auf diese Weise ist es möglich, eine zusätzliche Verbindung an die Stelle 30 an­ zulöten oder anzuschweißen und die Stelle 30 von dem An­ schlußkontakt 14′ zu trennen, ohne daß der Chip 11 ent­ fernt zu werden braucht.
Diese Ausführungsform der Reparaturvorrichtung 25 kann mehrere Varianten aufweisen. Beispielsweise kann die Durchführung 28 a auf dem Anschlußkontakt 14 oder an einer beliebigen Stelle der Verbindung 17 gebildet werden. Außer­ dem kann der Leiter 26 b mehrere Hilfsverbindungsstellen 30 bieten, um das Anlöten oder Anschweißen von mehreren zu­ sätzlichen Verbindungen an ein und dieselbe Verbindungs­ stelle zu vermeiden. Darüber hinaus können gemäß der Dar­ stellung in Fig. 6 die Reparaturisolierschichten 27 a und 27 b auf dem Substrat über die den Anschlußkontakt 14 be­ treffende Zone hinaus ausgedehnt sein, beispielsweise um wenigstens eine Verbindungsstelle an einem Leiter zu bilden, die sich am Anfang auf der oberen leitenden Schicht 19 a des Substrats befindet.
Die Fig. 8, 9 und 10 zeigen eine zweite Ausführungsform einer Reparaturvorrichtung 25 nach der Erfindung. Gleiche Teile wie in den vorangehenden Figuren tragen gleiche Bezugszahlen, wobei denen der Vorrichtung 25 ein hochge­ setzter Strich hinzugefügt ist.
Bei diesem Ausführungsbeispiel ist angenommen, daß die Anschlußkontakte 14 ausreichend weit voneinander entfernt sind, um zwischen ihnen einen Leiter der Abzweiganordnung 26′ hindurchführen zu können. Eine solche Reparatur er­ fordert nicht mehr als das Auftragen einer einzigen Re­ paraturisolierschicht 27′. In dieser Schicht ist eine Durchführung 28′ innerhalb des Bereiches 13 gebildet, die mit der Verbindung 17 in Kontakt ist, beispielsweise an der durch den oberen Teil der Verbindung 21 im Innern des Bereiches 13 gebildeten Verbindungsstelle. Es genügt dann, eine leitende Reparaturschicht 29′ aufzubringen und sie so zu bearbeiten, daß insbesondere die Abzweig­ leiteranordnung gebildet wird, welche folgende Bestand­ teile hat: einen Leiter 26′a, der zwischen zwei benach­ barten Anschlußkontakten hindurchgeht und an einem Ende mit der Durchführung 28′ verbunden ist; wenigstens eine Hilfsverbindungsstelle 30′, die mit demjenigen Ende des Leiters 26′a verbunden ist, das sich außerhalb des Be­ reiches 13 befindet; eine zusätzliche Verbindungsstelle 14′, die den Anschlußkontakt 14 ersetzt, um den Ausgangs­ leiter 12 des Chips mit dem Substrat 10 zu verbinden; und einen Leiter 26′b, der die Verbindungsstelle 30′ mit dem zusätzlichen Anschlußkontakt 14′ verbindet.
Es ist klar, daß die Isolierschicht 27′ nur diejenige Zone einzunehmen braucht, die einen einzigen Anschlußkontakt 14 betrifft, welcher mit einer inneren Verbindung 17 ver­ sehen ist. Gemäß der Darstellung in den Fig. 8 und 9 ist diese Schicht jedoch über den gesamten Bereich 13 und die Anschlußkontakte 14 ausgedehnt worden, so daß der Chip 11 dann auf der Reparaturisolierschicht 27′ ruht.
Die vorstehende Beschreibung zeigt, daß die Reparaturvor­ richtung 25, 25′ nach der Erfindung entweder in systemati­ scher Weise ausgeführt sein kann, um jede spätere Repara­ tur an jedem Substrat zu gestatten, indem jede innere Verbindung 17 durch ein Abzweigleiterelement nach der Er­ findung ersetzt wird, oder in einer besonderen Operation, die sich auf gewisse vorbestimmte Anschlußkontakte an einem gegebenen Substrat erstreckt.

Claims (6)

1. Verbindungssubstrat mit einem isolierenden Träger, auf dem eine Anordnung von mit einander abwechselnden und einan­ der überlagerten leitenden und isolierenden Schichten ruht, mit Anschlußkontakten, die auf der oberen Isolierschicht ge­ bildet sind und wenigstens einen Bereich begrenzen, der für ein Bauelement bestimmt ist, dessen Ausgangsleiter mit den Anschlußkontakten zu verbinden sind, und mit Durchführungen, die das Verbinden der Anschlußkontakte über die obere leiten­ de Schicht mit einer der inneren leitenden Schichten gestat­ ten und wenigstens eine Durchführung innerhalb des Bereiches umfassen, die zu wenigstens einem gegebenen Anschlußkontakt der Anschlußkontakte gehört, gekennzeichnet durch eine Repa­ raturvorrichtung (25), die wenigstens eine Abzweigleiteran­ ordnung (26) aufweist, welche mit dem gegebenen Anschlußkon­ takt (14) verbunden ist und einen Teil (26 a) außerhalb des Bereiches (13) hat, der mit einem zusätzlichen Anschlußkon­ takt (14′) verbunden ist, welcher für die Verbindung mit dem Bauelement (11) den gegebenen Anschlußkontakt (14) ersetzt.
2. Substrat nach Anspruch 1, dadurch gekennzeichnet, daß der Teil (26 a) der Abzweigleiteranordnung (26), der sich au­ ßerhalb des Bereiches (13) befindet, wenigstens eine Hilfs­ verbindungsstelle (30) aufweist.
3. Substrat nach Anspruch 1, dadurch gekennzeichnet, daß die Abzweigleiteranordnung (26) eine leitende Reparatur­ schicht (29 a) aufweist, die auf einer Reparaturisolierschicht (27 a) gebildet ist, welche auf der oberen leitenden Schicht (19 a) der Anordnung von Schichten ruht, wobei die leitende Repaturschicht (29 a) einen ersten Leiter (26 a) aufweist, der mit der inneren Durchführung (28 b) verbunden ist und ei­ nen Teil außerhalb des Bereiches (13) hat, wenigstens eine Hilfsverbindungsstelle (30), die mit dem äußeren Teil des er­ sten Leiters verbunden ist, den zusätzlichen Anschlußkontakt (14′) und einen zweiten Leiter (26 b), der die Hilfsverbin­ dungsstelle (30) mit dem zusätzlichen Anschlußkontakt (14′) verbindet.
4. Substrat nach Anspruch 1, dadurch gekennzeichnet, daß die Reparaturvorrichtung (25) eine erste Reparaturisolier­ schicht (27 a) aufweist, die auf der oberen leitenden Schicht (19 a) des Substrats gebildet ist, und eine zweite Reparatur­ isolierschicht (27 b), die über der ersten Reparaturisolier­ schicht (27 a) angeordnet ist, und daß die Abzweigleiteranord­ nung (26) eine erste leitende Reparaturschicht (29 a) enthält, die auf der ersten Reparaturisolierschicht (27 a) gebildet ist und einen ersten Leiter (26 a) hat, der mit dem gegebenen An­ schlußkontakt (14) verbunden ist und sich wenigstens teilwei­ se außerhalb des Bereiches (13) befindet, und eine zweite leitende Schicht (29 b), die auf der zweiten Reparaturisolier­ schicht (27 b) gebildet ist und den zusätzlichen Anschlußkon­ takt (14′) enthält, wenigstens eine zusätzliche Verbindungs­ stelle (30) außerhalb des Bereiches (13) und einen zweiten Leiter (26 b), der die Verbindungsstelle (30) mit dem zusätz­ lichen Anschlußkontakt (14′) verbindet, wobei die zweite lei­ tende Reparaturschicht (29 b) mit der ersten leitenden Repara­ turschicht (29 a) über wenigstens eine Durchführung (28 b) in Verbindung steht.
5. Substrat nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß sich die isolierenden und leitenden Schichten der Repara­ turvorrichtung (25) über eine Zone erstrecken, die allein zu der inneren Durchführung (21) gehört.
6. Substrat nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß sich die leitenden und isolierenden Schichten der Repara­ turvorrichtung (25) wenigstens teilweise über das Substrat erstrecken.
DE19782843144 1977-10-03 1978-10-03 Verbindungssubstrat Granted DE2843144A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7729687A FR2404990A1 (fr) 1977-10-03 1977-10-03 Substrat d'interconnexion de composants electroniques a circuits integres, muni d'un dispositif de reparation

Publications (2)

Publication Number Publication Date
DE2843144A1 DE2843144A1 (de) 1979-04-12
DE2843144C2 true DE2843144C2 (de) 1989-07-13

Family

ID=9196039

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782843144 Granted DE2843144A1 (de) 1977-10-03 1978-10-03 Verbindungssubstrat

Country Status (11)

Country Link
US (1) US4371744A (de)
JP (1) JPS5461669A (de)
BE (1) BE870879A (de)
CA (1) CA1115853A (de)
CH (1) CH627877A5 (de)
DE (1) DE2843144A1 (de)
FR (1) FR2404990A1 (de)
GB (1) GB2009516B (de)
IT (1) IT1159117B (de)
NL (1) NL7809276A (de)
SE (1) SE441880B (de)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2496341A1 (fr) * 1980-12-12 1982-06-18 Thomson Csf Composant d'interconnexion topologique
US4489364A (en) * 1981-12-31 1984-12-18 International Business Machines Corporation Chip carrier with embedded engineering change lines with severable periodically spaced bridging connectors on the chip supporting surface
FR2531302A1 (fr) * 1982-07-30 1984-02-03 Xerox Corp Procedes de formation d'un circuit electrique a haute densite et d'elements d'interconnexion pour le circuit
US4682414A (en) * 1982-08-30 1987-07-28 Olin Corporation Multi-layer circuitry
JPS5946740A (ja) * 1982-09-09 1984-03-16 Ricoh Co Ltd 光書込デバイス
JPS59193596A (ja) * 1983-04-18 1984-11-02 Kyodo Printing Co Ltd Ｉｃカ−ド用ｉｃモジユ−ル
JPS6022396A (ja) * 1983-07-19 1985-02-04 日本電気株式会社 回路基板
WO1985002751A1 (en) * 1983-12-15 1985-06-20 Laserpath Corporation Partially aligned multi-layered circuitry
US4546413A (en) * 1984-06-29 1985-10-08 International Business Machines Corporation Engineering change facility on both major surfaces of chip module
US4584625A (en) * 1984-09-11 1986-04-22 Kellogg Nelson R Capacitive tactile sensor
JPS61131498A (ja) * 1984-11-29 1986-06-19 富士通株式会社 終端回路配線構造
JPS61131497A (ja) * 1984-11-29 1986-06-19 富士通株式会社 多層プリント基板
FR2575331B1 (fr) * 1984-12-21 1987-06-05 Labo Electronique Physique Boitier pour composant electronique
US4789760A (en) * 1985-04-30 1988-12-06 Advanced Micro Devices, Inc. Via in a planarized dielectric and process for producing same
US4659931A (en) * 1985-05-08 1987-04-21 Grumman Aerospace Corporation High density multi-layered integrated circuit package
JPS61296800A (ja) * 1985-06-25 1986-12-27 日本電気株式会社 設計変更用電極
JPS6253000A (ja) * 1985-08-31 1987-03-07 日本電気株式会社 半導体の実装構造
DE3679627D1 (de) * 1985-09-24 1991-07-11 Contraves Ag Mehrschichtige gedruckte schaltungsplatte.
US4667404A (en) * 1985-09-30 1987-05-26 Microelectronics Center Of North Carolina Method of interconnecting wiring planes
US4764644A (en) * 1985-09-30 1988-08-16 Microelectronics Center Of North Carolina Microelectronics apparatus
US4652974A (en) * 1985-10-28 1987-03-24 International Business Machines Corporation Method and structure for effecting engineering changes in a multiple device module package
JPS62136098A (ja) * 1985-12-09 1987-06-19 富士通株式会社 高密度配線基板
DE3786600T2 (de) * 1986-05-30 1993-11-04 Furukawa Electric Co Ltd Mehrschichtige gedruckte schaltung und verfahren zu ihrer herstellung.
US5229548A (en) * 1986-10-27 1993-07-20 Black & Decker Inc. Circuit board having a stamped substrate
US4829404A (en) * 1987-04-27 1989-05-09 Flexmark, Inc. Method of producing a flexible circuit and master grid therefor
US4935584A (en) * 1988-05-24 1990-06-19 Tektronix, Inc. Method of fabricating a printed circuit board and the PCB produced
ATE115335T1 (de) * 1988-09-30 1994-12-15 Raychem Ltd Verbindungsartikel für hybrid-mikrochip.
KR930010076B1 (ko) * 1989-01-14 1993-10-14 티디케이 가부시키가이샤 다층혼성집적회로
JPH02265243A (ja) * 1989-04-05 1990-10-30 Nec Corp 多層配線およびその形成方法
US5231304A (en) * 1989-07-27 1993-07-27 Grumman Aerospace Corporation Framed chip hybrid stacked layer assembly
MY105486A (en) * 1989-12-15 1994-10-31 Tdk Corp A multilayer hybrid circuit.
US5081563A (en) * 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
US5224022A (en) * 1990-05-15 1993-06-29 Microelectronics And Computer Technology Corporation Reroute strategy for high density substrates
US5132648A (en) * 1990-06-08 1992-07-21 Rockwell International Corporation Large array MMIC feedthrough
US5093708A (en) * 1990-08-20 1992-03-03 Grumman Aerospace Corporation Multilayer integrated circuit module
US5220490A (en) * 1990-10-25 1993-06-15 Microelectronics And Computer Technology Corporation Substrate interconnect allowing personalization using spot surface links
US5338900A (en) * 1991-03-06 1994-08-16 International Business Machines Corporation Structures for electrically conductive decals filled with inorganic insulator material
US5306872A (en) * 1991-03-06 1994-04-26 International Business Machines Corporation Structures for electrically conductive decals filled with organic insulator material
US5128749A (en) * 1991-04-08 1992-07-07 Grumman Aerospace Corporation Fused high density multi-layer integrated circuit module
JP3197022B2 (ja) * 1991-05-13 2001-08-13 ティーディーケイ株式会社 ノイズサプレッサ用積層セラミック部品
US5209798A (en) * 1991-11-22 1993-05-11 Grunman Aerospace Corporation Method of forming a precisely spaced stack of substrate layers
US5854534A (en) * 1992-08-05 1998-12-29 Fujitsu Limited Controlled impedence interposer substrate
US5436412A (en) * 1992-10-30 1995-07-25 International Business Machines Corporation Interconnect structure having improved metallization
US5308926A (en) * 1992-12-08 1994-05-03 Premisys Communications, Inc. Compact isolating backplane for routing electronic signals
US5419038A (en) * 1993-06-17 1995-05-30 Fujitsu Limited Method for fabricating thin-film interconnector
US5609704A (en) 1993-09-21 1997-03-11 Matsushita Electric Industrial Co., Ltd. Method for fabricating an electronic part by intaglio printing
US5834705A (en) * 1994-03-04 1998-11-10 Silicon Graphics, Inc. Arrangement for modifying eletrical printed circuit boards
US5995325A (en) * 1994-04-20 1999-11-30 Seagate Technology, Inc. Transducer signal wire termination
US5929517A (en) 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
US5856235A (en) * 1995-04-12 1999-01-05 Northrop Grumman Corporation Process of vacuum annealing a thin film metallization on high purity alumina
US5809641A (en) * 1996-04-25 1998-09-22 International Business Machines Corporation Method for printed circuit board repair
US5909011A (en) * 1996-08-01 1999-06-01 International Business Machines Corporation Method and apparatus for modifying circuit having ball grid array interconnections
US6329594B1 (en) 1998-01-16 2001-12-11 Bae Systems Information And Electronic Systems Integration, Inc. Integrated circuit package
EP1744609B1 (de) 1999-06-02 2012-12-12 Ibiden Co., Ltd. Gedruckte mehrlagige Schaltungsplatte und Verfahren zur Herstellung
JP3865115B2 (ja) * 1999-09-13 2007-01-10 Ｈｏｙａ株式会社 多層配線基板及びその製造方法、並びに該多層配線基板を有するウエハ一括コンタクトボード
US7088002B2 (en) * 2000-12-18 2006-08-08 Intel Corporation Interconnect
US6885106B1 (en) 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
AU2002337834A1 (en) * 2001-10-09 2003-04-22 Tessera, Inc. Stacked packages
US7335995B2 (en) * 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
US6977440B2 (en) * 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
US6765288B2 (en) * 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
US7545029B2 (en) * 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies
DE102019215471B4 (de) * 2019-10-09 2022-05-25 Vitesco Technologies GmbH Elektronisches Bauteil mit einer Kontaktieranordnung und Verfahren zur Herstellung eines elektronischen Bauteils

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3541223A (en) * 1966-09-23 1970-11-17 Texas Instruments Inc Interconnections between layers of a multilayer printed circuit board
US3691290A (en) * 1970-12-14 1972-09-12 Ibm Deletable conductor line structure
GB1356632A (en) * 1971-07-09 1974-06-12 Plessey Co Ltd Multiplayer printed-circuit boards
US3968193A (en) * 1971-08-27 1976-07-06 International Business Machines Corporation Firing process for forming a multilayer glass-metal module
US3803483A (en) * 1972-05-05 1974-04-09 Ibm Semiconductor structure for testing of metallization networks on insulative substrates supporting semiconductor chips
US3777220A (en) * 1972-06-30 1973-12-04 Ibm Circuit panel and method of construction
FR2241946B1 (de) * 1973-08-24 1976-11-19 Honeywell Bull Soc Ind
FR2365209A1 (fr) * 1976-09-20 1978-04-14 Cii Honeywell Bull Procede pour le montage de micro-plaquettes de circuits integres sur un substrat et installation pour sa mise en oeuvre
FR2379909A1 (fr) * 1977-02-04 1978-09-01 Cii Honeywell Bull Procede et appareil de montage de dispositifs sur un substrat

Also Published As

Publication number Publication date
FR2404990B1 (de) 1980-02-15
DE2843144A1 (de) 1979-04-12
CH627877A5 (fr) 1982-01-29
GB2009516B (en) 1982-03-24
CA1115853A (fr) 1982-01-05
GB2009516A (en) 1979-06-13
JPS5461669A (en) 1979-05-18
NL7809276A (nl) 1979-04-05
IT1159117B (it) 1987-02-25
US4371744A (en) 1983-02-01
IT7828018A0 (it) 1978-09-25
BE870879A (fr) 1979-01-15
SE7810314L (sv) 1979-04-04
FR2404990A1 (fr) 1979-04-27
SE441880B (sv) 1985-11-11

Similar Documents

Publication Publication Date Title
DE2843144C2 (de)
DE69321864T2 (de) Verfahren und Vorrichtung zur Verkapselung von dreidimensionalen Halbleiterplättchen
DE3686990T2 (de) Verfahren zum herstellen einer halbleiteranordnung wobei ein filmtraegerband angewendet wird.
DE69508835T2 (de) Dreidimensionale Verbindung von Gehäusen elektronischer Bausteine wobei gedruckte Schaltungen angewendet werden
DE69800514T2 (de) Leiterplatte mit primären und sekundären Durchgangslöchern
DE68908687T2 (de) Gedruckte Schaltungsplatte.
DE69407486T2 (de) Flüssigkristall-Anzeigevorrichtung
DE2354260B2 (de) Anordnung zum dichten Packen von hochintegrierten Schaltungen
DE3011068C2 (de) Verfahren zur Herstellung einer Gegenplatte mit elektrisch voneinander isolierten Potential- und Masseplatten
DE4126757A1 (de) Vorrichtung und verfahren zum hierarchischen bandautomatisierten bonden
DE19714470A1 (de) Drahtbondchipverbindung mit hoher Dichte für Multichip-Module
DE3616494A1 (de) Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung
EP0847597A1 (de) Verfahren zur ausbildung einer räumlichen chipanordnung und räumliche chipanordnung
DE2757811A1 (de) Printplattenaufbau
DE3511722A1 (de) Elektromechanische baugruppe fuer integrierte schaltkreismatrizen
DE69419057T2 (de) Hochfrequenzmodul und Verfahren zu dessen Herstellung
DE10316096B4 (de) Platte mit gedruckter Schaltung und mit einer barrieregeschützten Durchgangsöffnung und Verfahren zu deren Herstellung
DE3544539A1 (de) Halbleiteranordnung mit metallisierungsbahnen verschiedener staerke sowie verfahren zu deren herstellung
DE69033198T2 (de) Mikrowellenschaltungselemente enthaltende integrierte Schaltungsanordnung
DE1943933A1 (de) Gedruckte Schaltung
DE69127186T2 (de) Eine TAB-Packung und eine Flüssigkeitskristallplatte die diese Packung anwendet
DE60037717T2 (de) Datenträger mit integriertem schaltkreis und übertragungsspule
DE10060585A1 (de) Vorrichtung und Verfahren zur Untersuchung einer integrierten Halbleiterschaltung
DE2851749A1 (de) Anordnung zum packen von moduln mit monolithischen integrierten halbleiterschaltungen
DE2326861C2 (de)

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: PRINZ, E., DIPL.-ING. LEISER, G., DIPL.-ING., PAT.

8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee