DE2728594A1 - Magnetischer leser fuer strichkodierte zeichen - Google Patents

Description

PATENTANWALT DIPL-ING. iJOO MÜNCHEN 22

KARL H. WAGNER GEWÜRZMÜHLSRASSE 5

POSTFACH 246

/3 272859*

25. Juni 1977

77-V-2831

RECOGNITION EQUIPMENT INCORPORATED, Dallas, Texas 75222, V.St.A.

Magnetischer Leser für strichcodierte Zeichen

Die Erfindung bezieht sich auf Zeichenerkennungs-Systeme zum Lesen von mit magnetischer Farbe oder Tinte gedruckten Zeichen, und zwar insbesondere auf ein Zeichenerkennungs-System zum Lesen von strichcodierten CMC7-Zeichen.

Magnetfarben-Zeichenerkennungssysteme (MICR-Systeme) werden im großen Umfang zum Abfühlen von Information verwendet, die auf Dokumenten aufgezeichnet ist, wie beispielsweise auf Schecks, Kreditkartenabrechnungen und Poststücken.

Bei einer Bauart eines MICR-Lesesystems bewegt eine Transportvorrichtung ein Dokument mit daraufgedruckten alphanumerischen Magnetfarbenzeichen durch eine Lesestation· An der Lesestation spricht ein für das Zeichen empfindlicher MICR-Leser auf das magnetisierte Material an. Das Ansprechen erfolgt in der Form eines Analogsignals, dessen Wellenform für das spezielle Zeichen einzigartig ist und durch Vergleich mit bekannten Wellenformen identifizierbar ist.

Bislang zusammen mit Zeichenerkennungs-Systemen verwendete, für den Menschen lesbare Drucktypen bestanden aus kontinuierlichen oder verbindenden Zeichenstrichen. Die CMC7-Typenart

709881/1016

TELEFON: (0») »«27 TELEGRAMM: PATLAW MÖNCHEN TELEX: 5-22039 f»twd

besteht jedoch aus strichcodierten Zeichen und umfaßt nur mit Abstand angeordnete sowie vertikale Zeichenstriche. Jeder der Zeichenstriche (Zeichenhübe; character stroke) kann einen oder mehrere gedruckte Strichbalken (bars) aufweisen.

MICR-Zeichenerkennungs-Systeme zum Lesen von CMC7-Zeichen verwendeten übliche Einzelspaltleseköpfe zur Erzeugung eines Analogsignals, welches die erste Ableitung des das Zeichen umgebenden Magnetfeldes darstellt, und zwar als Funktion der Zeit. Die Wellenformen werden analysiert, um das Vorhandensein von Zeichenstrichen und die Intervalle zwischen den Strichen zu bestimmen. Ein derartiges System ist in US-PS 3 879 707 beschrieben.

Die Lesezuverlässigkeit der bislang verwendeten CMC7-Zeicrienerkennungssysteme wird nachteilig beeinflußt durch das Auftreten einer Neigung oder Schräglage zwischen der Abtastspur und dem gedruckten Zeichen, durch Datenabnehmfehler, welche vordere oder hintere (nacheilende) Kanten der Zeichenstriche weglassen, durch überdrucken und Hintergrundfarben, welche gedruckte Striche verdecken und die zwischen den Zeichen vorhandenen Räume ausfüllen, durch das Auftreten von Zeichenstrr.chen mit unterschiedlichen magnetischen Feldstärken und durch Änderungen des Abstandes zwischen dem Fühler- oder Sensor-Spalt und der Dokumentenoberfläche. Solche Systeme waren ferner in der Praxis deshalb unbrauchbar, weil lang andauernde Wartungsperioden irforderlich waren, um den Grund von Systemfehlfunktionen feszzustellen.

Die Erfindung sieht ein CMC7-Lesesystem vor, bei dem die Fühler- oder Sensoransprechgrößen normalisiert und qualifiziert werden, um fehlerhafte Kantenfeststellungen zu vermeiden, wobei die Zeichenstrichkanten genau festgestellt werden, fehlende Strichkanten und fehlende Zeichenstriche repariert werden und Zeichenentscheidungen auf der Basis von Vorderkanten- und Hinterkanten-Information getroffen werden, um in zuverlässiger Weise strichcodierte Zeichen zu identifizieren. Darüber hinaus umfaßt das jesesystem eine automatisierte Mustersimulator-Datensammellogik und eine ROM-Verifizi'2rungslogik zur schnellen

709881/1016

Wartung an Ort und Stelle.

Zusammenfassung der Erfindung: Die Erfindung sieht ein automatisiertes System zum Lesen von CMC7-Zeichen vor, die durch Variationen im Abstand zwischen Vertikalstrichen (Stäben) aus Magnetmaterial codiert sind. Die Magnetmaterialien in jedem einer Vielzahl von Seite an Seite angeordneten Pfaden überspannen die Höhe der Zeichen und erstrecken sich über die Länge eines Feldes, auf denen die Zeichen auftreten können und werden gesondert abgefühlt, um eine gleiche Vielzahl von Analogsignalen zu erzeugen. Die positiven und negativen Auslenkungen der Signale oberhalb eines vorbestimmten Amplitudenpegels oder Niveaus werden gesondert als Zeit-Amplituden-Funktionen summiert. Eine erste Impulsfolge gibt jede Spitze in der Summe der positiven Auslenkungen wieder und eine zweite Impulsfolge gibt jede Spitze in der Summe der negativen Auslenkungen wieder. Für die vorderen und hinteren Kanten der ein Zeichen bildenden Striche repräsentative Signale werden aus den ersten und zweiten Impulsfolgen erzeugt, und zwar zur Identifizierung des Zeichens abhängig vom Abstand der Signale.

Insbesondere sind magnetische Fühlmittel vorgesehen, welche ein Zeichen abtasten und bipolare Ansprechgrößen erzeugen, welche den Durchgang von vorderen und hinteren Kanten des Magnetmaterial.« auf der Dokumentenoberfläche anzeigen. Kantenfeststell- und Digitalisier-Mittel stellen einen Zeichenstrich aus Vorderkanten- und Hinterkanten-Ansprechkomponenten fest und wandeln diese in Vorderkanten- und Hinterkanten-Digitalsignale um. Entschrägungs-Logikmittel kommen bei jeder Schrägabstastung eines Zeichens in Betrieb. Horizontallage-Logikmittel fühlen dann die Digitalsignale ab, um das Vorhandensein eines Zeichens festzustellen. Nach Empfang eines Zeichen-Vorhandensignals analysieren Zeichenerkennungsmittel die Vorderkanten- und Hinterkanten-Digitalsignale zur Identifizierung des Zeichens.

Weitere Vorteile, Ziele und Einzelheiten der Erfindung ergeben sich insbesondere aus den Ansprüchen sowie aus der Beschreibung von Ausführungsbeispielen anhand der Zeichnung; in der Zeichnung zeigt:

709881/1016

Fig. 1 ein funktionelles Blockdiagranun eines erfindungsgemäßen Erkennungssystems für Zeichen aus magnetischer Farbe (oder Tinte);

Fig. 2 eine schematische Darstellung spezieller sowie numerischer CMC7-Zeichen;

Fig. 3 die Relativstellungen der drei Fühler oder Sensoren bezüglich eines CMC7-Zeichens sowie die Ausgangswellenformen, die dann erzeugt werden, wenn die Sensoren das Zeichen abtasten;

Fig. 4 ein ins einzelne gehendes funktionelles Blockdiagranun der Analogverarbeitungseinheit, der Spitzenfeststell- und Entschrägungs-Logik-Einheit und der Mustersimulationseinheit der Fig. 1;

Fig. 5 ein Zeitsteuer- und Ausgangswellenform-Diagramm des Betriebs des Impulsbreitendiskriminators der Fig. 4;

Fig. 6 ein funktionelles Blockdiagranun der Vorderkanten-Entschrägungslogik der Fig. 4;

Fig. 7 ein Zeitsteuer- und Ausgangswellenformdiagramm der Vorderkanten-Entschrägungslogik der Fig. 6;

Fig. 8a-8d elektrische Schaltbilder des Zeichenmustersimulators der Fig. 1;

Fig. 9 ein Zeitsteuer- und Wellenformdiagramm von numerischen und speziellen CMC7-Zeichenmustern, erzeugt durch den Zeichenmustersimulator der Fig. 1;

Fig. 10 ein funktionelles Blockdiagramm der Zeichen- Horizontallage-Logikeinheit und der Erkennungs- und Fehlerkorrektur-Einheit der Fig. 1;

709881/1016

Fig. 11 ein elektrisches schematisches Schaltbild der Zeichen- Horizontallage-Logikeinheit der Fig. 10;

Fig. 12 ein Zeitsteuer- und Ausgangs-Wellenformdiagramm der Arbeitsweise der Zeichen-Horizontallage-Logikeinheit der Fig. 10;

Fig. 13a und 13b funktioneile Blockdiagranune des Korrelator-Filterzählers und der Fehlerkorrektur- und Entscheidungs-Logikeinheit der Fig. 10;

Fig. 14 eine Zeichenfensterwellenform und eine Vorderkantenwellenform synchronisiert mit der Zeichenfensterwellenform;

Fig. 15 ein funktionelles Blockdiagranun der Korrelator-Filtersteuervorrichtung der Fig. 10;

Fig. 16 ein Zeitsteuer- und Ausgangswellenform-Diagramm der Arbeitsweise der Korrelator-Filtersteuervorrichtung der Fig. 15;

Fig. 17 ein funktionelles Blockdiagranun der Entscheidungssteuervorrichtung der Fig. 13;

Fig. 18 ein Zeitsteuer- und Ausgangswellenformdiagramm der Arbeitsweise des Systems der Fig. 13a und 13b.

Es sei nunmehr ein bevorzugtes Ausführungsbeispiel der Erfindung beschrieben. Fig. 1 veranschaulicht ein die Erfindung verkörperndes CMCT-Lesesystem.

Ein Schreibkopftreiber 10 erregt einen magnetischen Schreibkopf 11 durch Gleichstrom, um die Vertikalstriche (Stäbe oder bars) der magnetischen Farbzeichen, die einen CMC7-Zeichensatz bilden, zu magnetisieren. Ein mit den CMCT-Zeichen aufgedrucktes Dokument wird im Uhrzeigersinn durch eine Trommel 12

709881/1016

272859A

verdreht, welche das Dokument durch die Ausrichtung mit einem Lesekopf 13 führt. Im hier beschriebenen, bevorzugten Ausführungsbeispiel dreht die Trommel das Dokument am Lesekopf mit einer Geschwindigkeit von 400 Zoll pro Sekunde vorbei. Der Lesekopf ist ein Magnetleser mit einem einzelnen Spalt, und zwar handelt es sich um Modell Nr. 141-12, hergestellt von der Fa. Magnusonics Devices, Inc., Hicksville, New York, U.S.A.

Die Ansprechgrößen der den Lesekopf 13 aufweisenden Fünler- oder Sensor-Anordnung werden durch eine einen hohen Verstärkungsfaktor aufweisende Verstärkereinheit 14 verstärkt, die aus sowohl einem Vorverstärker als auch einem Verstärker besteht, um eine Gesamtverstärkung in der Größenordnung von zu erzeugen. Die verstärkten Ansprechgrößen der 12 Abfühlelemente werden durch Datenkanäle 16 an eine Analogverarbeitungseinheit 15 angelegt.

Die Analogverarbeitungseinheit 15 bewirkt eine Halbwellengleichrichtung der analogen Ansprechgrößen der Fühlelemente, um positive oder Vorderkanten-Signale und negative oder Hinterkanten-Signale zu erzeugen. Die positiven Signale werden summiert und normalisiert und an Datenkanal 17 abgegeben, der zu einer Spitzenfeststeil- und Entschrägungs-Logikeinheit 18 führt. In ähnlicher Weise werden die negativen Signale an einen zur Einheit 18 führenden Datenkanal 19 angelegt.

Die Einheit 18 stellt die in den Vorderkanten- und Hinterkanten-Wellenformen auftretenden Spitzen fest und entfernt diejenigen Impulse, die eine geringere als eine ausgewählte Impulsbreite aufweisen. Die Einheit 18 liefert eine digitale Vorderkantenwellenform (LE = leading edge-Wellenform) an einen Datenkanal 20, der zu einer Zeichen-Horizontalstellen-Logikeinheit 21 führt, und die Einheit 18 liefert ferner eine digitale Hinterkantenwellenform (TE = trailing edge-Wellenform) an einen Datenkanal 22, der ebenfalls zur Einheit 21 führt. Die Einheit 21 verzögert erfindungsgemäß die Vorderkanten- und Hinterkanten-Signale um 300 Mikrosekunden, um eine Vorausschau-

709881/1016

Fähigkeit vorzusehen. Insbesondere wird ein Zeichenfenst. rsignal, welches die Zeitperiode definiert, während welcher ein gültiges Zeichen auftreten kann, an den Datenkanal 23 angelegt, der zu einer Erkennungs- und Fehlerkorrektur-Einheit 24 führt. Die Logikeinheit 21 legt ebenfalls die verzögerten Vorderkanten- und Hinterkanten-Signale an Datenkanäle 25 bzw. 26 an, die zur Einheit 24 führen.

Die Erkennungs- und Fehlerkorrektur-Einheit 24 ersetzt fehlende Kanten von Zeichensegmenten, die innerhalb eines Zeichenfensters auftreten, und entfernt Farbverschmierungen, die zwischen Zeichensegmenten vorhanden sein können. Sodann wird eine Zeichenentscheidung hinsichtlich des sich ergebenden Zeichenbildes getroffen und ein Zeichenentscheidungscode wird an Datenkanal 27 angelegt, der zu einem Speicherpuffer 28 führt. Die Stelle (Platz) des Zeichenentscheidungscodes im Puffer 29 kann durch eine manuelle Steuerplatte 29 durch einen Steuerkanal anadressiert werden. Der Zeichencode kann dann auf einem Datenkanal 31 zur visuellen Darstellung auf Platte 29 vorgesehen werden.

Um die Ursache von Lesefehlern im Lesesystem zu isolieren, wird 2in CMC7-Zeichenmustersimulator 32 aktiviert, und zwar durch manuelle Auswahl einer Stelle im Puffer 28 an Steuerplatte 29. 3in Befehlscode wird sodann an einem Pufferausgang vorgesehen, der durch einen Steuerkanal 33 mit dem Einschalteingang (enable-Eingang) des CMCV-Zeichenmustersimulators 32 verbunden ist. Infolgedessen wird ein Wählbefehl durch Einheit 32 an eine Steuer- -eitung 34 geliefert, die zur Analogverarbeitungseinheit 5 führt. Die Analogverarbeitungseinheit 15 wird sodann geschaltet vom Ausgang der Verstärkereinheit 14 zum Ausgang der Einheit 32 über Datenkanäle 35.

Die Mustersimulatoreinheit 32 erzeugt Zeichenmusterwellenformen auf Datenkanälen 35, die bekannte korrigierbare und nicht korrigierbare Fehler aufweisen, um das Lesesystem zu testen. Die während der Testperiode erzeugte Zeichenerkennungsentscheidung wird durch die manuelle Steuerplatte 29 überwacht, um Probleme im

709881/1018

o 272859*

Lesesysten zu lokalisieren.

Fig. 2 zeigt die als CMC7 bezeichnete Zeichentype, welche Zeichen unifaßt, die durch 7 vertikale Striche (Stäbe, Stangen, bars) oder Zeichenstriche (Zeichenhübe) gebildet werden. Die Abstände zwischen den Vertikalstrichen besitzen eine sich verändernde Breite, um einen Code zur Erkennung eines Zeichens zu bilden. Die Größe oder Anzahl der einen Vertikalstrich eines CMC7-Zeichens bildenden Segmente oder Teile ist nicht bestimmend bei der Identifizierung des Zeichens.

In der Fig. 2 sind die CMC7-Zahlen 0-9 durch Bezugszeichen 40-49 bezeichnet. Spezielle CMC7-Zeichen 50-54 sind vorgesehen, um die unten beschriebenen vorbeugenden Wartungsverfahren durchzuführen .

Fig. 3 veranschaulicht das Analogansprechen von drei magnetischen Fühlelementen des Lesekopfes 13 beim Abtasten der Zahl Null gedruckt in einer CMC7-Type, wobei ferner die Zwis^henwellenformen dargestellt sind, die aus den Analogansprechgrössen abgeleitet werden beim Erhalt einer Zeichenentscheidung.

Beispielsweise ist ein CMC7-Muster 60 auf eine Dokumentenoberfläche mit Magnetfarbe aufgedruckt. Benachbart zum Muster befinden sich Farbpunkte 61a und 61b. Eine Fühleranordnung 62 aus magnetischen Abfühlelementen S1, S2 und S3 wird horizontal am Muster 60 und den Farbpunkten 61a und 61b in der durch Pfeil 62a angedeuteten Richtung vorbeigeführt.

Die analoge Ansprechgröße des Abfühlelements S1 ist durch Wellenform 63 veranschaulicht, wobei Signalspitze 63a dem Abfühlen einer Vorderkante eines Strichs oder Zeichensegments 60a der Zahl 0 entspricht. Die Hinterkante (nacheilende Kante) des Strichs 60a wird durch Spitze 63b wiedergegeben. Die vorderen und hinteren Kanten der verbleibenden Vertikalstriche des Musters 60 werden in ähnlicher Weise angezeigt. Das Ansprechen des Abfühlelements S2 ist durch Wellenform 64 ver-

709881/101«

anschaulicht, wobei die positive Ubersprechverstärkung der Anordnung 62 durch die Kurventeile 64a, 64b und 64c veranschaulicht ist. Das Ansprechen von Abfühlelement S3 ist durch eine Wellenform 65 veranschaulicht, wobei der Farbpunkt 61a durch den Kurventeil 65a wiedergegeben ist. Ferner wird die Vorderkante des Zeichenstrichs 60a durch die Wellenformspitze 65b wiedergegeben.

Wenn die analogen Ansprechgrößen der Abfühlelemente S1, S2 und S3 summiert, halbwellengleichgerichtet und rauschvorgespannt werden durch Analogverarbeitungseinheit 15, so wird eine Wellenform 66 für die Vorderkantenansprechgroßen gebildet. Der Effekt des Abtastens segmentierter Zeichenstriche mit Segmenten unterschiedlicher Breite, oder das Abtasten eines Segmentzeichenstrichs längs einer Spur geneigt bezüglich des Strichs, ist durch den Wellenteil 66a der Wellenform 66 veranschaulicht.

Wenn die Wellenform 66 durch einen logarithmischen Verstärker der Verarbeitungseinheit 15 normalisiert ist, so tritt die Wellenform 67 auf. Nach Anlegen der Wellenform 67 an einen Spitzendetektor und einen Impulsbreitendiskriminator, welche die Spitzendetektor- und Entschrägungs-Logikeinheit 18 bilden, wird die Wellenform 68 ausgebildet. Wie man durch eine Betrachtung der Wellenformen 65-6 8 erkennt, können die Wirkungen des Wellenteils 65a durch Anlegen einer Rauschvorspannung eliminiert werden. Die Wirkungen des den Farbpunkt 61b wiedergebenden Wellenteils 63c werden nicht eliminiert, bis eine Impulsbreitendiskrimxnation auftritt, wie dies durch Wellenform 68 veranschaulicht ist.

Ein Aspekt der hier beschriebenen Erfindung wird durch eine Wellenform 69 veranschaulicht, wo die Doppelspitze 66a der Wellenform 66 durch einen Impuls 69a ersetzt wurde, der durch Entschrägungslogikeinheit 18 erzeugt wurde. Die Entschrägungslogik bildet den Durchschnitt der Positionen der beiden Impulse 68a der Wellenform 68 und bildet daraus den Impuls 69a,der an der durchschnittlichen Stelle der Doppelspitze 68a angeordnet ist. Bekannte Systeme haben demgegenüber die eine oder die andere der beiden Spitzen eliminiert, um eine einzige Spitze zu bilden. Die

709881/1016

£ 272859A

erfindungsgemäße Entschrägungslogik bildet jedoch eine durchschnittliche Spitze, um eine genauere Anordnung des Segmentstrichs vorzusehen.

Die Wellenform 70 veranschaulicht die Hinterkantenwellenform erzeugt bei Verarbeitung der Hinterkanten-Analogansprechgrössen in der gleichen Weise, wie dies für die Vorderkantenansprechgrößen beschrieben wurde.

Bei dem hier beschriebenen Ausführungsbeispiel wird eine logische 0 durch ein Zeichensegmentintervall von annähernd 24 bis 36 Mikrosekunden Breite dargestellt. Eine logische 1 wird durch ein Zeichensegmentintervall von annähernd 44 bis 56 Mikrosekunden Breite angegeben. Die Wellenformen 69 und 70 geben einen logischen Feldcode (Feldschlüssel) 001100 an, der die numerische CMC7-Null identifiziert.

Fig. 4 zeigt ein erfindungsgemäßes ins einzelne gehendes funktionelles Blockdiagramm des Datenabnehmabschnitts des Lesesystems der Fig. 1 und umfaßt einen Treiber 10, Schreibkopf 11, Lesekopf 13, Verstärkereinheit 14, Analogverarbeitungseinheit 15, Spitzenfeststeil- und Entschrägungs-Logikeinheit 18 und Mustersimulationseinheit 32.

Bei Betrachtung der Fig. 4 ist zu berücksichtigen, daß der Lesekopf 13 zwölf Segmente in einer Linearanordnung aufweist, so daß der Vorverstärker 14, die Eingangswählvorrichtung 90, Bessel-Filter 91 und der Absolutwertverstärker 92 tatsächlich zwölf parallele Kanäle aufweisen.

Eine der zwölf Kanalausgangsgrößen der Verstärkereinheit 14 wird über einen Datenkanal 16a an eine Eingangswähleinheit 90 angelegt, welche entweder Kanal 16a oder Kanal 35a,ausgehend von der Mustersimulatoreinheit 32, auswählt. Die Ausgangsgrösse der Wähleinheit 90 wird an ein Bessel-Filter 91 mit einer 3db-Ausgangsgröße bei 40 KHz angelegt. Das gefilterte Signal

709881/1016

wird an einen Absolutwertverstärker 92 angelegt, der ein Vorderkantensignal auf einem Datenkanal 93 a von Datenkanälen 93 und ein Hinterkantensignal auf einem Datenkanal 94a von Datenkanälen 94 ausgibt. Der Datenkanal 93a ist mit einem der zwölf Eingänge einer Addiereinheit 95a verbunden, welche über Kanäle 93 die Vorderkantensignale empfängt, die von den zwölf Ausgangsdatenkanälen der Verstärkereinheit 14 erzeugt werden. Zudem erhält die Addiereinheit 95a eine Vorderkantenrauschvorspannung von einer Rauschvorspanneinheit 96a, um Rauschen mit niedrigem Pegel zu entfernen. Die Ausgangsgröße des Addierers 95a wird an einen logarithmischen Verstärker 96 a angelegt, der eine 6:1-Kompression vorsieht. Die normalisierte Summe wird sodann an einen Differentiator 97, einen Pegeldetektor 98 und an einen Eingang eines Komparators 99 angelegt.

Eingangswähleinheit 90, Filter 91, Verstärker 92, Vorspanneinheiten 96a und 96b, Addierer 95a und 95b und logarithmische Verstärker 96a und 96b bilden den Analogprozessor oder die Analogverarbeitungsvorrichtung 15 der Fig. 1.

Die Ausgangsgröße des Differentiators 97 wird an einen Null-Durchgangsdetektor 1OO angelegt, der das Auftreten einer Datenspitze einem Impulsbreitendiskriminator 101 anzeigt. Ein Signalpegeldetektor 98 fühlt ein ankommendes Vorderkantensignal ab, um eine der drei Bezugsimpulsbreiten für den Impulsbreitendiskriminator 101 auszuwählen. Speziell sendet der Detektor 98 einen 2-Bit-Code an Diskriminator 102, der die Amplitude des Signals anzeigt. Eine Amplitude von kleiner oder gleich 0,78 Volt, aber größer als 0,0 Volt, wird durch einen logischen OO-Code angezeigt, und eine Amplitude von größer als 0,78 Volt, aber kleiner oder gleich 2,0 Volt, wird durch einen logischen 01-Code angezeigt. Eine Amplitude oberhalb 2,0 Volt wird durch einen logischen 10-Code angezeigt.

Komparator 99 empfängt eine Bezugsspannungseingangsgröße von einer statischen Schwelleneinheit 102. Im hier beschriebenen bevorzugten Ausführungsbeispiel liegt diese Spannung in der

709881/1016

# 272859A

Größenordnung von 200 Millivolt. Die Ausgangsgröße des -Comparators 99 signalisiert das Auftreten einer positiven Wellenformauslenkung dem Diskriminator 101.

Der Impulsbreitendiskriminator 101 mißt die Zeitperiode zwischen einer Ausgangsgröße des Komparators 99 und einer darauffolgenden Spitzenanzeige des Detektors 100 und vergleicht diese Zeitperiode mit der Impulsbreite, ausgewählt durch Pegeldet"ktor 98. Eine 2, 3 oder 4 Mikrosekunden-Impulsbreite wird ausgewählt, wenn der vom Detektor 98 ausgegebene Logikcode 00 bzw. 01 bzw. 10 ist. Wenn die Zeitperiode kleiner ist als die ausgewählte Impulsbreite, so wird das Vorderkantensignal ignoriert. Wenn die Zeitperiode größer ist als die ausgewählte Impulsbreite, so wird jedoch ein Vorderkantenimpuls über einen Datenkana" 103 an ein Verzogerungsschieberegister 104 und eine Entschr^gungssteuerlogikeinheit 105 angelegt.

Das Verzogerungsschieberegister 104 erzeugt eine 22 bis 32 Mikrosekunden Verzögerung für den Vorderkantenimpuls au' Kanal 103. Die Entschrägungssteuerlogikeinheit 105 stellt das Auftreten von Doppelimpulsen auf Datenkanal 103 fest und w. hlb durch eine Steuerleitung 108 eine der Verzögerungsleitungen entsprechend den Doppelimpulsen aus. Der verzögerte Vorderkantenimpuls wird längs der ausgewählten Leitung der Verzögerungsleitungen 106 an eine Multiplexdurchschnittsvorrichtung 107 angelegt, welche einen Impuls mit der Durchschnittsverzcgerung an Datenkanal 20 anlegt, der zur Zeichenhorizontalstellen-Logikeinhe:t 21 der Fig. 1 führt.

Der Differentiator 97, Detektoren 100 und 98, statische Schwelleneinheit 102, Komparator 99, Diskriminator 101, Schieheregister 104, Entschrägungssteuereinheit 105 und Multiplex-Durchschnittsvorrichtung 107 bilden die Vorderkantenlogikeinheit 18a der Spitzenfeststeil- und Entschrägungs-Logikeinheit 18.

709881/1016

₅ 272859A

Datenkanal 94a ist mit einem der zwölf Eingänge einer Addiereinheit 95b verbunden, die über Kanäle 94 die Hinterkantensignale empfängt, die von den zwölf Ausgangsdatenkanälen der Verstärkereinheit 14 erzeugt werden. Eine Hinterkanten-Rauschvorspannungseinheit 95d liefert eine Spannungsvorspannung, um die Informationssignalbasislinie über Rauschen mit niedrigem Pegel anzuheben. Die Ausgangsgröße des Addierers 95b wird an einen logarithmischen Verstärker 96b angelegt, der eine Kompression von 6:1 erzeugt. Die normalisierte Summe der Hinterkantensignale wird an eine Hinterkantenlogikeinheit 18b der Spitzenfeststeil- und Entschrägungs-Logikeinheit 18 angelegt. Die Logikeinheit 18b ist ein Duplikat der Logikeinheit 18a zur Verarbeitung der Hinterkantensignale. Die Logikeinheiten 18a und 18b bilden die Spitzenfeststell- und Entschrägungs-Logikeinheit 18 der Fig. 1. Die Ausgangsgröße der Logikeinheit 18b ist ein Hinterkantenimpuls, der an Datenkanal 22 angelegt wird, der zu einem zweiten Eingang einer Zeichen-Horizontallage-Logikeinheit 21 der Fig. 1 führt.

Ein 7-Bit-Code ist am Ausgang des Speicherpuffers 28 der Fig. vorgesehen und wird über Kanäle 33 der Fig. 4 an eine Betriebsartenwahl-Decodiereinheit 110 und eine Startzeichen-Decodiereinheit 111 angelegt. Speziell liegen die O-Bit-und 1-Bit Leitungen vom Puffer 28 an der Decodiereinheit 110 und die 2-Bit bis 6-Bit Leitungen liegen an der Decodiereinheit 111. Nach Feststellung eines logischen OO-Codes sendet die Einheit 110 ein Befehlssignal auf Steuerleitung 34 aus, um die Eingangswähleinheit 90 zu Datenkanal 16a auszuwählen, und um dadurch die auf ein durch die Trommel 12 transportiertes Dokument aufgedruckte Information zu lesen. Andernfalls ist die Eingangswähleinheit 90 für die simulierte Eingangsgröße ausgewählt, die auf Datenkanal 35 geliefert wird, um die Zuverlässigkeit des Lesesystems zu testen. Wenn ein logischer 01-Code durch Decodiereinheit 110 festgestellt wird, so wird ein weiteres Befehlssignal an Simulatorsteuereinheit 112 ausgegeben, um wiederholt ein einziges CMC7-Zeichen vorzusehen. Wenn jedoch ein logischer 10-Code festgestellt wird, so wird die Simulatorsteuereinheit

709881/1016

angewiesen, eine sich wiederholende Serie von Zeichenmustern zu liefern.

Die Decodiereinhiet 111 wählt das Startzeichenmuster aus, das durch die Simulatorsteuereinheit 112 adressiert wird. Die Zeichenmuster werden sodann adressiert, und zwar beginnend mit dem Startzeichen und fortschreitend bis zum Ende der Zeichenmusterserie. Die Zeichenmuster werden sodann wiederholt, und zwar beginnend wiederum mit dem Startzeichen bis zum Ende der Zeichenserie. Diejenigen Zeichenmuster, welche dem Startzeichen vorausgehen, werden nicht adressiert.

Die Simulatorsteuereinheit 112 steuert infolge von Decodiereinheit 110 und Decodiereinheit 111 den Betrieb eines Mustergenerators 113. Die durch Simulatorsteuereinheit 112 adressierten Zeichenmuster werden durch Generator 113 an Verstärkungssteuer- und Ausfächer-Einheit 114 geliefert. Einheit 114 legt eine manuell einstellbare Verstärkung an jeden der zwölf Datenkanäle 35 an und liefert ein durch Einheit 113 erzeugtes Zeichenmuster an jeden der Datenkanäle,die den Kanal 35 bilden.

Eingangswähler 90, Addierer 95a und 95b, Rauschvorspannungseinheiten 96a und 96b, Pegeldetektor 98 und statische Schwelleneinheit 102 sind auf dem Gebiet der logischen Schaltungen bekannt und werden daher nicht weiter diskutiert. Bessel-Filter 91, Absolutwertverstärker 92, logarithmischer Verstärker 96a und 96b sowie Vergleichsstufe 99 sind aus Lehrbüchern zu entnehmen. Das Buch von Graeme "Operational Amplifiers: Design and Applications", 1971, liefert technische Beschreibungen hinsichtlich des Bessel-Filters 91 auf den Seiten 282 bis 321. Eine technische Beschreibung der logarithmischen Verstärker 96a und 96b ist auf Seiten 258-268 vorhanden, eine Beschreibung der Vergleichsstufe 99 gibt Seite 362 und eine Beschreibung des Differentiators 97 und des Null-Durchgangsdetektors 100 erscheint auf Seiten 218-219 und 569. Das Buch von Ghausi "Principles and Design of Linear Active Circuits", 1965, liefert technische Beschreibungen hinsichtlich des Bessel-Filters auf Seiten 86-90. Das Buch von Graeme "Applications of

709881/1016

Operational Amplifiers-Third Generation Techniques" (1973) liefert technische Beschreibungen des Absolutwertverstärkers 92 auf Seiten 119-132 und der Absolutverstärker 96a und 96b auf Seiten 94-97. Das Buch von Millman und Taub "Pulse, Digital and Switching Waveforms" (1965) bringt technische Beschreibungen der Rauschvorspanneinheiten 96a und 96b auf den Seiten 226-228. Dem Buch von Millman und Halkias "Integrated Electronics" (1972) sind technische Informationen hinsichtlich der logarithmischen Verstärker 96a und 96b auf Seiten 574-575 und 539 zu entnehmen. Technische Beschreibungen, die auf den Differentiator 97 und den Null-Durchgangsdetektor 1OO gerichtet sind, erscheinen auf Seiten 546 und 569.

Fig. 5 zeigt ein Zeitsteuer- und Wellenform-Diagramm, welches die Arbeitsweise des Impulsbreitendiskriminators 101 der Fig. 4 illustriert.

Die Wellenform 130 veranschaulicht ein normalisiertes Vorderkantensignal angelegt an die Eingänge von Differentiator 97, Detektor 98 und Komparator 99. Der Wellenform 130 ist ein statischer Schwellenpegel 130a überlagert, der durch die statische Schwelleneinheit 102 dem Komparator 99 geliefert wird.

Nach Empfang der Wellenform 130 fühlt der Pegeldetektor 98 die Amplitude der ins Positive gehenden Signale der Wellenform ab und gibt, wie zuvor beschrieben, einen Impulsbreitencode aus. Wenn ein Impuls der Wellenform 134 eine Breite gleich oder größer als die durch den Code angegebene Impulsbreite aufweist, so gibt der Impulsbreitendiskriminator 101 einen Impuls auf Kanal 1O3 ab.

Die Wellenform 135 veranschaulicht die Ausgangsgröße des Impulsbreitendiskriminators 101, die an den Datenkanal 103 angelegt wird. Insbesondere wird ein Impuls 134a der Wellenform 134 durch einen Impuls 135a der Wellenform 135 wiedergegeben. Der Impuls 134b der Wellenform 134 übersteigt jedoch nicht oder ist nicht gleich der ausgewählten Impulsbreite und wird ignoriert.

709881/1016

β?

Fig. 6 zeigt ein erfindungsgemäßes detailliertes funktionelles Blockdiagramm der Vorderkanten-Entschrägungslogik, bestehend aus Einheiten 104, 105 und 107 der Fig. 4. Die Entschrägungslogik für die Hinterkantensignale ist identisch mit der für die Vorderkantensignale und wird nicht weiter diskutiert.

Gemäß Fig. 6 steht ein Datenkanal 103 mit dem Eingang einer Schieberegisterverzögerungseinheit 140, dem Eingang eines 20 Mikrosekunden Zählers 141 und dem Eingang eines NAND-Gatters 142a in Verbindung. Die Ausgangsgröße der Verzögerungseinheit 140 wird an den Eingang eines Serie/Parallel-Schieberegisters 143 mit 8 Ausgangsgrößen D0-D7 angelegt. Der Clockeingang (Takteingang) zum Schieberegister 143 ist mit dem Ausgang eines Zeitsteuersystems 144 verbunden, welches einen 2 Mikrosekunden-Takt liefert, und mit den Clockeingängen der Verzögerungseinheit 140 und dem Zähler 141. Die acht Ausgangsgrössen des Schieberegisters 143 werden mit entsprechenden Eingängen eines 8:1 Multiplexers 145 verbunden. Die Ausgangsgröße des Multiplexers 145 ist mit dem Datenkanal 60 und dem Eingang einer Rückstell-Logikeinheit 146 verbunden.

Ein Ausgang der Logikeinheit 146 liegt an einer Steuerleitung 147a, die zum Rückstelleingang eines Flip-Flops 142b führt. Ein zweiter Ausgang von Logikeinheit 146 ist über eine Steuerleitung 147b mit dem Rückstelleingang eines Dividiere-durch-zwei-Registers 148 und den Rückstelleingängen von Schieberegister 143 und Verzögerungseinheit 140 verbunden. Der Enable-Eingang (Einschalteingang) zur Logikeinheit 146 ist mit dem Enable-Eingang des Registers 148 und dem Q-Ausgang des Flip-Flops 142b verbunden. Der Einstelleingang (Set-Eingang) für Flip-Flop 142b ist mit dem Ausgang von NAND-Gatter 142a verbunden. Die D- und Clock (CK)-Eingänge zum Flip-Flop 142b sind jeweils mit Erde verbunden.

709881/1016

Die B0-B3-/usgänge des Zählers 141 sind mit entsprechenden Eingängen des Registers 148 verbunden. Der C20-Ausgang des Zählers 141 ist mit einem zweiten Eingang des NAND-Gatters 142a verbunden. Die Wählausgänge S1-S3 von Register 148 sind mit den Wähleingängen 11-13 des Multiplexers 145 verbunden.

Verzögerungseinheit 140 und Register 143 umfassen Verzögerungs-Schieberegister 104 der Fig. 4 und Multiplexer 145 und Register 148 umfassen Multiplex-Durchschnittsvorrichtung 1O7. NAN3-Gatter 142a, Flip-Flop 142b und Rückstell-Logikeinheit 146 bilden die Entschrägungssteuereinheit 105.

Im Betrieb wird ein Vorderkantensignal auf Datenkanal 103 an Schieberegisterverzögerungseinheit 140, den 20 Mikroseku iden-Zähler 141 und NAND-Gatter 142a angelegt. Das Vorderkantansignal auf Datenkanal 103 wird um 20 Mikrosekunden am Ausga ig der Verzögerungseinheit 140 verzögert. Das Serie/Parallel-Scnieberegister 143 verzögert das Signal weiter in 2 Mikrosekunden-Schritten, gesteuert durch Zeitsteuersystem 144. Die ach: verzögerten Signale, gebildet aus dem Vorderkantensignal, werden parallel längs Datenkanälen 106 an die entsprechenden Eingänge des Multiplexers 145 angelegt.

Der Zähler 141 wird durch einen auf Kanal 103 erscheinenden positiven Impuls eingeschaltet (enabled) und zählt mit der 2 Mikrosekunden-Clockrate. Während eines 20 Mikrosekunden-Zählerstardes bleibt der C20-Ausgang des Zählers 141 hoch. Beim Auftieten eines zweiten positiven Impulses während der 20 Mikrosekunden-Zählung geht die Ausgangsgröße des NAND-Gatters 142a ir. eine logische 0 über, um Flip-Flop 142a einzustellen (se.). Die Ausgangsgröße des Flip-Flops geht in einen logischen 1-Zustand über, wodurch Register 148 und Logikeinheit 146 eingeschaltet (enabled) werden. Die 4-Bit-Ausgangsgröße des Zählers 141 wird sodann in das Register 148 eirgegeben, wobei dessen Ausgangsgröße an die Wähleingänge 11-13

709881/1018

des Multiplexers 145 angelegt werden, um einen der Ausgänge des Registers 143 auszuwählen. Wenn eine ausgewählte der Verzögerungsleitungen 106 zum Datenkanal 60 liefert, so wird das verzögerte Signal ebenfalls an Rückstell-Logikeinheit 146 angelegt. Die Einheit 146 legt daraufhin einen logischen 0-Zustand an Leitung 147a an, um Flip-Flop 142b zurückzustellen und einen logischen 1-Zustand an Leitung 147b, um Einheit 140, Register 143 und Register 148 riickzustellen.

Nach dem Auftreten eines 20 Mikrosekunden-Zählerstandes geht der B20-Ausgang des Zählers 141 auf eine logische Null über, um den Einstelleingang (S) zum Flip-Flop 142 b abzuschalten.

Das erfindungsgemäße System der Fig. 6 korrigiert somit Doppelimpulszustände, die in einem Vorderkantensignal auf Kanal 1O3 auftreten. Ein auf Kanal 103 auftretender Impuls wird um 20 Mikrosekunden an Verzögerungseinheit 140 verzögert, um eine Voraussehzeitperiode vorzusehen. Jeder derartige Impuls, der mindestens 20 Mikrosekunden von einem vorausgehenden Impuls mit Abstand angeordnet ist, wird den Zähler 141 einschalten (enable). Wenn kein anderer Impuls auf Kanal 103 während einer 20 Mikrosekunden-Zählerperiode erscheint, so wird der Multiplexer 145 zum DO-Ausgang des Registers 143 ausgewählt. Wenn ein zweiter Impuls während der 20 Mikrosekunden-Zählerperiode jedoch auftritt, so wird das Flip-Flop 142o an der Vorderkante des zweiten Impulses eingestellt (set). Die Ausgangsgrößen B0-B3 des Zählers 141 werden sodann in Register 148 eingegeben. Die niedrigstwertigste Bit-Ausgangsgröße BO wird weggelassen, um die Division durch 2 zu bewirken und die sich ergebende Ausgangsgröße des Registers 148 wählt Multiplexer 145 für einen der Ausgänge D0-D7 des Registers 143 aus, wie dies in Tabelle I gezeigt ist.

709881/1018

- tr-

TABELLE I

Verzögerung zwischen Doppel impulsen Mikrosekunden	B3	nicht	B 2	B1	Aus gewählter Register ausgang	Ausgangs impuls verzögerung Mikrosek.
0	0	0	0	OO	22
2	0	0	0	DO	22
4	0	0	1	Dl	24
6	0	0	1	Dl	24
8	0	1	0	D2	26
10	0	1	0	D2	26
12	0	1	1	D3	28
14	0	1	1	D3	28
16	1	0	0	D4	30
18	1	0 ·	0	D4	30
20	1	0	1	D5	32
20	verwendet	DO	22

709881/1016

272859*

Wenn kein Doppelimpulszustand auftritt, vgl. dazu die Tabelle I, werden die Impulse auf Kanal 103 um 22 Mikrosekunden vor dem Weiterlauf längs Kanal 60 verzögert.Wenn jedoch ein Doppelimpulszustand auftritt, so soll der erste der Doppelimpulse verzögert werden um 22 Mikrosekunden plus eine zusätzliche Verzögerung von annähernd gleich der Hälfte der Trennung zwischen den Doppelimpulsen.

Fig. 7 zeigt ein Zeitsteuer- und Ausgangs-Wellenformdiagramm der Arbeitsweise des erfindungsgemäßen Systems der Fig. 6.

Die Wellenform 155 ist eine Darstellung eines 500 kHz Clock-Signals, geliefert durch das Zeitsteuersystem 144. Die Wellenform 156 veranschaulicht ein Vorderkantensignal auf Datenkanal 103, wobei ein Impuls 156a und ein Impuls 156b mit 3O Mikrosekunden Abstand erscheinen. Ein dritter Impuls 156C ist gegenüber dem Impuls 156b um 12 Mikrosekunden verzögert. Die Impulse 156b und 156c bilden daher einen zuvor beschriebenen Doppelimpulszustand. Der Impuls 156d wird gegenüber Impuls 156c um 26 Mikrosekunden verzögert. Da der Impuls 156c um weniger als 20 Mikrosekunden nach Impuls 156b auftritt, wird der Zähler durch den Impuls 156c nicht wieder gestartet.

Die Wellenform 157 veranschaulicht ein Zählersignal auf Leitung 141a, welches infolge der Eingangswellenform 156 erzeugt wird. Wie man aus einer Betrachtung der Wellenform 157 erkennt, wird der Zähler 141 durch die nacheilende Kante der Impulse 156a und 156b eingeschaltet (enabled). Wenn der Zähler eingeschaltet ist, so wird ein zweiter Impuls, wie beispielsweise der Impuls 156c, der innerhalb einer 20 Mikrosekunden-Zählerperiode auftritt, ignoriert.

Die Wellenform 158 veranschaulicht die Q-AusgangsgrÖße des Flip-Flops 142b, welches durch die Vorderkante oder Vorderflanke des Impulses 156c eingestellt wird. Die Wellenform 159 veranschaulicht die Ausgangsgröße der Rückstell-Logikeinheit 146, wie sie an Steuerleitungen 147a und 147b auftritt. Die Aus-

709881/1016

33 272859*

gangsgröße der Schieberegisterverzögerungseinheit 14O ist durch Wellenform 160 dargestellt, wobei die Impulse 160a, 160b und 160c gegenüber den Impulsen 156a bzw. 156b bzw. 156d um Mikrosekunden verzögert sind. Da die Verzögerungseinheit 140 während der Periode des Auftretens des Impulses 156 c rückgestellt ist, gibt es keinen Impuls der Wellenform 160, der mit dem Impuls 156c in Beziehung steht. Die Wellenform 161 stellt die Ausgangsgröße des Multiplexers 154 dar, wobei ein Impuls 161a gegenüber Impuls 156a um 22 Mikrosekunden verzögert ist. Der Impuls 161b ist jedoch gegenüber Impuls 156b um 28 Mikrosekunden verzögert, um einen Doppelimpulszustand zu korrigieren, Der Impuls 161c ist gegenüber Impuls 156d um 22 Mikrosekunden verzögert.

Die Wellenformen 162 bis 165 veranschaulichen die B0-B3-Ausgangsgrößen des Zählers 141.

Fig. 8a zeigt ein elektrisches Schaltbild der erfindungsgemäßen Mustersimulationseinheit 32 der Fig. 4.

Die von der manuellen Steuerplatte 29 kommenden Steuerleitungen 33 der Fig. 4 sind mit den D-Eingängen der Flip-Flops 175-179 der Startzeichendekodiereinheit 11 und mit den D-Eingängen der Flip-Flops 180 und 181 der Betriebsartwähldekodiereinheit 110 verbunden. Die Voreinstell-(Preset)- und (Clear)-Eingänge des Flip-Flops sind durch eine +5 Volt-Klemme 182 abgeschaltet (disabled). Die Clock-Eingänge zu den Flip-Flops 175 bis 181 sind mit einer Steuerleitung 183 verbunden, die zum 4MHz-Ausgang des Oszillators 235 (Fig. 8B) führt; die Q-Ausgänge der Flip-Flops 175-179 liegen an den A4- bis AO-Eingängen der ROM's 184 bzw. 185. die ROM's 184 und 185 sind 32 χ 8 Bit-ROM's mit einem 5 Bit-adressierbaren Eingang und einem 8 Bit-Ausgang. Die BO-Ausgangsgröße von ROM 184 wird an den Α-Eingang des 4 Bit-Adressenzählers 186 angelegt. Die BO-Ausgänge von ROM 185 liegen jeweils an den A- bis D-Eingängen eines 4 Bit-Adressenzählers 187, und die B4- bis B7-Ausgänge von ROM 185 liegen jeweils an den A-D-Eingängen eines 4 Bit-Adressenzählers 188.Die Flip-Flops 175-179 und die ROM's 184 und 185 bilden den Start-

709881/1016

zeichendekodierer 111 der Fig. 4

Die Clock-Eingänge der Zähler 186 bis 187 sind mit den Clock-Eingängen der 4 Bit-Adressenzähler 222 und 223 und mit einer Steuerleitung 189 verbunden. Die Lasteingänge der Zähler 186 bis 188, 190 und 191 sind mit einer Steuerleitung 192 verbunden. Der ET-Enable-Eingang des Zählers 186 ist mit dem Übertragoder Carry-Over-Ausgang (CO) von Zähler 188 verbunden. Der EP-Enable-Ausgang des Zählers 186 ist mit dem EP-Enable-Eingang des Zählers 188 und dem Carry-Over-Eingang des Zählers 187 verbunden. Die B-D- und Lösch-(Clear)-Eingänge des Zählers 186 sind mit einer +5 Volt-Quelle 182 verbunden, und der QA-Ausgang des Zählers liegt über einen Inverter 193 an den Enable-Eingängen CS1, CS2 eines ROM 194. Der QA-Ausgang ist ebenfalls mit den Enable-Eingängen(CS1, CS2) eines ROM 195 verbunden.

Der ET-Enable-Eingang und der Löscheingang von Zähler 188 sind jeweils mit der +5-Volt-Quelle 182 verbunden. Die QA-QD-Ausgänge jedes Zählers 188 liegen jeweils an den A4-A7-Eingängen von ROM's 194 und 195.

Die ET- und EP-Enable-Eingänge von Zähler 187 sind mit dem Löscheingang und der Spannungsquelle 182 verbunden. Die QA-QD-Ausgänge des Zählers 187 liegen jeweils an den A0-A3-Eingängen der ROM's 194 und 195.

Die Zähler 186 bis 188 sind in Kaskade geschaltet, um einen 9 Bit-Zähler zu bilden. Die ROM's 194 und 195 sind jeweils 256 χ Bit-ROM's mit 8 Bit andressierbaren Eingängen und 4 Bit Ausgängen. Die ROM's 194 und 195 speichern Zeichenmuster, die durch die kombinierte 8 Bit-Ausgangsgröße der Zähler 187 und 188 anadressierbar sind.

Der B2-Ausgang von ROM 194 ist mit dem B3-Ausgang von ROM 195 und über einen Inverter 196 mit einer Steuerleitung 197 verbunden. Der B3-Ausgang von ROM 194 ist mit dem B4-Ausgang von ROM 195 und mit einer Datenleitung 198 verbunden. Der B1-Ausgang von ROM

709881/1016

'94 ist mit dem Bi-Ausgi.ng von ROM 195 und mit den A7-Eincängen von ROM's 199 und 200 verbunden. Der BO-Ausgang von ROM 194 ist mit dem B2-Ausgang von ROM 195 und den A6-Eingängen von ROM's 199 und 200 verbunden.

Di : A4- und A5-Eingänge von ROM's 199 und 200 sind mit den QA- bzw. QB-Ausgängen eines 4 Bit-Zählers 201 verbunden. Die A0-A3-Eingänge von ROM's 199 und 200 sind mit jeweils den QA-OD-Ausgängen eines 4 Bit-Zählers 202 verbunden. Die Enable-Eingänge (CS1, CS2) von ROM's 199 und 200 sind mit Erde verbunden. Der BO-Ausgang von ROM 200 ist mit dem D5-Eingang eines Pufferregisters 203 verbunden, und der B1-Ausgang von ROM 200 ist mit dem D6-Eingang von Register 203 verbunden. Der B2-Auscang von ROM 2OO ist mit einer Steuerleitung 204 und über einen 7nverter 205 mit einer Steuerleitung 206 verbunden. Die Enable-Eingänge von ROM 2OO sind mit Erde verbunden, und zwar ebenso vie die Enable-Eingänge von ROM 199. Die B0-B3-Ausgänge von ROM 199 sind jeweils mit den D1-D4-Eingängen von Pufferregister 203 verbunden.

Esr Clear-Eingang zum Register 203 ist mit der +5-Volt-Quelle ¹32 verbunden, und der Clock-Eingang des Registers liegt an eirer Steuerleitung 212. Die Q1-Q6-Ausgänge des Pufferregisters 233 sind mit Datenleitungen 208 verbunden, die über eine Leitungstreiberanordnung 209 an Datenleitungen 210 angelegt sind. Die Lade-, A-D und ET-Enable-Eingänge vom Zähler 201 sind jeweils mit Spannungsquelle 182 verbunden. Der Clear-Eingang des Zählers 201 ist mit einer Steuerleitung 211 verbunden. Der EP-Enable-Eingang von Zähler 201 ist mit dem Carry-Over-Ausgang von Zähler 202 verbunden. Die Lade-, A-D, EP-Enable- und ET-Enable-Eingänge von Zähler 202 sind jeweils mit Spannungsquelle 132 verbunden. Der Löscheingang (Clear-Eingang) von Zähler 2O2 liegt an Steuerleitung 211 und der Clock-Eingang ist mit Steuer-1-aitung 212 verbunden.

Cie Zähler 186-188, 201, 202, 222 und 233 sowie die ROM's 194, 195, 199 und 2OO sowie die Register 203 und Treiberanordnung bilden einen Teil der Simulatorsteuereinheit 112. Der Rest der

709881/1016

36 272859A

Einheit 112 ist in den Beschreibungen der Fig. 8b und 8c erläutert.

Die Q-Ausgänge der Flip-Flops 180 und 181 sind mit den A- und B-Eingängen eines Dekodierers 213 verbunden. Der Erdeingang des Dekodierers 213 liegt an Erde, und der Enable-Eingang (1C) ist mit der +5 Volt-Spannungsquelle 182 verbunden. Der YO-Ausgang der Dekodierers 213 liegt an einer Steuerleitung 214 und über einen Inverter 215 an einer Steuerleitung 216. Der Y1-Ausgang des Dekodierers 213 ist mit einer Steuerleitung 217 verbunden, und der Y2-Ausgang liegt an einer Steuerleitung 218. Der Y3-Ausgang des Dekodierers 213 ist mit einer Steuerleitung 219 verbunden und liegt über einen Inverter 220 an einer Steuerleitung 221. Flip-Flops 118 und 181 sowie Dekodierer bilden den Betriebsartenwähldekodierer 110 der Fig. 4.

Der Α-Eingang eines 4 Bit-Zählers 222 und die A- und C-Eingänge eines 4 Bit-Zählers 223 sind mit Erde verbunden. Die B-D-Eingänge des Zählers 222 und die B-D-Eingänge des Zählers 223 sind mit der Spannungsquelle 182 verbunden. Die ET-Enable- und Clear-Eingänge des Zählers 222 sind mit den Clear-EP-Enable- und ET-Enable-Eingängen des Zählers 223 und mit Spannungsquelle 182 verbunden. Die Ladeeingänge der Zähler 222 und 223 sind mit Steuerleitung 192 verbunden, und die Clo.ck-Eingänge der Zähler sind mit Steuerleitung 189 verbunden. Der Carry-Over- oder Ubertrags-Ausgang des Zählers 222 ist mit dem einen Eingang eines NAND-Gatters 224 verbunden, dessen Ausgang über einen Inverter 225 an einer Steuerleitung 226 liegt. Der EQ-Enable-Ausgang des Zählers 222 ist mit einem zweiten Eingang eines NAND-Gatters 22 4 und dem Carry-Over-Ausgang (CO) des Zählers 22 3 verbunden.

Im Betrieb empfängt das System der Fig. 8a einen binären Startzeitencode von der manuellen Steuerplatte 29 an den D-Eingängen der Flip-Flops 175-179. Die Flip-Flops ihrerseits adressieren die ROM's 184 und 185 an, die darinnen gespeichert die Startadressen für den 9 Bit-Zeichen-Musteradressenzähler, bestehend aus Zählern 186-188 enthalten. Der Musteradressenzähler ist mit

709881/1016

den Ausgangsgrößen der ROM's 184 und 185 geladen und adressiert die ROM's 194 und 195 an, die Vorderflanken-, Hinterflanken- und Zeichensegmentraum-Codes, welche ein Zeichenmuster bilden, speichern. Die Ausgangsgröße der ROM's 194 und 195 und die Ausgangsgrößen der Zähler 201 und 202 adressieren die ROM's 199 und 200. Die ROM's 199 und 200 speichern die Formen der Wellenformen, die beim diagnostischen Testen des Lesesystems verwendet werden. Die Eingänge A6 und A7 von ROM 200 sind kodierte Eingänge, welche eine vordere Flanke, eine hintere Flanke, eine abfallende Flanke oder einen Zwischenzeichenraum anzeigen. Insbesondere wird eine Vorderflanke durch einen logischen OO-Code und eine hintere Flanke durch einen logischen 01-Code angezeigt. Eine abfallende Flanke, d.h. die Zeitposition, wo eine Wellenform aufhört, sich über die hintere Flanke eines positiven Impulses hinweg fortzusetzen, ist durch einen logischen 10-Code angezeigt. Ein Zwischenzeichenraum, d.h. der Raum zwischen vertikalen Zeichenstrichen, wird durch einen logischen 11-Code angezeigt. Die verbleibenden Eingangsgrößen von ROM 2OO und die Ausgangsgrößen von ROM 199 umfassen einen laufenden Takt(Clock), der die angezeigte Wellenform ausläuft. Die Wellenformausgangsgröße durch die ROM's 199 und 200 wird im Pufferregister 203 gespeichert.

Die Flip-Flops 118, 181 sprechen auf die Signale der Steuerplatte 29 an den D-Eingängen an, um einen Code an die A-und B-Eingänge vom Dekodierer 213 anzulegen. Der Dekodierer 213 zeigt die Betriebsart der Mustersimulationseinheit 32 an. Ein logischer Null-Zustand am YO-Ausgang des Dekodierers zeigt an, daß eine Betriebsart Null eingegeben werden soll, und zwar während welcher der Eingangswähler 90 der Fig. 4 zum Ausgang der Verstärkereinheit 14 ausgewählt ist. Nach dem Auftreten einer logischen Null am Y1-Ausgang des Dekodierers 213 wird eine Betriebsart eins eingegeben, wobei zu einem Zeichenmuster wiederholt Zugriff genommen wird, welches durch die Startadressen-ROM's 184 und 185 angegeben ist. Eine Betriebsart zwei erfolgt dann, wenn eine logische Null am Y2-Ausgang des Dekodierers 213 erscheint. Während der Betriebsart zwei gibt der Simulator 32

709881/1016

das durch ROM's 184 und 185 angegebene Zeichenmuster aus und schreitet zum Ende der Zeichenmusterfolge, gespeichert in ROM's 194 und 195, fort. Danach wird die Sequenz oder Folge wiederholt, und zwar beginnend mit dem Startzeichenmuster. Die Y3-Ausgangsgröße des Dekodierers 213 bleibt für die weitere Ausweitung des Systems verfügbar.

In den Fig. 8b und 8c ist als elektrisches Schemaschaltbild der Teil der Simulatorsteuerschaltung 112 gezeigt, der nicht in Fig. 8a zu sehen ist.

Ein 8 MHz-Kristalloszillator 235 steht mit seinem Ausgang über einen Inverter 236 mit dem Clock-Eingang eines Flip-Flops 237 in Verbindung. Der D-Eingang des Flip-Flops 237 ist mit dem Q-Ausgang des Flip-Flops verbunden, und die "Preset"- und "Clear"-Eingänge sind mit der +5 Volt-Quelle 182 verbunden. Die Q-Ausgangsgröße des Flip-Flops 237 ist mit dem einen Eingang eines NAND-Gatters 238 verbunden, wobei ein zweiter Eingang desselben mit dem Ausgang des Kristalloszillators 235 in Verbindung steht. Der Ausgang des NAND-Gatters 2 38 liegt über Inverter 239 und 240 an einer Steuerleitung 183 und über Inverter 239 und einen Inverter 241 an einer Steuerleitung 242. Der Ausgang des NAND-Gatters 238 ist ebenfalls über einen Inverter 239 und einen Inverter 243 mit den Clock-Eingängen von 4 Bit-Zählern 244, 245 und 246 verbunden. Die Clear- oder Lösch-Eingänge für die Zähler 244 bis 246 sind mit einer Steuerleitung 247 verbunden. Die ET-Enable- und EP-Enable-Eingänge von Zähler 244 sind mit dem Ausgang eines Inverters 248 verbunden, dessen Eingang mit dem Ausgang eines NAND-Gatters 249 in Verbindung steht. Ein Eingang des NAND-Gatters 249 ist mit einer Steuerleitung 25O verbunden, während zweite und dritte Eingänge mit Steuerleitungen 206 bzw. 226 in Verbindung stehen. Die A-, B-, C-, D- und Lade (LD)-Eingänge zum Zähler 244 sind mit der +5 Volt-Quelle 182 verbunden. Dar Übertrag-Ausgang (CO) vom Zähler 2 44 ist mit dem EP-Enable-Eingang von Zähler 245 und mit dem EP-Enable-Eingang von Zähler 246 verbunden.

709881/1016

£72859*

Der ET-Enable-Eingang sowie die A-, B-, C-, D- und Lade-Eingänge des Zählers 245 sind mit der Spannungsquelle 182 verbunden. Der Übertrag-Ausgang des Zählers 245 steht mit dem ET-Enable-Eingang des Zählers 246 in Verbindung. Die A-, B-, C-, D- und Ladeeingänge des Zählers 246 sind mit der Spannungsquelle 182 verbunden, und der tibertragausgang des Zählers 246 ist mit einer Steuerleitung 251 verbunden.

Ein NOR-Gatter 252 steht mit einem Eingang mit einer Steuerleitung 253 in Verbindung, während ein zweiter Eingang mit einer Steuerleitung 254 verbunden ist und ein dritter Eingang an einer Steuerleitung 255 liegt. Der Ausgang des NOR-Gatters 252 ist über einen Inverter 256 an Steuerleitung 192 angelegt, und an einen Eingang eines NOR-Gatters 257. Ein zweiter Eingang des NOR-Gatters 257 ist mit einer Steuerleitung 258 verbunden. Der Ausgang des NOR-Gatters 257 ist über einen Inverter 259 mit einer Steuerleitung 211 verbunden. Der Ausgang des Gatters 257 ist ebenfalls mit einem Eingang eines NAND-Gatters 260 verbunden, dessen zweiter Eingang mit dem Ausgang von Inverter 239 in Verbindung steht. Der Ausgang vom NAND-Gatter 260 liegt über einen Inverter 261 an Steuerleitung 189 an, die zu den Clock-Eingängen der Zähler 186 bis 188, 222 und 223 führt.

Ein Eingang von NOR-Gatter 262 ist mit einer Steuerleitung 263/ ein zweiter Eingang ist mit einer Steuerleitung 264 und ein dritter Eingang ist mit einer Steuerleitung 265 verbunden. Der Ausgang von NOR-Gatter 262 steht mit einem Eingang eines NAND-Gatters 266 in Verbindung, dessen zweiter Eingang an eine Steuerleitung 204 angeschaltet ist. Ein dritter Eingang des Gatters 266 ist mit Steuerleitung 214 verbunden, und der Ausgang des Gatters 266 liegt an einem Eingang eines NOR-Gatters 267. Ein zweiter Eingang des Gatters 267 ist mit Steuerleitung 211 verbunden. Der Ausgang des NOR-Gatters 267 ist mit einem Eingang eines NAND-Gatters 268 verbunden, welches mit einem zweiten Eingang mit dem Ausgang von Inverter 239 in Verbindung steht. Der Ausgang von NAND-Gatter 268 liegt über einen Inverter 269 an Steuerleitung 212, welche zu den Clock-Eingängen von

709881/1016

Zähler 201, Zähler 2O2 und Register 203 führt.

Im Betrieb geht der Ausgang des Inverters 248 auf eine logische eins jedesmal dann über, wenn ein Zeichenmuster in den ROM's 194 und 195 vollständig abgetastet ist, und zwar in einer Betriebsart zwei oder im Einzelmusterbetrieb. Jedesmal, wenn der Ausgang des Inverters 248 auf eine logische eins übergeht, so geht der Übertragausgang (Carry-Over-Ausgang) des Zählers 246 auf eine logische eins nach einer Verzögerung von 512 Mikrosekunden über, um eine nächste Musterabtastung einzuleiten.

Oszillator 235, Flip-Flop 237, Gatter 238, 262, 266, 252, 257, 260, 267 und 268 sowie Inverter 236, 239 bis 241, 243, 256, 261 und 269 bilden ein Zeitsteuersystem für die Mustersimulationseinheit 32 der Fig. 4 gemäß der Erfindung.

Gemäß Fig. 8c ist ein Eingang eines NAND-Gatters 275 mit Steuerleitung 214 verbunden, während ein Ausgang mit einem Eingang eines NOR-Gatters 276 in Verbindung steht. Der Ausgang von NOR-Gatter 276 ist mit dem D-Eingang eines Flip-Flops 277 verbunden, wobei die Voreinstell-(Preset)- und Lösch-(Clear)-Eingänge desselben mit der +5 Volt-Quelle 182 verbunden sind. Der Clock-Eingang des Flip-Flops 277 ist mit dem Clock-Eingang eines Flip-Flops 278, dem Clock-Eingang eines Flip-Flops 279 und Steuerleitung 242 verbunden, welch letztere zum Ausgang von Inverter 241 führt. Der Q-Ausgang von Flip-Flop 277 ist mit dem C-Eingang eines Drei-zu-acht-Liniendekoders 280 verbunden.

Ein NAND-Gatter 281 steht mit einem Eingang mit einem Eingang eines NAND-Gatters 282, einem Eingang eines NAND-Gatters 283 und einem Eingang eines NAND-Gatters 284 sowie dem Ausgang des Inverters 285 in Verbindung. Ein zweiter Eingang zum NAND-Gatter 281 ist mit dem Ausgang eines Inverters 286 verbunden, dessen Eingang mit Steuerleitung 217 in Verbindung steht. Der Ausgang von NAND-Gatter 281 ist mit Leitung 253 und einem Eingang eines NAND-Gatters 287 verbunden. Der Ausgang vom Gatter 287 ist mit einem zweiten Eingang von NOR-Gatter 276 verbunden.

709881/1016

Ein zweiter Eingang zum NAND-lJatter 282 ist mit dem Ausgang eines Inverters 288 verbunden, dessen Eingang mit Steuerleitung 218 in Verbindung steht. Der Ausgang von NAND-Gatter 282 ist mit der Steuerleitung 254 und einem zweiten Eingang von N\ND-Gatter 287 verbunden. Der Ausgang von Gatter 282 ist eben-ίills mit einem Eingang eines NOR-Gatters 289 und einem Eingang eines NAND-Gatters 290 verbunden.

Ein zweiter Eingang zum NAND-Gatter 283 ist mit Steuerlei tang 221 verbunden. Der Ausgang von Gatter 283 ist mit SteuerleLtung 255 und mit einem zweiten Eingang von NAND-Gatter 290 verbunden. Ein zweiter Eingang von NAND-Gatter 284 ist mit Steuerleitung 216 verbunden. Der Ausgang von Gatter 284 ist mit einem dritten Eingang und einem vierten Eingang von NAND-Gatter 287 und 2inem <?"itten Eingang von NAND-Gatter 290 verbunden.

E'.n NAND-Gatter 291 steht mit einem Eingang mit Steuerleitang 216 in Verbindung, während ein zweiter Eingang mit Steuerlaitung 2O6 und ein dritter Eingang mit Steuerleitung 251 verbunden ist. Der Ausgang von Gatter 291 steht mit einem Eingang eines NOR-Gatters 292 in Verbindung, welches mit einem zweiten Eingang an Steuerleitung 214 liegt. Der Ausgang von NOR-Gatter 292 ist mit einem Eingang eines NAND-Gatters 293 verbunden, dessen zweiter Eingang mit Steuerleitung 250 verbunden ist, die zum Ausgang eines Inverters 294 führt. Der Ausgang von NAND-Gatter 293 ist mit einem vierten Eingang von NAND-Gatter 290 verbunden.

En NAND-Gatter 295 steht mit einem Eingang mit Steuerleitung 2O6 in Verbindung, und ein zweiter Eingang liegt an Steuer.leitung 197. Der Ausgang von NAND-Gatter 295 ist mit Steuerle.--tung 218 und mit einem Eingang eines NOR-Gatters 296 verbunden, dessen zweiter Eingang mit Steuerleitung 214 in Verbindung steht. Der Ausgang von NOR-Gatter 296 ist mit einem Eingang eines NAND-Gatters 297 verbunden, von dem ein zweiter Eingang mit dem Ausgang eines Inverters 298 in Verbindung steht. Der Ausgang von NAND-Gatter 297 steht mit vier Eingängen eines NAND-Gatters in Verbindung, Der Ausgang des Gatters 299 ist seinerseits mit

708881/1016

272859*

einem zweiten Eingang von NOR-Gatter 289 verbunden. Der Ausgang von NOR-Gatter 289 ist mit dem D-Ausgang von iiip-Flop 278 verbunden.

Die Preset- und Clear-Eingänge zum Flip-Flop 278 sind jeweils mit der + 5 Volt-Quelle 182 verbunden, und der Q-Ausgang des Flip-Flops steht mit einem fünften Eingang des NAND-Gatters und mit dem B-Eingang des Dekoders 280 in Verbindung.

Ein NAND-Gatter 300 steht mit einem Eingang mit Steuerleitung 206 in Verbindung, während ein zweiter Eingang an Steuerleitung 197 und ein dritter Eingang an Steuerleitung 219 anliegt. Der Ausgang des NAND-Gatters 300 ist mit einem Eingang eines NOR-Gatters 301 verbunden, welches mit einem zweiten Eingang an Steuerleitung 214 angeschaltet ist. Der Ausgang des NOR-Gatters 301 ist mit einem Eingang eines NAND-Gatters 302 verbunden, welches mit einem zweiten Eingang mit dem Ausgang eines Inverters 303 verbunden ist. Der Ausgang von NAND-Gatter 302 ist mit einem fünften Eingang von NAND-Gatter 287 verbunden. Ein fünfter Eingang zum NAND-Gatter 2 90 ist mit dem Q-Ausgang von Flip-Flop 279 und dem Α-Eingang des Dekoders 280 verbunden. Ein sechster Eingang zum NAND-Gatter 290 ist mit dem Y3-Ausgang des Dekoders 280 verbunden, und die siebten und achten Eingänge zum NAND-Gatter 290 sind mit dem Y7-Ausgang des Dekoders verbunden. Der Ausgang von NAND-Gatter 290 ist mit einem Eingang eines NOR-Gatters 304 verbunden, dessen zweiter Eingang mit dem Ausgang des NAND-Gatters 2 75 in Verbindung steht. Der Ausgang des NOR-Gatters 3O4 ist mit dem D-Eingang von Flip-Flop 279 verbunden. Die Preset- und Clear-Eingänge zum Flip-Flop 279 sind jeweils mit der +5 Volt-Quelle 182 verbunden.

Ein sechster Eingang des NAND-Gatters 299 steht mit dem Y3-Ausgang des Dekoders 280 in Verbindung, während ein siebter Eingang mit dem Y6-Ausgang des Dekoders 280 und einem sechsten Eingang von Gatter 287 verbunden ist, wobei schließlich ein siebter Eingang mit dem Y7-Au?gang des Dekoders 280 und einem

709881/1016

272859*

siebten Eingang von Gatter 287 verbunden ist. Der Ausgang von NAND-Gatter 299 ist mit einem zweiten Eingang von NOR-Gatter 289 verbunden.

Der positive Enable-Eingang zum Dekoder 280 ist mit der +5 Volt-Quelle 182 verbunden, wohingegen der negative Enable-Eingang mit Erde in Verbindung steht. Der YO-Ausgang des Dekoders 280 ist über einen Inverter 305 mit dem zweiten Eingang von NAND-Gatter 275 verbunden. Der Y1-Ausgang des Dekoders 280 ist mit Steuerleitung 263 und dem Eingang von Inverter 294 verbunden. Der Y2-Ausgang des Dekoders 280 ist mit Steuerleitung 264 und dem Eingang von Inverter 298 verbunden. Der Y4-Ausgang des Dekoders 280 ist mit Steuerleitung 265 und dem Eingang des Inverters 303 verbunden. Der Y5-Ausgang des Dekoders 280 ist mit dem Eingang des Inverters 285 verbunden.

Im Betrieb befindet sich das System der Fig. 8c anfänglich in einem Ruhezustand repräsentiert durch die logischen Nullzustände an den Q-Ausgängen der Flip-Flops 277-279.Die Flip Flops erzeugen in Kombination einen 3 Bit-Binärcode, der an Dekoder 280 angelegt ist. Im Ruhezustand befindet sich somit der YO-Ausgang des Dekoders 28O auf einer logischen Null, um einen Zustand Null zu kennzeichnen. Wenn eine Betriebsart Null eingegeben wird, während eine Nullzustandsbedingung existiert, so verbleiben die Q-Ausgangsgrößen der Flip-Flops 277-279 in einem logischen Nullzustand, gesteuert durch Gatter 275. Wenn jedoch eine andere Betriebsart als die Betriebsart Null ausgewählt wird, so gehen die Q-Ausgangsgrößen der Flip-Flops 277 und 279 auf einen logischen eins-Zustand über, während der Q-Ausgang des Flip-Flops 278 für eine Clock-Periode auf einem logischen Nullzustand verbleibt. Ein binärer 101-Code wird an Dekoder 280 angelegt, und der Y5-Ausgang des Dekoders geht auf eine logische Null über, um die Bedingung eines Zustands fünf anzuzeigen. Nach einer Clock- oder Taktperiode folgt auf die Zustand-fünf-Bedingung unmittelbar eine Zustandsbedingung, welche die eingegebene Betriebsart anzeigt. Wenn beispielsweise eine Betriebsart eins-Operation eingegeben wurde, so geht der Ausgang des NAND-Gatters

708881/1016

281 auf eine lpgische Null über, und Flip-Flop 277 wird rückgestellt. Der an Dekoder 280 angelegte Binärcode wird dann eine logische 001, was als eine Zustand-eins-Bedingung dekodiert wird. Wenn eine Betriebsart zwei-Operation eingegeben ist, so geht der Ausgang von NAND-Gatter 282 auf eine logische Null über, um Flip-Flop 278 einzustellen und Flip-Flops 277 und 279 rückzustellen. Ein binärer 010-Code wird an Dekoder 280 angelegt, um eine Zustand-zwei-Bedingung anzuzeigen. Wenn eine Betriebsart drei-Operation eingegeben ist, so geht der Ausgang des NAND-Gatters 283 auf eine logische Null über, und das Flip-Flop 277 wird rückgestellt, und die Flip-Flops 278 und werden eingestellt (set). Eine logische 011 wird sodann an Dekoder 280 angelegt, um eine Zustand-drei-Bedingung anzuzeigen.

Wenn eine Betriebsart Null-Operation während einer Zustandfünf-Bedingung eingegeben wird, so geht die Ausgangsgröße des NAND-Gatters 284 auf eine logische Null über, um die Flip-Flops 277-279 rückzustellen. Der Dekoder 280 zeigt infolgedessen einen Zustand Null-Bedingung an.

Ein simuliertes Zeichenmustersignal besteht aus zahlreichen positiven und negativen Wellenteilen. Beim Auftreten des Endes jedes solchen Wellenteils geht Leitung 206 auf eine logische eins über. Beim Auftreten des Endes eines letzten Wellenteils, welches ein simuliertes Zeichenmustersignal umfaßt, geht Leitung 226 auf eine logische eins über. Wenn ferner Zugriff zu einem vollständigen Zeichenmuster erfolgte, geht Leitung 251 auf eine logische eins nach einer Verzögerung von 512 Mikrosekunden über. Wenn jede der Leitungen 206, 226 und 251 sich auf einem logischen eins-Zustand befindet, so geht die Ausgangsgröße des NAND-Gatters 291 auf eine logische Null über. Wenn sich die Mustersimulatoreinheit 32 in einer Zustand-eins-Bedingung befindet, so wird das Flip-Flop 279 rückgestellt, und der Dekoder 28O zeigt danach eine Zustand-Null-Bedingung an. Wenn ferner der Ausgang von NAND-Gatter 291 auf eine logische eins übergeht und das System eine Betriebsart Null-Operation während einer Zustandeins-Bedingung eingegeben hat, so wird das Flip-Flop 279 rück-

709881/1018

gestellt und eine logische 000 wird an Dekoder 2 80 geliefert, um eine Zustand-Null-Bedingung anzuzeigen.

Wenn Zugriff zu einer Folge von Zeichenmustern zum Testen des Lesesystems erfolgen soll, so geht Leitung 206 auf eine logische eins über, und zwar beim Auftreten eines Endes jedes Wellenteils, welches jedes Zeichenmuster in der Folge umfaßt. Leitung 297 geht auf eine logische eins über beim Auftreten des Endes des letzten Wellenteils des letzten Zeichenmusters in der Folge der abzutastenden Muster. In diesem Fall geht der Ausgang von NAND-Gatter 295 auf eine logische Null über. Wenn eine Zustand-zwei-Bedingung existiert, so wird Flip-Flop 278 rückgestellt, um eine Zustand-Null-Bedingung anzuzeigen. Wenn die Leitungen 206 und 197 nicht gleichzeitig auf einen logischen eins-Zustand während einer Zustand-zwei-Bedingung übergehen und eine Betriebsart Null-Operation eingegeben ist, so wird das Flip-Flop 278 wie zuvor rückgestellt.

Wenn sich die Leichtungen 197, 219 und 206 jeweils auf einem logischen eins-Zustand während einer Zustand-vier-Bedingung befinden, so geht der Ausgang von NAND-Gatter 300 auf eine logische Null über, und Flip-Flop 277 wird rückgestellt. Darauf zeigt der Dekoder 280 eine Zustand-Null-Bedingung an. Wenn sich der Ausgang von NAND-Gatter 3OO in einem logischen eins-Zustand befindet, nachdem eine Betriebsart Null-Operation eingegeben ist und eine Zustand-vier-Bedingung existiert, so soll auch Flip-Flop 277 rückgestellt werden, um eine Zustand-Null-Bedingung anzuzeigen.

Figur 8d veranschaulicht ein elektrisches Schaltbild des erfindungsgemäßen Mustergenerators 113, der Verstärkungssteuerungsund Ausfächereinheit 114 sowie des Selektionslogik-Interface-Dekoders 213 der Fig. 8a mit Eingangswähler 90.

Gemäß Fig. 8d sind die Q1- bis Q6-Ausgänge des Pufferregisters 2O3 der Fig. 8a über Datenleitungen 210 j< weils an die A0-A5-Eingänge eines Digital/Analog-Umsetzers 310 angelegt. Die Lei-

709881/101$

tungen 21Oa bis 210f sind auch jeweils über 2,O-Kiloohm-Widerstände 311 bis 316 an die +5 Volt-Quelle 182 angelegt. Die Spahnungsquelle 182 steht ebenfalls mit einer Klemme eines 22 Mikrofarad-Kondensators 317 und einer Klemme eines 0, 1O Mikorfarad-Kondensators 318 in Verbindung und ferner über einen 47-Ohm-Widerstand 319 mit einer ersten Klemme eines 1,0 Mikrofarad-Kondensators 320 und schließlich über einen Widerstand 3i9 mit dem positiven Leistungseingang des Umsetzers 310. Die £weite Klemme des Kondensators 317 ist zusammen mit der zweiten Klemme des Kondensators 318 geerdet. Die zweite Klemme des Kondensators 320 ist ebenfalls geerdet. Der negative Leistungseingang des Umsetzers 310 ist über einen 47 Ohm-Widerstand 321 mit einer -15 Volt-Quelle 322 und über einen 1,O Mikrofarad-Kondensator 32 3 mit Erde verbunden. Der ΙΟ-Ausgang des Umsetzers 310 ist mit dem negativen Eingang eines Differentialverstärkers 329 verbunden, über einen 15 Kiloohm-Widerstand und einen 0,10 Mikrofarad-Kondensator 325 mit Erde, über Widerstand 324 und einen 7,5 Kiloohm-Widerstand 326 mit einem Bezugsspannungseingang von Umsetzer 310 und schließlich über Widerstand 324 und einen 47 Ohm-Widerstand 327 mit einer +15 Volt-Quelle 328.

Die Spannungsquelle 328 ist ebenfalls über einen 47 Ohm-Widerstand 330 und einen 1,0 Mikrofarad-Kondensator 331 an Erde angeschaltet und über einen Widerstand 330 mit einem positiven Leistungseingang von Verstärker 329.

Der negative Eingang des Verstärkers 329 ist ebenfalls über einen 43 Picofarad-Kondensator 332 sowie über einen 2,49 Kiloohm-Widerstand 333 mit dem Ausgang des Verstärkers verbunden und über einen 103 Ohm-Widerstand 334 mit einer Kontaktklemme eines -48 db mechanischen Schalters 335. Der Schalterarm des Schalters 335 ist mit dem Ausgang des Verstärkers 329, dem Schaltarm eines -24 db-Schalters 336 und dem Schaltarm eines -12 db-Schalters 337 sowie dem Schaltarm eines -6 db-Schalters 338 verbunden.

Der negative Eingang des Verstärkers 329 ist ferner über einen

709881/1016

622 Ohm-Widerstand 339 irit der Kontaktklemme des Schalters 3 36, über einen 1,24 5 Kiloohm-Widerstand 340 mit der Kontaktklemme von Schalter 3 37 und über einen 2,4 9 Kiloohm-Widerstand 341 mit der Kontaktklemme des Schalters 338 verbunden. Der Frequenzkompensationsausgang des Verstärkers 329 ist über einen 10 Picofarad-Kondensator 342 mit Erde verbunden. Der negative Leistungseingang des Verstärkers 329 steht über einen 47 Ohm-Widerstand 343 mit Spannungsquelle 322 und über einen 1,0 Mikrofarad-Kondensator 344 mit Erde in Verbindung. Der positive Eingang zum Verstärker 329 ist über einen 220 Ohm-Widerstand 345 geerdet. Der Ausgang des Verstärkers 329 steht ferner mit Steuerleitung 35a der Fig. 4 in Verbindung.

Digital/Analog-Umsetzer 310 bildet mit seinem zugehörigen Netzwerk den Mustergenerator 113 der Fig. 4. Differentialverstärker 329 mit seinem zugehörigen Netzwerk und die mechanischen Schalter 3 35 bis 338 bilden Verstärkungssteuerungs- und Ausfächereinheit 114 der Fig. 4.

Ein erster Eingang eines NAND-Gatters 347 ist mit einer Steuerleitung 348 verbunden, die zum Ausgang des Inverters 305 der Fig. 8c führt, und der zweite Eingang zum Gatter 347 ist mit einer Steuerleitung 216 verbunden, die zum Ausgang des Inverters 215 der Fig. 8a führt. Der Ausgang des Gatters 347 ist mit einem Eingang eines NOR-Gatters 349 verbunden, welches mit einem zweiten Eingang mit dem Ausgang eines NAND-Gatters 350 in Verbindung steht. Ein Eingang von Gatter 350 ist mit einer Steuerleitung 351 verbunden, die zum Ausgang von NAND-Gatter 275 der Fig. 8c führt. Der Ausgang von Gatter 349 ist mit dem D-Eingang des Flip-Flops 352 verbunden.

Der Clock-Eingang des Flip-Flops 352 ist mit Steuerleitung 183 verbunden, die ein -4 MHz-Clocksignal führt, und die Preset- und Clear-Eingänge der Flip-Flops sind mit der +5 Volt-Quelle 182 verbunden. Der Q-Ausgang von Flip-Flop 352 liegt über einen Inverter 353 am S1-Wähleingang von Eingangswähleinheit 90 an, und an einem zweiten Eingang von NAND-Gatter 350. Der Q-Ausgang des Flip-Flops 352 liegt über einen Inverter 354 am S2-Wähleingang

709881/1016

der Einheit 90 an. Wie zuvor beschrieben, wählt die Einheit 90 zwischen dem auf Datenkanal 35a gelieferten simulierten Zeichenmuster und dem Zeichenbildsignal auf Kanal 16 aus, welch letzteres aus den Analogansprechgrößen einer Fühleranordnung erzeugt wird, die durch Ausrichtung mit einem Dokument läuft, welches darauf gedruckte magnetische Zeichen besitzt. Die ausgewählte Eingangsgröße zur Einheit 90 wird an einen Datenkanal 355 angelegt, der zum Bessel-Filter 91 führt.

Im Betrieb ist einer der Schalter 335-338 geschlossen, um den dynamischen Bereich des hier beschriebenen Lesesystems zu testen. Das auf Datenleitungen 210 gelieferte simulierte Zeichenmuster wird aus einem digitalen in ein analoges Format durch Umsetzer 310 umgewandelt und durch Verstärker 329 vers+ ärkt.

Ein Synchronisationssignal auf Leitung 348 wird abgefühlt, um die Auswahl oder Selektion der Daten mit der Anfangsabtastung eines simulierten Zeichenmusters zu synchronisieren. Das Signal auf Steuerleitung 216 zeigt an, ob die tatsächlichen Daten oder die simulierten Daten ausgewählt sind. Wenn beide Leitungen und 216 hoch liegen, so sind die echten Daten ausgewählt, und ein logischer eins-Zustand wird an den D-Eingang von Flip-Flop 352 angelegt. Der D-Eingang von Flip-Flop 352 verbleibt auf dem logischen eins-Zustand solange, wie die eine oder andere Leitung 348 und 216 hoch bleiben oder Leitung 351 hoch bleibt. Da die Preset- und Clear-Eingänge zum Flip-Flop abgeschaltet oder disabled sind, geht der Q-Ausgang des Flip-Flops auf eine logische eins beim nächsten Auftreten eines Clock-Signals über. Eine logische Null wird an den S1-Wähleingang angelegt, und eine logische eins wird an den S2-Wähleingang der Einheit 90 angelegt, und schließlich werden Datenkanäle 16 für die Ausgabe auf Datenkanal 355 ausgewählt.

Nach Auswahl der simulierten Daten an der manuellen Steuerplatte 29 werden durch die Betriebsart-Wähldekodiereinheit 110 der Fig. 4 Betriebsartsteuer-Bits auf Steuerleitungen 33 empfangen. Infolgedessen geht Leitung 351 auf eine logische Null

709881/1016

über. Daraufhin gehen Leitungen 216 und 351 auf eine logische Null über, um einen logischen Nullzustand an den D-Eingang von Flip-Flop 352 anzulegen. Der Q-Ausgang des Flip-Flops geht auf eine logische Null über beim Auftreten eines nächsten Clock-Signals, und ein logischer eins-Zustand wird an den S1-Wähleingang und ein logischer Null-Zustand wird an den S2-Wähleingang der Einheit 90 angelegt. Infolgedessen wählt die Einheit 90 den Datenkanal 35a zur Ausgabe auf Datenkanal 355 aus.

Fig. 9 ist ein Zeitsteuer- und Wellenform-Diagramm von CMC7 numerischen und speziellen Zeichenmustern, erzeugt durch Simulatorsteuereinheit 112 und angelegt über Mustergenerator 113 und Ausfächereinheit 114 an Eingangswähleinheit 9O. Jedes der Muster enthält Fehler, die beim Testen des Lesesystems festgestellt werden müssen.

Wellenform 400 veranschaulicht ein Zeichenmustersignal für eine numerische Null, wobei ein Hinterkanten- oder Hinterflanken- und ein Vorderkanten- oder Vorderflanken-Signal nach Wellenteil 400a weggelassen wurde. Wellenform 401 veranschaulicht ein Zeichenmustersignal für eine numerische Eins, wobei zwei Hinterflanken und zwei Vorderflanken unmittelbar folgend auf Wellenteil 401a weggelassen wurden. Wellenform 402 veranschaulicht ein Zeichenmustersignal für eine numerische Zwei, wo eine Hinterflanke unmittelbar nach Wellenteil 402a weggelassen ist. Wellenform 403 veranschaulicht ein Zeichenmustersignal für eine numerische Drei, wobei eine Vorderflanke unmittelbar vor dem Wellenteil 403a weggelassen ist. Wellenform 404 ist ein Zeichenmustersignal, wo eine Vorderflanke unmittelbar vor Wellenteil 404 weggelassen ist. Wellenform 405 ist ein Zeichenmustersignal für eine numerische Fünf, wo eine vordere und eine hintere Flanke unmittelbar nach Wellenteil 4O5a weggelassen sind. Wellenform 4Oo veranschaulicht ein Zeichenmustersignal für eine numerische Sechs, wo eine Hinterflanke unmittelbar nach Wellenteil 406a weggelassen ist. Wellenform 407 veranschaulicht ein Zeichenmustersignal für eine numerische Sieben, wo vier Hinterflanken ineinandergreifend mit vier Vorderflanken

709881/1016

272859«

unmittelbar nach Wellenteil 407a weggelassen sind. Wellenform 408 zeigt ein Zeichenmustersignal für eine numerische Acht, wo eine Vorderflanke und eine Hinterflanke unmittelbar nach Wellenteil 408a weggelassen sind. Wellenform 409 zeigt ein Zeichenmustersignal für eine numerische Neun, wo eine Vorderflanke und eine Hinterflanke unmittelbar vor Wellenteil 409a weggelassen sind.

Wellenform 410 zeigt ein Mustersignal für ein spezielles Zeichen, welches im allgemeinen als CMC7-Spezialzeichen A bezeichnet wird, wo eine Vorderflanke unmittelbar vor Wellenteil 410a weggelassen ist. Wellenform 411 zeigt ein Mustersignal für ein spezielles im allgemeinen als CMC7-Spezialzeichen B bezeichnetes Zeichen, wo ein Vorderflanken- und Hinterflankensignal unmittelbar nach Wellenteil 411a weggelassen ist. Wellenform 412 zeigt ein Mustersignal für ein spezielles, im allgemeinen als CMC7-Spezialzeichen C bezeichnetes Zeichen, wo ein Hinterflankensignal unmittelbar nach Wellenteil 412a weggelassen ist. Wellenform 413 zeigt ein Mustersignal für ein spezielles, im allgemeinen als CMC7-Spezialzeichen D bezeichnetes Zeichen, wo eine Vorderflanke und eine Hinterflanke vor dem Wellenteil 413a weggelassen sind. Wellenform 414 zeigt ein Mustersignal für ein spezielles, im allgemeinen als CMC7-Spezialzeichen E bezeichnetes Zeichen, wo drei Hinterflanken ineinandergreifend mit drei Vorderflanken unmittelbar folgend Wellenteil 414a weggelassen sind. Jedes der Muster kann modifiziert werden durch Ändern der Inhalte der Muster-ROMs der Simulatorsteuereinheit 112.

Wellenform 415 ist ein 66,67 KHz Clock-Signal, welches eine zeitliche Bezugsgröße für Wellenformen 400-414 liefert.

Fig. 10 zeigt im einzelnen ein funktionelles Blockdiagramm der Zeichen-Horizontallage-Logikeinheit 21 und der Erkennungsund Fehlerkorrektur-Einheit 24 der Fig. 1 gemäß der Erfindung.

709881/1016

- 39--

Nach Feststellung einer Vorderkante eines Zeichenstrichs wird ein Impuls vom Verzögerungsschieberegister 420 über Datenkanal 20 empfangen. Der Kanal 20 ist ebenfalls mit einem Eingang einer Zeichenfensterlogikeinheit 421 verbunden- Bei der Feststellung, daß eine hintere Kante eines Zeichenstrichs in Ausrichtung mit der Fühleranordnung vorbeiläuft, wird ein Impuls an Datenkanal 22 angelegt, der zu einem zweiten Eingang von Schieberegister 42O und einem zweiten Eingang von Logikeinheit 421 führt. Schieberegister 420 verzögert die Hinterkanten- und Vorderkanten-Signale empfangen auf Datenkanälen 20 und 22 für eine Periode von 3OO Mikrosekunden. Das verzögerte Vorderkantensignal wird sodann angelegt an den Datenkanal 25, der zu einem Eingang eines Korrelatorfilterzählers 422 führt, an einen Eingang einer Korrelator-Filtersteuervorrichtung 423 und an einen Eingang einer Datensammel-Logikeinheit 42 4. Die verzögerten Hinterkantensignale werden angelegt an einen zum zweiten Eingang von Filter 422 führenden Datenkanal 26, einen zweiten Eingang der Filtersteuervorrichtung 423 und einen zweiten Eingang der Logikeinheit 424.

Die Zeichenfenster-Logikeinheit 421 erzeugt einen Zeichenfensterimpuls infolge der Signale auf Datenkanälen 20 und 22 und legt diesen Impuls an einen zweiten Eingang von Filtersteuervorrichtung 423 und einen zweiten Eingang von Logikeinheit 424 an. Der Zeichenfensterimpuls des hier beschriebenen bevorzugten Ausführungsbeispiels besitzt eine Vorderkante oder Vorderflanke, die ungefähr 8 Mikrosekunden vor dem ersten Vorderkantenimpuls auf Datenkanal 25 erscheint, und einen Hinterkantenimpuls, der ungefähr 8 Mikrosekunden nach dem letzten Hinterkantenimpuls auf Steuerleitung 26 auftritt. Schieberegister 420 und Logikeinheit 421 bilden die Horizontallage-Logikeinheit 21 der Fig. 1.

Korrelatorfilterzähler 422 empfängt Vorderkanten- und Hinterkanten-Information auf Datenkanälen 25 und 26 und bildet daraus zwei Intervalldaten (I.D.)-Worte, welche in Mikrosekunden das Intervall zwischen aufeinanderfolgenden Vorderkanten und das

709881/1016

272859A

Intervall zwischen aufeinanderfolgenden Hinterkanten anzeigen. Oer Fi lterzähler schätzt auch die Vorderkanten- und Hinterkanten-Intervalle ab durch Subtraktion von 15 Mikrosekunden vom Zeitintervall zwischen benachbarten Vorderkanten oder benachbarten Hinterkanten oder durch Addition von 15 Mikrosekunden zum Zeitintervall zwischen einer Hinterkante und einer benachbarten Vorderkante. 15 Mikrosekunden ist die geschätzte durchschnittliche CMC7-Zeichenstrichbreite.

Wenn ein gedrucktes Magnetfarbenzeichen abgetastet wird, so verfolgt Filtersteuervorrichtung 423 den Zeichenfensterimpuls auf Kanal 23, um einen Zwischenzeichenraum festzustellen. Bei feststellung eines Zwischenzeichenraumes gibt die Steuervorrichtung 423 einen 2-Bit-Code an einen Steuerkanal 425 ab, ier zu Eingängen der Schieberegister 426 und 427 führt, um das Auftreten eines vorderen oder voreilenden Zwischenzeichen-"aums, eines hinteren oder nacheilenden Zwischenzeichenraums oder von Intervallen zwischen Zeichenstrichen eines Zeicheniusters anzuzeigen. Die Korrelatorfiltersteuervorrichtung 24 •Jtellt auch eine fehlende Kante eines Zeichenstrichs in e:.nem Zeichenmustersignal fest und ersetzt die fehlende Kante b^sie-

end auf einer Schätzung der Zeichenstrichbreite. Bei Feststellung fehlender Kanten oder nicht fehlender Kanten gibt die Steuervorrichtung 423 einen Befehlsimpuls, an einen Steuerkanal 428 ab, um den Eingang S1 eines Korrelatorfilter-Multiplexers 429 auszuwählen. Die Ausgangsgrößen des Korrelatorfilterzählers 422, die auf einem Datenkanal 430 erscheinen, werden dadurch ausgewählt. Zudem gibt die Steuervorrichtung 42 3 ein Signal auf einem Steuerkanal 431 aus, der zu einem Eingang einer Entscheidungssteuervorrichtung 432 führt, um anzuzeigen, daß Daten vom Filterzähler 422 in eines der 8x18 Bit-Schieberegister 426 und 427 eingegeben werden können, um ein 2-Bit-Datenstatuswort und zwei 8x4 ID-Worte, repräsentativ für die voreilenden und nacheilenden Kantenintervalle, zu speichern.

709881/1016

ORIGINAL INSPECTED

'nfolgedessen gibt Steuervorrichtung 432 ein Ladesignal (Last-.signal) auf einer der Steuerleitungen 433a oder 433b aus, um Register 426 oder Register 427 zu laden. Wenn ein korrigiertes Zeichenbild in einem der Schieberegister gespeichert ist, so gibt die Filtersteuervorrichtung 423 ein Befehlssignal auf Steuerkanal 431 an Entscheidungssteuervorrichtung 432 ab, um einen Fehlerkorrekturprozess einzuleiten. Daraufhin gibt Steuervorrichtung 432 ein Wählsignal an Einheit 434 auf einem Steuerkanal 4 35 ab, um den Ausgang von Register 426 oder Register 427 auszuwählen, und ferner wird ein Beginn-Fehlerkorrektursignal auf einem Steuerkanal 436 abgegeben, der zu ■•iner Fehlerkorrektur- und Entscheidungs-Einheit 437 führt.

Die Schieberegister 426 und 427 arbeiten in zwei Betriebsarten. iJie erste Betriebsart ist eine Eingabe-Betriebsart zur Speicherung eines Zeichenbildes. Ein Zeichenbild einschließlich sowohl Hinterkanten- als auch Vorderkanten-Information wird in einem der Schieberegister 426 und 427 gespeichert, und sodann erfolgt die Verarbeitung, während das zweite der beiden Register mit einem zweiten Zeichenbild geladen wird. Die zweite Betriebsart der Arbeitsweise ist eine rezirkulierende Be- +riebsart, wo ein Zeichenbild im Schieberegister wieder hergestellt wird, wenn der Ausgang des Registers durch Ausgangsvähleinheit 434 ausgewählt ist.

Die Einheit 437 stellt fehlende Striche in einem Zeichenbild fest und ersetzt die fehlenden Zeichenstriche dort, wo solche Weglassungen korrigierbar sind. Die Steuervorrichtung 432 überwacht die Fehlerkorrekturstatussignale auf einem Steuerkanal 4 38, und nach Vollendung des Fehlerkorrekturprozesses wird ein Beginn-Zeichenentscheidungssignal auf Kanal 436 ausgegeben, nachdem das Auftreten von sechs Zwischenzeichenintervallen festgestellt wurde. Der Zeichenentscheidungsprozess wird durch die Korrektur-und Entscheidungs-Logikeinheit 437 ausgeführt, um eine Vorderkantenzeichenentscheidung und eine Hinterkantenzeichenentscheidung vorzusehen. Wenn die beiden erfindungsgemäßen Zeichenentscheidungen identisch sind, so wird

709881/1016

ORIGINAL INSPECTED, _{!; vr}._r -_;

s? 272859A

ein e-Bit-Zeichenidentifizierungscode an Speicherpuffer 28 über Datenkanal 27a geliefert. Wenn die Hinterkante- und Vorderkanten-Entscheidungen nicht identisch sind, so wird diejenige Entscheidung ausgewählt, welche die richtige Parität besitzt, d.h. zwei lange und vier kurze Intervalle sowie die geringste Anzahl von Zeitintervall-Fehlanpassungen.

Wenn ein gedrucktes CMC7-Zeichen abgetastet wird, so liefert die Datensammellogik 424 über einen Datenkanal 439 das Zeitintervall zwischen der Vorderkante eines Zeichenfensters und den Hinterkanten der festgestellten Striche und das Zeitintervall zwischen der Vorderkante eines Zeichenfensters und den hinteren Kanten derartiger Striche zur Speicherung im Puffer 28.

Während des Fehlerkorrektur- und Zeichenentscheidungs-Verfahrens oder -prozesses empfängt eine korrelierte Datensammellogikeinheit 440 die Intervalldatenworte, gespeichert in Registern 426 und 427 und geliefert durch Ausgangswähleinheit 434 an einen Datenkanal 441. Logikeinheit 440 speichert diese Information in einem Puffer 28 über einen Datenkanal 442. Die Inhalte des Puffers 28 können durch Wartungssteuerplatte 29 angesteuert und auf einer Anzeigetafel betrachtet werden.

Um eine automatische Selbstprüfungsmaßnahme vorzusehen, kann ein Benutzer an Platte 29 ein Auswahlsignal auf einem Steuerkanal 443 vorsehen, der zum S2-Wähleingang von Multiplexer 429 führt. Ein vom Puffer 28 kommender Datenkanal 444 wird dann ausgewählt, um simulierte Zeichenbilddaten an Speicherregister 426 und 427 zu liefern. Zudem werden die Operation der Mustersimulatoreinheit 32 steuernde Befehlscodes durch Puffer 28 an Steuerkanal 33 geliefert. Eine weitere Selbstprüfungsmaßnahme sieht vor, daß ein durch Platte 29 erzeugtes Signal an einen Steuerkanal 445 angelegt wird, der zu einer ROM-Verifizierungssteuerheinheit 446 führt. Die Einheit

709881/1018

gibt daraufhin Steuersignal auf einem Steuerkanal 4 47 ab, um die übertragung von Information von den ROMs, die die Fehlerkorrektur- und Entscheidungs-Einheit 437 bilden, zum Speicherpuffer 28 über Datenleitungen 27b zu leiten. Diese Information kann sodann auf Wartungsplatte 29 angezeigt werden.

Fig. 11 zeigt ein erfindungsgemäßes elektrisches schematisches Schaltbild der Zeichenhorizontallage-Logikeinheit 21 der Fig.

Vorderkantensignale auf Datenkanal 20 werden an ein Schieberegister 500 angelegt, welches eine 3OO Mikrosekunden-Verzögerung den Signalen aufprägt. Kanal 20 ist ebenfalls an einem Eingang eines ODER-Gatters 501 angeschaltet, dessen zweiter Eingang mit Datenkanal 22 verbunden ist. Kanal 22 ist ebenfalls mit dem Eingang eines Schieberegisters 502 verbunden, wobei den Hinterkantensignalen eine 300 Mikrosekunden-Verzögerung erteilt wird. Die Ausgangsgrößen der Schieberegister 500 und 502 werden an einen Datenkanal 25 bzw. 26 angelegt. Der Ausgang des ODER-Gatter 501 liegt am Starteingang eines 34 Mikrosekunden-Zählers 503, dessen Ausgang mit dem Eingang eines Kantendetektors 504 und über einen Inverter 505 mit einem Eingang eines UND-Gatters 506 verbunden ist.

Die Ausgangsgröße des Kantendetektors 504 wird an ein Schieberegister 507 geliefert, welches eine Verzögerung von 270 Mikrosekunden anlegt. Der Ausgang des Schieberegisters 507 ist mit einem zweiten Eingang von UND-Gatter 506 verbunden, dessen Ausgang am Starteingang eines Fenstergenerators 508 liegt. Die Ausgangsgröße des Fenstergenerators 508 wird sodann an eine Steuerleitung 509 angelegt, die zu den Eingängen von Filtersteuervorrichtung 423 und Datensammel-Logikeinheit 424 führt.

Die Arbeitsweise des Logiksystems der Fig. 11 kann unter Bezugnahme auf Fig. 12 erläutert werden, wo ein Zeitsteuer- und Ausgangs-Wellenformdiagramm der Fensterlogikoperation dargestellt ist.

709881/1018

Wellenform 510 veranschaulicht ein 29,4 KHz Clock-Signal, welches eine Zeitbezugsgröße bei der Beschreibung der Fig. 12 liefert. Die Wellenformen 511 und 512 veranschaulichen Vorderkanten oder Vorderflanken und Hinterkanten oder Hinterflanken-Signale, die an Datenkanäle 20 und 22 angelegt sind. Wenn keine fehlende Kante in einem Zeichenstrich vorliegt, so folgt auf jeden Vorderkantenimpuls der Wellenform 511 ein Hinterkantenimpuls der Wellenform 512. Die Wellenform 513 veranschaulicht die Ausgangsgröße des ODER-Gatters 501 infolge der Wellenformen 511 und 512. Die Wellenform 514 veranschaulicht die Ausgangsgröße des Zählers 503 infolge eines Startsignals von ODER-Gatter 501. Wie man aus einer Betrachtung der Wellenformen 513 und 514 erkennt, wird der Zähler 503 bei jedem Auftreten eines logischen Eins-Impulses am Ausgang des ODER-Gatters 501 wieder gestartet. Nach dem Auftreten eines Pulses 513a tritt kein Zwischenimpuls auf, bevor eine volle Zählung von 34 MikroSekunden gemacht ist.

Wellenform 515 stellt die Ausgangsgröße des Kantendetektors 504 dar, wobei Impulse die Vorderkanten der Ausgangsgröße des Zählers 503 anzeigen. Die Wellenform 516 veranschaulicht die Ausgangsgröße des Schieberegisters 507, wobei die Impulse der Wellenform 515 um 270 Mikrosekunden verzögert sind. Die Wellenform 517 veranschaulicht die Ausgangsgröße des UND-Gatters 506. Wie man aus einer Betrachtung der Wellenformen 514, 516 und 517 ersieht, tritt ein logischer Eins-Impuls am Ausgang vom UND-Gatter 506 dann auf, wenn die Ausgangsgröße des Schieberegisters 507 sich auf einer logischen Eins und der Ausgang des Zählers 530 auf einer logischen Null befindet. Die Wellenform 518 veranschaulicht die Zeichenfensterausgangsgröße des Fenstergenerators 508, wobei man erkennt, daß die Vorderkanten aufeinanderfolgender Zeichenfenster an den Hinterkanten oder Hinterflanken der Impulse der Wellenform 517 auftreten. Die Wellenformen 519 und 520 veranschaulichen die Ausgangsgrößen der Schieberegister 500 bzw. 502.

709881/1011

Fig. 13a und 13b veranschaulichen im einzelnen in .!or Form eines funktioneilen Blockdiagramms den erfindungsgemäßen Korrelatorfilterzähler 422 und die Fehlerkorrektur- und Entscheidungs-Logikeinheit 437 der Fig. 10.

Vorderkantensignale werden auf Datenkanal 25 vom Datenschieberegister 420 der Fig. 10 empfangen. Die Vorderkantensigndle werden angelegt an den Starteingang eines Acht-Bit-Zän-1irs 530, den Ladeeingang eines Acht-Bit-Pufferregisters 531, den Ladeeingang eines Acht-Bit-Pufferregisters 5 32, den Ladeeingang eines Acht-Bit-Pufferregisters 533, den Starteingang eines Acht-Bit-Zählers 534 und an einen Eingang einer Korrelatorfiltersteuervorrichtung 423. Die Hinterkantensignale vom Register 420 werden über Datenkanal 26 angelegt an den Starteingang eines Acht-Bit-Zählers 535, den Starteingang eines A ht-Bit-Zählers 536, den Ladeeingang eines Acht-Bit-Pufferr^fgisters 537, den Ladeeingang eines Acht-Bit-Pufferregisters 538 und an einen zweiten Eingang von Steuervorrichtung 423.

Eine dezimale Null wird über einen Datenkanal 53Oa an den Eingang von Zähler 530 und den Eingang von Zähler 536 angelegt. Eine dezimale 15 wird über einen Datenkanal 535a an den Eingang von Zähler 535 angelegt und eine minus dezimale 15 wird über einen Datenkanal 534a an den Eingang von Zähler 534 angelegt. Der Dezimalwert 15 entspricht einer geschätzen Strichbraite von 15 Mikrosekunden. Diese Strichbreiten können jedoch von 10 bis 20 Mikrosekunden variieren, und zwar abhängig von der CMC7-Type.

Die Ausgangsgröße des Zählers 530 wird an den Eingang von Pufferregister 531 angelegt und der Ausgang des Pufferregisters 531 ist mit dem Eingang des Pufferregisters 532 und dem I2-Eingang des Multiplexers 429 verbunden. Der Ausgang des Pufferregisters 532 ist mit dem 11-Eingang des Multiplexers 429 verbunden.

709881/1016

ORIGINAL INSPECTED

Die Ausgangsgröße des Zählers 535 ist mit dem Eingang des Pufferregisters 533 verbunden, dessen Ausgang mit dem I3-Eingang des Multiplexers 429 in Verbindung steht . Der Ausgang des Zählers 536 ist mit dem Eingang des Pufferregisters 537 verbunden. Der Ausgang des Pufferregisters 537 liegt am I4-Eingang des Multiplexers 429. Der Ausgang des Zählers 5 34 ist mit dem Eingang des Pufferregisters 538 verbunden, dessen Ausgang am I5-Eingang des Multiplexers 429 liegt.

Vorderkanteninformation wird am D1-Ausgang des Multiplexers 429 geliefert, der zu den I1-Eingängen der Schieberegister 426 und 427 führt. Hinterkanteninformation am D2-Ausgang des Multiplexers wird an die I3-Eingänge der Schieberegister 426 und 427 geliefert.

Die Zähler 53O, 535, 536 und 534 sowie die Pufferregister 5 31, 532, 533, 537 und 538 bilden den Korrelatorfilterzähl-sr 422 der Fig. 1O.

Die I2-Eingänge der Schieberegister 426 und 427 sind mit S:euerkanal 425 verbunden, der von einem Ausgang der Korrelatjrfiltersteuervorrichtung 42 3 wegführt. Die D1-D3-Ausgänge des Registers 426 liegen an den I1-I3-Eingängen eines Multiplexers 539 und die D1-D3-Ausgänge des Registers 427 sind mit den I4-I6-Eingängen des Multiplexers 429 verbunden. Der Clock-Eingang von Schieberegister 426 ist über Leitung 433b mit einem Eingang der Entscheidungssteuervorrichtung 432 verbanden und der Clock-Eingang von Schieberegister 427 ist über Leitung 433a mit einem zweiten Ausgang von Steuervorrichtung 432 verbunden.

In hier beschriebenen bevorzugten Ausführungsbeispiel bescehen die Schieberegister 426 und 427 jeweils aus zwei 6x8 Bit-Schieberegistern und einem Zwischen-8 χ 2-Bit-Schieberegister. Die Vorderkanten- jnd Hinterkanten-Intervalldatenworte werden durch die 8x8 Bit-Register verschoben, und die zwei Daten-Status-Bit-codierten Worte auf Kanal 42T werden durch die 8 χ 2-Bit-Register verschoben.

709881/1018

Die D1- und D3-Ausgänge des Multiplexers 539 sind mit den 11- und I3-Eingängen eines Multiplexers 540 verbunden. Der Wähleingang zum Multiplexer 539 ist mit einer Steuerleitung 435a verbunden, die von einem dritten Ausgang der Steuervorrichtung 432 ausgeht und der Wähleingang zum Multiplexer 540 ist mit einer Steuerleitung 435b mit einer vierten Ausgangsgröße der Steuervorrichtung verbunden. Die D2-Ausgangsgröße des Multiplexers 539 ist über einen Steuerkanal 541 mit einem Eingang einer Steuervorrichtung 4 32 verbunden· Multiplexer 539 und 540 bilden die Ausgangswähleinheit 434 der Fig. 1O.

Die Ausgangsgröße des Multiplexers 540 ist über einen Datenkanal 542 angelegt an den Eingang eines Fehlstrich(balken)-Korrektur-ROMS 543,den Eingang eines Fehlerdetektor-ROMs 544, den Eingang eines Zeichenbreitenakkumulators 545 und den Eingang einer Fehlanpassungsakkumulator-Einheit 546. Die Entscheidungssteuervorrichtung 432 legt ein Einschalt- oder Enable-Signal an Steuerkanal 436 an, der zu den EnabIe-Eingängen von Puffer 547, ROM 544, Akkumulator 545,ein Status- und Entscheidungs-ROM 548 und eine Endintervall-Entscheidungslogikeinheit 549 führt.

Ein Ausgang D1 von ROM 544 ist mit den Eingängen von ECR (error correction request «■ Fehlerkorrektur-Anfrage)-Pufferregister 547 verbunden und der Datenausgang D2 von ROM 544 ist mit dem Dateneingang von Pufferregister 547 verbunden. Der D1-Ausgang von Pufferregister 547 ist mit den ECR-Eingängen von ROM 543 und der Endintervall-Entscheidungslogikeinheit 549 verbunden. Der D2-Datenausgang von Pufferregister 547 steht mit dem I2-Eingang von Logikeinheit 549 in Verbindung. Ferner ist der Ausgang von ROM 543 mit dem 11-Eingang von Logikeinheit 549 verbunden.

Der Ausgang von Akkumulator 545 ist mit dem Dateneingang eines Zeichenbreitenentscheidungs-ROM 550 verbunden, dessen einer Ausgang mit dem Fehlerkorrekturenable(ECN)-Eingang von Logikeinheit 549 verbunden ist. Ein zweiter Ausgang von ROM 550

709881/1011

272859*

ist mit dem Zurückweisungseingang (reject = RJ-Eingang) von ROM 548 verbunden.

Ein Ausgang der Logikeinheit 549 ist mit dem Dateneingang eines Acht-Bit-Entscheidungsschieberegisters 552 verbunden und ein zweiter Ausgang der Logikeinheit 549 liegt über Steuerleitung 553 am Clock-Eingang von Schieberegister 552. Zudem ist ein dritter Ausgang der Logikeinheit 54 9 mit dem Clockeingang eines 2 χ 6-Bit-Entscheidungspuffer-Registers 554 über eine Steuerleitung 555 verbunden.

Der Ausgang des Schieberegisters 552 ist mit dem Eingang eines Entscheidungspufferregisters 554 verbunden. Der D1-Ausgang von Register 554 ist mit dem 11-Eingang eines Entscheidungsmultiplexers 556 verbunden und der D2-Ausgang von Register ist mit dem I2-Eingang von Multiplexer 556 verbunden. Der Wähleingang von Multiplexer 556 ist mit dem D1-Ausgang von ROM verbunden, und der Ausgang des Multiplexers liegt am Eingang eines EBCIDC-Codier-ROM 557. Der Ausgang von ROM 557 ist mit Datenleitungen verbunden, die den Datenkanal 27a der Fig. 10 bilden.

Der Ausgang der Fehlanpassungsakkumulations-Einheit 546 ist mit dem Dateneingang des ROM 548 verbunden, dessen D2-Datenausgang mit Datenkanal 27a bildenden Datenleitungen verbunden ist.

Die ROMs 543, 544, 550, 548 und 557 sowie Pufferregister 547, Akkumulator 545, Fehlanpassungs- und Akkumulator-Einheit 546, Logikeinheit 549 und Schieberegister 552 bilden die Fehlerkorrektur- und Entscheidungs-Einheit 437 der Fig. 10.

709881/1018

Eine Systeni-Clockeinheit 558 liefert ein 1 MHz-Clocksignal auf einer Steuerleitung 559 an die Clockeingänge von Zähler 530, Zähler 535, Zähler 536 und Zähler 534. Die Einheit 558 liefert auch ein 500 KHz-Clocksignal auf einer Steuerleitung 560 an die Clockeingänge von Akkumulator 545, Fehlanpassungsakkumulatoreinheit 546, ROM 548, Logikeinheit 549, Pufferregister 547 und Entscheidungssteuervorrichtung 432.

Beim hier beschriebenen bevorzugten Ausführungsbeispiel besteht die Fehlanpassungsakkumulator-Einheit 546 aus einem Fehlanpassungs-ROM, welches die Fehlanpassungswerte gespeichert enthält, welche das Ausmaß der Fehlanpassung mit einem Bezugszeitintervallbereich enthält. Die Ausgangsgröße des ROM wird in einen Akkumulator eingegeben, um die vom ROM gelieferten Fehlanpassungswerte zu addieren.

*bie ROMs 543, 544, 548, 550 und 555 und das ROM der Einheit 546 besitzen eine Größe von 256 χ 4 Bits. Die Arbeitsweise des Fehlstrich- oder Fehlbalken-Korrektur-ROM 543 kann unter Bezugnahme auf Tabelle I erläutert werden. Ein Acht-Bit-Intervallwort wird an den Eingang von ROM 54 3 angelegt, welches infolgedessen ein Drei-Bit-Wort ausgibt einschließlich eines ID-Logikpegels und eines Multiplizierers. Die entsprechende Ausgangsgröße des Entscheidungsschieberegisters 552 wird unter der Überschrift "Interne Entscheidung" in Tabelle I tabuliert. Wenn somit ein Intervalldaten(ID)-Wort, welches ein Zeitintervall zwischen 0 und 40 MikroSekunden angibt, ROM 543 anandressiert, so wird von dem ROM 543 ein logischer Null-Pegel und Null-Multiplizierer ausgegeben. Ferner addiert die Logikeinheit 549 keinen Extraimpuls dem Clocksignal auf Steuerleitung 553 hinzu. Es wird auch kein Extraclockimpuls dann hinzuaddiert, wenn das ID-Wort ein Zeitintervall zwischen 41 und 5 8 Mikrosekunden anzeigt. Wenn ein ID-Wort ein Zeitintervall zwischen 59 und 65 Mikrosekunden jedoch anzeigt, so wird der laufende Logikpegel der ID-Daten am Ausgang der Logikeinheit 549 um eine Extraclockperiode verlängert. In ähnlicher Weise werden zwei Clockimpulse der Leitung 553 hinzuaddiert und der laufende Intervalldatenlogikpegel wird um zwei Clockperioden erstreckt für ein ID, welches Zeitinter-

709881/1016

- &©■ -

valle zwischen 85 und 95 Mikrosekunden anzeigt. Zudem wird ein Zeitperiodenmultiplizierer von eins für Zeitintervalle zwischen 96 und 105 Mikrosekunden verwendet und ein Multiplizierer von drei wird verwendet für Zeitintervalle zwischen 115 und 125 Mikrosekunden.

	TABELLE I
ID-Worte in Mikrosekunden	ID-Logik
0-40	0
41-58	1
59-65	0
85-95	0
96-105	1
1 15-125	0

Multiplizierer

Interne Entscheidung

0	0	0
0		1
1	0	0,0
2	,0,0
1	1,1
3	,0,0,0

Im ROM 544 sind Fehlerkorrekturanforderungs- und ID-Worte gespeichert. Wenn ein ein Zeitintervall zwischen 0 und 23 Mikrosekunden angebendes ID-Wort ROM 544 anadressiert, so wird ein logischer Eins-Zustand am D1-Ausgang des ROM geliefert und ein logischer Null-Zustand wird am D2-Ausgang geliefert.

Die D1-Ausgangsgröße des ROM 544 ist das Fehlerkorrekturanforderungs-Bit, welches das Fehlstrich-Korrektur-ROM 543 einschaltet. Wenn ein ein Zeitintervall zwischen 2 4 und 30 Mikrosekunden anzeigendes ID-Wort ROM 544 anadressiert, so werden logische Null-Zustände sowohl von den D1- und D2-Ausgängen geliefert. Für ein Zeitintervall zwischen 37 und 43 Mikrosekunden wird ein logischer Eins-Zustand am Di-Ausgang geliefert und ein logischer Null-Zustand wird am D2-Ausgang geliefert. Wenn ein Zeitintervall zwischen 44 und 56 Mikrosekunden angezeigt wird, so wird ein logischer Null-Zustand am D1-Ausgang des ROM geliefert und ein logischer Eins-Zustand wird am D2-Ausgang geliefert. Für Zeitintervalle größer als 56 Mikrosekunden wird ein logischer

709881/1016

Ein^. Zustand am D1-Ausgang des ROM und ein logischer NuIl-Zustand am D2-Ausgang geliefert.

Die Arbeitsweise des ROM der Fehlanpassungsakkumulator-Einheit 546 kann unter Bezugnahme auf Tabelle II verstanden werden. Das Rom der Einheit 546 wird durch ein Acht-Bit-Wort, bestehend aus hexadezimalen Digits oder Ziffern anadressiert. Für jede Adresse von zwei hexadezimalen Ziffern wird eine Vier-Bit-Hexadezimalziffer ausgegeben.

	TABELLE	3 0 0 0	) 0 0 1 4 4	4	II	der ROM-Adresse	8	9	A	B	C	D	E	F
Erste		) ( I j	1 4 A	: c			C	C	C	C	C	C	C	C
Ziffer ler	Zweite	I i	I 4 4 I 4 4	8	Ziffer	7	0	0	0	0	0	0	0	0
ROM-			I 4 4	1		C	A	6	3	1	0	0	0	0
Adresse (	D 1 2 3		I 4 4	0 4		2	0 4 A	1 4 A	2	3 4	4 4	4 4	4 4	4 4
0 <	: c c c		t 4 4 ι Λ Λ	4 4	<	6	% 4 4 Λ	H 4 4	4	4	4	4	4	4
	1 C C A 8		[ 4 A	4	(	0 4 A	4 4	4 4	4	4	4	4	4	4
	2 (	I *				H 4 4 j	4	4	4	4	4	4	4	4
	3 I 4 5 *		( i	4 4	4	4	4	4	4	4	4	4
6 ' 7 * 8 9 i		i I	4	4 M	4 A	4	4	4	4	4	4
A ' B '			4	4	H
C *		4	4 A
D *		4
E *
F '
5 6
: c
S 4
2 3
) 0 i 4 1 Λ
* 4 1 4 I 4 I Λ
I 4 I 4
1 4
I 4
I 4 I A
I 4

Das ROM 548 wird anadressiert durch die Vier-Bit-Ausgangsgröße der Einheit 546 und gibt infolgedessen ein Wählsignal an Multiplexer 556 und ein Statussignal an Kanal 27a ab. Speziell wird die Summe der Vorderkantenfehlanpassungen verglichen mit der Summe der Hinterkantenfehlanpassungen eines Zeichenbildes. Wenn die Vorderkantensumme kleiner ist als

709881/1016

~6V~ 272859Λ

die Hinterkantensumme, so wird der Multiplexer 556 zur Vorderkantenentscheidung ausgewählt. Wenn die Vorderkantensunune gleich oder größer als die Hinterkantensumme ist, so wird jedoch der Multiplexer 556 für die Hinterkantenentscheidung ausgewählt.

Das Zeichenbreitenentscheidungs-ROM 550 gibt einen logischen Eins-Zustand dann ab, wenn ein das ROM anadressierendes Acht-Bit-Wort eine Zeichenbreite zwischen 161 und 249 Mikrosekunden einschließlich angibt. Wenn die Zeichenbreite kleiner als 161 Mikrosekunden oder größer als 249 MikroSekunden ist, so ist jedoch die ROM-Ausgangsgröße ein logischer Null-Zustanci, was eine Zeichenzurückweisung anzeigt.

Das Codier-ROM 557 besteht aus zwei ROM-Chips, wobei jedes durch sechs Intervalldatenworte mit einem CMC7-Zeichen anadressiert wird. Das Muster für jedes der ROM-Chips ist in Tabelle IHa und Tabelle IHb tabuliert. Die Acht-Bit-Ausgangsgröße des ROM 557 ist ein EBCIDC-Code und repräsentiert das identifizierte Zeichen, wobei die ersten vier Bits des Code durch das ROM-Chip mit dem Tabelle IIIa-Muster und die letzten vier Bits durch das ROM-Chip mit dem Tabellelllb-Muster geliefert werden.

709881/1016

- -S3- -

	0	0	2	TABELLE	IHa	5	Ziffer der ROM-Adresse	7	8	9	A	B	5	6	7	8	9	A	B	C	D	•	D	E	F
Erste	0	7	0			7		0	F	7	F	0	0	5	0	0	C	6	0	F	0		0	0	0
Ziffer	0	7	F		Zweite	0	6	0	F	0	0	0	0	0	0	2	0	0	0	0	0	0	0	0
	0	0	F			0	F	0	F	0	0	0	0	0	0	3	0	0	0	0	0	0	0	0
	F	4	0	3	4	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	4	0	4	7	0	4	0	4	4	4	4 A	4	0	0	0	0	0	0	0	4	4	0	4	4
der ROM-	0	F	0	0	F	F	0	0	0	F	H F	0	0	0	0	0	0	0	0	F	0	0	0	0
Adresse	0	7	F	0	F	0	4	0	F	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	0 4	7	0	0	0	F	0	7	0	0	0	0	0	2	0	0	0	0	0	0	0	0	0
1	7 4	4	0 4	4	4	0 4	0	0 4	0 4	0	0	0	3	2	0	0	4	9	0	0 4	0 4	0	0 4	0 4
2	4		4	F	0		0	4	4	4k Jk	4	4	0	0	0	5	0	0	0	4	4	0	4 4	4 . 4
3				0	F		0 4						0	0	0	0	0	0	0		0
4 5 f.		1		0	7		4 4 : nib					Zweite Ziffer der ROM-Adresse	0	0	0	0	0	0	0		α
Ό 7 8	0	0	2	0 4	0 4			4	0	0	0	0	0	0	0	C	0	E	F
9	0	B	0		4 4 TABELLE			0	0	0	0	0	0	0	0	0	0	0	0
A	0	A	8				9	0	0	0	0	0	0	0	0	0	0	0
B C D	0	0	1			4	0	0	0	0	0	0	0	0	0	0	0
E F	7	0	0	3		0		0		0	0
Erste	0	0	0	E		0		0		0	0
Ziffer der ROM-	0	0	0	0		0		0		0	0
Adresse	0	0	0	0		0		0		0	0
0	0	0	0	0		0	0	0	0
1	0	1	0	0	0	0	0	0
2	0	A	8	0	6	0	0	0
3	0	0	8	0	C	0	0	0
4	E	0	0	0	0	0	0	0
5	0	0	0	7	0	0	0	0
6	0	0	0	0	0	0	0	0
7	0	0	0	0	0	0	0	0
8	0		0	0	0	0	0	0
-9			0
A			0
B			0
C		0
D
E
F

709881/1016

Wenn im Betrieb ein positiver Impuls auf Kanal 25 empfangen wird, so wird der Zähler 530 eingeschaltet, um von einer dezimalen Null aus zu zählen, und der Zähler 534 wird eingeschaltet, um von dezimal -15 zu zählen, und zwar zu einem dezimalen Null-Wert hin. Beim Auftreten eines nächsten Vorderkantensignals auf Kanal 25 werden die Inhalte von Zähler in Pufferregister 531 eingeladen, und die Inhalte von Pufferregister 531 werden in Pufferregister 532 eingegeben. Zudem werden die Inhalte von Zähler 535 in Pufferregister 533 eingegeben, und die Zähler 530 und 534 werden wieder gestartet. Beim Auftreten eines Signalimpulses auf Kanal 26 zählt der Zähler 535 von dezimal 15 ab, und der Zähler 536 zählt von dezimal Null an. Beim Auftreten eines nächsten Signals auf Kanal 26 werden die Inhalte von Zähler 536 in Pufferregister 537 eingeladen und die Inhalte von Zähler 534 werden in Pufferregister 538 eingegeben.

Korrelatorfiltersteuervorrichtung 42 3 empfängt die Vorderkanten- und Hinterkanten-Signale auf Leitungen 25 bzw. 26 und die Zeichenfenstersignalausgangsgröße durch Fensterlogikeinheit 421 der Fig. 10. Die Steuervorrichtung 423 zeigt das Auftreten von entweder Zwischenzeichen oder Zwischenzeichenräumen an durch Ausgabe eines Zwei-Bit-Code auf Leitung 425, die zu Schieberegistern 426 und 427 führt. Steuervorrichtung 423 wählt auch Multiplexer 429 für einen der Eingänge 11-15 aus, und zwar abhängig von der Feststellung von fehlenden Kanten, fehlenden Zeichenstrichen und anderer Zeichenbildinformation. Die Steuervorrichtung 423 zeigt ferner das Auftreten einer hinteren Kante eines Zeichenfensters der Steuervorrichtung 432 an, um einen Zeichenentscheidungsprozess einzuleiten.

Unter normalen Betriebsbedingungen, wo den das Zeichenbild formenden Zeichenstrichen keine Vorder oder Hinterkanten fehlen, wird die Ausgangsgröße des Pufferregisters 531 verwendet, um einen Vorderkanten-zu-Vorderkanten-Zählerstand zu liefern und die Ausgangsgröße des Pufferregisters 5 37

709881/1016

wird verwendet, um einen Hinterkanten-zu-Hinterkanten-Zählerstand zu liefern. Wenn eine einzige Hinterkante eines Strichs fehlt, so wählt der Multiplexer 429 zuerst den Ausgang des Pufferregisters 533 und sodann den Ausgang des Pufferregisters 538 unter der Steuerung der Steuervorrichtung 423. Wenn eine einzelne Vorderkante eines Zeichenstrichs fehlt, so ist der Multiplexer 429 zuerst für den Ausgang des Pufferregisters 538 und sodann zum Ausgang des Pufferregisters 533 ausgewählt. Wenn zwei aufeinanderfolgende Hinterkanten fehlen, so ist der Multiplexer 429 für den Ausgang des Pufferregisters 532 ausgewählt. Wenn zwei aufeinanderfolgende Vorderkanten fehlen, so ist der Multiplexer 429 zum Ausgang des Pufferregisters 537 ausgewählt.

Eine Vorderkantenausgangsgröße des Multiplexers 429 ist an einen Eingang von Schieberegister 426 und an einen Eingang von Schieberegister 427 angelegt. Die Hinterkantenausgangsgröße des Multiplexers 429 ist an einen zweiten Eingang von Schieberegister 426 und an einen zweiten Eingang von Schieberegister 427 angelegt. Zudem wird ein Zwei-Bit-Intervalldatenwort von Steuervorrichtung 42 3 an die dritten Eingänge der Schieberegister 426 und 427 angelegt. Die Vorderkanten- und Hinterkanten-Information der ausgewählten Eingänge des Multiplexers 539 sind an die Eingänge eines 2:1-Multiplexers 540 angelegt. Datenstatus-Bit-Information am D2-Ausgang wird jedoch an Steuerleitung 541 angelegt, die zur Steuervorrichtung 432 führt.

Die Entscheidungssteuervorrichtung 4 32 schaltet die Fehlerkorrektur- und Entscheidungs-Einheit 437 ein und legt Wählsteuersignale an die Wähleingänge des Multiplexers 539 und 540 an. Die Intervalldatenausgangsgröße des Multiplexers wird an ROM 544, Akkumulator 545 und Fehlanpassungs-Akkumulatoreinheit 546 angelegt. Wenn sich das angegebene Zeitintervall nicht innerhalb der Systemrichtlinien befindet, wird eine Fehlerkorrekturanforderung durch ROM 544 an 8 χ 2-Bit-Schieberegister 547 ausgegeben. Nach einer Verzögerung von

709881/1016

wird. Logikeinheit 549 liefert auch das von der System-Clockeinheit 5 58 empfangene Clocksignal an den Clock-Eingang von Schieberegister 552, um das Laden der Intervalldaten in das Schieberegister zu steuern. Beim Abtasten eines vollständiqen Zeichens umfaßt das Schieberegister 552 Binär-Codes, die repräsentativ sind für sechs Zwischenzeichenintervalle, einen vorderen Zwischenzeichenraum und einen hinteren Zwischenztiohenraum. Die Binär-Codes werden parallel zum Entscheidungspufferregister 554 übertragen, und zwar unter der Steuerung eines Clocksignals, erzeugt durch Logikeinheit 549 auf einer Steuerleitung 555. Das Clocksignal auf Leitung 555 besteht cius einem Impuls für jeweils acht Impulse auf Steuerleitung 553.

Wenn die Vorderkantenintervall-Datenausgangsgröße des Multi- ! Lexers 539 verarbeitet ist,so wird die Hinterkanten-Intervalleatenausgangsgröße des Multiplexers durch Multiplexer 540 ausgewählt. Sodann wird ein zweiter Zeichen-Code im Entscheicungspufferregister 554 gespeichert. Basierend auf der gesammelten Fehlanpassungsinformation,gespeichert im Akkumulator 546, wählt ROM 548 Multiplexer 556 aus für entweder die Vorderkantenentscheidungscode- oder Hinterkantenentscheidungscode-Ausgangsgrößen des Pufferregisters 554. Die Ausgangsgröße des Multiplexers 556 wird sodann an ein EBCIDC-Codier-ROM 557 geliefert, welches eine codierte Zeichenentscheidung über Kanal 27a an Speicherpuffer 28 der Fig. 10 liefert.

Der Prozess der Entstehung von Zeichenentscheidungen aus der Vorderkanteninformation und der Hinterkanteinformation, der Auswahl einer der beiden Entscheidungen und der Bildung eines EBCIDC-Code aus der ausgewählten Entscheidung dauert 6 4 Mikrosekunden. Jede derartige 64 Mikrosekunden-Periode wrd dann eingeleitet, wenn Kanal 431 auf einen logischen E ns-Pegel übergeht, nachdem ein nächstes Zeichenbild in e_nes der Register 426 und 427 eingegeben ist. Die Vorderkanteninterval!daten werden innerhalb der ersten 16 Clock-

709881/1016

ORIGINAL INSPECTED

8 Takt- oder CJock-Impulsen wird die Fehlerkorrekturanforderung dem ROM 5^3 und der Endintervall-Entscheidungslogikeinheit 549 zugeführt. Wenn eine Fehlerkorrekturanforderung durch Logikeinheit 549 festgestellt wird, so wird der Ausgang von ROM ausgewählt. Wenn jedoch keine Fehlerkorrekturanforderung vorhanden ist, so wird der Ausgang von Schieberegister 547 für den Eingang von Schieberegister 552 ausgewählt. Nach Auswahl von entweder den 11- oder I2-Eingängen sendet die Logikeinheit 549 ein Entscheidung-vollständig-Signal an den DC-Eingang von ROM 548.

Die Intervalldaten auf Kanal 542 werden an das ROM der Fehlanpassungsakkumulatoreinheit 546 angelegt. Wenn eine fehlende Kante oder ein fehlender Zeichenstrich festgestellt werden, so werden die vom ROM ausgesandten Fehlanpassungswerte in einem Akkumulator von Einheit .546 gesammelt und die akkumulierte Ausgangsgröße wird an ROM 548 geliefert, um den Zeichenentscheidungsprozess zu steuern.

Die vom Multiplexer 540 empfangenen Intervalldatenworte werden durch Zeichenbreitenakkumulator 545 summiert, wobei diese Summe sämtliche Zeitintervalle innerhalb einer Zeichenbreite wiedergibt. Der Ausgang des Akkumulators 545 ist mit dem Eingang des Zeichenbreitenentscheidungs-ROM 550 verbunden. Wenn die vom Akkumulator 545 empfangene Zeichenbreiteninformation nicht innerhalb eines bestimmten Bereichs liegt, sendet ROM ein Zurückweisungssignal an Entscheidungs-ROM 548. Wenn die Zeichenbreiteninformation jedoch innerhalb eines bestimmten Bereichs liegt, so sendet das Entscheidungs-ROM 550 einen Fehlerkorrektur-Enable-Code auf einer Steuerleitung 551 aus, die zum Eingang der Endintervall-Logikeinheit 549 führt. Die Logik.einheit 549 fühlt kontinuierlich die Fehlerkorrekturanforderungseingangsgröße ab und bei Feststellung einer Fehlerkorrekturanforderung wird der Ausgang von ROM 543, wie zuvor beschrieben, ausgewählt. Die Ausgangsgröße von ROM 543 wird nicht durch Entscheidungsschieberegister 552 hindurchgeschickt, bis ein Fehlerkorrektur-Enable-Code auf Leitung 551 festgestellt

709801/101*

signale oder innerhalb von 32 Mikrosekunden verarbeitet. Während der ersten 8 der 16 Clocksignale werden die Zeitintervalldaten verarbeitet durch ROM 544, Akkumulator 545 und Fehlanpassungsakkumulator-Einheit 546. Während der zweiten 8 Clocksignale werden die Daten durch ROM 54 3 und Logikeinheit 549 verarbeitet und in Schieberegister 552 eingegeben. Während der nächsten 16 Taktsignale wird die Hinterkanteninformation in einer ähnlichen Weise verarbeitet.

Fig. 14 zeigt eine Zeichenfensterwellenform und eine Vorderkantenwellenform für zwei in einem Informationsfeld auftretende Zeichen.

Wellenform 560 veranschaulicht zwei benachbarte Zt ichenfenster 56Oa und 56Ob,innerhalb derer zwei Magnetfarbenzeichen auf einer Dokumentenoberfläche erscheinen. Die Wellenform 561 veranschaulicht die Vorderkantenimpulse, die das Auftreten von Zeichenstrichen der zwei Zeichen anzeigen. Das Zeichen des Fenster 56Oa besteht aus 7 Zeichenstrichen, während das Zeichen des Fensters 56Ob aus nur 5 Zeichenstrichen besteht. Das im Fenster 56Ob erscheinende Zeichen hat daher zwei fehlende Kanten. Die Vorderkantenimpulse 561a und 561b sind 219 Mikrosekunden voneinander getrennt, und die Impulse 561c und 561d sind um 100 Mikrosekunden getrennt. Ferner sind die Vorderkantenimpulse 561e und 561f um 9o Mikrosekunden voneinander getrennt, während Impuls 561g um 220 Mikrosekunden gegenüber Impuls 561c verzögert ist.

Im hier beschrieben bevorzugten Ausführungsbeispiel ist ein Zeichenfenster annähernd 250 Mikrosekunden breit und ein Zeichenstrich ist annähernd 15 Mikrosekunden breit. Ein CMC7-Zeichen,bestehend aus 7 Zeichenstrichen und 6 Zwischenzeichenintervallen, ist annähernd 220 Mikrosekunden breit. Die Verarbeitung der VordeTkantenwellenform 561 kann unter Bezugnahme auf Tabelle IV verstanden werden.

709881/1016

1728594

TABELLE

IV

Schieberegister 426

CMC 7

Ausgang

EBECIDC

ID-

Adresse DSB ID Entschei- Zei-

dung chen

Bits

Code

0	O	1	255	LIS
1	1	1	30	0
2	1	1	30	0
3	1	1	52	1
4	1	1	48	1
5	1	1	31	0
6	1	1	29	0
7	1	O	1OO	TIS

0 0 0 0

Schieberegister 427

Adresse

DSB ID

ID-Entscheidung

0	0	1	1OO	LIS
1	1	1	29	0
2	1	1	51	1
3	1	1	90
4	1	1	5O	1
5	1	O	80	TIS
6	0	O	—	—
7	0	O	__	—

Spezial

0 1 1

J_ 1 0 1 1

Wie man aus der Tabelle IV erkennt, wo die Inhalte der Schieberegister 426 und 427 der Fig. 13 tabuliert sind, hat die Adresse Null jedes Registers darinnen gespeichert eine logische Null, einen Datenstatus-Bit-Code und ein Intervalldatenwort,

709881/1016

- 6Θ--

welches den Zeichenraum angibt, der den Zeichen innerhalb der Fenster 56Oa und 56Ob vorausgeht. Aus Gründen der Darstellung erscheint im Fenster 56Oa eine CMC7-numerische-Null und für die Zahl repräsentative Daten sind in Schieberegister 426 gespeichert. Ferner tritt im Fenster 56Ob ein CMC7-Spezialzeichen B auf, und zu dem Zeichen gehörigen Daten sind im Schieberegister 427 gespeichert.

Das ID-Wort an der Adresse Null des Registers 426 zeigt ferner an, daß die Zahl Null das erste im Informationsfeld auftretende Zeichen ist und repräsentiert daher einen vollen Zählerstand eines Acht-Bit-Zählers. Ferner zeigt der Status-Bit-Logikcode O1 an, daß der 255 Mikrosekunden-Zwischenzeichenraum ein vorderer Zwischenzeichenraum bezüglich der Zahl Null ist. Die Datenstatus-Bit-Codes der Adressen 1-6 zeigen Zwischenzeichenräume an, und Adresse 7 zeigt einen 100 Mikrosekunden hinteren Zwischenzeichenraum an. Die Ausgangsgröße der Endintervallentscheidungs-Logikeinheit 549 ist unter der ID-Entscheidungsspalte dargestellt, welche eine Intervalldatenwortfolge entsprechend einer CMC7-Zahl Null zeigt. Die Zahl Null wird nach Umwandlung in einen EBCIDC-Code durch den Code FO repräsentiert.

Die Adresse Drei des Registers 427 ergibt die Operation des Fehlstrich- oder Fehlbalken-Korrektur-ROM 543 bei Feststellung der fehlenden Kanten wieder. ROM 543 sieht zusätzlich zwei Zeitintervalle vom logischen Pegel Null vor, um sechs Zwischenzeichenräume für ein CMC7-Zeichen vorzusehen. Die ID-Entscheidungsspalte zeigt eine ID-Wortfolge, welche ein CMC7-Spezialzeichen B darstellt. Nach Codierung eines solchen Zeichens wird der EBCIDC-Code 7B gebildet.

Fig. 15 ist ein funktionelles Blockdiagramm der erfindungsmäßen Korrelatorfiltersteuervorrichtung 423 der Fig. 10.

Vorderkanten- und Hinterkante-Signale werden an Datenkanäle 25 bzw. 26 angelegt, die zu den 11- bzw. I2-Eingängen einer

709881/1016

Lade-Enable-Logikeinheit 570 führen. Kanal 25 ist ebenfalls mit dem D-Eingang eines Fehlkantendetektors 571, dem Rückstelleingang eines Flip-Flops 572 und dem Einstell- oder Setzeingang eines Flip-Flops 573 verbunden. Der Kanal 26 ist ferner mit dem Setz- oder Einstelleingang von Flip-Flop 572, dem Rückstell- oder Rücksetzeingang von Flip-Flop 573, dem B-Eingang von Detektor 571 und dem I2-Eingang der Lade-Enable-Logikeinheit 570 verbunden.

Ein Zeichenfensterimpuls auf Datenkanal 23 wird an den Starteingang eines Vier-Bit-Strichzählers 574 angelegt. Die Q1-Q4-Ausgänge des Zählers 574 werden an die A-D-Eingänge eines Codierers 575 angelegt, dessen Q-Ausgang an Kanal 425 liegt, der zu den I2-Eingängen von Schieberegistern 426 und 427 der Fig. 13 führt. Der Q4-Ausgang des Zählers 574 ist ebenfalls an den ST1 (Start 1)-Eingang eines Impulsgenerators 576 angelegt.

Der ST2-Eingang von Impulsgenerator 576 ist mit dem Clockeingang von Zähler 574 und mit dem Q2-Ausgang von Logikeinheit 570 verbunden. Der Enable-Eingang von Generator 576 ist mit dem Kanal 2 3 und mit dem Starteingang von Zähler 574 verbunden. Der Ausgang des Generators 576 liegt am Clockeingang eines Flip-Flops 577 und an einer Datenleitung 431d des Datenkanals 431. Der Q-Ausgang des Flip-Flops 577 ist mit dem D-Eingang des Flip-Flops verbunden und der Q-Ausgang liegt an Datenleitung 431c des Datenkanals 431.

Der Q-Ausgang des Flip-Flops 573 ist mit dem Α-Eingang von Detektor 571 verbunden und der Q-Ausgang des Flip-Flops 572 liegt am C-Eingang des Detektors. Der Q1-Ausgang des Detektors 571 ist mit dem I3-Eingang der Logikeinheit 570 und dem D-Eingang eines Codierers 578 verbunden. Der Q2-Ausgang des Detektors 571 ist mit dem I4-Eingang von Logikeinheit und dem C-Eingang von Codierer 578 verbunden. Der Q-Ausgang des Codierers 578 ist mit dem Steuerkanal 428 verbunden, der zum Wähleingang von Multiplexer 429 der Fig. 13 führt.

709881/1016

Der Q1-Ausgang der Logike;.nheit 570 steht ebenfalls mit Datenleitung 431a und mit dem B-Eingang des Codierers 578 in Verbindung. Der Q2-Ausgang der Logikeinheit 570 ist mit Datenleitung 431b und mit dem Α-Eingang des Codierers 578 verbunden.

Im Betrieb wird der Strichzähler 574 durch die Vorderkante eines Zeichenfensterimpulses auf Leitung 23 in Gang gesetzt. Daraufhin zählt der Zähler die Anzahl der Balken- oder Zeichenstriche, die - wie definiert - durch einen Vorderkantenimpuls auf Kanal 25 gefolgt von einem Hinterkantenimpuls auf Kanal 26 auftreten. Wo jedoch eine Hinterkante fehlt, wird ein Balken oder Strich gezählt, wenn zwei aufeinanderfolgende Vorderkantenimpulse auftreten.Wenn ferner ein Vorderkantenimpuls fehlt, so wird ein Balken oder Strich gezählt, wenn zwei Hirterkantenimpulse aufeinanderfolgend auftreten. Wenn Kanal 23 am Starteingang des Zählers 574 niedrig liegt, ist die Codiererausgangsyröße eine logische 01, um einen vorausgegangenen Zwischenzeichenraum anzuzeigen. Wenn das Zeichenfenstersignal auf einen logischen Eins-Pegel übergeht, so liefert dei Codierer 575 weiterhin einen logischen O1-Code,bis ein erster Zeichenstrich festgestellt ist, wie dies durch ein Voiderkanten- oder Hinterkanten-Signal auf Kanälen 25 bzw. 26 angezeigt ist. Daraufhin ist die Codiererausgangsgröße eine lcK'iscne 11, uii Zwischenzeichenräume anzuzeigen, bis eine der zwei Bedingungen auftritt. Wenn die Hinterkante eines Zeichenfensterimpulses durch Detektor 571 festgestellt wird oder wenn ein Zählerstand 7 an den Q1-0.3-Ausgängen des Zählers 574 angezeigt wird, wird die Ausgangsgröße des Codierers 575 eine logische 10, um einen nacheilenden oder hinteren Zwischonzeichenraum anzuzeigen. Somit schafft der Zählerstand-Acht-Decode eine Sicherheitsmaßnahme, um nicht mehr als 7 Zeichenstriche innerhalb eines Zeichenfensters anzunehmen. Zusätzliche Zeichenstriche können durch Farbpunkte oder Überdruckbedingungen hervorgerufen werden.

Der Q4-Ausgang des Zählers 574 ist (vgl. Fig. 15) ebenfalls an Impulsgenerator 576 zum Takten von Flip-Flop 577 angelegt und um auf Leitung 431d anzuzeigen, daß eine Zeichenentscheidung angefordert ist. Der Impulsgenerator 576 wird durch einen

709881/1016

Niedrig-auf-Hoch-Ubergang auf Datenkanal 23 enabled, was das Auftreten eines Zeichenfensters anzeigt. Daraufhin gibt der Impulsgenerator einen Einzelimpuls auf Leitung 4 31d ab, wenn sowohl der Q2-Ausgang der Enable-Logikeinheit 570 als auch der Q4-Ausgang des Strichzählers 574 sich in den logischen Eins-Zuständen befinden. Flip-Flop 577 wird dadurch getaktet, um die Selektion der Schieberegister 426 und 427 durch Multiplexer 539 der Fig. 13 zu steuern. Wenn kein Impuls abgefühlt wird entweder an den ST1- oder ST2-Eingängen innerhalb 255 Mikrosekunden nach dem Auftreten eines Niedrig-zu-Hoch-Zustandes auf Datenkanal 23, wird ein Impuls auf Datenleitung 431d abgegeben, um eine Zeit-Aus-Bedingung anzuzeigen, wo keine folgenden Zeichenfenster festgestellt werden.

Die Flip-Flops 572 und 573 werden abwechselnd eingestellt und rückgestellt durch das Aufti Len von Vorderkanten- und Hinterkantensignalen auf Kanälen 25 bzw. 26. Die Flip-Flop-Ausgangsgrößen und die Kanäle 25 und 26 werden durch Fehlkantendetektor 571 abgefühlt, um entweder eine fehlende Vorderkante oder eine fehlende Hinterkante festzustellen. Wenn eine fehlende Vorderkante durch das Auftreten von zwei aufeinanderfolgenden Hinterkanten festgestellt wird, so geht der Q1-Ausgang des Selektors 571 auf eine logische Eins über, die an Logikeinheit 57O und Codierer 578 angelegt ist. Wenn zwei Vorderkanten ohne eine dazwischen liegende Hinterkante auftreten, so wird eine fehlende Hinterkante durch einen logischen Eins-Zustand am Q2-Ausgang des Detektors 571 angelegt, der auch an Logikeinheit 570 und Codierer 578 liegt.

Die Lade-Enable-Logikeinheit 570 fühlt die Q1- und Q2-Ausgänge des Detektors 571 und Kanäle 25, 26 ab. Wenn keine Vorderkanten oder Hinterkanten fehlen, so werden die Signale auf Kanälen 25 und 26 durch Einheit 570 zu Ausgängen Q1 bzw. Q2 geleitet. Wenn jedoch die Vorderkanten- oder Hinterkanten· Impulse fehlen, so liefert die Logikeinheit 570 Impulse, um

709881/1016

eine Korrektur für die fehlenden Kantenimpulse zu schaffen. Somit arbeitet die Logikeinheit 570, um Vorderkanten- oder Hinterkanten-Impulse auf Leitungen 431a und 431b zu liefern. Die Q1- und Q2-Ausgänge von Einheit 570 liegen an der Entscheidungssteuervorrichtung 432, die daraus Taktsignale erzeugt, um die Schieberegister 426 und 427 zu betätigen.

Fig. 16 zeigt ein Zeitsteuer- und Ausgangs-Wellenformdiagramm, weiches die Arbeitsweise des Systems der Fig. 15 erläutert.

Die Wellenform 580 veranschaulicht ein Zeichenfenstersignal auf Kanal 23, welches an den Starteingang des Zählers 574 angelegt ist. Wellenform 581 zeigt vom Kanal 25 geführte Vorderkantensignale, und Wellenform 582 veranschaulicht vom Kanal 26 geführte Hinterkantensignale. Die Wellenform 582 besitzt eine fehlende hintere Kante, wie dies durch gestrichelte Linien bei 582a angedeutet ist. Die Wellenform 583 veranschaulicht ein fehlendes Hinterkantensignal am Q2-Ausgang des Detektors 571 infolge der Wellenformen 581 und 582. Ein Impuls 583 wird infolge der Feststellung von zwei Vorderkantenimpulsen 581a und 581b der Wellenformen 581 erzeugt, und zwar ohne Feststellung eines dazwischenliegenden Hinterkantenimpulses in Wellenform 582. Der Impuls 583a besitzt eine Vorderkante, die an der Vorderkante des Impulses 581b auftritt, und eine Hinterkante, die an der Vorderkante des nächstfolgenden Hinterkantenimpulses 582b auftritt.

Die Wellenform 584 veranschaulicht die Q1-Ausgangsgröße der Lade-Enable-Logikeinheit 570 infolge von Wellenform 580-583, wobei ein Impuls 584a dem Hinterkantensignal angelegt an Datenleitung 431b hinzuaddiert wird. Wellenform 585 veranschaulicht die Q4-Ausgangsgröße des Zählers 574, wobei ein Impuls beim Auftreten von acht Vorderkanten- oder acht Hinterkantenimpulsen erzeugt wird, nachdem die Vorderkante eines Zeichenfensters abgefühlt ist. Die Wellenform 586 veranschaulicht das Entscheidungsanforderungssignal, angelegt durch Impulsgenerator 576 an Datenleitung 431b. Die Wellenform 587 veranschaulicht die Q-Ausgangsgröße des Flip-Flops 577, die an Datenleitung 431c angelegt wird.

709881/1016

Tt

Fig. 17 ist ein funktionelles Blockdiagramm der erfindungsgemäßen Entscheidungssteuervorrichtung 432 der Fig. 13.

Die Datenstatus-Bit-Ausgangsgröße D2 des Multiplexers 539 wird an den zu den A- und B-Eingängen eines Decoders 590 führenden Kanal 541 angelegt, wo binärcodierte Worte auf Kanal 541 decodiert werden. Ein Daten-Enable-Signal wird am Q1-Ausgang des Decoders 590 geliefert, ein Vorder-Zwischenzeichen-Raum-Signal wird am Q2-Ausgang geliefert und ein hinteres Zwischenzeichen-Raum-Signal wird am Q3-Ausgang geliefert. Der Q1-Ausgang des Decoders 590 ist mit einer Steuerleitung 551a des Steuerkanals 551 verbunden und der Q2-Ausgang ist mit dem Α-Eingang eines Codierers 591 verbunden. Der Q3-Ausgang des Decodierers 590 ist mit dem B-Eingang des Codierers 591 verbunden.

Der Q1-Ausgang des Codierers 591 ist mit einer Steuerleitung 551b von Steuerkanal 551 verbunden, und die Q2-Ausgangsgröße liegt an Steuerleitung 435b. Der Q3-Ausgang des Codierers 591 ist mit dem Rückstelleingang eines Flip-Flops 592 verbunden, dessen Einstelleingang mit Steuerleitung 431d des Steuerkanals 431 verbunden ist. Der Q-Ausgang des Flip-Flops 592 ist mit dem C-Eingang des Codierers 591 und mit dem SEL2-Eingang eines Multiplexers 593 verbunden.

Der Α-Eingang des Multiplexers 593 steht über eine Steuerleitung 594 mit dem 500 KHz-Ausgang der System-Clock- oder Takteinheit 558 der Fig. 13 in Verbindung. Der B-Eingang des Multiplexers 593 steht mit einer Steuerleitung 431a in Verbindung und der C-Eingang ist mit einer Steuerleitung 431b von Steuerkanal 431 verbunden. Der SEL1-Eingang zum Multiplexer 593 ist mit Steuerleitung 431c des Kanals 431 verbunden, die zu einem Ausgang der Korrelatorfiltersteuervorrichtung 42 3 führt,und der erwähnte Eingang ist ferner über einen Inverter 595 mit einem Steuerkanal 596 verbunden, der zu einem Rezirkulations-Enable-Eingang von Register 426 führt. Der Ausgang von Inverter 595 ist ebenfalls über einen Inverter 597 mit einem Rezirkulations-Enable-Eingang von Register 427 und mit einer Steuerleituntj 598 verbunden, welche zum Wähle ngang von Multiplexer

709881/1016

der Fig. 13 führt. Die Q1- und Q2-Ausgänge des Multiplexers 593 sind mit Steuerleitungen 433a verbunden, welche zum Taktoder Clockeingang von Schieberegister 42 7 führen, und die Q3- und Q4-Ausgänge des Multiplexers 593 stehen mit Steuerleitungen 433b in Verbindung, die zum Takt- oder Clockeingang von Schieberegister 426 führen. Im Betrieb steuert das erfindungsgemäße System der Fig. 17 den Logikentscheidungsprozess der Fehlerfeststeil- und Entscheidungseinheit 437 der Fig. 10. Bei Empfang eines Entscheidungsanforderungssignals von der Korrelatorfiltersteuervorrichtung 423 auf Leitung 431d wird Flip-Flop 592 eingestellt (gesetzt) und die Q-Ausgangsgröße des Flip-Flops geht auf einen logischen Eins-Zustand über. Wenn der SEL1-Eingang des Multiplexers 593 sich auf einem logischen Null-Zustand befindet, wenn der SE12-Eingang sich auf einem logischen Eins-Zustand befindet, so wird der 500 KHz Takt auf Leitung 594 an die Q1- und Q2-Ausgänge von Multiplexer 593 angelegt und die Signale auf Leitungen 431a und 431b werden an die Q3- bzw. Q4-Ausgänge angelegt. Wenn sich der SEL1-Eingang auf einem logischen Eins-Pegel während der Periode befindet, wo der SEL2-Eingang sich auf einem logischen Eins-Pegel befindet, so wird der 500 KHz Takt auf Leitung 594 an die Q3- und Q4-Ausgänge angelegt. Die Signale auf Leitungen 431a und 431b werden jedoch an die Q1- bzw. Q2-Ausgänge angelegt. Wenn der SEL1-Eingang sich in einem logischen Null-Zustand befindet, so ist das 500 KHz-Taktsignal auf Leitung 594 blockiert. Die Signale auf Leitungen 431a und 431b werden jedoch an die Q3- bzw. Q4-Ausgänge angelegt. Leitungen 433a führen das Taktsignal für das Schieberegister 427 der Fig. 13, und Leitungen 433b führen das Taktsignal für das Schieberegister 426.

Der Decoder 590 empfängt binärcodierte Intervalldatenworte auf Kanal 541 an den A- und B-Eingängen und liefert ein Einable-Datensirjnal am Q1-Ausgang zur Steuerung des Zeichenentscheidungsprozesses, wie in Fig. 13 gezeigt. Zudem wird ein Vorder-Zwjschenzeichen-Raum-Signal am Q2-Ausgang vorgesehen und ein Hinter-Zwischenzeichen-Kaum-Signal wird am

709881/1018

Q3-Ausgang geliefert.

Der Codierer 591 ist dann aktiviert, wenn der C-Eingang des Codierers auf einen logischen Eins-Pegel übergeht. Der Codierer fühlt die Q2- und Q3-Ausgänge des Decodierers 59O und den Q-Ausgang von Flip-Flop 592 ab, um ein Fehlerfeststell-Enable-Signal auf Leitung 551b vorzusehen, um den Fehlerfeststellprozess zu ermöglichen, wo fehlende Zeichenstriche festgestellt werden. Zudem wird ein Hinterkantenwählsignal am Q2-Ausgang des Codierers 591 vorgesehen, um Multiplexer 540 zu steuern und ein Rückstellsignal wird am Q3-Ausgang des Rückstell-Flop-Flops 592 vorgesehen. Wenn der C-Eingang des Codierers 591 von einer logischen Null auf eine logische Eins übergeht, geht der Q1-Ausgang auf eine logische Eins über, und zwar unabhängig vom logischen Zustand der A- und B-Eingänge. Wenn der B-Eingang des Codierers 591 von einer logischen Null auf eine logische Eins übergeht, so wird der Q1-Ausgang auf ein logisches Null-Niveau rückgestellt. Beim Auftreten einer Hinterkante bei einem zweiten auftretenden Impuls am B-Eingang des Codierers geht der Q2-Ausgang des Codierers auf ein logisches Eins-Niveau über. Wenn ferner der Q2 Ausgang des Codierers 591 von einer logischen Null auf ein logisches T^ins-Niveau übergeht, so geht der Q1-Ausgang auf. ein logisches Eins-Niveau über. Ferner stellt ein dritter auttretender Impuls am Α-Eingang des Codierers den Q1-Ausgang zurück. Ferner erscheint ein logischer Eins-Impuls am Q3-Ausgang des Codierers 591 beim Auftreten der hinteren Kante des vierten auftretenden Impulses am B-Eingang des Codierers.

Fig. 18 zeigt ein Zeitsteuer- und Ausgangswellenformdiagramm der Arbeitsweise des erfindungsgemäßen Systems der Fig. 13.

Wellenform 600 veranschaulicht einen Entscheidungsanforderungs- impuls, der auf Leitung 431 der Fig. 17 auftritt. Die Ausgangs größe des Flip-Flops 592 infolge von Wellenform 600 ist durch Wellenform 601 dargestellt. Der Impuls 601a der Wellenform

709881/101$

272859A

601 wählt den 500 KHz Takt oder Clock durch Wellenform 602 an den Q1- und Q2-Ausgängen des Multiplexers 593 aus. Wie zuvor beschrieben, kann der Selektionscode an den SEL1-und SEL2-Eingängen des Multiplexers 593 ebenfalls das Clocksignal für die Q3- und Q4-Ausgänge des Multiplexers auswählen.

Wellenform 603 veranschaulicht eine am Q1-Ausgang des Decodierers 590 auftretende Wellenform und Wellenform 604 veranschaulicht eine Wellenform, die am Q2-Ausgang auftritt. Zudem zeigt die Wellenform 605 eine am Q3-Ausgang des Decodierers 590 auftretende Wellenform.

Die Wellenform 606 und die Wellenform 607 veranschaulichen die Q2- bzw. Qi-Ausgänge des Codierers 591. Wellenform 608 veranschaulicht die Q3-Ausgangsgröße des Codierers 591, geliefert zum Rückstelleingang des Flip-Flop 592.

Wellenform 609 - vgl. Fig. 13 - veranschaulicht das auf Leitung 553 am Ausgang der Endintervall-Entscheidungslogikeinheit 549 auftretende Clocksignal. Ferner veranschaulicht die Wellenform 610 das Endintervalldatensignal, geliefert an den Dateneingang des Acht-Bit-Schieberegisters 552. Die Wellenform 611 veranschaulicht das Fehlerkorrekturanforderungssignal, erzeugt durch das Fehlerfeststell-ROM 544 der Fig. 13. Wellenform 612 veranschaulicht das Clocksignal auf Leitung 555, die von Endintervallentscheidungs-Logikeinheit 549 zum Entscheidungspufferregister 554 führt. Wellenform 613 veranschaulicht das Entscheidungswähl- oder Entscheidungsselektions-Signal, geliefert am D1-Ausgang des ROM 548. Wellenform 614 zeigt einen Ausgang-Fertig-Impuls,der durch Entscheidungssteuervorrichtung 432 erzeugt wird und an darauffolgende Systeme geliefert wird beim Auftreten einer Hinterkante eines zweiten auftretenden Impulses der Wellenform 612.

Die ersten 16 Impulse der Wellenform 602 definieren die Periode, während welcher die Vorderkanteninformation durch das beschriebene Lesesystem verarbeitet wird, und die zweiten 16

709881/1011

Impulse definieren die Periode, während welcher die Hinterkanteninformation verarbeitet wird. Die durch die 32 Impulse der Wellenform 602 definierte 64 Mikrosekunden-Periode ist in vier Zeitperioden von 16 Impulsen unterteilt, und zwar jede definiert durch Zeitintervalle 6O7a-6O7d der Wellenform 607. Während der Zeitintervalle 607a und 607c erfolgt ein Fehlerfeststellprozess, wo fehlende Zeichenstriche festgestellt werden. Während der Zeitintervalle 607b und 6O7d erfolgt der End-Entscheidungsprozess.

Während der durch die 16 Impulse der Wellenform 607 definierten Zeitperiode werden die vom Multiplexer 540 der Fig. 13 ausgegebenen Intervalldatenworte zweimal verarbeitet, und zwar einmal während des Fehlerfeststellverfahrens, bei dem fehlende Striche oder Balken eines Zeichenbildes festgestellt werden, und einmal während des End-EntscheidungsVerfahrens, während welchem der Zeichencode gebildet wird. Wellenform repräsentiert die Folge von logischen Null- und logischen Eins-Pegeln, angegeben durch die Intervalldatenworte, verarbeitet während 16 Clockimpulsen der Wellenform 602. Wenn ein Intervalldatenwort einen Zwischenzeichenraum von 24 bis 36 Mikrosekunden darstellt, so wird insbesondere eine logische Null in Wellenform 610 angezeigt. Wenn das Intervalldatenwort einen Zwischenzeichenraum von 44-56 Mikrosekunden Breite anzeigt, wird eine logische Eins angezeigt. Die Folge von logischen Null- und logischen Eins-Pegeln,veranschaulicht durch Wellenform 610, identifiziert eine Nummer Null in der CMC7-Schrift oder -Type.

Durch Betrachtung der Wellenform 602, 605 und 606 erkennt man ferner, daß Wellenform 606 von einer logischen Null auf eine logische Eins beim Auftreten der Hinterkante oder Hinterflanke des Impulses 602a der Wellenform 602 übergeht. Somit werden die ersten 16 Impulse der Wellenform 602 und die zweiten 16 Impulse in der Wellenform in Vorderkanten- und Hinterkanten-Verarbeitungsperioden durch Wellenform 606 unterteilt.

709881/1016

Die Wellenform 609 veranschaulicht ferner die Schieberegister-Clocksignale mit acht Impulsbursts, die während der zweiten Hälfte sowohl der Vorderkanten- als auch Hinterkanten-Zeitperioden auftreten. Während des Auftretens eines Acht-Pulsbursts werden die Daten der Wellen 610 in die Schieberegister 426 und 427 übertragen.

709881/1018

Leerseite

Claims (15)

1. Patentansprüche

   ^T\ .J Zeichenerkennungssystein zum Lesen von Strich-Raum-codierten Zeichen, die mit magnetischer Farbe auf eine Dokumentenoberfläche gedruckt sind, wobei das Lesen während des Vorbeiführens des Dokuments an einer Lesestation erfolgt, gekennzeichnet durch

   a) Magnetabfühlmittel (13) zum Abtasten eines Zeichens und zum Bilden von bipolaren Fühleransprechgrößen, welche den Durchgang von vorderen und hinteren Kanten aus Magnetmaterial auf der Oberfläche anzeigen;

   b) Analogverarbeitungs- oder Prozessor-Mittel (15) in elektrischer Verbindung mit den magnetischen Abfühlmitteln zur Bildung normalisierter Vorderkanten- und Hinterkanten-Wellenformen aus den bipolaren Fühleransprechgrößen;

   c) Kantenfeststeil- und Digitier-Mittel zur Feststellung eines Zeichenstriches aus den Vorderkanten- und Hinterkanten-Wellenformen und zur Erzeugung von digitalen Vorderkanten- und Hinterkantensignalen ;

   d) Entschrägungs-Logikmittel zum Empfang der Vorderkanten- und Hinterkanten-Digitalsignale von den Kantenfeststellmitteln zur Vereinigung doppelter Kantensignale, hervorgerufen durch irgendeine schräge Abtastung des Zeichens;

   e) sich in elektrischer Verbindung mit den Entschrägungslogikmitteln befindliche Mittel zur Feststellung und zur Reparatur
   fehlender Zeichenstrichkanten und fehlender Zeichenstriche aus den Vorderkanten- und Hinterkanten-Digitalsignalen und

   f) Zeichenerkennungsmittel, welche korrigierte Vorderkanten-
   und Hinterkanten-Digitalsignale von den Fehlerkorrekturmitteln empfangen, um das Zeichen zu identifizieren.
2. 2. System nach Anspruch 1, dadurch gekennzeichnet, daß die

   Analog-Verarbeitungsmittel folgendes aufweisen:

   a) Bessel-Filtermittel in elektrischer Verbindung mit den mag-

   709881/1016

   ORIGINAL INSPECTED

   netischen Abfühlmitteln zur Eliminierung von Hochfrequenzrauschen;

   b) Absolutwertverstärkermittel in elektrischer Verbindung mit den Bessel-Filtermitteln zur Verstärkung der bipolaren Fühlerar: sprechgrößen und zur Bildung von Vorderkanten- und Hinterkantensignalen daraus;

   c) erste Addiermittel in elektrischer Verbindung mit den Absolutwertverstärkermitteln zum Summieren der Vorderkantensignale zur Bildung einer zusammengesetzten Vorderkantenwellenform;

   d) zweite Addiermittel in elektrischer Verbindung mit den Absolutwertverstärkermitteln zum Summieren der Hinterkantensignale zur Bildung einer zusammengesetzten Hinterkanten-Wellenform und

   e) Normalisiermittel, die die zusammengesetzte Vorderkanten-Wellenform und die zusammengesetzte Hinterkantenwellenform verarbeiten, um die erwähnten Vorderkanten- und Hinterkanten-Wellenformen zu erzeugen.
3. 3. System nach Anspruch 1 und/oder 2, dadurch gekennzeichnet, daß die Kantenfeststellmittel folgendes aufweisen:

   a) Spitzenfeststellmittel, welche auf die Analogverarbeitungsmittel ansprechen, um genau das Auftreten einer Wellenformspitze in den Vorderkanten- und Hinterkanten-Wellenformen anzuzeigen;

   b) Pegelfeststellmittel, welche auf die Analogverarbeitungsmittel ansprechen, um eine Bezugsimpulsbreite zu bilden;

   c) Vergleichsmittel, welche auf die Analogverarbeitungsmittel ansprechen, um die Vorderkanten- und die Hinterkanten-Wellenformen zu digitieren, d.h. in digitale Größen umzuwandeln, und

   d) Impulsbreiten-Diskriminatormittel in elektrischer Verbindung mit den Spitzenfeststellmitteln, wobei die Pegelfeststellmittel und die Vergleichsmittel zur Eliminierung von Impulsen aus den Vergleichsmitteln eine Breite kleiner als die Bezugsimpulsbreite besitzen.
4. 4. System nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 3, dadurch gekennzeichnet, daß die Entschrägungs-Logikmittel folgendes aufweisen:

   709881/1016

   3 272859*

   a) Verzögerungsmittel in elektrischer Verbindung mit den

   .Impulsbreiten-Diskriminatormitteln, um den Vorderkanten- und Hinterkanten-Digitalsignalen eine Verzögerung aufzuprägen äquivalent zu einer Zeitperiode, innerhalb" der doppelte Kantensignale auftreten können;

   b) Zählermittel in elektrischer Verbindung mit den Impulsbreiten-Diskriminatormitteln zum Zählen des Zeitintervalls zwischen den doppelten Kantensignalen;

   c) Schieberegistermittel in elektrischer Verbindung mit den Verzögerungsmitteln zur Erzeugung von zusätzlichen Verzögerungsinkrementen, die an die ersten und zweiten doppelten Kantensignale angelegt werden;

   d) Multiplexermittel zum Empfang der Ausgangsgrößen der Schieberegistermittel zur Auswahl eines der Verzögerungsinkremente;

   e) Divisionsmittel, die auf die Zählermittel ansprechen, um die Arbeitsweise der Multiplexermittel zu steuern und

   f) Rückstell-Logikmittel, die auf die Ausgangsgröße der Multiplexermittel ansprechen, um ein zweites der doppelten Kantensignale von den Vorderkanten- und den Rückkanten-Digitalsignalen zu eliminieren.
5. 5. Magnetfarbenzeichenerkennungssystem zum Lesen von strichkodierten Zeichen, gekennzeichnet durch

   a) magnetische Abfühlmittel zum Abtasten eines Zeichens zur Bildung bipolarer Fühleransprechgrößen;

   b) Analogverarbeitungsmittel oder Prozessormittel in elektrischer Verbindung mit den magnetischen Abfühlmitteln zur Bildung normalisierter Vorderkanten- und Hinterkanten-Wellenformen aus den Fühleransprechgrößen;

   c) Kantenfeststellmittel zur Aufnahme der Vorderkanten und Hinterkanten-Wellenformen zur Feststellung eines Zeichenstrichsignals;

   d) Entschrägungslogikmittel zur Aufnahme digitalisierter Vorderkanten- und Hinterkanten-Zeichenstrichsignale von den Kantenfeststellmitteln zur Vereinigung benachbarter Impulse, die in einer Zeitperiode auftreten, die kleiner ist als die zeitliche Trennung von zwei aufeinanderfolgenden Vorderkanten oder zwei

   709881/1016

   H 272859*

   aufeinanderfolgenden Hinterkanten des Zeichens;

   e) Horizontallage-Logikmittel in elektrischer Verbindung mit den Entschrägungslogikmitteln zum Signalisieren des Vorhandenseins des Zeichens;

   f) Fehlerkorrekturmittel, die auf die Horizontallage-Logikmittel ansprechen, um fehlende Zeichenstrichkanten und fehlende Zeichenstriche in den Vorderkanten- und Hinterkanten-Zeichenstrichsignalen zu reparieren;

   g) Erkennungsmittel in elektrischer Verbindung mit den Fehlerkorrekturmitteln zur Identifizierung des Zeichens aus korrigierten Vorderkanten- und Hinterkanten-Zeichenstrichsignalen; h) Mustersimulatormittel, welche auf externe Anregungen ansprechen, um bekannte Zeichenmusterwellenformen zu liefern und i) Eingangswählmittel, welche auf die Mustersimulatormittel ansprechen, um die bipolaren Fühleransprechgrößen und die Zeichenmusterwellenformen" zu den analogen Verarbeitungsmitteln zu leiten.
6. 6. System nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 5, dadurch gekennzeichnet, daß die Mustersimulatormittel folgendes aufweisen:

   a) Betriebsartenselektions-Dekodiermittel, welche auf eine erste der externen Anregungen ansprechen, um die Arbeitsweise der Eingangswählmittel zu steuern;

   b) Startzeichendekodiermittel, die auf einen zweiten der externen Anregungen oder Stimuli ansprechen, um die Betriebsart der Mustersimulatormittel zu identifizieren;

   c) Simulatorsteuermittel, welche auf die Betriebsartselektions-Dekodiermittel und die Startzeichen-Dekodiermittel ansprechen, um ausgewählte, von den Zeichenmusterwellenformen zu identifizieren;

   d) Zeichenmustergeneratormittel, welche auf die Simulatorsteuermittel ansprechen, um die ausgewählten zu erzeugen und

   e) Steuermittel in elektrischer Verbindung mit den Zeichenmustergeneratormitteln zur Verstärkung und zum Anlegen der ausgewählten Zeichenmusterwellenformen an die Analogverarbeitungsmittel.

   709881/ 1 01 β
7. 7. Zeichenerkennungssystem insbesondere nach einem oder mehreren der vorhergehenden Ansprüche zum Lesen von balkenkodierten Zeichen, gedruckt in magnetischer Tinte auf eine Dokumentenoberfläche, gekennzeichnet durch:

   a) magnetische Abfühlmittel zum Abtasten eines Zeichens und zur Bildung bipolarer Ansprechgrößen, welche für das Auftreten von Zeichenstrichkanten eine Anzeige bilden;

   b) Kantenfeststeil- und Digitiermittel zum Feststellen eines Zeichenstrichs in den Vorderkanten- und den Hinterkanten-Komponenten der Ansprechgrößen und zur Umwandlung derselben in digitale Zeichenstrichsignale;

   c) Entschrägungslogikmittel zum Empfangen von digitierten Vorderkanten- und Hinterkanten-Zeichenstrichsignalen von den Kantendetektormitteln zur Vereinigung von doppelten Kantensignalen, hervorgerufen durch irgendeine Schrägabtastung des Zeichens;

   d) Horizontallage-Logikmittel in elektrischer Verbindung mit den Entschrägungslogikmitteln zum Signalisieren des Vorhandenseins des Zeichens;

   e) Fehlerkorrekturmittel in elektrischer Verbindung mit den Horizontallagelogikmitteln zur Feststellung und Reparatur fehlender Zeichenstrichkanten und fehlender Zeichenstriche in den Vorderkanten- und Hinterkanten-Zeichenstrichsignalen und

   f) Zeichenerkennungsmittel, welche die korrigierten Vorderkanten- und Hinterkanten-Zeichenstrichsignale von den Fehlerkorrekturmitteln aufnehmen, um das Zeichen zu identifizieren.
8. 8. System nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 7, dadurch gekennzeichnet, daß die horizontalen Lagelogikmittel folgendes aufweisen:

   a) erste Schieberegisterverzögerungsmittel in elektrischer Verbindung mit den Entschräglogikmitteln zum Aufprägen einer Verzögerung auf die Vorderkanten- und Hinterkanten-Zeichenstrichsignale zur Synchronisierung des Auftretens des Zeichens mit einem logischen Fenstersignal;

   b) Zählermittel, welche auf die Vorderkanten- und Hinterkanten-Zeichenstrichsignale ansprechen, um das Vorhandensein des Zeichens anzugeben;

   709881/1018

   e) Logikzustands-Detektormittel, welche auf die Zanlermittel ansprechen, um eine Änderung im logischen Zustand der Zählermittel anzuzeigen;

   d) zweite Schieberegisterverzögerungsmittel in elektrischer Verbindung mit den Logikzustands-Detektormitteln zum Aufprägen einer Zeitverzögerung äquivalent zur Zeichenbreite;

   e) Logikgattermittel in elektrischer Verbindung mit den zweiten Schieberegisterverzögerungsmitteln und ansprechend auf den Komplementwert der Ausgangsgröße der Zählermittel zum Signalisieren des Auftretens eines Zwischenzeichenraums und

   f) Fenstererzeugungsmittel, welche auf die logischen Gattermittel ansprechen, um das logische Fenstersignal zu erzeugen, während welchem das Zeichen erscheinen kann.
9. 9. Zeichenerkennungssystem zum Lesen von Zeichen in einem Abstandsstrichcode, aufgedruckt in Magnetfarbe auf eine Dokumentenoberfläche beim Durchlauf des Dokuments durch eine Lesestation, insbesondere nach einem oder mehreren der vorhergehenden Ansprüche, gekennzeichnet durch

   a) magnetische Abfühlmittel zum Abtasten eines Zeichens und zur Bildung bipolarer Ansprechgrößen, welche den Durchgang von Vorderkanten- und Hinterkanten-Magnetmaterial auf der Oberfläche anzeigen;

   b) Kantenfeststeil- und Digitiermittel zur Feststellung eines Zeichenstrichs aus Vorderkanten- und Hinterkanten-Komponenten der Ansprechgrößen und zum Umwandeln derselben in digitierte, d.h. digital gemachte Signale;

   c) Entschrägungslogikmittel, welche die Vorderkanten- und Hinterkanten-Digitalsignale von den Kantendektektormitteln empfangen, um doppelte Kantensignale zu vereinigen, die durch irgendeine Schrägabtastung des Zeichens erzeugt wurden;

   d) Horizontallagelogikmittel in elektrischer Verbindung mit den Entschrägungsiogikmitteln zum Signalisieren des Vorhandenseins des Zeichens und

   e) Zeichenerkennungsmittel, welche auf die Horizontallagelogikmittel ansprechen und die Vorderkanten- und Hinterkanten-Digital-

   709881/1018

   signale empfangen, um die durch die Lesestation laufenden Zeichen zu identifizieren.
10. 10. Verfahren zum automatischen Lesen von CMC7-Zeichen, kodiert durch Veränderungen im Abstand zwischen Vertikalstrichen oder -balken aus Magnetmaterial, gekennzeichnet durch

    a) gesondertes Abfühlen sämtlicher Magnetmaterialien in jeder von einer Vielzahl von Seite an Seite angeordneten Bahnen, welche die Höhe des Zeichens überspannen und sich über die Länge des Feldes erstrecken, auf dem die Zeichen erscheinen können, um eine gleiche Vielzahl von Analogsignalen zu erzeugen;

    b) Summierung der positiven Auslenkungen der Signale oberhalb eines ersten vorbestimmten Amplitudenpegels als eine Zeitamplitudenfunktion ;

    c) Summieren als Zeitamplitudenfunktion der negativen Auslenkung der Signale oberhalb eines zweiten vorbestimmten Amplitudenpegels ;

    d) Erzeugung einer ersten Folge von Impulsen, und zwar einen für jede Spitze in der Summe der positiven Auslenkungen;

    e) Erzeugung einer zweiten Folge von Impulsen, und zwar einen für jede Spitze in der Summe der negativen Auslenkungen und

    f) Erzeugung von Signalen aus den ersten und zweiten Folgen, welche repräsentativ sind für die vorderen und hinteren Kanten der die Zeichen bildenden Striche zum Zwecke der Identifizierung jedes Zeichens abhängig von dem Abstand.
11. 11. Verfahren zum Identifizieren von Zeichen, die mit magnetischer Farbe in einem Strichabstandscode kodiert sind, insbesondere nach einem oder mehreren der vorhergehenden Ansprüche, gekennzeichnet durch

    a) Abtasten des Zeichens zum Abfühlen von Änderungen im magnetischen Fluß, wenn diese Zeichen an einer Lesestation vorbeilaufen;

    b) Gleichrichtung der magnetischen Fühleransprechgrößen, erzeugt während des Abtastens des Zeichens zur Bildung einer Vorderkantenwellenform und einer Hinterkantenwellenform;

    709881/1016

    c) Normalisierung der Vorderkantenwellenform und der Hinterkantenwellen form;

    d) Signalisieren des Auftretens einer Wellenformspitze in den Vorderkanten- und Hinterkantenwellenformen;

    e) Feststellung der Amplitude der erwähnten Vorderkanten- und Hinterkantenwellenformen, um eine erste Impulsbreite oder eine zweite Impulsbreite auszuwählen;

    f) Digitalisierung (Umwandlung in digitale Größen) der Vorderkantenwellenform und der Hinterkantenwellenform zur Bildung eines Vorderkantendigitalsignals und eines Hinterkantendigitalsignals;

    g) Eliminierung von Impulsen in dem Vorderkantendigitalsignal, die zum Zeitpunkt des Auftretens einer Vorderkantenwellenformspitze erscheinen, immer wenn eine Impulsbreite kleiner ist als die erwähnte erste Impulsbreite;

    h) Eliminierung von Impulsen in dem Hinterkantendigitalsignal, die auftreten zum Zeitpunkt des Auftretens einer Hinterkantenwellenformspitze immer dann, wenn eine Impulsbreite kleiner ist als die zweite Impulsbreite;

    i) Vereinigung benachbarter Impulse des Vorderkantendigitalsignals, die innerhalb einer Zeitperiode auftreten, welche äquivalent zur zeitlichen Trennung von zwei aufeinanderfolgenden Vorderkanten des Zeichen: ist;

    j) Vereinigung benachbarter Impulse in dem Hinterkantendigitalsignal, die innerhalb einer Zeitperiode auftreten, welche äquivalent zur zeitlichen Trennung von zwei aufeinanderfolgenden nacheilenden Kanten des Zeichens ist;

    k) Erzeugung von Vorderkanten- und Hinterkanten-Binärintervall-Datencodeströmen, welche die zeitliche Trennung zwischen Zeichenstrichkanten angeben, die durch die Lesestation laufen und 1) Bildung einer ersten Zeichenentscheidung aus dem Vorderkantenstrom und einer zweiten Zeichenentscheidung aus dem Hinterkantenstrom.
12. 12. Zeichenerkennungssystem zum Lesen magnetischer Farbzeichen, aufgedruckt in einer CMC7-Type beim Durchlaufen einer Lesestation, insbesondere nach einem oder mehreren der vorhergehenden Ansprüche, gekennzeichnet durch:

    709881/1016

    a) magnetische Fühlmittel zum Abtasten eines Informationsfeldes, aufgedruckt auf eine Dokumentenoberfläche und zur Bildung bipolarer Analogsignale infolge von Zeichenstrichkanten, die durch die Ausrichtung mit den Fühlermitteln laufen;

    b) Analogverarbeitungsmittel in elektrischer Verbindung mit den Fühlermitteln zum Konditionieren und Normalisieren der Analogsignale und zur Bildung von Vorderkanten- und Hinterkantenwellenformen daraus;

    c) Kantenfeststeil- oder Kantendetektormittel in elektrischer Verbindung mit den Analogverarbeitungsmitteln zur Bildung von Vorderkanten- und Hinterkanten-Digitalsignalen, welche genau das Auftreten einer Zeichenstrichkanten anzeigen;

    d) Schrägsteuermittel, welche die Vorderkanten- und Hinterkanten-Digitalsignale empfangen, um doppelte Impulse zu eliminieren, die durch schräges Abtasten des Informationsfeldes hervorgerufen sind;

    e) Logikmittel in elektrischer Verbindung mit den Schrägsteuermitteln zur Erzeugung einer Zeichenfensterwellenform und zur Synchronisierung des Auftretens der Vorderkanten- und Hinterkanten-Digitalsignale mit der Zeichenfensterform;

    f) Kantenkorrekturmittel in elektrischer Verbindung mit der. L'igikmitteln zur Feststellung und Korrektur fehlender Zeichenstrichkantensignale und zur Bildung von Vorderkanten- und Hinterkanten-binärkodierten Intervalldatenströmen, welche für die Zeitperioden zwischen Zeichenstrichen in dem Informationsfeld eine Anzeige bilden;

    g) Zeichenstrichkorrekturmittel in elektrischer Verbindung mit den Kantenkorrekturmitteln zur Feststellung und Reparatur fehlender Intervalldatencodes in den Datenströmen und zur Bildung von Vorderkanten- und Hinterkanten-Binärsignalen daraus und h) Zeichenentscheidungsmittel, welche die Vorderkanten- und Hinterkanten-Binärsignale empfangen, um die Zeichen zu identifizieren.
13. 13. System nach einem oder mehren der vorhergehenden Ansprüche, insbesondere nach Anspruch 12, dadurch gekennzeichnet, daß die Kantenkorrektur ferner gekennzeichnet ist durch:

    709881/1016

    To 272859*

    a) Zählermittel zur Bildung von Vorderkanten- und Hinterkanten-Intervalldatencodes, welche das Zeitintervall zwischen Zeichenstrichen angeben;

    b) erste Multiplexermittel in elektrischer Verbindung mit den Zählermitteln, um die Vorderkanten- und Hinterkanten-Intervalldatencodes weiterzuleiten;

    c) Schieberegisterspeichermittel in elektrischer Verbindung mit den ersten Multiplexermitteln zur Speicherung der Vorderkanten- und Hinterkanten-Intervalldatencodes und

    d) Intervalldatensteuermittel in elektrischer Verbindung mit den Logikmitteln zur Steuerung des Beladens der Schieberegisterspeichermittel und des Betriebs der ersten Multiplexermittel.
14. 14. System nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 13, dadurch gekennzeichnet, daß die Zählermittel folgendes aufweisen:

    a) einen ersten.Zähler, der auf eine erste Dezimalnull eingestellt ist, um das Zeitintervall zwischen den Vorderkanten von zwei benachbarten Zeichenstrichen zu zählen;

    b) einen zweiten Zähler, der auf einen Dezimalwert eingestellt ist, welcher äquivalent einer durchschnittlichen Zeichenstrichbreite ist, um das Zeitintervall zwischen der Hinterkante eines ersten von zwei benachbarten Zeichenstrichen und der Vorderkante eines zweiten der zwei benachbarten Zeichenstriche zu zählen;

    c) einen dritten Zähler, der auf eine dezimale Null eingestellt ist, um das Zeitintervall zwischen den hinteren Kanten der zwei benachbarten Zeichenstriche zu zählen;

    d) einen vierten Zähler, der auf einen negativen Dezimalwert eingestellt ist, und zwar mit einer Größe äquivalent der durchschnittlichen Zeichenstrichbreite, um das Zeitintervall zwischen der Vorderkante des ersten der zwei benachbarten Zeichenstriche und einer als nächstes auftretenden hinteren Kante zu zählen;

    e) erste Registermittel in elektrischer Verbindung mit dem ersten Zähler, umd zwei aufeinanderfolgende Vorderkantenzeitintervall-Zählerstände zu speichern;

    f) zweite Registermittel in elektrischer Verbindung mit dem zweiten Zähler zum Speichern von Zeitintervallzählerständen, welche eine fehlende Vorderkante anzeigen;

    709881/1015

    g) dritte Registermittel in elektrischer Verbindung mit dem dritten Zähler zum Speichern von Hinterkantenzeitintervallzählerständen und

    h) vierte Registermittel in elektrischer Verbindung mit dem vierten Zähler zum Speichern von Zeitintervallzählerständen, welche eine fehlende hintere Kante anzeigen.
15. ¹5. System nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 13, dadurch gekennzeichnet, daß die Zeichenstrichkorrukturmittel folgendes aufweisen: a) Entscheidungssteuermittel, welche auf die Intervalldatensteuermittel ansprechen, um die Operation der Zeichenstrichkorrekturmittel zu steuern;

    d) zweite Multiplexermittel, welche auf die Entscheidungssteuermittel ansprechen und in elektrischer Verbindung mit den Schieberegisterspeichermitteln stehen, um die Vorderkanten- und Hinterkanten-Intervalldatencodes von den Schieberegisterspeichermitteln wegzuleiten;

    c) erste ROM-Mittel, adressiert durch die Vorderkanten- und Hinterkanten-Intervalldatencodes zum Anzeigen des Nichtvorhandenseins von Zeichenstrichen, und wo keine fehlenden Zeichenstriche festgestellt sind, zum Vorsehen von Binärcodes, welche den Logikzustand angeben, der den Vorderkanten- und Hinterkanten- Intervalldatencodes zukommt;

    d) Pufferregistermittel in elektrischer Verbindung mit den ersten ROM-Mitteln zur Speicherung der Ausgangsgrößen der ersten ROM-Mittel;

    e) zweite ROM-Mittel, adressiert durch die Vorderkanten- und Hinterkanten-Intervalldatencodes zum Liefern der Binärcodes für die fehlenden Intervalldatencodes;

    f) erste Akkumulatormittel in elektrischer Verbindung mit den zweiten Multiplexermitteln zum Summieren der Vorderkanten- und Hinterkanten-Intervalldatencodes;

    g) dritte ROM-Mittel, adressiert durch die ersten Akkumulatormittel zur Verifizierung der Zeichenbreiten;

    h) Entscheidungslogikmittel in elektrischer Verbindung mit den zweiten ROM-Mitteln und den Pufferregistermitteln und ansprechend

    709881/1016

    - 99T-

    auf die dritten ROM-Mittel zum Liefern der Binärcodes an die Zeichenentscheidungsmittel;

    i) vierte ROM-Mittel, adressiert durch die Vorderkanten- und Hinterkanten-Intervalldatencodes zum Anzeigen von Intervalldatencode-Fehlanpassungen;

    j) zweite Akkumulatormittel in elektrischer Verbindung mit den vierten ROM-Mitteln zum Summieren der Fehlanpassungen und k) fünfte ROM-Mittel, adressiert durch die zweiten Akkumulatormittt1 zum Vergleich der Vorderkanten-Fehlanpassungssummen mit den Hinterkanten-Fehlanpassungssummen.

    709881/1016