Nothing Special   »   [go: up one dir, main page]

DE2044863A1 - Verfahren zur Herstellung von Schottkydioden - Google Patents

Verfahren zur Herstellung von Schottkydioden

Info

Publication number
DE2044863A1
DE2044863A1 DE19702044863 DE2044863A DE2044863A1 DE 2044863 A1 DE2044863 A1 DE 2044863A1 DE 19702044863 DE19702044863 DE 19702044863 DE 2044863 A DE2044863 A DE 2044863A DE 2044863 A1 DE2044863 A1 DE 2044863A1
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor layer
doping concentration
highly doped
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702044863
Other languages
English (en)
Inventor
Helmuth Dipl.-Ing.Dr. 8000 München Murrmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19702044863 priority Critical patent/DE2044863A1/de
Priority to NL7110895A priority patent/NL7110895A/xx
Priority to GB3981171A priority patent/GB1303235A/en
Priority to FR7131855A priority patent/FR2106413B1/fr
Priority to US00178964A priority patent/US3846192A/en
Publication of DE2044863A1 publication Critical patent/DE2044863A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/139—Schottky barrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Verfahren zur Herstellung von Schottkydioden
Die Erfindung betrifft ein Verfahren zur Herstellung von Schottkydioden, vorzugsweise in einer integrierten Schaltung, bei der die dem Metallkontakt-Halbleiter-Übergang benachbarte Halbleiterzone eine für die gewünschten elektrischen Eigenschaften der Schottkydiode geeignete Dotierungskonzentration aufweist.
Aus der Zeitschrift IEEE Transaction on Electron Devices, VoI, ED-16, Nr. 1, Januar 1969, Seiten 58 - 63 ist eine Schottkydiode mit einem Metallkontakt auf einer epitaktischen Schicht bekannt. Gegenüber des Metallkontaktes, der aus Molybdän besteht, ist die epitaktische Schicht auf einem hochdotierten Substrat angeordnet. Das Substrat weist den gleichen Leitfähigkeitstyp auf wie die epitaktische Schicht. Auf der Oberfläche des Substrate ist ein ohmscher Kontakt vorgesehen. Um störende Effekte am Rand des Metall-Halbleiter-Übergangs der Schottkydiode zu vermeiden, ist dieser Übergang durch einen hochdotierten Schutzring in der epitaktischen Schicht umgeben. Dieser Ring kann durch Diffusion hergestellt werden. Er hat den der epitaktischen Schicht und dem Substrat entgegengesetzten Leitfähigkeitstyp.
Aus Electronics, Vol. 42, Nr. 15, Juli 1969, Seiten 74 - 80 ist weiterhin eine Schottkydiode bekannt, bei der der niederohmige Kontakt des Halbleitermaterials auf der gleichen Seite liegt wie der Schottky-Übergang. Die gesamte Anordnung besteht aus einem p-leitenden Substrat, auf welches eine n-leitende Schicht aufgebracht let. Zwischen der η-leitenden Schicht und dem p-leitenden Substrat ist eine hochdotierte η-leitende Zone
VPA 9/110/0052 Kot/Dx
209813/1A54
(buried layer) vorgesehen. Auf der Oberfläche der n-leitemlrn Schicht befindet sich der Schottkykontakt und der nlederohrai^e Halbleiterkontakt. Zur elektrischen Isolation von benachbarten Bauelementen ist die gesamte Anordnung durch eine Ir.ola tioncwand, die stark p-dotiert ist, und die von der Oberflache der Halbleiterschicht bis zum Substrat reicht, umgeben.
Metall-Halbleiter-Kontakte in dotiertem Silicium ■ ιτ! bei Do-
1 Q tierungskonzentrationen, die größer sind als 10 Fremdatome/cm , sperrschichtfrei. Diese Kontakte zeigen ein ohmseh··-· Verhalten, die verbliebenen Potential-Schwellen /.winrhen dem Metall und dem Halbleitermaterial werden durch Tunne!effekte überbrückt. Bei Dotierungskonzentrationen, die kleiner sind
17 "3
als 10 Fremdatome/cm , wird für η-leitendes Halb i <-:i t^mi;), te rial das Verhalten der Kontakte durch die therio i &<-.< ·■ '·;.-ι. κίion der Metallelektroden an der Grenzfläche ?,w > rw-h':M (;.·μ Metall und dem Halbleitermaterial und durch die Pote.nl.ial-Sehwellen bestimmt. Es entstehen dabe\ Scnuttkykontakte mit Crleichrichter-
17 eigenschaften. Dotierungskon^entrationen, die zwischen 10
ι q ■*
und 10 Premdatomen/cm liegen, bilden einen Ubergangsbereiob zwischen Schottkykontakten und ohmschen Kontakten.
Die Dotierungskonzentration des Halbleitermaterials bestimmt, ob die Schottkydiode niederschwellig oder hochschwellig ist. Niederschwellige Schottkydioden ergeben sich besonders in dem genannten Übergangsbereich.
Eine Aufgabe der vorliegenden Erfindung ist es, ein Verfahren anzugeben, das die gleichzeitige Herstellung mehrerer Schottkydioden mit unterschiedlichen elektrischen Eigenschaften in einem System erlaubt. Die nach dem Verfahren hergestellten Schottkydioden sollen niedrige und hohe Schwellspannungen und weiterhin auch unterschiedliche Bahnwiderstände aufweisen. Das Verfahren soll ferner mit den üblichen Prozessen bei der Herstellung integrierter Halbleiterschaltungen kompatibel sein.
VPA 9/110/0052 - 3 -
BAD ORIGINAL
20981 3/ 1 AS/»
Diese Aufgabe wird dadurch gelöst, daß in einen Bereich einer hochdotierten Zone dee einen Leitungstyps (buried layer) eines Halbleitersubstrats des anderen Leitungstyps ein zusätzlicher Dotierstoff des einen Leitungetyps in einer derartigen Konzentration eingebracht wird, daß nach dem Abscheiden einer Halbleiterschicht des einen Leitungetype auf dem Halbleitersubstrat der zusätzliche Dotierstoff teilweise in die Halbleiterschicht eindiffundiert, so daß nach Abschluß des Herstellungsprozesses die dem Metallkontakt benachbarte Halbleiterzone die
» geeignete Dotierungskonzentration aufweist.
Das erfindungsgemäße Verfahren erfordert gegenüber den aus der Herstellung integrierter Schaltkreise bekannten Verfahren lediglich einen zusätzlichen Prozeßschritt: nämlich die Einbringung des zusätzlichen Dotierstoffes. Durch verschieden starke Konzentrationen dieses Dotierstoffes lassen sich unterschiedliche Oberflächenkonzentrationen am Schottkykontakt und damit unterschiedliche Eigenschaften der Schottkydioden erzielen. Dies gilt für alle Konzentrationsbereiche der Dotierung im Halbleitermaterial unterhalb des Schottkykontaktes, bei denen die Dotierungskonzentration· größer ist als die Grunddotierungskonzentration der Halbleiterschicht und kleiner ist als 10 " Fremdatome/cm5. Sollten diffundierte Schutzringe um die Schottkykontakte erforderlich sein, so lassen sich diese völlig prozeßkompatibel herstellen. Weiterhin ist noch vorteilhaft, daß durch die zusätzliche Dotierung der Bahnwiderstand der Diode erheblich reduziert wird.
Die Dotierungskonzentration des zusätzlichen Dotierstoffes ist so zu wählen, daß nach Abschluß aller Temperaturprozesse bei Berücksichtigung der Dicke der Halbleiterschicht an der Systemoberfläche die für die Herstellung beispielsweise niederschwelliger Schottkydioden gewünschte Konzentration erreicht wird.
Eine Weiterbildung der Erfindung besteht darin, daß in dem Bereich der mit Arsen und/oder Antimon hochdotierten Zone als
VPA 9/1.10/0052 209813/US4 " 4 "
— /τ —
zusätzlicher Dotierstoff Phosphor eindiffundiert wird.
Die Verwendung dieser Dotierstoffe hat sich als besonders vorteilhaft erwiesen.
Eine andere Weiterbildung der Erfindung besteht darin, daß die Halbleiterschicht epitaktisch auf dem Halbleitersubstrat abgeschieden wird, und daß während der Diffusion von Zonen verschiedenen Dotierungsgrades, wie insbesondere der Diffusion der Isolationswände und/oder der Kollektortiefdiffusion, der zusätzliche Dotierstoff aus dem Bereich der hochdotierten Zone (buried layer) mindestens teilweise durch die epitaktisch abgeschiedene Halbleiterschicht unter den vorgesehenen Metallkontakt diffundiert, wobei die Dotierungskonzentration am Übergang zwischen dem Metallkontakt und der epitaktisch abgeschiedenen Halbleiterschicht durch die ursprünglich im Bereich der hochdotierten Zone vorhandenen Dotierungskonzentration und die Dicke der epitaktisch abgeschiedenen Halbleiterschicht und die Stärke der Temperaturprozesse bestimmt wird.
Weitere Merkmale und Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen anhand der Figuren.
Es zeigen:
Figuren 1 bis 4: Die verschiedenen Verfahrensschritte bei der
Herstellung der erfindungsgemäßen Schottkydioden.
Figuren 5 und 6: Zwei weitere Ausführungsbeispiele.
In den Figuren werden sich entsprechende Teile mit den gleichen Bezugszeichen versehen.
In ein Halbleiter-Substrat 1 werden hochdotierte n+-leitende Zonen 2, 3, 4 eindiffundiert. Dies erfolgt auf der Grundlage der Planartechnik. Dabei wurden in den Figuren 1 - 3 die SiIiciumdioxidschichten der Übersichtlichkeit wegen weggelassen.
VPA 9/.10/0O52 209ei3/US4 -5
* 2
Als Dotierstoff wird Arsen oder Antimon verwendet* "Das oubstrat 1 ist p-leitend. Die Zonen 2, 3 4 befinden sich an Stellen, an denen niedrige Bahnwiderstände erforderlich sind. Dies gilt beispielsweise für Transistoren, pn-Dioden und gegebenenfalls auch für Schot.tkydioden. Die Zonen 2, 3, 4 werden auch als buried layers bezeichnet. In die Zone 3 wird ein mit Phosphor dotierter Bereich 5 eindiffundiert, der die für eine spätere niederschwellige Schottkydiode geeignet gewählte Dotierungskonzentration besitzt (Pig. 1).
Auf die Oberfläche des Gegenstandes der Pig. 1 wird eine η-leitende Halbleiterschicht 7 epitaktisch abgeschieden. Der spezifische Widerstand dieser Halbleiterschicht 7 beträgt beispielsweise 0,8 «Π. cm, ihre Dicke 4 /um. Daran anschließend werden zur elektrischen Isolierung einzelner Halbleiterbereiche verschiedene Isolationswände 8, 9t 10, 11 in die Halbleiterschicht 7 eindiffundiert, welche bis zum Substrat 1 reichen. Die Isolationswände 8, 9, 10, 11 sind stark mit Bor dotiert. Während dieses Prozeßschrittes diffundiert der Dotierstoff Phosphor aus dem Bereich 5 teilweise in die Halbleiterschicht und in die Zone 3 und bildet so einen phosphordotierten Bereich 15. Gleichzeitig wachsen auch die Zonen 2, 3» 4 etwas in die Halbleiterschicht 7 (Pig. 2).
Zur Reduzierung der Bahnwiderstände werden in die Halbleiterschicht 7 hochdotierte Zonen 12, 13, 14 eindiffundiert. Die Zonen 12, 13, 14 sind mit Phosphor dotiert und reichen Jeweils bis zu den Zonen 2, 3, 4. Dieser Verfahrensschritt wird Kollektortiefdiffusion genannt und ist vor allem bei späteren Transistoren oder Dioden vorgesehen. In die durch die Isolationswände 8, 9 und das Substrat 1 gebildete Wanne wird ein p-leitender Bereich 16 eindiffundiert. Der Bereich 16 ist als Basis für einen späteren, in dieser Wanne angeordneten Traneistor vorgesehen. Gleichzeitig mit der Kollektortiefdiffusion diffundiert der Dotierstoff Phosphor weiter aus dem Bereich in die Halbleiterschicht 7 und das Substrat 1 und bildet so einen phosphordotierten Bereich 25♦ welcher bis an die Oberfläche des Systems reicht (Pig. 3).
VPA 9/110/0052 - 6 -
209813/U64
Gleichzeitig mit der Basisdiffusion (Bereich.16) kann die Diffusion für einen Widerstand durchgeführt werden. Diea wurde aber in den Figuren der besseren Übersichtlichkeit wegen nicht dargestellt.
Schließlich wird die Emitterdiffusion für die Tranaistoren durchgeführt und die Vorbereitung für ohmsche Kontakte an der Halbleiterschicht 7 getroffen. Hierzu wird in den Bereich 16 ein η-dotierter Bereich 17 eingebracht, der als Emitter dient. Die Bereiche 16, 17 und der zwischen den Isolationswänden 8, 9 liegende Teil der Halbleiterschicht 7 bilden einen Transistor. Weiterhin werden in die Zonen 12, 13, H hochdotierte n-leitende Bereiche 22, 23, 24 eindiffundiert. Die Bereiche 22, 23, 24 bilden die erforderlichen ohmschen Kontakte. Dabei ist der Bereich 22 der Kollektoranschluß des Transistors, während die Bereiche 23, 24 die zweiten Anschlüsse der späteren Schottkydioden sind. Nach Abschluß aller Prozesse bedeckt die Oberfläche eine isolierende Siliciumdioxidschicht 30. In die Siliciuradioxidschicht 30 werden Kontaktlöcher 31, 32, 33, 34, 35, 36, 37 eingeätzt. Dann wird ganzflächig auf die Oberfläche der Siliciumdioxidschicht 30 und in die Kontaktlöcher 31 bis 37 eine Metallschicht aufgedampft, die beispielsweise aus Aluminium besteht. Die Metallschicht wird teilweise abgeätzt, so daß die gewünschten Leitbahn- bzw. Kontaktstrukturen entstehen. Schließlich werden die einzelnen Kontakte durch Legieren oder Sintern aller Kontaktstellen gleichzeitig gebildet. Dabei stellt die Kontaktschicht 41 im Kontaktloch 31 mit der Halbleiterschicht 7 eine hochschwellige Schottkydiode dar. Die Metallschicht 42 im Kontaktloch 32 dient als elektrischer Anschluß für den Halbleiterbereich dieser Schottkydiode. J) ie Metallschicht 43 bildet mit dem Bereich 25 im Kontaktlocb 33 eine niederschwellige Schottkydiode. Als zweiter Anschluß dieser Schottkydiode dient die Metallschicht 44 im Kontaktloch 34. Die Metallschicht 45 bildet den Basisanschluß, die .Metallschicht 46 den Emitteranschluß und die Metallschicht 47 'den Kollektoranechluß des zwischen den Isolationswänden 8, 9 angeordneten Transistors.
VPA 9/110/0052 - 7 -
209813/U5A
Wie in diesem Ausführungsbeispiel gezeigt, ermöglicht die Erfindung die gleichzeitige Herstellung einer niederschwelligen Schottkydiode, einer hochschwel!igen Schottkydiode und eines weiteren Halbleiterbauelemente, beispielsweise des Transistors.
Das erfindungsgemäße Verfahren eignet sich besonders für die Herstellung von Schottkydioden in integrierten Schaltungen. In den Figuren 5 und 6 sind zwei weitere Varianten für integrierte Schottkydioden dargestellt.
Figur 5 zeigt eine niederschwellige Schottkydiode mit einem extrem niedrigen Bahnwideretand. Der Schottkykontakt dieser Diode wird durch die Metallschicht 54 und den Bereich 55 gebildet. Der Bereich 55 entspricht dem Bereich 25 des Ausführungsbeispiels und wird entsprechend hergestellt. Hierzu wird der als (buried layer) dienende und η-leitende Bereich 53 zusätzlich stark mit Phosphor dotiert. Der Dotierstoff Phosphor diffundiert dann bei den späteren Temperaturprozessen in die Halbleiterschicht 7 und das Substrat 1. Schließlich bildet er den Bereich 55* Als zweiter ohmscher Anschluß für die Schottkydiode ist eine hochdotierte, η-leitende Zone 56 mit der Metallschicht 57 vorgesehen.
In der Figur 6 ist eine hochschwellige Schottkydiode mit niedrigem Bahnwideretand dargestellt. Der Schottkykontakt wird durch die Metallschicht 64 und die Halbleiterschicht 7 gebildet. Als zweiter Anschluß dienen die hochdotierte η-leitende Zone 66 und die Metallschicht 67. Das Substrat 1 und die Halbleiterschicht 7 sind wie in der Fig. 5 P- bzw. η-dotiert. Die als buried layer dienende Zone 63 ist wie die Zone 53 n-dotiert. Im Gegensatz zum Bereich 55 der Fig. 5 reicht der η-dotierte Bereich 65 im Ausführungsbeispiel der Fig. 6 nicht bis zur Metallschicht 64. Dies wurde dadurch erreicht, daß die Zone 63 nicht so stark mit dem zusätzlichen Dotierstoff Phosphor dotiert wurde wie im Aueführungsbeispiel der Fig. 5· Dadurch diffundierte dieser zusätzliche Dotierstoff bei den nachfolgenden Temperaturprozessen nicht ganz bis zur Oberfläche
VPA 9/110/0052 , - 8 -
209813/U64
des Systems. Da die Halbleiterschicht 7 geringer dotiert ist als der durch die zusätzliche Dotierung erzielte Bereich 65 (bzw. 25, 55 in den Ausführungsbeispielen der Figuren 4 und 5) ist der Kontakt zwischen der Metallschicht 64 und der Halbleiterschicht 7 hochschwellig. Gleichzeitig hat aber die in der Fig. 6 dargestellte Schottky-diode wegen des Bereiches 65 einen niedrigen Bahnwiderstand.
7 Patentansprüche
6 Figuren
VPA 9/110/0052 - 9 -
209813/UB4

Claims (7)

Patentansprüche
1.!Verfahren zur Herstellung von Schottkydioden, vorzugsweise ^*—-'in einer integrierten Schaltung, bei der die dem Metallkontakt-Halbleiter-Übergang benaohbarte Halbleiterzone eine für die gewünschten elektrischen Eigenschaften der Schottkydiode geeignete Dotierungskonzentration aufweist, dadurch gekennzeichnet, daß in einen Bereich einer hochdotierten Zone des einen Leitungetyps (buried layer) eines Halbleitersubstrats des anderen Leitungstyps ein zusätzlicher Dotierstoff des. einen Leitungstyps in einer derartigen Konzentration eingebracht wird, daß nach dem Abscheiden einer Halbleiterschicht des einen Leitungetype auf dem Halbleitersubstrat der zusätzliche Dotierstoff teilweise in die Halbleiterschioht eindiffundiert, so daß nach Abschluß des Herstellungsprozesses die dem Metallkontakt benachbarte Halbleiterzone die geeignete Dotierungskonzentration aufweist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß in den Bereich der mit Arsen und/oder Antimon hochdotierten Zone als zusätzlicher Dotierstoff Phosphor eindiffundiert wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß die Halbleiterschicht epitaktisch auf dem Halbleitersubstrat abgeschieden wird, und daß während der Diffusion von Zonen verschiedenen Dotierungsgrades, wie insbesondere der Diffusion der Isolation»- ~ wände und/oder der Kollektortiefdiffusion, der zusätzliche Dotieretoff aus dem Bereich der hochdotierten Zone (buried layer) mindestens teilweise durch die epitaktisch abgeschiedene Halbleiterschicht unter den vorgesehenen Metallkontakt diffundiert, wobei die Dotierungekonzentration am übergang
VPA 9/110/0052 _ io -
209813/1454
- Hf-
zwischen dem Metallkontakt und der epitaktisch abgeschiedenen Halbleiterschicht durch die ursprünglich im Bereich der hochdotierten Zone vorhandenen Dotierungskonzentration die Dicke der epitaktisch abgeschiedenen Halbleiterschicht und die Stärke der Temperaturprozesse bestimmt wird.
4. Verfahren nach einem oder mehreren der Ansprüche 1-3, dadurch gekennzeichnet, daß die geeignete Dotierungskonzentration in der dem Übergang benachbarten Halbleiterzone größer als die Dotierungskonzentration der abgeschiedenen Halbleiterschicht, aber höchstens gleich 10 Fremdatome/cnr gewählt wird.
5. Verfahren nach einem oder mehreren der Ansprüche 1-4, dadurch gekennzeichnet, daß durch unterschiedliche Wahl der Dotierungskonzentration des zusätzlichen Dotierstoffes in mindestens zwei Bereichen zweier voneinander getrennten hochdotierten Zonen gleichzeitig mindestens eine niederschwellige und eine hochschwellige Schottkydiode hergestellt wird.
6. Verfahren nach einem oder mehreren der Ansprüche 1-5, dadurch gekennzeichnet, daß mindestens eine Schottkydiode auf einer Halbleiterscheibe zusammen mit einem oder mehreren Halbleiterbauelementen hergestellt wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet , daß mindestens eine niederschwellige und/oder mindestens eine hochschwellige Schottkydiode gleichzeitig mit weiteren Halbleiterbauelementen, wie beispielsweise Transistoren oder diffundierten Widerständen, auf einer Halbleiterscheibe zu einer integrierten Schaltung hergestellt wird.
VPA 9/110/0052
20981 3/ USA
Lee rse ι te
DE19702044863 1970-09-10 1970-09-10 Verfahren zur Herstellung von Schottkydioden Pending DE2044863A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19702044863 DE2044863A1 (de) 1970-09-10 1970-09-10 Verfahren zur Herstellung von Schottkydioden
NL7110895A NL7110895A (de) 1970-09-10 1971-08-06
GB3981171A GB1303235A (de) 1970-09-10 1971-08-25
FR7131855A FR2106413B1 (de) 1970-09-10 1971-09-03
US00178964A US3846192A (en) 1970-09-10 1971-09-09 Method of producing schottky diodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19702044863 DE2044863A1 (de) 1970-09-10 1970-09-10 Verfahren zur Herstellung von Schottkydioden

Publications (1)

Publication Number Publication Date
DE2044863A1 true DE2044863A1 (de) 1972-03-23

Family

ID=5782110

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702044863 Pending DE2044863A1 (de) 1970-09-10 1970-09-10 Verfahren zur Herstellung von Schottkydioden

Country Status (5)

Country Link
US (1) US3846192A (de)
DE (1) DE2044863A1 (de)
FR (1) FR2106413B1 (de)
GB (1) GB1303235A (de)
NL (1) NL7110895A (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4170501A (en) * 1978-02-15 1979-10-09 Rca Corporation Method of making a semiconductor integrated circuit device utilizing simultaneous outdiffusion and autodoping during epitaxial deposition
US4202006A (en) * 1978-02-15 1980-05-06 Rca Corporation Semiconductor integrated circuit device
JPS5669844A (en) * 1979-11-10 1981-06-11 Toshiba Corp Manufacture of semiconductor device
FR2472268A1 (fr) * 1979-12-21 1981-06-26 Thomson Csf Procede de formation de caisson dans des circuits integres
US4260431A (en) * 1979-12-21 1981-04-07 Harris Corporation Method of making Schottky barrier diode by ion implantation and impurity diffusion
US4281448A (en) * 1980-04-14 1981-08-04 Gte Laboratories Incorporated Method of fabricating a diode bridge rectifier in monolithic integrated circuit structure utilizing isolation diffusions and metal semiconductor rectifying barrier diode formation
JP3779366B2 (ja) * 1996-02-21 2006-05-24 株式会社東芝 半導体装置及びその製造方法
WO1999012188A2 (en) * 1997-09-03 1999-03-11 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device with a schottky junction
US7064416B2 (en) * 2001-11-16 2006-06-20 International Business Machines Corporation Semiconductor device and method having multiple subcollectors formed on a common wafer
US7528459B2 (en) * 2003-05-27 2009-05-05 Nxp B.V. Punch-through diode and method of processing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE758683A (fr) * 1969-11-10 1971-05-10 Ibm Procede de fabrication d'un dispositif monolithique auto-isolant et structure de transistor a socle

Also Published As

Publication number Publication date
FR2106413B1 (de) 1977-03-18
FR2106413A1 (de) 1972-05-05
NL7110895A (de) 1972-03-14
US3846192A (en) 1974-11-05
GB1303235A (de) 1973-01-17

Similar Documents

Publication Publication Date Title
DE2214935C2 (de) Integrierte MOS-Schaltung
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE69225552T2 (de) Lateraler doppel-diffundierter MOS-Transistor und Verfahren zu seiner Herstellung
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE3202608C2 (de)
DE2612667A1 (de) Verfahren zur herstellung dielektrisch isolierter halbleiterbereiche
DE2055162A1 (de) Verfahren zur Isolationsbereichbil dung im Halbleitersubstrat einer monohthi sehen Halbleitervorrichtung
DE2805442A1 (de) Verfahren zum herstellen eines schottky-sperrschicht-halbleiterbauelementes
DE10127950B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE1964979C3 (de) Halbleiterbauelement mit wenigstens einem lateralen Transistor und Verfahren zu seiner Herstellung
DE2926334C2 (de)
DE3329224A1 (de) Integrierte halbleiterschaltungsvorrichtung
DE2044863A1 (de) Verfahren zur Herstellung von Schottkydioden
DE2633714A1 (de) Integrierter halbleiter-baustein sowie verfahren zu seiner herstellung
DE69117988T2 (de) Halbleitervorrichtung mit Ladungstransfer-Bauelement, MOSFETs und Bipolartransistoren - alle in einem einzelnen Halbleitersubstrat gebildet
DE1903870B2 (de) Verfahren zum herstellen monolithischer halbleiteranordnungen und nach dem verfahren hergestellte halbleiteranordnung
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE4401470A1 (de) Eine Bimos-Vorrichtung mit einem bipolaren Transistor und einem Mostriggertransistor und ein Verfahren zu deren Herstellung
DE10239310B4 (de) Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer ersten und einer zweiten vergrabenen Halbleiterschicht
DE2525529B2 (de) Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu ihrer herstellung
DE1589891B (de) Integrierte Halbleiterschaltung
DE2546673A1 (de) Verfahren zur herstellung einer halbleiterstruktur
DE4439131C2 (de) Halbleitereinrichtung mit einem Verbindungsbereich und Verfahren zur Herstellung derselben
DE3208500A1 (de) Spannungsfester mos-transistor fuer hoechstintegrierte schaltungen
DE1927876C3 (de) Halbleiteranordnung

Legal Events

Date Code Title Description
OHW Rejection