Nothing Special   »   [go: up one dir, main page]

DE1903870B2 - Verfahren zum herstellen monolithischer halbleiteranordnungen und nach dem verfahren hergestellte halbleiteranordnung - Google Patents

Verfahren zum herstellen monolithischer halbleiteranordnungen und nach dem verfahren hergestellte halbleiteranordnung

Info

Publication number
DE1903870B2
DE1903870B2 DE19691903870 DE1903870A DE1903870B2 DE 1903870 B2 DE1903870 B2 DE 1903870B2 DE 19691903870 DE19691903870 DE 19691903870 DE 1903870 A DE1903870 A DE 1903870A DE 1903870 B2 DE1903870 B2 DE 1903870B2
Authority
DE
Germany
Prior art keywords
zone
zones
epitaxial layer
pattern
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19691903870
Other languages
English (en)
Other versions
DE1903870A1 (de
Inventor
Bernard Thomas New Providence N.J. Murphy (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE1903870A1 publication Critical patent/DE1903870A1/de
Publication of DE1903870B2 publication Critical patent/DE1903870B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
    • H10D84/615—Combinations of vertical BJTs and one or more of resistors or capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/036—Diffusion, nonselective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/921—Nonselective diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

<f
üblicher Diffusionsmethoden, photolithographischen Methoden und Oxidmaskiermethoden selektiv erzeugt. Aus der US-PS 33 12 882 ist ein Verfahren der eingangs angegebenen Art bekannt, bei dem eine epitaktische Schicht auf der Halbleiterunterlage niedergeschlagen wird, wobei der Leitungstyp der epitaktischen Schicht demjenigen der Unterlage entgegengesetzt ist Das bekannte Verfahren bedingt daher eine relativ große Anzahl selektiver Diffusionsschritte zum Aufbau der gewünschten Halbleiteranordnung. Außerdem werden in den !solationszonen zwischen verschiedenen funktionellen Bauelementen in der Regel gesonderte Wandungen ausgebildet, welche den Raumbedarf der integrierten Schaltung vergrößern und häufig zusätzliche Diffusionsschritte erfordern.
Die FR-PS 14 20 391 beschreibt ein unipolares und ein bipolares Bauelement in einer einzigen Halbleiteranordnung, die eine epitaktische Schicht desselben Leitungstyps aufweist wie dem des Halbleitergrundkörpers. Das unipolare Bauelement weist dabei einen Isolationsaufbau auf, bei dem die Isolationszonen mit einer eingelassenen, d.h. vergrabenen Gateschicht verbunden sind. Ordnet man bei einer integrierten Halbleiterschaltung, die nach den Lehren dieser FR-PS aufgebaut ist, bipolare Bauelemente nebeneinander an, aj sind diese nicht gegeneinander isoliert.
Nach einem älteren Vorschlag (DT-OS 16 14 852) sind in einer monolithischen Halbleiteranordnung mit einem Halbleitergrundkörper eines ersten Leitungstyps und einer epitaktischen Schicht desselben Lei'ungstyps zwei benachbarte, jedoch getrennte Zonen des entgegengesetzten bzw. des ersten Leitungstyps vorgesehen, von denen die eine zu Isolationszwecken und die andere als tiefer Kontakt für einen Kollektor verwendet wird.
Aus der FR-PS 15 10057 ist eine integrierte jj Halbleiterschaltung mit benachbarten NPN- und PNP-Transistoren bekannt. Bei diesem Aufbau müssen auf einem Halbleitersubstrat des einen Leitungstyps übereinander zwei Epitaxieschichten des entgegengesetzten Leitungstyps aufgebracht werden. Der NPN-Transistor ist von Isolationszonen umgeben, während der PNP-Transistor in einen vergrabenen Kollektorbereich hineinreichende tiefe Kollektorkontaktzonen aufweist.
Aufgabe der Erfindung ist es, ein Verfahren zur Verfugung zu stellen, das die Herstellung monolithischer Halbleiteranordnungen mit vergleichsweise weniger selektiven D'ffusionsschritten ermöglicht, und zwar bei extrem geringem Platzbedarf der einzelnen Halbleiterschaltungselemente, wobei das elektrische Verhalten der einzelnen integrierten Schaltungselemente, wie Verstärkungs- und Frequenzverhalten, verbessert werden soll.
Ausgehend von einem Verfahren der eingangs angegebenen Art schlägt die Erfindung zur Lösung dieser Aufgabe vor, in die gesamte Oberfläche der epitaktischen Schicht in nichtseiektr er Weise Dotierstoffatome des ersten Leitungstyps in einer Konzentration einzudiffundieren, die zu niedrig ist, um die Zonen des zweiten Musters umzudotieren, die aber hoch genug ist, um in allen übrigen Teilen der epitaktischen Schicht Zonen des ersten Leitungstyps mit einem von der Oberfläche der epitaktischen Schicht zum Schichtinneren hin abfallenden Dotierstoffkonzentrationsverlauf zu erzeugen.
Durch dieses Verfahren wird erreicht, bei gemeinsa- ft? mer Verwendung der Zonen des zweiten Leitungstyps als Isolationszonen und als tiefe Kollektorkontaktzonen den Platzbedarf der einzelnen integrierten Schaltungselemente zu verringern. Durch den von der Oberfläche der epitaktischen Schicht zu deren Schichtinnern hin abfallenden Dotierstoffkonzentrationsverlauf wird das Verstärkungs- und Frequenzverhalten von Verstärkerschaltungselementen der integrierten Halbleiteranordnung verbessert Eine bedeutsame Verbesserung ist dadurch erreicht, daß die Notwendigkeit vermieden ist einen getrennten selektiven photolithographischen Schritt zur Ausformung und Erzeugung der Basiszone durchzuführen, was eine starke Vereinfachung des Herstellungsverfahrens bedeutet. Die Basiszone wird zwar durch nichtselektive Dotierung erhalten, die erforderliche Selektivität wird jedoch dadurch erhalten, daß die nichtselektive Dotierung derart durchgeführt wird, daß die Oberfläche der tiefen Kontaktzonen dabei nicht invertiert wird. Die Einsparung selektiver Dotierungen bedeutet aber immer eine Verbesserung der Ausbeute, da jeder für eine selektive Dotierung erforderliche Maskierungsschritt mit Toleranzen behaftei ist, die nicht nur zu Streuungen der einzelnen Halbleiteranordnungen untereinander, sondern auch zu einem Ausfall eines Teils der Halbleiteranordnungen führen.
Im folgenden ist das erfindungsgemäße Verfahren anhand der Zeichnung beschrieben; es zeigt
F i g. 1 eine Draufsicht auf einen Teil eines integrierten Halbleiterschaltungsplättchens mit einem Widerstand und einem Transistor, und
F i g. 2 bis 7 Schnittansichten längs der Linie 7-7 in Fig. 1 zur Darstellung des Aussehens des gleichen Plättchenteils während aufeinanderfolgender Fabrikationsstufen, wobei — ausgenommen in F i g. 7 — die Oxydbeschichtungen der Übersichtlichkeit halber weggelassen sind.
Eine beispielhafte pn-übergangsisolierte integrierte Halbleiterschaltungsanordnung, die nach dem erfindungsgemäßen Verfahren hergestellt wird, weist eine Unterlage eines ersten Leitungstyps mit einer ersten Hauptfläche auf, in welcher ein erstes Zonenmuster eines zweiten Leitungstyps erzeugt wird. Eine epitaktische Schicht des ersten Leitungstyps bedeckt die erste Hauptfläche der Unterlage, schließt also das erste Zonenmuster ein.
Innerhalb der epitaktischen Schicht und zur Oberfläche derselben sich erstreckend schneidet ein zweites Zonenmuster des zweiten Leitungstyps die ganze Begrenzungslinie eine jede der eingeschlossenen Zonen.
Die Zonen dieses zweiten Musters seien »tiefe Kontaktzonen« genannt.
Man sieht, daß die beschriebene Anordnung isolierte, epitaktische Materialinseln des ersten Leitungstyps aufweist, innerhalb derer elektrisch isolierte Schaltungselemente nachfolgend erzeugt werden können. Beispielsweise kann eine eingeschlossene Zone als der Kollektor eines Transistors und gleichzeitig als Bestandteil der Isolationsanordnung für eben diesen Transistor benutzt werden.
Mit dieser Anordnung weiter arbeitend, wird eine Schicht des ersten Leitungstyps in die ganze Oberfläche der epitaktischen Schicht nichtselektiv eindiffundiert, um ein abnehmendes Dotierstoff-Konzentrationsprofil hierin zu erzeugen. In einigen der vorstehend erwähnten isolierten Inseln kann die diffundierte Schicht als Bestandteil einer Basiszone eines Transistors verwendet werden. In anderen isolierten Inseln kann div. diffundierte Schicht Bestandteil einer Widerstandszone werden.
Beim letzten Diffusionsschritt werden Zonen des zweiten Leitungstyps innerhalb der isolierten Inseln
nach photolithographischen und Oxyd-Maskiermethoden selektiv erzeugt. Diese zuletzt eindiffundierten Zonen können Transistor-Emitter bilden, oder sie können so angeordnet sein, daß sie den Wert der Widerstände trimmen.
Ein wesentlicher Gesichtspunkt der beschriebenen Ausführungsform ist die Erzeugung einer dünnen epitaktischen Schicht, die den gleichen Leitungstyp wie die Unterlage besitzt, wodurch der Isoiations-Diffusionsschritt entfällt. Tiefe Kontaktzonen werden durch die dünne epitaktische Schicht vollständig hindurchdiffundiert, um die ganze Begrenzungslinie der eingeschlossenen Kollektorschichten zu schneiden. Diese tiefen Kontaktzonen bilden einen niederohmigen Stromweg zwischen den eingeschlossenen Zonen und der Oberfläche und bilden gleichzeitig einen Teil der pn-Übergangsisolation zwischen Schaltungselementen.
Des weiteren dienen diese tiefen Kontaktzonen auch zur Begrenzung der seitlichen Ausdehnung von Transistorbasiszonen und von Widerstandszonen, wodurch die Notwendigkeit für eine selektive Basisdiffusion einschließlich des zugeordneten photolithographischen Maskierschrittes entfällt.
F i g. 1 zeigt schematisch eine Draufsicht auf einen typischen Widerstand 21 und einen typischen Transistor 31 innerhalb eines Teils 11 eines Halbleiterplättchens, die entsprechend der nachstehend beschriebenen Ausführungsform des Verfahrens hergestellt worden sind. Die mit ausgezogenen Linien eingezeichneten Umrisse sind Kontaktfenster, die durch die Oxydschicht hindurch nach üblichen photolithographischen und Oxydmaskier-Methoden eingearbeitet worden sind.
Der Widerstandszone 27 ist durch die gestrichelt gezeichnete Linie 24 in F i g. 1 dargestellt. Der Bereich 25 außerhalb des durch die gestrichelte Linie 24 umschlossenen Gebietes und innerhalb des durch die gestrichelte Linie 26 umschlossenen Rechteckgebietes stellt einen Isolationsbereich dar, der die Widerstandszone 27 umgibt.
Der Transistor 31 in F i g. 1 weist eine durch die gestrichelte Linie 36 definierte rechteckige Emitterzone, eine durch die gestrichelte Linie 38 definierte rechteckige Basiszone sowie eine Kollektorzone 40 auf, die auf der Außenseite durch die gestrichelte Linie 39 und auf der Innenseite durch die gestrichelte Linie 38 begrenzt ist Das Muster 32 ist der Emitterkontakt, die Muster 33 und 34 sind die Basiskontakte und das Muster 35 ist der Kollektorkontakt
Entsprechend Fig.2 beginnt für ein zuerst zu beschreibendes Ausführungsbeispiel die Herstellung mit einem einkristallinen Siliziumplättchen 41, das ein Teil einer p-leitenden Scheibe sein kann, welche durch Bor-Dotierung mit einem weitgehend gleichförmigen spezifischen Widerstand von etwa 5 Ohm · cm hergestellt worden ist Das Plättchen 41 hat typischerweise eine Dicke von etwa 0,01 bis 0,025 cm und wird für die nachfolgende Weiterverarbeitung durch mechanische Läppen und Polieren oder durch chemisches Schleifen in bekannter Weise präpariert
Der nächste Schritt bei der Herstellung der pn-übergangsisolierten integrierten Schaltungsanordnung ist in Fig.3 dargestellt wo η-leitende Zonen 42 und 43 relativ niedrigen spezifischen Widerstandes in dem p-leitenden Unterlageplättchen erzeugt sind. Die Zonen 42 und 43 werden typischerweise durch Festkörperdiffusion erzeugt und werden im wesentlichen auf die in Fig.3 dargestellten rechteckförmigen Gebiete mit Hilfe allgemein bekannter photolithographischer und Oxydmaskierungs-Methoden begrenzt. Ein langsam diffundierender Dotierstoff, wie Antimon oder Arsen, oder ein relativ schneller diffundierender Dotierstoff, wie Phosphor, können zur Erzeugung dieser Zonen eindiffundiert werden. Die Auswahl des zu verwendenden Dotierstoffes hängt von Erwägungen über die Ausdiffusion und das gewünschte Dotierstoffprofil ab, die nachstehend noch näher betrachtet werden. Diese η-Zonen werden typischerweise auf eine
(o Oberflächenkonzentration von etwa 1020 Atome/cm2 oder darüber und auf eine Tiefe von etwa 1 bis 2 μιη eindiffundiert.
Wie in F i g. 4 dargestellt, wird eine p-leitende epitaktische Schicht 44 auf der Oberfläche der
■ Ι p-leitenden Unterlage nach allgemein bekannten Methoden erzeugt. Um Hochfrequenz-Schaltungselemente zu erhalten, wird die epitaktische Schicht 44 typischerweise kleiner als etwa 2 μΐη dick gemacht, sie ist im vorliegenden Beispiel etwa 1 μιη dick und ist mit
»o Bor dotiert, um einen weitgehend gleichförmigen spezifischen Widerstand von etwa 0,3 Ohm · cm zu erhalten. Es sei bemerkt, daß per Definition eine 0,3-Ohm · cm-Schicht, die 1 Mikrometer dick ist, einen spezifischen Flächenwiderstand von etwa 3000 Ohm/ Quadrat besitzt.
Da der epitaktische Wachstumsprozeß eine Warmbehandlung erfordert, findet etwas Ausdiffusion aus den Zonen 42 und 43 in die epitaktische Schicht 44 statt. Im Gegensatz zu bisher ist diese Ausdiffusion für die hier beschriebenen Anordnungen üblicherweise wünschenswert insoweit diese Ausdiffusion verursacht, daß der zwischen der Schicht 44 und der Zone 43 gebildete Kollektor/Basis-Übergang sich nach außen von dei Schicht/Unteriage-Grenzfläche 45 weg verschiebt, ir
JS welcher gewisse Kristallbaufehler unvermeidlich vorhanden sind. Zusätzlich sucht diese Ausdiffusion einer Kollektorbereich zu erzeugen, in welchem die Konzentration des ionisierten Dotierstoffes vom Kollektor/Basis-Übergang aus zunimmt. Diese Situation ist üblicherweise wünschenswert, weil sie die normalerweise einander widersprechenden Forderungen nach maxima ler Übergangsdurchbruchsspannung und minimale) Übergangskapazität für einen minimalen Kollektorserienwiderstand optimalisiert.
Das Ausmaß dieser Ausdiffusion kann durch Auswah entweder langsam oder schnell diffundierender Dotier stoffe für die eingeschlossenen Zonen 42 und 43 gesteuert werden. In einen speziellen Beispiel wurde Antimon verwendet und es wurde eine Ausdiffusior von etwa 0,25 Mikrometer in die 1 Mikrometer dicke epitaktische Schicht beobachtet
Wie in F i g. 5 dargestellt ist werden tiefe Kontaktzo nen 46 und 48 (sie entsprechen den Schnittansichten de; Zonen 25 bzw. 40 in Fig. 1) vollständig durch di<
epitaktische Schicht 44 hindurch eindiffundiert um dii ganzen Begrenzungslinien der eingeschlossenen Zonei 42 und 43 zu schneiden. Im Regelfall sind diese tiefei Kontaktzonen η-leitende Gebiete relativ niedrigei spezifischen Widerstandes, und im speziellen Beispie
wurden Oberflächenkonzentrationen von etwa 102 Atomen/cm2 oder größer erhalten.
Aus Fig. 1 und 5 ist ersichtlich, daß die tiefei Kontaktzonen in Verbindung mit den eingeschlossene! Zonen die p-leitenden epitaktischen Materialinseln 5
6s und 52 vollständig umgeben und daher elektrisd isolieren.
Es sei bemerkt daß bei den photolithographische: Schritten, die dieser Diffusion der tiefen Kontaktzone
933
9 03 870
zugeordnet sind, eine genaue Ausrichtung der tiefen Kontaktzonenmuster mit den vorausgehenden Mustern nicht wesentlich ist. Bezüglich der Produktausbeute ist diese weitere Toleranz selbstverständlich sehr vorteilhaft.
Der nächste Verfahrensschritt (Fig.6) ist das nichtselektive Eindiffundieren von p-Dotierstoff (Akzeptoren) in die ganze Oberfläche der epitaktischen Schicht 44. Die Konzentration dieses Dotierstoffes wird vorteilhaft so eingestellt, daß er niedrig genug ist, um die η-leitenden tiefen Kontaktzonen nicht zu p-Leitfähig- keit umzudotieren, aber hoch genug ist, um in allen übrigen Teilen der Schicht 44 p-Zonen zu erzeugen, deren Dotierstoffprofil so ist, daß die Konzentration der ionisierten Dotierstoffatome von der Oberfläche aus nach innen abnimmt.
Für das spezielle Beispiel ist die anfängliche Höhe der Dotierstoffkonzentration in der epitaktischen Schicht 44, deren spezifischer Widerstand 0,3 Ohm · cm und deren Dicke 1 Mikrometer beträgt, etwa 10;7/cm3. Die Oberflächenkonzentration dieser diffundierten p-Zonen 61,62 und 63, die auf eine schließliche Tiefe von etwa 0,5 Mikrometer eindiffundiert sind, beträgt etwa 1019 Atome/cm2.
Die oben angegebenen Dotierstoffkonzentrationen in den Zonen 61, 62 und 63 liefern einen effektiven spezifischen Oberflächenwiderstand von etwa 500 Ohm/Quadrat Es sei bemerkt, daß dieser Wert wesentlich kleiner ist als der anfängliche spezifische Flächenwiderstand (3000 Ohm/Quadrat) der epitaktischen Schicht.
Wie in Fig. 7 dargestellt, erzeugt ein letzter Diffusionsschritt die n-Ieitende Emitterzone 36 mit relativ geringem spezifischen Widerstand. Diese relativ flache n-Emitter-Diffusion kann bei der gleichen Temperatur ausgeführt werden, wie diese bei der Eindiffusion der tiefen n-Kontaktzonen verwendet worden ist, ist aber dann von kürzerer Dauer. Bei einer speziellen Ausführungsform wurden Emitterzonen auf eine Tiefe von etwa 0,5 Mikrometer mit einer Oberflächenkonzentration von zumindest 1020/cm2 eindiffundiert.
Da diese n-Emitter-Diffusion ein selektiver Prozeß ist, kann man ohne nennenswerte Verkomplizierung gleichzeitig wiederum n-Dotierstoff in die tiefen Kontaktzonen eindiffundieren, um den Effekt der nichtselektiven p-Eindiffusion in diesen Gebieten zu kompensieren.
Diese Maßnahme ist dort vorteilhaft, wo minimaler Kollektorreihenwiderstand das Ziel ist, beispielsweise bei verlustleistungsarmen, nichtsättigenden Logikschaltungen, und auch dort, wo eine minimale Kollektor/Basis-Übergangskapazität und eine maximale Kollektor/ Basis-Durchbruchsspannung erwünscht ist.
Fi g. 7 zeigt gleichfalls eine Oxydbeschichtung 65 auf dem Halbleiterkörper. Wie in Fig. 1 und 7 dargestellt, sind die Muster 22 und 23 die Kontakte des Widerstandes 21. Das Muster 32 ist der Emitterkontakt, die Muster 33 und 34 sind die Basiskontakte und die Muster 35, 35A und 35# stellen den ringförmigen Kollektorkontakt des Transistors 31 dar.
Man sieht aus Γ i g. 1, daß der Widerstand 21 aus eine p-leitenden epitaktischen Materialschicht 61 besteht, dr von der eingeschlossenen Schicht 42 und der tiefei Kontaktzone 25 umgeben und definiert ist; des weiterei wird sie elektrisch über die Koiitaktfenster 22 und Z angeschlossen. Ebenso ist in F i g. 1 der Transistor 31 mi dem Emitterkontakt 32, zwei Basiskontakten 33 und 3' und einem ringförmigen Kollektorkontakt 35 darge stellt.
ίο Offensichtlich können zahlreiche Anordnungen zurr Erhalt des tatsächlichen elektrischen Kontaktes zu der Kontaktfenstern und zum Erhalt von Zwischenverbin düngen zwischen integrierten Schaltungselementen beispielsweise mit Hilfe von Stützleitern, vorgeseher werden.
Eine p-Diffusion in die p-leitende epitaktische Schichi ergibt verschiedene Vorteile, insbesondere eine Verbesserung des Verstärkungs- und Frequenzverhaltens Zunächst erzeugt die p-Diffusion benachbart der Seitenwänden eines Emitters eine höhere p-Dotierstoffkonzentration als benachbart der Grundfläche des Emitters. Hierdurch besteht die Tendenz, daß die Injektion von Minoritätsladungsträgern durch die Emitterseitenwände unterdrückt wird. Da von den Seitenwänden injizierte Minoritätsladungsträger kaum eine Chance haben, vom Kollektor eingefangen zu werden, sollte diese Unterdrückung den Emitterinjektionswirkungsgrad und damit die Transistorverstärkung erhöhen.
Zweitens erzeugt das eindiffundierte Dotierstoffprofil ein eingebautes elektrisches Feld in der Basiszone in einer solchen Richtung, daß die Bewegung der Minoritätsladungsträger zur Oberfläche hin behindert wird. Dieser Effekt führt zu einer bedeutsamen Verringerung der Minoritätsladungsträger-Rekombination an der Oberfläche und auch zur Verringerung des effektiven Volumens, das zur Speicherung von Minoritätsladungsträgern innerhalb der Basiszone verfügbar ist. Auch für einen Transistor, der in der umgekehrten Betriebsart betrieben wird, führt die Wirkung dieses eingebauten Feldes zu einem Minoritätsladungsträger-Aufbau in denjenigen Teilen der Basiszone, welche von der Emitterzone entfernt sind. Dieser Aufbau sucht die Minoritätsladungsträgerinjektion an allen Teilen, ausgt-
nommen des Teils des Basis/Kollektor-Übergangs zu verringern, der dem Emitter/Basis-Übergang unmittelbar gegenüberliegt, weil der Emitter/Basis-Übergang als eine Senke für die injizierten Minoritätsladungsträger wirkt. Dieser Effekt sucht die inverse Verstärkung von solcherart hergestellten Transistoren zu erhöhen.
Verfahren zur Erzeugung von Dioden, Kondensatoren und Feldeffekttransistoren sind nicht erläutert worden, weil sich solche Verfahren zum Herstellen dieser und anderer Schaltungselemente ohne weiteres aus der vorstehenden Beschreibung ergeben.
In ähnlicher Weise kann auch η-leitendes Material für die Unterlage und die epitaktische Schicht, bei entsprechendem Ersatz des zweiten Leitungstyps durch p-Leitungstyp, offensichtlich benutzt werden, um bipolare pnp-Transistoren und komplementäre Anordnungen herzustellen.
Hierzu 1 Blatt Zeichnungen
709512/159
933

Claims (7)

Patentansprüche:
1. Verfahren zum Herstellen monolithischer Halbleiteranordnungen, bei dem in der Oberfläche eines Halbleiterkörpers eines ersten Leitungstyps ein erstes, wenigstens eine Zone eines zweiten Leitungstyps umfassendes Muster erzeugt wird, über wenigstens einem Teil dieser Oberfläche des Halbleiterkörpers eine epitaktische Halbleiterschicht des ersten Leitungstyps niedergeschlagen wird und in der epitaktischen Schicht ein zweites Master von Zonen des zweiten Lei'ungstyps derart erzeugt wird, daß wenigstens eine Zone des zweiten Musters die gesamte Peripherie der Zone des ersten Musters durchsetzt, dadurch gekennzeichnet, daß in die gesamte Oberfläche der epitaktischen Schicht (44) in nichtselektiver Weise Dotierstoffatome des ersten Leitungstyps in einer Konzentration eindiffundiert werden, die zu niedrig ist, um die Zonen (46, 48) des zweiten Musters umzudotieren, die aber hoch genug ist, um in allen übrigen Teilen (61, 62, 63) der epitaktischen Schicht (44) Zonen des ersten Leitungstyps mit einem von der Oberfläche der epitaktischen Schicht zum Schichtinnern hin abfallenden Dotierstoffkonzentrationsverlauf zu erzeugen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in der Oberfläche der epitaktischen Schicht (44) ein drittes Muster von Zonen erzeugt wird, das wenigstens eine Zone (36) des zweiten Leitungstyps umfaßt, die über der zugeordneten Zone (43) des ersten Musters liegt.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Leitungstyp des Halbleiterkörpers (41) und der epitaktischen Schicht (44) vom P-Typ ist.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die epitaktische Schicht (44) in einer Dicke von weniger als 2 Mikrometer niedergeschlagen wird.
5. Nach dem Verfahren nach einem der Ansprüche 1 bis 4 hergestellte monolithische Halbleiteranordnung, dadurch gekennzeichnet, daß eine Zone (43) des ersten Musters sowohl die Koliektorzone als auch wenigstens einen Teil einer elektrischen Isolationszone wenigstens eines Transistors (31) bildet, wobei die die Peripherie dieser Zone durchsetzende Zone (48) des zweiten Musters das seitliche Ausmaß der Basiszone des Transistors definiert und einen niederohmigen elektrischen Kontakt für die Kollektorzone sowie einen weiteren Teil der elektrischen Isolationszone für den Transistorbildet.
6. Nach dem Verfahren nach einem der Ansprüche 1 bis 4 hergestellte monolithische Halbleiteranordnung, dadurch gekennzeichnet, daß eine Zone (42) des ersten Musters wenigstens einen Teil einer elektrischen Isolationszone für wenigstens einen Widerstand (21) bildet, wobei die die Peripherie dieser Zone durchsetzende Zone (46) des zweiten Musters die seitliche Geometrie des Widerstandes sowie einen weiteren Teil der elektrischen Isolationszone bildet.
7. Nach dem Verfahren nach einem der Ansprüche 1 bis 4 hergestellte monolithische Halbleiteranordnung, die einen Transistor nach Anjpruch 5 und einen Widerstand nach Anspruch 6 umfaßt.
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen monolithischer Halbleiteranordnungen, bei dem in der Oberfläche eines Halbleiterkörper eines ersten Leitungstyps ein erstes, wenigstens eine Zone eines zweiten Leitungstyps umfassendes Muster erzeugt wird, über wenigstens einem Teil dieser Oberfläche des Halbleiterkörpers eine epitaktische Halbleiterschicht de: ersten Leitungstyps niedergeschlagen wird und in der epitaktischen Schicht ein zweites Muster von Zonen ι des zweiten Leitungstyps derart erzeugt wird, daß wenigstens eine Zone des zweiten Musters die gesamte Peripherie der Zone des ersten M usters durchsetzt.
Bei integrierten Halbleiterschaltungen werden die Funktionen zahlreicher aktiver und/oder passiver elektronischer Bauelemente, wie Transistoren, Dioden, Widerstände und Kondensatoren auf oder innerhalb eines monolithischen Halbleiterkörpers erzeugt. Grundsätzlich ist es hierbei notwendig, eine elektrische Isolation in irgendeiner Form zwischen den einzelnen funktionellen elektronischen Bau- bzw. Schaltungselementen vorzusehen.
Unter den zahlreichen elektrischen Isolationsanordnungen ist die derzeit zumeist angewandte Methode die, ein Paar gegeneinander in Reihe geschalteter pn-Übergangsdioden zwischen den zu isolierenden funktioneilen Schaltungselementen vorzusehen. Diese Diodenpaare werden so angeordnet, daß immer zumindest einer der p;i-Ct>ergänge in Sperrichtung vorgespannt ist, so daß immer eine hochohmige Strecke zwischen den funktionell getrennten Schaltungselementen vorhanden ist.
pn-übergangsisolierte, integrierte Halbleiterschaltungen sind in der US- PS 32 60 902 beschrieben.
Im allgemeinen weisen solche Anordnungen eine p-leitende Unterlage auf, in die η leitende Schichtzonen eingelassen sind, welche in die ()berfläche der Unterlage eindiffundiert sind. Eine η-leitende epitaktische Schicht wird auf der ganzen Oberfläche der Unterlage erzeugt, und p-leitende Isolationszonen werden durch die ganze epitaktische Schicht hindurch derart eindiffundiert, daß sie in die p-leitende Unterlage dringen.
Die Isolationszonen des p-Leitungstyps erzeugen in Verbindung mit der Unterlage η-leitende Materialinseln, die von p-leitenden Materialbereichen vollständig umgeben sind.
Diese n-leitenden Materialinseln sind gegeneinander in hohem Maße elektrisch isoliert, weil nach Anlegen der Betriebsspannungen elektrische Ladungen unabhängig von ihrem Vorzeichen zumindest einen in Sperrichtung vorgespannten pn-Übergang passieren müssen, nm von einer n-leitenden Insel zu einer anderen zu gelangen.
Wenn ein Transistor mit minimalem Kollektor-Reihenwiderstand innerhalb einer bestimmten n-leitenden Insel hergestellt werden soll, besteht der nächste Herstellungsschritt in der Erzeugung stark dotierter, schmaler η-leitender Zonen innerhalb der n-leitenden Insel, die sich vollständig durch die epitaktische Schicht hindurch erstrecken, d. h. von der Oberfläche der epitaktischen Schicht bis unterhalb der n-leitenden eingelassenen Zone. Diese stark dotierten n-leitenden Zonen, die hier als tiefe Kontaktzonen bezeichnet werden, verringern den Widerstand für die Ladungsträger, die zwischen einer n-leitenden eingelassenen Zone und dem elektrischen Kontakt an der Oberfläche der epitaktischen Schicht wandern.
Zur Vervollständigung einer integrierten Schaltung werden dann die weiteren funktioneilen Zonen (Basiszonen, Emitterzonen, Widerstandszonen usw.i mit Hilfe
DE19691903870 1968-02-05 1969-01-27 Verfahren zum herstellen monolithischer halbleiteranordnungen und nach dem verfahren hergestellte halbleiteranordnung Withdrawn DE1903870B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US70316468A 1968-02-05 1968-02-05

Publications (2)

Publication Number Publication Date
DE1903870A1 DE1903870A1 (de) 1969-10-30
DE1903870B2 true DE1903870B2 (de) 1977-03-24

Family

ID=24824290

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691903870 Withdrawn DE1903870B2 (de) 1968-02-05 1969-01-27 Verfahren zum herstellen monolithischer halbleiteranordnungen und nach dem verfahren hergestellte halbleiteranordnung

Country Status (10)

Country Link
US (1) US3575741A (de)
BE (1) BE726241A (de)
CH (1) CH498493A (de)
DE (1) DE1903870B2 (de)
ES (1) ES363412A1 (de)
FR (1) FR1598853A (de)
GB (1) GB1259803A (de)
IE (1) IE32822B1 (de)
IL (1) IL31358A (de)
NL (1) NL6901818A (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3780426A (en) * 1969-10-15 1973-12-25 Y Ono Method of forming a semiconductor circuit element in an isolated epitaxial layer
US3716425A (en) * 1970-08-24 1973-02-13 Motorola Inc Method of making semiconductor devices through overlapping diffusions
JPS509635B1 (de) * 1970-09-07 1975-04-14
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
US3697827A (en) * 1971-02-09 1972-10-10 Unitrode Corp Structure and formation of semiconductors with transverse conductivity gradients
US3787253A (en) * 1971-12-17 1974-01-22 Ibm Emitter diffusion isolated semiconductor structure
GB1388926A (en) * 1972-03-04 1975-03-26 Ferranti Ltd Manufacture of silicon semiconductor devices
US4053336A (en) * 1972-05-30 1977-10-11 Ferranti Limited Method of manufacturing a semiconductor integrated circuit device having a conductive plane and a diffused network of conductive tracks
US3909807A (en) * 1974-09-03 1975-09-30 Bell Telephone Labor Inc Integrated circuit memory cell
US3971059A (en) * 1974-09-23 1976-07-20 National Semiconductor Corporation Complementary bipolar transistors having collector diffused isolation
US4067038A (en) * 1976-12-22 1978-01-03 Harris Corporation Substrate fed logic and method of fabrication
SU773793A1 (ru) * 1977-11-02 1980-10-23 Предприятие П/Я -6429 Способ изготовлени полупроводниковых интегральных бипол рных схем
JPS5632762A (en) * 1979-08-27 1981-04-02 Fujitsu Ltd Semiconductor device
GB8426897D0 (en) * 1984-10-24 1984-11-28 Ferranti Plc Fabricating semiconductor devices
US4969823A (en) * 1986-09-26 1990-11-13 Analog Devices, Incorporated Integrated circuit with complementary junction-isolated bipolar transistors and method of making same

Also Published As

Publication number Publication date
DE1903870A1 (de) 1969-10-30
ES363412A1 (es) 1970-12-16
IL31358A0 (en) 1969-03-27
GB1259803A (en) 1972-01-12
IE32822L (en) 1969-08-05
BE726241A (de) 1969-05-29
NL6901818A (de) 1969-08-07
IL31358A (en) 1971-11-29
FR1598853A (de) 1970-07-06
IE32822B1 (en) 1973-12-12
CH498493A (de) 1970-10-31
US3575741A (en) 1971-04-20

Similar Documents

Publication Publication Date Title
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2518010A1 (de) Ic-halbleiterbauelement mit einer injektions-logikzelle
DE1564547B2 (de) Integrierte, monolithische Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE1903870B2 (de) Verfahren zum herstellen monolithischer halbleiteranordnungen und nach dem verfahren hergestellte halbleiteranordnung
DE1489031B1 (de) Transistor mit einem scheibenfoermigen Halbleiterkoerper und Verfahren zu seiner Herstellung
DE2633569C2 (de)
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2256447A1 (de) Integrierte halbleiteranordnung und verfahren zur herstellung
DE2261541B2 (de) Verfahren zur Herstellung einer linearen integrierten Halbleiterschaltung für hohe Leistungen
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
EP0008043B1 (de) Integrierter bipolarer Halbleiterschaltkreis
DE1813130B2 (de) Verfahren zur Herstellung einer Zenerdiode
DE1901807C3 (de) Verfahren zum Herstellen einer monolithisch integrierten Halbleiterschaltung mit integrierter Versorgungsspannungszuführung
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2403816C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2101278C2 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3026779C2 (de)
EP0017021B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit komplementären Transistoren
DE2028632C3 (de) Zenerdiode
DE1287218C2 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE1963132C3 (de) Halbleiteranordnung mit mindestens einer in einem monolithischen Halbleiterkörper angebrachten integrierten Schaltung und Verfahren zu deren Herstellung
DE1564547C3 (de) Integrierte, monolithische Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE1539090C (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
AT395272B (de) Halbleitereinrichtung mit vertikalen und lateralen npn- und pnp-transistoren auf einem gemeinsamen substrat

Legal Events

Date Code Title Description
BHN Withdrawal