DE1806157B2 - Regenerierverstärker für PCM-übertragung - Google Patents
Regenerierverstärker für PCM-übertragungInfo
- Publication number
- DE1806157B2 DE1806157B2 DE19681806157 DE1806157A DE1806157B2 DE 1806157 B2 DE1806157 B2 DE 1806157B2 DE 19681806157 DE19681806157 DE 19681806157 DE 1806157 A DE1806157 A DE 1806157A DE 1806157 B2 DE1806157 B2 DE 1806157B2
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- comparison
- signal
- subtracting
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/20—Repeater circuits; Relay circuits
- H04L25/24—Relay circuits using discharge tubes or semiconductor devices
- H04L25/242—Relay circuits using discharge tubes or semiconductor devices with retiming
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
Description
Die Erfindung betrifft einen Regenerierverstärker, der in einer Übertragungsleitung einer mehrwertigen
PCM-Ubertragung vorgesehen ist.
Bei der Kodeübertragung ist die erforderliche Bandbreite einer übertragungsleitung mit Regenerierverstärkern,
die für die übertragung der erforderlichen Information notwendig ist, proportional der Anzahl
der Zeitausschnitte, die innerhalb einer konstanten Zeitdauer übertragen werden müssen. Wenn andererseits
das notwendige und ausreichende Verhältnis zwischen Signal und Rauschen (S/N) in der übertragungsleitung
erhalten werden kann, kann die Anzahl der Zeitausschnitte desto mehr verringert werden, je mehr der Ubertragungskode der Information
mehrwertig gemacht wird, und deshalb kann das erforderliche Ubertragungsband verringert werden.
Bei einem üblichen Verfahren wird die übertragung durch die Verwendung eines hochwertigen
Übertragungsmediums ausgeführt, das ein ausreichend hohes Verhältnis S/N aufweist, ζ. Β. einer koaxialen
übertragungsleitung, wobei eine Kodierung mit einem niedrigeren Grad, z. B. mit einem binären Kode, ausgeführt
wird, so daß die Geschwindigkeit unnötigerweise erhöht wird und das erforderliche Ubertragungsband
ausgedehnt wird. Folglich wird auch der Leitungsverlust bei der maximalen Ubertragungsfrequenz
unnötigerweise erhöht, und der Abstand zwischen den Verstärkern wird verkürzt, und die Ausrüstung wird
teuer.
Der Erfindung liegt die Aufgabe zugrunde, einen Regenerierverstärker, der in einer übertragungsleitung
einer mehrwertigen PCM-Übertragung vorgesehen ist, zu schaffen, der ein ausreichend großes
Signal-Rausch-Verhältnis aufweist, der die erforderliche Ubertragungsbandbreite verringert und damit
den Abstand zwischen den Verstärkern in der übertragungsleitung vergrößert oder die Übertragung einer
größeren Informationsmenge ermöglicht.
Nach der Erfindung ist der Regenerierverstärker, der in einer übertragungsleitung einer mehrwertigen
PCM-Ubertragung vorgesehen ist, wobei die Übertragung durch eine Kombination von Impulsen mit
η Amplitudenpegeln ausgeführt wird, gekennzeichnet durch einen oder m Vergleichspegelgeneratoren mit
m oder m + 1 Bezugspegeln (2"'"1<n<2m) und
jeweils mit einem Ausgangssignal nahe dem Wert des Eingangssignals, wobei das Ausgangssignal durch
Kombinieren der dem Pegel des Eingangssignals entsprechenden Bezugspegel erzeugt wird.
Eine Ausführungsform des Regenerierungsverstärkers enthält einen Haltekreis zum Halten des Amplitudenpegels
des Eingangssignals für eine konstante Zeitdauer, einen Vergleichssignal-Formkreis, einen
Vergleichskreis zum Vergleichen des Ausganges des Vergleichssignal-Formkreises mit dem Amplitudenpegel
des Eingangssignals, das in dem Haltekreis gehalten wird, und einen Synchronisierkreis zum Erzeugen
der Synchronisiersignale der Folgefrequenz der übertragenen Signale und eines (m + l)-fachen
der Folgefrequenz, wobei der Bezugsignal-Formkreis durch das Synchronisiersignal mit der (m + l)-fachen
Folgefrequenz steuerbar ist und zuerst ein Vergleichssignal mit einem vorbestimmten konstanten Wert
erzeugt und dann ein Vergleichssignal mit einem solchen Pegel erzeugt, der sich dem Pegel des Eingangssignals
annähert, der dem Ergebnis des Vergleiches in dem Vergleichskreis entspricht, und wobei
der Vergleichskreis den Vergleichsvorgang rc-mal ausführt,
wenn ein einzelnes Eingangssignal erzeugt wird, und den (m + l)-ten Ausgang des Vergleichssignal-Formkreises
durch das Synchronisiersignal der Folgefrequenz der übertragenen Signale steuert und diesen
Ausgang zu der übertragungsleitung aussendet.
Beispielhafte Ausführungsformen der Erfindung werden nachfolgend unter Bezugnahme auf die Zeichnung
beschrieben, in der sind
F i g. 1 und 3 Darstellungen der Erläuterung der Erfindung und
F i g. 2, 4 und 5 Schaltbilder von Ausführungsformen der Erfindung.
Eine Ausführungsform des Regenerierverstärkers, der wie oben erwähnt ausgebildet ist, wird im einzelnen
unter Bezugnahme auf die F i g. 1 und 2 beschrieben. F i g. 1 zeigt die Pegel von n-nären Signalen, die in
dem übertragungssystem nach der Erfindung verwendet werden. Der maximale Amplitudenpegel beträgt
A, und der minimale Amplitudenpegel
ist -~— A, wobei der Abstand zwischen den beiden
Pegeln l/n ist.
Ein Regenerierverstärker mit Oktalkoden, d.h.
mit η — 8, wird als Ausführungsform der Erfindung
mit Bezugnahme auf F i g. 2 beschrieben. Es wird angenommen, daß bei diesem übertragungssystem
oktale Amplitudenpegel von z. B-
15
16
16
1L
16
16
J-A J-
··· 16 A' 16
··· 16 A' 16
verwendet werden. Wenn ein 0-Pegel verwendet wird, kann eine Vorspannung durch den ersten Teil des
Verstärkers gegeben werden.
Wenn ein Signal, das in der übertragungsleitung verzerrt worden ist, an dem Regenerierverstärker über
den Eingangsanschluß 1 ankommt, werden die Wellenformen des Eingangssignals durch einen Ausgleichskreis
und einen (nicht dargestellten) Vorverstärkungskreis ausgeglichen, wird die Abtastung durch den
Mittelwert der ausgeglichenen Wellenformen ausgeführt, wird die Phase des Signals umgekehrt und wird
das Signal durch den Haltekondensator 21 des Phasenumkehr- und Haltekreises 2 gehalten, während der
Vergleichsvorgang ausgeführt wird. Dabei wird die Phasenumkehrung durch den Transistor Tr1 gesteuert,
dessen Emitter geerdet ist, und der Haltevorgang wird durch den Diodenschalter 22 und den Zeitgabeimpuls
CL1 gesteuert. Wenn die Phase des Signals umgekehrt ist und das Signal durch den Haltekreis 2
gehalten wird, werden die Zustände der Flip-Flop-Kreise Ff1 bis FF4 durch den Zeitgabeimpuls CL2
eingestellt. Wie sich nämlich aus F i g. 2 ergibt, in der G1 bis G3 »Und«-Tore und G4 und G5 »Oder«-Tore
bezeichnen, wird nur FF1 auf die /4-Seite und werden
FF2 bis FF4 auf die B-Seite eingestellt.
Diese Flip-Flop-Kreise sind so ausgebildet, daß Schalter S1 bis S4 betätigt werden können, wenn sie
auf die /!-Seite eingestellt sind. Deshalb wird zuerst nur der Schalter S1 durch den Zeitgabeimpuls CL2
betätigt, und nur der Widerstand R wird angeschaltet, wodurch ein Signal A/2 als Vergleichssignal erzeugt
wird. Der Wert des Widerstandes R und der Wert der Energiequelle E werden so bestimmt, daß der
vorstehende Vorgang ausgeführt werden kann. Die Zeitgabeimpulse CL1 bis CL1 werden hierbei in der
folgenden Weise gebildet. Bei der digitalen über-
tragung gemäß der Erfindung sind nämlich Synchronisiersignale, welche die Impulsstellungen zeigen, auf
die als Bitsynchronisation Bezug genommen ist, notwendig, und die Synchronisierimpulse werden aus
den Eingangssignalinformationen herausgenommen und über getrennte Ubertragungskanäle ausgesendet.
Gemäß der Erfindung werden die Synchronisiersignale als Zeitgabeimpulse CL1 bis CL5 und CL1,
verwendet, und Impulse mit einer Folgefrequenz gleich dem (m + l)-fachen der Folgefrequenz dieser
Zeitgabeimpulse werden als Zeitgabeimpulse CL6 verwendet, wobei gemäß der Erfindung m = 3 ist.
Dieses Vergleichssignal und das Eingangssignal werden in dem Summierverstärker 3 summiert und verstärkt.
Das Vorzeichen des Ergebnisses der Summierung wird durch den Komparator 4 diskriminiert.
Der Komparator 4 ist durch einen Sperroszillator gebildet, der einen Transformator T, einen Transistor
Tr, Dioden D1 und D2 und einen Zeitgabeimpuls
CLb aufweist. Falls ein positives Signal an dem Komparator 4 ankommt, wenn der Zeitgabeimpuls
CL6 eintritt, werden die Dioden D1 und D2
»aus«, so daß der Sperroszillator betätigt wird und ein Ausgangsimpuls erzeugt wird. Falls ein negatives
Signal an dem Komparator 4 ankommt, wenn der Zeitgabeimpuls CL6 eintrifft, wird die Diode D1 »ein«,
und der Sperroszillator wird nicht betätigt, und ein Ausgangsimpuls wird nicht erzeugt. Wenn kein Zeitgabeimpuls
CL6 eintrifft, wird die Diode D2 »ein«,
und der Sperroszillator wird nicht betätigt. Wenn deshalb das Vergleichssignal kleiner als das Eingangssignal
ist, wird kein Ausgangssignal von dem Ausgangsanschlüß des Komparators ausgesendet.
Wenn das Vergleichssignal größer als das Eingangssignal ist, wird ein Ausgangsimpuls von diesem Anschluß
ausgesendet.
Dieser Ausgangsimpuls wird zu »UND«-Toren G1,
G2 und G3' des Gedächtnisses und des logischen
Kreises 8 gegeben. Dann wird ein Zeitgabeimpuls CL3 abgegeben, wodurch der Flip-Flop FF2 auf die
/4-Seite eingestellt wird und der Schalter S2 betätigt
wird und der Widerstand 2 R angeschaltet wird. Falls ein Ausgangsimpuls von dem Komparator 4
zu dieser Zeit gesendet wird, wird das »UND«- Tor G1 geöffnet, und der Flip-Flop FF1 wird auf
die B-Seite eingestellt, und folglich wird der Schalter S1 gesperrt und der Widerstand R abgeschaltet.
Der Wert des Vergleichssignals wird deshalb -j- A.
20 Falls kein Ausgangsimpuls von dem Komparator 4
ausgesendet wird, wird das »UND«-Tor G1 nicht geöffnet, und deshalb bleibt der Flip-Flop FF1 auf
der /4-Seite eingestellt, und deshalb bleibt der Widerstand
R angeschaltet, und das Vergleichssignal wird'
Dieses Vergleichssignal wird wiederholt in derselben Weise wie oben beschrieben betrieben, und
einer von acht Amplitudenpegeln
11 9
' 16Α'Ί6
16
16
wird an dem Ausgang des bewerteten Widerstandsnetzwerkes 7 als viertes Vergleichssignal erhalten.
Falls deshalb dieses Signal durch den Zeitgabeimpuls CL1 über das »UND«-Tor G6 abgenommen
wird, führt dies dazu, daß das multinäre PCM-Signal regenerierend übertragen worden ist.
Anschließend wird ein Fall beispielsweise beschrieben, bei dem ein Signal von -rp- A ± Δ über den
Anschluß 1 eintrifft. Hier ist Δ das Rauschen in der
übertragungsleitung, und es ist ein Zweck des Entzerrungsverstärkers,
den Einfluß des Rauschens auszuschalten, wobei Δ
erhalten werden. Da das gehaltene Signal —^- A ± Δ
größer ist als das Vergleichssignal -5- A, werden die
Widerstände- 2R, 4R und 81? in den Zeitgabeimpulsen
CL4 als nächstes verbunden, und ein Signal von
1117
—— A -I-
A -4-
A —
A
4 Α+ 8 Α+ 16 ^~ 16 Λ
kleiner als -rr A ist. Falls Δ
größer als -rg- /4 ist, wird dieses für den anderen
kann als Vergleichssignal erhalten werden. Falls dieses Signal abgenommen wird, führt dies dazu,
daß das ursprüngliche Signal von -^- A ± A in ein
Pegel irrtümlich. Das Eingangssignal -r>- A ± /J wird Signal von -jg- /1 regeneriert worden ist.
gehalten als —γτ- A ± A und wird zuerst mit dem
Vergleichssignal A/2 verglichen. Da in diesem Falle das Eingangssignal kleiner als das Vergleichssignal
A/2 als absoluter Wert ist, wird ein Impuls von dem Komparator 4 ausgesendet, und deshalb wird der
nächste Vergleichspegel -j- A. Da das gehaltene Signal
— -r>- A ± Δ größer als der Vergleichspegel -j- A
als absoluter Wert ist, wird der Widerstand 2 R in
dem Zeitgabeimpuls CL4 als nächster nicht abgeschaltet,
und der Widerstand 2R wird mit 4R verbunden,
und ein Vergleichssignal von -5- A kann
' O
Der Regenerierverstärker nach der Erfindung kann auch in anderer Weise aufgebaut sein. Der zweite
Entzerrungsverstärker enthält nämlich einen Vorspannkreis, um eine konstante Vorspannung für das
Eingangssignal zu geben, m Stücke von Normalkreisen, wobei m eine positive ganze Zahl ist, welche
die Bedingung 2"<~l < η
< 2'" erfüllt, einen Verzögerungskreis, um die Ausgänge der Normalkreise
zeitlich gleichförmig zu machen und die Ausgänge zu addieren, und einen Addierkreis, wobei jeder Normalkreis
einen Vergleichskreis zum Vergleichen des Eingangssignals zu dem Normalkreis mit dem vorbestimmten
Bezugssignal enthält und wobei ein Impulsgenerator vorgesehen ist, um einen Impuls
eines vorbestimmten Wertes in Abhängigkeit von
dem Ergebnis des Vergleiches in dem Vergleichskreis zu erzeugen oder nicht zu erzeugen, und wobei ein
Subtrahierkreis zum Zählen der Differenz zwischen dem Eingangssignal zu dem Vergleichskreis und dem
Ausgangssignal des Impulsgenerators vorgesehen ist — ein Subtrahierkreis ist in der letzten Stufe nicht
notwendig — und wobei der Ausgang des Addierkreises die regenerierend sich wiederholende Wellenform
wird.
Eine Ausführungsform des oben beschriebenen Regenerierverstärkers wird nun mit Bezugnahme auf
die Zeichnung beschrieben. F i g. 3 zeigt die Pegel von n-nären Signalen, die bei dem Übertragungssystem
gemäß der Erfindung verwendet werden.
Der maximale Amplitudenpegel beträgt A,
und der minimale Amplitudenpegel beträgt 0, und der Unterschied zwischen den beiden Pegeln beträgt
Ein Regenerierverstärker für Oktalkoden, d. h. ίο η = 8, wird als Beispiel mit Bezug auf F i g. 4 beschrieben.
Bei diesem übertragungssystem werden Signale mit 8 Pegeln von
Ά ' ο
bis SH3 bezeichnen Signalhaltekreise. Da das Eingangssignal,
das bei SH1 eintrifft, um ^ A vor-
und 0 verwendet. In F i g. 4 bezeichnet In einen Eingangsanschluß, CL, bis CL6 bezeichnen Zeitgabesignal-Eingangsanschlüsse,
und B bezeichnet
einen Signalvorspannkreis, um eine Vorspannung gespannt ist, falls ein Signal eingetroffen ist, das
überhaupt kein Rauschen enthält, ist der Wert des Signals ^ der g pegd
1,If-Ji-.- ·ι crr
von w A fur das Eingangssignal zu erzeugen. SH1
16 A' 16
1L
16
16
>Ί£Λ
und
Ί6
DL1 und DL2 bezeichnen Verzögerungselemente, die
dafür verwendet werden, um die Zeiten des notwendigen Vorganges gleichförmig zu machen. Vs
bezeichnet einen Bezugssignalanschluß, SA1 und SA2
bezeichnen Subtrahierverstärker mit einem Verstärkungsgrad von 2, COMP1, COMP2 und COMP3
bezeichnen Vergleichskreise, R1 und R2 bezeichnen
Widerstände zum Dämpfen der Signale, AD bezeichnet einen Addierkreis, und OUT bezeichnet
einen Ausgangsanschluß.
Eine Ausführungsform wird nachfolgend mit Bezug auf F i g. 4 beschrieben. Es wird angenommen, daß
das Eingangssignal -^- A ± Δ ist. Dieses Δ ist das
Rauschen und ist kleiner als -ττ-. Dieses Eingangssignal
wird um /1/16 durch den Vorspannkreis B vorgespannt und wird -jg- A ± Δ. Dieses Signal wird
durch den Signalhaltekreis SH1 gehalten. Andere
seits ist immer ein Vergleichssignal mit einem Wert von A/2 am Bezugssignalanschluß Vs vorhanden,
und das Signal des Haltekreises wird mit dem Wert der Bezugsspannung Fs durch den Komparator
COMP1 zu dem Zeitpunkt verglichen, der durch die
Zeitgabe von dem Zeitgabeanschluß CL bestimmt ist. Wenn das Ergebnis des Vergleiches zeigt, daß
das Signal des Haltekreises größer ist, wird ein Ausgangsimpuls mit einem Wert von A/2 vom Komparator
COMP1 erzeugt, und falls das Signal kleiner ist, wird kein Impuls erzeugt. Der Ausgang des Signal-
13
haltekreises ist jetzt -^- A ± Δ, und dieser Wert ist
größer als A/2, und deshalb wird in diesem Falle ein Ausgangsimpuls mit einem Wert A/2 von dem
Komparator COMP1 erzeugt, und dieser Impuls wird zu dem Verzögerungskreis DL1 gegeben. Der
Impuls wird auch zu dem Subtrahierverstärker SA1
gegeben, und die Differenz zwischen diesem Impuls und dem Ausgang des Signalhaltekreises SH1 wird
in dem Subtrahierverstärker S^1 gezählt, und das
Ergebnis der Subtraktion wird dadurch verdoppelt,
daß es verstärkt wird, und wird -ττ- Α±2Δ, und
dieser Wert wird durch den zweiten Signalhaltekreis SH2 erhalten. Dieses gehaltene Signal wird mit einem
Bezugssignal eines Wertes A/2 durch den Zeitgabeimpuls CL4. in dem zweiten Komparator COMP2
verglichen. Dieser Vorgang ist genau derselbe wie der Vorgang der ersten Stufe. In diesem Falle ist
das Signal -^- A ±2Δ des Haltekreises größer als
A/2, und deshalb wird ein Ausgangsimpuls eines Wertes A/2 von dem Impulsgenerator PG2 erzeugt.
Dieser Impuls wird zu dem Verzögerungskreis DL2 gegeben und wird auch zu dem Subtrahierverstärker
S^2 gegeben, und die Differenz zwischen diesem
Impuls und dem Ausgang des Signalhaltekreises SH2 wird in dem Subtrahierverstärker S^2 gezählt. Das
Ergebnis der Subtraktion wird verdoppelt, indem es
4
verstärkt wird, und wird -j^- A ±4Δ, und dieser
verstärkt wird, und wird -j^- A ±4Δ, und dieser
Wert wird durch den dritten Signalhaltekreis SH3
gehalten. Das gehaltene Signal wird mit einem Bezugssignal eines Wertes A/2 durch Zeitgabeimpulse
verglichen, die über Verzögerungskreise DL1 und DL2 in dem dritten Komparator COMP3 gesendet
werden. Dieser Vorgang ist derselbe wie der vorstehend beschriebene Vorgang. In diesem Falle ist
4
das gehaltene Signal -jg- A ± 4 Δ kleiner als A/2,
das gehaltene Signal -jg- A ± 4 Δ kleiner als A/2,
und deshalb wird kein Impuls erzeugt. Wenn der Vergleichsvorgang in allen Stufen beendet ist und
ein Impuls in der letzten Stufe erzeugt wird, werden die Ausgänge der Komparatoren COMP1, COMP2
und COMP3 der drei Stufen durch den Addierkreis AD addiert. Es ist hier darauf hinzuweisen,
daß in dem vorliegenden Beispiel der Ausgang A/2 des Impulsgenerators der zweiten Stufe um 1/2
durch den Widerstand K1 gedämpft wird und A/4
wird und der Ausgang A/2 des Impulsgenerators
der dritten Stufe— in dem obigen Beispiel wird kein Impuls erzeugt — um 1/4 durch den Widerstand
R2 gedämpft wird und A/S wird. Deshalb
werden in dem vorliegenden Beispiel Ausgänge von der ersten und der zweiten Stufe ausgesendet, und
kein Eingang wird von der dritten Stufe ausgesendet, und deshalb werden Signale A/2 und A/4 zu dem
Addierkreis AD gesendet, und -γ Α wird erhältlich,
indem die beiden Signale addiert werden. Somit ergibt sich, daß das Signal -ψ Α ± Δ, das ursprünglich
über den Eingangsanschluß gegeben wurde, in -g- A regeneriert worden ist.
Nachfolgend wird das Signal -w- A ± Δ mit Bezug
auf F i g. 2 beschrieben. In diesem Falle wird der Ausgang des Vorspannkreises B -rr A ± Δ, und als
Ergebnis des Vergleiches im Komparator COMP1
wird ein Ausgang A/2 erzeugt, und dieser wird in dem Subtrahierverstärker SA1 subtrahiert, und das
Ergebnis der Subtraktion wird verdoppelt, indem es
verstärkt wird, und wird -ττ-Α±2Α, und dieser
Wert wird durch den zweiten Signalhaltekreis SH2
gehalten, und das Ausgangssignal von SH2 wird in dem zweiten Komparator verglichen. In diesem
Fall ist das Vergleichssignal A/2 größer, und deshalb
wird kein Impuls erzeugt. Das Signal -rr A ± 2 Δ
des Hältekreises SH2 wird dann ohne Änderung verdoppelt,
. indem es durch den Subtrahierverstärker
SzI2 verstärkt wird, und wird -jt- Α±4Δ. Dieses
Signal wird durch den Haltekreis SH3 gehalten und
wird mit A/2 durch den dritten Komparator verglichen. In diesem Falle ist das Signal des Haltekreises
größer,, und deshalb wird ein Impuls A/2 durch den Komparator COMP3 erzeugt. Dieser Impuls
A/2 wird in ,4/8 durch den Widerstand R2
gedämpft, und deshalb werden in diesem Falle der Impuls A/2 der ersten Stufe und der Impuls A/S der
dritten Stufe addiert, . und ein Impuls -~- A kann
Der Fall, in dem ein Signal -g- A ± Δ an der Schaltung
der F i g. 5 eintrifft, wird nachfolgend beschrieben. Der Wert -ψ A ± Δ wird in -jz- A ± Δ
durch den Vorspannkreis B geändert und wird dann zu dem Verzögerungskreis DL5 geführt und wird
auch zu dem Komparator COMP1 geführt und wird mit einem Vergleichssignal mit einem Wert A/2 verglichen,
das von Vs1 in dem Komparator COMP1
zugeführt wird. In diesem Falle ist das Eingangssignal größer, und deshalb wird ein Impuls A/2
erzeugt, und dieser Impuls wird zu dem Verzögerungskreis DL3 gegeben und wird auch zu dem Subtrahier-
kreis Sw^1 gegeben. Das Signal -yz- A ± Δ, das über
den Verzögerungskreis DL5 gelaufen ist, und der
Ausgangsimpuls A/2 des Impulsgenerators PG1 treffen
in dem Subtrahierkreis SMb1 gleichzeitig ein,
indem die Verzögerungszeit des Verzögerungskreises richtig eingestellt wird und die Subtraktion in diesem
Subtrahierkreis SUb1 ausgeführt wird. Als Ergebnis
3
wird das Signal -rr A ± Δ erhalten. Dieses Signal
wird das Signal -rr A ± Δ erhalten. Dieses Signal
wird zu dem Verzögerungskreis JDL6 gegeben und
wird auch zu dem Komparator COMP2 gegeben und wird mit einem Vergleichssignal eines Wertes
A/4 verglichen, das von dem Anschluß Vs2 in dem
Komparator COMP2 abgeleitet wird. In diesem Falle
ist das Vergleichssignal größer, und deshalb wird kein Impuls von dem Komparator COMP2 erzeugt.
Das Signal, das über den Verzögerungskreis DL6
gelaufen ist, trifft deshalb am Vergleichskreis COMP3
ein, ohne in dem Subtrahierkreis SmZj2 subtrahiert
zu werden. In diesem Vergleichskreis COMP3 wird das Signal mit einem Vergleichssignal eines Wertes
A/S verglichen, das von dem Anschluß Vs3 abgeleitet
ist. In diesem Falle ist -j-7- A ± Δ größer als A/S,
und deshalb erzeugt der Komparator COMP3 einen Impuls mit einem Wert A/S. Ein Impuls mit einem
Wert A/2 der ersten Stufe und ein Impuls mit einem Wert A/S der dritten Stufe werden zeitlich durch den
Verzögerungskreis DL3 gleichförmig gemacht und
werden durch den Addierkreis AD addiert und werden -g- A, und dieser Wert wird von dem Ausgangs
erhalten werden.
Wie oben beschrieben worden ist, kann der multinäre Koderegenerierverstärker der Erfindung durch
die Schaltung der F i g. 4 erhalten werden. Selbstverständlich ist das zweite Ausführungsbeispiel nicht
auf die Schaltung nach F i g. 4 beschränkt. Eine Änderung dieser Schaltung ist in F i g. 5 gezeigt.
Die Schaltung der F i g. 5 ist von der Schaltung der F i g. 4 dadurch verschieden, daß Verzögerungskreise
DL5 und DL6 an Stelle von Signalhaltekreisen
SH1 und SH2 verwendet werden, wobei
der Wert der Vergleichsspannung der ersten Stufe A/2, der Wert der zweiten Stufe A/4 und der Wert
der dritten Stufe A/S ist. Durch diese Änderung wird es möglich, einfache Subtrahierkreise SUB1 und SUB2
anstatt der Doppel-Subtrahierverstärkerkreise S^1
und SA2 zu verwenden. Der Ausgang des Vergleichskreises der ersten Stufe ist A/2, der Ausgang der
zweiten Stufe ist A/4, und der Ausgang der dritten Stufe ist A/S. Durch diese Änderung werden die
Dämpfungswiderstände .R1 und R2 unnötig.
anschluß OUT ausgesendet.
Während beide Kreise der zweiten Ausführungsform als Beispiel beschrieben worden sind, kann die
Erfindung selbstverständlich auch Kreise verwenden, die dadurch erhältlich sind, daß die Kreise der
F i g. 4 und 5 teilweise ersetzt werden. Während n-näre.Signale mit Pegeln von 0,
beschrieben worden sind, kann die Erfindung selbstverständlich auch bei n-nären Signalen angewendet
werden, die nicht den Pegel 0 enthalten. In diesem Falle wird es notwendig, die Größe des ersten Vorspannkreises
B einzuregeln und des weiteren den letzten Ausgangsimpuls in geeigneter Weise vorzuspannen.
Wenn die Abstände zwischen den verwendeten Pegeln nicht gleich sind, kann der Entzerrungsverstärker
realisiert werden, indem der Wert
009 533/247
des Ausgangsimpulses des Impulsgenerators und der Wert des Vergleichssignals in geeigneter Weise geändert
werden.
Wenn die Anzahl der Pegel der Koden, die bei der übertragung verwendet werden, nicht als 2m, wie
2, 4, 8 und 16, ausgedrückt werden können, kann der Regenerierverstärker in folgender Weise ausgebildet
werden. Wenn nämlich z.B. 7 Pegel vorhanden sind, kann der Regenerierverstärker in nahezu derselben
Weise wie im Falle von 8 Pegeln ausgebildet werden. Wenn 13 Pegel vorhanden sind, kann der
Entzerrungsverstärker ' in nahezu derselben Weise wie im Falle von 16 Pegeln aufgebaut werden. Bei
der Ausbildung des Regenerierverstärkers, wie oben beschrieben, wird es möglich, die Anzahl der Vergleichskreise
und der anderen Teile von η oder n-1 auf m zu verringern. Hierbei steht m mit η in folgender
Beziehung 2m~x <n< 2m.
Wie oben beschrieben, kann gemäß der Erfindung ein multinärer Kode-Regenerierverstärker durch die
Verwendung einer relativ einfachen Schaltung erhalten werden.
Claims (6)
1. Regenerierverstärker, der in einer übertragungsleitung einer mehrwertigen PCM-Übertragung
vorgesehen ist, wobei die übertragung durch eine Kombination von Impulsen mit η
Amplitudenpegeln ausgeführt wird, gekennzeichnet
durch einen oder m Vergleichspegelgeneratoren mit m oder m + i Bezugspegeln
(2m~1 < η ;£ 2m) und jeweils mit einem Ausgangssignal
nahe dem Wert des Eingangssignals, wobei das Ausgangssignal durch Kombinieren der dem
Pegel des Eingangssignals entsprechenden Bezugspegel erzeugt wird.
2. Regenerierverstärker nach Anspruch 1, gekennzeichnet durch einen Haltekreis zum Halten
des Amplitudenpegels des Eingangssignals für eine konstante Zeitdauer, durch einen Vergleichssignal-Formkreis,
durch einen Vergleichskreis zum Vergleichen des Ausgangssignals des Vergleichssignal-Formkreises
mit dem Amplitudenpegel des Eingangssignals, das in dem Haltekreis gehalten wird, durch einen Synchronisierkreis zum Erzeugen
der Synchronisiersignale der Folgefrequenz der übertragenen Signale und eines (m +1)-fachen
der Folgefrequenz, wobei der Bezugssignal-Formkreis durch das Synchronisiersignal
mit der (m + l)-faehen Folgefrequenz steuerbar ist und zuerst ein Vergleichssignal mit einem vorbestimmten
konstanten Wert erzeugt und dann ein Vergleichssignal mit einem solchen Pegel erzeugt, der sich dem Pegel des Eingangssignals
annähert, der dem Ergebnis des Vergleichs in dem Vergleichskreis entspricht, und wobei der
Vergleichskreis den Vergleichsvorgang m-mal ausführt,
wenn ein einzelnes Eingangssignal erzeugt wird, und den (m + l)-ten Ausgang des Vergleichssignal-Formkreises
durch das Synchronisiersignal der Folgefrequenz der übertragenen Signale steuert
und diesen Ausgang zu der übertragungsleitung aussendet.
3. Regenerierverstärker nach Anspruch 1, gekennzeichnet durch einen Vorspannkreis zum
Erzeugen einer konstanten Vorspannung für das Eingangssignal, durch m Vergleichs-Subtrahierkreise,
durch Verzögerungskreise, um die Ausgänge der Vergleichs-Subtrahierkreise zeitlich
beim Addieren der Ausgänge gleichförmig zu machen, und durch einen Addierkreis, wobei
jeder Vergleichs-Subtrahierkreis einen Vergleichskreis, um das Eingangssignal des Vergleichs-Subtrahierkreises
mit dem vorbestimmten Bezugssignal zu vergleichen und einen Impuls eines vorbestimmten
Wertes in Abhängigkeit von dem Ergebnis des Vergleichs zu erzeugen, und einen Subtrahierkreis zum Zählen der Differenz zwischen
dem Eingangssignal des Vergleichskreises der vorangehenden Stufe und dem Ausgang des
Vergleichskreises enthält und wobei die erste Stufe keinen Subtrahierkreis enthält und das
Ausgangssignal des Addierkreises das regenerierte Signal ist.
4. Regenerierverstärker nach Anspruch 1, gekennzeichnet durch einen Vorspannkreis zum
Erzeugen einer konstanten Vorspannung für die Eingangssignale mit η Amplitudenpegeln, durch
m Vergleichs-Subtrahierkreise, durch einen Verzögerungskreis, um die Ausgänge der Vergleichs-Subtrahierkreise
zeitlich beim Addieren der Ausgänge gleichförmig zu machen, und durch einen Addierkreis, wobei der Vergleichs-Subtrahierkreis
der ersten Stufe einen Signalhaltekreis und einen Vergleichskreis enthält, um das Signal des Haltekreises
mit dem vorbestimmten Bezugssignal zu vergleichen und einen Impuls eines vorbestimmten
Wertes in Abhängigkeit von dem Ergebnis des Vergleichs zu erzeugen, und wobei jeder Vergleichs-Subtrahierkreis
in der zweiten und folgenden Stufe einen Subtrahierverstärker, um die Differenz zwischen dem Eingangssignal und dem
Ausgangssignal des Vergleichskreises der vorangehenden Stufe durch Verstärkung zu verdoppeln,
einen Haltekreis zum Halten des Ausgangssignals des Verstärkers und einen Vergleichskreis
enthält, um das Signal des Haltekreises mit dem vorbestimmten Bezugssignal zu vergleichen und
einen Impuls eines vorbestimmten Wertes in Abhängigkeit von dem Ergebnis des Vergleichs
zu erzeugen.
5. Regenerierverstärker nach Anspruch 1, gekennzeichnet durch einen Vorspannkreis, um Eingangssignalen mit η Amplitudenpegeln eine konstante
Vorspannung zu geben, durch m Vergleichs-Subtrahierkreise, durch einen Verzögerungskreis,
um die Ausgänge der Vergleichs-Subtrahierkreise zeitlich beim Addieren der Ausgänge
gleichförmig zu machen, und durch einen Addierkreis, wobei der Vergleichs-Subtrahierkreis
der ersten Stufe einen Vergleichskreis enthält, um das Eingangssignal mit dem vorbestimmten
Bezugssignal zu vergleichen und einen Impuls eines vorbestimmten Wertes in Abhängigkeit von
dem Ergebnis des Vergleichs zu erzeugen, und wobei jeder Vergleichs-Subtrahierkreis der zweiten
und folgenden Stufe einen Verzögerungskreis, um das Eingangssignal und das Ausgangssignal
des Vergleichskreises der vorangehenden Stufe zeitlich gleichförmig zu machen, so daß die Signale
gleichzeitig subtrahiert werden können, einen Subtrahierkreis und einen Vergleichskreis
enthält, der dem Vergleichskreis der ersten Stufe gleichartig ist.
6. Regenerierverstärker nach Anspruch 4, da-
durch' gekennzeichnet, daß die Werte der vorbestimmten Bezugssignale der Vergleichskreise
aller Stufen gleich sind und die Eingangssignale fortschreitend in jeder Stufe um 1/2 gedämpft
und addiert werden.
•7. Regenerierverstärker nach Anspruch 5, dadurch gekennzeichnet, daß die Werte der vorbestimmten
Bezugssignale der Vergleichskreise fortschreitend in jeder Stufe um 1/2 gedämpft
werden.
Hierzu 2 Blatt Zeichnungen
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7013467A JPS4841045B1 (de) | 1967-10-31 | 1967-10-31 | |
JP2026968A JPS4842728B1 (de) | 1968-03-28 | 1968-03-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1806157A1 DE1806157A1 (de) | 1969-05-22 |
DE1806157B2 true DE1806157B2 (de) | 1970-08-13 |
Family
ID=26357174
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19681806157 Pending DE1806157B2 (de) | 1967-10-31 | 1968-10-30 | Regenerierverstärker für PCM-übertragung |
DE1817984A Expired DE1817984C2 (de) | 1967-10-31 | 1968-10-30 | Signalamplituden-Regenerierschaltung für mehrwertige PCM-Übertragung |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1817984A Expired DE1817984C2 (de) | 1967-10-31 | 1968-10-30 | Signalamplituden-Regenerierschaltung für mehrwertige PCM-Übertragung |
Country Status (2)
Country | Link |
---|---|
US (1) | US3585300A (de) |
DE (2) | DE1806157B2 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4078157A (en) * | 1976-10-18 | 1978-03-07 | Gte Automatic Electric Laboratories Incorporated | Method and apparatus for regenerating a modified duobinary signal |
DE3023833C2 (de) * | 1980-06-25 | 1985-12-05 | Siemens AG, 1000 Berlin und 8000 München | Regenerator für quaternäre PCM-Signale |
DE3132972A1 (de) * | 1981-08-20 | 1983-03-24 | Siemens AG, 1000 Berlin und 8000 München | Regenerator fuer digitale signale mit quantisierter rueckkopplung |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3188624A (en) * | 1959-11-17 | 1965-06-08 | Radiation Inc | A/d converter |
US3255447A (en) * | 1962-01-02 | 1966-06-07 | Epsco Inc | Data processing apparatus |
US3320534A (en) * | 1963-08-06 | 1967-05-16 | Itt | Pulse code modulation encoding and decoding apparatus |
-
1968
- 1968-10-25 US US770613A patent/US3585300A/en not_active Expired - Lifetime
- 1968-10-30 DE DE19681806157 patent/DE1806157B2/de active Pending
- 1968-10-30 DE DE1817984A patent/DE1817984C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE1817984A1 (de) | 1976-08-19 |
US3585300A (en) | 1971-06-15 |
DE1806157A1 (de) | 1969-05-22 |
DE1817984C2 (de) | 1978-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3012400C2 (de) | Verfahren zur Überwachung der Bitfehlerrate | |
DE1213882B (de) | Verfahren und Schaltungsanordnung zum UEbertragen von Daten in Form einer binaer-codierten Impulsfolge | |
DE1000861B (de) | Schaltungsanordnung zur Herstellung eines binaeren Codes | |
DE2259242C2 (de) | ||
DE2652459A1 (de) | Umsetz-vorrichtung | |
DE1802611B2 (de) | Verfahren zur uebertragung digitaler signale in nachrichtenuebertragungssystemen mit umwandlung binaer codierter signalfolgen in vielpegelsignalfolgen und umgekehrt und kodewandler zur durchfuehrung des verfahrens | |
DE3221483A1 (de) | Analog/digital-wandler mit einer selbstvorspannungsschaltung | |
DE2052845C3 (de) | Datenübertragungsverfahren mit sich teilweise überlappenden Signalen | |
DE1806157B2 (de) | Regenerierverstärker für PCM-übertragung | |
DE2111838A1 (de) | Rein digitaler,sich automatisch selbst einstellender Daempfungsentzerrer mit einer Mehrzahl von Anzapfschaltungen,die im Tandem zum Entzerren von ueber ein verzerrendes Medium geleiteten Signalen geschaltet sind | |
DE2461581A1 (de) | Adaptives deltamodulationssystem | |
DE1961666A1 (de) | Rueckkopplungscoder und Decoder,die bewertete Codefolgen verwenden | |
DE1039768B (de) | Logisches magnetisches Element | |
DE2631095C3 (de) | Dynamikregelung bei Signalübertragung mit Pulskodemodulation | |
DE2456178A1 (de) | Schaltungsanordnung fuer eine automatische verstaerkungsreglung fuer codierte daten | |
CH647112A5 (de) | Schaltungsanordnung zur gewinnung einer zu der impulsdichte einer impulsfolge proportionalen steuerspannung. | |
DE2047254C3 (de) | ||
DE2808008C3 (de) | Schneller Amplitudenentscheider für digitale Signale | |
DE1276716C2 (de) | Verfahren und Schaltungsanordnung zur Umwandlung einer mit drei verschiedenen Pegelwerten auftretenden Signalfolge in eine entsprechende, mit zwei verschiedenen Pegelwerten auftretende Signalfolge | |
DE19522621B4 (de) | Verfahren zum Dekodieren von übertragenen Informationseinheiten | |
DE1225233B (de) | Codierungsanordnung mit nichtlinearer Quantisierungskennlinie | |
DE1449427B2 (de) | Schaltungsanordnung zur auswertung von phasenmoduliert aufgezeichneten daten | |
DE1909412A1 (de) | UEbertragungssystem fuer mehrpegelige digitale Signale | |
DE1954911B2 (de) | Analog digital codierer | |
DE1159503B (de) | Pulscodemodulations-Nachrichtenuebertragungssystem mit einem Coder und Decoder vom Serientyp |