Nothing Special   »   [go: up one dir, main page]

DE1696607C3 - Verfahren zum Herstellen einer im wesentlichen aus Silicium und Stickstoff bestehenden Isolierschicht - Google Patents

Verfahren zum Herstellen einer im wesentlichen aus Silicium und Stickstoff bestehenden Isolierschicht

Info

Publication number
DE1696607C3
DE1696607C3 DE1696607A DER0047833A DE1696607C3 DE 1696607 C3 DE1696607 C3 DE 1696607C3 DE 1696607 A DE1696607 A DE 1696607A DE R0047833 A DER0047833 A DE R0047833A DE 1696607 C3 DE1696607 C3 DE 1696607C3
Authority
DE
Germany
Prior art keywords
silicon
layer
substrate
nitrogen
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1696607A
Other languages
English (en)
Other versions
DE1696607A1 (de
DE1696607B2 (de
Inventor
Joseph Hurlong Newark N.J. Scott Jun. (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE1696607A1 publication Critical patent/DE1696607A1/de
Publication of DE1696607B2 publication Critical patent/DE1696607B2/de
Application granted granted Critical
Publication of DE1696607C3 publication Critical patent/DE1696607C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/113—Nitrides of boron or aluminum or gallium
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/114—Nitrides of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/125—Polycrystalline passivation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer im wet-ntlichen aus Silicium und Stickstoff bestehenden Isolierschicht auf einer Unterlage, die in gemischten Silan- und Ammoniakdämpfen erhitzt wird.
Dünne Schichten aus isolierendem Werkstoff werden in großem Umfang als AbdecKschichten auf der Oberfläche kristallischer Halbleiterkörper zur Steuerung der Eindiffusion eines Dotterungsstoffes in bestimmte Teile des Körpers, zum Schutz des in der Oberfläche des Halbleiterkörpers liegenden Randes eines pn-Überganges, als Dielektrikum in Kondensatoren und zur elektrischen Isolation von Leiterbahnen auf der Oberfläche eines Körpers verwendet. Vorzugswe'Fe sollen solche Schichten aus einem hitzebeständigen Material bestehen, damit sie durch die z. B. bei der Herstellung von Halbleiterbauelementen auftretenden hohen Temperaturen nicht beschädigt werden. Für solche dünnen Schichten hat man bisher meistens Siliciumdioxid oder eine Mischung aus Siliciumdioxid und Siliciummonoxid verwendet. Für viele Anwendungen werden jedoch Isolierschichten aus Siliciumnitrid bevorzugt. Die in üblicher Weise hergestellten Siliciumnitridschichten haben den Nachteil, daß sie sehr schwierig zu ätzen sind. Die Ätzgeschwindigkeit der bekannten Siliciumnitridschichten ist insbesondere bei den üblichen photolithographischen Verfahren zur Herstellung von Halbleiterbauelementen zu langsam.
Es ist ein Verfahren zum Niederschlagen einer Siliciumnitridschicht bekannt (»]. electrochem. Soc. 113« [19661 Heft 12, S. 1279 bis 1281), bei dem zuvor gemischte .Silan- und Ammoniakdämpfe in Gegenwart eines Wasserstoffüberschusses pyrolytisch auf einem Substrat reagieren, welches hierbei auf einer Temperatur im Bereich von 750 bis UOO0C gehalten wird. Eine auf eine derart stark erhitzte Unterlage niedergeschlagene Schicht ist zwar als Abdeckmaske verwendbar, kann aber nicht mit der gewünschten Geschwindigkeit geätzt werden.
Aufgabe der Erfindung ist die Angabe eines
Verfahrens zum Herstellen von leicht, d. h. schnell ätzbaren Schichten, die nach dem Ätzen in einen schwer ätzbaren Zustand umgewandelt werden sollen.
Die Erfindung besteht darin, daß die Unterlage in den gemischten Dämpfen auf eine Temperatur zwischen 575 und 7000C erhitzt wird, daß bestimmte Teile der dabei niedergeschlagenen schnell ätzbaren Schicht im wesentlichen aus Silicium und Stickstoff weggeätzt werden und daß die Unterlage und die verbliebenen Teile der ίο Schicht zur Umwandlung dieser Teile in einen schwer ätzbaren Zustand auf eine Temperatur zwischen 900 und 13000C erhitzt werden.
Nach diesem Verfahren hergestellte Schichten zeichnen sich durch eine hohe Ätzgeschwindigkeit aus. Man kann dann ohne Schwierigkeiten einen Teil der Schicht entfernen und sie anschließend zur Verbesserung der Isoliereigenschaften ätzunempfindlich machen. An einigen Beispielen aus der Halbleitertechnik soll die Erfindung näher erläutert werden. In der Zeichnung zeigt
Fig. 1 eine schematische, teilweise geschnittene Ansicht einer Apparatur zur Durchführung des Verfahrens gemäß der Erfindung,
F i g. 2 eine schematische Darstellung einer weiteren Apparatur zur Durchführung des Verfahrens gemäß der Erfindung,
F i g. 3a bis 3c Querschnittsansichten eines Halbleiterkörpers während aufeinanderfolgender Schritte bei der Herstellung eines Halbleilerbauelementes unter Απω wendung des Verfahrens gemäß der Erfindung und
F i g. 4a bis 4d Querschnittsansichten eines Halbleiterkörpers während aufeinanderfolgender Schritte bei der Herstellung eines anderen Halbleiterbauelementes unter Anwendung des Verfahrens gemäß der Erfindung.
Beispiel 1
In F i g. 1 ist eine Apparatur 10 dargestellt, die sich zur Durchführung des vorliegenden Verfahrens eignet. Die Apparatur 10 enthält ein hitzebestc^diges Ofenrohr 11, das z. B. aus einem schwer schmelzbaren Glas, geschmolzenem Siliciumoxyd od. dgl. bestehen kann. Das Ofenrohr 10, dessen Einlaß mit 12 und dessen Auslaß mit 13 bezeichnet sind, ist im mittleren Teil in einer Heizvorrichtung 14 angeordnet, die z. B. aus einem mit Widerstandsheizung arbeitenden elektrischen Ofen bestehen kann. Mit dem Einlaß 12 des Ofenrohres U sind ein Ammoniak enthaltender Behälter 15, ein Silan enthaltender Behälter 16 und ein Formiergas enthaltender Behälter 17 über nicht dargestellte Ventile und Strömungsmeßgeräte 18 verbunden. Da es zweckmäßig ist, das Silan in verdünnter Form zu verwenden, enthält der Behälter 16 eine Mischung aus etwa 1 bis 10 Volumprozent Silan und als Rest ein Inertgas, wie Stickstoff oder Argon.
In dem vom Ofen 14 umgebenen Teil des Ofenrohres 11 ist ein hitzebeständiges Schiffchen 19 angeordnet, das ein zu beschichtendes Substrat 20 enthält. Das Substrat 20 kann aus einem Isoliermaterial, wie Aluminiumoxyd od. dgl., einem Halbleitermaterial, wie Silicium, Galliumarsenid od. dgl., oder einem Metall bestehen.
Mittels des Ofens 14 wird die Temperatur innerhalb des Ofenrohres 11 auf etwa 575 bis 7000C eingestellt. Während der Ofen 14 auf die gewünschte Temperatur gebracht wird, wird das Ofenrohr 11 mit einem inerten Trägergas durchgespült, das bei dem vorliegenden Ausfuhrungsbeispiel aus einer als Formiergas bekannten Stickstoff-Wasserstoff-Mischung besteht. Die unten erwähnten Durchsätze der verschiedenen Reagenzien
sind nur als Beispiel angegeben und können in Abhängigkeit von Größe und Form der Apparatur sowie der Temperatur des Ofens geändert werden.
Bei dem vorliegenden Beispiel läßt man das Formiergas mit einer etwa 0,076 m3/h entsprechenden Geschwindigkeit durch das System strömen, während der Ofen 14 auf die gewünschte Temperatur aufgeheizt wird. Wenn die Temperatur innerhalb des Ofenrohres 11 den vorgesehenen Wert im Bereich zwischen 575 und 700°C erreicht hat, wird eine Mischung aus Ammoniak und verdünntem Silan aus den Behältern IS bzw. 16 durch den Einlaß 12 in das Ofenrohr 11 geleitet, wo eine Reaktion stattfindet Dabei schlägt sich auf dem Substrat eine isolierende, hitzebeständige Schicht 21 nieder.
Das Trägergas, etwaiges unreagiertes Silan und Ammoniak sowie die Reaktionsprodukte verlassen das System durch den Auslaß 13. Nach Ablauf der für das Niederschlagen vorgesehenen Zeitspanne, die gewöhnlich in der Größenordnung von Minuten liegt, werden der Ammoniakstrom und der Siianmischungsstrom abgestellt, und der Ofen 14 wird ausgeschaltet Wenn die Temperatur innerhalb des Ofenrohres 11 auf etwa 2000C abgesunken ist, kann der Trägergasstrom vollständig abgestellt werden, und das Schiffchen 19 2·> kann zusammen mit dem beschichteten Substrat aus dem Ofenrohr 11 entnommen werden.
Die genaue Beschaffenheit der auf diese Weise gebildeten Isolierschicht 21 steht nicht mit Sicherheit fest, wenn auch bekannt ist, daß sie im wesentlichen aus w Silicium und Stickstoff besteht. Die gebildete Schicht 21 unterscheidet sich von den üblichen Siliciumnitridschichten, die bei Temperaturen über 750° C niedergeschlagen werden, in dreierlei Hinsicht wesentlich. Erstens beträgt die Dielektrizitätskonstante der Schicht « etwa 6, während die Dielektrizitätskonstante von Siliciumnitridschichten, die bei Temperaturen über 7500C niedergeschlagen worden waren, etwa den Wert 10 hat. Zweitens stimmt der Wärmeausdehnungskoeffizient der nach dem vorliegenden Verfahren hergestellten Isolierschicht 21 nicht mit dem Wärmeausdehnungskoeffizienten von Silicium überein, während Isolierschichten, die bei Temperaturen über 750° C niedergeschlagen worden sind, einen Wärmeausdehnungskoeffizient haben, der sehr nahe bei dem des Siliciums liegt. Drittens kann die nach dem vorliegenden Verfahren hergestellte Isolierschicht 21 leicht geätzt werden, was für die Herstellung von Halbleiterbauelementen sehr vorteilhaft ist. Die bekannten Siliciumnitridschichten, die bei Temperaturen dber 750° C niedergeschlagen so worden waren, lassen sich dagegen nur langsam und schwierig ätzen. Aus diesen Gründen wird vermutet, daß in den nach dem Verfahren gemäß der Erfindung niedergeschlagenen Schichten Stickstoffmangel herrscht und daß die Zusammensetzung dieser Schichten näherungsweise der Formel SiN entspricht, während die schwer ätzbaren Siliciumnitridschichten, die bei Temperaturen über 750" C niedergeschlagen worden sind, eine der Formel S13N4 entsprechende Zusammensetzung haben. Versuche haben ergeben, daß &o die mit einem Norm-Ätzmittel, z. B. einer wäßrigen Ammöniumfluorid-Fluorwasserstoff-Lösung, gemessene Ätzgeschwindigkeit der so niedergeschlagenen Schichten sich innerhalb weiter Grenzen stetig und invers mit der Temperatur beim Niederschlagen ändert, was darauf hinweist, daß auch die Zusammensetzung der niedergeschlagene*./ Isolierschichten von der Niederschlagstemperatur abhängt. Die Ätzgeschwindigkeit der Schichten wird außerdem durch die Geschwindigkeit, mit der die Schichten niedergeschlagen werden, beeinflußt, und zwar lassen sich schnell niedergeschlagene Schichten auch schnell ätzen, während langsam niedergeschlagene Schichten eine langsame Ätzgeschwindigkeit aufweisen.
Beispiel 2
Bei diesem Beispiel reagieren das Silan und der Ammoniak wie bei dem im Vorstehenden beschriebenen Verfahren in einem erhitzten Rohr, das zu überziehende Substrat befindet sich jedoch nicht in diesem Rohr. Das Substrat ist statt dessen in einer kühleren Umgebung vollständig außerhalb des Ofenrohres angeordnet Die Reaktionsgase treten aus dem Ofenrohr aus und werden rasch abgekühlt, indem sie in Form eines Strahles auf das Substrat gerichtet werden, wobei sich dann auf dem Substrat eine im wesentlichen aus Silicium und Stickstoff bestehende Isolierschicht bildet Dieses Verfahren hat den spc iellen Vorteil, daß nur eine mäßige Erhitzung des Subslrafss erforderlich ist
Zur Durchführung dieser Ausführungsform des Verfahrens gemäß der Erfindung kann die in F i g. 2 dargestellte Apparatur 30 verwendet werden, die ein hitzebeständiges Reaktionsrohr 31 enthält, das am einen Ende einen Einlaß 32 aufweist und am anderen Ende mit einer Auslaßdüse 33 versehen ist die einen Strahl zu erzeugen gestattet Das Reaktionsrohr 31 ist in einem Ofen 34 angeordnet Mit dem Einlaß 32 sind ein Ammoniak enthaltender Behälter 15, ein Silan und Stickstoff enthaltender Behälter 16 und ein Trägergas, z. B. Formiergas, enthaltender Behälter 17 verbunden. Die Strömung aus den verschiedenen Behältern ist durch Hähne 35 einstellbar. Wie bei dem vorangehenden Beispiel wird als Trägergas vorzugsweise eine Mischung aus etwa 9 Volumteilen Stickstoff und 1 Volumteil Wasserstoff verwendet
Das Substrat 36, auf dem eine Isolierschicht zu bilden ist, wird bei diesem Ausführungsbeispiel außerhalb des Re aktionsrohres 31 und des Ofens 34 in nahem Abstand, der im allgemeinen unter 5 cm beträgt, vor der Strahldüse 33 angeordnet Das System wird zuerst mit Trägergas, das in Pfeilrichtung strömt, durchgespült, während der Ofen auf eine Temperatur zwischen etwa 575 und 1200°C aufgeheizt wird. Anschließend werden dann die Hähne 35 geöffnet, so daß Silan und Ammoniak in das Reaktionsrohr 31 strömen können. Die Temperatur im Reaktionsrohr 31 reicht nun aus, um eine Reaktion zwischen dem Ammoniak und dem Silan zu gewährleisten. Die Dampfmischung aus dem inerten Trägergas, nicht reagiertem Ammoniak und Silan und den Reaktionsprodukten von Ammoniak und Silan treten durch die Düse 33 aus dem Reaktionsrohr 31 aus. Die austretende Gasmischung bildet einen Strahl, der durch einen Pfeil angedeutet ist und auf die Oberfläche des Substrates 36 auftritt Beim Austreten aus der Düse 33 kühlt sich der Strahl rasch ab, und die Temperatur des Strahles am Punk* des Auftreffens auf dem Substrat 36 kann durch Verändern des Abstandes zwischen der Düse 33 und dem Substrat 36 eingestellt werden. Bei einer Ofentemperatur von etwa 700"C und einem Abstand von etwa 2 mm zwischen der Düsenöffnung 33 und dem Substrat 36 beträgt die Temperatur des auf dem Substrat 36 aui treffenden Strahles etwa 150° C. Auf diese Weise wird eine im wesentlichen aus Silicium und Stickstoff bestehende Isolierschicht 37 auf dem Substrat 36 niedergeschlagen, Wiährend sich dieses auf einer sehr
mäßigen Temperatur befindet. Dieses Verfahren ist besonders nützlich, wenn das Substrat aus einem Halbleiter mit kleiner Bandlücke besteht, z. B. aus einer halbleitenden AniBv-Verbindung, die keinen höheren Temperaturen standzuhalten vermag.
Beispiel 3
Als erstes wird ein kristallischer Halbleiterkörper 40 (Fig.3a) mit mindestens einer Hauptfläche 41 hergestellt. Die genaue Größe, Form, Zusammensetzung und der Leitungstyp des Halbleiterkörpers 40 sind nicht wesentlich. Gewöhnlich besteht der das Substrat darstellende Halbleiterkörper 40 aus einer Scheibe mit zwei einander entgegengesetzten parallelen Hauptseiten 41, 42. Beim vorliegenden Beispiel soll der Halbleiterkörper 40 etwa 1,25· 1,25 0,15 mm groß sein und aus einem p-leitenden Siliciumeinkristall bestehen. Der spezifische Widerstand des Halbleiterkörpers 40 ist vorzugsweise gleich oder größer als 1 Ohm-cm. Der Halbleiterkörper 40 wird unter Anwendung des im Beispiel 1 oder 2 beschriebenen Verfahrens auf der Oberfläche 41 mit einer leicht ätzbaren Isolierschicht 43 überzogen, welche aus den Reaktionsprodukten von Silan und Ammoniak besteht. In der isolierschicht 43 werden mittels eines üblichen photolithographischen Verfahrens zwei im Abstand voneinander angeordnete öffnungen 44, 45 gebildet. Der Halbleiterkörper 40 wird dann den Dämpfen eines Dotierungsstoffes ausgesetzt, der bei dem vorliegenden Beispiel ein Donator, wie Arsen, Phosphor od. dgl. ist, um im Halbleiterkörper 40 unmittelbar angrenzend an die öffnungen 44 und 45 zwei n-Zonen 46, 48 niedrigen spezifischen Widerstandes zu bilden. Stark dotierte η-Zonen niedrigen spezifischen Widerstandes werden im folgenden als η+ -Zonen bezeichnet, in entsprechender Weise werden stark dotierte p-Zonen niedrigen spezifischen Widerstandes als p+-Zonen bezeichnet. Um einen niedrigen spezifischen Widerstand in den Zonen 46, 48 zu gewährleisten, wird die Diffusion mit einer solchen Dotierungsstoffkonzentration und einem solchen Erhitzungsprofil durchgeführt, daß die Konzen- :jι
UtI UUIlIl VKJI l
CIU3 L^ICKUUltCII
bestehenden Lsdungsträger an der Oberfläche der Zonen 46, 48 mindestens lO'Vcm3 beträgt. Die verbliebenen Teile der Siliciumnitridschicht 43 wirken als Maske, die das Eindiffundieren des Donators verhindert An der Grenze zwischen den diffundierten η+-Zonen 46, 48 und dem p-leitenden Rest des Halbleiterkörpers 40 entstehen pn-Obergänge 47 bzw. 49. Größe und Form der beiden η+-Zonen 46, 48 entsprechen dtnen der beiden öffnungen 44 bzw. 45. Der Abstand zwischen den beiden Zonen 46, 48 ist vorzugsweise kleiner als 25 μΐη. Bei dem vorlegenden Beispiel sind die beiden donatordiffundierten Zonen 46, 48 niedrigen spezifischen Widerstandes 0,25 mm lang, 76 μΐη breit und 2,5 μίτι dick. Sie sind an den einander gegenüberliegenden, 0,25 mm langen Rändern durch einen etwa 5 μπι breiten Zwischenraum getrennt
Auf die verbliebenen Teile der ersten isolierschicht 43 und die freiliegenden Teile der Oberfläche 41 wird dann eine zweite Isolierschicht 43' (Fig.3b) aufgebracht Diese zweite Isolierschicht 43' wird in der gleichen Weise tus der Dampfphase niedergeschlagen wie die erste Schicht 43 und besteht gleicherweise aus einem leicht itzbaren Reaktionsprodukt von Silan und Ammoniak. Bestimmte Teile der Isolierschichten 43 und 43' werden nun durch irgendein geeignetes bekanntes Verfahren entfernt So kann z. B. ein Teil der Oberfläche der Isolierschicht 43 mit einer Ätzschutzschicht überzogen werden, und die nicht abgedeckten Teile können dann mit einem sauren Ätzmittel, z. B. einer wäßrigen Flußsäurelösung, entfernt werden. Im vorlie-" > genden Falle werden eine vollständig innerhalb der Oberfläche der Zone 46 befindliche Öffnung 50 und eine vollständig innerhalb der Oberfläche der Zone 48 befindliche zweite öffnung 51 gebildet.
Auf die freigelegten Teile der η+ -Zonen 46, 48 und
in auf einen Teil der Isolierschicht 43', der sich über dem Zwischenraum zwischen den Zonen 46,48 befindet, wird dann ein Metall, wie A.uminium, Palladium, Chrom od. dgl., niedergeschlagen, was beispielsweise durch Aufdampfen durch eine Maske geschehen kann. Wie
is F i g. 3c zeigt, werden dabei ein Metallkontakt 52 an der Zone 46, ein zweiter Metallkontakt 54 an der Zone 48 und ein dritter Metallkontakt 53 auf der oberen Siliciumnitridschicht 43' oberhalb des Zwischenraumes zwischen den Zonen 46, 48 gebildet. Im Betrieb dienen die Kontakte 52, 54 als Quellen- und Abflußelektroden und der Kontakt 53 als Steuerelektrode des Bauelements. An den Metallkontakten 52, 53 und 54 werden dann Anschlußleitungen 55, 56 bzw. 57 angebracht. Die Einheit kann dann in üblicher Weise vergossen und/oder
2ί in ein Gehäuse eingebaut und als Feldeffekttransistor mit isolierter Steuerelektrode verwendet werden.
Beispiel 4
Als erstes wird ein Halbleiterkörper aus einem kristallischen Halbleitermaterial eines gegebenen Leitungstyps, z. B. eine zwei parallele, entgegengesetzte Hauptseiten 61, 62 aufweisende Scheibe aus einem Barren hergestellt, wie Fig. 4a zeigt. Bei dem vorliegenden Beispiel besteht die Scheibe 60 aus mit Antimon dotiertem, η-leitendem monokristallinem Silicium, dessen spezifischer Widerstand etwa 2 bis 4 Ohm-cm beträgt. Die Scheibe 60 ist zweckmäßigerweise etwa 02 bis 038 mm dick und so groß, daß mehrere hundert Einrichtungen hergestellt werden können. In Fig.4 ist nur der zur Herstellung einer einzigen Einrichtung benötigte Teil der Scheibe 60 dargestellt.
* ..t J-- ti *__:.. Γ4 j__ ι
\ui UCi ι ioupiautic !>■ uci
.lut vr ti u nun
11IUCI3 UC3
im Beispiel 2 beschriebenen Verfahrens eine leicht ätzbare Isolierschicht 63 aus dem Reaktionsprodukt von
Silan und Ammoniak niedergeschlagen.
Die Isolierschicht 63 wird dann mit einer nicht dargestellten Ätzschutzschicht, z. B. einem Photolack, überzogen. Mit Hilfe üblicher photolithographischer Abdeck- und Ätzverfahren wird dann ein Teil der
so Isolierschicht 63 entfernt und auf diese Wei<e eine öffnung 64 (Basisfenster) in der Schicht 63 gebildet, so daß ein bestimmter Teil der Hauptseite 61 der Scheibe freigelegt wird. Die Scheibe 60 wird dann in einer eine Borverbindung enthaltenden Umgebung behandelt um
Bor in den durch die öffnung 64 freigelegten Teil der Scheibe 61 einzudiffundieren. Dabei entsteht eine mit Bor diffundierte p-Zone 65 unmittelbar angrenzend an die öffnung 64. Der verbliebene Teil der Isolierschicht 63 wirkt als Diffusionsmaske und verhindert, daß Bor in den durch den verbliebenen Teil der Isolierschicht 63 bedeckten Teil der Oberfläche 61 eindiffundiert Zwischen der mit Bor diffundierten p-leitenden Zone 65 und dem η-leitenden Rest der Scheibe 60 befindet sich ein pn-Übergang 66, d h. eine gleichrichtende Sperrschicht
Die Scheibe 60 wird nun unter Anwendung des Verfahrens nach Beispiel 1 oder Beispiel 2 mit einer zweiten Isolierschicht 63' versehen, die im wesentlichen
aus Silicium und Stickstoff besteht und den freigelegten Teil der Seite 61 sowie die verbliebenen Teile der Isolierschicht 63 bedeckt, wie Fig.4b zeigt. Durch übliche photolithographische Abdeck- und Ätzverfahren werden dann in der Schicht 63' eine Anzahl von als Emitterfenster dienende öffnungen 67 gebildet. Durch die Öffnungen 67 wird jeweils ein Teil der Oberfläche der diffundierten p-Zone 65 freigelegt. Der Deutlichkeit halber sind in der Zeichnung nur drei als Emitterfenster dienende öffnungen 67 dargestellt, in der Praxis können über hundert solcher Emitterfenster vorhanden sein. Die genaue Größe und Form der Emitterfenster ist nicht wesentlich. Sie können z. B. quadratisch sein und eine Seitenlänge von etwa 2,5 μιη haben.
Die Scheibe 60 wird nun in einer nicht oxydierenden Atmosphäre, wie Wasserstoff oder Formiergas, auf etwa 10000C erhitzt. Durch diese Erhitzung werden die Si 3 h lh lh d
63, 63' von ihre
ursprünglichen lcich! und
schnell ätzbaren Zustand in einen schwer und langsam ätzbaren Zustand umgewandelt. Eine leicht ätzbare Schicht aus Silicium und Stickstoff, die nach Beispiel 1 auf einem Substrat niedergeschlagen worden war, hatte beispielsweise eine Ätzgeschwindigkeit von etwa 200 Ae pro Minute bei Behandlung mit einem normalen Ätzmittel bei Raumtemperatur. Nach der Erhitzung der Schicht auf H)C0C war die Ätzgeschwindigkeit der Schicht um mehr als eine Größenordnung auf 18 ÄEpro Minute abgesunken.
Der Halbleiterkörper 60 wird nun in Dämpfen eines Dc.ators, z. B. Phosphorpentoxyd, behandelt, um eine Anzahl von dauatordiffundierten η-leitenden Emitterzonen 68 (F i g. 4c) innerhalb der p-leitenden Basiszone 65 zu bilden. Die η-leitenden Zonen 68 entsprechen jeweils in Form, Größe und Lage der entsprechenden als Emitterfenster dienenden öffnung 67. An der Grenze zwischen den verschiedenen η-leitenden Emitterzonen 68 und der p-leitenden Basiszone 65 befindet sich jeweils ein pn-übergang 69. Während der Diffusion bildet sich auf den freigelegten Teilen der Oberfläche 61 eine dünne Schicht aus Oxyd des Halbleitermaterials, im vorliegenden Falle also aus Siliciumoxvd.
Der Halbleiterkörper 60 wird nun mit einem üblichen Ätzmittel, z. B. einer Flußsäurelösung, so lange behandelt (bei dem vorliegenden Beispiel etwa 5 Minuten), daß die Oxydschicht 70 vollständig, von der in den schwer ätzbaren Zustand übergeführten Schicht 63' jedoch nur ein sehr kleiner Teil entfernt werden.
Auf die freigelegten Teile der Oberfläche 61 wird dann eine aus Aluminium, Chrom od. dgl. bestehende Metallschicht, z. B. durch Aufdampfen, aufgebracht, und die unerwünschten Teile dieser Schicht werden anschließend durch Maskieren und Ätzen entfernt, so daß auf jeder Emitterzone 68 ein Metallkontakt 71 (F i g. 4d) verbleibt Nach dem Entfernen eines entsprechenden Teiles der Schichten 63, 63' wird außerdem noch ein nicht dargestellter Basiskontakt durch Niederschlagen einer Metallschicht auf einem innerhalb der Basiszone 65 gelegenen Teil der Oberfläche 61 gebildet Da diese Schichten in den schwer ätzbaren Zustand übergeführt worden waren, werden sie vorzugsweise durch ein umgekehrtes Versprühverfahren (sputtering) oder durch Bearbeitung mit einem Elektronenstrahl entfernt Die verbliebenen Teile der Isolierschichten 63, 63' können auf der Oberfläche 61 verbleiben, um die in der Oberfläche liegenden Ränder der im Körper 60 gebildeten pn-Obergänge zu schützen. Die zur Fertigstellung der Bauelemente erforderlichen Verfahrensschritte, nämlich das Unterteilen der Scheibe 60 in getrennte Einheiten sowie das Kontaktieren und Kapseln dieser Einheiten, können in üblicher Weise durchgeführt werden.
Ein Merkmal der beschriebenen Isolierschichten
s besteht darin, daß sie mittels des Verfahrens nach Beispiel 1 auf einem Substrat bei Temperaturen bis herunter zu 575°C niedergechlagen werden können. Bei Verwendung des Verfahrens nach Beispiel 2 können noch niedrigere Niederschlagstemperaturen, nämlich
in herunter bis zu 1500C erreicht werden. Diese niedrigen Niederschlagstemperaturen ermöglichen nicht nur die Verwendung von Substraten mit niedrigem Schmelzpunkt, z. B. aus Indiumantimonid u. dgl., sondern sie ergeben auch bessere pn-Übergänge enthaltende
is Einrichtungen, da etwa in einem Halbleitersubstrat vorhandene Dotierungsstoffe bei diesen niedrigen
Niederschlagtemperaturen weder diffundieren noch
srsdcrvvcit!" beeinfluß! w*r^pn
Die bekannten Siliciumnitridschichten werden durch
die üblichen Ätzmittel so langsam geätzt, daß sie für die Herstellung von Halbleitereinrichtungen nur schlecht geeignet sind. Im Gegensatz dazu lassen sich die nach dem vorliegenden Verfahren hergestellten dielektrischen Schichten leicht mit einer Geschwindigkeit ätzen.
die eine wirtschaftliche Bauelementherstellung erlaubt. Bei einer dielektrischen Schicht aus SijN«, die in bekannter Weise bei einer Temperatur von etwa 9000C niedergeschlagen worden war, betrug die Ätzgeschwindigkeit z.B. 20ÄE pro Minute bei Behandlung mit
jo einem üblichen Ammoniumfluorid-Flußsäure-Ätzmittel bei Raumtemperatur. Diese Ätzgeschwindigkeit ist für eine kommerzielle Bauelementherstellung zu klein. Im Gegensatz dazu beträgt die Ätzgeschwindigkeit bei den im wesentlichen aus Silicium und Stickstoff bestehenden, nach dem Verfahren gemäß Beispiel 1 bei einer Temperatur von etwa 6500C hergestellten dielektrischen Schichten 200 ÄE pro Minute bei Raumtemperatur und Behandlung mit dem gleichen üblichen Ätzmittel. Diese Ätzgeschwindigkeit ist eine Größen-Ordnung schneller als die der bekannten Si3N4-Schichten, und sie reicht für eine kommerzielle Bauelementherstellung aus.
Ein weiteres Merkmal der nach dem vorliegenden Verfahren hergestellten dielektrischen Schichten besteht darin, daß sie ausgezeichnete Masken- oder Abdeckschichten zum Verhindern des Eindiffundierens eines Dotierungsstoffes darstellen. Es ist bekannt, daß die Eindiffusion bestimmter Dotierungsstoffe, wie z. B. Gallium und Zink, in einen Halbleiterkörper mittels der üblichen Abdeckmaterialien, wie Siliciumoxyden, sehr schwer zu verhindern ist, während die gemäß dem vorliegenden Verfahren hergestellten Schichten auch die Eindiffusion dieser Stoffe ohne weiteres verhindern.
Weiterhin können die leicht ätzbaren Schichten durch
einfaches Erhitzen des beschichteten Substrats auf eine Temperatur zwischen etwa 900 und 13000C in den schwer ätzbaren Zustand umgewandelt werden. Man kann also Teile einer leicht ätzbaren Schicht durch ein übliches photolithographisches Verfahren entfernen und den Rest der Schicht dann durch Wärmebehandlung in einen dichteren Zustand umwandeln, in dem die Schicht einen Wärmeausdehnungskoeffizienten hat, der sehr nahe bei dem des Siliciums liegt, eine noch bessere Abdeck- oder Maskierfähigkeit aufweist eine langsamere Ätzgeschwindigkeit zeigt und eine höhere Dielektrizitätskonstante und Durchbruchsspannung als die ursprünglich niedergeschlagene leicht ätzbare Schicht aufweist So wurde z. B. eine dielektrische Schicht aus
030 218/15
Silicium und Stickstoff, die mitteis des Verfahrens gemäß Beispiel 1 auf einem SiNciumsubstrat niedergeschlagen worden war und eine Ätzgeschwindigkeit von 200 Ae pro Minute hatte, anschließend auf 9000C erhitzt. Die Ätzgeschwindigkeit der Schicht wurde hierdurch auf 28 AE pro Minute verringert. Bei einer ähnlichen Schicht, die auf 1000°C erhitzt worden war, betrug die Atzgeschwindigkeit 1300 ÄE pro Minute, und bei einer auf 1200°C erhitzten Schicht betrug die Ätzgeschwindigkeit schließlich nur noch 10 ÄE pro Minute.
Das vorliegende Verfahren war in den Beispielen 3 und 4 an Hand des Niederschiagens von Isolierschichten auf Halbleiterkörpern beschrieben worden, das vorliegende Verfahren kann jedoch auch zum Überziehen anderer Substrate mit Isolierschichten verwendet werden, z. B. von Metallkörpern oder isolierenden Körpern, z. B. aus Glas, Keramik oder hitzebesländigen Πν,«]οη Dielektrische Schichten, die aus den· F??ktionsprodukt von Silan und Ammoniak bestehen, können nach dem vorliegenden Verfahren auch auf metallischen Gegenständen niedergeschlagen werden. So wurden z. B. Isolierschichten auf Metallteilen, wie Elektronenröhrenleilen, gebildet.
Gewünschtenfalls kann die im Beispiel I beschriebene Apparatur durch Verwendung eines Zweizonen-Ofens abgewandelt werden. Der erste, an den Einlaß 12 angrenzende Teil des Ofenrohres 11 wird dabei beispielsweise auf einer Temperatur zwischen etwa 575 und 8000C gehalten. In diesem Teil mischen sich und reagieren die Silan- und Ammoniakdämpfe. Der zweite, an den Auslaß 13 angrenzende Teil des Ofenrohres 11 enthält das Schiffchen 19 und das Substrat 20. Dieser zweite Teil des Rohres 11 wird auf einer niedrigeren Temperatur gehalten als der erste Teil. Auf dem Substrat schlägt sich dann eine klare, glasartige, leicht
in ätzbare Schicht nieder, die im wesentlichen aus Silicium und Stickstoff besteht. In alle beschriebenen, aus der Dampfphase niedergeschlagenen dielektrischen Schichten kann ein Dotierungsstoff eingebracht werden, indem man den Reaktionspartner bis zu etwa 1 Volumprozent der Dämpfe einer flüchtigen Verbindung des Dotierungsstoffes, wie Diboran oder Phosphin, zusetzt.
Wenn die Substrate aus einem Material bestehen, das wesentlich andere Eigenschaften hat als Siliciumnitrid, kann die abninip Diskontinuität zwischen dem Substrat und der Siliciumnitridschicht dadurch gemildert werden, daß man auf dem Substrat zuerst eine dünne Siliciumschicht und dann auf dieser die dielektrischen Siliciumnitridschichten niederschlägt.
Sowohl bei Beispiel 1 als auch bei Beispiel 2 liegt der
-"■> kombinierte Gesamtdruck der Dämpfe des Silans und des Ammoniaks vorzugsweise unter einer Atmosphäre.
Hierzu 3 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Verfahren zum Herstellen einer im wesentlichen aus Silicium und Stickstoff bestehenden Isolierschicht auf einer Unterlage, die in gemischten Silan- und Ammoniakdämpfen erhitzt wird, dadurch gekennzeichnet, daß die Unterlage in den gemischten Dämpfen auf eine Temperatur zwischen 575 und 700" C erhitzt wird, daß bestimmte Teile der dabei niedergeschlagenen schnell ätzbaren Schicht im wesentlichen aus Silicium und Stickstoff weggeätzt werden und daß die Unterlage und die verbliebenen Teile der Schicht zur Umwandlung dieser Teile in einen schwer ätzbaren Zustand auf eine Temperatur zwischen 900 und 13000C erhitzt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Unterlage ein monokristalliner oder anderer kristallischer Halbleiterkörper verwendet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein kombinierter Gesamtdruck der Dämpfe des Silans und des Ammoniaks unter einer Atmosphäre verwendet wird.
DE1696607A 1967-01-19 1968-01-19 Verfahren zum Herstellen einer im wesentlichen aus Silicium und Stickstoff bestehenden Isolierschicht Expired DE1696607C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US61044767A 1967-01-19 1967-01-19

Publications (3)

Publication Number Publication Date
DE1696607A1 DE1696607A1 (de) 1972-03-09
DE1696607B2 DE1696607B2 (de) 1972-09-28
DE1696607C3 true DE1696607C3 (de) 1980-04-30

Family

ID=24445046

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1696607A Expired DE1696607C3 (de) 1967-01-19 1968-01-19 Verfahren zum Herstellen einer im wesentlichen aus Silicium und Stickstoff bestehenden Isolierschicht

Country Status (5)

Country Link
US (1) US3472689A (de)
DE (1) DE1696607C3 (de)
FR (1) FR1553241A (de)
GB (1) GB1184220A (de)
SE (1) SE337153B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1217716A (en) * 1967-06-14 1970-12-31 Matsushita Electronics Corp A process for forming a titanium dioxide film
DE1769605A1 (de) * 1968-06-14 1971-07-01 Siemens Ag Verfahren zum Herstellen epitaktischer Aufwachsschichten aus Halbleitermaterial fuer elektrische Bauelemente
US3947298A (en) * 1974-01-25 1976-03-30 Raytheon Company Method of forming junction regions utilizing R.F. sputtering
US3867196A (en) * 1974-03-11 1975-02-18 Smc Microsystems Corp Method for selectively establishing regions of different surface charge densities in a silicon wafer
JPS5193874A (en) * 1975-02-15 1976-08-17 Handotaisochino seizohoho
NL7706802A (nl) * 1977-06-21 1978-12-27 Philips Nv Werkwijze voor het vervaardigen van een half- geleiderinrichting en halfgeleiderinrichting vervaardigd met behulp van de werkwijze.
US4252580A (en) * 1977-10-27 1981-02-24 Messick Louis J Method of producing a microwave InP/SiO2 insulated gate field effect transistor
EP0024305B1 (de) * 1979-08-16 1985-05-02 International Business Machines Corporation Verfahren zum Aufbringen von SiO2-Filmen mittels chemischen Niederschlagens aus der Dampfphase
CA1280055C (en) * 1985-10-24 1991-02-12 Ronald Edward Enstrom Vapor deposition apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1190308A (fr) * 1958-01-21 1959-10-12 Manufactures Des Galces Et Pro Creusets ou pièces analogues en matière réfractaire et procédé pour leur fabrication
US3200015A (en) * 1962-09-10 1965-08-10 United Aircraft Corp Process for coating high temperature alloys
DE1251287C2 (de) * 1962-09-10 1975-10-09 United Aircraft Corporation, East Hartford, Conn. (V.St.A.) Verfahren zur herstellung von nichtporoesem siliciumnitrid
US3170273A (en) * 1963-01-10 1965-02-23 Monsanto Co Process for polishing semiconductor materials
US3328214A (en) * 1963-04-22 1967-06-27 Siliconix Inc Process for manufacturing horizontal transistor structure

Also Published As

Publication number Publication date
DE1696607A1 (de) 1972-03-09
FR1553241A (de) 1969-01-10
DE1696607B2 (de) 1972-09-28
GB1184220A (en) 1970-03-11
SE337153B (de) 1971-07-26
US3472689A (en) 1969-10-14

Similar Documents

Publication Publication Date Title
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1086512B (de) Verfahren zum Herstellen eines gleichrichtenden UEberganges in einem Siliziumkoerper
DE1544329A1 (de) Verfahren zur Herstellung epitaxialer Schichten bestimmter Form
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE1696607C3 (de) Verfahren zum Herstellen einer im wesentlichen aus Silicium und Stickstoff bestehenden Isolierschicht
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE1514359B1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2931432C2 (de) Verfahren zum Eindiffundieren von Aluminium in Silizium-Halbleiterscheiben
DE1544245B2 (de) Verfahren zum Dotieren von Halbleiter korpern
DE1803028A1 (de) Feldeffekttransistor und Verfahren zum Herstellen des Transistors
DE1901819B2 (de) Herstellungsverfahren für polykristalline Siliciumschichten
DE3230569A1 (de) Verfahren zur herstellung eines vertikalkanaltransistors
DE2211709B2 (de) Verfahren zum Dotieren von Halbleitermaterial
DE1930423C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE2033419A1 (de) Verfahren zum Herstellen von komplemen taren gitterisoherten Feldeffekttransis toren
DE2059116A1 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE2439535A1 (de) Verfahren zum eindiffundieren aktiver stoerelemente in halbleitermaterialien
DE1963131A1 (de) Verfahren zur Herstellung von Halbleiterelementen
EP0020395A1 (de) Verfahren zum herstellen von halbleiterbauelementen
DE3218974C2 (de)
DE2315894B2 (de)
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2250570A1 (de) Verfahren zum herstellen von halbleiterbauteilen, die polykristallines silizium aufweisen
DE1614358C3 (de) Verfahren zum Herstellen einer Ätzmaske für die Ätzbehandlung von Halbleiterkörpern
DE1914090A1 (de) Verfahren zum Herstellen von Ohmschen Kontakten und Leitungsfuehrungen auf Halbleitersubstraten

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
EHJ Ceased/non-payment of the annual fee