DE3230569A1 - Verfahren zur herstellung eines vertikalkanaltransistors - Google Patents

Description

The Secretary of State for Defence in Her Britannic Majesty's Government of the United Kingdom of Great Britain and Northern Ireland - Whitehall, London SWlA 2HB

Großbritannien

Verfahren zur Herstellung eines Vertikalkanaltransistors

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Vertikalkanaltransistors.

Vertikalkanaltransistoren, d. h. Transistoren, wo das Source, der Gatekanal und das Drain vertikal über einem horizontalen Trägerhalbleitersubstrat gestapelt sind, sind gegenwärtig wegen ihrer Aufbaukompaktheit und der Hochgeschwindigkeitscharakteristik ihres Betriebs von Interesse.

Vertikalkanaltransistoren und andere nichtplanare Leistungsfeldeffekttransistoren wurden in einem Überblicke· aufsatz von Andre et al, "IEE Transactions on Electron Devices", Vol. ED-25 No 10, Oktober 1978, Seiten 1222-8 beschrieben. Insbesondere offenbart dieser Überblicksaufsatz einen isotrop geätzten Vertikalkanal-MOS-Transistor, wobei eine selbstjustierte Gateelektroeie unter Verwendung von Siliziumdioxid über-

hängen erzeugt wird, um die Seite des Anordnungsaufbaues zu maskieren, wenn das Gateelektrodenmaterial schräg aufgedampft wird. Es ist nicht leicht, die Verdampfungsquelle in der erforderlichen Genauigkeit auszurichten, und außerdem besteht dabei die Möglichkeit, daß ein hoher Widerstand in der unter einem Winkel aufgedampften Elektrodenschicht auftritt.

Der Erfindung liegt die .aufgäbe zugrunde, ein andersartiges Herstellungsverfahren zu entwickeln, das diese Probleme überwinden soll· d.h. leicht durchführbar ist unu nicht zu einem hohen Elektrodenwiderstand führt.

Gegenstand der Erfindung, womit diese Aufgabe gelöst wird, ist ein Verfahren zur Herstellung eines Vertikalkanaltransistors, das durch die folgenden Schritte gekennzeichnet ist:

Vorsehen eines Substrats aus Halbleitermaterial und Bilaen eines Mesas mit steilen Seitenwänden und einer oberen Kappen-Bedeckung aus einer dicken Schicht aus isolierendem Material, Hinterschneiden ues Materials des Mesas derart, daß die Isolierschicht über das darunterliegende Material des Mesas überhängt und es abschirmt, Bilaen einer dünnen Schicht aus isolierendem Material auf üen Seitenwänden des Mesas, Abscheiden von leitendem Material zur Bedeckung der isolierten Seitenwände des Mesas und Ionenstrahlfräsen des bedeckten Mesas zur Entfernung von Uberschußleitmaterial und Belassung einer wohldefinierten vertikalen isolierten Gateelektrode im durch die überhängende isolierschicht abgeschirmten hint .rschnittenen Bereich des Mesas.

Ausgestaltungen davon sind in den UntoransprüchL-n an μ>geben.

Es ist zweckmäßig, das Verfahren auf ein Vi e.l schicht-

halbleitersubstrat, ζ. B. eine dicke Oxidschicht und abwechselnde η -, ρ-, η -Schichten auf p-Halbleitermaterial, anzuwenden, so daß Source- und Drainbereiche ohne weiteres definiert werden.

Alternativ können der dotierte Sourcebereich oder der dotierte Drainbereich oder beide in einem späteren Stadium, z. B. nachdem das Uberschußleitmaterial entfernt wurde, eingeführt werden. In diesem letzteren Beispiel kann der Dotierstoff als ein selbstjustiertes Implantat durch die dünne Isolierschicht eingeführt werden. Obwohl das Verfahren in diesem Beispiel komplizierter ist, hat es den Vorteil, daß eine Elektrodenüberlappung mit dem dotierten Bereich vermieden wird und die Zwischenelektrodenkapazität minimiert wird.

Das steilwandige Mesa kann durch lonenstrahlfrasen, durch reaktives Ionen(Plasma)-Ätzen oder durch richtungsabhängiges Ätzen gebildet werden. Das Hinterschneiden kann durch eine sorgfältig gesteuerte isotrope Naßätzung erzeugt werden.

Wo ein Vielschichthalbleitersubstrat vorgesehen wird, ist es zweckmäßig, ein schnelles richtungsabhängiges Ätzmittel zu verwenden und den Ätzprozeß automatisch an der geeigneten Schicht-Schicht-Grenzfläche unter Verwendung einer elektrischen Vorspannung anzuhalten. Dies ermöglicht eine enge Steuerung bezüglich der Ätztiefe. Darauf folgt dann eine langsame Hinterschneidungsätzung.

Die Erfindung wird anhand der in der Zeichnung

veranschaulichten Ausführungsbeispiele näher erläutert; darin zeigen:

Fig. 1 einen Grundriß eines nach dem erfindungsgemäßen Verfahren hergestellten Vertikalkanaltrans istors;

Fig.2 einen Querschnitt dieses Transistors nach der in Fig. 1 gezeigten Ebene x-x;

Fig. 3(a) bis (e) im vereinfachten Querschnitt verschiedene Stufen bei der Herstellung des in den vorstehenden Figuren gezeigten Transistors; und

Fig. 4\a) und (b) im vereinfachten Querschnitt alternative Stufen bei der Herstellung eines Vertikalkanaltransistors.

Der in den Fig. 1 und 2 dargestellte Vertikalkanaltransistor weist ein horizontales Trägersubstrat 1 aus Siliziumhalbleitermaterial, hauptsächlich p-Material auf. Der obere Bereich dieses Substrats ist η -dotiert, und auf diesem ist ein Mesa 5 aus Halbleitermaterial geschichtet. Der obere Bereich 7 dieses Mesas 5 ist η -dotiert, während der restliche Bereich 9 davon aus p-Material ist. Eine dicke Siliziumoxidschicht 11 erstreckt sich als Kappe über die Oberseite des Mesas 5, und ein dünner Oxidüberzug 13 bedeckt die Seitenwände des Mesas 5 unter Bildung des Gateisolators 15 und bedeckt den oberen Bereich 3 des Substrats 1. Isolierte Ausnehmungen in den Seitenwänden des Mesas 5, die durch überhängen der dicken Oxidschicht 11 gebildet sind,

-•ft —

sind mit Aluminiummetall gefüllt, das so eine zusammenhängende Gateelektrode 17 bildet, die den Umfang des Mesas 5 umgibt. An einer Seite des Mesas 5 liegt ein Gateelektrodenkontakt 19. Dieser Kontakt 19 ist aus Aluminiummetall und überlappt die Oberseite der Oxidschichtschicht 11.Er hat eine gemeinsame Erstreckung mit der Gateelektrode 17. Fenster im Oxidmaterial, und zwar ein Fenster 21 in der Oxidschicht 11 und ein Fenster 23 im Oxidüberzug 13, liefern zugang zu den darunterliegenden η -dotierten Halbleiterbereichen 7 und Drain- und Sourcemetallkontakte 25 und 27 sind über diesen Fenstern 21 und 23 gebildet.

Um diesen Vertikalkanaltransistor herzustellen, wird zunächst ein p-Einkristallsiliziumsubstrat 1 vorgesehen. Epitaktische Siliziumschichten werden über der Oberfläche des Substrats 1 gebildet, und zwar eine η -Schicht 3, eine p-Schicht 9 und zu_oberst eine η -Schicht 7. Die Schichten werden sämtlich parallel zur (110)-Kristallebene erzeugt, um .eine korrekte Ausrichtung für den richtungsabhängigen anisotropen Ätzprozeß, der folgt, vorzusehen, wie noch erläutert wird. Die Dicke der p-Schicht 9 wird gewählt, um der nach der Auslegung erforderlichen Gatelänge zu entsprechen. Eine dicke

1 "U
Oxidschicht'läßt man dann wachsen oderjscheidet sie auf der Oberseite des Vielschichtsubstrats 1 bis 7 ab.

Zur Bildung des Aufbaus des steilwandigen Mesas wird eine Photoresistmaske 31 photolithograpisch auf der Oberfläche der Oxidschicht 11 definiert (Fig.3 (a)).

uberschußoxidmaterial wird dann entfernt, um eine kappenartige Schicht 11 aus dickem Oxid zu belassen. Ein diazin-katalysiertes Äthylendiamin-Pyrokatechol-Wasserlösungsätzmittel (siehe "J. Electrochem. '· Vol. 126, No 8, Seiten 1^06-14) wird dann verwendet, um UbersGhußhalbleitermaterial zu entfernen, um so ein Mesa 5 mit steilen Seitenwänden zu bilden. Nachdem das Überschußmaterial der ersten η -Halbleiterschicht weggeätzt ist, wird eine elektrische Vorspannung derart angelegt, daß die Ätzung nach der Entfernung des Überschußmaterials von der p-Halbleiterschicht 9 automatisch angehalten wird. So wird sämtliches Überschußmaterial über der Grenzfläche zwischen den Schichten 9 und 3 rasch entfernt (Fig.3(b)).

Ein isotropes Naßätzmittel wird dann verwendet, um Halbleitermaterial vom Mesa 5 zum Hinterschneiden der dicken Oxidschicht 11 zu entfernen, so daß eine ausgehöhlte Ausnehmung 33 verbleibt (Fig.3(c)).

Der Aufbau wird dann gewaschen, getrocknet und danach in einer oxidierenden Atmosphäre erhitzt, um einen Oxidisolierüberzug 13 auf den Seitenwänden des Mesas 5 und auf der Oberfläche der freiliegenden η -Schicht 3 zu bilden. Fenster 21 und 23 werden dann photolithographisch definiert, und eine Schicht 35 aus leitendem Material, in diesem Beispiel Aluminium, wird dann abgeschieden, um die Oxidschichten 11, 13 und die durch die Fenster 21 und 23 freigelegten Teile der η -Schibhten 7, 3 zu bedecken. Das Aluminium wird durch chemische Dampfabscheidung abgeschieden, d. ein Verfahren, das eine vollständige Bedeckung des Aufbaus, insbesondere der Wände

der ausgehöhlten Ausnehmung 33 ermöglicht (Fig.3(d)).

Nachdem das leitende Material abgeschieden ist, werden die Kontaktflächen 19, 25 und 27 für das Gate, das Drain und das Source des Transistors durch dicke Photoresistmasken definiert. Uberschußleitmaterial wird dann durch Ionenstrahlfrasen entfernt.

/der Gateelektrode Leitendes Material 17,das in der Ausnehmung 33 am Umfang des Mesas 5 liegt, wird durch überhängende kappenartige Oxidschicht 11 abgeschirmt und bleibt daher vom Fräsverfahren unbetroffen. Während dieses Verfahrens werden die Kontaktflächen 19, 25 und 27 durch die Masken abgeschirmt, wobei der größte Teil des Maskenmaterials während des Fräsens verbraucht wird (Fig.3(e)).

Als Ausgangsaufbau können das Substrat 1 und die mehreren Schichten 3, 9 und 7 eine Schicht aus einem metallischen Silizid über der obersten η -Schicht 7 und zwischen dieser Schicht 7 und der dicken Oxidschicht 11 enthalten. Da metallische Suizide leicht oxidiert werden können, kann man diese Oxidschicht 11 thermisch wachsen lassen. Die Einführung dieser Silizidschicht hat den Vorteil der Verringerung des ohmischen Widerstandes in der Bahn vom Drain zum Drainkontakt.

Als eine Alternative des vorstehend erläuterten Verfahrens kann jeder der dotierten Bereiche 3, 7 aus Halbleitermaterial in einer späteren Herstellungsstufe eingeführt werden. So ist, wie Fig.4(a) zeigt, das Substrat 1 aus p-Material, und es ist nur ein dotierter Bereich, nämlich der Drainbereich 7, vorgeformt. Das

Mesa 5 wird, wie schon beschrieben, durch richtungsabhängiges Ätzen oder Ionenstrahlfräsen gebildet, worauf ein isotropes Ätzen, eine Oxidation, eine Aluminiumdampfabs ehe idung und ein Fräsen folgen. Das geformte Mesa 5 maskiert dann das Substrat 1, wenn ein Dotierstoff durch den Oxidüberzug 13 implantiert wird (Fig .4(b)). Die so gebildeten dotierten Bereiche 3¹, 3" werden dann angelassen. Da jedoch, wie im vorigen Beispiel, das Elektrodenmaterial Aluminium ist, muß dieses Anlassen sorgfältig erfolgen, z. B. muß es ein Niedrigtemperaturanlassen, ein schnelles thermisches Anlassen oder ein Laseranlassen oder ein ähnlicher Prozeß sein, um eine zerstörung des Elektrodenmetalls iau vermeiden. Jedoch können auch alternative Gatematerialien verwendet werden, wie andere Metalle, metallische Suizide, polykristallines Silizium usw.. Falls feuerfestes Material, z. B. Molybdän, verwendet wird, können höhere Anlasstemperaturen verwendet werden. DieJBereiche 3" und 3" können elektrisch getrennt sein, und die Gateelektrode 17 kann in isolierte Teile an Punkten am Umfang des Mesas 5 unterteilt sein. So können zwei Transistoren gebildet werden, zu denen ein gemeinsames Drain und eine gemeinsame Drainelektrode gehören. Ein Kontakt oder Kontakte an den Bereichen 3' und 3" werden durch besondere Verfahrensschritte vorgesehen.

Die kappenförmige Isolierschicht 11 ist typisch 0,3 ,um dick, d. h. dick genug zum Überhängen vom Mesa aus, ohne während der weiteren Verarbeitung zu brechen. Die später gebildete Isoliers'nicht 13 bzw. 15 kann dünn sein, z. B. nur 0,05 ,um dick, d. h. dick genug, um eine wirksame Isolation zwischen dem Mesamaterial und dem das Gate 17 bildenden leitenden Material vorzusehen.

Claims (6)

1. Ansprüche

   /i. Verfahren zur Herstellung eines Vertikalkanaltransistors ,
   gekennzeichnet durch die folgenden Schritte:

   Vorsehen eines Substrats (1) aus Halbleitermaterial und Bilden eines Mesas (5) mit steilen Seitenwänden und einer oberen Kappen-Bederkung aus einer dicken Schicht (11) aus isolierendem Material,

   Hinterschneiden des Materials des Mesas (5) derart, daß die Isolierschicht (11) über das darunterliegende Material des Mesas (5) überhängt und es abschirmt,

   Bilden einer dünnen Schicht (15) aus isolierendem Material auf den Seitenwänden des Mesas (5),

   Abscheiden von leitendem Material zur Bedeckung der isolierten Seitenwände des Mesas (5) und

   Ionenstrahlfrasen des bedeckten Mesas (5) zur Entfernung von Überschußleitmaterial und Belassung einer wohldefinierten vertikalen isolierten Gateelektrode (17) im durch die überhängende Isolierschicht (11) abgeschirmten hinterschnittenen Bereich (33) des Mesas (5).
2. 2. Verfahren nach Anspruch 1,
   dadurch gekennzeichnet,

   daß das vorgesehene Substrat (1) aus Einkristallhalbleitermaterial ist und

   daß der Schritt der Bildung des steilwandigen Mesas (b) erfolgt, indem man

   293-lJX/6075/06)-TF

   auf einer Kristallebenenfläche des Substrats (1) eine Folge von epitaktischen Schichten (J, 9, V) gleichen Halbleitermaterials aufwachsen läßt, wobei abwechselnde Schichten (3, 9; 9, 7) jeweils von unterschiedlichem Leitungstyp sind,

   auf der obersten epitaktischen Schicht (7) eine dicke Schicht (11) aus Isoliermaterial bildet,

   etwaigen Überschuß von Isoliermaterial der Schicht (11) entfernt und

   ein richtungsabhängiges Ätzmittel zur Bildung der stellen Seitenwände des Mesas (5) verwendet.
3. 3. Verfahren nach Anspruch 2,

   dadurch gekennzeichnet,

   daß das Substrat (1) und die epitaktischen Schichten (3, 9, 7) aus Siliziumhalbleitermaterial sind, man die epitaktischen Schichten ^3, 9, I) auf einer 11 TO;-Kristallebenenfläche des Substrats (1) aufwachsen läßt und

   das verwendete Ätzmittel ein diazin-katalytisiertes Äthylendiamin-Pyrokatechol-Wasser-Lösungsätzmittel ist.
4. 4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet,

   daß man eine elektrische Vorspannung über die Grenzfläche zwischen Schichten (3, 9) unterschiedlichen Leitungstyps anlegt.und

   das Ätzen des Halbleitermaterials an dieser Grenzfläche (3-9) anhält.
5. 5. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet,

   daß das abgeschiedene leitende Material der Gateelektrode (17) Aluminiummetall ist und

   der Schritt der Abscheidung dieses Materials durch chemische Dampfabscheidung erfolgt.
6. 6. Vertikalkanaltransistor,

   gekennzeichnet durch

   die Herstellung mittels eines Verfahrens nach einem der vorstehenden Ansprüche.