DE1186244B - Vergleichsschaltung - Google Patents

Description

BUNDESREPUBLIK DEUTSCHLAND

DEUTSCHES

PATENTAMT

AUSLEGESCHRIFT

Internat. KL: G 06 f

Deutsche Kl.: 42 m -14

Nummer: 1186 244

Aktenzeichen: J 22633 IX c/42 m

Anmeldetag: 10. November 1962

Auslegetag: 28. Januar 1965

Die Erfindung betrifft eine aus Verknüpfungsgliedern aufgebaute Vergleichsschaltung für den bitweisen Vergleich von in einem Binärcode dargestellten Zeichen, bei welcher jeweils ein bistabiles Speicherglied die Vergleichsergebnisse Höher, Niedriger, Gleich infolge Zuführung über den jeweiligen Einstelleingang durch Speicherung anzeigt.

Es sind bereits Vergleicherschaltungen bekannt, mittels derer vorzugsweise in einem Binärcode dargestellte Informationen miteinander verglichen werden können, indem die Schriftzeichen bitweise, und zwar jeweils die Paare der einander entsprechenden Bit-Stellen, verglichen werden, um festzustellen, ob zwischen den Schriftzeichen Übereinstimmung herrscht und, wenn der Vergleich keine Übereinstimmung ergeben hat, ob das erste der beiden Schriftzeichen höhere oder niedere Wertigkeit hat. Bei den verglichenen Zeichen kann es sich dabei um Ziffern, Buchstaben oder sonstige Zeichen handeln.

Solche Vergleicher werden bei datenverarbeitenden Maschinen und Anlagen benötigt, deren Informationsverarbeitung unter anderem auch durch die Ergebnisse eines solchen Vergleichsvorganges gesteuert werden kann. Bekannte Beispiele der unmittelbaren Auswertung von Vergleichsvorgängen sind die sogenannte Gruppenkontrolle bei Tabuliermaschinen mit zwei Eingabemagazinen für Lochkarten, zwischen denen die Zuordnung der Postenkarten zu den Adreßkarten festgestellt werden muß, und die Mischmaschinen für Lochkarten, die ebenfalls zwei Eingabemagazine aufweisen und die mit Hilfe einer Vergleichseinrichtung die Karten der beiden eingegebenen Stapel in einer bestimmten Reihenfolge einem Ablagefach zuführen. Aber auch in größeren Datenverarbeitungsanlagen sind häufig Vergleichsvorgänge notwendig, und ein Sortiervorgang von auf Magnetband gespeicherten Informationen kann ebenfalls nicht ohne eine geeignete Vergleicherschaltung durchgeführt werden.

In einer bekannten elektronischen Vergleicherschaltung werden die Einstellanzeiger mit den Impulsstellen einer zweiten Impulsfolge verglichen, wobei das Vergleichsergebnis in einer bistabilen Kippschaltung gespeichert wird. In einer anderen bekannten Schaltungsanordnung für den Datenvergleich ist eine Steuereinrichtung vorgesehen, die in Übereinstimmung mit dem Stellenwert des zu vergleichenden Schriftzeichens einstellbar ist und in ihrer Einstellung eine Einstellanzeige befähigt, mindestens die Eingangsmittel für den anderen Einstellanzeiger unwirksam zu machen.

Schließlich ist eine Vergleicherschaltung der oben Vergleichsschaltung

Anmelder:

International Business Machines Corporation,

Armonk, N.Y. (V. St. A.)

Vertreter:

Dipl.-Ing. H. E. Böhmer, Patentanwalt,

Böblingen (Württ.), Sindelfinger Str. 49

Als Erfinder benannt:

Richard Anton Christiansen,

Harry Joseph Tashjian, Rochester, Minn.;

Norman Sherwood Stockdale,

Mount Kisco, N.Y. (V. St. A.)

Beanspruchte Priorität:
V. St. v. Amerika vom 13. November 1961
(151 860)

beschriebenen Art bekanntgeworden, bei der für jede vorkommende zum Vergleich entstehende Bitkombination je besondere Eingänge und damit Vergleichselemente vorgesehen werden müssen.

Die Aufgabe der Erfindung besteht darin, eine Vergleicherschaltung zu schaffen, die bei wesentlich geringerem Aufwand als die bisher bekannten einen relativ einfachen Aufbau besitzt und dabei mindestens die gleiche Betriebssicherheit gewährleistet. Gemäß der Erfindung wird die Aufgabe dadurch gelöst, daß der Rückstelleingang des Speichergliedes »Gleich« mit dem Ausgang einer Sperr-ODER-Schaltung verbunden ist, deren erster Eingang sowohl mit dem Einstellausgang des Speichergliedes »Höher« als auch mit dem Rückstelleingang des Speichergliedes »Niedriger« und deren zweiter Eingang sowohl mit dem Einstellausgang des Speichergliedes »Niedriger« als auch mit dem Rückstelleingang des Speichergliedes »Höher« verbunden ist, und daß der Rückstellausgang des Speichergliedes »Gleich« mit einem ersten Eingang einer Vergleichsende-UND-Schaltung verbunden ist, deren zweiter Eingang jeweils zur Impulszeit des letzten Zeichenbits ein Signal erhält und deren Ausgang mit dem Einstelleingang eines Vergleichsende-Speichergliedes

409 770/307

3 4

verbunden ist, dessen Rückstellausgang jeweils mit Im Ausführungsbeispiel enthält der Datenspeicher

einem Eingang der Verknüpfungsglieder der Ver- 10 einen ersten Speicherbereich 11 (F i g. 4), aus dem

gleichschaltung verbunden ist, deren Ausgänge die die Daten in das Register 20 übertragen werden, und

Speicherglieder »Höher« und »Niedriger« an- einen zweiten Speicherbereich 12, aus dem die Daten

steuern, so daß bei Wirksamwerden der Vergleichs- 5 in das Register 21 geleitet werden. Die Speicherung

ende-UND-Schaltung die Ansteuerung der Speicher- der Bit erfolgt in bekannter Weise in Magnetkernen

glieder »Höher« und »Niedriger« verhindert wird. 13, die in Spalten und Reihen angeordnet sind, wo-

In der Schaltungsanordnung nach der Erfindung bei jede Magnetkernspalte ein Schriftzeichen mit den

sind keine besonderen Steuermittel erforderlich; im einzelnen Bit-Stellen zugeordneten Kernen darstellt,

Gegensatz zu einer vorher erläuterten bekannten io entsprechend der Codierung gemäß F i g. 2. Im ge-

Schaltung wird kein Vergleich zwischen den Einstell- zeigten Beispiel enthalten die Speicherbereiche 11

anzeigern und einer zweiten Impulsfolge ausgeführt, und 12 je vierzehn Spalten zu je zehn Bit-Stellen,

sondern die Impulsfolgen werden direkt mit der die zur Darstellung der Bit E, D, C, B, A, 0, 11, 12,

Einstellung eines Einstellanzeigers verglichen. Der G 2 und Gl dienen.

Gegenstand der Erfindung ermöglicht den Vergleich 15 Die die Speicherbereiche 11 und 12 bildende

von Zeichenpaaren reihenweise nach Bit und Magnetkernmatrix arbeitet nach dem bekannten

spaltenweise nach Zeichen (alphanumerisch oder Prinzip der Anwendung von Halb-Auswählströmen

numerisch). Im Gegensatz zu einer bekannten Vor- für das Ablesen und Schreiben und einer Abfühl-

richtung dieser Art ist die erfindungsgemäße Ver- wicklung zur Feststellung des jeweiligen Zustandes

gleicheranordnung für Serienverarbeitung eingerich- a° der Kerne. Alle ein Bit einer Angabe enthaltenden

tet, so daß im vorliegenden Falle eine vorherige Kerne werden willkürlich als im Eins-Zustand und

Serien-Parallelumwandlung nicht erforderlich ist. alle kein Bit enthaltenden Kerne als im Null-Zustand

Für jedes Schriftzeichen wird dabei eine Folge von befindlich betrachtet. Wird ein Magnetkern abgebitweisen Vergleichsvorgängen durchgeführt, ent- lesen, so liefern zwei Kerntreiber, von denen jeder sprechend der Anzahl der das Schriftzeichen dar- 25 ungefähr die Hälfte des zur Umschaltung des Zustellenden Bit, und das Ergebnis eines solchen Standes des Magnetkernes erforderlichen Stromes ab-Schriftzeichenvergleichsvorganges zeigt entweder gibt, Strom in der Richtung, durch die der Kern in Übereinstimmung an, worauf sich unmittelbar der den Null-Zustand verändert wird. Wenn sich daher nächste Schriftzeichenvergleich anschließt, oder das vor dem Ablesen ein Kern bereits im Null-Zustand Vergleichsergebnis ist ungleich, dann wird der Ver- 3° befunden hat, wird beim Ablesen des Kernes keine gleichsvorgang unterbrochen und es wird ermittelt Änderung seines Zustandes eintreten und kein Aus- und angezeigt, welches der verglichenen Schrift- gangssignal in der durch diesen Kern gefädelten Abzeichen den gemäß der vorherigen Festlegung als fühlwicklung erzeugt. War aber der Kern im Einshöher zu betrachtenden Wert hat. Zustand, so wird er beim Ablesen in den Null-Vorteilhaft werden gemäß der Erfindung die zu 35 Zustand umgeschaltet und in der Abfühlwicklung vergleichenden Angaben aus einer Magnetkern- ein Ausgangssignal erzeugt. In dem dargestellten Speichermatrix mit zwei gleichen Speicherbereichen Ausführungsbeispiel (F i g. 4) liefern die Treiber 30 den Registern zugeführt, wodurch eine schnelle Ver- und 31 den erforderlichen Strom für das Ablesen arbeitung möglich ist. Die Treiber des Magnetkern- der Kerne reihenweise nach Bit in den Reihen G 1 Speichers steuern dabei gemäß der Erfindung über 40 bis E und spaltenweise aufeinanderfolgend nach einen Bit-Ring das bitweise Auslesen der zu ver- Schriftzeichen in den Stellen 1 bis 14.
gleichenden Schriftzeichen und über einen Stellen- Der Treiber 30 ist mit den durch die Reihen der ring das spaltenweise Auslesen der Schriftzeichen. Magnetkerne 13 in den Speicherbereichen 11 und 12

Weitere Einzelheiten der Erfindung ergeben sich gefädelten Wicklungen 32 verbunden. Die Wicklung

aus dem Ausführungsbeispiel der Vergleichseinrich- 45 32 für jede Reihe ist mit einer zugeordneten Tor-

tung, das an Hand der Zeichnungen anschließend schaltung 33 verbunden, die wirksam gemacht, den

beschrieben wird. Es zeigt Stromdurchgang durch die Wicklung dieser einzel-

Fig. 1 eine schematische Darstellung der Ver- nen Reihe ermöglicht. Jeder Kernreihe Gl bis E ist

gleichseinrichtung als Blockschaltbild, eine solche Torschaltung zugeordnet, und jeder Bit-

F i g. 2 eine Tabelle mit dem zum Vergleich ver- 50 Stelle des Codes entspricht, wie bereits erwähnt,

wendeten Schriftzeichencode, eine Reihe. Der Treiber 31 ist mit den durch die den

F i g. 3 eine schematische zeitbezogene Darstellung Spalten 1 bis 14 entsprechenden Magnetkernen 13

der Taktimpulse der Datenentnahme aus dem Spei- geführten Wicklungen 34 verbunden. Die Wicklung

eher und des Datenvergleichsvorganges, 34 für jede Spalte ist mit einer Torschaltung 35 ver-

F i g. 4 ein Schaltbild der Datenspeicherung, der 55 bunden, die wirksam gemacht, Stromdurchgang

Steuerung der Entnahme aus dem Speicher und des durch die Wicklung 34 ermöglicht. Da die Bit gleich-

Datenvergleichs und zeitig aus den Speicherbereichen 11 und 12 abge-

F i g. 5 eine abgeänderte Ausführungsform des lesen werden sollen, sind die durch die Magnetkerne

Schaltbildes für den Datenvergleich. 13 im Speicherbereich 11 geführten Spaltenwick-

Gemäß F i g. 1 werden in einem Datenspeicher 10 60 lungen 34 auch durch die entsprechende Kernspalte Schriftzeichen in der in F i g. 2 dargestellten Codie- im Speicherbereich 12 geführt, so daß nur eine einrung gespeichert. Unter der Steuerung einer dem zige Torschaltung für jede Spaltenwicklung 34 vorSpeicher 10 zugeordneten Datenentnahme-Steuerung gesehen ist und die Wicklung 34 ist jeweils durch 15 werden die ein Schriftzeichen bildenden Bit paar- eine Spalte im Speicherbereich 11 und durch die weise dem Speicher 10 entnommen und in die Re- 65 entsprechende Spalte im Speicherbereich 12 gegister 20 bzw. 21 übertragen. Die Ausgänge der führt.

Register 20 und 21 sind mit der Datenvergleichs- Die Erregung der Treiber 30 und 31 zur Datenschaltung 25 verbunden. entnahme aus dem Kernspeicher erfolgt unter der

Steuerung eines vierstufigen Synchronisierungsringes 40, der aufeinanderfolgend vier elektrische Impulse von einer Dauer von beispielsweise je annähernd 8 Mikrosekunden liefert. Diese Ausgangsimpulse des Synchronisierungsringes 40 sind mit 15, 25, 35 und 45 bezeichnet und in der Fig. 3 dargestellt. Das Ausgangssignal aus der letzten, vierten Stufe des Synchronisierungsringes 40 wird zum Eingang eines zehnstufigen Bit-Ringes 50 übertragen, der aufeinanderfolgend zehn Impulse von einer der Dauer von je vier Synchronisierungsimpulsen entsprechenden Länge von etwa 32 Mikrosekunden aussendet. Jedem Bit-Impuls entsprechen daher vier Synchronisierungsimpulse. Das Ausgangssignal aus der zehnten Stelle des Bit-Ringes 50 wird zum Eingang eines Stellenringes 60 übertragen, der entsprechend den Spalten der Speicherbereiche aufeinanderfolgend vierzehn Ausgangssignale liefert, von denen jedes, den zehn Impulsen aus dem Bit-Ring 50 entsprechend, eine Dauer von etwa 320 Mikrosekunden hat.

Der Ausgangsimpuls aus der zweiten Stufe des Synchronisierungsringes 40 wird zum Eingang der Treiber 30 und 31 übertragen und erregt diese für jede Synchronisierungs-2-Zeit. Wenn also die Treiber 30 und 31 in jeder Synchronisierungs-2-Zeit erregt sind, fließt Strom über die Wicklungen 32 nur dann, wenn die Torschaltung 33 wirksam gemacht wurde. Die Betätigung der Torschaltung 33 erfolgt unter der Steuerung des Bit-Ringes 50, mit dessen zehn Stufen je eine der entsprechenden zehn Torschaltungen 33 verbunden ist. Wie aus F i g. 4 ersichtlich, ist die Torschaltung E mit dem Ausgang der ersten Stufe des Bit-Ringes 50 verbunden, während die Torschaltung G1 mit dem Ausgang aus der zehnten Stufe des Bit-Ringes verbunden ist. Außerdem sind, wie ersichtlich, die Torschaltungen 35 mit den Ausgängen aus den aufeinanderfolgenden Stufen des Stellenringes 60 verbunden. Es werden daher in der Spalte, für die die zugeordnete Torschaltung betätigt ist, während dieser Zeitspanne nur diejenigen Kerne ausgewählt, in denen eine Angabe aus dem Speicher gelesen wird.

Bei dieser Anordnung wird also eine Angabe reihenweise nach Bit aus dem Speicher unter der Steuerung des Bit-Ringes 50 und spaltenweise nach Schriftzeichen unter der Steuerung des Stellenringes 60 gleichzeitig aus beiden Speicherbereichen 11 und 12 abgelesen. Die elektrischen Impulse für die Betätigung des Synchronisierungsringes 40 liefert ein Oszillator 70, dessen Ausgang mit dem Eingang des Synchronisierungsringes 40 verbunden ist.

Eine durch jeden Kern im Speicherbereich 11 geführte Abfühlwicklung 80 ist zwischen den Eingang eines Abfühlverstärkers 81 und Erde gelegt. Da nur jeweils ein Kern des Speicherbereiches 11 abgefragt werden kann, ist es möglich, die Abfühlwicklung 80 durch jeden Kern des Speicherbereiches 11 zu führen. In gleicher Weise ist eine Abfühlwicklung 90 durch jeden Kern des Speicherbereiches 12 geführt und zwischen den Eingang eines Abfühlverstärkers 91 und Erde geschaltet.

Die Ausgänge der Abfühlverstärker 81 und 91 sind mit den Eingängen von 1-Bit-Registern 82 und 92 verbunden, bistabilen Schaltungen von bekannter Bauart. Die Rückstell-Eingangsklemmen der Register 82 und 92 sind mit dem Ausgang aus der ersten Stufe des Synchronisierungsringes 40 verbunden, und daher werden diese Register in jeder Synchronisierungs-1-Zeit zurückgestellt. Die Ausgangssignale der Register 82 und 92 werden von deren Einstellseite abgenommen. Der Ausgang des Registers 82 ist mit einem Eingang einer UND-Schaltung 83, mit einem Eingang einer UND-Schaltung 84 und mit dem Eingang einer Umkehrstufe 85 verbunden. Der Ausgang des Registers 92 ist mit den Eingängen der UND-Schaltungen 83 und 93 und

ίο der Umkehrstufe 94 verbunden. Die Ausgänge der Umkehrstufen 85 und 94 sind mit den Eingängen einer UND-Schaltung 95 verbunden. Das Ausgangssignal von der Umkehrstufe 85 wird außerdem zu einem Eingang der UND-Schaltung 93 übertragen, während das Ausgangssignal der Umkehrstufe 94 an einen Eingang der UND-Schaltung 84 gelegt wird. Zum dritten Eingang der UND-Schaltungen 84 und 93 kommen die Ausgangssignale einer Stop-Vergleichsverriegelung 96, deren Funktion noch be-

zo schrieben wird.

Die UND-Schaltungen 83 und 95 steuern die Schaltung einer Verriegelung 100 zur Anzeige »Übereinstimmung« beim Vergleich, und zwar mittels einer ODER-Schaltung 101, deren Eingänge mit den Ausgangen der UND-Schaltungen 83 und 95 verbunden sind. Das Ausgangssignal von der ODER-Schaltung

101 wird zur Einstell-Eingangsklemme der Verriegelung 100 übertragen, deren Rückstellung durch ein Ausgangssignal von der ODER-Schaltung 104 erfolgt.

Die UND-Schaltung 84 steuert die Einstellung einer Verriegelung 102 für die Anzeige eines höheren Vergleichswertes; deren Einstell-Eingangsklemme ist daher mit dem Ausgang der UND-Schaltung 84 verbunden. Entsprechend steuert die UND-Schaltung 93 die Einstellung einer Verriegelung 103 für die Anzeige eines niedrigeren Vergleichswertes, deren Einstell-Eingangsklemme mit dem Ausgang der UND-Schaltung 93 verbunden ist.

Die Ausgänge der Einstellseite der Verriegelungen 102 und 103 sind mit den Eingängen einer ODER-Schaltung 104 für die Rückstellung der Verriegelung 100 verbunden, und gleichzeitig ist der Ausgang von der Verriegelung 102 mit der Rückstell-Eingangsklemme der Verriegelung 103 zu deren Rückstellung und der Ausgang der Verriegelung 103 mit der Rückstell-Eingangsklemme der Verriegelung

102 zu deren Rückstellung verbunden. Bei dieser Anordnung werden die Verriegelungen 100 und 103 zurückgestellt, sooft die Verriegelung 102 in den Ein-Zustand eingestellt wird, und die Verriegelungen 100 und 102 werden zurückgestellt, sooft die Verriegelung 103 in den Ein-Zustand gelangt. Die Verriegelung 100 bewirkt jedoch in ihrem Ein-Zustand keine Rückstellung der Verriegelungen 102 und 103. Beim Vergleich der Daten reihenweise nach Bit und spaltenweise nach Schriftzeichen laufen die Vergleichsvorgänge so lange ab, bis eine Ungleichheit zwischen zwei Schriftzeichen festgestellt wird. Eine Ungleichheit zwischen den Bit innerhalb eines Schriftzeichens bewirkt dagegen nicht das Anhalten des Vergleichsvorganges. Erst nach der Prüfung aller Bit-Stellen für ein Schriftzeichenpaar wird der Einstellungszustand der die Übereinstimmung—Nicht-Übereinstimmung anzeigenden Verriegelung 100 geprüft, zur Feststellung, ob der Angabenvergleichsvorgang fortgesetzt werden kann. Dies wird mittels einer UND-Schaltung 110 durchgeführt, die an

einem ihrer Eingänge das Ausgangssignal von der Rückstellseite der Verriegelung 100, an einem zweiten Eingang den Ausgangsimpuls aus der vierten Stufe des Synchronisierungsringes 40 und am dritten Eingang den Ausgangsimpuls aus der zehnten Stelle des Bit-Ringes 50 empfängt. Sooft daher die Verriegelung 100 sich in der Synchronisierungs-4-Zeit der Bit-10-Zeit im Aus-Zustand befindet, sendet die UND-Schaltung 110 einen Impuls zur Einstelleingangsklemme der Stop-Vergleichs-Verriegelung 96. Durch diesen Eingangsimpuls wird somit die Verriegelung 96 in den Ein-Zustand eingestellt, wodurch die Vorbereitung der UND-Schaltungen 84 und 93 unterbrochen und von diesen kein Impuls mehr ausgesendet werden kann. Der Vergleichsvorgang ist somit beendet und es würde daher zur Anzeige des Vergleichsvorgangergebnisses entweder die den höheren Vergleichswert anzeigende Verriegelung 102 oder die den niedrigeren Vergleichswert anzeigende Verriegelung 103 in den Ein-Zustand eingeschaltet. Die Stop-Vergleichs-Verriegelung 96 wird sodann zurückgestellt, bevor der folgende Vergleichsvorgang durch eine geeignete Einrichtung eingeleitet wird, z. B. durch ein zeitlich gesteuertes Signal zum Start jedes Vergleichsvorganges.

Die Vergleichsvorgänge beginnen jeweils mit der höchsten Stelle des Feldes der am weitesten links gelegenen Spalte und werden von da aus zur letzten Stelle fortgesetzt, jeweils also beginnend mit dem £-Bit jeder Stelle undbiszumGl-Bit fortschreitend. Beim Vergleich zweier Schriftzeichen werden dabei die einander entsprechenden Bit-Stellen dieser Schriftzeichen gleichzeitig betrachtet; eine ein Bit enthaltende Bit-Stelle wird willkürlich als niedrigerwertig gegenüber der Stelle ohne Bit angesehen; der gewählte Code ist, wie F i g. 2 zeigt, so, daß der letzte Ungleichheit anzeigende Vergleich den relativen Wert der zu vergleichenden Schriftzeichen bestimmt. Die Vergleichsreihenfolge der Schriftzeichen verläuft gemäß F i g. 2 von der niedrigen zur höheren Ordnung, beginnend mit »Leerstelle« und endend bei der Ziffer »9«. Gemäß den angegebenen Regeln muß also eine »6« als höher erkannt werden als eine »5«. Aus der F i g. 2 ist ersichtlich, daß keine der Ziffern »5« oder »6« in der fT-Bit-Stelle ein Bit hat, der Vergleich dieser Stelle ergibt daher Übereinstimmung. Das Fehlen eines Ε-Bits in den beiden Registern 82 und 92 bewirkt daher einen positiven Impuls an den Ausgängen der Umkehrstufen 85 bzw. 94, wodurch die UND-Schaltung 95 vorbereitet wird, die nun durch einen Ausgangsimpuls über die ODER-Schaltung 101 die Verriegelung 100 für die Anzeige der Übereinstimmung in den Ein-Zustand einstellt. Fortschreitend zur D-Bit-Stelle wird nun in dieser Stelle ein Bit für die Ziffer »6«, aber kein Bit für die Ziffer »5« festgestellt. Nun ergibt somit der Vergleichsvorgang, das das Schriftzeichen »6« niedriger ist als »5«. In der C-Bit-Stelle enthält dann das Schriftzeichen »5« ein Bit, während »6« kein Bit hat. Der Vergleich ergibt daher, daß das Schriftzeichen »5« niedriger ist als die »6«. In der ß-Bit-Stelle enthalten beide Schriftzeichen »5« und »6« ein Bit und werden als übereinstimmend angezeigt. Dieser Übereinstimmungszustand ändert jedoch nicht das vorherige Ergebnis: »5« niedriger als »6«. Da die übrigen Bit-Stellen für die beiden Schriftzeichen »5« und »6« keine Bit enthalten, werden diese Stellen als übereinstimmend erkannt und der letzte ungleiche Zustand, daß das Schriftzeichen »5« den niedrigeren Wert gegenüber dem Schriftzeichen »6« hat, bleibt erhalten.

Die Verriegelungen 100, 102 und 103 (F i g. 4) speichern die während eines Angabenvergleichsvorganges erhaltenen Ergebnisse. Sie sind, wie bereits erläutert wurde, untereinander so verbunden,

ίο daß ein einen höheren Wert anzeigendes Ergebnis ein früheres, einen niedrigeren Wert anzeigendes Ergebnis aufhebt bzw. umgekehrt. Die Verriegelung 100 zur Anzeige eines übereinstimmenden Vergleichsergebnisses kann jedoch nicht die Verriegelungen 102 und 103 übersteuern. Der letzte Vergleich ohne Übereinstimmung, unabhängig davon, ob für ein Schriftzeichen ein höherer oder ein niedrigerer Wert angezeigt wird, bestimmt daher das Vergleichsergebnis für dieses Schriftzeichen. Die Verriege- lung 100 wird somit am Ende eines Vergleichsvorganges nur dann im Ein-Zustand sein, wenn alle Bits für jede Bit-Stelle als übereinstimmend festgestellt sind.

Im folgenden wird als Beispiel ein Vergleichs-Vorgang der Zahlen 98675 und 98595 beschrieben. Der Stellenring 60 startet den Vergleichsvorgang, beginnend mit der höchststelligen Ziffer beider Zahlen, und bewirkt das Fortschreiten des Vergleichens nach rechts. Der Bit-Ring 50 bewirkt das Vorrücken des Vergleichens von Bit-Stelle zu Bit-Stelle und das Abfragen der Bit-Stelle während jeder Synchronisierungs-2-Zeit einer Bit-Stelle unter der Steuerung des Synchronisierungsringes 40. Beim Vergleich der ersten Spalten der beiden genannten Zahlen wird somit die Verriegelung 100 eingestellt und zeigt Übereinstimmung an. Der Vergleichsvorgang wird dann bei der nächsten Stelle fortgesetzt, ohne eine Änderung in der Einstellung der Ergebnisverriegelungen zu bewirken, da auch die zweithöchsten Ziffern übereinstimmen. Am Ende des Vergleichsvorganges für die zweite Schriftzeichenstelle bleibt daher die Verriegelung 100 im Ein-Zustand, um anzuzeigen, daß auch die in dieser Stelle verglichenen Ziffern übereinstimmen. Der Vergleichsvorgang schreitet dann zur dritten Ziffernstelle weiter, und am Ende dieses Vergleichsvorganges zeigen die Verriegelungen an, daß die erste Zahl im Vergleich zur zweiten Zahl höher ist, die Verriegelung 100 wird in den Aus-Zustand zurückgestellt und die Verriegeso lung 96 für das Anhalten des Vergleichsvorganges in der Synchronisierungs-4-Zeit der Bit-10-Zeit wird in den Ein-Zustand geschaltet, wodurch die UND-Schaltungen 84 und 93 unvorbereitet bleiben und keinen Vergleichsvorgang mehr steuern können.

Außerdem wird die Verriegelung 100 im Aus-Zustand gehalten, weil sich entweder die Verriegelung 102 oder die Verriegelung 103 im Ein-Zustand befindet, im vorliegenden Beispiel die Verriegelung 102, die »höher« anzeigt.

^fio Aus F i g. 4 ist ersichtlich, daß die UND-Schaltung 83 vorbereitet wird und einen Impuls über die ODER-Schaltung 101 zur Einstellung der Verriegelung 100 aussendet, wenn beide Register 82 und 92 ein Bit einer Information enthalten. Die UND-Schaltungen 84, 83 und 95 werden für den Durchgang eines Impulses nicht vorbereitet, da an einem ihrer Eingänge in diesem Zeitpunkt das negative Ausgangssignal der Umkehrstufen 85 und 94 liegt.

Wenn beide Register 82 und 92 kein Bit enthalten, ist infolge der Umkehrstufen 85 und 94 die UND-Schaltung 95 vorbereitet und stellt durch ihren Ausgangsimpuls die Verriegelung 100 ein. Unter diesen Bedingungen werden die UND-Schaltungen 83, 84 und 93 nicht zum Weiterleiten eines Impulses vorbereitet. Wenn das Register 82 ein Bit enthält, aber das Register 92 nicht, ist die UND-Schaltung 84 vorbereitet und sendet einen Impuls zur Einstellung der Verriegelung 102 in den Ein-Zustand. Durch die Umschaltung der Verriegelung 102 in den Ein-Zustand wird natürlich die Verriegelung 100 über die ODER-Schaltung 104 und gleichzeitig direkt die Verriegelung 103 in den Aus-Zustand zurückgestellt. Wenn das Register 92 ein Bit enthält, aber das Register 82 nicht, wird die UND-Schaltung 93 vorbereitet und stellt durch einen Impuls die Verriegelung 103 in den Ein-Zustand ein. Dadurch werden die Verriegelung 100 über die ODER-Schaltung 104 und gleichzeitig direkt die Verriegelung 102 in den Aus-Zustand zurückgestellt.

F i g. 5 zeigt eine abgeänderte bevorzugte Ausführung der Schaltungsanordnung für die Steuerung der eine Vergleichsübereinstimmung anzeigenden Verriegelung 100, die weniger Schaltungskomponenten erfordert. Die Bezugszeichen gleicher Elemente in F i g. 5 und 4 stimmen überein. Die in der Schaltung gemäß F i g. 4 verwendeten UND-Schaltungen 83 und 95 und die ODER-Schaltung 101 fehlen in der Schaltung gemäß Fig. 5; die Einstelleingangsklemme der Übereinstimmung anzeigenden Verriegelung 100 ist direkt mit dem Ausgang der dritten Stufe des Synchronisierungsringes 40 verbunden. Bei dieser Anordnung wird die Verriegelung 100 durch jeden Synchronisierungs-3-Impuls in den Ein-Zustand eingestellt, und zwar unabhängig vom Zustand der Register 82 und 92. Die Verriegelung lOl) wird jedoch nicht im Ein-Zustand gehalten, wenn die Register 82 und 92 nicht gleichzeitig ein Bit oder gleichzeitig kein Bit enthalten. Unter dieser letzteren Bedingung ist entweder die den höheren Vergleichswert anzeigende Verriegelung 102 oder die den niedrigeren Vergleichswert anzeigende Verriegelung 103 in den Ein-Zustand eingestellt, in Abhängigkeit davon, welches Register kein Bit enthält, und die Verriegelung 100 wird entweder durch den Ausgangsimpuls der Verriegelung 102 oder der Verriegelung 103 in den Aus-Zustand zurückgestellt.

Aus dieser Anordnung ist daher ersichtlich, daß es unnötig ist, die ein übereinstimmendes Vergleichs- so ergebnis anzeigende Verriegelung entsprechend dem Zustand der Register 82 und 92 einzustellen. Statt dessen wird die Verriegelung 100 periodisch eingestellt und verbleibt im Ein-Zustand, wenn weder die den höheren Vergleichswert anzeigende Verriegelung 102 noch die den niedrigeren Vergleichswert anzeigende Verriegelung 103 eingestellt wurden, und die Verriegelung 100 wird zurückgestellt, wenn eine der Verriegelungen 102 oder 103 eingestellt wurde.

Claims (8)

Patentansprüche:

1. Vergleicherschaltung, bestehend aus Verknüpfungsgliedern für den bitweisen Vergleich von in einem Binärcode dargestellten Zeichen, bei welcher jeweils ein bistabiles Speicherglied die Vergleichsergebnisse Höher, Niedriger, Gleich infolge Zuführung über den jeweiligen Einstelleingang durch Speicherung anzeigt, dadurch gekennzeichnet, daß der Rückstelleingang (R) des Speichergliedes »Gleich« (100) mit dem Ausgang einer Sperr-ODER-Schaltung (104) verbunden ist, deren erster Eingang sowohl mit dem Einstellausgang des Speichergliedes »Höher«

(102) als auch mit dem Rückstelleingang (R) des Speichergliedes »Niedriger« (103) und deren zweiter Eingang sowohl mit dem Einstellausgang des Speichergliedes »Niedriger« (103) als auch mit dem Rückstelleingang (R) des Speichergliedes »Höher« (102) verbunden ist, und daß der Rückstellausgang des Speichergliedes »Gleich« (100) mit einem ersten Eingang einer Vergleichsende-UND-Schaltung (110) verbunden ist, deren zweiter Eingang jeweils zur Impulszeit des letzten Zeichenbits ein Signal erhält und deren Ausgang mit dem Einstelleingang eines Vergleichsendespeichergliedes (96) verbunden ist, dessen Rückstellausgang jeweils mit einem Eingang der Verknüpfungsglieder (84, 93) der Vergleichsschaltung verbunden ist, deren Ausgänge die Speicherglieder »Höher« (102) und »Niedriger«

(103) ansteuern, so daß bei Wirksamwerden der Vergleichsende-UND-Schaltung (110) die Ansteuerung der Speicherglieder »Höher« (102) und »Niedriger« (103) verhindert wird.

2. Vergleicherschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Einstellausgang eines ersten als 1-Bit-Register zur Aufnahme des ersten zu vergleichenden Bits wirkenden bistabilen Speichergliedes (82) sowohl mit einem zweiten Eingang des ersten UND-Verknüpfungsgliedes (84) als auch über einem Inverter (85) mit einem zweiten Eingang des zweiten UND-Verknüpfungsgliedes (93) verbunden ist, daß der Einstellausgang eines zweiten als 1-Bit-Register zur Aufnahme des zweiten zu vergleichenden Bits dienenden bistabilen Speichergliedes (92) sowohl mit einem dritten Eingang des zweiten UND-Verknüpfungsgliedes (93), dessen Ausgang mit dem Einstelleingang des Speichergliedes »Niedriger« (103) verbunden ist, als auch über einem zweiten Inverter (94) mit einem dritten Eingang des ersten UND-Verknüpfungsgliedes (84) verbunden ist, dessen Ausgang am Einstelleingang des Speichergliedes »Höher« (102) liegt, und daß die 1-Bit-Register (82, 92) in an sich bekannter Weise durch Taktgeberimpulse vor jedem Vergleichsvorgang zurückgestellt werden.

3. Vergleicherschaltung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß sowohl der Einstellausgang des ersten als auch des zweiten 1-Bit-Registers (82, 92) mit je einem Eingang eines dritten Verknüpfungsgliedes (83) und sowohl der Ausgang des ersten als auch des zweiten Inverters (85, 94) mit je einem Eingang eines vierten Verknüpfungsgliedes (95) verbunden ist und daß die Ausgänge des dritten und vierten Verknüpfungsgliedes (83, 95) über eine ODER-Schaltung (101) den Einstelleingang des Speichergliedes »Gleich« (100) ansteuern.

4. Vergleicherschaltung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß der Einstelleingang des Speichergliedes »Gleich« (100) an einer Taktgeberimpulsquelle liegt, die zeitlich so eingestellt ist, daß nach Einschalten durch Takt-

409 770/307

geberimpulse Ausgangsimpulse der ODER-Schaltung (104) das Speicherglied »Gleich« (100) ausschalten können.

5. Vergleicherschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die zu vergleichenden Daten von einem Magnetkernspeicher (10) mit zwei gleichen Speicherbereichen (11,12) auf die entsprechenden 1-Bit-Register (82, 92) übertragen werden, wobei die Treiber (30,31) des Magnetkernspeichers (10) durch die als Synchronisierungsring (40) bezeichnete Taktimpulsquelle zeitlich nach Rückstellung der 1-Bit-Register (82,92) aufgesetzt werden, und daß der Synchronisierungsring sowohl über einen Bitring (50) in an sich bekannter Weise das bitweise Auslesen der in beiden Speicherbereichen (11,12) gespeicherten und zu vergleichenden Zeichen als auch über einen Stellenring (60) in an sich bekannter Weise das spaltenweise Auslesen der Zeichen steuert.

6. Vergleicherschaltung nach Anspruch 1 und 5, dadurch gekennzeichnet, daß der zweite Eingang der Vergleichsende-UND-Schaltung

(110) mit dem Ausgang der letzten Stufe (10) des Bitringes (50), welche andererseits den Stellenring (60) ansteuert, und ein dritter Eingang mit der letzten Stufe (4) des Synchronisierungsringes (40), welche andererseits den Bitring (50) ansteuert, verbunden ist.

7. Vergleicherschaltung nach den Ansprüchen 4 und 5, dadurch gekennzeichnet, daß der Einstelleingang des Speichergliedes »Gleich« (100) mit der dritten Stufe des Synchronisierungsringes (40) verbunden ist, während die zweite Stufe die Treiber (30, 31) ansteuert.

8. Vergleicherschaltung nach den Ansprüchen 1 bis 7, gekennzeichnet durch die Anwendung eines solchen Binärcodes (F i g. 2), bei dem jeweils der letzte, Ungleichheit anzeigende Vergleich der Bits den relativen Wert der zu vergleichenden Zeichen bestimmt.

In Betracht gezogene Druckschriften:
USA.-Patentschrift Nr. 2 885 655;
»Digitale Rechenanlagen«, Springer Verlag, Berlin 1961, S. 177, 178.

Hierzu 1 Blatt Zeichnungen

409 770/307 1.65 © Bundesdruckerei Berlin