Nothing Special   »   [go: up one dir, main page]

DE10228774A1 - Verfahren zum Bilden feiner Muster in Halbleiteranordnungen - Google Patents

Verfahren zum Bilden feiner Muster in Halbleiteranordnungen

Info

Publication number
DE10228774A1
DE10228774A1 DE10228774A DE10228774A DE10228774A1 DE 10228774 A1 DE10228774 A1 DE 10228774A1 DE 10228774 A DE10228774 A DE 10228774A DE 10228774 A DE10228774 A DE 10228774A DE 10228774 A1 DE10228774 A1 DE 10228774A1
Authority
DE
Germany
Prior art keywords
gas
sccm
etching
pattern
substrate temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10228774A
Other languages
English (en)
Other versions
DE10228774B4 (de
Inventor
Sung-Kwon Lee
Chang-Youn Hwang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-2001-0037491A external-priority patent/KR100527398B1/ko
Priority claimed from KR10-2001-0079234A external-priority patent/KR100489360B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE10228774A1 publication Critical patent/DE10228774A1/de
Application granted granted Critical
Publication of DE10228774B4 publication Critical patent/DE10228774B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

Bei einem Verfahren zum Bilden eines feinen Musters einer Halbleitereinrichtung werden sequenziell eine Ätzzielschicht, welche als Feinmuster geformt werden muss, eine Antireflexschicht und ein Photoresistfilm auf einem vorbereiteten Halbleitersubstrat aufgebracht und ein Photoresistmuster gebildet, indem Photolithographie für den Photoresistfilm mit einer ArF-Belichtungsquelle ausgeführt wird. Dann werden zwei Ätzprozesse ausgeführt, um das Feinmuster zu bilden. In einem Ätzprozess werden die Antireflexschicht und ein Teil einer Fläche ohne Muster auf der Ätzzielschicht bei einer ersten Substrattemperatur mit auf Fluor basierendem Gas und Argongas geätzt, indem das Photoresistmuster als eine Ätzmaske genutzt wird. In einem anderen Ätzprozess wird ein verbleibender Teil der Fläche ohne Muster der Ätzzielschicht bei einer zweiten Substrattemperatur mit auf Fluor basierendem Gas und Argongas geätzt, welche höher als die erste Substrattemperatur ist.

Description

    Bereich der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Herstellverfahren für eine Halbleitereinrichtung; und spezieller ausgedrückt, auf ein Verfahren zum Bilden eines feinen Musters in einer Halbleitereinrichtung bei Verwenden einer ArF- Belichtungsquelle.
  • Beschreibung des Standes der Technik
  • In neuerer Zeit wurde ein Photolithographieverfahren weit als eine Technologie zum Bilden eines feinen Musters genutzt, welches erforderlich ist, um Halbleitereinrichtungen mit hoher Integration zu erreichen. Deshalb ist es für Halbleitereinrichtungen mit hoher Integration sehr wichtig, die Auflösung der Photolithographie zu verbessern.
  • Im Allgemeinen wird der Photolithographieprozess durch zwei Prozesse durchgeführt, d. h. einen Prozess zum Bilden eines Photoresistmusters und einen Prozess zum Ätzen einer nicht gemusterten Fläche einer Ätz-Zielschicht, indem das Photoresistmuster als eine Maske genutzt wird, um dadurch ein gewünschtes Muster zu erhalten, z. B. ein Kontaktloch, eine Bitleitung, usw. Hierbei wird das Photoresistmuster durch Beschichten eines Photoresistfilmes auf der Ätz-Zielschicht, Belichten des beschichteten Photoresistfilmes durch Benutzen einer vorbereiteten Belichtungsmaske und durch Entwickeln eines belichteten oder unbelichteten Teiles des beschichteten Photoresistfilmes, indem eine chemische Lösung benutzt wird, hergestellt.
  • Inzwischen wird eine kritische Abmessung (CD) des gewünschten Musters, welches mit dem Photolithographieprozess gebildet werden kann, durch eine Wellenlänge einer Lichtquelle bestimmt, welche bei dem obigen Belichtungsvorgang genutzt wird, da die CD des gewünschten Musters entscheidend von einer Breite des Photoresistmusters abhängt, welches durch den obigen Belichtungsvorgang bildbar ist.
  • Nachdem die Massenherstellung von Halbleiterprodukten, dynamische Direktzugriffsspeicher (DRAMs) eingeschlossen, begann, machte die Photolithographie schnelle Fortschritte. Die Integration des DRAM wurde jeweils in 3 Jahren ungefähr 4-mal angehoben, und die Integrationsgeschwindigkeit anderer Speichereinrichtungen liegt ungefähr 2 oder 3 Jahre später als die der DRAM. Als Ergebnis entwickelte sich ein Produktdesign von 0,8 µm eines 4M-Bit-DRAM auf 0,13 µm eines 4 G-Bit-DRAM. Nun kommt nicht-optische Photolithographie auf.
  • Die Auflösung der optischen Photolithographie ist umgekehrt proportional zu einer Wellenlänge einer Belichtungsquelle. Deshalb nutzte eine frühe Schrittschalteinrichtung, welche ein Belichtungsschema "Schritt und Wiederholung" übernahm, eine Lichtquelle, welche eine Wellenlänge von 436 nm (g-Linie) und eine Wellenlänge von 365 nm (i-Linie) bereitstellt, und jetzt wird eine Belichtungseinrichtung vom Scannertyp oder eine Schrittschalteinrichtung Verwendet, welche eine tief im Ultravioletten (DUV) liegende Wellenlänge bei 248 nm (KrF- Excimerlaser) hat.
  • In der optischen Photolithographie hat es viele Entwicklungen auf dem Gebiet der Materialien gegeben, wie z. B. chemisch verstärkte Resist (CAR), bezüglich der Herstellung, wie z. B. Drei-Schicht-Resist (TLR), Zwei-Schicht-Resist (BLR), Abbilden der obersten Oberfläche (TSI), Anti-Reflexbeschichtung (ARC) usw., und bezüglich der Maske, wie z. B. eine Phasenschiebemaske (PSM), optische Näherungskorrektur (OPC) usw., ebenso wie bezüglich der Belichtungseinrichtung selbst, wie z. B. eine Linse, welche eine numerische Apertur größer als 0,6 nm hat, und bezüglich der Hardware.
  • Die 248 nm-DUV-Photolithographie wurde allgemein genutzt, um Produkte zu bilden, welche eine Design-Regel von 0,18 µm haben, da sie viele Fehler aufweist, wie z. B. einen Zeitverzögerungseffekt, Materialabhängigkeit usw. Um deshalb Produkte herzustellen, welche eine Design-Regel von weniger als 0,15 µm haben, wurde dafür eine neue DUV-Photolithographie benötigt, welche eine Wellenlänge von 193 nm (ArF-Excimerlaser) verwendet. Da es jedoch für diese DUV-Photolithographie unmöglich war, ein Muster kleiner als 0,1 µm zu bilden, obwohl verschiedene Technologien angewendet wurden, um die Auflösung zu erhöhen, wurde die Photolithographie unter Nutzung einer neuen Lichtquelle entwickelt.
  • Als Ergebnis wurden Belichtungseinrichtungen eingeführt, welche einen Elektronenstrahl und einen Röntgenstrahl als Lichtquelle verwenden. Zusätzlich wird eine extreme ultraviolette Technologie entwickelt, welche einen schwachen Röntgenstrahl als Lichtquelle nutzt.
  • Die frühere Belichtungseinrichtung verwendete ein Belichtungsschema, wobei eine Maske im oberen Bereich eines Substrates platziert wurde, um nahe an dem Substrat zu sein, und deren Fokus mit den Augen des Bedieners justiert wurde. Dann, bei Weiterentwicklung dieser Technologie, wurde die Auflösung erhöht, indem eine Lücke zwischen der Maske und dem Substrat reduziert wurde, und die Belichtung wurde durch sanftes Berühren oder festes Berühren (kleiner als 10 µm) entsprechend der Abmessung der Lücke erreicht.
  • In neuerer Zeit, da eine Entwicklungseinrichtung, welche einer KrF-Laser nutzt, welcher eine Wellenlänge von 248 nm als Lichtquelle hat, Photoresistmaterialien und andere einschlägige Technologien entwickelt wurden, ist es möglich, ein Muster zu bilden, welches eine Design-Regel von weniger als 0,15 µm hat.
  • Nun entwickelt sich eine Technologie, welche in der Lage ist, ein feines Muster zu bilden, welches von 0,11 µm bis 0,07 µm reicht, indem eine Belichtungseinrichtung verwendet wird, welche einen ArF-Laser verwendet, welcher eine Wellenlänge von 193 nm hat. Die DUV-Photolithographie hat hohe Auflösung und eine DOF-Eigenschaft (Schärfentiefe), verglichen mit der i-Linie, wohingegen es nicht leicht ist, deren Herstellprozess zu steuern. Dieses Problem der Prozesssteuerung rührt von einem optischen Grund her, welcher sich auf die kurze Wellenlänge begründet, und von einer chemischen Ursache herrührt, welche durch Nutzen des chemisch verstärkten Photoresist induziert wird. Da die Wellenlänge kürzer ist, wird ein CD- Kippphänomen aufgrund eines statischen Welleneffektes und ein Gravierphänomen eines reflektierten Lichtes aufgrund einer Materialphase ernst. Das CD-Kippphänomen stellt ein Phänomen dar, wobei eine Liniendicke periodisch verändert wird, da ein Grad von Interferenz zwischen einem einfallenden Licht und einem reflektierten Licht sich entsprechend einer Dickendifferenz eines Substratfilmes oder dem des Photoresistfilmes ändert.
  • Da der DUV-Prozess den chemisch verstärkten Photoresist verwendet, um die optische Empfindlichkeit zu verbessern, treten Probleme auf, wie z. B. die Stabilität nach der Belichtungsverzögerung (PED) und die Materialabhängigkeit, welche sich auf den chemischen Reaktionsmechanismus beziehen. Deshalb ist eine Kernaufgabe der ArF-Belichtungstechnologie, neue Photoresistmaterialien für die ArF-Belichtung zu entwickeln, d. h. neue ArF-Photoresistmaterialien. Da jedoch ein Benzolring nicht beherrscht werden kann, ist es nicht leicht, das Photoresistmaterial für die ArF-Belichtung zu entwickeln. Der Benzolring wurde in dem Photoresist für die 1-Linie und die ArF- Belichtung aufrechterhalten, um damit die Dauerhaftigkeit in einem trockenen Ätzprozess zu sichern. Wenn jedoch der Benzolring in den ArF-Photoresistmaterialien aufrechterhalten werden soll, wird die Absorption bei der 193 nm-Wellenlänge des ArF- Lasers hoch, und deshalb wird die Transparenz verschlechtert. Als Ergebnis tritt ein Problem auf, einen kleineren Teil des Photoresist unbelichtet zu machen.
  • Deshalb machen Forschungen Fortschritt, Photoresistmaterialien zu entwickeln, welche in der Lage sind, die Dauerhaftigkeit im trockenen Ätzprozess zu sichern, ohne den Benzolring aufrechtzuerhalten, welcher eine starke Adhäsionskraft besitzt und bei 2,38% TMAH entwickelbar ist. Bislang veröffentlichen viele Firmen und Institute eine große Anzahl von Forschungsergebnissen.
  • Gegenwärtig beinhalten kommerziell erhältliche ArF-Photoresistmaterialien COMA (CycloOlefin-Maleicanhydrid), einen Polymertyp, welcher zu einer Acrylatfamilie oder deren Kombination gehört, welche den Benzolring darin einschließt.
  • Mit Bezug auf Fig. 1 wird exemplarisch eine Querschnittsansicht einer Musterverformung und von Kontaktfehlern in einem selbstausgerichtetem Kontakt(SAC)-Ätzprozess zum Bilden eines Lötanschlusskontakt-(LPC-)Loches durch Nutzen des ArF- Photoresists gezeigt.
  • Wie in Fig. 1 erläutert, werden sequenziell eine Vielzahl von Gate-Elektroden 11 und Hartmasken 12 auf einem Substrat 10 gebildet. Dann wird eine Isolierschicht 13 für Abstandshalter entlang des Herstellprofiles beschichtet. Eine dielektrische Schicht 14 für eine Zwischenschicht wird auf der Isolierschicht 13 aufgetragen und durch einen SAC-Ätzprozess geätzt, um damit einen Bereich zwischen den Gate-Elektroden 11 zu öffnen.
  • In dem SAC-Ätzprozess wurde auf Fluor basierendes Gas als Ätzgas verwendet, um das gewünschte Ätzprofil zu erhalten. Als Ergebnis tritt eine Deformation in dem Photoresistmuster, wie in 'A' der Fig. 1, auf, welche auf eine schwache Beständigkeit des ArF-Photoresistmusters zurückzuführen ist.
  • Wenn außerdem Fehljustierung in einem Überätzprozess zum Vermeiden des Fehlers in dem Bildungsprozess des Kontaktloches auftritt, werden Teile der Gate-Elektrode 11 und der Hartmaske 12 verloren, wie dies in 'B' der Fig. 1 gezeigt wird, was zu einer Verschlechterung der elektrischen Eigenschaften von Anordnungen führt. Obwohl das Fehljustieren nicht auftritt, wird die Breite des Kontaktloches enger, wie dies in 'C' der Fig. 1 gezeigt wird, was zu einem erhöhten Kontaktwiderstand führt.
  • Obwohl es in den Zeichnungen nicht dargestellt wird, kann darüber hinaus, wenn die Kontaktlöcher, wie z. B. ein LPC-Loch, mit Hilfe der Photolithographie gebildet werden, welche die ArF-Belichtungsquelle nutzt, eine Riefenbildung in einem ArF- Photoresistmuster, ein Gruppieren von Photoresist oder eine plastische Verformung und ein Wackeln des Photoresists auftreten, während das Kontaktloch geätzt wird.
  • Entsprechend ist es erforderlich, die schwache Beständigkeit und die schwachen physikalischen Eigenschaften der ArF- Photoresistmaterialien für das auf Fluor basierende Gas zu erhöhen.
  • Zusammenfassung der Erfindung
  • Es ist daher Aufgabe der vorliegenden Erfindung, ein Verfahren zu liefern, welches in der Lage ist, ein enges feines Muster in einer Halbleiteranordnung zu bilden, indem die Verformung eines ArF-Photoresistmusters minimiert wird, indem eine Ätztemperatur geeignet justiert wird.
  • Entsprechend einem Gesichtspunkt der vorliegenden Erfindung wird ein Verfahren zum Bilden eines feinen Musters einer Halbleitereinrichtung gebildet, welches die Schritte aufweist: (a) Liefern eines Halbleitersubstrates; (b) sequenzielles Bilden einer Ätzzielschicht, welche als feines Muster zu bilden ist, einer Antireflexschicht und eines Photoresistfilmes auf dem Halbleitersubstrat, wobei Photolithographie für den Photoresistfilm ausgeführt wird, indem eine ArF-Belichtungsquelle genutzt wird, um damit ein Photoresistmuster zu bilden; (c) Ätzen der Antireflexschicht und eines Teils eines Bereiches ohne Muster auf der Ätzzielschicht bei einer ersten Substrattemperatur mit auf Fluor basierendem Gas und Argongas, indem das Photoresistmuster als eine Ätzmaske genutzt wird; (d) Ätzen eines verbleibenden Teils der Fläche ohne Muster auf der Ätzzielschicht bei einer zweiten Substrattemperatur, welche höher als die erste Substrattemperatur ist, mit auf Fluor basierendem Gas und Argongas, um damit das feine Muster zu bilden; und (e) Entfernen der Antireflexschicht und des Photoresistmusters, um damit das feine Muster zu bilden.
    • Kurze Beschreibung der Zeichnungen
  • Die obigen und anderen Aufgaben und Merkmale dieser Erfindung werden aus der folgenden Beschreibung der bevorzugten Ausführungsformen offensichtlich, welche in Verbindung mit den beigefügten Zeichnungen gegeben werden, in welchen:
  • Fig. 1 eine Querschnittsansicht einer Musterverformung und von Kontaktfehlern zeigt, welche in einem Ätzprozess mit Selbstjustierkontakt (SAC) zum Bilden eines Lötanschluss-Kontaktloches durch Nutzen eines ArF- Photoresists verursacht werden; und
  • Fig. 2A bis 2E Querschnittansichten zum Bilden eines Lötanschluss- Kontaktloches durch Nutzen des ArF-Photoresists entsprechend einer Ausführungsform der vorliegenden Erfindung darstellen.
    • Detaillierte Beschreibung der Erfindung
  • Nachfolgend werden einige bevorzugte Ausführungsformen der vorliegenden Erfindung im Detail mit Bezug auf die beigefügten Zeichnungen beschrieben.
  • Entsprechend der vorliegenden Erfindung wird ein erster Ätzprozess zum Ätzen einer Antireflex-beschichteten Schicht bei einer niedrigen Temperatur ungefähr bei 0°C ausgeführt, und ein zweiter Ätzprozess zum Ätzen einer Ätzzielschicht, welche als ein gewünschtes Muster ausgeführt werden soll, wird bei einer Temperatur, welche verhältnismäßig höher als die des ersten Ätzprozesses ist, ausgeführt. Deshalb ist es möglich, die Verformung eines Photoresistmusters zu minimieren, da die Verformung in erster Linie durch die Ätztemperatur in dem ersten Ätzprozess der oben aufgeführten beiden Ätzprozesse verursacht wird.
  • Mit Bezug auf Fig. 2A bis 2E werden Querschnittsansichten dargestellt, welche das Bilden eines Lötanschlusskontaktloches erläutern, in dem ein ArF-Photoresist entsprechend einer Ausführungsform der vorliegenden Erfindung genutzt wird.
  • Zuallererst, wie in Fig. 2A gezeigt wird, wird auf einem Halbleitersubstrat 20 eine Vielzahl von leitenden Mustern gebildet, z. B. eine Gate-Elektrode 21, indem Polysilicium und Wolframsilicat oder Wolfram genutzt werden, wobei das Substrat 20 verschiedene Bestandteile enthält, welche vorher darin oder darauf gebildet wurden, um eine Halbleitereinrichtung herzustellen. Hierbei wird eine Gate-isolierende Schicht auf dem Interface des Substrates 20 und der Gate-Elektrode 21 gebildet, obwohl dies nicht in den Zeichnungen gezeigt wird.
  • Eine Hartmaske 22, z. B. eine Nitratschicht, wird auf der Gate- Elektrode 21 gebildet, um zu vermeiden, dass die Gate- Elektrode 21 bei den folgenden Schritten beschädigt wird, z. B. ein selbstjustierender Kontaktätzprozess zum Bilden des Lötanschlusskontaktloches.
  • Dann werden eine abstandsisolierende Schicht 23, z. B. eine Nitratschicht und eine dielektrische Zwischenschichtbeschichtung 24 nacheinander entlang des gesamten Profils des herzustellenden Produktes aufgebracht. Die dielektrische Zwischenschichtbeschichtung 24 wird aus einer APL-(Vorebnungsschicht-)Oxidschicht, einer BPSG (Borphosphorsilicatglas), einer SOG- (Spin auf Glas), HDP-(hochdichtes Plasma-)Oxidschicht oder Nitridschicht hergestellt.
  • Eine organische Antireflexbeschichtungsschicht oder eine Nitrid-Antiflexbeschichtungsschicht 25 wird auf der dielektrischen Zwischenschichtbeschichtung 24 mit einer Dicke von 100 bis 2000 Å gebildet. Ein ArF-Photoresistfilm wird auf der Antireflexbeschichtungsschicht 25 aufgetragen und in einem Photolithographieprozess bemustert, welcher eine ArF- Belichtungsquelle nutzt, um damit ein Photoresistmuster 26 zu bilden.
  • Speziell wird das Photoresistmuster 26 durch die Beschichtung des ArF-Photoresistfilms gebildet, wie z. B. durch COMA (Cyc- loOlefin-Maleicanhydrid), Acrylat oder deren Kombination auf der Antireflexschicht 25 bei einer bestimmten Dicke von z. B. 500 bis 6000 Å, indem selektiv vorbestimmte Teile des beschichteten ArF-Photoresistfilms durch Nutzen einer ArF- Belichtungsquelle (nicht gezeigt) und einer Zwischenmaske (nicht gezeigt) genutzt werden, dann Entwickeln des selektiv belichteten ArF-Photoresistfilmes und Entfernen des Photoresistfilmrückstandes durch einen Reinigungsprozess.
  • Zu dieser Zeit, um die Beständigkeit des Photoresistmusters 26 zu erhöhen, kann eine Elektronenstrahlbestrahlung oder eine Argonionenimplantation des Photoresistmusters 26 durchgeführt werden.
  • In dem obigen Vorgang können andere Photoresistmaterialien, welche auf einen ArF-Laser reagieren, genutzt werden, um den ArF-Photoresistfilm zu bilden.
  • Nachfolgend wird, wie in Fig. 2B gezeigt wird, ein Feld als das Kontaktfeld definiert, indem selektiv die Antireflexbeschichtungsschicht 25 und ein Teil der dielektrischen Zwischenschichtbeschichtung 25 durch das Verwenden des Photoresistmusters 26 als eine Maske geätzt werden, wobei eine Temperatur des Substrats 20 bei ungefähr -40°C bis ungefähr 10°C beibehalten wird, wo kein Polymer erzeugt wird.
  • Da dieser Ätzvorgang als Plasmaätzen durchgeführt wird, indem auf Fluor basierendes Gas, z. B. CxFy (x und y gleich 1 bis 10)-Gas, und Ar-Gas als Hauptätzgas bei der obigen niedrigen Temperatur verwendet werden, wird Polymer nicht erzeugt, und dadurch wird ein senkrechtes Profil ähnlich '27' in Fig. 2B erhalten.
  • Beim partiellen Ätzen der dielektrischen Zwischenschichtbeschichtung 24 ist es vorzuziehen, dass eine Ätztiefe weniger als S der Dicke der dielektrischen Zwischenschichtbeschichtung 24 wird, welche auf dem oberen Teil der Hartmaske 22 gebildet wird.
  • Entsprechend mit einer detaillierten Ausführungsform der vorliegenden Erfindung wird der Ätzprozess bei zwei Ätzschritten ausgeführt: Ein Schritt wird bei Ätzbedingungen ausgeführt, d. h. einer Substrattemperatur von -40°C bis 10°C, einem Druck von 10 bis 100 mTorr, einer Leistung von 200 bis 500 W, Argongas von 50 bis 500 sccm, CF4-Gas von 50 bis 200 sccm, O2-Gas von 10 bis 50 sccm und CO-Gas von 10 bis 50 sccm; und der andere Schritt wird bei Ätzbedingungen ausgeführt, d. h. einer Substrattemperatur von -40°C bis 10°C, einem Druck von 10 bis 100 mTorr, einer Leistung von 200 bis 500 W, CF4-Gas von 50 bis 200 sccm und O2-Gas von 1 bis 10 sccm. Die obigen beiden Ätzschritte werden einzeln oder fortlaufend durchgeführt.
  • Es ist mehr vorzuziehen, den Ätzprozess durch kontinuierliche Ätzprozesse unter optimalen Ätzbedingungen durchzuführen, d. h. einer Substrattemperatur von 10°C, einem Druck von 50 mTorr, einer Leistung von 300 W, Argongas von 150 sccm, CF4-Gas von 80 sccm, O2-Gas von 20 sccm und CO-Gas von 20 sccm und einer Substrattemperatur von 10°C, einem Druck von 25 mTorr, einer Leistung von 500 W, CF4-Gas von 100 sccm und O2-Gas von 3 sccm.
  • In Fig. 2C, wenn die Substrattemperatur bei 20°C bis 100°C höher als die obige niedrige Temperatur, d. h. -40°C bis 10°C, beibehalten wird, wird die dielektrische Zwischenschichtbeschichtung 24 bis zur obersten Oberfläche der Hartmaske 22 durch Gebrauchen des Photoresistmusters 26 und deren darunter liegenden Schichten als eine Ätzmaske geätzt. Zu dieser Zeit wird ein großer Betrag eines Polymers 28 erzeugt und an dem belichteten Teil des Photoresistmusters 26 und dessen darunter liegenden Schichten befestigt.
  • Dieser Ätzprozess nutzt als Hauptätzgas ein gemischtes Gas aus Argongas, CxFy-Gas und CxFyHz-Gas (x, y und z sind dabei 1 bis 10), z. B. CH3F, CHF3 oder CH2F2, welches geeignet ist, um Polymer zu erzeugen. Ein Sauerstoffgas kann dem Hauptätzgas zugefügt werden, um die Erzeugung des Polymers 28 zu unterstützen.
  • Als ein Ergebnis des obigen Ätzprozesses wird ein offener Bereich 29 als ein oberer Teil der Fläche, welche zu beschichten ist, gebildet.
  • Entsprechend einer detaillierten Ausführungsform der vorliegenden Erfindung wird der Ätzprozess unter Ätzbedingungen ausgeführt, d. h. einer Substrattemperatur von 20°C bis 100°C, einem Druck von 20 bis 200 mTorr, einer Leistung von 800 bis 1500 W, Argongas von 100 bis 1000 sccm, C4F6-Gas von 5 bis 100 sccm, O2-Gas von 2 bis 20 sccm und CH2F2-Gas von 2 bis 20 sccm.
  • Es ist mehr vorzuziehen, den Ätzprozess unter optimierten Ätzbedingungen durchzuführen, d. h. einer Substrattemperatur von 40°C, einem Druck von 70 mTorr, einer Leistung von 900 W, Argongas von 400 sccm, C4F6-Gas von 10 sccm, O2-Gas von 4 sccm und CH2F2-Gas von 3 sccm.
  • Nachfolgend, wie in Fig. 2D dargestellt, wird ein Kontaktloch 30 durch Ätzen der dielektrischen Zwischenschichtbeschichtung 24' gebildet, welche in der Fläche, welche als Kontakt dienen soll, platziert ist, gezeigt in Fig. 2C, bei einer Substrattemperatur von 20°C bis 100°C, durch Nutzen des Photoresistmusters 26 und des Polymers 28 als Ätzmaske. In diesem Ätzprozess wird CxFy- und Argongas als Hauptätzgas genutzt und Sauerstoffgas wird hinzugefügt, der Reproduzierbarkeit des Ätzprozesses wegen.
  • Entsprechend einer detaillierten Ausführungsform der vorliegenden Erfindung wird der Ätzprozess unter den Ätzbedingungen ausgeführt, d. h. einer Substrattemperatur von 20°C bis 100°C, einem Druck von 20 bis 200 mTorr, einer Leistung von 800 bis 1500 W, Argongas von 100 bis 1000 sccm, C4F6-Gas von 5 bis 100 sccm und O2-Gas von 2 bis 20 sccm.
  • Es ist mehr vorzuziehen, den Ätzprozess unter optimierten Ätzbedingungen durchzuführen, d. h. eine Substrattemperatur von 40°C, einem Druck von 70 mTorr, einer Leistung von 900 W, Argongas von 400 sccm, C4F6-Gas von 10 sccm und O2-Gas von 4 sccm.
  • Wie in Fig. 2E gezeigt wird, wird die Nitridschicht 23 in der Fläche, die als Kontaktfläche dienen soll, durch bekannte Herstellprozesse einer Halbleitereinrichtung entfernt, und dann wird dieser Vorgang zum Bilden eines Kontaktloches nach Ausführen eines Reinigungsprozesses für das herzustellende Produkt vollendet.
  • Wie oben beschrieben, beinhaltet der Bildungsprozess für das Kontaktloch entsprechend der vorliegenden Erfindung die drei Ätzprozesse, und in jedem Ätzprozess werden die Substrattemperatur und der Betrag des Ätzgases genau justiert, um das Polymer zu erzeugen, welches die umgebenden Bereiche des Photoresistmusters bedeckt, so dass die Verformung des Photoresistmusters und der Verlust der Gate-Elektrode minimiert werden können und es möglich wird, ausreichend einen Kontaktbereich sicherzustellen.
  • Die drei Ätzprozesse können in einer einzelnen Kammer oder in getrennten Kammern durchgeführt werden.
  • Das gewünschte Muster, d. h. ein Zielmuster, kann in der vorliegenden Erfindung ein isoliertes I-Typ-, T-Typ- und Lochtyp- Muster beinhalten.
  • Obwohl im Obigen nur der SAC-Ätzprozess zum Bilden des Lötanschlusskontaktes beschrieben wurde, kann die vorliegende Erfindung auf Ätzprozesse zum Bilden eines Bitleitungskontaktes, einer Bitleitung, einer Metallleitung, einer Gate-Elektrode usw. verwendet werden, welche ein feines Muster erfordern.
  • Während die vorliegende Erfindung mit Bezug auf einzelne Ausführungsformen beschrieben wurde, wird für Fachleute offensichtlich, dass verschiedene Veränderungen und Modifikationen durchgeführt werden können, ohne vom Inhalt und Umfang der Erfindung, wie sie in den nachfolgenden Ansprüchen definiert werden, abzuweichen.

Claims (19)

1. Verfahren zum Bilden eines feinen Musters einer Halbleitereinrichtung, welches die Schritte aufweist:
a) Liefern eines Halbleitersubstrates;
b) sequenzielles Bilden einer Ätzzielschicht, welche als feines Muster zu bilden ist, einer Antireflexschicht und eines Photoresistfilmes auf dem Halbleitersubstrat, Ausführen der Photolithographie für den Photoresistfilm, indem eine ArF-Belichtungsquelle genutzt wird, um damit ein Photoresistmuster zu bilden;
c) Ätzen der antireflektierenden Schicht und eines Teiles einer Fläche ohne Muster auf der Ätzzielschicht bei einer ersten Substrattemperatur mit auf Fluor basierendem Gas und Argongas, indem das Photoresistmuster als eine Ätzmaske genutzt wird;
d) Ätzen eines verbleibenden Teils eines Bereiches ohne Muster der Ätzzielschicht bei einer zweiten Substrattemperatur, welche höher als die erste Substrattemperatur ist, mit auf Fluor basierendem Gas und Argongas; und
e) Entfernen der Antireflexschicht und des Photoresistmusters, um dadurch das feine Muster zu bilden.
2. Verfahren nach Anspruch 1, wobei die erste Substrattemperatur im Bereich von ungefähr -40°C bis ungefähr 10°C ist.
3. Verfahren nach Anspruch 1, wobei die zweite Substrattemperatur in einem Bereich von ungefähr 20°C bis ungefähr 100°C ist.
4. Verfahren nach Anspruch 1, wobei der Schritt (d) die Schritte enthält:
1. Ätzen eines Teils des verbleibenden Bereichs der Fläche ohne Muster durch Verwenden des Photoresistmusters als eine Ätzmaske und Erzeugen eines großen Betrages von Polymer, welches umgekehrt, an der Oberfläche des Photoresistmusters angebracht bzw. befestigt wird; und
2. Ätzen eines verbleibenden Teils des verbleibenden Bereichs der Fläche ohne Muster, indem das Photoresistmuster und das Polymer als eine Ätzmaske benutzt werden.
5. Verfahren nach Anspruch 1, wobei der Photoresistfilm aus COMA (CycloOlefin-Maleicanhydrid) gemacht wird, einem Polymertyp, welcher zur Acrylatfamilie oder deren Kombination gehört.
6. Verfahren nach Anspruch 1, welches nach dem Schritt (b) ferner den Schritt des Härtens des Photoresistmusters aufweist.
7. Verfahren nach Anspruch 6, wobei der Schritt des Härtens des Photoresistmusters eine Elektronenstrahlbestrahlung oder eine Argon-Ionenimplantation nutzt.
8. Verfahren nach Anspruch 2, wobei der Schritt (c) ein gemischtes Gas aus Argon und CxFy als ein Ätzgas nutzt, wobei x und y zwischen 1 und 10 liegen.
9. Verfahren nach Anspruch 8, wobei der Schritt (c) bei einer Substrattemperatur von ungefähr -40°C bis ungefähr 10°C mit Argongas von ungefähr 50 bis ungefähr 500 sccm, CxFy- Gas von ungefähr 50 bis ungefähr 200 sccm, Sauerstoffgas von ungefähr 10 bis ungefähr 50 sccm und CO-Gas von ungefähr 10 bis ungefähr 50 sccm durchgeführt wird.
10. Verfahren nach Anspruch 9, wobei der Schritt (c) ferner einen anderen Ätzschritt beinhaltet, welcher bei einer Substrattemperatur von ungefähr -40°C bis ungefähr 10°C mit CxFy-Gas von ungefähr 50 bis ungefähr 200 sccm und Sauerstoffgas von 1 bis 10 sccm durchgeführt wird.
11. Verfahren nach Anspruch 10, wobei der Schritt (c) durch kontinuierliche Ätzschritte unter Herstellbedingungen ausgeführt wird, d. h. einer Substrattemperatur von ungefähr 10°C, Argongas von ungefähr 150 sccm, CF4-Gas von ungefähr 80 sccm, Sauerstoffgas von ungefähr 20 sccm und CO-Gas von ungefähr 20 sccm und CF4-Gas von ungefähr 100 sccm und Sauerstoffgas von ungefähr 3 sccm.
12. Verfahren nach Anspruch 4, wobei der Schritt (d1) gemischtes Gas aus Argon, CxFy und CxFyHz als Ätzgas nützt, wobei x, y und z zwischen 1 und 10 liegen.
13. Verfahren nach Anspruch 12, wobei der Schritt (d1) bei einer Substrattemperatur von ungefähr 20°C bis ungefähr 100°C mit Argongas von ungefähr 100 bis ungefähr 1000 sccm, CxFy-Gas von ungefähr 5 bis ungefähr 100 sccm, Sauerstoffgas von ungefähr 2 bis ungefähr 20 sccm und CxHyFz-Gas von ungefähr 2 bis ungefähr 20 sccm ausgeführt wird.
14. Verfahren nach Anspruch 13, wobei der Schritt (d1) bei einer Substrattemperatur von ungefähr 40°C mit Argongas von ungefähr 400 sccm, C4F6-Gas von ungefähr 10 sccm, Sauerstoffgas von ungefähr 4 sccm und CH2F2-Gas von ungefähr 3 sccm ausgeführt wird.
15. Verfahren nach Anspruch 4, wobei der Schritt (d2) bei einer Substrattemperatur von ungefähr 20°C bis ungefähr 100°C mit Argongas von ungefähr 100 bis ungefähr 1000 sccm, CxFy-Gas von ungefähr 5 bis ungefähr 100 sccm und Sauerstoffgas von ungefähr 2 bis ungefähr 20 sccm ausgeführt wird, wobei x und y zwischen 1 und 10 liegen.
16. Verfahren nach Anspruch 15, wobei der Schritt (d2) bei einer Substrattemperatur von ungefähr 40°C mit Argongas von ungefähr 400 sccm, C4F6-Gas von ungefähr 10 sccm und Sauerstoffgas von ungefähr 4 sccm ausgeführt wird.
17. Verfahren nach Anspruch 1, wobei die Schritte (c) und (d) in einer einzelnen Kammer ausgeführt werden.
18. Verfahren nach Anspruch 1, wobei die Schritte (c) und (d) in getrennten Kammern ausgeführt werden.
19. Verfahren nach Anspruch 1, wobei das feine Muster wenigstens ein Muster eines isolierten I-Typs, eines T-Typs und eines Lochtyps beinhaltet.
DE10228774A 2001-06-28 2002-06-27 Verfahren zum Bilden feiner Muster in Halbleiteranordnungen Expired - Fee Related DE10228774B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR2001/37491 2001-06-28
KR10-2001-0037491A KR100527398B1 (ko) 2001-06-28 2001-06-28 불화아르곤 전사법을 이용한 자기 정렬 콘택 형성 방법
KR10-2001-0079234A KR100489360B1 (ko) 2001-12-14 2001-12-14 불화아르곤 노광원을 이용한 반도체 소자 제조 방법
KR2001/79234 2001-12-14

Publications (2)

Publication Number Publication Date
DE10228774A1 true DE10228774A1 (de) 2003-01-09
DE10228774B4 DE10228774B4 (de) 2006-11-02

Family

ID=26639179

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10228774A Expired - Fee Related DE10228774B4 (de) 2001-06-28 2002-06-27 Verfahren zum Bilden feiner Muster in Halbleiteranordnungen

Country Status (4)

Country Link
US (1) US6569778B2 (de)
JP (1) JP4420592B2 (de)
DE (1) DE10228774B4 (de)
TW (1) TW544760B (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3633595B2 (ja) * 2001-08-10 2005-03-30 富士通株式会社 レジストパターン膨潤化材料およびそれを用いた微小パターンの形成方法および半導体装置の製造方法
US6787475B2 (en) * 2001-09-06 2004-09-07 Zhuxu Wang Flash step preparatory to dielectric etch
KR100550640B1 (ko) * 2001-11-30 2006-02-09 주식회사 하이닉스반도체 불화아르곤 노광원을 이용한 패턴 형성 방법
JP3672900B2 (ja) * 2002-09-11 2005-07-20 松下電器産業株式会社 パターン形成方法
US7622051B1 (en) * 2003-03-27 2009-11-24 Lam Research Corporation Methods for critical dimension control during plasma etching
TWI250558B (en) * 2003-10-23 2006-03-01 Hynix Semiconductor Inc Method for fabricating semiconductor device with fine patterns
KR100670662B1 (ko) * 2003-11-28 2007-01-17 주식회사 하이닉스반도체 반도체소자 제조 방법
KR100611777B1 (ko) * 2003-12-22 2006-08-11 주식회사 하이닉스반도체 반도체소자 제조 방법
KR100521050B1 (ko) * 2003-12-30 2005-10-11 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
GB0401622D0 (en) * 2004-01-26 2004-02-25 Oxford Instr Plasma Technology Plasma etching process
JP2005243681A (ja) * 2004-02-24 2005-09-08 Tokyo Electron Ltd 膜改質方法、膜改質装置及びスリミング量の制御方法
KR100672780B1 (ko) * 2004-06-18 2007-01-22 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US7090782B1 (en) * 2004-09-03 2006-08-15 Lam Research Corporation Etch with uniformity control
US9202758B1 (en) * 2005-04-19 2015-12-01 Globalfoundries Inc. Method for manufacturing a contact for a semiconductor component and related structure
US7723229B2 (en) * 2005-04-22 2010-05-25 Macronix International Co., Ltd. Process of forming a self-aligned contact in a semiconductor device
US7432194B2 (en) * 2005-06-10 2008-10-07 United Microelectronics Corp. Etching method and method for forming contact opening
US20070093055A1 (en) * 2005-10-24 2007-04-26 Pei-Yu Chou High-aspect ratio contact hole and method of making the same
KR100685598B1 (ko) * 2005-12-30 2007-02-22 주식회사 하이닉스반도체 이온주입용 마스크 패턴 형성 방법
JP2007214171A (ja) * 2006-02-07 2007-08-23 Hitachi High-Technologies Corp エッチング処理方法
US7479235B2 (en) * 2006-02-13 2009-01-20 Ahead Magnetics, Inc. Method for etching a workpiece
JP2008078582A (ja) * 2006-09-25 2008-04-03 Hitachi High-Technologies Corp プラズマエッチング方法
KR100792386B1 (ko) * 2006-09-29 2008-01-09 주식회사 하이닉스반도체 반도체 소자의 제조 방법
WO2008044326A1 (fr) * 2006-10-12 2008-04-17 Tokyo Ohka Kogyo Co., Ltd. composition de photorésine positive et négative du type à amplification chimique pour gravure à sec à basse température, et procédé pour la formation d'un motif en photorésine l'utilisant
CN100517648C (zh) * 2006-12-15 2009-07-22 中芯国际集成电路制造(上海)有限公司 用于蚀刻的系统和方法
JP5141166B2 (ja) * 2007-09-28 2013-02-13 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
KR100885620B1 (ko) * 2007-12-21 2009-02-24 주식회사 동부하이텍 반도체 소자 제조방법
US8470635B2 (en) 2009-11-30 2013-06-25 Micron Technology, Inc. Keyhole-free sloped heater for phase change memory
CN102376627B (zh) * 2010-08-10 2013-11-06 中芯国际集成电路制造(上海)有限公司 接触孔的形成方法
CN104465493B (zh) * 2013-09-24 2018-06-26 中国科学院微电子研究所 一种自对准接触孔刻蚀工艺方法
CN107910258A (zh) * 2017-11-01 2018-04-13 睿力集成电路有限公司 金属线的制造方法及隔离金属线的方法
EP3570317A1 (de) 2018-05-17 2019-11-20 IMEC vzw Flächenselektive abscheidung eines maskenmaterials
CN110610922B (zh) * 2018-06-14 2021-10-26 华邦电子股份有限公司 接触结构及其形成方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2604573B2 (ja) * 1985-10-04 1997-04-30 三菱電機株式会社 微細パターン形成方法
JPH02174121A (ja) * 1988-12-07 1990-07-05 Samsung Electron Co Ltd 半導体製造工程におけるエッチング選択度を改善するための方法
JPH02252233A (ja) * 1989-03-27 1990-10-11 Matsushita Electric Ind Co Ltd 微細パターン形成方法
JP3277414B2 (ja) * 1993-08-25 2002-04-22 ソニー株式会社 ドライエッチング方法
JPH0786244A (ja) * 1993-09-13 1995-03-31 Sony Corp ドライエッチング方法
JPH0794467A (ja) * 1993-09-22 1995-04-07 Sony Corp ドライエッチング方法
JP3371170B2 (ja) * 1994-08-24 2003-01-27 ソニー株式会社 半導体装置の製造方法
KR100194789B1 (ko) * 1995-12-16 1999-06-15 김영환 반도체 소자의 폴리머 제거 방법
US5895740A (en) * 1996-11-13 1999-04-20 Vanguard International Semiconductor Corp. Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers
JPH10199789A (ja) * 1997-01-10 1998-07-31 Sony Corp 反射防止膜及びパターンニング方法
JPH10254137A (ja) * 1997-03-11 1998-09-25 Nec Corp 化学増幅系レジスト
US6391786B1 (en) * 1997-12-31 2002-05-21 Lam Research Corporation Etching process for organic anti-reflective coating
JPH11330046A (ja) * 1998-05-08 1999-11-30 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
JP3206740B2 (ja) * 1998-07-30 2001-09-10 日本電気株式会社 化学増幅系レジスト
JP3934259B2 (ja) * 1998-08-14 2007-06-20 富士フイルム株式会社 ポジ型感光性樹脂組成物
JP4776747B2 (ja) * 1998-11-12 2011-09-21 株式会社ハイニックスセミコンダクター 半導体素子のコンタクト形成方法
JP2000173996A (ja) * 1998-12-03 2000-06-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6218084B1 (en) * 1998-12-15 2001-04-17 United Microelectronics Corp. Method for removing photoresist layer
US20020142610A1 (en) * 2001-03-30 2002-10-03 Ting Chien Plasma etching of dielectric layer with selectivity to stop layer
US6436841B1 (en) * 2001-09-10 2002-08-20 Taiwan Semiconductor Manufacturing Company Selectivity oxide-to-oxynitride etch process using a fluorine containing gas, an inert gas and a weak oxidant

Also Published As

Publication number Publication date
JP2003051443A (ja) 2003-02-21
JP4420592B2 (ja) 2010-02-24
DE10228774B4 (de) 2006-11-02
US6569778B2 (en) 2003-05-27
TW544760B (en) 2003-08-01
US20030003714A1 (en) 2003-01-02

Similar Documents

Publication Publication Date Title
DE10228774B4 (de) Verfahren zum Bilden feiner Muster in Halbleiteranordnungen
DE60216794T2 (de) Verfahren zur erzeugung elliptischer und abgerundeter muster mittels strahlformung
DE4440230C2 (de) Verfahren zur Bildung feiner Strukturen eines Halbleiterbauelements
DE69500268T2 (de) Dämpfende Phasenverschiebungsmaske und Herstellungsverfahren
DE69328220T2 (de) Verfahren zur Herstellung einer Phasenschiebermaske oder eines Phasenschiebermasken-Rohlings
DE69724159T2 (de) Optische lithographie mit extrem hoher auflösung
DE69132303T2 (de) Maske für Photolithographie
DE112004000591T5 (de) Herstellungsverfahren für Photomaske und Photomaskenrohling
DE10252337A1 (de) Verfahren zum Herstellen eines Halbleiterbauteils
EP0570609A1 (de) Verfahren zum Erzeugen einer mehrstufigen Struktur in einem Substrat
DE4407044A1 (de) Maske und Verfahren zu deren Herstellung
DE10225925B4 (de) Ätzverfahren unter Verwendung einer Photolack-Ätzbarriere
DE19524846B4 (de) Verfahren zur Herstellung einer feinen, ringförmigen Ladungsspeicherelektrode in einer Halbleitervorrichtung unter Benutzung einer Phasensprungmaske
DE69510902T2 (de) Eingebettete Phasenverschiebungsmasken sowie Verfahren zu dessen Herstellung
DE10252051A1 (de) Fotomaske für eine Außerachsen-Beleuchtung und Verfahren zur Herstellung derselben
DE10309266B3 (de) Verfahren zum Bilden einer Öffnung einer Licht absorbierenden Schicht auf einer Maske
DE10349087A1 (de) Verfahren zur Herstellung von Halbton-Phasenverschiebungsmasken-Rohlingen
DE10156143B4 (de) Verfahren zur Herstellung von photolithographischen Masken
DE10228325B4 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung durch den Einsatz eines mit ArF-Laserstrahl belichteten Photoresist-Musters
DE10238783A1 (de) Verfahren zur Herstellung einer Phasenverschiebungsmaske, Phasenverschiebungsmaske und Vorrichtung
DE10203358A1 (de) Photolithographische Maske
EP1421445B1 (de) Photolithographische maske
DE4339466C2 (de) Verfahren zur Bildung von Mustern unter Verwendung eines Mehrschichtresists
DE10106861C1 (de) Verfahren zur Herstellung feiner Resiststrukturen bei der Herstellung mikroelektronischer Bauelemente
EP1446829B1 (de) Photolithographisches verfahren zum ausbilden einer struktur in einem halbleitersubstrat

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: G03F 736

8127 New person/name/address of the applicant

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8127 New person/name/address of the applicant

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee