Nothing Special   »   [go: up one dir, main page]

DE102020120098A1 - Integrierte schaltungspackung und verfahren - Google Patents

Integrierte schaltungspackung und verfahren Download PDF

Info

Publication number
DE102020120098A1
DE102020120098A1 DE102020120098.6A DE102020120098A DE102020120098A1 DE 102020120098 A1 DE102020120098 A1 DE 102020120098A1 DE 102020120098 A DE102020120098 A DE 102020120098A DE 102020120098 A1 DE102020120098 A1 DE 102020120098A1
Authority
DE
Germany
Prior art keywords
die
substrate
vias
dies
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020120098.6A
Other languages
English (en)
Inventor
Chen-Hua Yu
Yung-Chi Lin
Wen-Chih Chiou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020120098A1 publication Critical patent/DE102020120098A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05657—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05681—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H01L2224/08058—Shape in side view being non uniform along the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/335—Material
    • H01L2224/33505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3351—Function
    • H01L2224/33515—Layer connectors having different functions
    • H01L2224/33519—Layer connectors having different functions including layer connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80095—Temperature settings
    • H01L2224/80096—Transient conditions
    • H01L2224/80097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80379—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/80409—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/80424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/80447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/80457—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/80466—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/80481—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/80486—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/8082—Diffusion bonding
    • H01L2224/8083—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/8383—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Ein Vorrichtungspackage weist einen ersten Die auf, der direkt an einen zweiten Die an einer Grenzfläche gebondet ist, wobei die Grenzfläche eine Leiter-Leiter-Bindung umfasst. Das Vorrichtungspackage weist ferner ein Verkapselungsmaterial auf, das den ersten Die und den zweiten Die umgibt, und mehrere Durchkontaktierungen, die sich durch das Verkapselungsmaterial erstrecken. Die mehreren Durchkontaktierungen grenzen an den ersten Die und den zweiten Die an. Das Vorrichtungspackage weist ferner mehrere thermische Durchkontaktierungen, die sich durch das Verkapselungsmaterial erstrecken, und eine Umverteilungsstruktur auf, die elektrisch mit dem ersten Die, dem zweiten Die und den mehreren Durchkontaktierungen verbunden ist. Die mehreren thermischen Durchkontaktierungen sind auf einer Oberfläche des zweiten Dies angeordnet und grenzen an den ersten Die an.

Description

  • PRIORITÄT
  • Diese Anmeldung beansprucht die Priorität der am 16. April 2020 eingereichten vorläufigen US-Patentanmeldung mit Anmeldenummer 63/010,849, die hiermit durch Bezugnahme hierin aufgenommen wird.
  • HINTERGRUND
  • Die Halbleiterindustrie hat ein rasantes Wachstum erfahren, da die Integrationsdichte einer Vielzahl von elektronischen Komponenten (z.B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) ständig verbessert wird. Die Verbesserung der Integrationsdichte ergab sich größtenteils aus der iterativen Reduzierung der minimalen Feature-Größe, die es ermöglicht, mehr Komponenten in eine gegebene Fläche zu integrieren. Da die Nachfrage nach immer kleineren elektronischen Vorrichtungen gestiegen ist, entstand ein Bedarf an kleineren und kreativeren Packaging-Techniken für Halbleiter-Dies. Ein Beispiel für solche Packaging-Systeme ist die Package-on-Package-Technologie (PoP-Technologie). Bei einer PoP-Vorrichtung wird ein oberes Halbleiterpackage auf ein unteres Halbleiterpackage gestapelt, um ein hohes Maß an Integration und Komponentendichte zu erreichen. Die PoP-Technologie ermöglicht im Allgemeinen die Herstellung von Halbleiterbauelementen mit erweiterten Funktionalitäten und geringem Platzbedarf auf einer Leiterplatte (PCB).
  • Figurenliste
  • Aspekte der vorliegenden Offenlegung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1A bis 1M veranschaulichen Querschnittsansichten von Zwischenschritten bei der Herstellung eines Halbleiterpackages gemäß einigen Ausführungsformen.
    • 2 veranschaulicht eine Querschnittsansicht eines Halbleiterpackages gemäß einigen Ausführungsformen.
    • 3 veranschaulicht eine Querschnittsansicht eines Halbleiterpackages gemäß einigen Ausführungsformen.
    • 4A bis 4C veranschaulichen Querschnittsansichten von Zwischenschritten bei der Herstellung eines Halbleiterpackages gemäß einigen Ausführungsformen.
    • 5 veranschaulicht eine Querschnittsansicht eines Halbleiterpackages gemäß einigen Ausführungsformen.
    • 6 veranschaulicht eine Querschnittsansicht eines Halbleiterpackages gemäß einigen Ausführungsformen.
    • 7A bis 7D veranschaulichen Querschnittsansichten von Zwischenschritten bei der Herstellung eines Halbleiterpackages gemäß einigen Ausführungsformen.
    • 8 veranschaulicht eine Querschnittsansicht eines Halbleiterpackages gemäß einigen Ausführungsformen.
    • 9 veranschaulicht eine Querschnittsansicht eines Halbleiterpackages gemäß einigen Ausführungsformen.
    • 10A bis 10C veranschaulichen Querschnittsansichten von Zwischenschritten bei der Herstellung eines Halbleiterpackages gemäß einigen Ausführungsformen.
    • 11 veranschaulicht eine Querschnittsansicht eines Halbleiterpackages gemäß einigen Ausführungsformen.
    • 12 veranschaulicht eine Querschnittsansicht eines Halbleiterpackages gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung bietet viele verschiedene Ausführungsformen oder Beispiele für die Umsetzung verschiedener Merkmale der Erfindung. Um die vorliegende Offenbarung zu vereinfachen, werden nachstehend spezifische Beispiele für Komponenten und Anordnungen beschrieben. Diese sind natürlich nur Beispiele und sollen nicht einschränkend sein. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt gebildet werden, kann aber auch Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal gebildet sein können, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Ferner können Bezugszeichen in den verschiedenen Beispielen in der vorliegenden Offenbarung wiederholt werden. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schreibt an sich keine Beziehung zwischen den verschiedenen Ausführungsformen und/oder Konfigurationen vor, die hierin diskutiert sind.
  • Darüber hinaus können hier der Einfachheit halber räumlich relative Begriffe wie „unten“, „unter“, „unterhalb“, „über“, „oben“, „oberhalb“ und dergleichen verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Elementen oder Merkmal(en) wie in den Abbildungen dargestellt zu beschreiben. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Abbildungen dargestellten Ausrichtung verschiedene Ausrichtungen der Vorrichtung in Benutzung oder Betrieb umfassen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen), und die hier verwendeten räumlich relativen Deskriptoren können ebenfalls entsprechend interpretiert werden.
  • Gemäß einigen Ausführungsformen werden gestapelte Dies (z.B. ein erster Die, der mit einem zweiten Die verbunden ist) in ein Isoliermaterial eingekapselt und eine Wärmeableitungsstruktur (z.B. ein Substrat) wird mit einer Rückseite des zweiten Dies und dem Isoliermaterial verbunden. In einigen Ausführungsformen ist die Wärmeableitungsstruktur ein Halbleitersubstrat, das über Metall-Metall-Bonden gebondet ist, was die Wärmeableitung in dem vollendeten Package verbessert und die Haftung zwischen der Wärmeableitungsstruktur und dem zweiten Die verbessert. In anderen Ausführungsformen wird die Wärmeableitungsstruktur mittels einer anderen Bindungskonfiguration gebondet (z.B. Dielektrikum-Dielektrikum-Bonden, Halbleiter-Halbleiter-Bonden oder dergleichen).
  • 1A bis 1M sind Querschnittsansichten von Zwischenschritten eines Prozesses zur Herstellung eines Halbleiterpackages 400 (siehe 1M) gemäß einigen Ausführungsformen.
  • Mit Bezug auf 1A ist ein Halbleiter-Die 200 veranschaulicht. Der Die 200 kann ein Nackt-Chip Halbleiter-Die (bare chip semiconductor die) sein (z.B. ein unverpackter Halbleiter-Die). Der Die 200 kann z.B. Logik-Dies (z.B. Anwendungsprozessoren (application processors, APs), Zentralprozessoreinheiten, Mikrocontroller usw.), Speicher-Dies (z.B. DRAM-Dies, Hybrid-Speicherwürfel (hybrid memory cubes, HBCs), SRAM-Dies, Wide-Input/Output-Speicher-Dies (wide 10 memory dies), MRAM-Dies, RRAM-Dies usw.), Power-Management-Dies (z.B. Power-Management-IC-Dies (PMIC-Dies), Hochfrequenz-Dies (RF dies), Sensor-Dies, MEMS-Dies (Micro-Electro-Mechanical-System), Signalverarbeitungs-Dies (z.B. DSP-Dies), Front-End-Dies (z.B. Analog-Front-End-Dies (AFE-Dies)), biomedizinische Dies oder dergleichen sein.
  • Der Die 200 kann gemäß den anwendbaren Herstellungsverfahren verarbeitet werden, um integrierte Schaltungen in dem Die 200 zu bilden. Zum Beispiel kann der Die 200 ein Halbleitersubstrat 202 wie Silizium, dotiert oder undotiert, oder eine aktive Schicht eines Halbleiter-auf-Isolator-Substrats (SOI-Substrats) aufweisen. Das Halbleitersubstrat 202 kann andere Halbleitermaterialien wie Germanium, einen Verbindungshalbleiter einschließlich Siliziumkarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid, einen Legierungshalbleiter einschließlich SiGe, GaAsP, AlInAs, AlGaAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP oder Kombinationen davon enthalten. Andere Substrate, wie Mehrschichtsubstrate oder Gradientensubstrate, können ebenfalls verwendet werden.
  • Vorrichtungen, wie Transistoren, Dioden, Kondensatoren, Widerstände usw. können in und/oder auf dem Halbleitersubstrat 202 gebildet und durch eine Verbindungsstruktur 206 miteinander verbunden sein, die z.B. Metallisierungsstrukturen 206A in einer oder mehreren dielektrischen Schichten 206B auf dem Halbleitersubstrat 202 aufweist. Die Zwischenverbindungsstrukturen 206 verbinden die Vorrichtungen auf dem Substrat 202 elektrisch miteinander, um eine oder mehrere integrierte Schaltungen zu bilden.
  • Der Die 200 weist ferner weitere Durchkontaktierungen 204 auf, die elektrisch mit den Metallisierungsstrukturen in der Zwischenverbindungsstruktur 206 verbunden sein können. Die Durchkontaktierungen 204 können ein leitfähiges Material (z.B. Kupfer oder dergleichen) enthalten und sich von der Zwischenverbindungsstruktur 206 in das Substrat 202 erstrecken. Isolierende Sperrschichten 208 können um zumindest Abschnitte der Durchkontaktierungen 204 in den Substraten 202 gebildet werden. Die isolierenden Sperrschichten 208 können z.B. Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid oder dergleichen enthalten und können verwendet werden, um die Durchkontaktierungen 204 von den Substraten 202 physikalisch und elektrisch zu isolieren. In nachfolgenden Verarbeitungsschritten kann das Substrat 202 abgedünnt werden, um die Durchkontaktierungen 204 freizulegen (siehe 1C). Nach dem Abdünnen bilden die Durchkontaktierungen 204 eine elektrische Verbindung von einer Rückseite des Substrats 202 zu einer Vorderseite des Substrats 202.
  • Der Die 200 weist ferner Kontaktpads 210 auf, die externe Verbindungen zu der Verbindungsstruktur 206 und den Vorrichtungen auf dem Substrat 202 ermöglichen. Die Kontaktpads 210 können Kupfer, Aluminium (z.B. 28K-Aluminium) oder ein anderes leitfähiges Material enthalten. Die Kontaktpads 210 werden auf einer so genannten aktiven Seite oder Vorderseite 220 der Dies 200 angeordnet. Die aktive Seite/Vorderseite 220 der Dies 200 kann sich auf eine Seite des Halbleitersubstrats 202 beziehen, auf der die aktiven Vorrichtungen gebildet werden. Die Rückseite 222 der Dies 200 kann sich auf eine Seite des Halbleitersubstrats beziehen, die der aktiven Seite/Vorderseite gegenüberliegt.
  • Ein Passivierungsfilm 212 ist auf der Verbindungsstruktur 206 angeordnet, und die Kontaktpads 210 sind an einer Oberseite des Passivierungsfilms 212 freigelegt. Der Passivierungsfilm 212 kann Siliziumoxid, Siliziumoxynitrid, Siliziumnitrid oder dergleichen enthalten. In einigen Ausführungsformen können sich die Kontaktpads 210 über eine obere Oberfläche des Passivierungsfilms 212 erstrecken.
  • Der Die 200 kann als Teil eines größeren Wafers gebildet werden (z.B. verbunden mit anderen Dies 200). In einigen Ausführungsformen können die Dies 200 vor dem Packaging voneinander getrennt (vereinzelt) werden. Der Vereinzelungsprozess kann mechanisches Sägen, Laser-Dicing, Plasma-Dicing, Kombinationen davon oder dergleichen umfassen. In anderen Ausführungsformen werden die Dies 200 vereinzelt, nachdem sie in ein Halbleiterpackage integriert werden. Zum Beispiel können die Dies 200 verpackt werden, während sie noch als Teil eines Wafers verbunden sind.
  • In einigen Ausführungsformen kann ein Chip-Sondentest (chip probe, CP, test) auf jeden der 200 Dies (z.B. durch die Kontaktpads 210) angewendet werden. Der CP-Test überprüft die elektrische Funktionalität der Dies 200, und Dies, die die CP-Tests bestehen, werden als bekannt gute Dies (known good dies, KGDs) bezeichnet. Dies 200, die die CP-Tests nicht bestehen, werden aussortiert oder repariert. Auf diese Weise werden KGDs für das Packaging bereitgestellt, was den Abfall und die Kosten für das Packaging eines fehlerhaften Dies reduziert.
  • Nach den CP-Tests wird eine Passivierungsschicht 214 über den Kontaktpads 210 und der Zwischenverbindungsstruktur 206 jedes KGDs gebildet. Die Passivierungsschicht 214 kann Siliziumoxid, Siliziumoxynitrid, Siliziumnitrid oder dergleichen enthalten. Die Passivierungsschicht 214 kann die Kontaktpads 210 bei nachfolgenden Packaging-Prozessen wie hierin beschrieben schützen.
  • In 1B wird der Die 200 mit der Vorderseite nach unten auf einem Trägersubstrat 102 befestigt. Das Trägersubstrat 102 kann ein Glasträgersubstrat, ein Keramikträgersubstrat oder dergleichen sein. Das Trägersubstrat 102 kann ein Wafer sein, so dass mehrere Packages gleichzeitig auf dem Trägersubstrat 102 gebildet werden können. Obwohl in 1B nur ein einziger Die 200 dargestellt ist, können mehrere Dies 200 zur gleichzeitigen Verarbeitung auf dem Trägersubstrat 102 angebracht werden. Die Dies 200 können nach der Vereinzelung mittels eines Chip-on-Wafer-Prozesses (CoW-Prozesses) auf das Trägersubstrat 102 aufgebracht werden, oder die Dies 200 können vor der Vereinzelung mit einem Waferon-Wafer-Prozess (WoW-Prozess) auf das Trägersubstrat 102 aufgebracht werden. Die Dies 200 werden mit der Vorderseite nach unten so angeordnet, dass die Vorderseiten 220 der Dies 200 dem Trägersubstrat 102 zugewandt sind und die Rückseiten 222 der Dies 200 von dem Trägersubstrat 102 abgewandt sind.
  • In einigen Ausführungsformen werden die Dies 200 mittels einer Trennschicht 106 auf dem Trägersubstrat 102 befestigt, und die Passivierungsschicht 214 der Dies 200 kann die Trennschicht 106 kontaktieren. Die Trennschicht 106 kann aus einem Material auf Polymerbasis gebildet sein, das zusammen mit dem Trägersubstrat 102 von den Dies 200 und anderen darüberliegenden Strukturen, die in nachfolgenden Schritten gebildet werden, entfernt werden kann. In einigen Ausführungsformen ist die Trennschicht 106 ein thermisches Trennmaterial auf Epoxidbasis, das bei Erwärmung seine Hafteigenschaften verliert wie z.B. bei einer Licht-zu-Wärme-Umwandlungs-Trennschicht (light-to-heat conversion, LTHC, layer). In anderen Ausführungsformen kann die Trennschicht 106 ein Ultraviolett-Klebstoff (UV-Klebstoff) sein, der seine Hafteigenschaft verliert, wenn er UV-Licht ausgesetzt wird. Die Trennschicht 106 kann als Flüssigkeit aufgetragen und ausgehärtet werden, kann ein Laminatfilm sein, der auf das Trägersubstrat 102 laminiert wird, oder dergleichen. In anderen Ausführungsformen können die Dies 200 direkt mit dem Träger 102 fusions-gebondet (fusion bonded) werden, z.B. durch Fusionsbonden (fusion bonding) der Passivierungsschicht 214 an den Träger 102. Das Fusionsbonden kann ein Dielektrikum-Halbleiter-Bonden zwischen der Passivierungsschicht 214 und dem Träger 102 bilden. Bei solchen Ausführungsformen kann die Trennschicht 104 entfallen.
  • In 1C kann ein Abdünnungsprozess auf den Die 200 angewendet werden, um die Durchkontaktierungen 204 freizulegen. Durch das Abdünnen werden Abschnitte des Substrats 202 über den Durchkontaktierungen 204 entfernt. In einigen Ausführungsformen können durch das Abdünnen weitere seitliche Abschnitte einer Sperrschicht (z.B. Sperrschicht 208, siehe 1A) auf den Durchkontaktierungen 204 entfernt werden, um die Durchkontaktierungen 204 freizulegen. Der Abdünnungsprozess kann ein chemisch-mechanisches Polieren (CMP), Schleifen, Rückätzen (z.B. Nassätzen), Kombinationen davon oder dergleichen umfassen. In einigen Ausführungsformen kann der Abdünnungsprozess das Substrat 202 so ausnehmen, dass die Durchkontaktierungen 204 über eine Rückseite des Substrats 202 hinausragen. Dies kann z.B. durch einen selektiven Ätzprozess erreicht werden, der das Substrat 202 selektiv ätzt, ohne die Durchkontaktierungen 204 signifikant zu ätzen.
  • In 1D wird eine dielektrische Schicht 106 über dem Substrat 202 und um Abschnitte der Durchkontaktierungen 204 abgeschieden. Zum Beispiel kann die dielektrische Schicht 106 um Abschnitte der Durchkontaktierungen 204 abgeschieden werden, die sich über das Substrat 202 erstrecken. Die dielektrische Schicht 106 kann Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid oder dergleichen enthalten, und die dielektrische Schicht 106 kann durch einen geeigneten Abscheidungsprozess wie chemische Gasphasenabscheidung (CVD), physikalische Gasphasenabscheidung (PVD), Atomlagenabscheidung (ALD) oder dergleichen abgeschieden werden. Die dielektrische Schicht 106 kann so abgeschieden werden, dass sie zunächst die Durchkontaktierungen 204 bedeckt. Anschließend kann ein Planarisierungsschritt durchgeführt werden, um die Oberflächen der Durchkontaktierungen 204 und der dielektrischen Schicht 106 im Wesentlichen zu ebnen.
  • In 1E werden die Dies 300 an die Dies 200 zum Beispiel in einer Hybridbondkonfiguration gebondet. Die Dies 300 können eine ähnliche Struktur aufweisen wie die Dies 200, und die Einzelheiten werden hierin nicht wiederholt. Die Materialien und Herstellungsprozesse der Merkmale in den Dies 300 können durch Bezugnahme auf die gleichen Merkmale in den Dies 200 gefunden werden, wobei die entsprechenden Merkmale in den Dies 200 mit der Nummer „2“ beginnen, und die Merkmale in den Dies 300 entsprechende Bezugszeichen aufweisen, die mit der Nummer „3“ beginnen. In einer bestimmten Ausführungsform sind die Dies 300 Speicher-Dies, aber es können auch andere Arten von Dies verwendet werden
  • Die Dies 300 sind mit der Vorderseite nach unten angeordnet, so dass die Vorderseiten 320 der Dies 300 den Dies 200 zugewandt und die Rückseiten 322 der Dies 300 von den Dies 200 abgewandt sind. Die Dies 300 sind an die dielektrische Schicht 106 auf den Rückseiten der Dies 200 und den Durchkontaktierungen 204 in den Dies 200 gebondet. Beispielsweise kann eine Passivierungsschicht der Dies 300 direkt an die dielektrische Schicht 106 gebondet werden, und die Kontaktpads 310 der Dies 300 können direkt an die Durchkontaktierungen 204 gebondet werden. In einer Ausführungsform kann die Bindung zwischen der Passivierungsschicht 314 ein Oxid-zu-Oxid-Bonden oder dergleichen sein. Der Hybridbondprozess des bondet ferner die Kontaktpads 318 des Dies 300 direkt an die Durchkontaktierungen 204 der Dies 200 durch direktes Metall-Metall-Bonden. Somit wird die elektrische Verbindung zwischen den Dies 200 und dem Die 300 durch die physikalische Verbindung der Kontaktpads 310 mit den Durchkontaktierungen 204 hergestellt.
  • Beispielsweise beginnt der Hybridbondprozess mit dem Ausrichten der Dies 200 mit den Dies 300, z.B. durch Anwendung einer Oberflächenbehandlung auf eine oder mehrere der dielektrischen Schicht 106 oder der Passivierungsschicht 314. Die Oberflächenbehandlung kann eine Plasmabehandlung umfassen. Die Plasmabehandlung kann in einer Vakuumumgebung durchgeführt werden. Die Oberflächenbehandlung kann ferner einen Reinigungsprozess nach der Plasmabehandlung umfassen (z.B. eine Spülung mit entionisiertem Wasser oder dergleichen), der auf eine oder mehrere der dielektrischen Schicht 106 oder der Passivierungsschicht 314 angewendet werden kann. Der Hybridbondprozess kann dann fortgeführt werden, um die Kontaktpads 310 an die Durchkontaktierungen 204 auszurichten. Wenn die Dies 200 und 300 ausgerichtet sind, können die Kontaktpads 310 die jeweiligen Durchkontaktierungen 204 überlappen. Als nächstes umfasst das Hybridbonden einen Schritt des Vorbondens, bei dem jeder Die 200 mit einem zugehörigen Die 300 in Kontakt gebracht wird. Das Vorbonden kann bei Raumtemperatur (z.B. zwischen etwa 21°C und etwa 25°C) durchgeführt werden. Der Hybridbondprozess wird fortgeführt mit der Durchführung eines Temperns z.B. bei einer Temperatur zwischen etwa 150°C und etwa 400°C für eine Dauer zwischen etwa 0,5 Stunden und etwa 3 Stunden, so dass das Metall in den Kontaktpads 310 (z.B. Kupfer) und das Metall der Durchkontaktierungen 204 (z.B. Kupfer) ineinander diffundieren und dadurch das direkte Metall-Metall-Bindung erfolgt. Obwohl nur ein einziger Die 300 in Verbindung mit dem Die 200 abgebildet ist, können andere Ausführungsformen mehrere Dies 300 aufweisen, die mit dem Die 200 verbunden sind. In solchen Ausführungsformen können die mehreren Dies 300 in einer gestapelten Konfiguration (z.B. mit mehreren gestapelten Dies 300) und/oder in einer Seite-an-Seite-Konfiguration vorliegen.
  • Die Dies 300 können eine kleinere Oberfläche als die Dies 200 aufweisen. Die Dies 200 erstrecken sich seitlich über die Dies 300 hinaus, und Abschnitte der dielektrischen Schicht 106 werden nach dem Bonden der Dies 200 und 300 freigelegt. Da ein Abschnitt der dielektrischen Schicht 106 freigelegt bleibt, kann ein optionales Wärmeableitungsmerkmal 112 an der dielektrischen Schicht 106 angebracht werden, um die Dies 300 zu umgeben. Das Wärmeableitungsmerkmal 112 kann ein oder mehrere Silizium-Dies (siehe z.B. die Draufsicht von 1F), ein Siliziumring (siehe z.B. die Draufsicht von 1G) oder dergleichen sein, der eine oder mehrere Seiten der Dies 300 umgibt. Das Wärmeableitungsmerkmal 112 kann frei von aktiven Vorrichtungen und/oder frei von passiven Vorrichtungen sein. Somit kann das Wärmeableitungsmerkmal 112 in einigen Ausführungsformen als Dummy-Merkmal bezeichnet werden.
  • Das Wärmeableitungsmerkmal 112 kann durch ein dielektrisch-dielektrisches Bonden an die dielektrische Schicht 106 gebondet werden, indem z.B. ein natives Oxid, thermisches Oxid oder dergleichen verwendet wird, das an der unteren Fläche des Wärmeableitungsmerkmals 112 gebildet wird. Der dielektrisch-dielektrische Bondprozess kann die Anwendung einer Oberflächenbehandlung auf eine oder mehrere der dielektrischen Schicht 106 oder das Oxid auf dem Wärmeableitungsmerkmal 112 umfassen. Die Oberflächenbehandlung kann eine Plasmabehandlung umfassen. Die Plasmabehandlung kann in einer Vakuumumgebung durchgeführt werden. Die Oberflächenbehandlung kann ferner einen Reinigungsprozess nach der Plasmabehandlung umfassen (z.B. eine Spülung mit entionisiertem Wasser oder dergleichen), der auf eine oder mehrere der dielektrischen Schicht 106 oder das Oxid auf dem Wärmeableitungsmerkmal 112 angewendet werden kann. Das Wärmeableitungsmerkmal 112 kann dann auf die dielektrische Schicht 106 ausgerichtet werden, und die beiden werden gegeneinander gepresst, um ein Vorbonden des Wärmeableitungsmerkmals 112 an die Dies 200 einzuleiten. Das Vorbonden kann bei Raumtemperatur (z.B. zwischen etwa 21°C und etwa 25°C) durchgeführt werden. Nach dem Vorbonden kann ein Temperprozess durchgeführt werden, indem z.B. das Wärmeableitungselement 112 bei einer Temperatur zwischen etwa 150°C und etwa 400°C für eine Dauer zwischen etwa 0,5 Stunden und etwa 3 Stunden erhitzt wird. Die Tempervorgänge zum Bonden des Wärmeableitungsmerkmals 112 an den Die 200 und zum Bonden der Dies 300 an den Die 200 können gleichzeitig durchgeführt werden, so dass keine separaten Tempervorgänge durchgeführt werden müssen.
  • In anderen Ausführungsformen kann das Wärmeableitungsmerkmal 112 entfallen (siehe z.B. 2 und 3). In solchen Ausführungsformen kann die Oberfläche des Dies 300 kleiner sein als die Oberfläche des Dies 200 (siehe z.B. 2). Alternativ kann die Oberfläche des Dies 300 gleich der Oberfläche des Dies 200 sein, und der Die 300 kann an den Die 200 angrenzen (siehe z.B. 3). In einigen Ausführungsformen können z.B. die Dies 300 an die Dies 200 gebondet werden, während die Dies 300 und die Dies 200 noch in ihren jeweiligen Wafern mittels eines Wafer-zu-Wafer-Bondprozesses (WoW-Bondprozesses) integriert sind. In anderen Ausführungsformen können vereinzelte Dies 300 an die Dies 200 gebondet werden, während die Dies 200 noch in einem Wafer integriert sind, mittels eines Chip-to-Wafer-Bondprozesses (CoW-Bondprozesses).
  • In 1H wird ein Isoliermaterial 114 über den Dies 200, um die Dies 300 und um das Wärmeableitungsmerkmal 112 (falls vorhanden) gebildet. In einigen Ausführungsformen ist das Isoliermaterial 114 eine Formmasse (z.B. ein Epoxid, ein Harz, ein formbares Polymer oder dergleichen), die z.B. mittels einer Form (nicht abgebildet) gebildet oder gegossen wird, die einen Rand oder ein anderes Merkmal zum Festhalten des Isoliermaterials 114 während Anwendung aufweisen kann. Eine solche Form kann verwendet werden, um das Isoliermaterial 114 unter Druck um die Dies 300 herum zu formen, um das Isoliermaterial 114 in Öffnungen und Ausnehmungen zu pressen und Lufteinschlüsse oder dergleichen in dem Isoliermaterial 114 zu beseitigen.
  • In einigen Ausführungsformen ist das Isoliermaterial 114 ein Dielektrikum, das ein Oxid, Nitrid, Oxynitrid oder dergleichen enthält und über den Dies 200 gebildet wird. In solchen Ausführungsformen kann das Isoliermaterial 114 ein Siliziumnitrid, Siliziumoxid, Siliziumoxynitrid oder ein anderes dielektrisches Material enthalten und wird durch chemische Dampfabscheidung (CVD), plasmaunterstützte CVD (PECVD) oder einen anderen Prozess gebildet.
  • Wie auch in 1H veranschaulicht, kann das Isoliermaterial 114 z.B. durch Schleifen, chemisch-mechanisches Polieren (CMP) oder dergleichen planarisiert werden. Nach der Planarisierung sind die oberen Oberflächen des Verkapselungsmaterials 114, der Dies 300, der Wärmeableitungsmerkmale 112 (falls vorhanden) im Wesentlichen eben. Die Wärmeableitungsmerkmale 112 schafft Wärmeableitung von den Oberflächen der Dies 200 durch das Isoliermaterial 114.
  • In 11 wird eine leitfähige Bindungsschicht 116 über den Dies 300, der Wärmeableitungsstruktur 112 (falls vorhanden) und dem Isoliermaterial 114 gebildet. In einigen Ausführungsformen weist die Bindungsschicht 116 aus einer oder mehreren leitfähigen Schichten (z.B. Metallschichten), wie z.B. einer optionalen Haftschicht 116A, einer optionalen Diffusionssperrschicht 116B und einer leitfähigen Schicht 116C. Jede der Schichten in der Haftschicht 116 kann durch PVD, CVD, ALD, Plattieren oder dergleichen abgeschieden werden. Die Haftschicht 116A kann Titan, Aluminium, Tantal, Kombinationen davon oder dergleichen enthalten. Die Haftschicht 116A trägt zur Haftung der Schichten 116B und 116C auf den Dies 300, der Wärmeableitungsstruktur 112 (falls vorhanden) und dem Isoliermaterial 114 bei, wobei die Haftschicht 116A bei einigen Ausführungsformen entfallen kann. Die Diffusionssperrschicht 116B kann Titan, Titannitrid, Tantal, Tantalnitrid, Kobalt, Kombinationen davon oder dergleichen enthalten. Die Diffusionssperrschicht 116B kann verwendet werden, um die Diffusion des Materials der leitfähigen Schicht 116C in die darunter liegenden Merkmale des Packages zu verhindern oder zumindest zu verringern, wobei die Diffusionssperrschicht 116B bei einigen Ausführungsformen entfallen kann. Die leitfähige Schicht 116C kann Kupfer, Aluminium, Indium, Kombinationen davon oder dergleichen enthalten. Die leitfähige Schicht 116C kann in einem nachfolgenden Prozessschritt als Bindungsgrenzfläche für ein Substrat verwendet werden. Die Verwendung von leitfähigen Schichten als Bindungsgrenzfläche kann Vorteile aufweisen, wie z.B. eine verbesserte Wärmeableitung und verbesserte Haftung in der resultierenden Packagestruktur.
  • In 1J wird ein Substrat 120 bereitgestellt. Das Substrat 120 kann so gewählt sein, dass es nach dem Anbringen an den Dies 200 und 300 für Wärmeableitung sorgt (siehe 1K). Das Substrat 120 kann z.B. ein Siliziumsubstrat, ein Glassubstrat (z.B. ein Glassubstrat mit einer Wärmeleitfähigkeit in einem Bereich von etwa 1,5 W/mK bis etwa 5 W/mK oder dergleichen) sein. Das Substrat 120 kann frei von aktiven Vorrichtungen und in einigen Ausführungsformen auch frei von passiven Vorrichtungen sein.
  • Wie auch in 1J dargestellt, wird eine leitfähige Bindungsschicht 118 über dem Substrat 120 gebildet. In einigen Ausführungsformen besteht die Bindungsschicht 118 aus einer oder mehreren leitfähigen Schichten (z.B. Metallschichten), wie z.B. einer optionalen Haftschicht 118A, einer optionalen Diffusionssperrschicht 118B und einer leitfähigen Schicht 118C. Jede der Schichten in der Bindungsschicht 118 kann durch PVD, CVD, ALD, Plattieren oder dergleichen abgeschieden werden. Die Haftschicht 118A kann Titan, Aluminium, Tantal, Kombinationen davon oder dergleichen enthalten. Die Haftschicht 118A trägt zu der Haftung der Schichten 118B und 118C auf dem Substrat 120 bei, wobei die Haftschicht 118A bei einigen Ausführungsformen entfallen kann. Die Diffusionssperrschicht 118B kann Titan, Titannitrid, Tantal, Tantalnitrid, Kobalt, Kombinationen davon oder dergleichen enthalten. Die Diffusionssperrschicht 118B kann verwendet werden, um die Diffusion des Materials der leitfähigen Schicht 118C in das darunter liegende Substrat 120 zu verhindern oder zumindest zu verringern, wobei die Diffusionssperrschicht 118B bei einigen Ausführungsformen entfallen kann. Die leitfähige Schicht 118C kann Kupfer, Aluminium, Indium, Kombinationen davon oder dergleichen enthalten. Die leitfähige Schicht 118C kann in einem nachfolgenden Prozessschritt als Bindungsgrenzfläche für ein Substrat verwendet werden. Die Verwendung von leitfähigen Schichten als Bondingsgrenzfläche kann Vorteile haben, wie z.B. eine verbesserte Wärmeableitung und Haftung in der resultierenden Packagestruktur.
  • Ein Material der leitfähigen Schicht 118C kann gleich oder verschieden von einem Material der leitfähigen Schicht 116C sein (siehe 1I). Beispielsweise können in einigen Ausführungsformen die leitfähigen Schichten 116C und 118C eine Kupferschicht und eine Goldschicht oder dergleichen sein. In einigen Ausführungsformen ist die leitfähige Schicht 116C eine Kupferschicht und die leitfähige Schicht 118C eine Goldschicht; alternativ ist die leitfähige Schicht 116C eine Goldschicht und die leitfähige Schicht 118C eine Kupferschicht. In einigen Ausführungsformen ist die leitfähige Schicht 116C eine Indiumschicht und die leitfähige Schicht 118C eine Goldschicht; alternativ ist die leitfähige Schicht 116C eine Goldschicht und die leitfähige Schicht 118C eine Indiumschicht.
  • In 1K wird das Substrat 120 an die Dies 200 und 300 gebondet, indem die Bindungsschicht 116 direkt an die Bindungsschicht 118 gebondet wird. Durch direktes Bonden der Bindungsschichten 116 und 118 können Metall-Metall-Bindungen (z.B. Kupfer-Kupfer-Bindungen, Kupfer-Gold-Bindungen, Gold-Gold-Bindungen, Indium-Gold-Bindungen oder dergleichen) zwischen den leitfähigen Schichten 116C und 118C gebildet werden. Das Bonden des Substrats 120 kann das Ausrichten der Bindungsschichten 116 und 118 umfassen, und die beiden werden gegeneinander gepresst, um ein Vorbonden des Substrats 120 an die Dies 200 und 300 einzuleiten. Das Vorbonden kann bei Raumtemperatur (z.B. zwischen etwa 21°C und etwa 25°C) durchgeführt werden. Nach dem Vorbonden kann ein Temperprozess angewendet werden, z.B. durch Erwärmen zu einer Temperatur zwischen etwa 150°C und etwa 400°C für eine Dauer zwischen etwa 0,5 Stunden und etwa 3 Stunden, so dass das Metall (z.B. Kupfer, Gold, Indium und/oder dergleichen) in den Bindungsschichten 116 und 118 ineinander diffundiert und somit die direkte Metall-Metall-Bindung gebildet wird.
  • Das Substrat 120 kann eine verbesserte Wärmeableitung für die Dies 200 und 300 schaffen. Beispielsweise weisen die Dies 300, die Wärmeableitungsmerkmale 112 (falls vorhanden) und die Bindungsschichten 116 und 118 einen Wärmeableitungsweg von dem Die 200 zu dem Substrat 120 auf. Ferner kann das Substrat 120 als Träger dienen, der die Dies 200 und 300 physisch trägt. Auf diese Weise kann die Zuverlässigkeit und Haltbarkeit der Vorrichtung verbessert werden.
  • In FIG. iL wird ein Trägersubstrat-Ablösung (Entbinden, Abkoppeln, de-bonding) durchgeführt, um das Trägersubstrat 102 von den Dies 200 zu trennen (de-bond). Gemäß einigen Ausführungsformen umfasst die Ablösung das Projizieren von Licht, wie z.B. Laserlicht oder UV-Licht, auf die Trennschicht 104, so dass die Trennschicht 104 unter der Wärme des Lichts zerfällt und das Trägersubstrat 102 entfernt werden kann. Nachdem das Trägersubstrat 102 entfernt ist, werden Öffnungen durch die Passivierungsschicht 214 gebildet, um Abschnitte der Kontaktpads 210 freizulegen. Die Öffnungen können z.B. durch Laserbohren, Ätzen oder dergleichen gebildet werden.
  • Als nächstes werden in 1M leitfähige Verbinder 122 auf den Kontaktpads 210 gebildet. Die leitfähigen Verbinder 122 können BGA-Verbinder, Lötkugeln, Metallsäulen, Controlled-Colllaps-Chip-Connection-Bumps (C4-Bumps), Mikrobumps, ENEPIG-gebildete Bumps (stromloses-Nickel-stromloses-Palladium-Immersions-Gold-Technik) oder dergleichen sein. Die leitfähigen Verbinder 122 können ein leitfähiges Material wie Lötmittel, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn oder dergleichen oder eine Kombination davon enthalten. In einigen Ausführungsformen werden die leitfähigen Verbinder 122 durch Bildung einer Lotschicht zu Beginn durch allgemein gebräuchliche Verfahren wie Verdampfen, Elektroplattieren, Bedrucken, Lötmittelübertragung, Kugelplatzierung oder dergleichen gebildet. Sobald eine Lotschicht auf der Struktur gebildet ist, kann ein Wiederaufschmelzung durchgeführt werden, um das Material in die gewünschten Bump-Formen zu bringen. In einer anderen Ausführungsform sind die leitfähigen Verbinder 122 Metallsäulen (wie z.B. eine Kupfersäule), die durch Sputtern, Bedrucken, Elektroplattieren, stromloses Plattieren, CVD oder dergleichen gebildet werden. Die Metallsäulen können lötmittelfrei sein und im Wesentlichen vertikale Seitenwände aufweisen. Bei einigen Ausführungsformen wird eine Metalldeckschicht (nicht abgebildet) auf der Oberseite der Metallsäulenverbinder 122 gebildet. Die Metalldeckschicht kann Nickel, Zinn, Zinn-Blei, Gold, Silber, Palladium, Indium, Nickel-Palladium-Gold, Nickel-Gold oder einer Kombination davon enthalten und kann durch einen Plattierungsprozess gebildet werden.
  • Auf diese Weise wird ein Halbleiterpackage 400 gebildet. Das Packagesubstrat 400 weist einen ersten Die 200 und einen zweiten Die 300 auf, der an den ersten Die hybridgebondet ist. Beispielsweise kann der erste Die 200 durch eine Kombination von dielektrisch-dielektrisches Bonden und Metall-Metall-Bonden an den zweiten Die 300 gebondet werden. In einigen Ausführungsformen wird der erste Die 200 ohne dazwischen gebildete Lötbereiche an den zweiten Die 300 gebondet. Ein Isoliermaterial 114 ist um den zweiten Die 300 angeordnet, und ein oder mehrere Wärmeableitungsmerkmale 112 erstrecken sich von einer Oberfläche des ersten Dies 200 durch das isolierende Material 114. Ein Substrat 120 wird an eine Seite des zweiten Dies 300 gegenüber dem ersten Die 200 gebondet, z.B. durch direktes Metall-Metall-Bonden. Beispielsweise kann eine leitfähige Bindungsschicht 116 über dem zweiten Die 300 und dem Isoliermaterial 114 direkt an eine leitfähige Bindungsschicht 118 gebondet werden, die auf einem Siliziumsubstrat gebildet ist. Das Substrat 120 schafft Wärmeableitung und Stütze in dem Halbleiterpackage 400.
  • In Ausführungsformen, bei denen die Dies 200 verpackt werden, noch während sie Teil eines Wafers sind, kann eine Vereinzelung angewendet werden, um das Halbleiterpackage 400 von anderen zugleich ausgebildeten Halbleiterpackages zu trennen. Als Ergebnis der Vereinzelung können das Substrat 120, die leitfähige Bindungsschicht 116, die leitfähige Bindungsschicht 118, das Isoliermaterial 114 und der Die 200 aneinander angrenzend sein.
  • 2 veranschaulicht eine Querschnittsansicht eines Halbleiterpackages 410 gemäß einigen alternativen Ausführungsformen. Das Halbleiterpackage 410 kann dem Halbleiterpackage 400 ähnlich sein, wobei gleiche Bezugszeichen auf gleiche/ähnliche Merkmale hinweisen, die durch gleiche/ähnliche Prozesse hergestellt werden. In dem Halbleiterpackage 410 entfallen die Wärmeableitungsmerkmale 112. Der Die 200 kann breiter als der Die 300 sein und sich seitlich über diesen hinaus erstrecken.
  • 3 veranschaulicht eine Querschnittsansicht eines Halbleiterpackages 420 gemäß einigen alternativen Ausführungsformen. Das Halbleiterpackage 420 kann dem Halbleiterpackage 400 ähnlich sein, wobei gleiche Bezugszeichen auf gleiche/ähnliche Merkmale hinweisen, die durch gleiche/ähnliche Prozesse hergestellt werden. In dem Halbleiterpackage 420 entfallen die Wärmeableitungsmerkmale 112. Der Die 200 kann die gleiche Breite wie der Die 300 aufweisen und an diesen angrenzen.
  • 4A bis 4C veranschaulichen Querschnittsansichten der Zwischenstadien bei der Bildung eines Halbleiterpackages 500 gemäß einigen Ausführungsformen. In 4A ist eine ähnliche Struktur wie vorstehend mit Bezug auf 11 und 1J beschrieben veranschaulicht, wobei gleiche Bezugszahlen auf gleiche/ähnliche Merkmale hinweisen, die durch gleiche/ähnlche Prozesse hergestellt werden. In 4A entfällt jedoch die Bindungsschicht 116 über den Dies 200 und 300. Ferner entfällt die Bindungsschicht 118 auf dem Substrat 120. In 4A ist das Substrat 120 auf die Die 300, das Isoliermaterial 114 und die Wärmeableitungsmerkmale 112 ausgerichtet, so dass eine freigelegte Oberfläche des Substrats 120 den freigelegten Oberflächen der Dies 300, des Isoliermaterials 114 und der Wärmeableitungsmerkmale 112 gegenüberliegt. Dies wird durch Pfeil 152 angezeigt.
  • In 4B wird das Substrat 120 durch direktes Bonden direkt an die Dies 300, das Isoliermaterial 114 und die Wärmeableitungsmerkmale 112 gebondet, ohne dabei z.B. dazwischen liegende Bindungsschichten abzuscheiden. In einigen Ausführungsformen werden die direkten Bindungen zwischen dem Substrat 120 und den Dies 300 gebildet, und es können auch direkte Bindungen zwischen den Wärmeableitungsmerkmalen 112 und dem Substrat 120 gebildet werden.
  • Als Beispiel für das direkte Bonden des Substrats 120 kann eine Oberflächenbehandlung auf das Substrat 120 durchgeführt werden. Die Oberflächenbehandlung umfasst das Bilden eines nativen Oxids oder eines thermischen Oxids auf einer Oberfläche des Substrats 120. Die Oberflächenbehandlung kann ferner einen Plasmabehandlungsprozess umfassen und das Prozessgas zur Erzeugung des Plasmas kann ein wasserstoffhaltiges Gas sein, das ein erstes Gas mit Wasserstoff (H2) und Argon (Ar), ein zweites Gas mit H2 und Stickstoff (N2) oder ein drittes Gas mit H2 und Helium (He) enthält. Durch die Behandlung erhöht sich die Anzahl der OH-Gruppen an der Oberfläche des Substrats 120, zum Beispiel durch Wechselwirkung mit dem nativen oder thermischen Oxid, das an einer Oberfläche des Substrats 120 vorhanden ist. Als nächstes wird das Substrat 120 gegen die Dies 300 und das Isoliermaterial 114 und die Wärmeableitungsmerkmale 112 gepresst, um schwache Bindungen zu bilden. Anschließend wird ein Tempervorgang durchgeführt, um die schwachen Bindungen zu verstärken und eine Fusionsbindung zu bilden. Während des Tempervorgangs wird das H der OH-Bindungen ausgegast, wodurch Si-O-Si-Bindungen zwischen dem Substrat 120 und den Dies 300 gebildet werden, wodurch die Bindungen verstärkt werden.
  • Das Substrat 120 kann eine verbesserte Wärmeableitung für die Dies 200 und 300 schaffen. Beispielsweise können die Dies 300 und die Wärmeableitungsmerkmale 112 (falls vorhanden) einen Wärmeableitungsweg von dem Die 200 zu dem Substrat 120 schaffen. Ferner kann das Substrat 120 als Träger dienen, der die Dies 200 und 300 physisch stützt. Auf diese Weise kann die Zuverlässigkeit und Haltbarkeit der Vorrichtungen verbessert werden. 4C veranschaulicht das resultierende Package, nachdem die Verarbeitung (z.B. wie oben in 1L bis 1M beschrieben) durchgeführt wurde, um den Träger 102 zu entfernen und die Verbinder 122 zu bilden.
  • 5 veranschaulicht eine Querschnittsansicht eines Halbleiterpackages 510 gemäß einigen alternativen Ausführungsformen. Das Halbleiterpackage 510 kann dem Halbleiterpackage 500 ähnlich sein, wobei gleiche Bezugszeichen auf gleiche/ähnliche Merkmale hinweisen, die durch gleiche/ähnliche Prozesse hergestellt werden. In dem Halbleiterpackage 510 ist beispielsweise das Substrat 120 direkt an den Die 300 ohne dazwischenliegende Bindungsschichten gebondet. In dem Halbleiterpackage 510 entfallen die Wärmeableitungsmerkmale 112, und der Die 200 kann breiter als der Die 300 sein und sich seitlich über den Die 300 hinaus erstrecken.
  • 6 veranschaulicht eine Querschnittsansicht eines Halbleiterpackages 520 gemäß einigen alternativen Ausführungsformen. Das Halbleiterpackage 520 kann dem Halbleiterpackage 500 ähnlich sein, wobei gleiche Bezugszeichen auf gleiche/ähnliche Merkmale hinweisen, die durch gleiche/ähnliche Prozesse hergestellt werden. In dem Halbleiterpackage 520 ist beispielsweise das Substrat 120 direkt an den Die 300 ohne dazwischenliegende Bindungsschichten gebondet. In dem Halbleiterpackage 520 entfallen die Wärmeableitungsmerkmale 112, und der Die 200 kann die gleiche Breite wie der Die 300 aufweisen und an diesen angrenzen.
  • 7A bis 7D veranschaulichen Querschnittsansichten der Zwischenstadien bei der Herstellung eines Halbleiterpackages 600 gemäß einigen Ausführungsformen. In 7A wird eine ähnliche Struktur wie vorstehend mit Bezug auf 11 und 1J beschrieben veranschaulicht, wobei gleiche Bezugszeichen auf gleiche/ähnliche Merkmale hinweisen, die durch gleiche/ähnliche Prozesse gebildet werden. In 7A entfällt jedoch die Bindungsschicht 116 über den Dies 200 und 300. Ferner entfällt die Bindungsschicht 118 auf dem Substrat 120. In 7A wird eine dielektrische Bindungsschicht 152 auf dem Trägersubstrat 120 abgeschieden. Die dielektrische Bindungsschicht 152 kann Siliziumoxid, Siliziumoxynitrid oder dergleichen enthalten und durch CVD, PVD, ALD oder dergleichen abgeschieden werden. Alternativ kann die dielektrische Bindungsschicht 152 auf den Dies 300, den Wärmeableitungsmerkmalen 112 und dem Isoliermaterial 114 anstelle auf dem Substrat 120 abgeschieden werden (siehe 7B).
  • In 7A und 7B ist das Substrat 120 auf die Die 300, das Isoliermaterial 114 und die Wärmeableitung mit 112 so ausgerichtet, dass eine freigelegte Oberfläche des Substrats 120 den freigelegten Oberflächen der Dies 300, des Isoliermaterials 114 und der Wärmeableitungsmerkmale 112 zugewandt ist. Dies wird durch Pfeil 154 angezeigt.
  • In 7C wird das Substrat 120 an die Dies 300, das Isoliermaterial 114 und die Wärmeableitungsmerkmale 112 gebondet, wobei die dielektrische Bindungsschicht 152 verwendet wird, um z.B. Dielektrikum-Halbleiter-Bindungen zu bilden. In einigen Ausführungsformen werden die Dielektrikum-Halbleiter-Bindungen zwischen der dielektrischen Bindungsschicht 152 und den Dies 300 und zwischen den Wärmeableitungsmerkmalen 112 und dem Substrat 120 gebildet. In einigen Ausführungsformen werden die Dielektrikum-Halbleiter-Bindungen zwischen der dielektrischen Bindungsschicht 152 und dem Substrat 120 gebildet.
  • Das Substrat 120 kann eine verbesserte Wärmeableitung für die Dies 200 und 300 schaffen. Beispielsweise können die Dies 300 und die Wärmeableitungsmerkmale 112 (falls vorhanden) einen Wärmeableitungsweg von dem Die 200 zu dem Substrat 120 schaffen. Ferner kann das Substrat 120 als Träger dienen, der die Dies 200 und 300 physisch stützt. Auf diese Weise kann die Zuverlässigkeit und Haltbarkeit der Vorrichtungen verbessert werden. 7D veranschaulicht das resultierende Package, nachdem die Verarbeitung (z.B. wie vorstehend mit Bezug auf 1L bis 1M beschrieben) durchgeführt wurde, um den Träger 102 zu entfernen und die Verbinder 122 zu bilden. Somit entsteht ein Halbleiterpackage 600.
  • 8 veranschaulicht eine Querschnittsansicht eines Halbleiterpackages 610 gemäß einigen alternativen Ausführungsformen. Das Halbleiterpackage 610 kann dem Halbleiterpackage 600 ähnlich sein, wobei gleiche Bezugszeichen auf gleiche/ähnliche Merkmale hinweisen, die durch gleiche/ähnliche Prozesse hergestellt werden. In dem Halbleiterpackage 610 ist beispielsweise das Substrat 120 an den Die 300 mit der dielektrischen Bindungsschicht 152 gebondet. In dem Halbleiterpackage 610 entfallen die Wärmeableitungsmerkmale 112, und der Die 200 kann breiter als der Die 300 sein und sich seitlich über den Die 300 hinaus erstrecken.
  • 9 veranschaulicht eine Querschnittsansicht eines Halbleiterpackages 620 gemäß einigen alternativen Ausführungsformen. Das Halbleiterpackage 620 kann dem Halbleiterpackage 600 ähnlich sein, wobei gleiche Bezugszeichen auf gleiche/ähnliche Merkmale hinweise, die durch gleiche/ähnliche Prozesse hergestellt werden. In dem Halbleiterpackage 620 ist beispielsweise das Substrat 120 an den Die 300 mit der dielektrischen Bindungsschicht 152 gebondet. In dem Halbleiterpackage 620 entfallen die Wärmeableitungsmerkmale 112, und der Die 200 weist die gleiche Breite wie der Die 300 auf und grenzt an diesen an.
  • 10A bis 10C veranschaulichen Querschnittsansichten der Zwischenstadien bei der Herstellung eines Halbleiterpackages 700 gemäß einigen Ausführungsformen. In 10A wird eine ähnliche Struktur wie vorstehend mit Bezug auf 11 und 1J beschrieben veranschaulicht, wobei gleiche Bezugszeichen auf gleiche/ähnliche Merkmale hinweisen, die durch gleiche/ähnliche Prozesse hergestellt werden. In 10A entfällt jedoch die Bindungsschicht 116 über den Dies 200 und 300. Ferner entfällt die Bindungsschicht 118 auf dem Substrat 120. Eine erste dielektrische Bindungsschicht 152A wird auf dem Substrat 120 gebildet, und eine zweite dielektrische Bindungsschicht 152B wird auf den Dies 300, dem Isoliermaterial 114 und den Wärmeableitungsmerkmalen 112 gebildet. Die dielektrischen Bindungsschichten 152A und 152B sind der dielektrischen Bindungsschicht 152 im Wesentlichen ähnlich und können durch einen ähnlichen Prozess und aus einem ähnlichen Material wie vorstehend beschrieben gebildet werden.
  • Das Substrat 120 ist auf die Die 300, das Isoliermaterial 114 und die Wärmeableitungsmerkmale 112 ausgerichtet, so dass eine freigelegte Oberfläche des Substrats 120 den freigelegten Oberflächen der Dies 300, des Isoliermaterials 114 und der Wärmeableitungsmerkmale 112 zugewandt ist. Dies wird durch Pfeil 156 angezeigt.
  • In 10B wird das Substrat 120 an die Dies 300, das Isoliermaterial 114 und die Wärmeableitungsmerkmale 112 gebondet, wobei die dielektrischen Bindungsschichten 152A und 152B verwendet werden, um z.B. dielektrisch-dielektrische Bindungen zu bilden. In einigen Ausführungsformen werden die dielektrisch-dielektrischen Bindungen zwischen der dielektrischen Bindungsschicht 152A und der dielektrischen Bindungsschicht 152B gebildet.
  • Beispielshaft für die Bildung der dielektrisch-dielektrischen Bindungen kann eine Oberflächenbehandlung auf der dielektrischen Bindungsschicht 152A und/oder der dielektrischen Bindungsschicht 152B durchgeführt werden. Die Oberflächenbehandlung kann ferner einen Plasmabehandlungsprozess umfassen, und das Prozessgas zur Erzeugung des Plasmas kann ein wasserstoffhaltiges Gas sein, das ein erstes Gas mit Wasserstoff (H2) und Argon (Ar), ein zweites Gas mit H2 und Stickstoff (N2) oder ein drittes Gas mit H2 und Helium (He) enthält. Durch die Behandlung wird die Anzahl der OH-Gruppen an der Oberfläche der dielektrischen Bindungsschichten 152A und/oder 152B. Als nächstes wird die dielektrische Bindungsschicht 152A gegen die dielektrische Bindungsschicht 152B gepresst, um schwache Bindungen zu bilden. Anschließend wird eine Tempervorgang durchgeführt, um die schwachen Bindungen zu verstärken und eine Fusionsbindung zu bilden. Während des Tempervorgangs wird das H der OH-Bindungen ausgegast, wodurch Si-O-Si-Bindungen zwischen den dielektrischen Bindungsschichten 152A und 152B gebildet werden, wodurch die Bindungen verstärkt werden.
  • Das Substrat 120 kann eine verbesserte Wärmeableitung für die Dies 200 und 300 schaffen. Beispielsweise können die Dies 300 und die Wärmeableitungsmerkmale 112 (falls vorhanden) einen Wärmeableitungsweg von den Die 200 zu dem Substrat 120 schaffen. Ferner kann das Substrat 120 als Träger dienen, der die Dies 200 und 300 physisch stützt. Dadurch kann die Zuverlässigkeit und Haltbarkeit der Vorrichtungen verbessert werden. 10C veranschaulicht das resultierende Package, nachdem die Verarbeitung (z.B. wie vorstehend mit Bezug auf 1L bis 1M beschrieben) durchgeführt wurde, um den Träger 102 zu entfernen und die Verbinder 122 zu bilden. Somit wird ein Halbleiterpackage 700 gebildet.
  • 11 veranschaulicht eine Querschnittsansicht eines Halbleiterpackages 710 nach einigen alternativen Ausführungsformen. Das Halbleiterpackage 710 kann dem Halbleiterpackage 700 ähnlich sein, wobei gleiche Bezugszeichen auf gleiche/ähnliche Merkmale hinweisen, die durch gleiche/ähnliche Prozess hergestellt werden. In dem Halbleiterpackage 710 ist beispielsweise das Substrat 120 an den Die 300 mit den dielektrischen Bindungsschichten 152A und 152B gebondet. In dem Halbleiterpackage 710 entfallen die Wärmeableitungsmerkmale 112, und der Die 200 kann breiter als der Die 300 sein und sich seitlich über den Die 300 hinaus erstrecken.
  • 12 veranschaulicht eine Querschnittsansicht eines Halbleiterpackages 720 nach einigen alternativen Ausführungsformen. Das Halbleiterpackage 720 kann dem Halbleiterpackage 700 ähnlich sein, wobei gleiche Bezugszeichen auf gleiche/ähnliche Merkmale hinweisen, die durch gleiche/ähnliche Prozesse hergestellt werden. In dem Halbleiterpackage 720 ist beispielsweise das Substrat 120 an den Die 300 mit den dielektrischen Bindungsschichten 152A und 152B gebondet. In dem Halbleiterpackage 720 entfallen die Wärmeableitungsmerkmale 112, und der Die 200 weist die gleiche Breite wie der Die 300 auf und grenzt an diesen an.
  • Gemäß einigen Ausführungsformen werden gestapelte Dies (z.B. ein erster Die, der an einen zweiten Die gebondet ist) in ein Isoliermaterial eingekapselt, und ein Substrat wird auf eine Rückseite des zweiten Dies und des Isoliermaterials gebondet. Das Substrat kann strukturelle Stütze und Wärmeableitung schaffen. In einigen Ausführungsformen wird das Substrat durch Metall-Metall-Bonden verbunden, wodurch die Wärmeableitung in dem vollendeten Package und die Haftung zwischen dem Substrat und dem zweiten Die verbessert werden. In anderen Ausführungsformen wird das Substrat durch eine andere Bindungskonfiguration (z.B. mit oder ohne dazwischenliegende dielektrische Bindungsschichten) gebondet.
  • In einigen Ausführungsformen weist ein Vorrichtungspackage einen ersten Die auf, der an einer Grenzfläche direkt an einen zweiten Die gebondet ist, wobei die Grenzfläche eine Leiter-Leiter-Bindung aufweist; ein Verkapselungsmaterial, das den ersten Die und den zweiten Die umgibt; mehrere Durchkontaktierungen, die sich durch das Verkapselungsmaterial erstrecken, wobei die mehreren Durchkontaktierungen an den ersten Die und den zweiten Die angrenzend angeordnet sind; mehrere thermische Durchkontaktierungen, die sich durch das Verkapselungsmaterial erstrecken, wobei die mehreren thermischen Durchkontaktierungen auf einer Oberfläche des zweiten Dies und an den ersten Die angrenzend angeordnet sind; und eine Umverteilungsstruktur, die elektrisch mit dem ersten Die, dem zweiten Die und den Durchkontaktierungen verbunden ist. Optional in einigen Ausführungsformen weist der erste Die ferner auf: ein Halbleitersubstrat, wobei eine dielektrische Schicht des zweiten Dies direkt an das Halbleitersubstrat an der Grenzfläche gebondet ist; und eine Substrat-Durchkontaktierung, die sich durch das Halbleitersubstrat erstreckt, wobei ein Kontaktpad des zweiten Dies direkt an die Substrat-Durchkontaktierung an der Grenzfläche gebondet ist. Optional, in einigen Ausführungsformen verbindet die Substrat-Durchkontaktierung den zweiten Die elektrisch mit der Umverteilungsstruktur. Optional, in einigen Ausführungsformen, ist eine dielektrische Schicht des ersten Dies direkt mit einer dielektrischen Schicht des zweiten Dies an der Grenzfläche verbunden, und wobei ein Kontaktpad des ersten Dies direkt mit einem Kontaktpad des zweiten Dies an der Grenzfläche verbunden ist. Optional, in einigen Ausführungsformen, weist der erste Die eine Durchkontaktierung auf, die sich durch ein Halbleitersubstrat erstreckt, wobei sich die Durchkontaktierung höher als das Halbleitersubstrat erstreckt. Optional, in einigen Ausführungsformen, weist das Vorrichtungspackage ferner eine dielektrische Passivierungsschicht (Passivierungsdielektrikumschicht) auf, die über dem zweiten Die und entlang der Seitenwände des ersten Dies angeordnet ist. Optional, in einigen Ausführungsformen, ist die dielektrische Passivierungsschicht zwischen einer unteren Oberfläche der mehreren thermischen Durchkontaktierungen und einer oberen Oberfläche des zweiten Dies angeordnet. Optional, in einigen Ausführungsformen, weist das Vorrichtungspackage ferner ein Kontaktpad auf der Durchkontaktierung und der dielektrischen Passivierungsschicht auf, wobei das Kontaktpad die Durchkontaktierung elektrisch mit der Umverteilungsstruktur verbindet. Optional, in einigen Ausführungsformen, sind die mehreren thermischen Durchkontaktierungen von allen aktiven Vorrichtungen in dem ersten Die und dem zweiten Die elektrisch isoliert. Optional, in einigen Ausführungsformen, sind die mehreren thermischen Durchkontaktierungen elektrisch mit einer aktiven Vorrichtung in dem ersten Die verbunden.
  • In einigen Ausführungsformen weist ein Package auf: einen ersten Die, der mit einem zweiten Die verbunden ist, wobei eine Rückseite des ersten Dies direkt mit einer Vorderseite des zweiten Dies verbunden ist; ein Verkapselungsmaterial, das den ersten Die und den zweiten Die einkapselt; eine Umverteilungsstruktur, die elektrisch mit dem ersten Die und dem zweiten Die verbunden ist; mehrere thermische Durchkontaktierungen, die sich von einer Oberfläche des ersten Dies zu einer Oberfläche des Verkapselungsmaterials gegenüber der Umverteilungsstruktur erstrecken; und mehrere Durchkontaktierungen, die sich von der Umverteilungsstruktur zu der Oberfläche des Verkapselungsmaterials gegenüber der Umverteilungsstruktur erstrecken. Optional, in einigen Ausführungsformen, weist der erste Die auf: ein Halbleitersubstrat, das direkt an eine dielektrische Schicht des zweiten Dies gebondet ist; und ein Durchkontaktierung, die sich durch das Halbleitersubstrat erstreckt, wobei eine Kontaktpad des zweiten Dies direkt an die Durchkontaktierung gebondet ist. Optional, in einigen Ausführungsformen, weist jede der mehreren thermischen Durchkontaktierungen eine Keimschicht auf der Rückseite des ersten Dies. Optional, in einigen Ausführungsformen, erstrecken sich die mehreren thermischen Durchkontaktierungen, in einer Draufsicht, über die Seitenwände des zweiten Dies hinaus. In einigen Ausführungsformen umgeben die mehreren Durchkontaktierungen, in einer Draufsicht, den ersten Die und den zweiten Die.
  • In einigen Ausführungsformen umfasst ein Verfahren das Hybridbonden eines ersten Dies an einen zweiten Die; das Abscheiden einer Keimschicht über und entlang Seitenwände des ersten Dies und des zweiten Dies; das Plattieren von mehreren thermischen Durchkontaktierungen auf einer Oberfläche der Keimschicht über dem ersten Die; das Einkapseln des ersten Dies, des zweiten Dies und der mehreren thermischen Durchkontaktierungen in einem Verkapselungsmaterial; das Planarisieren des Verkapselungsmaterials, um den zweiten Die und die mehreren thermischen Durchkontaktierungen freizulegen; und das Bilden einer Umverteilungsstruktur auf einer Seite des zweiten Dies gegenüber dem ersten Die. Optional, in einigen Ausführungsformen, umfasst das Verfahren ferner das Anbringen des ersten Dies an einem Träger vor dem Hybridbonden des ersten Dies an den zweiten Die, wobei die Keimschicht über dem Träger abgeschieden wird; und das Plattieren von mehreren Durchkontaktierungen auf einer Oberfläche der Keimschicht über dem Träger. Optional, in einigen Ausführungsformen, umfasst das Hybridbonden des ersten Dies an den zweiten Die: direktes Bonden einer dielektrischen Schicht des zweiten Dies an ein Halbleitersubstrat des ersten Dies; und direktes Bonden eines Kontaktpads in der dielektrischen Schicht des zweiten Dies an eine Durchkontaktierung, die sich durch das Halbleitersubstrat des ersten Dies erstreckt. Optional, in einigen Ausführungsformen, umfasst das Verfahren ferner das Entfernen des ersten Dies und des zweiten Dies von einem ersten Träger vor dem Bilden der Umverteilungsstruktur; und das Anbringen eines zweiten Trägers an einer Seite des zweiten Dies gegenüber dem ersten Die. Optional, in einigen Ausführungsformen, umfasst das Verfahren ferner das Entfernen der Keimschicht von Seitenwänden des ersten Dies, von Seitenwänden des zweiten Dies und von einer oberen Oberfläche des zweiten Dies nach dem Plattieren der mehreren thermischen Durchkontaktierungen.
  • Die vorstehenden Ausführungsformen umreißen die Merkmale verschiedener Ausführungsformen, so dass der Fachmann die Aspekte der vorliegenden Offenlegung besser verstehen kann. Der Fachmann sollte erkennen, dass die vorliegende Offenbarung ohne weiteres als Grundlage für die Gestaltung oder Änderung anderer Prozesse und Strukturen verwendet werden können, um die gleichen Zwecke zu verwirklichen und/oder die gleichen Vorteile der hier vorgestellten Ausführungsformen zu erreichen. Der Fachmann sollte ferner erkennen, dass solche äquivalenten Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen und dass verschiedene Änderungen, Substitutionen und Modifikationen vorgenommen werden können, ohne vom Geist und Umfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Vorrichtungspackage aufweisend: einen ersten Die, der direkt an einen zweiten Die an einer Grenzfläche gebondet ist, wobei die Grenzfläche eine Leiter-Leiter-Bindung aufweist; ein Verkapselungsmaterial, das den ersten Die und den zweiten Die umgibt; mehrere Durchkontaktierungen, die sich durch das Verkapselungsmaterial erstrecken, wobei die mehreren Durchkontaktierungen an den ersten Die und den zweiten Die angrenzend angeordnet sind; mehrere thermische Durchkontaktierungen, die sich durch das Verkapselungsmaterial erstrecken, wobei die mehreren thermischen Durchkontaktierungen auf einer Oberfläche des zweiten Dies und an den ersten Die angrenzend angeordnet sind; und eine Umverteilungsstruktur, die elektrisch mit dem ersten Die, dem zweiten Die und den mehreren Durchkontaktierungen verbunden ist.
  2. Vorrichtungspackage nach Anspruch 1, wobei der erste Die ferner Folgendes aufweist: ein Halbleitersubstrat, wobei eine dielektrische Schicht des zweiten Dies direkt an das Halbleitersubstrat an der Grenzfläche gebondet ist; und eine Substrat-Durchkontaktierung, die sich durch das Halbleitersubstrat erstreckt, wobei ein Kontaktpad des zweiten Dies direkt an die Substrat-Durchkontaktierung an der Grenzfläche gebondet ist.
  3. Vorrichtungspackage nach Anspruch 1 oder 2, wobei die Substrat-Durchkontaktierung den zweiten Die mit der Umverteilungsstruktur elektrisch verbindet.
  4. Vorrichtungspackage nach einem der vorstehenden Ansprüche, wobei eine dielektrische Schicht des ersten Dies direkt mit einer dielektrischen Schicht des zweiten Dies an der Grenzfläche verbunden ist, und wobei ein Kontaktpad des ersten Dies direkt mit einem Kontaktpad des zweiten Dies an der Grenzfläche verbunden ist.
  5. Vorrichtungspackage nach Anspruch 4, wobei der erste Die eine Durchkontaktierung aufweist, das sich durch ein Halbleitersubstrat erstreckt, wobei sich die Durchkontaktierung höher als das Halbleitersubstrat erstreckt.
  6. Vorrichtungspackage nach Anspruch 5, ferner aufweisend eine dielektrische Passivierungsschicht, die über dem zweiten Die und entlang der Seitenwände des ersten Dies angeordnet ist.
  7. Vorrichtungspackage nach Anspruch 6, bei dem die passivierende dielektrische Schicht zwischen einer unteren Oberfläche der Vielzahl von thermischen Durchkontaktierungen und einer oberen Oberfläche des zweiten Die angeordnet ist.
  8. Vorrichtungspackage nach einem der Ansprüche 5 bis 7 ferner eine Kontaktpad auf der Durchkontaktierung und die passivierende dielektrische Schicht umfasst, wobei die Kontaktpad die Durchkontaktierung elektrisch mit der Umverteilungsstruktur verbindet.
  9. Vorrichtungspackage nach einem der Ansprüche 1 bis 8, wobei die Mehrzahl der thermischen Durchkontaktierungen von allen aktiven Vorrichtungenn im ersten und zweiten Die elektrisch isoliert ist.
  10. Vorrichtungspackage nach einem der Ansprüche 1 bis 8, wobei die Mehrzahl der thermischen Durchkontaktierungen elektrisch mit einem aktiven Vorrichtung im ersten Die verbunden ist.
  11. Package aufweisend: einen ersten Die, der an einen zweiten Die gebondet ist, wobei eine Rückseite des ersten Dies direkt an eine Vorderseite des zweiten Dies gebondet ist; ein Verkapselungsmaterial, das den ersten Die und den zweiten Die einkapselt; eine Umverteilungsstruktur, die elektrisch mit dem ersten Die und dem zweiten Die verbunden ist; mehrere thermische Durchkontaktierungen, die sich von einer Oberfläche des ersten Dies zu einer Oberfläche des Verkapselungsmaterials gegenüber der Umverteilungsstruktur erstrecken; und mehrere durchgehende Durchkontaktierungen, die sich von der Umverteilungsstruktur zu der Oberfläche des Verkapselungsmaterials gegenüber der Umverteilungsstruktur erstrecken.
  12. Package nach Anspruch 11, worin der erste Die Folgendes aufweist: ein Halbleitersubstrat, das direkt an eine dielektrische Schicht des zweiten Dies gebondet ist; und eine Durchkontaktierung, die sich durch das Halbleitersubstrat erstreckt, wobei ein Kontaktpad des zweiten Dies direkt an die Durchkontaktierung gebondet ist.
  13. Package nach Anspruch 11 oder 12, wobei jede der mehreren thermischen Durchkontaktierungen eine Keimschicht auf der Rückseite der ersten Die aufweist.
  14. Package nach einem der Ansprüche 11 bis 13, wobei, in einer Draufsicht, die mehreren thermischen Durchkontaktierungen sich über die Seitenwände des zweiten Dies hinaus erstrecken.
  15. Package nach einem der Ansprüche 11 bis 14, wobei, in einer Draufsicht, die mehreren Durchkontaktierungen den ersten Die und den zweiten Die umgibt.
  16. Verfahren umfassend: Hybridbonden eines ersten Dies an einen zweiten Die; Abscheiden einer Keimschicht über und entlang Seitenwänden des ersten Dies und des zweiten Dies; Plattieren von mehreren thermischen Durchkontaktierungen auf einer Oberfläche der Keimschicht über dem ersten Die; Einkapseln des ersten Dies, des zweiten Dies und der mehreren thermischen Durchkontaktierungen in einem Verkapselungsmaterial; Planarisieren des Verkapselungsmaterials, um den zweiten Die und die mehreren thermischen Durchkontaktierungen freizulegen; und Bilden einer Umverteilungsstruktur auf einer Seite des zweiten Dies gegenüber dem ersten Die.
  17. Verfahren nach Anspruch 16, ferner umfassend: vor dem Hybridbonden des ersten Dies an den zweiten Die, Anbringen des ersten Dies an einem Träger, wobei die Keimschicht über dem Träger abgeschieden wird; und Plattieren von mehreren Durchkontaktierungen auf einer Oberfläche der Keimschicht über dem Träger.
  18. Verfahren nach Anspruch 16 oder 17, wobei das Hybridbonden des ersten Dies an den zweiten Die Folgendes umfasst: direktes Bonden einer dielektrischen Schicht des zweiten Dies an ein Halbleitersubstrat des ersten Dies; und direktes Bonden eines Kontaktpads in der dielektrischen Schicht des zweiten Dies an ein Durchkontaktierung, das sich durch das Halbleitersubstrat des ersten Dies erstreckt.
  19. Verfahren nach einem der Ansprüche 16 bis 18, ferner umfassend: vor dem Bilden der Umverteilungsstruktur, Entfernen des ersten Dies und des zweiten Dies von einem ersten Träger; und Anbringen eines zweiten Trägers an einer Seite des zweiten Dies gegenüber dem ersten Die.
  20. Verfahren nach einem der Ansprüche 16 bis 19, ferner umfassend: nach dem Plattieren der mehreren thermischen Durchkontaktierungen, Entfernen der Keimschicht von Seitenwänden des ersten Dies, von Seitenwänden des zweiten Dies und einer oberen Oberfläche des zweiten Dies.
DE102020120098.6A 2020-04-16 2020-07-30 Integrierte schaltungspackung und verfahren Pending DE102020120098A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063010849P 2020-04-16 2020-04-16
US63/010,849 2020-04-16
US16/934,870 2020-07-21
US16/934,870 US11502072B2 (en) 2020-04-16 2020-07-21 Integrated circuit package and method

Publications (1)

Publication Number Publication Date
DE102020120098A1 true DE102020120098A1 (de) 2021-10-21

Family

ID=77919560

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020120098.6A Pending DE102020120098A1 (de) 2020-04-16 2020-07-30 Integrierte schaltungspackung und verfahren

Country Status (5)

Country Link
US (3) US11502072B2 (de)
KR (1) KR102480686B1 (de)
CN (1) CN113540049A (de)
DE (1) DE102020120098A1 (de)
TW (1) TWI759078B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11502072B2 (en) * 2020-04-16 2022-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit package and method
US11791332B2 (en) * 2021-02-26 2023-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked semiconductor device and method
US12094849B2 (en) * 2021-07-22 2024-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Atomic layer deposition bonding layer for joining two semiconductor devices
US20230307418A1 (en) * 2022-03-23 2023-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with enhanced bonding force
US20230352367A1 (en) * 2022-05-02 2023-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method
US20230402346A1 (en) * 2022-06-10 2023-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. Heat dissipation structures for integrated circuit packages and methods of forming the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200105635A1 (en) 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Circuit Package and Method

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8378383B2 (en) * 2009-03-25 2013-02-19 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer between stacked semiconductor die
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US8946888B2 (en) 2011-09-30 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package on packaging structure and methods of making same
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US10784247B2 (en) * 2017-11-15 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Process control for package formation
US10672674B2 (en) 2018-06-29 2020-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor device package having testing pads on a topmost die
US11049805B2 (en) * 2018-06-29 2021-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
DE102018130035B4 (de) 2018-09-28 2020-09-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package und verfahren
US11362064B2 (en) * 2019-09-28 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with shared barrier layer in redistribution and via
US11502072B2 (en) * 2020-04-16 2022-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit package and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200105635A1 (en) 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Circuit Package and Method

Also Published As

Publication number Publication date
KR102480686B1 (ko) 2022-12-22
US11502072B2 (en) 2022-11-15
US20210327866A1 (en) 2021-10-21
US20240088123A1 (en) 2024-03-14
TWI759078B (zh) 2022-03-21
US20220392884A1 (en) 2022-12-08
CN113540049A (zh) 2021-10-22
KR20210128892A (ko) 2021-10-27
TW202141708A (zh) 2021-11-01
US11855067B2 (en) 2023-12-26

Similar Documents

Publication Publication Date Title
DE102018116729B3 (de) Halbleiter-Bauelement-Package und Verfahren
DE102019109690B4 (de) Halbleiterstrukturen und Verfahren zu deren Herstellung
DE102018116743B4 (de) Halbleiter-Bauelement und Verfahren
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102018130035B4 (de) Package und verfahren
DE102020120098A1 (de) Integrierte schaltungspackung und verfahren
DE102015105952B4 (de) Halbleitereinrichtung und Verfahren
DE102014019445B4 (de) Mikroelektromechanische Systeme und Verfahren zu ihrer Herstellung
DE102020104147B4 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102018112657A1 (de) Halbleitergehäuse und verfahren zu seinem herstellen
DE102019117006A1 (de) Halbleitervorrichtung und verfahren zur herstellung
DE102020120137A1 (de) Halbleiterpackage und verfahren
DE102021102836A1 (de) Integriertes schaltungspackage und verfahren
DE102020119295B4 (de) Halbleiterbauelemente und verfahren zur herstellung
DE102020113988B4 (de) Integrierter-schaltkreis-package und verfahren
DE102021113639B3 (de) Integriertes schaltungs-package und verfahren zum bilden desselben
DE102020130996A1 (de) Halbleiter-package und verfahren zu dessen herstellung
DE102021109273A1 (de) Halbleiter die-package und verfahren zu dessen herstellung
DE102021105570A1 (de) Wafer-zu-wafer-bondstruktur
DE102021102227B4 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102021119243A1 (de) Geformte dies in halbleiterpackages und deren herstellungsverfahren
DE102021103541A1 (de) Ic-package und verfahren
DE102021117899B3 (de) Verfahren zur herstellung eines integrierten schaltungs-packages
DE102020108481B4 (de) Halbleiter-Die-Package und Herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication