Nothing Special   »   [go: up one dir, main page]

DE102013201663B4 - Verfahren zum Polieren einer Halbleiterscheibe - Google Patents

Verfahren zum Polieren einer Halbleiterscheibe Download PDF

Info

Publication number
DE102013201663B4
DE102013201663B4 DE102013201663.8A DE102013201663A DE102013201663B4 DE 102013201663 B4 DE102013201663 B4 DE 102013201663B4 DE 102013201663 A DE102013201663 A DE 102013201663A DE 102013201663 B4 DE102013201663 B4 DE 102013201663B4
Authority
DE
Germany
Prior art keywords
polishing
cloth
gap
polishing cloth
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013201663.8A
Other languages
English (en)
Other versions
DE102013201663A1 (de
Inventor
Klaus Röttger
Alexander Heilmaier
Leszek Mistur
Makoto Tabata
Vladimir Dutschke
Torsten Olbrich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to DE102013201663.8A priority Critical patent/DE102013201663B4/de
Priority to KR1020130141457A priority patent/KR101627897B1/ko
Priority to SG2013087671A priority patent/SG2013087671A/en
Priority to US14/093,082 priority patent/US10189142B2/en
Priority to CN201310632384.4A priority patent/CN103846780B/zh
Priority to JP2013250042A priority patent/JP5995825B2/ja
Priority to TW102144375A priority patent/TWI553720B/zh
Publication of DE102013201663A1 publication Critical patent/DE102013201663A1/de
Application granted granted Critical
Publication of DE102013201663B4 publication Critical patent/DE102013201663B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/11Lapping tools
    • B24B37/20Lapping pads for working plane surfaces
    • B24B37/24Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding-Machine Dressing And Accessory Apparatuses (AREA)

Abstract

Verfahren zum Polieren mindestens einer Scheibe (5) aus Halbleitermaterial mit einer Vorder- und einer Rückseite, umfassendmindestens einen ersten Polierschritt,bei dem die Scheibe (5) aus Halbleitermaterial simultan beidseitig auf der Vorderseite und auf der Rückseite zwischen einem oberen und einem unteren Polierteller (8),die jeweils mit einem Poliertuch (1) mit einer Härte von mindestens 80° Shore A, einer Kompressibilität von weniger als 2,5% und einer Dicke im Bereich von 0,5 bis 1,0 mm belegt sind, poliert wird, und bei dem der Abstand zwischen der oberen und der unteren, mit der zu polierenden Scheibe in Kontakt kommenden Oberfläche (2) der Poliertücher (1) einen Polierspalt bildet,und bei dem sich dieser Polierspalt vom inneren Rand (B) des Poliertuches (1) bis zum äußeren Rand (A) des Poliertuches (1) erstreckt,wobei vor dem Polieren ein erstes Tuchdressing durchgeführt wird, damit beim Polieren die Höhe des Polierspaltes am äußeren Rand (A) niedriger ist als am inneren Rand (B).

Description

  • Gegenstand der Erfindung ist ein Verfahren zum Polieren mindestens einer Scheibe aus Halbleitermaterial (Halbleiterscheibe, Wafer), umfassend mindestens einen gleichzeitig doppelseitigen Polierschritt mit dünnen, wenig kompressiblen Poliertüchern.
  • Scheiben aus Halbleitermaterial (Halbleiterscheiben, Wafer) als Substrate für besonders anspruchsvolle Bauelemente wie beispielsweise mit ≤ 22 nm minimaler Strukturlänge, also 22nm Design Rule nach ITRS („International Technology Roadmap for Semiconductors“), müssen besonders eben sein.
  • Gemäß dem Stand der Technik erfolgt die Planarisierung der aus einem Einkristall aus Halbleitermaterial gesägten Scheiben in verschiedenen Arbeitsschritten.
    • - mechanische Scheibenbearbeitung (Läppen, Schleifen),
    • - chemische Scheibenbearbeitung (alkalische oder saure Ätze)
    • - chemo-mechanische Scheibenbearbeitung: Einseitenpolitur (single side polishing, SSP), Doppelseitenpolitur (double side polishing, DSP), einseitige Schleierfrei- bzw. Glanzpolitur mit weichem Poliertuch (chemical mechanical polishing, CMP).
  • Die mechanische Bearbeitung der Halbleiterscheiben dient primär der globalen Einebnung der Halbleiterscheibe, ferner der Dickenkalibrierung der Halbleiterscheiben, sowie dem Abtrag der vom vorangegangenen Auftrennprozess verursachten kristallin geschädigten Oberflächenschicht und Bearbeitungsspuren (Sägeriefen, Einschnittmarke).
  • Beim Ätzen werden Verunreinigungen und oder native Oxide von der Oberfläche der Halbleiterscheiben chemisch entfernt.
  • Eine endgültige Glättung der Oberflächen der Halbleiterscheibe erfolgt schließlich durch eine chemisch-mechanische Politur.
  • Beim Einseitenpolieren („single-side polishing“ oder kurz SSP) werden Halbleiterscheiben während der Bearbeitung rückseitig auf einer Trägerplatte mit Kitt, durch Vakuum oder mittels Adhäsion gehalten und auf der anderen Seite einer Politur unterzogen.
  • Eine geeignete Einseitenpoliermaschine ist beispielsweis in der Schrift US 6 116 997 A offenbart.
  • Bei der klassischen Doppelseitenpolitur (DSP) werden Halbleiterscheiben lose in geeignet dimensionierte Aussparungen einer dünnen Läuferscheibe eingelegt und vorder- und rückseitig simultan „frei schwimmend“ zwischen einem oberen und einem unteren, jeweils mit Poliertuch belegten Polierteller poliert.
  • Dieses Polierverfahren erfolgt unter Zufuhr einer Poliermittelsuspension, meist auf Basis eines Kieselsols. Bei der DSP werden Vorder- und Rückseite der Halbleiterscheibe simultan gleichzeitig poliert.
  • Eine geeignete Doppelseitenpoliermaschine ist beispielsweis in der Anmeldung DE 100 07 390 A1 offenbart.
  • Ein entsprechendes DSP-Verfahren ist beispielsweise in der Patentschrift US 3 691 694 A beschrieben.
  • Gemäß einer in der Patentschrift EP 0 208 315 B1 beschriebenen Ausführungsform der DSP werden Halbleiterscheiben in Läuferscheiben aus Metall oder Kunststoff, die über geeignet dimensionierte Aussparungen verfügen, zwischen zwei rotierenden, mit einem Poliertuch belegten Poliertellern in Gegenwart eines Poliermittels auf einer durch die Maschinen- und Prozessparameter vorbestimmten Bahn bewegt und dadurch poliert (in der englischsprachigen Literatur werden Läuferscheiben als „carrier plates“ bezeichnet).
  • Die DSP wird üblicherweise mit einem Poliertuch aus homogenem, porösem Polymerschaum durchgeführt, wie es beispielsweise in der Druckschrift DE 100 04 578 C1 beschrieben ist.
  • In Abhängigkeit vom durchzuführenden Polierprozess und dem jeweils gewünschten Materialabtrag von der oder den Oberflächen der Halbleiterscheibe können verschiedene Poliertücher eingesetzt werden, die jeweils spezifische Eigenschaften aufweisen.
  • Poliertücher können aus einem thermoplastischen oder hitze-härtbaren Polymer bestehen. Als Material für diese als geschäumte Poliertücher (foamed pads) bezeichneten Tücher kommt eine Vielzahl an Werkstoffen in Betracht, z.B. Polyurethane, Polycarbonat, Polyamid, Polyacrylat, Polyester usw. Ein aus einem Polymer hergestelltes Poliertuch wird beispielsweise in US 2008 / 0 102 741 A1 offenbart.
  • Poliertücher können aber auch aus verschäumten Platten oder Filz- oder Fasersubstraten, die mit Polymeren imprägniert sind, bestehen (Vliesstoff-Tuch, non-woven pad). Ein solches Tuch ist beispielsweise in US 5 510 175 A beschrieben.
  • Grundsätzlich können beispielsweise Poliertücher unterschieden werden, die in ihrer Oberfläche keine gebundenen Abrasive enthalten und solche, die gebundene Abrasive enthalten. Diese Poliertücher werden als Fixed-Abrasive-Tücher (FA-Tücher) bezeichnet.
  • Poliertücher, die keine festgebundenen Abrasive enthalten werden beispielsweise in der europäischen Patentanmeldung EP 2 266 757 A1 offenbart.
  • In der DE 10 2010 024 040 A1 wird ein Verfahren zur Politur einer Halbleiterscheibe mit einer Vorderseite und einer Rückseite beschrieben, das eine simultane Politur von Vorder- und Rückseite der Halbleiterscheibe zwischen zwei Poliertellern, die jeweils mit einem Poliertuch enthaltend fest gebundene abrasiv wirkende Partikel beaufschlagt sind, umfasst.
  • In der US 2012 / 0 028 547 A1 wird ein Polierverfahren unter Verwendung von Polierpads offenbart, die auf Fixierplatten durch Relativbewegung der Polierpads und der von Trägern gehaltenen Halbleiterwafer vorgesehen sind.
  • In der DE 10 2007 056 628 A1 ist ein Verfahren zum gleichzeitigen beidseitigen Schleifen mehrerer Halbleiterscheiben offenbart, wobei jede Halbleiterschale frei beweglich in einer Aussparung einer von mehreren mittels einer Abwälzvorrichtung in Rotation versetzten Läuferscheiben liegt und dadurch auf einer zykloidischen Bahnkurve bewegt wird.
  • In der DE 10 2010 010 885 A1 wird ein Verfahren zum Polieren eines Halbleiterwafers offenbart, das das Polieren einer Oberfläche des Halbleiterwafers unter Verwendung eines Polierkissens beinhaltet, während eine Poliermittel-Aufschlämmung, die Schleifmittel enthält, in einem ersten Schritt zugeführt wird.
  • Die Schrift JP 2002 - 166 357 A offenbart ein Verfahren zum Polieren von Halbleiterscheiben bei dem die Verformung der Polierteller zum Zeitpunkt des Polierens mit berücksichtigt wird.
  • Poliertücher, die fest gebundene Abrasive enthalten, werden beispielsweise in der Anmeldeschrift US 2005 / 0 227 590 A1 offenbart. Das Patent US 5 958 794 A lehrt ein Verfahren zur Behandlung einer Substratoberfläche aus Halbleitermaterial mit einem Tuch, welches gebundene Abrasive enthält.
  • Ein weiteres Unterscheidungsmerkmal von Poliertüchern ist beispielsweise die Härte des jeweiligen Poliertuches. Härtere Poliertücher sind weniger kompressibel (eindrückbar) als weichere Poliertücher, haben aber den Nachteil, dass während der Politur Schäden in der polierten Oberfläche der Halbleiterscheibe auftreten können, da sich lose Partikel nicht in das Tuch eindrücken können.
  • Eine Konditionierung (Auffrischung) des für die Politur von Halbleiterscheiben verwendeten Poliertuches wird dann notwendig, wenn sich beispielsweise die Geometrie der Poliertuchoberfläche verändert hat oder sich auf der Oberfläche des Poliertuches zu viele Feststoffe eingelagert haben (Verglasung). Durch die eingelagerten Feststoffe verändern sich die Poliertucheigenschaften nachhaltig, so dass zum Einen die spezifische Polierabtragsrate negativ beeinflusst wird und zum Anderen ein ungleichmäßiger Polierabtrag erfolgen kann.
  • Die im Stand der Technik bekannten Doppelseiten-Polierverfahren haben den Nachteil, dass in der Regel im Randbereich der Scheibe aus Halbleitermaterial ein höherer Materialabtrag erfolgt als in den anderen Bereich der Scheibe (Dicken-Randabfall, Edge-Roll-off, ERO) und somit zu einer schlechten Randgeometrie führen.
  • Die Ausprägung des Dicken-Randabfalls hängt unter anderem davon ab, wie weit der Wafer im Poliertuch einsinkt und dadurch der Rand verrundet wird. Im Stand der Technik werden verschiedene Maßnahmen beschrieben, um den Dicken-Randabfall während des Polierprozesses zu verringern bzw. zu vermeiden.
  • Xin berichtet den Einsatz von härteren Poliertüchern zur Verbesserung der Ebenheit von Siliziumwafern (Xin, Y.B. 1998, Modeling of Pad-wafer contact pressure distribution in chemical mechanical polishing, International Journal for Manufacturing Science and Technology, v.1, n.2, pp.20-34). In dieser Studie wird gezeigt, dass der Druck auf den Randbereich einer Scheibe aus Halbleitermaterial bei einem sehr weichen Tuch etwa um den Faktor 1,5 höher ist als bei einem sehr harten Tuch.
  • Die Druckschrift EP 2 345 505 A2 lehrt, die Oberflächenform (shape) eines Poliertuches durch eine entsprechende Aufbereitung (Dressing) so anzupassen, dass die Halbleiterscheibe nach Beendigung des Polierprozesses die gewünschte Oberflächenform hat.
  • Das amerikanische Patent US 7 364 495 B2 lehrt eine Vorrichtung und ein Verfahren zum gleichzeitigen Polieren der Vorderseite und der Rückseite einer Halbleiterscheibe, bei der die gewünschte Oberflächenform der Halbleiterscheibe beim Polieren durch geringfügige Veränderungen (µm-Bereich) der Poliertellergeometrie erreicht werden. Die Poliertellergeometrie kann nach US 7 364 495 B2 beispielsweise durch Änderung der Poliertellertemperatur aber auch mechanisch über entsprechende Druckeinrichtungen erzielt werden.
  • Die Anmeldeschrift US 2003 / 0 224 604 A1 beschreibt ein Verfahren zur Vermeidung des Dicken-Randabfalls durch Verwendung eines Opferringes, der während der Politur die Halbleiterscheibe umschließt und so den Randbereich der Scheibe vor einem erhöhten Materialabtrag schützt, da der Umfang der Halbleiterscheibe erweitert wird. Der aus Silicium oder Keramik gefertigte Ring hat dabei die Dicke der zu polierenden Halbleiterscheibe.
  • Nachteilig bei dem in der Offenlegungsschrift US 2003 / 0 224 604 A1 beschriebenen Verfahren ist u.a., dass die Kante der Halbleiterscheibe durch die während des Polierprozesses auftretenden Kräfte durch den umgebenden Ring beschädigt werden kann.
  • Die europäische Patentanmeldung EP 1 852 899 A1 beschreibt ein Verfahren zur Vermeidung des Dicken-Randabfalls, bei dem nach einer Doppelseitenpolitur einer Halbleiterscheibe eine oder beide Seiten der Halbleiterscheiben mit einem Lackfilm geschützt werden, bevor eine Kantenpolitur erfolgt. Anschließend wird der Schutzfilm beispielsweise mit einer wässerigen alkalischen Lösung wieder entfernt.
  • Andere Verfahren zur Vermeidung des Dicken-Randabfalls während der Politur einer Halbleiterscheibe zielen auf die Verwendung spezieller Poliertücher und/oder auf das Aufbereiten (Dressing) des Poliertuches ab.
  • Beispielsweise beschreibt die europäische Offenlegungsschrift EP 2 345 505 A2 eine Methode zum Aufbereiten eines Poliertuches, dadurch gekennzeichnet, dass das Profil eines auf einen Polierteller aufliegenden Poliertuches gemessen wird und anhand dieser Messung die Polierparameter zur Erzielung der gewünschten Oberflächeneigenschaften der Halbleiterscheibe ausgewählt werden. Zusätzlich kann die Oberfläche des vermessenen Poliertuches noch durch einen entsprechenden Aufbereitungsprozess modifiziert werden.
  • Das US-Patent US 6 682 405 B2 lehrt ein Verfahren zum Aufbereiten eines Poliertuches mit einem ringförmigen Werkzeug, dessen in Kontakt mit der Poliertuchoberfläche kommende Fläche, entgegen dem Stand der Technik zur Poliertuchoberfläche hin geneigt ist, wodurch ein konstanter Druck während der Poliertuchaufbereitung erzielt wird.
  • Die deutsche Offenlegungsschrift DE 10 2008 056 276 A1 lehrt ein Verfahren zur Regelung des Arbeitsspaltes einer Doppelseitenpoliermaschine. Dieser Arbeitsspalt, in dem sich das zu polierende Substrat befindet, wird durch eine obere und eine untere, mit jeweils einem Poliertuch (Arbeitsfläche) belegte Arbeitsscheibe gebildet. Durch eine Verstelleinrichtung kann mindestens eine Arbeitsscheibe verformt werden, so dass sich die Form des Arbeitsspaltes verändert und die Arbeitsflächen eine größtmögliche Parallelität besitzen. Durch die Regelung der Arbeitsspaltgeometrie soll ein möglichst gleichmäßiger Materialabtrag gewährleistet werden.
  • Darüber hinaus offenbart DE 10 2008 056 276 A1 den Arbeitsspalt so zu regeln, dass beispielsweise eine bestimmte Konkavität oder Konvexität einer oder beider Arbeitsscheiben erzielt wird, wobei der Arbeitsspalt auf der einen Seite eine andere Höhe haben kann als auf der anderen Seite.
  • Das in der Offenlegungsschrift DE 10 2008 056 276 A1 gelehrte Verfahren zur Regelung des Arbeitsspaltes einer Doppelseitenpoliermaschine setzt entsprechende technische Vorrichtungen voraus, die nicht immer vorhanden sind. Darüber hinaus läßt sich auch bei einer absoluten Parallelität der Arbeitsscheiben der Randabfall nicht immer vermeiden, da dieser nicht nur durch die Parallelität der Arbeitsscheiben beeinflusst wird.
  • Ausgehend von dem erläuterten Stand der Technik bestand die Aufgabe der Erfindung darin, ein verbessertes Verfahren zur gleichzeitigen Doppelseitenpolitur bereitzustellen, das ohne spezielle technische Voraussetzungen der Doppelseitenpoliermaschine anwendbar ist und gleichzeitig den Dicken-Randabfall verhindert.
  • Die Aufgabe der Erfindung wird gelöst durch ein Verfahren zum Polieren mindestens einer Scheibe (5) aus Halbleitermaterial mit einer Vorder- und einer Rückseite, umfassend mindestens einen ersten Polierschritt, bei dem die Scheibe (5) aus Halbleitermaterial simultan beidseitig auf der Vorderseite und auf der Rückseite zwischen einem oberen und einem unteren Polierteller (8), die jeweils mit einem Poliertuch (1) mit einer Härte von mindestens 80° Shore A, einer Kompressibilität von weniger als 2,5% und einer Dicke im Bereich von 0,5 bis 1,0 mm belegt sind poliert wird, und bei dem der Abstand zwischen der oberen und der unteren, mit der zu polierenden Scheibe in Kontakt kommenden Oberfläche (2) der Poliertücher (1) einen Polierspalt bildet, und bei dem sich dieser Polierspalt vom inneren Rand (B) des Poliertuches (1) bis zum äußeren Rand (A) des Poliertuches (1) erstreckt, wobei vor dem Polieren ein erstes Tuchdressing durchgeführt wird, damit beim Polieren die Höhe des Polierspaltes am äußeren Rand (A) niedriger ist als am inneren Rand (B).
  • Im Folgenden wird das zur Lösung der Aufgabe verwendete erfindungsgemäße Verfahren detailliert beschrieben. Die genannten Ausführungsformen dienen der Erläuterung, ohne den Umfang des Verfahrens auf diese Ausführungsformen zu beschränken.
  • Mit dem erfindungsgemäßen Verfahren zur gleichzeitig beidseitigen Politur mindestens einer Scheibe aus Halbleitermaterial, kann durch eine Kombination aus harten, wenig kompressiblen Poliertüchern mit einer speziellen Form des Arbeitsspaltes, die durch geeignete Dickenprofile der Poliertücher realisiert wird, die Kantenverrundung deutlich verringert bzw. sogar vermieden werden.
    • 1 zeigt den Einfluss der Härte und der Kompressibilität eines Poliertuches auf die Kante einer Scheibe aus Halbleitermaterial.
    • 1a: Bei einem weichen und kompressiblen Tuch (1), welches auf einen Polierteller (8) geklebt ist, sinkt die Scheibe (5) etwas in die Arbeitsfläche (2) des Poliertuches (1) ein. Dadurch wirken im Randbereich der Scheibe höhere Kräfte auf die Scheibe (5) ein als in anderen Bereichen der Scheibe (5), so dass die Kante durch einen erhöhten Materialabtag während der Politur verrundet.
    • 1b: Bei dem erfindungsgemäßen Verfahren zur gleichzeitigen Politur der Vorderseite und der Rückseite einer Scheibe (5) aus Halbleitermaterial mit einem Poliertuch (1) mit höherer Härte und geringerer Kompressibilität, welches auf einen Polierteller (8) geklebt ist, sinkt die Scheibe (5) nicht in die Arbeitsfläche (2) des Poliertuches (1) ein.
    • 2 zeigt die Tuchdickenprofile eines oberen und eines unteren Poliertuches (1) vor und nach dem Dressen.
    • 2a: Jedes Poliertuch (1) ist vor dem ersten Dressen durch eine planparallele Vorderseite (Arbeitsfläche) (2) und Rückseite (3) mit einer Dicke der Arbeitsschicht (4) von beispielsweise 800 bis 900 µm gekennzeichnet.
    • 2b: Nach dem Dressen beträgt die Dicke der Arbeitsschicht (4) am äußeren Rand (A) des Tuches (1) zum Beispiel 820 µm, am inneren Rand (B) beträgt die Dicke der Arbeitsschicht (4) hingegen beispielsweise 790 µm. Dadurch entsteht ein V-förmiger Arbeits- bzw. Polierspalt.
    • 2c: Das obere und das untere Poliertuch (1) wurden in diesem Beispiel unterschiedlich gedresst. Während die Arbeitsschicht (4) des oberen Poliertuches (1) am äußeren Rand (A) dicker (820 µm) ist als am inneren Rand (B) (750 µm), ist die Arbeitsschicht (4) des unteren Poliertuches (1) zwischen dem äußeren Rand (A) und dem inneren Rand (B) gleich dick (im Beispiel 850 µm). Zusätzlich ist der untere Polierteller (nicht eingezeichnet) beispielhaft so verformt, dass der V-förmige Polierspalt stärker ausgeprägt ist.
    • 2d zeigt ein ringförmiges Poliertuch (1) in der Draufsicht und die Lage der Punkte (A) (Rand) und (B) (Zentrum). Die Verbindung zwischen (A) und (B) entspricht dem in den 2a und 2b gezeigten Profilen der Tuchoberfläche.
    • 3 zeigt zwei verschiedene Dickenprofile (Oberflächengeometrien) von polierten Scheiben aus Halbleitermaterial mit einem Durchmesser von 300 mm in Abhängigkeit von der Form des Polierspaltes. Aufgetragen ist das globale Dickenprofil einer polierten Halbleiterscheibe von einer Seite zu der anderen. Der bevorzugte Wafer ist am Rand dicker als innen und hat damit eine konkave Form. Der GBIR (Global Flatness Back Ideal Range (GBIR) ist die Differenz der größten und der kleinsten Dickenunterschiede, wobei ein möglichst geringer GBIR gewünscht ist. Der SFQR (Site Flatness Front Least Squares Site Range) beschreibt die Dickenänderung der Halbleiterscheibe bezogen auf die Vorderseite der Halbleiterscheibe als Referenzebene innerhalb eines kleinen Bereiches (Site), beispielsweise mit einer jeweiligen Größe von 26x8 mm. Somit beschreibt der SFQR eher lokale Änderungen der Dicke, z.B. einen Randabfall.
    • 3a zeigt ein Dickenprofil eines polierten Siliciumwafers mit einem harten und wenig kompressiblen Poliertuch, bei dem die beidseitige Politur in einem planparallelen Polierspalt ausgeführt wurde. Es resultiert eine topfförmige Halbleiterscheibe mit einem sehr schlechten SFQR-Wert (26x8 EE2 mm) von 50 nm.
    • 3b zeigt ein Dickenprofil eines polierten Siliciumwafers mit einem harten und wenig kompressiblen Poliertuch, bei dem die beidseitige Politur in einem erfindungsgemäßen V-förmigen Polierspalt ausgeführt wurde, wobei der Polierspalt außen enger war als innen. Die resultierende günstige Form der Halbleiterscheibe ist durch einen kleinen GBIR kleiner 0,2 µm, einem kleinen SFQR-Wert (26x8 E22mm) von 16 nm und einem geringen Randabfall charakterisiert.
  • Die Erfindung bezieht sich auf die gleichzeitige Politur der Vorderseite und der Rückseite (DSP) mindestens einer Scheibe aus Halbleitermaterial (Wafer, Halbleiterscheibe), wobei Halbleitermaterialien Verbindungshalbleiter wie beispielsweise Gallium-Arsenid oder Elementhalbleiter wie hauptsächlich Silicium, aber auch Germanium, oder auch Schichtstrukturen derselben sind.
  • Poliertücher für die gleichzeitige Politur der Vorderseite und der Rückseite mindestens einer Scheibe aus Halbleitermaterial sind gemäß dem Stand der Technik ringförmig, wobei sich in der Mitte der Poliertuchfläche eine kreisförmige Aussparung für die Mechanik der Poliermaschine befindet (2c).
  • Das erfindungsgemäße Verfahren zur gleichzeitigen Politur der Vorderseite und der Rückseite einer Halbleiterscheibe mit Poliertüchern mit einer hohen Tuchhärte und einer geringen Tuchkompressibilität eignet sich für alle Scheibendurchmesser.
  • Weitere Politurschritte oder andere Prozesse zur Bearbeitung der Oberflächen der mindestens einen Scheibe aus Halbleitermaterial können sich an das erfindungsgemäße Verfahren anschließen.
  • Bei der gleichzeitigen Politur der Vorderseite und der Rückseite (DSP) einer Scheibe aus Halbleitermaterial kommt es in der Regel zu einer unerwünschten Verrundung des Scheibenrandes (Edge-Roll-Off, ERO). Diese Verrundung, die zu einer schlechten Randgeometrie führt, ist unter anderem davon abhängig, wie weit die Scheibe beim Polieren in das obere, das untere Poliertuch oder in beide Poliertücher einsinkt. Durch das Einsinken der Scheibe aus Halbleitermaterial in das Poliertuch wirken auf den Rand stärkere materialabtragende Kräfte als auf die restliche Oberfläche.
  • Um ein Einsinken der Scheibe (5) aus Halbleitermaterial in das Poliertuch (1) während der Politur zu minimieren bzw. ganz zu vermeiden, werden im erfindungsgemäßen Verfahren zur gleichzeitigen Politur der Vorderseite und der Rückseite mindestens einer Scheibe (5) aus Halbleitermaterial Poliertücher (1) mit einer hohen Tuchhärte (hartes Poliertuch) und einer geringen Tuchkompressibilität verwendet (1b).
  • Im Zusammenhang mit dieser Erfindung hat ein hartes Poliertuch eine Härte nach Shore A von mindestens 80°.
  • Im Zusammenhang mit dieser Erfindung hat ein Poliertuch mit einer geringen Kompressibilität eine Kompressibilität von weniger als 2,5%. Die Kompressibilität eines Materials beschreibt, welche allseitige Druckänderung nötig ist, um eine bestimmte Volumenänderung hervorzurufen. Die Berechnung der Kompressibilität erfolgt analog zur JIS L-1096 (Testing Methods for Woven Fabrics).
  • Nach Beaufschlagung der Tuchoberfläche mit einem definierten Druck, beispielsweise 300 g/cm2, wird die Tuchdicke T1 nach einer Minute gemessen. Anschließend wird der Druck auf das 6-fache des ersten Drucks erhöht, hier 1800 g/cm2, und nach einer Minute wird die Tuchdicke T2 gemessen. Aus den Werten T1 und T2 errechnet sich die Kompressibilität des Poliertuches über die Formel Kompressibilit a ¨ t [ % ] = ( T 1 T 2 ) / T 1 × 100.
    Figure DE102013201663B4_0001
  • Da erfindungsgemäß der obere und der untere Polierteller im erfindungsgemäßen Verfahren jeweils mit einem Poliertuch (1) mit den gleichen Eigenschaften bzgl. Härte und Kompressibilität für das erfindungsgemäße Verfahren belegt sind, wird im Folgenden nur immer von einem Poliertuch (1) und seinen bevorzugten Eigenschaften gesprochen. Unabhängig von diesen Eigenschaften kann die Geometrie der Oberfläche (Arbeitsfläche (2)) des oberen und unteren Poliertuches (1) unterschiedlich sein.
  • Für das erfindungsgemäße Verfahren zur gleichzeitigen Politur der Vorderseite und der Rückseite einer Halbleiterscheibe mit Poliertüchern (1) mit einer hohen Tuchhärte und einer geringen Tuchkompressibilität eignen sich sowohl geschäumte Poliertücher (foamed pads) als auch Poliertücher mit einer Faserstruktur (non-woven pads).
  • Vorzugsweise besteht das Poliertuch (1) bzw. dessen Arbeitsfläche (2) aus einem thermoplastischen oder hitze-härtbaren Polymer und weist eine poröse Matrix auf (foamed pad). Als Material kommt eine Vielzahl an Werkstoffen in Betracht, z.B. Polyurethane, Polycarbonat, Polyamid, Polyacrylat, Polyester usw.
  • Vorzugsweise besteht das Poliertuch (1) bzw. dessen Arbeitsfläche (2) aus festem mikro-porösen Polyurethan.
  • Bevorzugt ist auch die Verwendung von Poliertüchern aus verschäumten Platten oder Filz- oder Fasersubstraten, die mit Polymeren imprägniert sind (Vliesstoff-Tuch, non-woven pad).
  • Erfindungsgemäß ist die Verwendung von harten oder sehr harten Poliertüchern (1).
  • Erfindungsgemäß ist die Verwendung eines Poliertuchs (1) mit einer Härte von 80-100° nach Shore A.
  • Ein geeignetes, kommerziell erhältliches Poliertuch ist beispielsweise das SUBA™ 1200 von Rohm & Haas mit einer Härte von 84° nach Shore A.
  • Tücher des Typs MH-S24A von Nitta Haas Inc. sind beispielsweise mit einer Härte von bis zu 86 JIS-A (JIS K 6253A) spezifiziert, wobei eine Härte nach JIS-A einer Härte nach Shore A entspricht.
  • Erfindungsgemäß ist die Verwendung von Poliertüchern (1), die eine geringe oder sehr geringe Kompressibilität aufweisen.
  • Erfindungsgemäß beträgt die Kompressibilität des Poliertuches (1) weniger als 2,5%.
  • Besonders bevorzugt beträgt die Kompressibilität des Poliertuches (1) weniger als 2,2%.
  • Ganz besonders bevorzugt beträgt die Kompressibilität des Poliertuches (1) weniger als 2,0%.
  • Die geringe Kompressibilität des Poliertuches (1) wird durch die Verwendung von dünnen Poliertüchern (1) erzielt. Im erfindungsgemäßen Verfahren liegt die Dicke des Poliertuches (1) im Bereich von 0,5 bis 1,0 mm, besonders bevorzugt im Bereich von 0,5 bis 0,8 mm.
  • Die im Vergleich zum Stand der Technik dünneren Poliertücher (1) werden bei geschäumten Tüchern (foamed pads) durch das Schneiden entsprechender Dicken aus einem Block (Kuchen), der aus dem Poliertuchmaterial besteht, hergestellt und vom Hersteller bezogen.
  • Vliesstoff-Tücher (non-woven pads) werden in der entsprechenden Dicke über den Hersteller bezogen.
  • Die Poliertücher (1) für das erfindungsgemäße Verfahren zur gleichzeitigen Politur der Vorderseite und der Rückseite mindestens einer Scheibe (5) aus Halbleitermaterial mit harten und wenig kompressiblen Poliertüchern (1) müssen absolut gleichmäßig, d.h. beispielsweise ohne Luftbläschen oder Falten, auf den jeweiligen Polierteller (8) der Poliermaschine geklebt werden.
  • Dazu hat das Poliertuch (1) im erfindungsgemäßen Verfahren auf seiner Rückseite (3) einen maschinell aufgebrachten Klebefilm. Für den Klebefilm eignet sich beispielsweise die doppelseitige Klebefolie PSA der Firma 3M.
  • Damit das Poliertuch (1) absolut gleichmäßig auf den Polierteller (8) geklebt werden kann, wird der Polierteller (8) mittels einer internen Temperatursteuerung erwärmt. Bevorzugt wird der Polierteller (8) auf 40 - 50°C erwärmt, besonders bevorzugt auf 45 - 50°C. Durch die Erwärmung des Poliertellers (8) verringert sich die Viskosität des Klebefilms bei gleichzeitiger Verbesserung der Haftbarkeit des Klebefilms.
  • Die Härte eines Poliertuches wird durch die Temperatur während der Politur beeinflusst. Mit zunehmender Temperatur nimmt die Härte des Poliertuches ab.
  • Daher wird nach Aufkleben des Poliertuches (1) die Temperatur des Poliertellers auf die für das erfindungsgemäße Verfahren gewünschte Prozesstemperatur herabgesenkt. Um beim Abkühlen des mit dem Poliertuch (1) belegten Poliertellers (8) auf die gewünschte Prozesstemperatur eine durch die temperaturabhängige Verformung des Poliertellers (8) mögliche Blasen- oder Faltenbildung des aufgeklebten Poliertuches (1) zu vermeiden, wird der Polierteller (8) langsam auf die gewünschte Prozesstemperatur abgekühlt. Das geschieht über ein entsprechendes Rezept, welches die interne Temperatursteuerung des Poliertellers (8) regelt.
  • Bevorzugt erfolgt die Abkühlung des mit dem Poliertuch (1) belegten Poliertellers (8) von der für das Aufkleben eingestellten Temperatur auf die gewünschte Prozesstemperatur über einen Zeitraum von mindestens 3 Stunden, wobei während des gesamten Abkühlvorganges das Poliertuch mit einem Druck von mindestens 1 N/cm2 gegen den jeweils gegenüberliegenden Polierteller (8) gedrückt wird.
  • Besonders bevorzugt ist eine Abkühldauer von 4 bis 8 Stunden.
  • Die Temperaturabnahme kann linear, exponentiell fallend oder stufenförmig über die Abkühlzeit erfolgen.
  • Da ein Polierteller üblicherweise Unterschiede in der lokalen Ebenheit von bis zu ± 50 µm aufweisen kann, muss das auf den Polierteller aufgeklebte Poliertuch (1) vor dem Polierprozess an die jeweilige individuelle Tellerform der Poliermaschine angepasst werden. Diese Anpassung, das erste Tuchdressing, und die notwendigen Methoden dazu sind Stand der Technik und beispielsweise in den Schriften EP 2 345 505 A2 oder US 6 682 405 B2 beschrieben.
  • Das Tuchdressing oder Dressing ist die mechanische Bearbeitung (Abrichtverfahren) des sich auf dem Polierteller befindlichen Poliertuchs mittels geeigneten Werkzeugen, die in der Regel Diamantschleifkörper beinhalten. Der Zweck des Dressings ist es, sowohl eine gewünschte Poliertuchgeometrie, und damit eine gewünschte Polierspaltgeometrie, als auch die gewünschten Eigenschaften der Tuchoberfläche (Arbeitsfläche) des Poliertuchs einzustellen. Das sich auf dem Polierteller befindliche Poliertuch wird jeweils auf eine bestimmte Poliermaschine und einen Polierspalt hin optimiert.
  • Für das erfindungsgemäße Verfahren zur gleichzeitigen Politur der Vorderseite und der Rückseite einer Scheibe (5) aus Halbleitermaterial mit harten und wenig kompressiblen Poliertüchern (1) erfolgt das erste Tuchdressing nach dem Aufkleben der Poliertücher (1) auf den oberen und den unteren Polierteller (8) vor der ersten Polierfahrt.
  • Bevorzugt wird für das erste Tuchdressing der jeweilige Polierteller (8) hydraulisch/pneumatisch verformt, wie es beispielsweise die DSP-Maschine AC 1500-P3 der Firma Peter Wolters GmbH ermöglicht. Das Verfahren zur Verformung des Poliertellers ist in der deutschen Anmeldung DE 10 2008 056 276 A1 beschrieben.
  • Ebenfalls bevorzugt wird für das erste Tuchdressing der jeweilige Polierteller temperatur-gesteuert verformt. Hierzu wird der Polierteller (8) mit dem aufgeklebten Poliertuch auf beispielsweise 50°C erwärmt bzw. findet das erste Dressing vor dem langsamen Abkühlen des Poliertellers (8) statt.
  • Die gewünschte Geometrie und die Eigenschaften der Arbeitsfläche (2) des Poliertuches (1) werden durch das erste Dressing eingestellt.
  • Für das erste Tuchdressing werden bevorzugt 20 - 100 µm, besonders bevorzugt 30 - 60 µm von der Arbeitsschicht (4) des Poliertuches (1) so abgetragen, dass das individuelle Ebenheitsprofil des jeweiligen Poliertellers ausgeglichen wird und ein Polierspalt mit der gewünschten Geometrie zur Verfügung steht.
  • Die Geometrie des Polierspaltes im erfindungsgemäßen Verfahren zur gleichzeitigen Politur der Vorderseite und der Rückseite mindestens einer Scheibe (5) aus Halbleitermaterial ergibt sich aus der Differenz des Abstandes (Höhe) zwischen den Oberflächen (2) des oberen und des unteren Poliertuches (1) am inneren Rand (B) des Arbeitsspaltes und dem Abstand zwischen den Oberflächen (2) des oberen und des unteren Poliertuches (1) am äußeren Rand (A) des Arbeitsspaltes.
  • Erfindungsgemäß ist die Höhe des Polierspaltes, also der jeweilige Abstand zwischen dem oberen und unteren Poliertuch, am äußeren Rand (A) niedriger als am inneren Rand (B).
  • Die unterschiedlichen Höhen im Polierspalt werden im erfindungsgemäßen Verfahren durch unterschiedliche Dicken des Poliertuches (1) außen (A) und innen (B) des Tuches erzielt und resultieren aus einem entsprechenden Tuchdressing.
    Um die gewünschte Geometrie des Polierspaltes durch das Tuchdressing zu erreichen, beispielsweise durch einen höheren Abtrag der Arbeitsschicht (4) des Poliertuches (1) am inneren Rand (B) als am äußeren Rand (A), wird der obere Polierteller der DSP-Maschine so verformt, das im Arbeitsspalt am inneren Rand (B) mehr Druck beim Dressen entsteht als am äußeren Rand. Der untere Polierteller bleibt beim Dressen bevorzugt unverändert, d.h. er wird nicht in eine bestimmte Richtung verformt. Ebenfalls bevorzugt wird der untere Teller zusätzlich verformt.
  • In diesem Beispiel resultiert ein gedresstes Poliertuch (1), das eine Arbeitsschicht mit einem Dickengradienten aufweist, bei dem die Arbeitsschicht (4) am äußeren Rand (A) dicker ist als am inneren Rand (B), so dass beim Polieren am äußeren Rand (A) durch den im Vergleich zum inneren Rand (B) engeren Polierspalt ein höherer Polierdruck auf den Rand der zu polierenden Scheibe aus Halbleitermaterial wirkt als im Zentrum der Scheibe.
  • Bevorzugt ist die Dicke der Arbeitsschicht (2) am äußeren Rand (A) des Poliertuches (1) nach dem Dressen größer als am inneren Rand (B) des Tuches (2b). Der jeweils gewünschte Dickengradient, also der Unterschied in der Tuchdicke entlang der Strecke AB (2d), und damit die Dicke der Arbeitsschicht (4) vom inneren Rand (B) zum äußeren Rand (A), wird an die jeweiligen Erfordernisse der gleichzeitig beidseitigen Politur mindestens einer Scheibe (5) aus Halbleitermaterial angepasst.
  • Der Dickengradient kann linear und nicht-linear (konvex oder konkav) ausgebildet sein.
  • Bevorzugt wird ein linearer Dickengradient zwischen dem inneren Rand (B) und dem äußeren Rand (A) des Arbeitsspaltes eingestellt (2b).
  • Für das erfindungsgemäße Verfahren zur gleichzeitigen Politur der Vorderseite und der Rückseite mindestens einer Scheibe (5) aus Halbleitermaterial mit harten und wenig kompressiblen Poliertüchern (1) kann der Dickengradient der Arbeitsschicht (4) des oberen Tuches (1) anders sein als beim unteren Tuch (1) (2c), wobei ein V-förmiger Polierspalt beispielsweise zusätzlich durch Verformung eines Poliertellers realisiert werden kann. Aus den jeweiligen Dickengradienten der Arbeitsschichten (4) des oberen und des unteren Poliertuches (1) ergibt sich ein Höhengradient des Polierspaltes.
  • Die gewünschte Geometrie des Polierspaltes kann durch die vier Einzelbeiträge Arbeitsschicht des oberen Poliertuches, Arbeitsschicht des unteren Poliertuches, Verformung des oberen Poliertellers und oder die Verformung des unteren Poliertellers eingestellt werden. Dabei ist sowohl die Anwendung eines Einzelbeitrages als auch die Kombination von mindestens zwei Einzelbeiträgen zur Einstellung der gewünschten Geometrie des Polierspaltes, beispielsweise ein V-förmiger Polierspalt, bevorzugt.
  • Der Betrag des Höhengradienten hängt in erster Linie von der Größe der Polierteller ab. Ausschlaggebend ist dabei die Ringbreite der Poliertücher, d. h. der Abstand zwischen dem inneren und äußeren Rand der Poliertücher. Vorzugsweise beträgt der Unterschied in der Höhe des Polierspaltes zwischen dem inneren und dem äußeren Rand 70 µm bis 360 µm bezogen auf einen Meter Ringbreite der Poliertücher, besonders bevorzugt 110 µm bis 220 µm bezogen auf einen Meter Ringbreite der Poliertücher.
  • Für das erfindungsgemäße Verfahren zur gleichzeitigen Politur der Vorderseite und der Rückseite mindestens einer Scheibe (5) aus Halbleitermaterial mit harten und wenig kompressiblen Poliertüchern (1) mit beispielsweise einer Ringbreite von 0,7 Metern liegt der Höhenunterschied des Polierspaltes zwischen dem inneren und dem äußeren Rand des Poliertuches bevorzugt zwischen 50 und 250 µm, besonders bevorzugt zwischen 80 und 150 µm, wobei sich der Höhenunterschied des Polierspaltes aus der Summe der Differenzen x1 und x2 an dem Rand ergibt, der durch das Dressen im Vergleich zum gegenüberliegenden Rand des Poliertuches (1) dünner ist (2b und 2c).
    Die Kontrolle des Ergebnisses des Dressings bzw. des Tuch-/Tellerprofils erfolgt bevorzugt über Druckmessstreifen sowie Tuchdicken- und Arbeitsspaltmessung gemäß dem Stand der Technik.
  • Mit Hilfe der Druckmessstreifen kann die Druckverteilung, zwischen zwei sich berührenden Oberflächen, farblich dargestellt werden, wenn diese mit einer bestimmten Kraft zusammengedrückt werden. An den unterschiedlichen Farbdichten werden die unterschiedlichen Druckverteilungen sichtbar. Eine höhere Farbdichte zeigt einen Bereich mit höherem Druck, eine geringere Farbdichte zeigt einen Bereich mit niedrigerem Druck an.
  • Mit dem Druckmessstreifen wird die Druckverteilung in radialer Richtung zwischen den zwei Poliertellern einer DSP-Anlage bestimmt. Dazu wird Druckmessstreifen radial auf den
    unteren Polierteller bzw. das untere Poliertuch gelegt. Nachfolgend werden die beiden Tellerhälften so zusammengefahren, dass die wirkende Kraft zwischen den Tellern analog dem Polierprozess ist.
  • Bevorzugt wird für das erfindungsgemäße Verfahren ein Profil des Polierspaltes eingestellt, bei dem während des Polierprozesses außen (am Rand (A) des Poliertuches (1)) etwas mehr Druck auf das Substrat wirkt als innen (am inneren Rand (B)) des Poliertuches (1)).
  • Dieses bevorzugte Druckprofil wird bevorzugt dadurch erreicht, dass die Dicke der Arbeitsschicht (4) mindestens eines der beiden (2c), bevorzugt beider Poliertücher (1) (2b) am inneren Rand (B) etwas geringer ist als am äußeren Rand (A) (nach außen zunehmender Dickengradient der Arbeitsschichtdicke (4) bzw. nach außen abnehmender Höhengradient des Polierspaltes.
  • Beispielsweise kann die Dicke der Arbeitsschichten (4) des oberen und unteren Poliertuches am äußeren Rand (A) nach dem ersten Dressen 820 µm und am inneren Rand (B) 790 µm betragen (2b).
  • Die Dicke der Arbeitsschichten (4) des oberen und des unteren Poliertuches können auch unterschiedliche Dickengradienten aufweisen. Beispielsweise kann die Dicke der Arbeitsschicht (4) des oberen Poliertuches am äußeren Rand (A) nach dem ersten Dressen 820 µm und am inneren Rand (B) 750 µm betragen, und die Dicke der Arbeitsschicht (4) des unteren Poliertuches am äußeren Rand (A) nach dem ersten Dressen 820 µm und am inneren Rand (B) 790 µm betragen.
  • Ebenfalls bevorzugt wird dieses Druckprofil durch eine entsprechend angepasste Form (Geometrie) der Polierteller (8) erzielt. Bei dieser Ausführungsform des erfindungsgemäßen Verfahrens zur gleichzeitigen Politur der Vorderseite und der Rückseite einer Scheibe (5) aus Halbleitermaterial mit harten und wenig kompressiblen Poliertüchern (1) wird die gewünschte Polierspaltgeometrie, beispielsweise ein nach außen abnehmender Höhengradient des Polierspaltes, durch die entsprechende Form des mit jeweils einem Poliertuch (1) belegten oberen und unteren Poliertellers (8) erzielt.
  • Dabei kann die Dicke eines oder beider Poliertücher (1) keinen oder einen zusätzlichen Dickegradienten aufweisen, um beispielsweise das Profil des jeweiligen Poliertellers (8) optimal an die gewünschte Geometrie des Polierspaltes anzupassen oder Eigenschaften (Geometrien) verschiedener Polieranlagen zu kompensieren.
  • Das erfindungsgemäße Verfahren zur gleichzeitigen Politur der Vorderseite und der Rückseite einer Scheibe (5) aus Halbleitermaterial erfolgt bei der Verwendung von geschäumten Poliertüchern bevorzugt bei einer Prozesstemperatur von 10°C - 50°C, besonders bevorzugt bei einer Prozesstemperatur von 15°C - 35°C, ganz besonders bevorzugt bei einer Prozesstemperatur von 18°C - 30°C.
  • Bei der Verwendung von Poliertüchern aus Vliesstoff beträgt die bevorzugte Prozesstemperatur 35°C bis 50°C.
  • Für das erfindungsgemäße Verfahren wird die mindestens eine Scheibe (5) aus Halbleitermaterial in die mindestens eine geeignet dimensionierte Aussparung einer Läuferscheibe (Führungsplatte, carrier plate) gelegt.
  • Die Dicke (Stärke) der verwendeten Läuferscheibe hängt vom jeweiligen doppelseitigen Polierverfahren ab. Wird die mindestens eine Scheibe (5) aus Halbleitermaterial im Überstand poliert, ist die verwendete Läuferscheibe etwas dünner, beispielsweise 2 bis 3 µm, als die nach der doppelseitigen Politur zu erreichende Zieldicke der Scheibe (5) aus Halbleitermaterial.
  • Wird die mindestens eine Scheibe (5) aus Halbleitermaterial im Unterstand poliert, ist die verwendete Läuferscheibe etwas dicker, beispielsweise 2 bis 3 µm, als die nach der doppelseitigen Politur zu erreichende Zieldicke der Scheibe (5) aus Halbleitermaterial.
  • Vorzugsweise ist die Rate des Materialabtrags auf Vorder- und Rückseite der mindestens einen Scheibe (5) aus Halbleitermaterial gleich.
  • Ebenfalls bevorzugt ist ein unterschiedlicher Materialabtrag auf der Vorder- und der Rückseite der wenigstens einen Scheibe (5) aus Halbleitermaterial.
  • Vorzugsweise wird in den zwischen den Arbeitsschichten (2) gebildeten Arbeitsspalt während der Bearbeitung eine Flüssigkeit zugeführt.
  • Bei dieser Flüssigkeit handelt es sich vorzugsweise um eine Poliermittelsuspension.
  • Vorzugsweise enthält die verwendete Poliermittelsuspension Abrasive ausgewählt aus einem oder mehreren Oxiden der Elemente Aluminium, Cer und Silicium.
  • Die Größenverteilung der Abrasivstoff-Teilchen ist vorzugsweise monomodal ausgeprägt.
  • Bei der monomodalen Verteilung der Abrasivstoff-Teilchen beträgt die mittlere Teilchengröße 5 bis 300 nm, besonders bevorzugt 5 bis 50 nm.
  • Der Anteil des Abrasivstoffes in der Poliermittelsuspension beträgt vorzugsweise 0,1 bis 20 Gew.-%, besonders bevorzugt 0,1 bis 3 Gew.-%.
  • Besonders bevorzugt ist die Verwendung von kolloid-disperser Kieselsäure als Poliermittelsuspension.
  • Zum Einsatz können beispielsweise die wässrigen Poliermittel Levasil® 200 von der Fa. Bayer AG sowie Mazin SR330 von der Fa. Dupont Air Products kommen.
  • Die Poliermittelsuspension kann Zusätze wie Natriumcarbonat (Na2CO3), Kaliumcarbonat (K2CO3), Natriumhydroxid (NaOH), Kaliumhydroxid (KOH), Ammoniumhydroxid (NH4OH), Tetramethylammoniumhydroxid (TMAH) enthalten.
  • Die Poliermittelsuspension kann aber einen oder mehrere weitere Zusätze enthalten, beispielsweise oberflächenaktive Additive wie Netzmittel und Tenside, als Schutzkolloide wirkende Stabilisatoren, Konservierungsmittel, Biozide, Alkohole und Komplexbildner.
  • Bei der gleichzeitigen Politur der Vorderseite und der Rückseite mindestens einer Scheibe (5) aus Halbleitermaterial mit harten und wenig kompressiblen Poliertüchern (1) erfolgt vorzugsweise ein Oberflächenabtrag von kleiner oder gleich 15 µm pro Seite, wobei diesbezüglich der Bereich von 5 µm bis 12 µm besonders bevorzugt wird.
  • Bei dem erfindungsgemäßen Verfahren ergibt sich eine längere Nutzbarkeit der Poliertücher (1), da das erfindungsgemäße Verfahren eine sehr genaue Einstellung (Geometrie) des Polierspaltes, also der entsprechenden Tuchdicken zwischen Zentrum und Rand des Poliertellers, ermöglicht.
  • Dadurch ergibt sich eine deutlich erhöhte Wirtschaftlichkeit des erfindungsgemäßen Verfahrens gegenüber DSP-Prozessen gemäß dem Stand der Technik.
  • Scheiben (5) aus Halbleitermaterial, die mit dem erfindungsgemäßen Verfahren poliert werden, weisen eine bessere Geometrie, insbesondere hinsichtlich der globalen und lokalen Ebenheit sowie eines deutlich verringerten Dickenrandabfalls (edge roll off) auf (3).
  • Das zweite und die weiteren Tuchdressings erfolgen erfindungsgemäß so, dass die gewünschte Geometrie des Polierspaltes erhalten bleibt.
  • Für das zweite und die weiteren Tuchdressings werden bevorzugt 5 - 100 µm, besonders bevorzugt 10 - 40 µm von der Arbeitsfläche (2) des Poliertuches (1) abgetragen. Das zweite und die weiteren Tuchdressings erfolgen mit dem gleichen Verfahren wie das erste Tuchdressing.

Claims (9)

  1. Verfahren zum Polieren mindestens einer Scheibe (5) aus Halbleitermaterial mit einer Vorder- und einer Rückseite, umfassend mindestens einen ersten Polierschritt, bei dem die Scheibe (5) aus Halbleitermaterial simultan beidseitig auf der Vorderseite und auf der Rückseite zwischen einem oberen und einem unteren Polierteller (8), die jeweils mit einem Poliertuch (1) mit einer Härte von mindestens 80° Shore A, einer Kompressibilität von weniger als 2,5% und einer Dicke im Bereich von 0,5 bis 1,0 mm belegt sind, poliert wird, und bei dem der Abstand zwischen der oberen und der unteren, mit der zu polierenden Scheibe in Kontakt kommenden Oberfläche (2) der Poliertücher (1) einen Polierspalt bildet, und bei dem sich dieser Polierspalt vom inneren Rand (B) des Poliertuches (1) bis zum äußeren Rand (A) des Poliertuches (1) erstreckt, wobei vor dem Polieren ein erstes Tuchdressing durchgeführt wird, damit beim Polieren die Höhe des Polierspaltes am äußeren Rand (A) niedriger ist als am inneren Rand (B).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Unterschied in der Höhe des Polierspaltes zwischen dem inneren und dem äußeren Rand 70 µm bis 360 µm bezogen auf einen Meter Ringbreite beträgt, wobei die Ringbreite als der radiale Abstand zwischen dem inneren Rand (B) des Poliertuches (1) und dem äußeren Rand (A) des Poliertuches (1) definiert ist.
  3. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Härte des Poliertuches im Bereich von 80° Shore A und 100° Shore A liegt.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Dicke des Poliertuches im Bereich von 0,5 bis 0,8 mm liegt.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das Poliertuch auf den Polierteller aufgeklebt ist.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass der Polierteller zum Aufkleben des Poliertuches auf 40 bis 50°C erwärmt wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass beim ersten Tuchdressing 20 - 100 µm von der Arbeitsschicht (4) des Poliertuches (1) abgetragen werden.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Höhe des Polierspaltes vom inneren Rand (B) zum äußeren Rand (A) linear abnimmt.
  9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass das beidseitige Polieren bei einer Prozesstemperatur von 10°C bis 50°C erfolgt.
DE102013201663.8A 2012-12-04 2013-02-01 Verfahren zum Polieren einer Halbleiterscheibe Active DE102013201663B4 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE102013201663.8A DE102013201663B4 (de) 2012-12-04 2013-02-01 Verfahren zum Polieren einer Halbleiterscheibe
KR1020130141457A KR101627897B1 (ko) 2012-12-04 2013-11-20 반도체 웨이퍼 연마 방법
SG2013087671A SG2013087671A (en) 2012-12-04 2013-11-26 Method for polishing a semiconductor wafer
US14/093,082 US10189142B2 (en) 2012-12-04 2013-11-29 Method for polishing a semiconductor wafer
CN201310632384.4A CN103846780B (zh) 2012-12-04 2013-12-02 抛光半导体晶片的方法
JP2013250042A JP5995825B2 (ja) 2012-12-04 2013-12-03 少なくとも1つのウエハを研磨する方法
TW102144375A TWI553720B (zh) 2012-12-04 2013-12-04 拋光半導體晶圓的方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012222211.1 2012-12-04
DE102012222211 2012-12-04
DE102013201663.8A DE102013201663B4 (de) 2012-12-04 2013-02-01 Verfahren zum Polieren einer Halbleiterscheibe

Publications (2)

Publication Number Publication Date
DE102013201663A1 DE102013201663A1 (de) 2014-06-05
DE102013201663B4 true DE102013201663B4 (de) 2020-04-23

Family

ID=50726178

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013201663.8A Active DE102013201663B4 (de) 2012-12-04 2013-02-01 Verfahren zum Polieren einer Halbleiterscheibe

Country Status (7)

Country Link
US (1) US10189142B2 (de)
JP (1) JP5995825B2 (de)
KR (1) KR101627897B1 (de)
CN (1) CN103846780B (de)
DE (1) DE102013201663B4 (de)
SG (1) SG2013087671A (de)
TW (1) TWI553720B (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6399393B2 (ja) * 2014-09-26 2018-10-03 富士紡ホールディングス株式会社 研磨パッド
US9682461B2 (en) 2014-10-03 2017-06-20 Showroom Polishing Systems Llc. Sloped polishing pad with hybrid cloth and foam surface
JP6330735B2 (ja) * 2015-06-11 2018-05-30 信越半導体株式会社 ウェーハの両面研磨方法
DE102015224933A1 (de) 2015-12-11 2017-06-14 Siltronic Ag Monokristalline Halbleiterscheibe und Verfahren zur Herstellung einer Halbleiterscheibe
US10600634B2 (en) 2015-12-21 2020-03-24 Globalwafers Co., Ltd. Semiconductor substrate polishing methods with dynamic control
DE102016102223A1 (de) * 2016-02-09 2017-08-10 Lapmaster Wolters Gmbh Doppel- oder Einseiten-Bearbeitungsmaschine und Verfahren zum Betreiben einer Doppel- oder Einseiten-Bearbeitungsmaschine
JP6566112B2 (ja) * 2016-02-16 2019-08-28 信越半導体株式会社 両面研磨方法及び両面研磨装置
DE102016222063A1 (de) * 2016-11-10 2018-05-17 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
US11397139B2 (en) * 2017-02-27 2022-07-26 Leco Corporation Metallographic grinder and components thereof
DE102017217490A1 (de) 2017-09-29 2019-04-04 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102018202059A1 (de) 2018-02-09 2019-08-14 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
US11081359B2 (en) 2018-09-10 2021-08-03 Globalwafers Co., Ltd. Methods for polishing semiconductor substrates that adjust for pad-to-pad variance
DE102018216304A1 (de) 2018-09-25 2020-03-26 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
US20200171623A1 (en) * 2018-11-30 2020-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer backside cleaning apparatus and method of cleaning wafer backside
JP2020171996A (ja) * 2019-04-11 2020-10-22 信越半導体株式会社 両面研磨方法
JP2021074831A (ja) * 2019-11-11 2021-05-20 信越化学工業株式会社 結晶材料の研磨方法及びファラデー回転子の製造方法
JP7513397B2 (ja) * 2020-01-10 2024-07-09 ニッタ・デュポン株式会社 研磨パッド
CN112872921B (zh) * 2021-03-17 2022-08-23 天津中环领先材料技术有限公司 一种提高晶圆片边缘平坦度的抛光方法
CN113334243B (zh) * 2021-06-03 2023-03-31 万华化学集团电子材料有限公司 化学机械抛光垫、制备方法及其应用
EP4212280A1 (de) 2022-01-12 2023-07-19 Siltronic AG Verfahren zum aufbringen eines poliertuchs an einen polierteller
CN116460667B (zh) * 2022-12-30 2023-11-07 北京创思工贸有限公司 氟化钙光学零件的加工方法

Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3691694A (en) 1970-11-02 1972-09-19 Ibm Wafer polishing machine
EP0208315B1 (de) 1985-07-12 1990-09-26 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH Verfahren zum beidseitigen abtragenden Bearbeiten von scheibenförmigen Werkstücken, insbesondere Halbleiterscheiben
US5510175A (en) 1993-06-30 1996-04-23 Chiyoda Co., Ltd. Polishing cloth
US5958794A (en) 1995-09-22 1999-09-28 Minnesota Mining And Manufacturing Company Method of modifying an exposed surface of a semiconductor wafer
US6116997A (en) 1998-04-23 2000-09-12 Hakomori; Shunji Single side work polishing apparatus
DE10007390A1 (de) 1999-03-13 2000-10-12 Wolters Peter Werkzeugmasch Zweischeiben-Poliermaschine, insbesondere zur Bearbeitung von Halbleiterwafern
DE10004578C1 (de) 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
JP2002166357A (ja) 2000-11-28 2002-06-11 Super Silicon Kenkyusho:Kk ウェーハ研磨加工方法
US20030224604A1 (en) 2002-05-31 2003-12-04 Intel Corporation Sacrificial polishing substrate for improved film thickness uniformity and planarity
US6682405B2 (en) 2001-03-15 2004-01-27 Oki Electric Industry Co., Ltd. Polishing apparatus having a dresser and dresser adjusting method
US20050227590A1 (en) 2004-04-09 2005-10-13 Chien-Min Sung Fixed abrasive tools and associated methods
EP1852899A1 (de) 2005-02-22 2007-11-07 Shin-Etsu Handotai Company Limited Verfahren zur herstellung eines halbleiterwafers und verfahren zur spiegelabkantung eines halbleiterwafers
US7364495B2 (en) 2002-03-28 2008-04-29 Etsu Handotai Co., Ltd. Wafer double-side polishing apparatus and double-side polishing method
US20080102741A1 (en) 2004-05-05 2008-05-01 Iv Technologies Co., Ltd. Single-layer polishing pad
DE102007056628A1 (de) 2007-03-19 2008-09-25 Siltronic Ag Verfahren zum gleichzeitigen Schleifen mehrerer Halbleiterscheiben
DE102008056276A1 (de) 2008-11-06 2010-05-12 Peter Wolters Gmbh Verfahren zur Regelung des Arbeitsspalts einer Doppelseitenbearbeitungsmaschine
EP2266757A1 (de) 1999-04-13 2010-12-29 innoPad, Inc. Polierkissen zum chemisch-mechanischen Polieren von Substraten in Gegenwart von Schleifpartikeln enthaltende Aufschlämmung
EP2345505A2 (de) 2010-01-13 2011-07-20 SUMCO Corporation Verfahren zum Abrichten eines Polierpads
DE102010010885A1 (de) 2010-03-10 2011-09-15 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
DE102010024040A1 (de) 2010-06-16 2011-12-22 Siltronic Ag Verfahren zur Politur einer Halbleiterscheibe
US20120028547A1 (en) 2009-05-08 2012-02-02 Sumco Corporation Semiconductor wafer polishing method and polishing pad shaping jig

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2982635B2 (ja) * 1994-12-20 1999-11-29 株式会社東京精密 ウエハ研磨方法及び装置
US5779526A (en) * 1996-02-27 1998-07-14 Gill; Gerald L. Pad conditioner
US6093085A (en) 1998-09-08 2000-07-25 Advanced Micro Devices, Inc. Apparatuses and methods for polishing semiconductor wafers
DE10023002B4 (de) * 2000-05-11 2006-10-26 Siltronic Ag Satz von Läuferscheiben sowie dessen Verwendung
JP3791302B2 (ja) 2000-05-31 2006-06-28 株式会社Sumco 両面研磨装置を用いた半導体ウェーハの研磨方法
US6758939B2 (en) 2001-08-31 2004-07-06 Speedfam-Ipec Corporation Laminated wear ring
US7086932B2 (en) * 2004-05-11 2006-08-08 Freudenberg Nonwovens Polishing pad
US7101275B2 (en) * 2003-09-26 2006-09-05 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Resilient polishing pad for chemical mechanical polishing
WO2006106790A1 (ja) * 2005-04-01 2006-10-12 Nikon Corporation 研磨装置、この研磨装置を用いた半導体デバイス製造方法、及びこの半導体デバイス製造方法により製造された半導体デバイス
JP5197914B2 (ja) * 2005-06-10 2013-05-15 ニッタ・ハース株式会社 研磨パッド
JP4937538B2 (ja) 2005-07-13 2012-05-23 ニッタ・ハース株式会社 研磨布固定用の両面粘着テープおよびこれを備えた研磨布
DE602006000423T2 (de) 2006-03-31 2008-05-21 S.O.I.Tec. Silicon On Insulator Technologies S.A. Verfahren zur Herstellung eines Verbundmaterials und Verfahren zur Auswahl eines Wafers
DE102006037490B4 (de) * 2006-08-10 2011-04-07 Peter Wolters Gmbh Doppelseiten-Bearbeitungsmaschine
DE102006044367B4 (de) 2006-09-20 2011-07-14 Siltronic AG, 81737 Verfahren zum Polieren einer Halbleiterscheibe und eine nach dem Verfahren herstellbare polierte Halbleiterscheibe
US20080293343A1 (en) * 2007-05-22 2008-11-27 Yuchun Wang Pad with shallow cells for electrochemical mechanical processing
CN100561677C (zh) 2007-07-30 2009-11-18 中芯国际集成电路制造(上海)有限公司 晶圆表面平坦化的方法
JP5245319B2 (ja) * 2007-08-09 2013-07-24 富士通株式会社 研磨装置及び研磨方法、基板及び電子機器の製造方法
DE102009024125B4 (de) * 2009-06-06 2023-07-27 Lapmaster Wolters Gmbh Verfahren zum Bearbeiten von flachen Werkstücken
JP5056961B2 (ja) * 2010-02-01 2012-10-24 旭硝子株式会社 磁気記録媒体用ガラス基板及びその製造方法
JP5454180B2 (ja) * 2010-02-02 2014-03-26 旭硝子株式会社 磁気記録媒体用ガラス基板の製造方法及び磁気記録媒体用ガラス基板
JP5659813B2 (ja) 2011-01-19 2015-01-28 旭硝子株式会社 磁気記録媒体用ガラス基板及びその製造方法
DE102011003006B4 (de) * 2011-01-21 2013-02-07 Siltronic Ag Verfahren zur Bereitstellung jeweils einer ebenen Arbeitsschicht auf jeder der zwei Arbeitsscheiben einer Doppelseiten-Bearbeitungsvorrichtung
DE102013202488B4 (de) * 2013-02-15 2015-01-22 Siltronic Ag Verfahren zum Abrichten von Poliertüchern zur gleichzeitig beidseitigen Politur von Halbleiterscheiben
DE102013206613B4 (de) * 2013-04-12 2018-03-08 Siltronic Ag Verfahren zum Polieren von Halbleiterscheiben mittels gleichzeitiger beidseitiger Politur

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3691694A (en) 1970-11-02 1972-09-19 Ibm Wafer polishing machine
EP0208315B1 (de) 1985-07-12 1990-09-26 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH Verfahren zum beidseitigen abtragenden Bearbeiten von scheibenförmigen Werkstücken, insbesondere Halbleiterscheiben
US5510175A (en) 1993-06-30 1996-04-23 Chiyoda Co., Ltd. Polishing cloth
US5958794A (en) 1995-09-22 1999-09-28 Minnesota Mining And Manufacturing Company Method of modifying an exposed surface of a semiconductor wafer
US6116997A (en) 1998-04-23 2000-09-12 Hakomori; Shunji Single side work polishing apparatus
DE10007390A1 (de) 1999-03-13 2000-10-12 Wolters Peter Werkzeugmasch Zweischeiben-Poliermaschine, insbesondere zur Bearbeitung von Halbleiterwafern
EP2266757A1 (de) 1999-04-13 2010-12-29 innoPad, Inc. Polierkissen zum chemisch-mechanischen Polieren von Substraten in Gegenwart von Schleifpartikeln enthaltende Aufschlämmung
DE10004578C1 (de) 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
JP2002166357A (ja) 2000-11-28 2002-06-11 Super Silicon Kenkyusho:Kk ウェーハ研磨加工方法
US6682405B2 (en) 2001-03-15 2004-01-27 Oki Electric Industry Co., Ltd. Polishing apparatus having a dresser and dresser adjusting method
US7364495B2 (en) 2002-03-28 2008-04-29 Etsu Handotai Co., Ltd. Wafer double-side polishing apparatus and double-side polishing method
US20030224604A1 (en) 2002-05-31 2003-12-04 Intel Corporation Sacrificial polishing substrate for improved film thickness uniformity and planarity
US20050227590A1 (en) 2004-04-09 2005-10-13 Chien-Min Sung Fixed abrasive tools and associated methods
US20080102741A1 (en) 2004-05-05 2008-05-01 Iv Technologies Co., Ltd. Single-layer polishing pad
EP1852899A1 (de) 2005-02-22 2007-11-07 Shin-Etsu Handotai Company Limited Verfahren zur herstellung eines halbleiterwafers und verfahren zur spiegelabkantung eines halbleiterwafers
DE102007056628A1 (de) 2007-03-19 2008-09-25 Siltronic Ag Verfahren zum gleichzeitigen Schleifen mehrerer Halbleiterscheiben
DE102008056276A1 (de) 2008-11-06 2010-05-12 Peter Wolters Gmbh Verfahren zur Regelung des Arbeitsspalts einer Doppelseitenbearbeitungsmaschine
US20120028547A1 (en) 2009-05-08 2012-02-02 Sumco Corporation Semiconductor wafer polishing method and polishing pad shaping jig
EP2345505A2 (de) 2010-01-13 2011-07-20 SUMCO Corporation Verfahren zum Abrichten eines Polierpads
DE102010010885A1 (de) 2010-03-10 2011-09-15 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
DE102010024040A1 (de) 2010-06-16 2011-12-22 Siltronic Ag Verfahren zur Politur einer Halbleiterscheibe

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Xin, Y.B. 1998, Modeling of Pad-wafer contact pressure distribution in chemical mechanical polishing, International Journal for Manufacturing Science and Technology, v.1, n.2, pp.20-34

Also Published As

Publication number Publication date
US20140206261A1 (en) 2014-07-24
KR101627897B1 (ko) 2016-06-07
SG2013087671A (en) 2014-07-30
DE102013201663A1 (de) 2014-06-05
TW201423857A (zh) 2014-06-16
CN103846780A (zh) 2014-06-11
JP2014110433A (ja) 2014-06-12
US10189142B2 (en) 2019-01-29
TWI553720B (zh) 2016-10-11
JP5995825B2 (ja) 2016-09-21
CN103846780B (zh) 2017-08-08
KR20140071896A (ko) 2014-06-12

Similar Documents

Publication Publication Date Title
DE102013201663B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102009051007B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102009030292B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE10142400B4 (de) Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
DE102008053610B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102010013520B4 (de) Verfahren zur beidseitigen Politur einer Halbleiterscheibe
DE102009030294B4 (de) Verfahren zur Politur der Kante einer Halbleiterscheibe
DE102010005904B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102009025243B4 (de) Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe aus Silicium
DE102006032455A1 (de) Verfahren zum gleichzeitigen beidseitigen Schleifen mehrerer Halbleiterscheiben sowie Halbleierscheibe mit hervorragender Ebenheit
DE102009052744B4 (de) Verfahren zur Politur einer Halbleiterscheibe
DE102011082777A1 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102013204839A1 (de) Verfahren zum Polieren einer Scheibe aus Halbleitermaterial
DE102009030295A1 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102009030297B3 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102014220888B4 (de) Vorrichtung und Verfahren zum doppelseitigen Polieren von scheibenförmigen Werkstücken
WO2011157493A1 (de) Verfahren zur politur einer halbleiterscheibe
DE102010013519B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102018202059A1 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102009025242A1 (de) Verfahren zum beidseitigen chemischen Schleifen einer Halbleiterscheibe
DE102010010885B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102012214998B4 (de) Verfahren zum beidseitigen Bearbeiten einer Halbleiterscheibe
DE102013210057A1 (de) Verfahren zur Politur der Kante einer Halbleiterscheibe
DE10009656B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102006062872B4 (de) Verfahren zum gleichzeitigen beidseitigen Schleifen mehrerer Halbleiterscheiben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final