Nothing Special   »   [go: up one dir, main page]

JP5995825B2 - 少なくとも1つのウエハを研磨する方法 - Google Patents

少なくとも1つのウエハを研磨する方法 Download PDF

Info

Publication number
JP5995825B2
JP5995825B2 JP2013250042A JP2013250042A JP5995825B2 JP 5995825 B2 JP5995825 B2 JP 5995825B2 JP 2013250042 A JP2013250042 A JP 2013250042A JP 2013250042 A JP2013250042 A JP 2013250042A JP 5995825 B2 JP5995825 B2 JP 5995825B2
Authority
JP
Japan
Prior art keywords
polishing
pad
polishing pad
wafer
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013250042A
Other languages
English (en)
Other versions
JP2014110433A (ja
Inventor
クラウス・レトガー
アレクサンダー・ハイルマイアー
レスツェク・ミスツル
誠 田畑
誠 田畑
ブラディミール・ドゥツシュケ
トルステン・オルブリヒ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2014110433A publication Critical patent/JP2014110433A/ja
Application granted granted Critical
Publication of JP5995825B2 publication Critical patent/JP5995825B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/11Lapping tools
    • B24B37/20Lapping pads for working plane surfaces
    • B24B37/24Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding-Machine Dressing And Accessory Apparatuses (AREA)

Description

本発明は、半導体材料からなる少なくとも1つのウエハ(半導体ウエハ)を研磨する方法に関し、この方法は、圧縮率が低く薄い研磨パッドを用いて両面を同時に研磨する少なくとも1つのステップを含む。
最小構造長さが22nm以下、すなわちITRS(「国際半導体技術ロードマップ(International Technology Roadmap for Semiconductors)」)によるデザインルールが22nm以下である構成部品のような要求が特に厳しい構成部品のための基板としての、半導体材料からなるウエハ(半導体ウエハ)は、特に平坦でなければならない。
先行技術では、半導体材料の単結晶から切出されたウエハは、さまざまな加工工程
‐機械的ウエハ処理(ラッピング、研削)、
‐化学的ウエハ処理(アルカリまたは酸エッチング)、
‐化学的機械的ウエハ処理:片面研磨(SSP(single-side polishing))、両面研磨(DSP(double-side polishing))、軟質研磨パッドを用いる片面ヘイズフリーまたは鏡面研磨(化学的機械的研磨(chemical mechanical polishing)、CMP)
において、研磨される。
半導体ウエハの機械的処理の役割は、主として半導体ウエハ全体を平坦にすることであり、さらには半導体ウエハの厚みの較正であり、また、先の切離し工程で生じた、結晶が損傷した表面層および処理跡(切断溝、切り目のしるし)を取除くことである。
エッチングの場合、汚染物質および/または自然酸化物を、半導体ウエハの面から化学的に除去する。半導体ウエハの面の最終的な平滑化は、化学的機械的研磨を用いて最後に行なわれる。
片面研磨(SSP)の場合、処理中は、半導体ウエハの裏面を、支持プレートの上で、蝋を利用して、真空によって、または接着を利用して保持した状態で、他方の面を研磨する。
好適な片面研磨機は、たとえば文献US6,116,997Aに開示されている。
従来の両面研磨(DSP)の場合、薄いキャリアプレートの、適切な大きさになるように形成された切欠きに、半導体ウエハを、緩く挿入し、各々が研磨パッドで覆われた上側の研磨プレートと下側の研磨プレートとの間で「浮動自在」の状態にして、表面と裏面を同時に研磨する。
この研磨方法は、通常はシリカゾルベースの研磨剤のスラリーを供給することによって行なわれる。DSPの場合、半導体ウエハの表面および裏面を同時に研磨する。
好適な両面研磨機は、たとえば出願DE10007390A1に開示されている。
対応するDSP法は、たとえば特許明細書US3,691,694に記載されている。
特許明細書EP208315B1に記載のDSPの実施の形態では、適切な大きさになるように形成された切欠きを有し金属またはプラスチックからなるキャリアプレートにある、半導体ウエハを、研磨機とプロセスパラメータとによって予め定められた経路に研磨剤がある状態で、研磨パッドで覆われた回転する2枚の研磨プレートの間で動かすことにより、研磨する(この文献では「キャリアプレート」という用語が使用されている)。
通常、DSPは、たとえば文献DE10004578C1に記載されているように、均質で多孔性のポリマー発泡体からなる研磨パッドを用いて行なわれる。
実施する研磨プロセスに応じて、および、半導体ウエハの片面または両面それぞれからの所望の材料除去に応じて、各々が固有の性質を有する、異なる研磨パッドを用いてもよい。
研磨パッドは、熱可塑性または熱硬化性のポリマーからなるものであってもよい。発泡研磨パッド(発泡パッド)と呼ばれる、これら研磨パッドの材料として、たとえばポリウレタン、ポリカーボネート、ポリアミド、ポリアクリレート、ポリエステル等、多様な材料が考えられる。ポリマーから作られた研磨パッドは、たとえばUS2008/0102741A1に開示されている。
しかしながら、研磨パッドは、ポリマーを含浸させた発泡プレートまたはフェルトもしくは繊維質基材(不織パッド)からなるものであってもよい。このようなパッドはたとえばUS5,510,175Aに記載されている。
原理的には、たとえば、表面に固定砥粒が含まれていない研磨パッドと、固定砥粒を含む研磨パッドを、区別することは可能である。後者の研磨パッドは、固定砥粒パッド(FA(fixed abrasive)パッド)と呼ばれている。
固定砥粒を含まない研磨パッドは、たとえば欧州特許出願EP2266757A1に開示されている。
固定砥粒を含む研磨パッドは、たとえば出願US2005/0227590A1に開示されている。米国特許5,958,794は、固定砥粒を含むパッドを用いて半導体材料からなる基板の面を処理する方法を教示している。
研磨パッドをさらに区別する特徴は、たとえばそれぞれの研磨パッドの硬度である。より硬質の研磨パッドは、より軟質の研磨パッドよりも、圧縮性が低いが、遊離粒子をパッドの中に押込むことができないので、研磨中に半導体ウエハの研磨面に損傷が生じ得るという欠点がある。
たとえば、研磨パッド面の幾何学的形状が変化した場合、または、研磨パッドの面の上に取込まれた固形物が多すぎる場合(グレージング)、半導体ウエハの研磨に用いる研磨パッドの調節(回復)が必要になる。固形物が取込まれると、その結果として、研磨パッドの特性に永続的な変化が生じるので、第1に、固有の研磨除去率に悪影響が生じ、第2に、研磨による除去が不均一になる可能性がある。
先行技術において知られている両面研磨法の欠点は、一般的に、除去される材料の量が、半導体材料からなるウエハのエッジ領域において、ウエハの他の領域よりも多く(エッジロールオフ、ERO(edge roll-off))、そのためにエッジの幾何学的形状に不良が生じることである。
エッジロールオフの酷さは、特に、ウエハが研磨パッドの中にどの程度まで沈みそれによってエッジが丸くなるかで、決まる。先行技術は、研磨プロセス中のエッジロールオフを減じるまたは回避するためのさまざまな対応策を説明している。
Xinは、より硬質の研磨パッドを使用することによるシリコンウエハの平坦度の改善について報告している(Xin, Y.B. 1998, Modeling of Pad-wafer contact pressure distribution in chemical mechanical polishing, International Journal for Manufacturing Science and Technology, v.1, n.2, pp.20-34)。この研究は、半導体材料からなるウエハのエッジ領域に対する圧力が、非常に軟質のパッドの場合、非常に硬質のパッドの場合の約1.5倍であることを示している。
文献EP2345505A2は、研磨パッドの面形状を、半導体ウエハが研磨プロセス後に所望の面形状を有するように、対応するドレッシングを行なうことによって調節することを、教示している。
米国特許US7,364,495B2は、半導体ウエハの表面と裏面を同時に研磨するための装置および方法を教示しており、研磨中に研磨プレートの幾何学的形状をわずかに変える(μmの範囲)ことによって、半導体ウエハの所望の面形状を得ている。US7,364,495B2によると、研磨プレートの幾何学的形状は、たとえば、研磨プレートの温度を変化させ、機械的にも対応する圧力ユニットを利用することによって、得ることができる。
出願US2003/0224604A1に記載のエッジロールオフを回避する方法では、研磨中、半導体ウエハを囲む犠牲リングを用いることによって、半導体ウエハの周囲を拡大することにより、ウエハのエッジ領域を、除去される材料が増加しないよう保護する。この場合、シリコンまたはセラミックから作られたこのリングは、研磨する半導体ウエハの厚みを有する。
上記公開されている特許出願US2003/0224604A1に記載の方法の欠点は、特に、半導体ウエハのエッジが、研磨プロセス中に発生する力によって、周囲にあるリングから損傷を受ける可能性がある点である。
欧州特許出願EP1852899A1に記載のエッジロールオフを回避する方法では、半導体ウエハの両面研磨後に、半導体ウエハの片面または両面を、エッジ研磨を実行する前に、樹脂膜で保護する。この保護膜はその後、ここでもまたたとえば水性アルカリ溶液を用いて除去される。
半導体ウエハの研磨中のエッジロールオフを回避するための他の方法は、特定の研磨パッドの使用および/または研磨パッドのドレッシングに向けられている。
例として、上記公開されている欧州特許出願EP2345505A2には、研磨パッドのドレッシング方法が記載されており、この方法では、研磨プレート上の研磨パッドの輪郭を測定し、半導体ウエハの所望の面特性を得るための研磨パラメータを、この測定に基づいて選択する。加えて、測定された研磨パッドの表面を、対応するドレッシングプロセスによって修正することもできる。
米国特許US6,682,405B2は、先行技術とは逆に、研磨パッドの面と接触する面を研磨パッド面に対して傾斜させた環状のツールを用いて、研磨パッドをドレッシングする方法を教示している。結果として、研磨パッドのドレッシング中、一定の圧力が得られる。
公開されているドイツ特許出願DE102008056276A1は、両面研磨機の加工ギャップを規制する方法を教示している。その中に、研磨する基板が位置する、加工ギャップは、各々が研磨パッド(加工面)で覆われた上側の研磨プレートと下側の研磨プレートによって形成される。少なくとも1つの研磨プレートを、調整装置によって、加工ギャップの形状が変化し加工面同士が最大の平行性を有するように、変形してもよい。加工ギャップの幾何学的形状の規制によって、確実に、材料をできるだけ均一に除去することを、意図している。
さらに、DE102008056276A1は、加工ギャップを、たとえば、研磨プレートの一方または双方に特定の凹部または凸部が得られるようにして、規制することを開示しており、この場合、加工ギャップの一方側の高さを他方側の高さと異ならせることができる。
公開されている特許出願DE102008056276A1において教示されている、両面研磨機の加工ギャップの規制方法は、常時利用できるとは限らない、対応する技術的装置を前提としている。さらに、エッジロールオフは、研磨プレート同士が完全に平行であっても、常に回避できるとは限らない。なぜなら、上記エッジロールオフは、研磨プレート同士の平行性の影響だけを受ける訳ではないからである。
US6,116,997A DE10007390A1 US3,691,694 EP208315B1 DE10004578C1 US2008/0102741A1 US5,510,175A EP2266757A1 US2005/0227590A1 US5,958,794 EP2345505A2 US7,364,495B2 US2003/0224604A1 EP1852899A1 US6,682,405B2 DE102008056276A1
Xin, Y.B. 1998, Modeling of Pad-wafer contact pressure distribution in chemical mechanical polishing, International Journal for Manufacturing Science and Technology, v.1, n.2, pp.20-34
上述の先行技術から出発して、本発明の目的は、両面研磨機の特定の技術的前提条件なしで採用できることに加えてエッジロールオフを防止する、同時両面研磨のための、改善された方法を、提供することである。
本発明の上記目的は以下の方法によって達成される。すなわち、半導体材料からなり表面と裏面とを有する少なくとも1つのウエハ(5)を研磨する方法であって、少なくとも1つの第1の研磨ステップを含み、このステップにより、半導体材料からなるウエハ(5)は、あるプロセス温度で、上記表面および裏面が同時に、上側の研磨プレート(8)と下側の研磨プレート(8)との間で研磨され、上側の研磨プレートおよび下側の研磨プレートは各々、圧縮率が低い硬質の研磨パッド(1)で覆われ、研磨パッド(1)の、研磨する基板と接触する上側の面(2)と下側の面(2)との間の距離が、研磨ギャップを形成し、この研磨ギャップは、研磨パッド(1)の内側のエッジ(B)から研磨パッド(1)の外側のエッジ(A)にわたっており、このパッドの面(2)は、第1のドレッシングにより、研磨ギャップの、内側のエッジ(B)における高さが外側のエッジ(A)における高さと異なるように、処理される。
上記目的を達成するために使用される、本発明に従う方法を、以下で詳細に説明する。記載されている実施の形態は、この方法の範囲をこれら実施の形態に限定せずに説明するのに役立つ。
半導体材料からなる少なくとも1つのウエハを同時に両面研磨するための、本発明に従う方法を用いて、圧縮率が低い硬質研磨パッドを、研磨パッドの適切な厚さプロファイルによって実現される加工ギャップの特定の形状と組合わせることによって、エッジが丸くなることを大幅に減じることができる、または回避さえすることができる。
半導体材料からなるウエハのエッジに対する、軟質で圧縮性のある研磨パッドの硬度および圧縮率の影響を示す。 半導体材料からなるウエハのエッジに対する、本発明に従うより硬質でより圧縮率が低い研磨パッドの硬度および圧縮率の影響を示す。 第1のドレッシング前の、上側の研磨パッドおよび下側の研磨パッドのパッド厚さプロファイルを示す。 ドレッシング後の、上側の研磨パッドおよび下側の研磨パッドのパッド厚さプロファイルを示す。 異なるドレッシングが施された上側の研磨パッドおよび下側の研磨パッドのパッド厚さプロファイルを示す。 リング状の研磨パッド(1)の平面図ならびにポイント(A)(エッジ)およびポイント(B)(中心)の位置を示す。 圧縮率が低い硬質研磨パッドを用いて研磨されたシリコンウエハの厚さプロファイルを示し、この場合の両面研磨は平行平面研磨ギャップ内で行なわれた。 圧縮率が低い硬質研磨パッドを用いて研磨されたシリコンウエハの厚さプロファイルを示し、この場合の両面研磨は、本発明に従いV字型の研磨ギャップ内で行なわれたものであり、この研磨ギャップは、外側領域の方が内側領域よりも狭い。
図1は、半導体材料からなるウエハのエッジに対する、研磨パッドの硬度および圧縮率の影響を示す。
図1a:研磨プレート(8)上に接着によって結合された軟質で圧縮性のあるパッド(1)の場合、ウエハ(5)は研磨パッド(1)の加工面(2)の中にある程度沈む。結果として、ウエハ(5)のエッジ領域では、ウエハ(5)の他の領域に比べて、より大きな力がウエハ(5)に加わり、研磨中に除去される材料が多くなることによって、エッジが丸くなる。
図1b:本発明に従う、研磨プレート(8)上に接着によって結合された、より硬質でより圧縮率が低い研磨パッド(1)を用いて、半導体材料からなるウエハ(5)の表面と裏面を同時に研磨する方法の場合、ウエハ(5)は研磨パッド(1)の加工面(2)の中に沈まない。
図2は、ドレッシング前およびドレッシング後の上側および下側の研磨パッド(1)のパッド厚さプロファイルを示す。
図2a:第1のドレッシング前、各研磨パッド(1)は、表面(加工面)(2)と裏面(3)が平行平面であり加工層(4)の厚みがたとえば800〜900μmであることによって特徴付けられる。
図2b:ドレッシング後、パッド(1)の外側のエッジ(A)における加工層(4)の厚みはたとえば820μmであるのに対し、内側のエッジ(B)における加工層(4)の厚みはたとえば790μmである。その結果、V字形の加工ギャップまたは研磨ギャップが生じる。
図2c:この例では上側の研磨パッド(1)と下側の研磨パッド(1)に対して異なるドレッシングが施されている。上側の研磨パッド(1)の加工層(4)は、外側のエッジ(A)における厚み(820μm)の方が内側のエッジ(B)における厚み(750μm)よりも大きいのに対し、下側の研磨パッド(1)の加工層(4)は、外側のエッジ(A)における厚みと内側のエッジ(B)における厚みが同じ(この例では850μm)である。加えて、下側の研磨プレート(図示せず)は、たとえば、V字形の研磨ギャップがより明らかになるように変形される。
図2dは、リング状の研磨パッド(1)の平面図ならびにポイント(A)(エッジ)およびポイント(B)(中心)の位置を示す。(A)と(B)を結ぶ部分は、図2aおよび図2bに示されるパッド面のプロファイルに対応する。
図3は、半導体材料からなり直径が300mmである研磨後のウエハの、2つの異なる厚さプロファイル(面の幾何学的形状)を、研磨ギャップの形状の関数として示す。研磨後の半導体ウエハの、一方の面から他方の面までの全体的な厚さプロファイルがグラフで示される。好ましいウエハは、エッジの方が内側領域よりも厚いため、凹状である。
GBIR(Global Flatness Back Ideal Range (GBIR))は、最大厚さと最小厚さの差であり、GBIRはできる限り小さいことが望ましい。SFQR(Site Flatness Front Least Squares Site Range)は、たとえば各々の大きさが26×8mmの小さなサイト内における、半導体ウエハの表側の面を基準面としたときの、半導体ウエハの厚みの変化を説明する。結果として、SFQRはかなり局所的な厚み変化、たとえばエッジロールオフを説明する。
図3aは、圧縮率が低い硬質研磨パッドを用いて研磨されたシリコンウエハの厚さプロファイルを示し、この場合の両面研磨は平行平面研磨ギャップ内で行なわれた。その結果、SFQR値(26×8 EE 2mm)が非常に悪く50nmであるポット形状の半導体ウエハとなった。
図3bは、圧縮率が低い硬質研磨パッドを用いて研磨されたシリコンウエハの厚さプロファイルを示し、この場合の両面研磨は、本発明に従いV字型の研磨ギャップ内で行なわれたものであり、この研磨ギャップは、外側領域の方が内側領域よりも狭い。その結果得られた好都合な半導体ウエハ形状は、GBIRが小さく0.2μm未満であり、SFQR値(26×8 EE 22mm)が小さく16nmであり、エッジロールオフが小さいことによって、特徴付けられる。
本発明は、半導体材料からなる少なくとも1つのウエハ(半導体ウエハ)の表面と裏面を同時に研磨すること(DSP)に関する。この半導体材料は、たとえばガリウムヒ素等の化合物半導体、または、主としてシリコンであるがゲルマニウムの場合もある元素半導体、そうでなければその層構造である。
半導体材料からなる少なくとも1つのウエハの表面と裏面を同時に研磨するための研磨パッドは、先行技術によるリング状であり、研磨機機構のために円形に切抜かれた部分が研磨パッド面の中心にある(図2c)。
パッド硬度が高くパッド圧縮率が低い研磨パッドを用いて半導体ウエハの表面と裏面を同時に研磨するための、本発明に従う方法は、すべてのウエハ直径に適している。
半導体材料からなる少なくとも1つのウエハの面に対する、さらに他の研磨ステップまたはその他の処理のためのプロセスについては、本発明に従う方法の次に説明する。
半導体材料からなるウエハの表面と裏面を同時に研磨(DSP)している間、一般的にはウエハのエッジに望ましくない丸みが生じる(エッジロールオフ、ERO)。この丸みは、エッジの幾何学的形状の悪化につながるものであり、特に、ウエハが、研磨中に、上側の研磨パッド、下側の研磨パッドまたは両側の研磨パッドの中にどの程度沈んだかによって決まる。半導体材料からなるウエハが研磨パッドの中に沈むと、結果として、エッジに作用する、材料を除去する力は、表面の残りの部分に作用する、材料を除去する力よりも大きくなる。
研磨中の、半導体材料からなるウエハ(5)の研磨パッド(1)の中への沈降を、最小にするまたは完全になくすためには、研磨パッド(1)として、パッド硬度が高く(硬質研磨パッド)パッド圧縮率が低いパッドを、本発明に従う、半導体材料からなる少なくとも1つのウエハ(5)の表面と裏面を同時に研磨する方法に、用いる(図1b)。
本発明に関して、硬質研磨パッドのショアA硬度は80°以上である。
本発明に関して、圧縮率が低い研磨パッドの圧縮率は3%未満である。材料の圧縮率は、特定の体積変化を生じさせるためには、すべての面に対してどのような圧力変化が必要かを表わす。圧縮率はJIS L−1096と同様に計算される(織物の試験方法)。
規定された圧力、たとえば300g/cmをパッド面に加え、1分後にパッド厚さT1を測定する。その後、圧力を最初の圧力の6倍、この場合は1800g/cmにし、1分後にパッド厚さT2を測定する。T1およびT2の値から、研磨パッドの圧縮率を、圧縮率[%]=(T1−T2)/T1×100という式を用いて計算する。
本発明に従う方法における上側および下側の研磨プレートは各々、本発明に従う方法の硬度および圧縮率に関して同じ特性を有する研磨パッド(1)で覆われていることが好ましいので、以下では1つの研磨パッド(1)およびその好ましい特性についてのみ説明する。これらの特性とは関係なく、上側および下側の研磨パッド(1)の面(加工面(2))の幾何学的形状を異ならせてもよい。
発泡研磨パッド(発泡パッド)も、繊維構造を有する研磨パッド(不織パッド)も、本発明に従う、パッド硬度が高くパッド圧縮率が低い研磨パッド(1)を用いて半導体ウエハの表面と裏面を同時に研磨するための方法に、適している。
好ましくは、研磨パッド(1)またはその加工面(2)は、熱可塑性または熱硬化性ポリマーからなり、多孔性マトリクスを有する(発泡パッド)。材料として、たとえばポリウレタン、ポリカーボネート、ポリアミド、ポリアクリレート、ポリエステル等、多様な材料が考えられる。
好ましくは、研磨パッド(1)またはその加工面(2)は、固相の微孔性ポリウレタンからなる。
ポリマーを含浸させた発泡プレートまたはフェルトもしくは繊維質基材からなる研磨パッド(不織パッド)の使用も好ましい。
硬質のまたは非常に硬質の研磨パッド(1)を使用することが好ましい。
ショアA硬度が80〜100°である研磨パッド(1)を使用することが特に好ましい。
適切な市販の研磨パッドの1つは、たとえば、ショアA硬度が84°である、Rohm&HaasのSUBA(商標)1200である。
Nitta Haas Inc.のMH−S24Aタイプのパッドの仕様では、たとえば硬度がJIS−A(JIS K 6253A)の86以下と定められている。ここで、JIS−A硬度はショアA硬度に対応する。
圧縮率が低いまたは非常に低い研磨パッド(1)を使用することが好ましい。
好ましくは、研磨パッド(1)の圧縮率は2.5%未満である。
特に好ましくは、研磨パッド(1)の圧縮率は2.2%未満である。
とりわけ好ましくは、研磨パッド(1)の圧縮率は2.0%未満である。
研磨パッド(1)の低い圧縮率は、薄い研磨パッド(1)を使用することによって得られる。本発明に従う方法では、研磨パッド(1)の厚みは、好ましくは0.5〜1.0mmの範囲であり、特に好ましくは0.5〜0.8mmの範囲である。
先行技術と比較して薄い研磨パッド(1)は、発泡パッドの場合、研磨パッド材料からなるブロック(ケーク(cake))から、対応する厚さ分を切出すことによって作られ、製造業者から入手される。
不織パッドは、対応する厚さで、製造業者から入手される。
本発明に従う圧縮率が低い硬質研磨パッド(1)を用いて半導体材料からなる少なくとも1つのウエハ(5)の表面と裏面を同時に研磨するための方法の、研磨パッド(1)は、研磨機の各研磨プレート(8)上に、接着によって、完全に均一的に、すなわちたとえば気泡または皺がないように、結合しなければならない。
このために、本発明に従う方法において、研磨パッド(1)はその裏面(3)に、機械によって与えられた接着膜を有する。例として、3Mの両面接着膜PSAがこの接着膜に適している。
研磨パッド(1)を研磨プレート(8)上に接着によって完全に均一的に結合できるようにするためには、研磨プレート(8)を内部温度制御を利用して加熱する。研磨プレート(8)を、好ましくは40〜50℃に、特に好ましくは45〜50℃に加熱する。研磨プレート(8)を加熱すると、接着膜の粘度が低下する一方で、接着膜の接着性が向上する。
研磨パッドの硬度は、研磨中の温度の影響を受ける。研磨パッドの硬度は、温度の上昇に伴って低下する。
したがって、研磨パッド(1)を接着によって結合した後、研磨プレートの温度を、本発明に従う方法にとって望ましいプロセス温度まで低下させる。研磨パッド(1)で覆われた研磨プレート(8)をこの望ましいプロセス温度まで冷却している間に、接着によって結合された研磨パッド(1)に気泡または皺が形成されないようにするために、研磨プレート(8)をゆっくりと望ましいプロセス温度まで冷却する。このような気泡または皺の形成は、研磨プレート(8)の温度依存性の変形の結果である可能性がある。これは、研磨プレート(8)の内部温度制御を規制する、対応する式を用いて行なわれる。
好ましくは、研磨パッド(1)で覆われた研磨プレート(8)の、接着性の結合のために設定した温度から、所望のプロセス温度までの冷却は、少なくとも3時間にわたって行なわれる。このとき、冷却プロセスの全体において、研磨パッドを、少なくとも1N/cmの圧力で、各々対向する研磨プレート(8)に対して押しつける。
冷却時間は4〜8時間であることが特に好ましい。
温度は、冷却時間にわたって、直線的に、指数関数的に低下するかまたは段階的に低下する。
研磨プレートは通常、局所平坦度に±50μm以下の差がある場合があるので、研磨プレートに接着によって結合された研磨パッド(1)を、研磨プロセスの前に、研磨機の個々のプレート形状に適合させなければならない。この適合、第1のパッドドレッシング、およびそのために必須の方法は、先行技術であり、たとえば文献EP2345505A2またはUS6,682,405B2に記載されている。
パッドドレッシングまたはドレッシングは、研磨プレート上にある研磨パッドの、適切なツールによる機械的処理(ドレッシング方法)である。この工具は一般的にダイヤモンド砥粒体を含む。ドレッシングの目的は、研磨パッドの所望の幾何学的形状、したがって研磨ギャップの所望の幾何学的形状、および研磨パッドのパッド面(加工面)の所望の特性を、設定することである。研磨プレート上にある研磨パッドは、その都度、特定の研磨機および研磨ギャップに関して最適化される。
圧縮率が低い硬質の研磨パッド(1)を用いて半導体材料からなるウエハ(5)の表面と裏面を同時に研磨するための、本発明に基づく方法において、第1のパッドドレッシングは、第1の研磨工程の前に、研磨パッド(1)を上側および下側の研磨プレート(8)に接着によって結合した後に、行なわれる。
好ましくは、第1のパッドドレッシングにおいて、各研磨プレート(8)を、油圧/空気圧によって変形する。これは、たとえば、Peter Wolters GmbHのDSPマシンAC1500−Pによって可能になる。研磨プレートを変形させる方法は、ドイツ特許DE102008056276A1に記載されている。
同様に好ましくは、第1のパッドドレッシングにおいて、各研磨プレートを、温度を制御することによって変形する。このために、研磨パッドが接着によって結合されている研磨プレート(8)をたとえば50℃まで加熱する、または、研磨プレート(8)がゆっくりと冷却される前に第1のドレッシングが行なわれる。
研磨パッド(1)の加工面(2)の所望の幾何学的形状および性質は、第1のドレッシングによって設定される。
第1のパッドドレッシングにおいて、研磨パッド(1)の加工層(4)から、好ましくは20〜100μm、特に好ましくは30〜60μmを、それぞれの研磨プレートの個々の平坦度プロファイルが補償されるよう、かつ、所望の幾何学的形状を有する研磨ギャップが得られるように、除去する。
半導体材料からなる少なくとも1つのウエハ(5)の表面と裏面を同時に研磨するための、本発明に従う方法において、研磨ギャップの幾何学的形状は、この加工ギャップの内側のエッジ(B)における、上側の研磨パッド(1)の面(2)と下側の研磨パッド(1)の面(2)との間の距離(高さ)と、加工ギャップの外側のエッジ(A)における、上側の研磨パッド(1)の面(2)と下側の研磨パッド(1)の面(2)との間の距離(高さ)との差によって得られる。
研磨ギャップの幾何学的形状は、V字形が好ましく、この場合、研磨ギャップは、内側のエッジ(B)の方が外側のエッジ(A)より小さくても、その逆でもよい。
特に好ましくは、研磨ギャップの高さ、すなわち、上側の研磨パッドと下側の研磨パッドとの間の距離は、外側のエッジ(A)の方が内側のエッジ(B)より小さい。
研磨ギャップ内におけるこの高さの違いは、本発明に従う方法において、外側の領域(A)における研磨パッド(1)の厚みと内側の領域(B)におけるパッドの厚みの違いによるものであり、対応するパッドドレッシングによって得られる。
研磨ギャップの所望の幾何学的形状を、パッドドレッシングによって、たとえば研磨パッド(1)の加工層(4)を内側のエッジ(B)において外側のエッジ(A)におけるよりも多く除去することによって、得るためには、DSP機の上側の研磨プレートを、ドレッシング中に加工ギャップ内において内側のエッジ(B)に外側のエッジよりも大きな圧力が生じるようにして、変形する。
このドレッシング中、下側の研磨プレートがもとのままである、すなわち、特定方向に変形しないことが好ましい。下側のプレートも変形させることも、同様に好ましい。
この例において得られるドレッシングされた研磨パッド(1)の加工層は、外側のエッジ(A)における加工層(4)の厚みが内側のエッジ(B)における加工層の厚みよりも大きいという厚さ勾配を有する。そのため、外側のエッジ(A)における研磨中、内側のエッジ(B)よりも研磨ギャップが狭いので、研磨する半導体材料からなるウエハのエッジに作用する研磨圧力は、ウエハの中心に作用する研磨圧力より大きい。
好ましくは、ドレッシング後、研磨パッド(1)の外側のエッジ(A)における加工層(4)の厚さは、このパッドの内側のエッジ(B)における加工層の厚さよりも大きい(図2b)。それぞれ望ましい厚さ勾配、すなわち、AB断面(図2d)に沿うパッド厚さの違い、したがって内側のエッジ(B)から外側のエッジ(A)にかけての加工層(4)の厚さを、半導体材料からなる少なくとも1つのウエハ(5)の同時両面研磨の各必要条件に適合させる。
厚さ勾配は、線形および非線形(凸状または凹状)に設計できる。
線形の厚さ勾配は、好ましくは、加工ギャップの内側のエッジ(B)と外側のエッジ(A)との間に設定される(図2b)。
圧縮率が低い硬質研磨パッド(1)を用いて半導体材料からなる少なくとも1つのウエハ(5)の表面と裏面を同時に研磨するための、本発明に従う方法において、上側のパッド(1)の加工層(4)の厚さ勾配が、下側のパッド(1)の厚さ勾配と異なるようにしてもよい(図2c)。この場合、V字形の研磨ギャップは、たとえば、研磨プレートの変形によってさらに実現できる。研磨ギャップの高さ勾配は、上側および下側の研磨パッド(1)それぞれの加工層(4)のそれぞれの厚さ勾配によって、得られる。
研磨ギャップの所望の幾何学的形状は、上側の研磨パッドの加工層、下側の研磨パッドの加工層、上側の研磨プレートの変形、および/または下側の研磨プレートの変形という、4つの個々の寄与条件によって、設定できる。この場合、個別の1つの寄与条件および少なくとも2つの寄与条件の組合せのうちのいずれかを適用することによって、研磨ギャップの所望の幾何学的形状、たとえばV字形の研磨ギャップを設定することが好ましい。
高さ勾配の大きさは、主として研磨プレートの大きさによって決まる。この場合、研磨パッドのリング幅、すなわち研磨パッドの内側のエッジと外側のエッジとの間の距離が、非常に重要である。
好ましくは、内側のエッジにおける研磨ギャップの高さと外側のエッジにおける研磨ギャップの高さとの差は、研磨パッドのリング幅1メートルに対し、70μm〜360μmであり、特に好ましくは、研磨パッドのリング幅1メートルに対し、110μm〜220μmである。
圧縮率が低く、たとえばリング幅が0.7メートルの硬質研磨パッド(1)を用いて半導体材料からなる少なくとも1つのウエハ(5)の表面と裏面を同時に研磨するための、本発明に従う方法において、研磨パッドの内側のエッジにおける研磨ギャップの高さとその外側のエッジにおける研磨ギャップの高さとの差は、好ましくは50μmと250μmの間、特に好ましくは80μmと150μmの間である。この場合、研磨ギャップの高さの差は、エッジにおける差xとxの和であり、このエッジは、研磨パッド(1)の反対側のエッジと比べて、ドレッシングによって薄くされているエッジである(図2bおよび図2c)。
ドレッシングの結果またはパッド/プレートのプロファイルを、好ましくは、先行技術に従う、圧力歪みゲージならびにパッド厚さおよび加工ギャップの測定により、モニタする。
圧力歪みゲージを用いて、2つの接触面の間の圧力分布を、これらの面を特定の力でともに押圧した場合に、色で表現することができる。異なる色濃度から、異なる圧力分布が視覚的にわかる。より高い色濃度は、圧力がより高い領域を示し、より低い色濃度は、圧力がより低い領域を示す。
圧力歪みゲージを用いて、DSP装置の2つの研磨プレートの間の径方向における圧力分布を求める。このために、圧力歪みゲージを、下側の研磨プレートまたは下側の研磨パッドの上に径方向に置く。続いて、プレートの半分2つを、プレート間に作用する力が研磨プロセスと同様になるように、一緒に動かす。
好ましくは、本発明に従う方法において、研磨ギャップのプロファイルを設定する。この場合、研磨プロセス中、基板に対し、外側の領域(研磨パッド(1)のエッジ(A))において、内側の領域(研磨パッド(1)のエッジ(B))よりも、幾分大きい圧力が作用する。
この、好ましい圧力プロファイルが得られることによって、2つの研磨パッド(1)のうちの少なくとも1つ(図2c)の、好ましくは双方(図2b)の、加工層(4)の厚みが、内側のエッジ(B)において外側のエッジ(A)よりも幾分小さいことが好ましい(外側に向かって大きくなる加工層の厚み(4)の勾配または外側に向かって小さくなる研磨ギャップの高さの勾配)。
例として、第1のドレッシング後の上側および下側の研磨パッドの加工層(4)の厚みは、外側のエッジ(A)で820μm、内側のエッジ(B)で790μmであってもよい(図2b)。
また、上側および下側の研磨パッドの加工層(4)の厚みは、厚みの勾配がそれぞれ異なっていてもよい。例として、第1のドレッシング後の、上側の研磨パッドの加工層(4)の厚みは、外側のエッジで820μm、内側のエッジ(B)で750μmであってもよく、第1のドレッシング後の、下側の研磨パッドの加工層(4)の厚みは、外側のエッジ(A)で820μm、内側のエッジ(B)で790μmであってもよい。
この圧力プロファイルは、同様に、好ましくは、対応して適合させた形状(幾何学的形状)の研磨プレート(8)を用いることによって得られる。圧縮率が低い硬質の研磨パッド(1)を用いて半導体材料からなるウエハ(5)の表面と裏面を同時に研磨するための、本発明に従う方法のこの実施の形態において、研磨ギャップの所望の幾何学的形状、たとえば、外側に向かって減少する研磨ギャップの高さ勾配は、各々が研磨パッド(1)で覆われた上側および下側の研磨プレート(8)の、対応する形状によって、得られる。
この場合、たとえば、最適に各研磨プレート(8)のプロファイルを研磨ギャップの所望の幾何学的形状に適合させるために、または、異なる研磨装置の特性(幾何学的形状)を補償するために、研磨パッド(1)のうちの一方または双方の厚みに、さらに厚み勾配があっても、またはなくてもよい。
発泡研磨パッドを用いて、半導体材料からなるウエハ(5)の表面と裏面を同時に研磨するための、本発明に従う方法は、好ましくは、プロセス温度10℃〜50℃で、特に好ましくはプロセス温度15℃〜35℃で、とりわけ好ましくはプロセス温度18℃〜30℃で、実施される。
不織研磨パッドを用いる場合、好ましいプロセス温度は35℃〜50℃である。
本発明に従う方法において、半導体材料からなる少なくとも1つのウエハ(5)は、キャリアプレートの、適切な大きさになるように形成された少なくとも1つの切欠きの中に置かれる。
使用されるキャリアプレートの厚みは、各両面研磨方法によって決まる。半導体材料からなる少なくとも1つのウエハ(5)を、正の突起を用いて研磨する場合、使用するキャリアプレートは、両面研磨後に得られる半導体材料からなるウエハ(5)の目標厚さよりも、ある程度、たとえば2〜3μm薄い。
半導体材料からなる少なくとも1つのウエハ(5)を、負の突起を用いて研磨する場合、使用するキャリアプレートは、両面研磨後に得られる半導体材料からなるウエハ(5)の目標厚さよりも、ある程度、たとえば2〜3μm厚い。
好ましくは、半導体材料からなる少なくとも1つのウエハ(5)の表面の材料除去速度と裏面の材料除去速度は同一である。
半導体材料からなる少なくとも1つのウエハ(5)の表面の材料除去と裏面の材料除去が異なっていることも同様に好ましい。
好ましくは、処理中、加工層(4)と加工層(4)の間に形成された加工ギャップの中に液体を供給する。
上記液体は、好ましくは研磨剤のスラリーである。
好ましくは、使用する研磨剤のスラリーは、アルミニウム、セリウム、およびシリコンという元素の1つ以上の酸化物から選択された砥粒を含む。
砥粒材料の粒子の粒度分布は、好ましくは際立って単一モードである。
砥粒材料の粒子の単一モード分布の場合、平均粒径は、5〜300nm、特に好ましくは5〜50nmである。
研磨剤のスラリーにおける砥粒材料の比率は、好ましくは0.1〜20重量%、特に好ましくは0.1〜3重量%である。
コロイド状に分散するシリカを研磨剤のスラリーとして使用することが特に好ましい。
例として、水性研磨剤として、Bayer AGのLevasil(登録商標)およびDupont Air ProductsのMazin SR330を使用してもよい。
研磨剤のスラリーは、炭酸ナトリウム(NaCO)、炭酸カリウム(KCO)、水酸化ナトリウム(NaOH)、水酸化カリウム(KOH)、水酸化アンモニウム(NHOH)、水酸化テトラメチルアンモニウム(TMAH)等の添加材を含んでもよい。
しかしながら、研磨剤のスラリーは、1つ以上のさらに他の添加材、たとえば、湿潤剤および界面活性剤等の界面活性添加材、保護コロイドとして機能する安定剤、防腐剤、殺生物剤、アルコール、および錯化剤を含んでもよい。
圧縮率が低い硬質の研磨パッド(1)を用いて半導体材料からなる少なくとも1つのウエハ(5)の表面と裏面を同時に研磨している間、面除去が片面当たり15μm以下であることが好ましく、この面除去の範囲が5μm〜12μmであることが特に好ましい。
本発明に従う方法において、研磨パッド(1)のより長期にわたる有用性が得られる。なぜなら、本発明に従う方法によって、研磨ギャップを、すなわち、研磨プレートの中央とエッジの間における対応するパッド厚さを、非常に正確に設定できるからである(幾何学的形状)。
その結果、本発明に従う方法の採算性は、先行技術に従うDSPプロセスと比較して、大幅に高まる。
本発明に従う方法によって研磨された、半導体材料からなるウエハ(5)は、幾何学的形状が、特に全体のおよび局所的な平坦性について向上しており、エッジロールオフが大幅に減じられている(図3)。
第2のおよびさらに他のパッドドレッシングは、本発明に従い、研磨ギャップの所望の幾何学的形状が保たれるように、行なわれる。
第2のおよびさらに他のパッドドレッシングにおいて、好ましくは5〜100μm、特に好ましくは10〜40μmが、研磨パッド(1)の加工面(2)から除去される。第2のおよびさらに他のパッドドレッシングは、第1のパッドドレッシングと同じ方法で行なわれる。

Claims (8)

  1. 半導体材料からなり表面と裏面とを有する少なくとも1つのウエハ(5)を研磨する方法であって、少なくとも1つの第1の研磨ステップを含み、前記ステップにより、半導体材料からなる前記ウエハ(5)は、あるプロセス温度で、前記表面および前記裏面が同時に、上側の研磨プレート(8)と下側の研磨プレート(8)との間で研磨され、前記上側の研磨プレートおよび前記下側の研磨プレートは各々、ショアA硬度が少なくとも80°で圧縮率が2.5%未満の研磨パッド(1)で覆われ、前記研磨パッド(1)の、研磨する前記ウエハと接触する上側の面(2)と下側の面(2)との間の距離が、研磨ギャップを形成し、前記研磨ギャップは、前記研磨パッド(1)の内側のエッジ(B)から前記研磨パッド(1)の外側のエッジ(A)にわたっており、前記研磨パッド(1)のドレッシング中に前記研磨パッド(1)の加工層(4)から20μm〜100μmが除去され、前記ドレッシングにより、前記研磨ギャップの、前記内側のエッジ(B)における高さは、前記外側のエッジ(A)における高さから直線的に変化し、前記研磨ギャップの、前記外側のエッジ(A)における高さは、前記内側のエッジ(B)における高さよりも低い、方法。
  2. 前記研磨ギャップの、前記内側のエッジにおける高さと、前記外側のエッジにおける高さとの差は、1メートルのリング幅に対し、70μm〜360μmであり、前記リング幅は、前記研磨パッド(1)の前記内側のエッジ(B)と前記研磨パッド(1)の前記外側のエッジ(A)との間の径方向距離であると定義される、請求項1に記載の方法。
  3. 前記研磨パッドのショアA硬度は、80°と100°の間の範囲にある、請求項1に記載の方法。
  4. 前記研磨パッドの厚みは、0.5mm〜1.0mmの範囲にある、請求項1から3のいずれか1項に記載の方法。
  5. 前記研磨パッドは、前記研磨プレート上に、接着によって結合される、請求項1から4のいずれか1項に記載の方法。
  6. 前記研磨プレートは、前記研磨パッドを接着によって結合するために、40℃〜50℃に加熱される、請求項5に記載の方法。
  7. 前記研磨ギャップの高さは、前記内側のエッジ(B)から前記外側のエッジ(A)まで直線的に減少している、請求項1からのいずれか1項に記載の方法。
  8. 両面研磨は、10℃〜50℃のプロセス温度で行なわれる、請求項1からのいずれか1項に記載の方法。
JP2013250042A 2012-12-04 2013-12-03 少なくとも1つのウエハを研磨する方法 Active JP5995825B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102012222211.1 2012-12-04
DE102012222211 2012-12-04
DE102013201663.8 2013-02-01
DE102013201663.8A DE102013201663B4 (de) 2012-12-04 2013-02-01 Verfahren zum Polieren einer Halbleiterscheibe

Publications (2)

Publication Number Publication Date
JP2014110433A JP2014110433A (ja) 2014-06-12
JP5995825B2 true JP5995825B2 (ja) 2016-09-21

Family

ID=50726178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013250042A Active JP5995825B2 (ja) 2012-12-04 2013-12-03 少なくとも1つのウエハを研磨する方法

Country Status (7)

Country Link
US (1) US10189142B2 (ja)
JP (1) JP5995825B2 (ja)
KR (1) KR101627897B1 (ja)
CN (1) CN103846780B (ja)
DE (1) DE102013201663B4 (ja)
SG (1) SG2013087671A (ja)
TW (1) TWI553720B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6399393B2 (ja) * 2014-09-26 2018-10-03 富士紡ホールディングス株式会社 研磨パッド
US9682461B2 (en) 2014-10-03 2017-06-20 Showroom Polishing Systems Llc. Sloped polishing pad with hybrid cloth and foam surface
JP6330735B2 (ja) * 2015-06-11 2018-05-30 信越半導体株式会社 ウェーハの両面研磨方法
DE102015224933A1 (de) 2015-12-11 2017-06-14 Siltronic Ag Monokristalline Halbleiterscheibe und Verfahren zur Herstellung einer Halbleiterscheibe
US10600634B2 (en) 2015-12-21 2020-03-24 Globalwafers Co., Ltd. Semiconductor substrate polishing methods with dynamic control
DE102016102223A1 (de) * 2016-02-09 2017-08-10 Lapmaster Wolters Gmbh Doppel- oder Einseiten-Bearbeitungsmaschine und Verfahren zum Betreiben einer Doppel- oder Einseiten-Bearbeitungsmaschine
JP6566112B2 (ja) * 2016-02-16 2019-08-28 信越半導体株式会社 両面研磨方法及び両面研磨装置
DE102016222063A1 (de) * 2016-11-10 2018-05-17 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
US11397139B2 (en) * 2017-02-27 2022-07-26 Leco Corporation Metallographic grinder and components thereof
DE102017217490A1 (de) 2017-09-29 2019-04-04 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102018202059A1 (de) 2018-02-09 2019-08-14 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
US11081359B2 (en) 2018-09-10 2021-08-03 Globalwafers Co., Ltd. Methods for polishing semiconductor substrates that adjust for pad-to-pad variance
DE102018216304A1 (de) 2018-09-25 2020-03-26 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
US20200171623A1 (en) * 2018-11-30 2020-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer backside cleaning apparatus and method of cleaning wafer backside
JP2020171996A (ja) * 2019-04-11 2020-10-22 信越半導体株式会社 両面研磨方法
JP2021074831A (ja) * 2019-11-11 2021-05-20 信越化学工業株式会社 結晶材料の研磨方法及びファラデー回転子の製造方法
JP7513397B2 (ja) * 2020-01-10 2024-07-09 ニッタ・デュポン株式会社 研磨パッド
CN112872921B (zh) * 2021-03-17 2022-08-23 天津中环领先材料技术有限公司 一种提高晶圆片边缘平坦度的抛光方法
CN113334243B (zh) * 2021-06-03 2023-03-31 万华化学集团电子材料有限公司 化学机械抛光垫、制备方法及其应用
EP4212280A1 (de) 2022-01-12 2023-07-19 Siltronic AG Verfahren zum aufbringen eines poliertuchs an einen polierteller
CN116460667B (zh) * 2022-12-30 2023-11-07 北京创思工贸有限公司 氟化钙光学零件的加工方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3691694A (en) 1970-11-02 1972-09-19 Ibm Wafer polishing machine
DE3524978A1 (de) 1985-07-12 1987-01-22 Wacker Chemitronic Verfahren zum beidseitigen abtragenden bearbeiten von scheibenfoermigen werkstuecken, insbesondere halbleiterscheiben
JP2509870B2 (ja) 1993-06-30 1996-06-26 千代田株式会社 研磨布
JP2982635B2 (ja) * 1994-12-20 1999-11-29 株式会社東京精密 ウエハ研磨方法及び装置
US5958794A (en) 1995-09-22 1999-09-28 Minnesota Mining And Manufacturing Company Method of modifying an exposed surface of a semiconductor wafer
US5779526A (en) * 1996-02-27 1998-07-14 Gill; Gerald L. Pad conditioner
JPH11300599A (ja) 1998-04-23 1999-11-02 Speedfam-Ipec Co Ltd ワークの片面研磨方法及び装置
US6093085A (en) 1998-09-08 2000-07-25 Advanced Micro Devices, Inc. Apparatuses and methods for polishing semiconductor wafers
DE10007390B4 (de) 1999-03-13 2008-11-13 Peter Wolters Gmbh Zweischeiben-Poliermaschine, insbesondere zur Bearbeitung von Halbleiterwafern
US6656018B1 (en) 1999-04-13 2003-12-02 Freudenberg Nonwovens Limited Partnership Polishing pads useful in chemical mechanical polishing of substrates in the presence of a slurry containing abrasive particles
DE10004578C1 (de) 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
DE10023002B4 (de) * 2000-05-11 2006-10-26 Siltronic Ag Satz von Läuferscheiben sowie dessen Verwendung
JP3791302B2 (ja) 2000-05-31 2006-06-28 株式会社Sumco 両面研磨装置を用いた半導体ウェーハの研磨方法
JP2002166357A (ja) 2000-11-28 2002-06-11 Super Silicon Kenkyusho:Kk ウェーハ研磨加工方法
JP2002273649A (ja) 2001-03-15 2002-09-25 Oki Electric Ind Co Ltd ドレッサ−を有する研磨装置
US6758939B2 (en) 2001-08-31 2004-07-06 Speedfam-Ipec Corporation Laminated wear ring
KR100932741B1 (ko) 2002-03-28 2009-12-21 신에쯔 한도타이 가부시키가이샤 웨이퍼의 양면연마장치 및 양면연마방법
US20030224604A1 (en) 2002-05-31 2003-12-04 Intel Corporation Sacrificial polishing substrate for improved film thickness uniformity and planarity
US7086932B2 (en) * 2004-05-11 2006-08-08 Freudenberg Nonwovens Polishing pad
US7101275B2 (en) * 2003-09-26 2006-09-05 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Resilient polishing pad for chemical mechanical polishing
US20050227590A1 (en) 2004-04-09 2005-10-13 Chien-Min Sung Fixed abrasive tools and associated methods
TWI293266B (en) 2004-05-05 2008-02-11 Iv Technologies Co Ltd A single-layer polishing pad and a method of producing the same
JP2006237055A (ja) 2005-02-22 2006-09-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法
WO2006106790A1 (ja) * 2005-04-01 2006-10-12 Nikon Corporation 研磨装置、この研磨装置を用いた半導体デバイス製造方法、及びこの半導体デバイス製造方法により製造された半導体デバイス
JP5197914B2 (ja) * 2005-06-10 2013-05-15 ニッタ・ハース株式会社 研磨パッド
JP4937538B2 (ja) 2005-07-13 2012-05-23 ニッタ・ハース株式会社 研磨布固定用の両面粘着テープおよびこれを備えた研磨布
DE602006000423T2 (de) 2006-03-31 2008-05-21 S.O.I.Tec. Silicon On Insulator Technologies S.A. Verfahren zur Herstellung eines Verbundmaterials und Verfahren zur Auswahl eines Wafers
DE102006037490B4 (de) * 2006-08-10 2011-04-07 Peter Wolters Gmbh Doppelseiten-Bearbeitungsmaschine
DE102006044367B4 (de) 2006-09-20 2011-07-14 Siltronic AG, 81737 Verfahren zum Polieren einer Halbleiterscheibe und eine nach dem Verfahren herstellbare polierte Halbleiterscheibe
DE102007056628B4 (de) * 2007-03-19 2019-03-14 Siltronic Ag Verfahren und Vorrichtung zum gleichzeitigen Schleifen mehrerer Halbleiterscheiben
US20080293343A1 (en) * 2007-05-22 2008-11-27 Yuchun Wang Pad with shallow cells for electrochemical mechanical processing
CN100561677C (zh) 2007-07-30 2009-11-18 中芯国际集成电路制造(上海)有限公司 晶圆表面平坦化的方法
JP5245319B2 (ja) * 2007-08-09 2013-07-24 富士通株式会社 研磨装置及び研磨方法、基板及び電子機器の製造方法
DE102008056276B4 (de) 2008-11-06 2024-10-31 Lapmaster Wolters Gmbh Verfahren zur Regelung des Arbeitsspalts einer Doppelseitenbearbeitungsmaschine
US8647174B2 (en) 2009-05-08 2014-02-11 Sumco Corporation Semiconductor wafer polishing method and polishing pad shaping jig
DE102009024125B4 (de) * 2009-06-06 2023-07-27 Lapmaster Wolters Gmbh Verfahren zum Bearbeiten von flachen Werkstücken
JP5504901B2 (ja) 2010-01-13 2014-05-28 株式会社Sumco 研磨パッドの形状修正方法
JP5056961B2 (ja) * 2010-02-01 2012-10-24 旭硝子株式会社 磁気記録媒体用ガラス基板及びその製造方法
JP5454180B2 (ja) * 2010-02-02 2014-03-26 旭硝子株式会社 磁気記録媒体用ガラス基板の製造方法及び磁気記録媒体用ガラス基板
DE102010010885B4 (de) 2010-03-10 2017-06-08 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
DE102010024040A1 (de) 2010-06-16 2011-12-22 Siltronic Ag Verfahren zur Politur einer Halbleiterscheibe
JP5659813B2 (ja) 2011-01-19 2015-01-28 旭硝子株式会社 磁気記録媒体用ガラス基板及びその製造方法
DE102011003006B4 (de) * 2011-01-21 2013-02-07 Siltronic Ag Verfahren zur Bereitstellung jeweils einer ebenen Arbeitsschicht auf jeder der zwei Arbeitsscheiben einer Doppelseiten-Bearbeitungsvorrichtung
DE102013202488B4 (de) * 2013-02-15 2015-01-22 Siltronic Ag Verfahren zum Abrichten von Poliertüchern zur gleichzeitig beidseitigen Politur von Halbleiterscheiben
DE102013206613B4 (de) * 2013-04-12 2018-03-08 Siltronic Ag Verfahren zum Polieren von Halbleiterscheiben mittels gleichzeitiger beidseitiger Politur

Also Published As

Publication number Publication date
US20140206261A1 (en) 2014-07-24
KR101627897B1 (ko) 2016-06-07
SG2013087671A (en) 2014-07-30
DE102013201663A1 (de) 2014-06-05
TW201423857A (zh) 2014-06-16
CN103846780A (zh) 2014-06-11
JP2014110433A (ja) 2014-06-12
US10189142B2 (en) 2019-01-29
TWI553720B (zh) 2016-10-11
CN103846780B (zh) 2017-08-08
DE102013201663B4 (de) 2020-04-23
KR20140071896A (ko) 2014-06-12

Similar Documents

Publication Publication Date Title
JP5995825B2 (ja) 少なくとも1つのウエハを研磨する方法
TWI421934B (zh) 拋光半導體晶圓的方法
KR101862139B1 (ko) 반도체 웨이퍼의 제조 방법
KR101139054B1 (ko) 반도체 웨이퍼의 양면 폴리싱 가공 방법
JP5557506B2 (ja) 半導体ウェーハの両面をポリッシングする方法
TWI566287B (zh) 半導體材料晶圓的拋光方法
WO2002005337A1 (fr) Tranche a chanfreinage en miroir, tissu a polir pour chanfreinage en miroir, machine a polir pour chanfreinage en miroir et procede associe
KR101340246B1 (ko) 반도체 웨이퍼 연마용 연마 패드 및 반도체 웨이퍼 연마법
JP5870960B2 (ja) ワークの研磨装置
KR101133355B1 (ko) 반도체 웨이퍼의 연마 방법
JP2009208199A (ja) テンプレートの製造方法およびこのテンプレートを用いた研磨方法
JP4681970B2 (ja) 研磨パッドおよび研磨機
JP2017127938A (ja) ウェーハの研磨方法、バックパッドの製造方法、バックパッド、及びそのバックパッドを具備する研磨ヘッド
US20190001463A1 (en) Workpiece polishing apparatus
KR101581469B1 (ko) 웨이퍼 연마방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160502

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160823

R150 Certificate of patent or registration of utility model

Ref document number: 5995825

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250