Nothing Special   »   [go: up one dir, main page]

DE102012111574B4 - Verfahren zum Ausbilden einer leitfähigen Dual-Damaszener-Kontaktstruktur undHerstellungsverfahren für eine Halbleitervorrichtung - Google Patents

Verfahren zum Ausbilden einer leitfähigen Dual-Damaszener-Kontaktstruktur undHerstellungsverfahren für eine Halbleitervorrichtung Download PDF

Info

Publication number
DE102012111574B4
DE102012111574B4 DE102012111574.5A DE102012111574A DE102012111574B4 DE 102012111574 B4 DE102012111574 B4 DE 102012111574B4 DE 102012111574 A DE102012111574 A DE 102012111574A DE 102012111574 B4 DE102012111574 B4 DE 102012111574B4
Authority
DE
Germany
Prior art keywords
layer
dielectric layer
dielectric
vias
trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012111574.5A
Other languages
English (en)
Other versions
DE102012111574A1 (de
Inventor
Sunil Kumar Singh
Chung-Ju Lee
Tien-I Bao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102012111574A1 publication Critical patent/DE102012111574A1/de
Application granted granted Critical
Publication of DE102012111574B4 publication Critical patent/DE102012111574B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1026—Forming openings in dielectrics for dual damascene structures the via being formed by burying a sacrificial pillar in the dielectric and removing the pillar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1031—Dual damascene by forming vias in the via-level dielectric prior to deposition of the trench-level dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zum Ausbilden einer leitfähigen Dual-Damaszener-Kontaktstruktur (225), umfassend:Abscheiden einer ersten dielektrischen Schicht (207) über einem Substrat (200);Abscheiden einer Opferschicht (211) über der ersten dielektrischen Schicht (207);Ätzen von Gräben (215), die sich durch die Opferschicht (211) erstrecken, jedoch nicht durch die erste dielektrische Schicht (207);Ätzen von Durchkontaktierungen (209) durch die erste dielektrische Schicht (207) vor odernach einem oder beiden der vorherigen zwei Schritte;Abscheiden eines leitfähigen Materials (217) zum Füllen der Gräben (215) und der Durchkontaktierungen (209) und Ausbilden einer Damaszener-Struktur (218), die in einem Gebiet des Dielektrikums der ersten Schicht (207) leitfähige materialgefüllte Durchkontaktierungen (209) und in einem Gebiet des Opferschichtmaterials (211) leitfähige materialgefüllte Gräben (215) umfasst;Entfernen der Opferschicht (211); undAbscheiden einer zweiten dielektrischen Schicht (221) zum Ausbilden einer Damaszener-Struktur (225), welche die leitfähigen materialgefüllten Durchkontaktierungen (209) in dem Gebiet des Dielektrikums der ersten Schicht (207) und in einem Gebiet des Dielektrikums der zweiten Schicht (221) leitfähige materialgefüllte Gräben (215) umfasst, wobei die zweite dielektrische Schicht (221) durch einen nichtkonformen Abscheidungsprozess abgeschieden wird, derart dass in der zweiten dielektrischen Schicht Luftlöcher (223) hinterlassen werden, sodass in einer Querschnittsansicht der Dual-Damaszener-Struktur (225) senkrecht zu den Gräben zwei Luftlöcher (223) zwischen zwei benachbarten Gräben (215) gebildet werden, die sich jeweils an einer Ecke (220) befinden, die durch eine Seitenwand des jeweiligen Grabens und eine Oberfläche der ersten dielektrischen Schicht (207) gebildet ist,wobei das Dielektrikum der ersten Schicht (207) eine Porosität von weniger als 20% und das Dielektrikum der zweiten Schicht (221) eine Porosität von mehr als 20% aufweist.

Description

  • GEBIET
  • Die vorliegende Offenbarung bezieht sich auf Halbleitervorrichtungen und insbesondere auf Prozesse zum Ausbilden Dual-Damaszener-Metallkontaktstrukturen, die ein Dielektrikum mit extrem kleiner Dielektrizitätszahl k (low-k), daraus resultierende Strukturen und Vorrichtungen aufweisen, die diese Strukturen aufweisen.
  • HINTERGRUND
  • Viele Jahre der Forschung sind dem Reduzieren der kritischen Dimensionen (critical dimensions (CDs)) und Strukturdichten integrierter Schaltkreise (integrated circuits (ICs)) gewidmet worden. Indem die Dichten gesteigert wurden, wurde die RC-Verzögerungszeit (resistance capacitance (RC)) zu einem begrenzenden Faktor der Schaltkreisleistungsfähigkeit. Um die RC-Verzögerung zu reduzieren, entstand der Wunsch, die Dielektriken in Damaszener-Metallkontaktstrukturen durch Materialien zu ersetzen, die kleinere Dielektrizitätszahlen aufweisen. Solche Materialien werden als Dielektriken mit kleinem k (low-k) und extrem kleinem k (extremely low-k) bezeichnet. Ein Dielektrikum mit kleinem k (low-k) ist ein Material, das eine kleinere Dielektrizitätszahl als SiO2 aufweist. SiO2 hat eine Dielektrizitätszahl von etwa 4,0. Ein Dielektrikum mit extrem kleinem k (extremely low-k) ist ein Material, das eine Dielektrizitätszahl von etwa 2,1 oder weniger aufweist.
  • Die theoretischen Vorteile der Verwendung von Dielektriken mit extrem kleinem k (extremely low-k) bei Damaszener-Metallkontaktstrukturen wurden durch die praktische Schwierigkeit des Integrierens dieser Materialien in Herstellungsprozessen zunichtegemacht. Dielektriken mit extrem kleinem k weisen typischerweise große Poren und eine hohe Gesamtporosität auf. Diese Eigenschaften machen die dielektrischen Schichten mit extrem kleinem k anfällig gegenüber Eindringen und Schäden während des Hochenergie-Plasmaätzens, insbesondere wenn das Ätzgas Sauerstoff aufweist. Ätzschäden können die Zuverlässigkeit von Vorrichtungen reduzieren und den Gewinn an RC-Leistungsfähigkeit, der durch Wechsel von Dielektriken mit kleinem k zu extrem kleinem k erreicht wurde, zunichtemachen. Es wird seit langem ein Prozess benötigt, der auf wirtschaftliche Weise Dielektriken mit extrem kleinem k in Halbleitervorrichtungen auf eine Weise integriert, die zu zuverlässige Vorrichtungen mit reduzierter RC-Verzögerung führt.
  • DE 10 2009 023 377 A1 offenbart eine Halbleitervorrichtung mit einer Dual-Damaszener-Kontaktstruktur. Die Halbleitervorrichtung umfasst eine erste Schicht der Dual-Damaszener-Kontaktstruktur, die in einem Gebiet eines ersten Dielektrikums metallgefüllte Durchkontaktierungen aufweist; und eine zweite Schicht der Dual-Damaszener-Metallkontaktstruktur, die in einem Gebiet eines zweiten Dielektrikums metallgefüllte Gräben aufweist, wobei die zweite Schicht Luftlöcher aufweist, während dies bei der ersten Schicht nicht der Fall ist. Aus US 2011 / 0 278 654 A1 ist eine Dual-Damaszener-Kontaktstruktur bekannt, die Luftlöcher zwischen zwei benachbarten Gräben in Ecken aufweist. Weiterer Stand der Technik zum Gegenstand der Erfindung ist beispielsweise zu finden in US 2010 / 0 270 677 A1 , JP 2010- 50 118 A , US 2011 / 0 189 850 A1 , US 2009 / 0 091 038 A1 und US 2009 / 0 081 862 A1 .
  • KR 10 0 818 108 B1 offenbart ein Verfahren zum Ausbilden einer Dual-Damaszener-Kontaktstruktur. Das Verfahre umfasst Abscheiden einer ersten dielektrischen Schicht über einem Substrat; Abscheiden einer Opferschicht über der ersten dielektrischen Schicht; Ätzen von Gräben, die sich durch die Opferschicht erstrecken, jedoch nicht durch die erste dielektrische Schicht; Ätzen von Durchkontaktierungen durch die erste dielektrische Schicht; Abscheiden eines leitfähigen Materials zum Füllen der Gräben und der Durchkontaktierungen und Ausbilden einer Damaszener-Struktur, die in einem Gebiet des Dielektrikums der ersten Schicht leitfähige materialgefüllte Durchkontaktierungen und in einem Gebiet des Opferschichtmaterials leitfähige materialgefüllte Gräben umfasst; Entfernen der Opferschicht; und Abscheiden einer zweiten dielektrischen Schicht zum Ausbilden einer Damaszener-Struktur, die die leitfähigen materialgefüllten Durchkontaktierungen und leitfähige materialgefüllte Gräben umfasst. Weiterer Stand der Technik zum Gegenstand der Erfindung ist beispielsweise zu finden in US 2008 / 0 124 917 A1 , US 2003 / 0 219 968 A1 , US 2008 / 0 299 718 A1 , DE 10 2006 004 429
    A1 und JP 2008 041 783 A .
  • ABRISS
  • Die vorliegende Offenbarung stellt ein Verfahren zum Ausbilden einer leitfähigen Dual-Damaszener-Kontaktstruktur gemäß Anspruch 1 und ein Herstellungsverfahren für eine Halbleitervorrichtung gemäß Anspruch 6 bereit. Ausgestaltungen sind in den abhängigen Ansprüchen angegeben.
  • Figurenliste
    • 1 zeigt einen beispielhaften Prozess der vorliegenden Offenbarung.
    • 2 illustriert einen beispielhaften Ausgangspunkt zum Ausbilden einer Dual-Damaszener-Struktur gemäß der vorliegenden Offenbarung.
    • 3 illustriert die Struktur der 2 im Anschluss an das Ausbilden einer Metalldeckschicht.
    • 4 illustriert die Struktur der 3 im Anschluss an das Ausbilden einer ersten dielektrischen Schicht.
    • 5 illustriert die Struktur der 4 im Anschluss an das Ausbilden einer strukturierten Maske über der ersten dielektrischen Schicht und das Ätzen zum Ausbilden von Durchkontaktierungen durch die erste dielektrische Schicht und das Entfernen der Maske.
    • 6 illustriert die Struktur der 5 im Anschluss an das Ausbilden einer Opferschicht.
    • 7 illustriert die Struktur der 6 im Anschluss an das Ausbilden und Strukturieren einer Hartmaske über der Opferschicht.
    • 8 illustriert die Struktur der 7 im Anschluss an das Ätzen, um Gräben durch die Opferschicht auszubilden, und das Entfernen des Opfermaterials von den Durchkontaktierungen.
    • 9 illustriert die Struktur der 8 im Anschluss an das Füllen der Durchkontaktierungen und Gräben mit Metall.
    • 10 illustriert die Struktur der 9 im Anschluss an chemisch-mechanisches Polieren und Ausbilden einer zweiten Metalldeckschicht.
    • 11 illustriert die Struktur der 10 im Anschluss an das Entfernen der Opferschicht.
    • 12 illustriert die Struktur der 11 im Anschluss an das Abscheiden einer zweiten di-elektrischen Schicht.
    • 13 illustriert die Struktur der 12 im Anschluss an chemisch-mechanisches Polieren.
    • 14 sieht eine alternative Sequenz für die Schritte 106 des Prozesses der 1 vor.
    • 15 sieht eine weitere alternative Sequenz für die Schritte 106 des Prozesses der 1 vor.
  • AUSFÜHRLICHE BESCHREIBUNG
  • 1 zeigt eine beispielhafte Sequenz von Schritten für einen Prozess 100 zum Ausbilden einer Dual-Damaszener-Struktur 225. 2 bis 13 illustrieren ein Substrat 200, während es diesen Prozess durchläuft. Der Prozess 100 beginnt bei Schritt 101, der aus dem Bereitstellen des Substrats 200 besteht, das eine Halbleitervorrichtung in einem Zwischenstadium der Herstellung ist. Das Substrat 200 weist einen Halbleiter 201 und eine oder mehrere Bauteilstrukturen auf, die während der Front-End-of-Line (FEOL)-Verarbeitung ausgebildet werden. Der Prozess 100 fügt dem Substrat 200 eine Dual-Damaszener-Metallkontaktstruktur 225 hinzu.
  • Die Dual-Damaszener-Struktur 225 wird über einem Bereich des Substrats 200 ausgebildet, der sowohl nMOS- als auch pMOS-Bereiche aufweisen kann. Beispiele von Halbleitern umfassen, ohne Einschränkung hierauf, Silizium, Silizium-auf-Isolator (silicon on insulator (SOI)), Ge, SiC, GaAs, GaAlAs, InP, GaN, SiGe. Bauteilstrukturen, die während der FEOL-Verarbeitung ausgebildet werden, können, ohne Einschränkung hierauf, Speichervorrichtungen, logische Vorrichtungen, FETs und Komponenten derselben umfassen, wie etwa Source-Bereiche, Drain-Bereiche und Gate-Elektroden, aktive Bauteile, passive Bauteile und Kombinationen derselben. Das Substrat 200 kann außerdem Isolatoren, Leiter und zuvor ausgebildete Schaltstrukturen aufweisen, einschließlich Strukturen, die in früheren Stadien einer Back-End-of-Line (BEOL)-Verarbeitung ausgebildet wurden. Das Substrat 200 weist Anschlüsse 203 auf. Die Dual-Damaszener-Struktur, die durch den Prozess 100 ausgebildet wird, wird zur Kontaktierung der Anschlüsse 203 Durchkontaktierungen 200 aufweisen, wie weiter unten ersichtlich wird.
  • Schritt 103 ist ein optionaler Schritt zum Ausbilden einer Metalldeckschicht 205 auf den Anschlüssen 203. Die Deckschicht 205 kann eine oder mehrere Schichten aufweisen. Die Deckschicht kann eine oder mehrere der folgenden Funktionalitäten bereitstellen: Schützen des darunterliegenden Materials vor Schäden durch nachfolgende Verarbeitung, Bereitstellen einer Schnittstelle zwischen dem Damaszener-Metall 217, das ausgebildet werden soll, und dem Metall der Anschlüsse 203, Bereitstellen einer Diffusionssperre und Verhindern von Elektromigration. Beispiele von Deckschichtmaterialien umfassen, ohne Einschränkung hierauf, Wolfram (W), Kobalt (Co), Kobalt-Wolfram-Phosphid (CoWP) und Kobalt-Wolfram-Borat (CoWB). Eine kobaltenthaltende Deckschicht 205 ist insbesondere zur Verhinderung von Elektromigration und zum Reduzieren von RC-Verzögerung wünschenswert. Die Deckschicht 205 kann durch irgendeinen geeigneten Prozess oder eine Kombination von Prozessen ausgebildet werden. Ein (autokatalytischer) stromloser Beschichtungsprozess kann bewirken, dass die Deckschicht 205 lediglich auf den Anschlüssen 203 und nicht auf anderen Oberflächen des Substrats 200 vorgesehen wird.
  • Schritt 105 der 1 ist das Ausbilden einer ersten dielektrischen Schicht 207, die allgemein eine dielektrische Schicht mit kleinem k (low-k) ist. Jedes geeignete Dielektrikum kann verwendet werden. Beispiele für Dielektrika mit kleinem k, die für die erste dielektrische Schicht 207 geeignet sein können, umfassen Organosilikatgläser (OSG), wie etwa kohlenstoffdotiertes Siliziumdioxid, fluordotiertes Siliziumdioxid (auch als fluoriertes Quarzglas (fluorinated silica glass (FSG))/ bezeichnet) und organische polymere Dielektrika mit kleinem k. Beispiele für organische Polymerdielektrika mit kleinem k umfassen Polyarylenether, Polyimid (PI), Benzocylobuten und amorphes Polytetrafluorethylen (PTFE). Die erste dielektrische Schicht 207 kann durch irgendeinen geeigneten Prozess ausgebildet werden, wobei die Eignung von dem verwendeten Material abhängt. Beispiele für Prozesse zum Abscheiden der ersten dielektrischen Schicht 207 umfassen Spin-On und CVD-Prozesse.
  • Dielektrische Schichten haben eine effektive Dielektrizitätszahl, die eine Funktion des in der Schicht verwendeten Dielektrikums und der physikalischen Struktur der Schicht ist. Das Einbringen von Porosität und Luftlöchern in eine dielektrische Schicht reduziert die effektive Dielektrizitätszahl einer Schicht, jedoch machen Porosität und Luftlöcher Schichten hinsichtlich ihrer Struktur schwächer und anfälliger gegenüber Ätzschäden. Im Hinblick auf diese zuletzt genannten Erwägungen hat die erste dielektrische Schicht 207 in einer Ausführungsform eine Porosität von weniger als 20% und wird in einer Ausführungsform ohne Luftlöcher ausgebildet. Porosität ist leerer Raum, der in dem dielektrischen Material verteilt ist, das die dielektrische Schicht ausbildet, während Luftlöcher größere Hohlräume in dem Raum der Schicht sind, die ansonsten mit dielektrischem Material gefüllt ist. Luftlöcher beziehen sich auf die Geometrie einer Schicht und umfassen die Hohlräume, die sich in Ecken und anderen Aussparungen ausbilden, wenn eine dielektrische Schicht durch einen nichtkonformen Abscheidungsprozess abgeschieden wird.
  • Geringe Porosität und das Fehlen von Luftlöchern bedeutet allgemein, dass die erste dielektrische Schicht 207 eine effektive Dielektrizitätszahl von wenigstens etwa 2,1 aufweist. Eine erste dielektrische Schicht 207 mit einer Dielektrizitätszahl in dem Bereich von etwa 2,4 bis 3,5 kann allgemein erreicht werden, ohne die Strukturstabilität der entstehenden Dual-Damaszener-Struktur 225 übermäßig zu gefährden. Eine Dielektrizitätszahl am unteren Ende dieses Bereiches ist wünschenswert, um die resultierende Dual-Damaszener-Struktur 225 mit niedriger Kapazität zu versehen. Die erste dielektrische Schicht 207 wird allgemein eine effektive Dielektrizitätszahl haben, die weniger als 2,9 beträgt und typischerweise nahe bei 2,4 liegt.
  • Schritt 107 betrifft das Ausbilden von Durchkontaktierungen 209 durch die erste dielektrische Schicht 207. Durchkontaktierungen 209 werden typischerweise durch einen Prozess ausgebildet, der beispielsweise Photolithographie und ein anisotropisches Hochenergieplasmaätzen aufweist. Photolithographie umfasst typischerweise das Überziehen des Substrats mit einem Fotolack, wahlweises Exponieren des Fotolacks gemäß einer gewünschten Durchkontaktierungsstruktur, Entwickeln des Fotolacks und Verwenden des Fotolacks als eine Ätzmaske zum Ausätzen der Durchkontaktierungen 209 oder zum Ätzen einer Hartmaske, die zur Ätzmaske zum Ausätzen der Durchkontaktierungen 209 wird.
  • Falls eine Hartmaske direkt über der ersten dielektrischen Schicht 207 ausgebildet wird, wird sie in einer Ausführungsform vor der weiteren Verarbeitung entfernt. Eine Hartmaske kann die Kapazität wesentlich erhöhen, wie dies auch eine Ätzstoppschicht würde. Das Vermeiden der Verwendung einer Hartmaske ist allgemein einfacher als das Entfernen der Hartmaske und reduziert Kontamination und Schäden an der ersten dielektrischen Schicht 207. Beispielsweise kann ein OSG-Dielektrikum allgemein unter Verwendung eines strukturierten Fotolacks als Ätzmaske geätzt werden. Der Fotolack kann von der ersten dielektrischen Schicht 207 durch einen beschädigungsfreien Plasmaätz- oder einen Nassätz-Prozess entfernt werden.
  • Schritt 109 betrifft das Ausbilden einer Opferschicht 211 über der ersten dielektrischen Schicht 207. Jedes geeignete Material kann für die Opferschicht 211 verwendet werden. Leichteres Entfernen ist ein Faktor, der bei der Auswahl zu berücksichtigen ist. Eine weitere Überlegung ist das leichtere Identifizieren und Anwenden eines Ätzprozesses, der das Opfermaterial gegenüber dem Material der ersten dielektrischen Schicht 207 bevorzugt entfernt. Die Opferschicht 211 kann ein Material sein, das sich durch thermische Behandlung bei einer Temperatur zwischen etwa 250 und etwa 450°C, durch UV-Behandlung oder durch Kombinationen dieser Behandlungen zersetzt und/oder verdampft. Beispiele solcher Materialien umfassen Polymere, wie etwa Polyimid (PI), Polypropylenglycol (PPG), Polybutadin (PB), Polyethylenglykol (PEG) und Polycaprolactonediol (PCL). Gewöhnlich ist amorpher Kohlenstoff ein geeignetes Material für die Opferschicht 211. Amorpher Kohlenstoff kann allgemein durch einen Ätzprozess entfernt werden, der geringe oder gar keine Schäden an der ersten dielektrischen Schicht 207 hervorruft.
  • Die Schritte 111 und 113 bilden Gräben 215 durch die Opferschicht 211. Dies umfasst typischerweise Photolithographie. Schritt 111 betrifft das Ausbilden einer Maske 213. Die Maske 213 kann ein Fotolack oder eine Hartmaske sein. Eine Hartmaske wird durch Ausbilden einer Schicht aus Hartmaskenmaterial, Ausbilden einer Fotolackschicht über der Hartmaskenschicht, wahlweise Exponieren des Fotolacks gemäß einer gewünschten Grabenstruktur, Entwickeln des Fotolacks, Verwenden des strukturierten Fotolacks zum Ätzen der Grabenstruktur durch die Hartmaskenschicht zum Ausbilden einer strukturierten Hartmaske 213 und Verwenden der strukturierten Hartmaske 213 zum Begrenzen eines Hochenergieplasmaätzens auf eine gewünschte Struktur für Gräben 215 hergestellt.
  • Die Gräben 215 können durch die Maske 213 durch irgendeinen geeigneten Prozess geätzt werden. Ein geeigneter Prozess kann einen oder mehrere Schritte umfassen. Beispielsweise kann ein nichtselektives Ätzen oder ein Ätzprozess, der lediglich begrenzte Selektivität zwischen dem Opferschichtmaterial und dem Material der ersten dielektrischen Schicht 207 zeigt, verwendet werden, um die Gräben zu einem Teil, zum größten Teil oder vollständig durch die Opferschicht 211 hindurch zu ätzen. Beispielsweise kann ein nichtselektives Ätzen verwendet werden, bis die dielektrische Schicht 207 frei liegt. Wenn die dielektrische Schicht 207 freigelegt wird, kann es wünschenswert sein, die Ätzchemie zu verändern und den Ätzprozess zu verlangsamen, um einer Beschädigung der dielektrischen Schicht 207 zu vermeiden. Der gesamte Ätzprozess kann beschleunigt werden, wenn zunächst der nichtselektive oder weniger selektive Ätzprozess eingesetzt wird.
  • Andererseits kann es passend und zweckmäßig sein, für den vollständigen Schritt 113 einen einzigen Ätzprozess zu verwenden. Beispielsweise kann ein selektiver Prozess, bei dem die Opferschicht 211 aus amorphem Kohlenstoff aufgebildet wird und die dielektrische Schicht 207 OSG ist, ein Hochenergieplasmaätzen unter Verwendung von N2 und H2 oder NH3 in dem Ätzgas sein. Das Verwenden eines einzelnen Ätzens für den vollständigen Schritt 113 weist Vorteile auf, wie etwa eine einfachere Anwendung und Konsistenz der Ergebnisse.
  • Der Schritt 113 umfasst das Öffnen der Durchkontaktierungen 209. Falls die Durchkontaktierungen 209 vor dem Ausbilden der Opferschicht 211 geätzt würden, würden die Durchkontaktierungen 209 allgemein mit dem Material der Opferschicht 211 gefüllt werden. Falls das Ausbilden von Durchkontaktierungen verschoben wird, bis die Opferschicht 211 ausgebildet ist, wird das Öffnen der Durchkontaktierungen 209 von Schritt 113 ausgeschlossen. Wenn die Durchkontaktierungen 209 mit Material der Opferschicht 211 gefüllt werden, kann es zweckmäßig sein, dieses Material als eine Fortsetzung des Grabenätzprozesses zu entfernen. Die Ätzbedingungen können während des Ätzens aufrechterhalten oder verändert werden, während das Ätzen fortschreitet. Die Ätzbedingungen können wie oben beschrieben verändert werden oder lediglich dann, wenn sich das Ätzen seinen letzten Stadien nähert und die Metalldeckel 205 freigelegt werden. Selbst wenn sich Ätzbedingungen ändern, kann der gesamte Prozess im Allgemeinen in einer Ätzkammer ausgeführt werden, was die Verarbeitungszeit reduziert.
  • Schritt 115 betrifft das Füllen der Durchkontaktierungen 209 und der Gräben 215 mit leitfähigem Metall 217. Das leitfähige Metall 217 kann beispielsweise Cu, Al, Au, Ag, W und Legierungen derselben sein. Das Metall 217 kann in mehreren Schichten vorgesehen werden, die variierende Zusammensetzungen aufweisen. Das Metall 217 kann mit irgendeinem geeigneten Prozess eingefüllt werden. Geeignete Prozesse können stromloses Plattieren, Elektroplattieren, Sputter-Abscheiden und chemische Gasphasenabscheidung (chemical vapor deposition (CVD)) umfassen.
  • Während das Metall 217 irgendein geeignetes Metall oder eine Kombination von Metallen sein kann, sind die Prozesse, der vorliegenden Offenbarung insbesondere zur Verwendung von Kupfer (Cu) eingerichtet. Im vorliegenden Kontext umfasst zur Beschreibung des Metalls, das die Durchkontaktierungen 209 und die Gräben 215 füllt, das Kupfer pures Kupfer, kupferenthaltende Spuren von Verunreinigungen und Legierungen, die größtenteils Kupfer sind. Kupfer kann mit kleinen Mengen von Elementen, wie etwa Tantal, Indium, Zinn, Zink, Mangan, Chrom, Titan, Germanium, Strontium, Platin, Magnesium, Aluminium oder Zirkonium legiert werden. Kupfer bietet geringen Widerstand, ist jedoch mit vielen Prozessen aus dem Stand der Technik inkompatibel.
  • Stromloses Plattieren von Kupfer umfasst allgemein das Ausbilden einer Kupferkeimschicht, gefolgt von autokatalytischer Kupferabscheidung. Beispiele von Keimschichtmaterialien umfassen, ohne Einschränkung hierauf, Kupfer (Cu), Nickel (Ni), Gold (Au), Silber (Ag), Palladium (Pd), Indium (In), Nickelpalladiumgold (NiPdAu) und Nickelgold (NiAu). Die Keimschicht kann durch irgendeinen geeigneten Prozess ausgebildet werden. Die Keimschicht selbst kann durch stromlose Abscheidung, Sputtern oder chemische Gasphasenabscheidung ausgebildet werden.
  • Vor dem Füllen mit Kupfer oder ähnlichem werden die Gräben 215 und Durchkontaktierungen 209 allgemein mit einer Sperre ausgekleidet, die Elektromigration verhindert. Beispiele für Materialien für die Sperrschicht umfassen Ruthenium (Ru), Mangan (Mn), Kobalt (Co) und Chrom (Cr), Titannitrid (TiN), Titanwolfram (TiW), Tantal (Ta), Tantalnitrid (TaN), Wolframnitrid (WN) und Kombinationen derselben. Die Sperrschicht kann durch irgendeinen geeigneten Prozess, wie etwa CVD-Abscheidung, abgeschieden werden.
  • Eine Schicht, die Haftung fördert, kann in der Sperrschicht enthalten sein. Eine Schnittstellenschicht kann eine selbstorganisierende Monoschicht (self-assembled monolayer (SAM)) sein. Eine selbstorganisierende Monoschicht kann beispielsweise durch eine thermische Prozessbehandlung ausgebildet werden, die ein eine organische Chemikalie enthaltendes Gas aufweist. Optional bildet die selbstorganisierende Monoschicht sich lediglich auf der ersten dielektrischen Schicht 207 aus und kleidet die Durchkontaktierungen 209 aus, jedoch nicht die Gräben 215.
  • Schritt 115 vervollständigt Ausbilden der Dual-Damaszener-Struktur 218, die in 9 gezeigt ist. Die Dual-Damaszener-Struktur 219 umfasst eine erste Ebene, die in einem Gebiet der ersten dielektrischen Schicht 207 Metall gefüllte 217 Durchkontaktierungen 209 aufweist, und eine zweite Ebene, die in einem Gebiet der Opferschicht 211 Metall gefüllte 217 Gräben 215 aufweist. Eine nachfolgende Verarbeitung ersetzt die Opfermaterialschicht in der Struktur 218 durch eine zweite dielektrische Schicht 221.
  • Schritt 117 betrifft das Planarisieren einer Oberseite des Substrats 200. Die planarisierte Oberfläche weist Opfermaterial 211 mit einer Einlage aus Metall 217 auf. Das Planarisieren wird allgemein durch chemisch-mechanisches Polieren (CMP) ermöglicht. Die Oberfläche wird nicht vollständig planar, da CMP ungleichartige Materialien immer in Raten entfernt, die wenigstens geringfügig variieren.
  • Schritt 119 ist ein optionaler Schritt des Ausbildens eines Metalldeckels 219 auf der freiliegenden Oberseite aus Metall 217, wie in 10 illustriert ist. Der Deckel 219 kann der gleiche oder ein anderer sein als der Deckel 203, jedoch sind die Kommentare zu dem Deckel 203 in Bezug auf Zusammensetzung, Verarbeitung und Funktionalität auch auf den Deckel 219 anzuwenden.
  • Schritt 121 betrifft das Entfernen der Opferschicht 211. Die Opferschicht 211 kann durch irgendeinen geeigneten Prozess entfernt werden. Abhängig von dem verwendeten Material kann es möglich und wünschenswert sein, die Opferschicht 211 vorzubehandeln, um ihr Entfernen zu erleichtern. Beispiele von Vorbehandlungsprozessen, die verwendet werden können, schließen Oxidieren, thermische Behandlung und UV-Bestrahlung ein. Der Entfernungsprozess selbst kann beispielsweise eine Nassreinigung oder ein Plasmaätzen sein. Entfernen der Opferschicht 211 hinterlässt das Metall 217 der Gräben 215 exponiert, wie in 11 illustriert ist.
  • Schritt 123 betrifft das Ausbilden einer zweiten dielektrischen Schicht 221. Die zweite dielektrische Schicht 221 füllt einen Raum, der zuvor durch die Opferschicht 211 belegt wurde, und bildet um das Metall 217 der Gräben 215 ein Gebiet aus. Die zweite dielektrische Schicht 211 ist allgemein eine dielektrische Schicht mit extrem kleinem k. Um eine geringe Di-elektrizitätszahl aufzuweisen, kann die zweite dielektrische Schicht 221 mit einer Porosität von wenigstens 20% ausgebildet werden. Die zweite dielektrische Schicht 221 wird außerdem erfindungsgemäß mit Luftlöchern 223 ausgebildet. Die zweite dielektrische Schicht 221 kann eine sein, die durch Prozesse, die verwendet werden, um die Gräben 215 auszubilden oder um die Gräben 215 mit Metall 217 zu füllen, oder durch den Planarisierungsschritt 117 beschädigt werden würde.
  • Das Material der zweiten dielektrischen Schicht 221 kann wie oben beschrieben ein Dielektrikum mit kleinem k sein, jedoch mit Porosität und/oder Luftlöchern 223, um eine effektive Dielektrizitätszahl von 2,1 oder weniger zu erreichen. Luftlöcher können die Di-elektrizitätszahl einer Schicht um 5% oder mehr reduzieren, was eine wesentliche Reduzierung darstellt. Porosität kann außerdem die effektive Dielektrizitätszahl einer Schicht erheblich reduzieren. Porosität kann als Teil des Prozesses des Ausbildens der zweiten dielektrischen Schicht 221 entstehen. Beispielsweise kann eine dielektrische OSG-Schicht 221 durch Aufbringen eines OSG-Vorläufers (Precursor) auf das Substrat 200 gemeinsam mit einem Porogen durch einen Spin-On-Prozess oder einen CVD Prozess ausgebildet werden. Der Prozess kann ferner das kontrollierte Aufdampfen des Porogens umfassen. Beispiele für OSG-Vorläufer umfassen Organosilane und Organosiloxane. Beispiele für Organosilane umfassen Methylsilsesquioxane (MSQ) und Wasserstoffsilsesquioxane (HSQ). Beispiele für Organosiloxane umfassen Polymere, die zur Methylsiloxan-Familie gehören, wie etwa Diethoxymethylsilan. Beispiele für Porogenen umfassen organische Lösungsmittel. Das organische Lösungsmittel kann beispielsweise Toluen, Heptan, Cyclohexanol oder eine Mischung derselben sein. Im Anschluss an einen dielektrischen Schichtausbildungsprozess, wie etwa Spin-On oder CVD, können die Ausbildung von Poren, die mechanische Festigkeit oder beides durch eine nach dem Abscheiden erfolgende Behandlung, wie etwa thermische, UV oder Elektronenstrahlbehandlung, verbessert werden.
  • Luftlöcher 223 werden erfindungsgemäß außerdem durch Auswählen eines geeigneten Ausbildungsprozesses in die zweite dielektrische Schicht 221 eingebracht. Ein geeigneter erfindungsgemäßer Prozess zum Ausbilden einer dielektrischen Schicht 221 mit Luftlöchern 223 ist ein nichtkonformer Abscheidungsprozess, wie etwa plasmaverstärkte chemische Gasphasenabscheidung (plasma enhanced chemical vapor deposition (PECVD)). Nichtkonforme Prozesse erzeugen Luftlöcher 223 in ausgenommenen Bereichen, wie etwa der Ecke 220, die in 11 gezeigt ist. Ein beispielhafter nichtkonformer Abscheidungsprozess ist plasmaverstärktes CVD. Eine OSG- Schicht mit einer Porosität von mehr als 20% und Luftlöchern 223 kann eine effektive Di- elektrizitätszahl von 2,0 oder weniger aufweisen.
  • Schritt 125 ist ein weiterer Planarisierungsschritt und wird außerdem allgemein mit chemischmechanischem Polieren (CMP) realisiert. Schritt 125 planarisiert eine Oberseite der zweiten dielektrischen Schicht 221, eine Oberseite des Deckmetalls 219 oder eine Oberseite des Grabenmetalls 217, falls der Deckel 219 nicht vorliegt. Optional wird die Porenstruktur der zweiten dielektrischen Schicht 221 mit einem schützenden „Füll“-Material vor dem Planarisieren infiltriert. Das Füllmaterial kann nach dem Planarisieren entfernt werden. Ein Füllmaterial kann beispielsweise ein monomerer Kohlenwasserstoff sein. Ein solches Material kann durch ein Trägerfluid, wie etwa überkritisches Kohlenstoffdioxid, in die Poren der dielektrischen Schicht 221 transportiert werden.
  • 13 illustriert das Substrat 200 mit einer Dual-Damaszener-Struktur 225, die durch den Prozess 100 ausgebildet wird. Die Dual-Damaszener-Struktur 225 umfasst eine erste Ebene, die in einem Gebiet der ersten dielektrischen Schicht 207 Metall gefüllte 217 Durchkontaktierungen 209 aufweist, und eine zweite Ebene, die in einem Gebiet der zweiten dielektrischen Schicht 221 Metall gefüllte 217 Gräben 215 aufweist. Ein Charakteristikum der Dual-Damaszener-Struktur 225 ist das Fehlen einer Ätzstoppschicht. Ein weiteres Charakteristikum ist das Fehlen von Ätzschäden in der zweiten dielektrischen Schicht 221. Die erste dielektrische Schicht 207 ist ein Dielektrikum mit kleinem k mit einer Porosität von weniger als 20% und ohne Luftlöcher. Die erste dielektrische Schicht 207 gibt der Struktur 225 mechanische Festigkeit und Stabilität. Die zweite dielektrische Schicht 221 ist ein Dielektrikum mit extrem kleinem k mit einer Porosität von mehr als 20% und weist Luftlöcher 223 auf. Die zweite dielektrische Schicht 221 gibt der Struktur 225 eine geringe Kapazität.
  • Die Reihenfolge der Schritte 107, 109, 111 und 113 des Prozesses 100 kann von der Abfolge 106, die in 1 gezeigt ist, abweichen, während sie immer noch eine Dual-Damaszener-Struktur 225 herstellt, wie sie in 13 gezeigt ist. Insbesondere kann Schritt 107, das Ausbilden der Kontaktierungen 209, bis nach dem Schritt 109, dem Ausbilden der Opferschicht 211, verschoben werden.
  • 14 und 15 zeigen zwei alternative Abfolge 300 und 400. In den Abfolgen 300 und 400 wird das Ätzen 107 von Durchkontaktierungen bis nach dem Schritt 109, dem Ausbilden der Opferschicht 211, verschoben. In diesen Folgen füllt das Material der Opferschicht 211 nicht die Durchkontaktierungen 209 und wird während des Grabenätzens 113 nicht aus den Durchkontaktierungen 209 geätzt.
  • In der Sequenz 300 wird das Ätzen 107 von Durchkontaktierungen vor dem Grabenätzen 113 ausgeführt. Das Ätzen 113 von Durchkontaktierungen in der Folge 300 umfasst das Ätzen durch die Opferschicht 211 und anschließend durch die erste dielektrische Schicht 207. In dem Prozess 300 kann es wünschenswert sein, den optionalen Schritt 108 aufzunehmen, der die Durchkontaktierungen 209 verschließt, um eine ebene Oberfläche bereitzustellen, auf der die Grabenätzmaske 213 ausgebildet wird. Das Verschlussmaterial kann während des Grabenätzens 113 oder in einem separaten Schritt 114, der auf das Grabenätzen 113 folgt, von den Durchkontaktierungen 209 entfernt werden. In der Sequenz 400 wird das Grabenätzen 113 vor dem Ätzen 107 von Durchkontaktierungen ausgeführt.
  • Jede der Prozessseabläufe 106, 300 und 400 hat Vorteile im Vergleich zu den anderen. Die Sequenz 106 liefert im Vergleich zu den Sequenzen 300 und 400 bessere Kontrolle über die Dimensionen der Durchkontaktierungen 209. Die Sequenzen 300 und 400 stellen gegenüber der Sequenz 106 eine Verbesserung dar, indem sie eine mögliche Kontaminierung der ersten di-elektrischen Schicht 207 vermeiden, die auftreten kann, wenn eine Durchkontaktierungsätzmaske direkt auf der Schicht 207 ausgebildet wird. Die Sequenz 300 ist gegenüber fehlerhafter Ausrichtung zwischen dem Graben und den Durchkontaktierungsmasken toleranter als die Sequenz 400. Andererseits verlangt die Sequenz 300, dass die Durchkontaktierungen 209 im Vergleich zu dem Prozess 400 mit einem großen Seitenverhältnis geätzt werden.

Claims (11)

  1. Verfahren zum Ausbilden einer leitfähigen Dual-Damaszener-Kontaktstruktur (225), umfassend: Abscheiden einer ersten dielektrischen Schicht (207) über einem Substrat (200); Abscheiden einer Opferschicht (211) über der ersten dielektrischen Schicht (207); Ätzen von Gräben (215), die sich durch die Opferschicht (211) erstrecken, jedoch nicht durch die erste dielektrische Schicht (207); Ätzen von Durchkontaktierungen (209) durch die erste dielektrische Schicht (207) vor oder nach einem oder beiden der vorherigen zwei Schritte; Abscheiden eines leitfähigen Materials (217) zum Füllen der Gräben (215) und der Durchkontaktierungen (209) und Ausbilden einer Damaszener-Struktur (218), die in einem Gebiet des Dielektrikums der ersten Schicht (207) leitfähige materialgefüllte Durchkontaktierungen (209) und in einem Gebiet des Opferschichtmaterials (211) leitfähige materialgefüllte Gräben (215) umfasst; Entfernen der Opferschicht (211); und Abscheiden einer zweiten dielektrischen Schicht (221) zum Ausbilden einer Damaszener-Struktur (225), welche die leitfähigen materialgefüllten Durchkontaktierungen (209) in dem Gebiet des Dielektrikums der ersten Schicht (207) und in einem Gebiet des Dielektrikums der zweiten Schicht (221) leitfähige materialgefüllte Gräben (215) umfasst, wobei die zweite dielektrische Schicht (221) durch einen nichtkonformen Abscheidungsprozess abgeschieden wird, derart dass in der zweiten dielektrischen Schicht Luftlöcher (223) hinterlassen werden, sodass in einer Querschnittsansicht der Dual-Damaszener-Struktur (225) senkrecht zu den Gräben zwei Luftlöcher (223) zwischen zwei benachbarten Gräben (215) gebildet werden, die sich jeweils an einer Ecke (220) befinden, die durch eine Seitenwand des jeweiligen Grabens und eine Oberfläche der ersten dielektrischen Schicht (207) gebildet ist, wobei das Dielektrikum der ersten Schicht (207) eine Porosität von weniger als 20% und das Dielektrikum der zweiten Schicht (221) eine Porosität von mehr als 20% aufweist.
  2. Verfahren nach Anspruch 1, wobei die Durchkontaktierungen (209) durch die erste dielektrische Schicht (207) geätzt werden, bevor die Opferschicht (211) abgeschieden wird, wobei: das Abscheiden der Opferschicht (211) die Durchkontaktierungen (209) mit Material der Opferschicht füllt; und die Gräben (215) in einer Kammer geätzt werden und das Opferschichtmaterial von den Durchkontaktierungen (209) durch weiteres Ätzen in dieser Kammer entfernt wird, bevor das Substrat (200) aus dieser Kammer entfernt wird.
  3. Verfahren nach Anspruch 2, wobei die Durchkontaktierungsorte durch einen Fotolack bestimmt werden, der als Maske zum Ätzen der Durchkontaktierungen (209) verwendet wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Oberfläche der zweiten Schicht koplanar mit einer Oberfläche der leitfähigen materialgefüllten Gräben (215) ist.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste dielektrische Schicht (207) eine effektive Dielektrizitätszahl von mehr als 2,1 und weniger als 3,5 aufweist, und die zweite dielektrische Schicht (211) eine effektive Dielektrizitätszahl von weniger als 2,1 aufweist.
  6. Herstellungsverfahren für eine Halbleitervorrichtung, umfassend: Bereitstellen eines Halbleitersubstrats (200); Ausbilden von Gate-Strukturen auf dem Substrat (200) durch Front-End-of-Line-Verarbeitung; Ausbilden einer dielektrischen Schicht mit kleinem k als eine erste dielektrische Schicht (207) über den Gate-Strukturen; Strukturieren von Durchkontaktierungen (209) durch die dielektrische Schicht mit kleinem k (207); Ausbilden einer Opferschicht (211) über der dielektrischen Schicht mit kleinem k; Strukturieren von Gräben (215) durch die Opferschicht; Füllen der Durchkontaktierungen (209) und Gräben (215) mit Metall (217); Entfernen der Opferschicht (211); und Ausbilden einer dielektrischen Schicht mit extrem kleinem k als eine zweite dielektrische Schicht (221) über der dielektrischen Schicht mit kleinem k (207), wobei die dielektrische Schicht mit extrem kleinem k (221) eine kleinere dielektrische Konstante als die dielektrische Schicht mit kleinem k (207) aufweist, wobei die zweite dielektrische Schicht (221) durch einen nichtkonformen Abscheidungsprozess abgeschieden wird, derart dass in der zweiten dielektrischen Schicht Luftlöcher (223) hinterlassen werden, sodass in einer Querschnittsansicht der Halbleitervorrichtung senkrecht zu den Gräben zwei Luftlöcher (223) zwischen zwei benachbarten Gräben (215) gebildet werden, die sich jeweils an einer Ecke (220) befinden, die durch eine Seitenwand des jeweiligen Grabens und eine Oberfläche der ersten dielektrischen Schicht (207) gebildet ist.
  7. Verfahren nach Anspruch 6, wobei die erste dielektrische Schicht (207) eine effektive Dielektrizitätszahl von mehr als 2,1 aufweist und die zweite dielektrische Schicht (221) eine effektive Dielektrizitätszahl von weniger als 2,1 aufweist.
  8. Verfahren nach einem der vorstehenden Ansprüche 6-7, wobei die Durchkontaktierungen (209) durch die erste dielektrische Schicht (207) ohne Verwendung einer Hartmaske und vorzugsweise unter Verwendung eines Fotolacks als Maske zum Ätzen der Durchkontaktierungen strukturiert werden.
  9. Verfahren nach einem der vorstehenden Ansprüche 6-8, wobei die erste dielektrische Schicht (207) eine geringere Porosität als die zweite dielektrische Schicht (221) aufweist; und/oder wobei die erste dielektrische Schicht (207) ohne Luftlöcher ausgebildet wird.
  10. Verfahren nach einem der vorstehenden Ansprüche, wobei die Opferschicht (211) amorphen Kohlenstoff aufweist; und/oder wobei die erste dielektrische Schicht (207) ein Organosilikatglas ist.
  11. Verfahren nach Anspruch 10, wobei die Gräben (215) durch Plasmaätzen mit einem Ätzgas strukturiert werden, das NH3 oder eine Kombination von N2 und H2 aufweist.
DE102012111574.5A 2012-06-19 2012-11-29 Verfahren zum Ausbilden einer leitfähigen Dual-Damaszener-Kontaktstruktur undHerstellungsverfahren für eine Halbleitervorrichtung Active DE102012111574B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/526,640 US8652962B2 (en) 2012-06-19 2012-06-19 Etch damage and ESL free dual damascene metal interconnect
US13/526,640 2012-06-19

Publications (2)

Publication Number Publication Date
DE102012111574A1 DE102012111574A1 (de) 2013-12-19
DE102012111574B4 true DE102012111574B4 (de) 2022-04-07

Family

ID=49667909

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012111574.5A Active DE102012111574B4 (de) 2012-06-19 2012-11-29 Verfahren zum Ausbilden einer leitfähigen Dual-Damaszener-Kontaktstruktur undHerstellungsverfahren für eine Halbleitervorrichtung

Country Status (5)

Country Link
US (6) US8652962B2 (de)
KR (1) KR101487064B1 (de)
CN (1) CN103515304B (de)
DE (1) DE102012111574B4 (de)
TW (1) TWI509741B (de)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8652962B2 (en) 2012-06-19 2014-02-18 Taiwan Semiconductor Manufacturing Co., Ltd. Etch damage and ESL free dual damascene metal interconnect
US8900989B2 (en) 2013-03-06 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating an air gap using a damascene process and structure of same
US9847289B2 (en) * 2014-05-30 2017-12-19 Applied Materials, Inc. Protective via cap for improved interconnect performance
US9376314B2 (en) * 2014-06-26 2016-06-28 Infineon Technologies Dresden Gmbh Method for manufacturing a micromechanical system
US9382111B2 (en) * 2014-06-26 2016-07-05 Infineon Technologies Dresden Gmbh Micromechanical system and method for manufacturing a micromechanical system
US9349691B2 (en) 2014-07-24 2016-05-24 International Business Machines Corporation Semiconductor device with reduced via resistance
EP3029724B1 (de) 2014-12-01 2017-06-07 IMEC vzw Metallisierungsverfahren für halbleiterstrukturen
KR20160067349A (ko) 2014-12-04 2016-06-14 삼성전자주식회사 도전 구조물 형성 방법, 반도체 장치 및 반도체 장치의 제조 방법
US10727122B2 (en) 2014-12-08 2020-07-28 International Business Machines Corporation Self-aligned via interconnect structures
CN104465508B (zh) * 2014-12-30 2017-12-15 上海集成电路研发中心有限公司 空气隙的形成方法
EP3067439B1 (de) 2015-03-13 2018-05-09 IMEC vzw Stromlose Metallabscheidung auf einer Mn- oder MnNx-Barriere
JP6600480B2 (ja) * 2015-04-20 2019-10-30 東京エレクトロン株式会社 被処理体を処理する方法
US10497613B2 (en) 2015-04-29 2019-12-03 Intel Corporation Microelectronic conductive routes and methods of making the same
CN107709225B (zh) * 2015-06-22 2022-04-26 英特尔公司 集成mems结构与互连和过孔
KR102420087B1 (ko) 2015-07-31 2022-07-12 삼성전자주식회사 반도체 소자의 제조 방법
KR102421731B1 (ko) * 2015-07-31 2022-07-18 삼성전자주식회사 반도체 소자의 배선 형성 방법
US9620466B1 (en) * 2015-11-30 2017-04-11 Infineon Technologies Ag Method of manufacturing an electronic device having a contact pad with partially sealed pores
WO2017111868A1 (en) * 2015-12-23 2017-06-29 Intel Corporation Approaches for patterning metal line ends for back end of line (beol) interconnects
US9842804B2 (en) 2016-01-04 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for reducing dual damascene distortion
KR102460075B1 (ko) 2016-01-27 2022-10-31 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR20170110332A (ko) 2016-03-23 2017-10-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
EP3282037B1 (de) 2016-08-09 2022-12-07 IMEC vzw Herstellung von übergangsmetallnitrid
US10029908B1 (en) * 2016-12-30 2018-07-24 Texas Instruments Incorporated Dielectric cladding of microelectromechanical systems (MEMS) elements for improved reliability
US10515896B2 (en) * 2017-08-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor device and methods of fabrication thereof
KR20190044196A (ko) 2017-10-20 2019-04-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
EP3499557A1 (de) * 2017-12-15 2019-06-19 Micromaterials LLC Verfahren für selektiv geätzte selbstausgerichtete vias
US10354951B1 (en) * 2018-01-16 2019-07-16 Texas Instruments Incorporated Thin film resistor with punch-through vias
CN112368822B (zh) * 2018-06-27 2023-09-22 东京毅力科创株式会社 利用选择性双层电介质再生的全自对准过孔
US10658179B2 (en) * 2018-08-17 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure of middle layer removal
CN110858578B (zh) * 2018-08-23 2021-07-13 联华电子股份有限公司 管芯封环及其制造方法
CN110112056A (zh) * 2019-04-25 2019-08-09 中国科学院上海微系统与信息技术研究所 一种集成结构的制备方法以及由此得到的铜互连线与介质材料集成结构
US11107727B2 (en) 2019-05-10 2021-08-31 International Business Machines Corporation Double metal double patterning with vias extending into dielectric
KR20210018650A (ko) 2019-08-07 2021-02-18 삼성전자주식회사 반도체 장치
US11101171B2 (en) 2019-08-16 2021-08-24 Micron Technology, Inc. Apparatus comprising structures including contact vias and conductive lines, related methods, and memory devices
CN111430296B (zh) * 2020-03-31 2020-11-27 福唐激光(苏州)科技有限公司 一种通孔的激光加工方法
US11621188B2 (en) * 2020-04-13 2023-04-04 Nanya Technology Corporation Method for fabricating a semiconductor device with air gaps
US11355435B2 (en) * 2020-04-24 2022-06-07 Nanya Technology Corporation Semiconductor device with air gaps
CN113571466B (zh) * 2020-04-29 2024-01-26 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN113782485A (zh) * 2020-06-09 2021-12-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112018077A (zh) * 2020-07-29 2020-12-01 复旦大学 一种铜互连结构及其制造方法
CN112018029A (zh) * 2020-07-31 2020-12-01 中国科学院微电子研究所 半导体制造方法
US12014951B2 (en) 2021-05-20 2024-06-18 Samsung Electronics Co., Ltd. Semi-damascene structure with dielectric hardmask layer

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030219968A1 (en) 2001-12-13 2003-11-27 Ercan Adem Sacrificial inlay process for improved integration of porous interlevel dielectrics
DE102006004429A1 (de) 2006-01-31 2007-08-02 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem Metallisierungsschichtstapel mit einem porösen Material mit kleinem ε mit einer erhöhten Integrität
JP2008041783A (ja) 2006-08-02 2008-02-21 Nec Electronics Corp 半導体装置の製造方法
KR100818108B1 (ko) 2007-02-06 2008-03-31 주식회사 하이닉스반도체 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
US20080124917A1 (en) 2006-11-23 2008-05-29 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device having air gaps
US20080299718A1 (en) 2007-06-01 2008-12-04 Texas Instruments Incorporated Damascene process having retained capping layer through metallization for protecting low-k dielectrics
US20090001594A1 (en) 2007-06-29 2009-01-01 Hui Jae Yoo Airgap interconnect system
US20090081862A1 (en) 2007-09-24 2009-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Air gap structure design for advanced integrated circuit technology
US20090091038A1 (en) 2007-10-04 2009-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Air gap for interconnect application
JP2010050118A (ja) 2008-08-19 2010-03-04 Renesas Technology Corp 半導体装置およびその製造方法
US20100270677A1 (en) 2009-04-24 2010-10-28 Nec Electronics Corporation Semiconductor device and method of manufacturing semiconductor device
DE102009023377A1 (de) 2009-05-29 2010-12-16 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Mikrostrukturbauelement mit einer Metallisierungsstruktur mit selbstjustierten Luftspalte, die auf der Grundlage eines Opfermaterials hergestellt sind
US20110189850A1 (en) 2007-11-28 2011-08-04 Takamasa Usui Semiconductor device and method of manufacturing the same
US20110278654A1 (en) 2010-05-12 2011-11-17 Elpida Memory, Inc. Semiconductor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668810B1 (ko) * 2000-08-02 2007-01-16 주식회사 하이닉스반도체 알씨 딜레이를 개선한 반도체소자의 금속배선방법
US6448177B1 (en) * 2001-03-27 2002-09-10 Intle Corporation Method of making a semiconductor device having a dual damascene interconnect spaced from a support structure
US6406992B1 (en) * 2001-05-29 2002-06-18 United Microelectronics Corp. Fabrication method for a dual damascene structure
US6627529B2 (en) * 2002-02-07 2003-09-30 Micron Technology, Inc. Capacitance reduction by tunnel formation for use with semiconductor device
US6713835B1 (en) * 2003-05-22 2004-03-30 International Business Machines Corporation Method for manufacturing a multi-level interconnect structure
US20050130407A1 (en) * 2003-12-12 2005-06-16 Jui-Neng Tu Dual damascene process for forming a multi-layer low-k dielectric interconnect
US7319071B2 (en) * 2004-01-29 2008-01-15 Micron Technology, Inc. Methods for forming a metallic damascene structure
JP4918778B2 (ja) * 2005-11-16 2012-04-18 株式会社日立製作所 半導体集積回路装置の製造方法
KR101356695B1 (ko) 2007-08-06 2014-01-29 삼성전자주식회사 반도체 소자의 제조 방법
US8476758B2 (en) * 2008-01-09 2013-07-02 International Business Machines Corporation Airgap-containing interconnect structure with patternable low-k material and method of fabricating
US7968506B2 (en) * 2008-09-03 2011-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Wet cleaning stripping of etch residue after trench and via opening formation in dual damascene process
KR101095823B1 (ko) * 2010-01-06 2011-12-16 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US8642252B2 (en) * 2010-03-10 2014-02-04 International Business Machines Corporation Methods for fabrication of an air gap-containing interconnect structure
CN102376597A (zh) * 2010-08-24 2012-03-14 中芯国际集成电路制造(上海)有限公司 双镶嵌结构及其制造方法
CN102364670B (zh) * 2011-09-15 2013-06-12 上海华力微电子有限公司 金属铜大马士革互联结构的制造方法
US8652962B2 (en) * 2012-06-19 2014-02-18 Taiwan Semiconductor Manufacturing Co., Ltd. Etch damage and ESL free dual damascene metal interconnect

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030219968A1 (en) 2001-12-13 2003-11-27 Ercan Adem Sacrificial inlay process for improved integration of porous interlevel dielectrics
DE102006004429A1 (de) 2006-01-31 2007-08-02 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem Metallisierungsschichtstapel mit einem porösen Material mit kleinem ε mit einer erhöhten Integrität
JP2008041783A (ja) 2006-08-02 2008-02-21 Nec Electronics Corp 半導体装置の製造方法
US20080124917A1 (en) 2006-11-23 2008-05-29 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device having air gaps
KR100818108B1 (ko) 2007-02-06 2008-03-31 주식회사 하이닉스반도체 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
US20080299718A1 (en) 2007-06-01 2008-12-04 Texas Instruments Incorporated Damascene process having retained capping layer through metallization for protecting low-k dielectrics
US20090001594A1 (en) 2007-06-29 2009-01-01 Hui Jae Yoo Airgap interconnect system
US20090081862A1 (en) 2007-09-24 2009-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Air gap structure design for advanced integrated circuit technology
US20090091038A1 (en) 2007-10-04 2009-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Air gap for interconnect application
US20110189850A1 (en) 2007-11-28 2011-08-04 Takamasa Usui Semiconductor device and method of manufacturing the same
JP2010050118A (ja) 2008-08-19 2010-03-04 Renesas Technology Corp 半導体装置およびその製造方法
US20100270677A1 (en) 2009-04-24 2010-10-28 Nec Electronics Corporation Semiconductor device and method of manufacturing semiconductor device
DE102009023377A1 (de) 2009-05-29 2010-12-16 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Mikrostrukturbauelement mit einer Metallisierungsstruktur mit selbstjustierten Luftspalte, die auf der Grundlage eines Opfermaterials hergestellt sind
US20110278654A1 (en) 2010-05-12 2011-11-17 Elpida Memory, Inc. Semiconductor device

Also Published As

Publication number Publication date
US8652962B2 (en) 2014-02-18
US20190279896A1 (en) 2019-09-12
KR20130142866A (ko) 2013-12-30
US9786549B2 (en) 2017-10-10
TW201401440A (zh) 2014-01-01
TWI509741B (zh) 2015-11-21
US20160211174A1 (en) 2016-07-21
CN103515304B (zh) 2016-05-04
US9318377B2 (en) 2016-04-19
US20140117561A1 (en) 2014-05-01
KR101487064B1 (ko) 2015-01-28
US20180033684A1 (en) 2018-02-01
US20130334700A1 (en) 2013-12-19
CN103515304A (zh) 2014-01-15
US11171041B2 (en) 2021-11-09
US20220059404A1 (en) 2022-02-24
US11955376B2 (en) 2024-04-09
US10312136B2 (en) 2019-06-04
DE102012111574A1 (de) 2013-12-19

Similar Documents

Publication Publication Date Title
DE102012111574B4 (de) Verfahren zum Ausbilden einer leitfähigen Dual-Damaszener-Kontaktstruktur undHerstellungsverfahren für eine Halbleitervorrichtung
DE112007000215B4 (de) Verfahren zur Herstellen einer Halbleitervorrichtung mit porösem Silizium-Dielektrikum
DE102013200048B4 (de) Verfahren zum Herstellen integrierter Schaltungen mit Ruthenium beschichtetem Kupfer
DE102009023377B4 (de) Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustiertem Luftspalt
DE102015107271B4 (de) Zwei- oder mehrteilige Ätzstoppschicht in integrierten Schaltungen
DE102014111780B4 (de) Verfahren zum Ausbilden von leitenden Strukturen in Vertiefungen
DE102008016425B4 (de) Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102007004867B4 (de) Verfahren zum Erhöhen der Zuverlässigkeit von kupferbasierten Metallisierungsstrukturen in einem Mikrostrukturbauelement durch Anwenden von Aluminiumnitrid
DE102009006798B4 (de) Verfahren zur Herstellung eines Metallisierungssystems eines Halbleiterbauelements unter Anwendung einer Hartmaske zum Definieren der Größe der Kontaktdurchführung
DE112004001530B4 (de) Versiegelte Poren in Damascene-Strukturen mit Low-k-Material
DE102017208466B4 (de) Verfahren zum Bilden einer niederohmschen Edelmetallzwischenverbindung
DE102007046846A1 (de) Seitenwandschutzschicht
DE102010002451A1 (de) Kontaktelemente von Halbleiterbauelementen, die einen kontinuierlichen Übergang zu Metallleitungen einer Metallisierungsschicht besitzen
DE102020119184A1 (de) Diffusionssperre für halbleitervorrichtung und verfahren
DE112018004421T5 (de) Damaszener-dünnschichtwiderstand (tfr) in polymetall-dielektrikum und verfahren zur herstellung
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE102010040071B4 (de) Verfahren zur Wiederherstellung von Oberflächeneigenschaften empfindlicher Dielektrika mit kleinem ε in Mikrostrukturbauelementen unter Anwendung einer in-situ-Oberflächenmodifizierung
DE10260619B4 (de) Verfahren zur Herstellung einer Deckschicht mit antireflektierenden Eigenschaften auf einem Dielektrikum mit kleinem ε
DE102012206024A1 (de) Verfahren zum Bilden oxideingekapselter leitfähiger Merkmale
DE102005052052B4 (de) Ätzstoppschicht für Metallisierungsschicht mit verbesserter Haftung, Ätzselektivität und Dichtigkeit und Verfahren zur Herstellung eines dielektrischen Schichtstapels
DE102008044964B4 (de) Verringerung der Leckströme und des dielektrischen Durchschlags in dielektrischen Materialien von Metallisierungssystemen von Halbleiterbauelementen durch die Herstellung von Aussparungen
DE102014209002A1 (de) Verfahren zum Herstellen integrierter Schaltungen
DE10339990B4 (de) Verfahren zur Herstellung einer Metallleitung mit einer erhöhten Widerstandsfähigkeit gegen Elektromigration entlang einer Grenzfläche einer dielektrischen Barrierenschicht mittels Implantieren von Material in die Metalleitung
DE102009055433B4 (de) Kontaktelemente von Halbleiterbauelementen, die auf der Grundlage einer teilweise aufgebrachten Aktivierungsschicht hergestellt sind, und entsprechende Herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final