Nothing Special   »   [go: up one dir, main page]

DE102020119184A1 - Diffusionssperre für halbleitervorrichtung und verfahren - Google Patents

Diffusionssperre für halbleitervorrichtung und verfahren Download PDF

Info

Publication number
DE102020119184A1
DE102020119184A1 DE102020119184.7A DE102020119184A DE102020119184A1 DE 102020119184 A1 DE102020119184 A1 DE 102020119184A1 DE 102020119184 A DE102020119184 A DE 102020119184A DE 102020119184 A1 DE102020119184 A1 DE 102020119184A1
Authority
DE
Germany
Prior art keywords
layer
barrier
conductive
feature
sacrificial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020119184.7A
Other languages
English (en)
Inventor
Chia-Pang Kuo
Huan-Yu Shih
Wen-Hsuan Chen
Cheng-Lun Tsai
Ya-Lien Lee
Cheng-Hui Weng
Chun-Chieh Lin
Hung-Wen Su
Yao-Min Liu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020119184A1 publication Critical patent/DE102020119184A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)

Abstract

Ein Verfahren umfasst das Ausbilden einer Isolationsschicht über einem Leitungsmerkmal; das Ätzen der Isolationsschicht zum Freilegen einen ersten Fläche des Leitungsmerkmals; das Abdecken der ersten Fläche des Leitungsmerkmals mit einem Opfermaterial, wobei die Seitenwände der Isolationsschicht frei von dem Opfermaterial sind; das Abdecken der Seitenwände der Isolationsschicht mit einem Sperrmaterial, wobei die erste Fläche des Leitungsmerkmals frei von dem Sperrmaterial ist, wobei das Sperrmaterial Tantalnitrid (TaN) enthält, das mit einem Übergangsmetall dotiert ist; das Entfernen des Opfermaterials; und das Abdecken des Sperrmaterials sowie der ersten Fläche des Leitungsmerkmals mit einem leitfähigen Material.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Integrierte Schaltungen enthalten Interconnect-Strukturen, die Metallleiterbahnen und Durchkontaktierungen aufweisen, um als dreidimensionale Verdrahtungsstrukturen zu dienen. Die Aufgabe der Interconnect-Strukturen ist es, dicht gepackte Vorrichtungen richtig miteinander zu verbinden.
  • In der Interconnect-Struktur werden Metallleiterbahnen und Durchkontaktierungen ausgebildet. Die Metallleiterbahnen und Durchkontaktierungen werden üblicherweise durch Damascene-Prozesse erzeugt, bei denen Gräben und Durchkontaktierungsöffnungen in dielektrischen Schichten ausgebildet werden. Dann wird eine Sperrschicht abgeschieden, worauf das Füllen der Gräben und Durchkontaktierungsöffnungen mit Kupfer folgt. Nach einem Chemisch-Mechanischen Polierprozess (CMP-Prozess) liegen die Deckflächen der Metallleiterbahnen auf gleicher Höhe, wobei die Metallleiterbahnen und die Durchkontaktierungen zurückbleiben.
  • Figurenliste
  • Ausbildungen der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • Die 1, 2, 3 und 4 zeigen Querschnittsansichten von Zwischenstufen bei der Ausbildung einer Metallleiterbahn und einer Durchkontaktierung gemäß einigen Ausführungsformen.
    • 5 zeigt eine Querschnittsansicht einer Zwischenstufe bei der Ausbildung eines Opfermaterials gemäß einigen Ausführungsformen.
    • Die 6A und 6B zeigen Querschnittsansichten von Zwischenstufen bei der Ausbildung einer Sperrschicht gemäß einigen Ausführungsformen.
    • Die 7A und 7B zeigen Abscheidezyklen, die während des Ausbildens einer Sperrschicht gemäß einigen Ausführungsformen verwendet werden.
    • Die 8, 9, und 10 zeigen Querschnittsansichten von Zwischenstufen beim Ausbilden einer Metallleiterbahn und einer Durchkontaktierung gemäß einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die nachfolgende Offenbarung liefert viele unterschiedliche Ausführungsformen oder Beispiele für die Realisierung unterschiedlicher Merkmale der Erfindung. Um die vorliegende Offenbarung zu vereinfachen, werden nachstehend spezielle Beispiele für Komponenten und Anordnungen oder dergleichen beschrieben. Selbstverständlich sind das lediglich Beispiele, und sie sind nicht zur Einschränkung vorgesehen. Zum Beispiel kann das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der nachfolgenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Merkmal in einem direkten Kontakt ausgebildet sind, und es kann auch Ausführungsformen umfassen, bei denen zwischen dem ersten und dem zweiten Merkmal zusätzliche Merkmale derart ausgebildet sein können, dass das erste und das zweite Merkmal sich nicht unmittelbar berühren können. Außerdem können sich in der vorliegenden Offenbarung in den verschiedenen Beispielen Bezugsziffern und/oder Zeichen wiederholen. Diese Wiederholung dient der Vereinfachung und Übersichtlichkeit, und sie ergibt von sich aus keine Beziehung zwischen den verschiedenen dargelegten Ausführungsformen und/oder Konfigurationen.
  • Ferner können hier räumliche Relationsbegriffe, wie z.B. „darunterliegend“, „unter“, „unterer“, „darüberliegend“, „oberer“ und dergleichen, der Einfachheit der Beschreibung wegen verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen Element oder Merkmal (anderen Elementen oder Merkmalen) zu beschreiben, wie in den Figuren dargestellt ist. Die räumlichen Relationsbegriffe sind dazu gedacht, verschiedene Ausrichtungen der Vorrichtung im Einsatz oder beim Betrieb zusätzlich zu der Ausrichtung zu umfassen, die in den Figuren dargestellt ist. Die Vorrichtung kann anderweitig ausgerichtet (90 Grad oder in andere Richtungen gedreht) werden, und die hier verwendeten räumlichen Kennzeichnungen können ebenso dementsprechend interpretiert werden.
  • Ein Verfahren zum selektiven Ausbilden einer Sperrschicht für ein Leitungsmerkmal wird gemäß verschiedenen Ausführungsformen zur Verfügung gestellt. Die Zwischenstufen beim Ausbilden des Leitungsmerkmals werden gemäß einigen Ausführungsformen dargestellt. Einige Varianten von einigen Ausführungsformen werden dargelegt. In den verschiedenen Ansichten und veranschaulichenden Ausführungsformen werden gleiche Bezugsziffern verwendet, um gleiche Elemente zu bezeichnen. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst das Ausbilden des Leitungsmerkmals das selektive Ausbilden einer Sperrschicht über einem leitfähigen Bereich in einer Öffnung, das Füllen der Öffnung mit einem metallischen Material und das Ausführen einer Planarisierung. Das selektive Ausbilden der leitfähigen Sperrschicht wird erreicht, indem eine Opferschicht auf einem darunterliegenden Metallmerkmal ausgebildet wird. Die Opferschicht widersteht der Adhäsion des Sperrschichtmaterials derart, dass die Sperrschicht selektiv auf den Seitenwänden der Durchkontaktierungsöffnung aufwächst, wobei auf der Opferschicht eine geringe oder gar keine Sperrschicht ausgebildet wird. Die Sperrschicht wird mit einem Dotiermetall ausgebildet, das in die Sperrschicht eingebaut wird (z.B. als ein Dotierstoff oder als eine Teilschicht der Sperrschicht), um die Dichte der Sperrschicht zu erhöhen. Nach dem Ausbilden der Sperrschicht wird eine Bearbeitung durchgeführt, um die Opferschicht zu entfernen. Die verbleibende Öffnung wird dann mit einem metallischen Material, wie z.B. Kupfer, gefüllt, das auf dem Metallmerkmal ausgebildet wird.
  • 1 zeigt eine Querschnittsansicht einer Package-Komponente 100 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Die Package-Komponente 100 kann ein Vorrichtungswafer (wie z.B. ein Logikvorrichtungswafer) mit aktiven Vorrichtungen, wie z.B. Transistoren und/oder Dioden, sein und kann passive Vorrichtungen, wie z.B. Kondensatoren, Induktoren, Widerstände oder dergleichen, aufweisen. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung ist die Package-Komponente 100 ein Interposer-Wafer, der aktive Vorrichtungen und/oder passive Vorrichtungen aufweisen kann aber nicht muss. Gemäß weiteren alternativen Ausführungsformen der vorliegenden Offenbarung ist die Package-Komponente 100 ein Package-Substratstreifen, der Package-Substrate mit Cores darin oder Coreless-Package-Substrate aufweisen kann. In der nachfolgenden Erörterung wird ein Vorrichtungswafer als ein Beispiel für die Package-Komponente 100 verwendet. Die Erkenntnisse aus der vorliegenden Offenbarung können auch auf Interposer-Wafer, Package-Substrate, Packages usw. angewendet werden.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung weist die Package-Komponente 100 ein Halbleitersubstrat 20 und Merkmale auf, die an einer Deckfläche des Halbleitersubstrats 20 angeordnet sind. Das Halbleitersubstrat 20 kann kristallines Silizium, kristallines Germanium, Silizium-Germanium, einen III-V-Verbindungshalbleiter, wie z.B. GaAsP, AlInAs, AlGaAs, GaInAs, GaInP, GaInAsP, dergleichen oder Kombinationen davon aufweisen. Das Halbleitersubstrat 20 kann in einigen Ausführungsformen auch ein Silizium-Volumensubstrat oder ein Silizium-Auf-Isolator-Substrat (SOI-Substrat) sein. Um die aktiven Bereiche in dem Halbleitersubstrat 20 zu isolieren, können in dem Halbleitersubstrat 20 (nicht dargestellte) Flachgraben-Isolationsbereiche (STI-Bereiche) ausgebildet sein. Obwohl es nicht dargestellt ist, können Durchkontaktierungen ausgebildet sein, die sich in das Halbleitersubstrat 20 hinein erstrecken, um die Merkmale auf gegenüberliegenden Seiten der Package-Komponente 100 elektrisch miteinander zu verbinden.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird die Package-Komponente 100 verwendet, um einen Vorrichtungs-Die auszubilden. In diesen Ausführungsformen werden IC-Vorrichtungen 22 auf einer Deckfläche des Halbleitersubstrats 20 ausgebildet. Beispiele für IC-Vorrichtungen 22 umfassen komplementäre Metall-Oxid-Halbleiter-Transistoren (CMOS-Transistoren), Widerstände, Kondensatoren, Dioden oder dergleichen. Die Details der IC-Vorrichtungen 22 werden hier nicht dargestellt. Gemäß alternativen Ausführungsformen wird die Package-Komponente 100 verwendet, um Interposer auszubilden. Gemäß diesen Ausführungsformen kann das Substrat 20 zum Beispiel auch ein dielektrisches Substrat sein.
  • In 1 ist ferner eine dielektrische Schicht 24 dargestellt. Die dielektrische Schicht 24 kann zum Beispiel ein Zwischenschichtdielektrikum (ILD) oder ein Inter-Metall-Dielektrikum (IMD) sein. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist die dielektrische Schicht 24 ein ILD, in dem Kontaktstecker ausgebildet sind. Die dazugehörige dielektrische Schicht 24 kann aus Phosphorsilicatglas (PSG), Borsilicatglas (BSG), bordotiertem Phosphorsilicatglas (BPSG), fluordotiertem Silikatglass (FSG), einer Siliziumoxidschicht (die unter Verwendung von Tetraethylorthosilicat (TEOS) ausgebildet wurde), dergleichen oder Kombinationen davon ausgebildet werden. Die dielektrische Schicht 24 kann unter Verwendung einer Aufschleuderbeschichtung, Atomlagenabscheidung (ALD), fließfähigen chemischen Gasphasenabscheidung (FCVD), chemischen Gasphasenabscheidung (CVD), plasmaunterstützten chemischen Gasphasenabscheidung (PECVD), chemischen Gasphasenabscheidung bei Niederdruck (LPCVD) oder dergleichen ausgebildet werden.
  • [0001] Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist die dielektrische Schicht 24 ein IMD, in dem Metallleiterbahnen und/oder Durchkontaktierungen ausgebildet sind. Die dazugehörige dielektrische Schicht 24 kann aus einem kohlenstoffhaltigen low-k-dielektrischen Material, Wasserstoff-Silsesquioxan (HSQ), Methyl-Silsesquioxan (MSQ), einem anderen low-k-dielektrischen Material, dergleichen oder Kombinationen davon ausgebildet werden. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst das Ausbilden der dielektrischen Schicht 24 das Abscheiden eines dielektrischen Materials, das einen Porenbildner enthält, und das anschließende Ausführen eines Nachbehandlungsprozesses zum Austreiben des Porenbildners, um eine dielektrische Schicht 24 auszubilden, die porös ist.
  • Noch mit Bezugnahme auf 1 wird in der dielektrischen Schicht 24 ein Leitungsmerkmal 30 ausgebildet. Das Leitungsmerkmal 30 kann eine Metallleiterbahn, eine leitfähige Durchkontaktierung, ein Kontaktstecker oder dergleichen sein. Gemäß einigen Ausführungsformen weist das Leitungsmerkmal 30 eine Diffusionssperrschicht 26 und ein leitfähiges Füllmaterial 28 über der Diffusionssperrschicht 26 auf. Die Diffusionssperrschicht 26 kann aus einem leitfähigen Material, wie z.B. Titan, Titannitrid, Tantal, Tantalnitrid, dergleichen oder Kombinationen davon, ausgebildet sein. Das leitfähige Füllmaterial 28 kann aus Kupfer, einer Kupferlegierung, Aluminium, einem anderen Metall oder einer anderen Metalllegierung, dergleichen oder Kombinationen davon ausgebildet sein. Die Diffusionssperrschicht 26 hat die Aufgabe, die Diffusion des leitfähigen Materials (wie z.B. Kupfer) des leitfähigen Füllmaterials 28 in die dielektrische Schicht 24 hinein zu verhindern. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung können bei der Ausbildung des Leitungsmerkmals 30 auch die Techniken gemäß den nachfolgenden Darlegungen derart übernommen werden, dass der Bodenteil der Diffusionssperrschicht 26 nicht mehr ausgebildet wird.
  • Wie in 1 auch dargestellt ist, wird über der dielektrischen Schicht 24 und dem Leitungsmerkmal 30 gemäß einigen Ausführungsformen eine Ätzstoppschicht 32 ausgebildet. Die Ätzstoppschicht 32 wird aus einem dielektrischen Material ausgebildet, das ein oder mehrere Materialien, wie z.B. Aluminiumoxid, Aluminiumnitrid, ein Siliziumoxid, ein Siliziumnitrid, Siliziumkarbid, Siliziumoxynitrid, Siliziumcarbonitrid, Siliziumoxycarbonitrid, dergleichen oder Kombinationen davon, enthalten kann. In einigen Fällen können bei Verwendung einer Ätzstoppschicht 32, die ein Metall (z.B. Aluminiumnitrid, Aluminiumoxid oder dergleichen) enthält, Bindungen mit der anschließend ausgebildeten Opferschicht 48 (siehe 5), ausgebildet werden, und somit kann bei Verwendung eines metallhaltigen Materials für die Ätzstoppschicht das Blockiervermögen der Opferschicht 48 verbessert werden. Die Ätzstoppschicht 32 kann aus einem Material ausgebildet werden, das eine hohe Ätzselektivität mit Bezug auf die darüberliegende dielektrische Schicht 34 derart aufweist, dass ein Ätzen der dielektrischen Schicht 34 an der Ätzstoppschicht 32 enden kann. In einigen Ausführungsformen kann die Ätzstoppschicht 32 eine Dicke T0 aufweisen, die zwischen circa 1 nm und circa 10 nm liegt.
  • Noch mit Bezugnahme auf 1 wird eine dielektrische Schicht 34 über der Ätzstoppschicht 32 ausgebildet. In einigen Ausführungsformen ist die dielektrische Schicht 34 ein IMD oder ein ILD. Die dielektrische Schicht 34 kann ein dielektrisches Material, wie z.B. ein Oxid, ein Nitrid, ein kohlenstoffhaltiges dielektrisches Material, dergleichen oder Kombinationen davon, enthalten. Zum Beispiel kann die dielektrische Schicht 34 aus PSG, BSG, BPSG, FSG, TEOS-Oxid, HSQ, MSQ, dergleichen oder Kombinationen davon ausgebildet werden. In einigen Ausführungsformen ist die dielektrische Schicht 34 eine low-k-dielektrische Schicht, die einen Wert der Dielektrizitätskonstanten (k) aufweist, der kleiner als circa 3,5 oder kleiner als circa 3,0 ist.
  • Die 2 bis 6B und die 8 bis 10 zeigen einen Prozess zum Ausbilden einer Metallleiterbahn 60 und einer Durchkontaktierung 58 (siehe 10) gemäß einigen Ausführungsformen. Es ist so zu verstehen, dass die Beispiele gemäß der Darstellung in diesen Figuren zwar einen Dual-Damascene-Prozess beschreiben, in anderen Ausführungsformen wird aber auch ein Einfach-Damascene-Prozess, in dem eine Metallleiterbahn, eine Durchkontaktierung, ein Kontaktstecker oder dergleichen ausgebildet werden, in Betracht gezogen.
  • In den 2 und 3 werden gemäß einigen Ausführungsformen eine Durchkontaktierungsöffnung 42 und ein Graben 44 in der dielektrischen Schicht 34 ausgebildet. Die Durchkontaktierungsöffnung 42 und der Graben 44 können zum Beispiel unter Verwendung von Fotolithografie und Ätztechniken ausgebildet werden. In einem Beispiel für einen Prozess zum Ausbilden der Durchkontaktierungsöffnung 42 und des Grabens 44 wird zuerst eine Metallhartmaske 37 über der dielektrischen Schicht 34 ausgebildet und dann strukturiert, um eine Öffnung 38 auszubilden, wie in 2 dargestellt ist. Die Metallhartmaske 37 kann aus einem Material, wie z.B. aus Titannitrid, Bornitrid, einem anderen Metalloxid oder Metallnitrid, dergleichen oder einer Kombination davon, ausgebildet werden. Die Öffnung 38 in der Metallhartmaske 37 legt die Struktur eines Grabens (z.B. des in 3 dargestellten Grabens 44) fest, der anschließend gefüllt wird, um eine Metallleiterbahn (z.B. die Metallleiterbahn 60, die in 10 dargestellt ist) auszubilden.
  • Nach dem Ausbilden der Öffnung 38 wird ein Fotoresist 40 über der dielektrischen Schicht 34 und über der Metallhartmaske 37 ausgebildet. Der Fotoresist 40 kann ein Einschicht-Fotoresist oder eine mehrschichtige Fotoresiststruktur (z.B. eine dreischichtige Fotoresiststruktur) sein. Der Fotoresist 40 wird strukturiert, um die dielektrische Schicht 34 freizulegen, was unter Verwendung geeigneter Techniken ausgeführt werden kann. Die freigelegte dielektrische Schicht 34 wird dann geätzt, um eine Öffnung 42 auszubilden, die sich mindestens teilweise in die dielektrische Schicht 34 hinein erstreckt, wie in 2 dargestellt ist. Das Ätzen der dielektrischen Schicht 34 kann unter Verwendung eines Nassätzprozesses und/oder eines Trockenätzprozesses (z.B. eines Plasmaätzprozesses) ausgeführt werden. Zum Beispiel kann das Ätzen der dielektrischen Schicht 34 ausgeführt werden, indem ein Prozessgas verwendet wird, das Fluor und Kohlenstoff enthält, wobei Fluor zum Ätzen verwendet wird und Kohlenstoff bewirkt, dass die Seitenwände der entstehenden Öffnung geschützt werden. Mit einem geeigneten Fluor-Kohlenstoff-Verhältnis kann die Öffnung 42 ausgebildet werden, die ein gewünschtes Profil aufweist. Zum Beispiel können die Prozessgase für das Ätzen ein oder mehrere fluor- und kohlenstoffhaltige Gase, wie z.B. C4F8, CH2F2, CF4 oder dergleichen, enthalten, und sie können ein oder mehrere Trägergase, wie z.B. Ar, N2 oder dergleichen, aufweisen. In einem Beispiel für einen Ätzprozess liegt die Durchflussrate von C4F8 in dem Bereich zwischen circa 0 sccm und circa 50 sccm, die Durchflussrate von CF4 liegt in dem Bereich zwischen circa 0 sccm und circa 300 sccm (wobei mindestens eines der C4F8 eine von null verschiedene Durchflussrate aufweist), und die Durchflussrate von N2 liegt in dem Bereich zwischen circa 0 sccm und circa 200 sccm. Als ein weiteres Beispiel können die Prozessgase für das Ätzen CH2F2 und ein Trägergas, wie z.B. N2, enthalten. Die Durchflussrate von CH2F2 kann in dem Bereich zwischen circa 10 sccm und circa 200 sccm liegen, und die Durchflussrate von N2 kann in dem Bereich zwischen circa 50 sccm und circa 100 sccm liegen. Während des Ätzprozesses kann die Package-Komponente 100 auf einer Temperatur in dem Bereich zwischen circa 30 °C und circa 60 °C gehalten werden. Im Ätzprozess kann aus den Ätzgasen ein Plasma erzeugt werden. Die Funkfrequenzleistung (RF-Leistung) der Energiequelle für das Ätzen kann kleiner als circa 700 Watt sein, und der Druck der Prozessgase liegt im Bereich von circa 15 mTorr bis circa 30 mTorr. Das sind Beispiele, und es sind andere Ätzprozesse oder Ätzparameter möglich. In einigen Ausführungsformen kann das Ätzen der dielektrischen Schicht 34 eine Zeit lang so ausgeführt werden, dass sich die Öffnung 42 bis zu einer mittleren Ebene zwischen einer Deckfläche und einer Bodenfläche der dielektrischen Schicht 34 erstreckt, wie in 2 dargestellt ist. Die Zeitdauer kann vorgegeben werden.
  • Mit Bezugnahme auf 3 wird dann der Fotoresist 40 entfernt, worauf das weitere Ätzen der dielektrischen Schicht 34 unter Verwendung der Metallhartmaske 37 als einer Ätzmaske folgt. Der Ätzprozess, der zum Ätzen der dielektrischen Schicht 34 verwendet wird, kann zum Beispiel ein anisotroper Ätzprozess sein. Der Ätzprozess verlängert die Öffnung 42 in die dielektrische Schicht 34 hinein, bis die Öffnung 42 die Ätzstoppschicht 32 freilegt. Der Ätzprozess verlängert die Öffnung 42 und bildet auch einen Graben 44 aus, der sich zum Teil in die dielektrische Schicht 34 hinein erstreckt, wie in 3 dargestellt ist. Bei der sich nach dem Ätzprozess ergebenden Struktur wird die fertige Öffnung 42 als die Durchkontaktierungsöffnung 42 bezeichnet, die unter dem Graben 44 liegt und sich an ihn anschließt. Die Durchkontaktierungsöffnung 42 wird anschließend gefüllt, um eine Durchkontaktierung auszubilden (z.B. die Durchkontaktierung 58, die in 10 dargestellt ist).
  • Gemäß alternativen Ausführungsformen werden die Durchkontaktierungsöffnung 42 und der Graben 44 in getrennten Fotolithografieprozessen ausgebildet. Zum Beispiel kann in einem ersten Fotolithografieprozess die Durchkontaktierungsöffnung 42 ausgebildet werden, die sich durch die dielektrische Schicht 34 hindurch zur Ätzstoppschicht 32 erstreckt. In einem zweiten Lithografieprozess kann der Graben 44 ausgebildet werden. Gemäß verschiedenartigen Ausführungsformen kann entweder die Durchkontaktierungsöffnung 42 in der Reihenfolge vor dem Graben 44 oder nach ihm ausgebildet werden.
  • Nächstfolgend wird mit Bezugnahme auf 4 ein Ätzprozess durchgeführt, um durch die Ätzstoppschicht 32 hindurch zu ätzen und das leitfähige Füllmaterial 28 freizulegen. In einigen Fällen kann der Ätzprozess auch als ein Nassreinigungsprozess bezeichnet werden, wenn das Ätzen der Ätzstoppschicht 32 einen Nassätzprozess umfasst. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird bei dem Ätzprozess eine Lösung verwendet, die Glykol, Dimethylsulfid, Amin, H2O2, dergleichen oder Kombinationen davon enthält. Zum Beispiel kann Glykol als eine oberflächenaktive Substanz eingesetzt werden, Dimethylsulfid kann als ein Lösungsmittel verwendet werden, Amin kann verwendet werden, um den unerwünschten organischen Rest auf den Oberflächen der Package-Komponente 100 zu entfernen, und/oder es kann eine Verbindung von H2O2 und Amin verwendet werden, um die Ätzstoppschicht 32 zu ätzen.
  • Mit Bezugnahme auf 5 wird nun gemäß einigen Ausführungsformen eine Opferschicht 48 auf der freigelegten Fläche des leitfähigen Füllmaterials 28 ausgebildet. Die Opferschicht 48 kann ausgebildet werden, um zu blockieren, zu vermeiden oder auf andere Weise zu verhindern, dass anschließend die Sperrschicht 50 auf dem leitfähigen Füllmaterial 28 (siehe 6) ausgebildet wird. Dadurch dass das Ausbilden der Sperrschicht 50 über dem leitfähigen Füllmaterial 28 blockiert wird, kann der Widerstand der Grenzfläche zwischen dem leitfähigen Füllmaterial 28 und dem anschließend abgeschiedenen leitfähigen Material 56 vermindert werden. In einigen Ausführungsformen kann sich die Opferschicht 48 über die Durchkontaktierungsöffnung 42 hinweg erstrecken, sodass sie die freigelegte Fläche des leitfähigen Füllmaterials 28 vollständig bedeckt. In einigen Ausführungsformen wird die Opferschicht 48 mit einer Dicke T1 ausgebildet, die zwischen circa 0,5 nm und circa 5 nm, so z.B. zwischen circa 1 nm und circa 2 nm, liegt. Die Dicke T1 der Opferschicht 48 kann größer als die, ungefähr gleich der oder kleiner als die Dicke To der Ätzstoppschicht 32 sein. Auf diese Weise kann die Opferschicht 48 auf Seitenwandflächen der Ätzstoppschicht 32 in der Durchkontaktierungsöffnung 42 ausgebildet werden, wie in 5 dargestellt ist.
  • Gemäß einigen Ausführungsformen enthält die Opferschicht 48 ein Material, das an dem leitfähigen Füllmaterial 28 haftet oder sich mit ihm verbindet und das nicht an der dielektrischen Schicht 34 haftet oder sich mit ihr verbindet. Zum Beispiel kann das Material Chelatbindungen mit dem Metall (z.B. Kupfer oder Aluminium) in dem leitfähigen Füllmaterial 28 ausbilden, aber keine Bindungen mit der dielektrischen Schicht 34 eingehen. In einigen Fällen kann die Opferschicht 48 Chelatbindungen mit einer Ätzstoppschicht 32 ausbilden, die ein Metall (z.B. Aluminium) enthält. Da die Opferschicht 48 Bindungen sowohl mit dem leitfähigen Füllmaterial 28 und als auch mit einer metallhaltigen Ätzstoppschicht 32 ausbilden kann, kann demnach die Verwendung einer metallhaltigen Ätzstoppschicht 32 ermöglichen, dass das leitfähige Füllmaterial 28 von der Opferschicht 48 vollständiger abgedeckt wird. Zum Beispiel kann die Dicke der Opferschicht 48 bei einer metallhaltigen Ätzstoppschicht 32 größer sein als die Dicke der Opferschicht 48 bei einer Ätzstoppschicht 32, die kein Metall enthält (von der Art wie zum Beispiel eine Ätzstoppschicht 32, die aus einem Siliziumoxycarbohydrid oder dergleichen ausgebildet ist). Auf diese Weise kann die Sperrschicht 50 (siehe 6), die anschließend ausgebildet wird, auf der dielektrischen Schicht 34 ausgebildet werden, ihr Ausbilden auf dem leitfähigen Füllmaterial 28 kann jedoch blockiert werden. Außerdem kann die Opferschicht 48 ein Material sein, bei dem es unwahrscheinlich ist, dass die anschließend ausgebildete Sperrschicht 50 haftet oder eine Bindung eingeht, oder das dazu nicht imstande ist. Zum Beispiel kann die chemische Struktur des Materials hydrophob sein und/oder unpolare Gruppen aufweisen, bei denen es unwahrscheinlich ist, dass die Precursor der Sperrschicht 50 eine Bindung eingehen, oder die dazu nicht fähig sind, oder die chemische Struktur des Materials kann wegen der sterischen Hinderung die Adsorption der Precursor der Sperrschicht 50 verhindern. Das Material der Opferschicht 48 kann derart ausgewählt werden, dass die Precursor der anschließend ausgebildeten Sperrschicht 50 eine hohe Selektivität der Adsorption auf der dielektrischen Schicht 34 über der Opferschicht 48 aufweisen. Zum Beispiel kann die Selektivität der Adsorption auf der dielektrischen Schicht 34 verglichen mit der Adsorption auf der Opferschicht 48 größer als circa 5:1, so z.B. circa 7,5:1, circa 30:1 oder größer als 30:1 sein. Die Selektivität kann von den verschiedenartigen Materialien und/oder Herstellungsprozessen, die verwendet werden, abhängen. Auf diese Weise wird die Opferschicht 48 von der Sperrschicht 50 nicht bedeckt (oder nur teilweise bedeckt), und somit kann die Opferschicht 48 mittels der nach dem Abscheiden erfolgenden Behandlung 52, die nachfolgend für 8 beschrieben ist, leichter entfernt werden. In einigen Fällen können diese Materialeigenschaften der Opferschicht 48 bewirken, dass eine Menge des Materials der Opferschicht 48 zusätzlich zu dem leitfähigen Füllmaterial 28 an der Metallhartmaske 37 haftet oder daran gebunden ist, obwohl in anderen Fällen kein Material auf der Metallhartmaske 37 ausgebildet wird. Die Opferschicht 48 kann durch eine geeignete Technik, wie z.B. ein nasschemisches Durchtränken oder eine Chemiegaseinwirkung, abgeschieden werden, die von dem(den) speziellen Material(ien) abhängen kann, die in der Opferschicht 48 enthalten sind.
  • Als ein erstes Beispiel kann die Opferschicht 48 Benzotriazol (BTA) enthalten, das die chemische Formel C6H4N3H hat. Die BTA-Moleküle weisen eine erste Seite mit drei Stickstoffatomen auf, die eine Bindung mit einem Metall, wie z.B. Kupfer, eingehen können, und sie weisen eine zweite Seite mit einem hydrophoben Benzolring auf, der zu einer Bindung mit den Precursorn der Sperrschicht 50 nicht fähig ist. Die erste Seite des BTA-Moleküls kann eine Bindung mit dem leitfähigen Füllmaterial 28 eingehen, während die zweite Seite hervorvorsteht und das Binden der Precursor an das leitfähige Füllmaterial 28 blockiert. Auf diese Weise kann eine Opferschicht 48, die eine BTA-Monoschicht oder mehrere BTA-Monoschichten aufweist, das Ausbilden der Sperrschicht 50 auf dem leitfähigen Füllmaterial 28 oder auf der Opferschicht 48 verhindern. In einigen Ausführungsformen kann eine Opferschicht 48 aus BTA ausgebildet werden, indem die Package-Komponente 100 in einer nasschemischen Lösung, die BTA enthält, getränkt wird. Zum Beispiel kann BTA ein Teil einer Lösung sein, die H2O und/oder H2O2 enthält, es können aber auch Lösungen mit anderen Zusammensetzungen verwendet werden. Die Lösung kann auf eine Temperatur zwischen circa 25°C und circa 50°C erhitzt und die Package-Komponente 100 für eine Dauer zwischen circa 10 Sekunden und circa 60 Sekunden getränkt werden. Nach dem Tränken in der Lösung kann an der Package-Komponente 100 ein Nassreinigungsprozess ausgeführt werden. Eine Opferschicht 48, die BTA enthält, kann unter Verwendung von anderen Lösungen, Prozessbedingungen oder Techniken als diesen ausgebildet werden. Das Material und die Abscheidetechnik, die beschrieben wurden, sind ein Beispiel, und die Opferschicht 48 kann aus anderen Materialien, wie z.B. Bis-triazolyl-indolamin, Thiol, Phosphat, dergleichen oder Kombinationen davon, ausgebildet werden, wobei ein nasschemischer Tränkprozess eingesetzt wird.
  • Als ein zweites Beispiel kann die Opferschicht 48 ein 5-Decin mit der chemischen Formel C10H18 enthalten. 5-Decin-Moleküle können Bindungen mit Metallen, wie z.B. Kupfer, eingehen und über die Van-der-Waals-Kräfte auch aneinander haften, die 5-Decin-Moleküle verbinden sich aber nicht mit der dielektrischen Schicht 34. Außerdem bilden die Precursor der Sperrschicht 50 keine Bindungen mit den 5-Decin- Molekülen aus. Auf diese Weise kann eine Opferschicht 48, die eine Schicht von 5-Decin Molekülen aufweist, das Ausbilden der Sperrschicht 50 auf dem leitfähigen Füllmaterial 28 oder auf der Opferschicht 48 verhindern. In einigen Ausführungsformen kann eine Opferschicht 48 aus 5-Decin ausgebildet werden, indem die Package-Komponente 100 einem Gasgemisch ausgesetzt wird, das 5-Decin Moleküle enthält. Zum Beispiel kann das 5-Decin ein Teil eines Gasgemisches sein, welches Trägergase, wie z.B. He, Ar oder dergleichen, aufweist, es können aber auch andere Gemische eingesetzt werden. Das Gasgemisch kann in eine Prozesskammer eingeleitet werden, welche die gleiche Prozesskammer sein kann, in der die anderen Prozesse durchgeführt werden, wie z.B. die Ätzprozesse, das Abscheiden der Sperrschicht 50, eine auf das Abscheiden folgende Behandlung 52 oder andere Prozesse. Dadurch dass die Opferschicht 48 auf diese Weise „in-situ“ abgeschieden wird, können die Verunreinigung, die Kosten oder die gesamte Bearbeitungsdauer für die Package-Komponente 100 reduziert werden. Der Zufluss des Gasgemischs in die Prozesskammer kann mit einer Durchflussrate zwischen circa 600 sccm und circa 3000 sccm für eine Dauer zwischen circa 10 Sekunden und circa 120 Sekunden erfolgen. Es kann eine Prozesstemperatur zwischen circa 100 °C und circa 350 °C und ein Prozessdruck zwischen circa 1 Torr und circa 30 Torr verwendet werden. Es kann eine 5-Decin enthaltende Opferschicht 48 ausgebildet werden, wobei andere Gasgemische, Prozessbedingungen oder Techniken als diese verwendet werden. Das Material und die Abscheidetechnik, die beschrieben wurden, sind ein Beispiel, und die Opferschicht 48 kann aus anderen Materialien, wie z.B. aus Thiol in der Gasphase, BTA in der Gasphase, Alkinen, Alkenen, dergleichen oder Kombinationen davon, ausgebildet werden, wobei ein Gasabscheideprozess verwendet wird.
  • Mit Bezugnahme auf die 6A und 6B wird eine leitfähige Sperrschicht 50 auf Flächen in der Durchkontaktierungsöffnung 42 und im Graben 44 gemäß einigen Ausführungsformen abgeschieden. Die Sperrschicht 50 hat die Aufgabe zu verhindern, dass Atome in dem nachfolgend abgeschiedenen leitfähigen Material 56 (9) in die dielektrische Schicht 34 hinein diffundieren. Die Sperrschicht 50 wird über den freigelegten Flächen der dielektrischen Schicht 34 und der Ätzstoppschicht 32 ausgebildet, ihr Ausbilden auf dem leitfähigen Füllmaterial 28 wird aber durch die Opferschicht 48 blockiert. Außerdem bildet sich, wie zuvor beschrieben wurde, die Sperrschicht 50 auf den freigelegten Flächen der Opferschicht 48 nicht wesentlich aus. Die Sperrschicht 50 kann ein Sperrmaterial aufweisen, wie z.B. Titan, Titannitrid, Tantal, Tantalnitrid, dergleichen oder eine Kombination davon. In einigen Ausführungsformen enthält die Sperrschicht 50 außerdem ein Dotierungsmetall, das ein Übergangsmetall, wie z.B. Ru, Co, Mn, Al, Nb oder dergleichen, ein anderer Metalltyp, dergleichen oder eine Kombination davon sein kann. Das Einbinden des Dotierungsmetalls in die Sperrschicht 50 ermöglicht eine dichtere Sperrschicht 50, die einen besseren Schutz gegen die Diffusion bietet, und das Einbinden des Dotierungsmetalls kann auch die thermische Stabilität sowie die Adhäsion der Sperrschicht 50 verbessern. 6A zeigt eine Ausführungsform, in der ein Dotierungsmetall (z.B. Ru) zusammen mit einem Sperrmaterial (z.B. TaN) abgeschieden wird, um die Sperrschicht 50 auszubilden, und 6B zeigt eine Ausführungsform, in der die Sperrschicht 50 eine Teilschicht 51B aus einem Dotierungsmetall (z.B. Ru) zwischen zwei Teilschichten 51A, 51C aus einem Sperrmaterial (z.B. TaN) umfasst. In einigen Fällen kann durch Ausbilden einer Sperrschicht 50, die das Dotierungsmetall enthält, eine Sperrschicht 50 mit einer Gesamtdichte erzeugt werden, die größer als circa 13 g/cm3 ist.
  • In einigen Ausführungsformen kann die Sperrschicht 50 unter Verwendung eines geeigneten Prozesses, wie z.B. eines ALD-Prozesses und/oder eines CVD-Prozesses, abgeschieden werden. In einigen Fällen kann das Ausbilden der Sperrschicht 50 unter Verwendung eines ALD-Prozesses und/oder eines CVD-Prozesses eine im Vergleich zu anderen Prozessen, wie z.B. einem PVD-Prozess, bessere Stufenabdeckung und höhere Konformität ermöglichen. In einigen Ausführungsformen kann das Abscheiden der Sperrschicht 50 in der gleichen Prozesskammer wie das Ausbilden der Opferschicht 48 erfolgen. In einigen Ausführungsformen kann die Sperrschicht 50 mit einer Dicke T2 ausgebildet werden, die zwischen circa 10 Å und circa 60 Å liegt, so z.B. circa 15 Å ist.
  • Mit Bezugnahme auf 6A kann die Sperrschicht 50 unter Verwendung eines Prozesses abgeschieden werden, bei dem sowohl ein Sperrmaterial als auch ein Dotierungsmetall abgeschieden werden. Die Sperrschicht 50 kann derart abgeschieden werden, dass die Sperrschicht 50 eine gewünschte Konzentration des Dotierungsmetalls aufweist. In einigen Ausführungsformen kann die Sperrschicht 50 mit einer Konzentration des Dotierungsmetalls ausgebildet werden, die zwischen circa 5 Atom-% und circa 30 Atom-% liegt, andere Konzentrationen sind jedoch möglich. In einigen Fällen setzt eine höhere Konzentration des Dotierungsmetalls den spezifischen Widerstand der Sperrschicht 50 herab. Zum Beispiel kann eine Sperrschicht 50 aus TaN, die mit einem Prozentanteil von 10 Atom-% Ru dotiert ist, einen spezifischen Widerstand aufweisen, der bei circa 59% des spezifischen Widerstands einer Sperrschicht 50 aus undotiertem TaN liegt, und eine Sperrschicht 50, die mit einem Prozentanteil von 20 Atom-% Ru dotiert ist, kann einen spezifischen Widerstand aufweisen, der bei circa 17% des spezifischen Widerstands einer Sperrschicht 50 aus undotiertem TaN liegt. Das sind Beispiele, und die Abnahme des spezifischen Widerstands kann in anderen Fällen anders sein. In einigen Ausführungsformen kann der spezifische Widerstand der Sperrschicht 50 mittels der Abscheide-Folgebehandlung 52 (siehe 8) weiter verringert werden. Außerdem kann eine höhere Konzentration des Dotierungsmetalls eine dichtere Sperrschicht 50 zur Folge haben, und sie kann eine Sperrschicht 50 ergeben, die nach der Abscheide-Folgebehandlung 52 eine niedrigere Stickstoffkonzentration aufweist.
  • Die Sperrschicht 50 kann unter Verwendung eines ALD-Prozesses abgeschieden werden, der einen ALD-Zyklus umfasst, der einmal oder mehrmals durchgeführt wird, wobei in jedem ALD-Zyklus eine Materialschicht abgeschieden wird. Ein ALD-Zyklus kann das Einleiten eines Precursors des Sperrmaterials in die Prozesskammer umfassen, worauf ein Spülen der Prozesskammer unter Verwendung eines Spülgases folgt, und dann das Einleiten eines Precursors des Dotierungsmetalls in die Prozesskammer umfassen, worauf ein Spülen der Prozesskammer folgt. Das Sperrmaterial und/oder das Dotierungsmetall können mehr als ein Precursor aufweisen, von denen jedes in die Prozesskammer eingeleitet werden kann und worauf ein entsprechendes Spülen folgt. Ein ALD-Zyklus kann mehrere Male wiederholt werden, um die Sperrschicht 50 bis zu einer gewünschten Dicke T2 abzuscheiden. Zum Beispiel kann ein ALD-Zyklus zwischen circa 10- und circa 80-mal durchgeführt werden, wobei der ALD-Zyklus jedoch auch öfter oder weniger oft als angegeben durchgeführt werden kann.
  • Mit Bezugnahme auf 7A wird ein Beispiel für einen ALD-Zyklus eines ALD-Prozesses zum Abscheiden einer Sperrschicht 50 gemäß einigen Ausführungsformen dargestellt. Der in 7A dargestellte ALD-Zyklus kann auf eine ähnliche Weise wie der in 6A dargestellte eingesetzt werden, um eine Sperrschicht 50 abzuscheiden, in anderen Fällen können jedoch andere ALD-Zyklen verwendet werden. Das Beispiel für einen ALD-Zyklus, das in 7A dargestellt ist, weist drei Schritte auf. Im ersten Schritt des ALD-Zyklus strömt ein erster Precursor P1 des Sperrmaterials eine Zeit lang in die Prozesskammer, und dann wird eine Zeit lang Spülgas in die Prozesskammer eingeleitet. Im zweiten Schritt strömt ein zweiter Precursor P2 des Sperrmaterials in die Prozesskammer, und dann wird Spülgas in die Prozesskammer eingeleitet. In diesem Beispiel für den ALD-Zyklus werden im Schritt 1 und Schritt 2 zusammengenommen eine oder mehrere Monoschichten des Sperrmaterials ausgebildet. Im dritten Schritt strömt ein Precursor D1 des Dotierungsmetalls in die Prozesskammer, und dann wird das Spülgas in die Prozesskammer eingeleitet. In einigen Fällen kann die Konzentration des Dotierungsmetalls in der Sperrschicht 50 gesteuert werden, indem die Parameter des dritten Schritts, wie z.B. die Durchflussrate des Precursors D1 oder die Dauer des Strömens des Precursors D1 in die Prozesskammer, gesteuert werden. Zum Beispiel kann eine größere Durchflussrate von D1 oder ein länger andauerndes Strömen von D1 bewirken, dass nach dem Schritt 2 mehr Dotierungsmetall auf der Sperrmaterialoberfläche ausgebildet worden ist und somit die Konzentration des Dotierungsmetalls in der Sperrschicht 50 zunehmen kann. In einigen Fällen kann der Schritt 3 bei einigen von den einzelnen ALD-Zyklen, in denen die Sperrschicht 50 ausgebildet wird, übersprungen werden, was eine geringere Konzentration des Dotierungsmetalls in der Sperrschicht 50 zur Folge haben kann.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung weist die Sperrschicht 50 TaN als ein Sperrmaterial und Ru oder Co als ein Dotierungsmetall auf, und sie wird mittels eines ALD-Prozesses ausgebildet. Die TaN-Precursor können zum Beispiel Pentakis-Dimethylamin-Tantal („PDMAT“) als ein erster Precursor (z.B. P1 in 7A), das die chemische Formel C10H30N5Ta hat, und Ammoniak als ein entsprechendes zweiter Precursor (z.B. P2), das die chemische Formel NH3 hat, umfassen. In einigen Ausführungsformen kann beim Abscheiden von Ru als ein Dotierungsmetall Ruthenium-Tricarbonyl(1-methyl-1,4 cyclohexadien) („CHORuS“) als ein Precursor (z.B. D1) verwendet werden, und beim Abscheiden von Co als ein Dotierungsmetall kann Kobaltcarbonyl-tert-Butylacetylen („CCTBA“) als ein Precursor (z.B. D1) verwendet werden. Andere Precursor oder Kombinationen von Precursorn können zum Ausbilden des Sperrmaterials oder des Dotierungsmetalls verwendet werden. In einigen Ausführungsformen strömt in einem ALD-Zyklus PDMAT mit einer Durchflussrate zwischen circa 500 sccm und circa 1500 sccm in die Prozesskammer, und Ammoniak strömt mit einer Durchflussrate zwischen circa 500 sccm und circa 3000 sccm in die Prozesskammer. In einigen Ausführungsformen wird das PDMAT für eine Dauer zwischen circa 1 Sekunde und circa 5 Sekunden eingeleitet, und das Ammoniak wird für eine Dauer zwischen circa 1 Sekunde und circa 5 Sekunden eingeleitet. In einigen Ausführungsformen strömt CHORuS mit einer Durchflussrate zwischen circa 50 sccm und circa 300 sccm in die Prozesskammer, und es wird für eine Dauer zwischen circa 1 Sekunde und circa 10 Sekunden eingeleitet. Das Spülgas kann zum Beispiel Ar sein, das mit einer Spül-Durchflussrate zwischen circa 1000 sccm und circa 3000 sccm in die Prozesskammer strömen und für eine Dauer zwischen circa 1 Sekunde und circa 5 Sekunden eingeleitet werden kann. In einigen Ausführungsformen können die ALD-Zyklen bei einer Prozesstemperatur zwischen circa 200 °C und circa 350 °C und bei einem Prozessdruck zwischen circa 1 Torr und circa 5 Torr durchgeführt werden. Es sind andere Prozessparameter als diese möglich.
  • Mit Bezugnahme auf 6B kann die Sperrschicht 50 ausgebildet werden, indem gemäß einigen Ausführungsformen abwechselnd Teilschichten aus Sperrmaterial und Dotierungsmetall abgeschieden werden. Die 6B zeigt zum Beispiel eine Ausführungsform, in der eine Teilschicht 51A aus Sperrmaterial abgeschieden wird, dann über der Teilschicht 51A eine Teilschicht 51B aus Dotierungsmetall abgeschieden wird und dann über der Teilschicht 51B eine Teilschicht 51C aus Sperrmaterial abgeschieden wird. 6B zeigt eine Ausführungsform einer Sperrschicht 50 mit einer einzigen Teilschicht aus Dotierungsmetall zwischen zwei Teilschichten aus Sperrmaterial, aber in anderen Ausführungsformen kann die Sperrschicht 50 mehr Teilschichten aus Dotierungsmetall oder mehr Schichten aus Sperrmaterial aufweisen, als dargestellt ist. In einigen Ausführungsformen kann eine Teilschicht (können Teilschichten) aus Dotierungsmetall eine Dicke TB zwischen circa 1 Å und circa 6 Å, wie z.B. circa 3 Å, aufweisen. In einigen Ausführungsformen können die Teilschichten aus Sperrmaterial eine Dicke zwischen circa 10 Å und circa 60 Ä, wie z.B. circa 20 Å, aufweisen. Verschiedene Teilschichten einer Sperrschicht 50, einschließlich verschiedener Teilschichten aus dem gleichen Material, können unterschiedliche Dicken aufweisen. Mehr Teilschichten und/oder dickere Teilschichten aus Dotierungsmetall können die Gesamtdichte der Sperrschicht 50 erhöhen und somit die Fähigkeit der Sperrschicht 50 verbessern, die Diffusion zu blockieren.
  • In einigen Ausführungsformen wird die Sperrschicht 50 unter Verwendung eines Abscheideprozesses ausgebildet, der einen ALD-Zyklus umfasst, der einmal oder mehrmals durchgeführt wird, um eine Teilschicht aus Sperrmaterial (z.B. die Teilschicht 51A) abzuscheiden, worauf ein CVD-Prozess zum Abscheiden einer Teilschicht aus Dotierungsmetall (z.B. die Teilschicht 51B) folgt. Durch Wiederholen des Abscheideprozesses können abwechselnd Schichten aus Sperrmaterial und Dotierungsmetall abgeschieden werden, um die Sperrschicht 50 auszubilden. Es kann eine Abschlussteilschicht aus Sperrmaterial (z.B. die Teilschicht 51C) abgeschieden werden. In einigen Ausführungsformen kann der ALD-Zyklus zwischen einmal und circa 10-mal durchgeführt werden, um eine Teilschicht aus Sperrmaterial bis zu einer gewünschten Dicke abzuscheiden, in anderen Ausführungsformen kann der ALD-Zyklus jedoch öfter ausgeführt werden. Der(die) ALD-Zyklus(ALD-Zyklen) und der CVD-Prozess können unter Verwendung der gleichen Prozesskammer durchgeführt werden.
  • Mit Bezugnahme auf 7B wird ein Beispiel für einen Abscheideprozess zum Abscheiden einer Sperrschicht 50 gemäß einigen Ausführungsformen dargestellt. Der Abscheideprozess, der in 7B dargestellt ist, kann auf eine ähnliche Weise wie der in 6B dargestellte eingesetzt werden, um eine Sperrschicht 50 abzuscheiden, in anderen Fällen können jedoch andere Abscheideprozesse verwendet werden. Das Beispiel für einen Abscheideprozess, das in 7B dargestellt ist, weist drei Stufen auf, die einen ersten ALD-Zyklus, der als ein „ALD-Zyklus A“ bezeichnet wird, einen CVD Prozess, der als ein „CVD Prozess B“ bezeichnet wird, und einen zweiten ALD-Zyklus, der als ein „ALD-Zyklus C“ bezeichnet wird, umfassen. In der ersten Stufe wird der ALD-Zyklus A einmal oder mehrmals durchgeführt, um eine Teilschicht aus Sperrmaterial (z.B. die Teilschicht 51A) auszubilden. Der ALD-Zyklus A kann Schritte umfassen, die ähnlich zu dem in 7A dargestellten ALD-Zyklus sind. Zum Beispiel kann der ALD-Zyklus A einen ersten Schritt, der ähnlich zum Schritt 1 von 7A ist, und einen zweiten Schritt, der ähnlich zum Schritt 2 von 7A ist, umfassen. In der zweiten Stufe wird der CVD-Prozess B durchgeführt, um eine Teilschicht aus Dotierungsmetall (z.B. die Teilschicht 51B) abzuscheiden. Der CVD-Prozess B kann zum Beispiel umfassen, dass ein Precursor D1 des Dotierungsmetalls in die Prozesskammer strömt und dann ein Spülgas in die Prozesskammer eingeleitet wird. Es können auch andere Gase G1 in die Prozesskammer strömen, während der Precursor D1 eingeleitet wird. In einigen Fällen kann die Dicke einer Teilschicht aus Dotierungsmetall beeinflusst werden, indem die Parameter des CVD-Prozesses B, wie z.B. die Durchflussrate des Precursors D1 oder die Dauer des Strömens des Precursors D1 in die Prozesskammer, gesteuert werden. Zum Beispiel kann eine größere Durchflussrate von D1 oder ein länger andauerndes Strömen von D1 bewirken, dass eine dickere Schicht des Dotierungsmetalls auf der Sperrmaterialoberfläche ausgebildet wird
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung weist die Sperrschicht 50 Sperrmaterial-Teilschichten mit TaN und (eine) Dotierungsmetall-Teilschicht(en) mit Ru auf. Die TaN-Precursor (z.B. P1 und P2) können zum Beispiel PDMAT und Ammoniak enthalten. Der Ru-Precursor (z.B. D1) kann zum Beispiel CHORuS aufweisen. Es können andere Precursor oder Kombinationen von Precursorn zum Ausbilden des Sperrmaterials oder des Dotierungsmetalls verwendet werden. Das Gas G1 kann zum Beispiel H2, ein weiteres Gas oder ein Gasgemisch sein. In einigen Ausführungsformen strömt in einem ALD-Zyklus PDMAT mit einer Durchflussrate zwischen circa 500 sccm und circa 1500 sccm in die Prozesskammer, und Ammoniak strömt in die Prozesskammer mit einer Durchflussrate zwischen circa 500 sccm und circa 3000 sccm. In einigen Ausführungsformen wird das PDMAT für eine Dauer zwischen circa 1 Sekunde und circa 5 Sekunden eingeleitet, und das Ammoniak wird für eine Dauer zwischen circa 1 Sekunde und circa 5 Sekunden eingeleitet. In einigen Ausführungsformen werden die ALD-Zyklen bei einer Prozesstemperatur zwischen circa 200 °C und circa 350 °C und einem Prozessdruck zwischen circa 1 Torr und circa 5 Torr durchgeführt. In einigen Ausführungsformen strömt in einem CVD-Prozess CHORuS mit einer Durchflussrate zwischen circa 50 sccm und circa 300 sccm in die Prozesskammer, und es wird für eine Dauer zwischen circa 1 Sekunde und circa 10 Sekunden eingeleitet. In einigen Ausführungsformen strömt H2 mit einer Durchflussrate zwischen circa 500 sccm und circa 5000 sccm in die Prozesskammer, und es wird für eine Dauer zwischen circa 1 Sekunde und circa 10 Sekunden eingeleitet. CHORuS und H2 können gleichzeitig in die Prozesskammer strömen. In einigen Ausführungsformen wird der CVD-Prozess bei einer Prozesstemperatur zwischen circa 150 °C und circa 300 °C und bei einem Prozessdruck zwischen circa 1 Torr und circa 15 Torr durchgeführt. Das Spülgas kann zum Beispiel Ar sein, das mit einer Spül-Durchflussrate zwischen circa 1000 sccm und circa 3000 sccm in die Prozesskammer strömen und für eine Dauer zwischen circa 1 Sekunde und circa 5 Sekunden eingeleitet werden kann. Es sind andere Prozessparameter als diese möglich.
  • Mit Bezugnahme auf 8 wird eine Abscheide-Folgebehandlung 52 gemäß einigen Ausführungsformen durchgeführt, um die Opferschicht 48 zu entfernen und das leitfähige Füllmaterial 28 freizulegen. Mit der Abscheide-Folgebehandlung 52 kann die Leistungsfähigkeit der Sperrschicht 50 verbessert werden, indem der Stickstoffgehalt der Sperrschicht 50 vermindert und der spezifische Widerstand der Sperrschicht 50 verringert wird. In einigen Fällen kann mit der Abscheide-Folgebehandlung 52 auch die Adhäsion der Sperrschicht 50 verbessert werden. Nach dem Durchführen der Abscheide-Folgebehandlung 52 kann die Sperrschicht 50 von dem leitfähigen Füllmaterial 28 durch einen Abstand T1' getrennt sein, der ungefähr gleich der Dicke T1 der Opferschicht 48 ist. Zum Beispiel kann der Abstand T1' zwischen circa 0,5 nm und circa 5 nm liegen, es sind jedoch auch andere Abstände möglich. Wie in 8 dargestellt ist, kann die Abscheide-Folgebehandlung 52 die Seitenwände der Ätzstoppschicht 32 freilegen, die zuvor von der Opferschicht 48 abgedeckt wurden.
  • In einigen Ausführungsformen umfasst die Abscheide-Folgebehandlung 52 eine Wärmebehandlung, wie z.B. einen Temperungsprozess. Zum Beispiel kann der Temperungsprozess ein Tempern der Package-Komponente 100 in einer Temperkammer bei einer Temperatur zwischen circa 250 °C und circa 400 °C für eine Dauer zwischen circa 30 Sekunden und circa 300 Sekunden umfassen. Die Package-Komponente 100 kann während des Temperungsprozesses einem oder mehreren Gasen, wie z.B. einem Edelgas (z.B. He, Ar oder dergleichen), einem reduzierenden Gas (z.B. H2 oder dergleichen) oder einer Kombination davon, ausgesetzt werden. Das(die) Gas(e) kann(können) mit einer Durchflussrate zwischen circa 600 sccm und circa 3000 sccm in die Temperkammer strömen. Während des Temperungsprozesses kann in der Temperkammer ein Druck zwischen circa 1 Torr und circa 30 Torr vorliegen. Bei einer Abscheide-Folgebehandlung 52, die einen Temperungsprozess umfasst, können andere Temperungsparameter als diese vorliegen. In einigen Ausführungsformen ist die Temperkammer die gleiche Kammer wie die Prozesskammer, die für das Abscheiden der Sperrschicht 50 verwendet wird.
  • In einigen Ausführungsformen umfasst die Abscheide-Folgebehandlung 52 eine Plasmabehandlung. Die Plasmabehandlung kann zum Beispiel umfassen, dass die Package-Komponente 100 einem Plasma von einem oder mehreren Prozessgasen, wie z.B. H2, NH3, Ar, dergleichen oder Kombinationen davon, ausgesetzt wird. Das(die) Prozessgas(e) kann(können) mit einer Durchflussrate zwischen circa 600 sccm und circa 3000 sccm strömen. Die Plasmabehandlung kann bei einem Druck zwischen circa 0,1 Torr und circa 5 Torr durchgeführt werden. In einigen Ausführungsformen wird das Plasma mittels Zuführung einer Leistung zwischen circa 100 Watt und circa 600 Watt erzeugt. Die Plasmabehandlung kann bei einer Temperatur zwischen circa 25 °C und circa 400 °C durchgeführt werden und kann zwischen circa 10 Sekunden und circa 30 Sekunden dauern. Eine Abscheide-Folgebehandlung 52, die eine Plasmabehandlung umfasst, kann andere Parameter als diese aufweisen. In einigen Ausführungsformen wird die Plasmabehandlung in der gleichen Kammer wie die Prozesskammer, die für das Abscheiden der Sperrschicht 50 verwendet wurde, durchgeführt. In einigen Ausführungsformen wird entweder ein Temperungsprozess oder eine Plasmabehandlung durchgeführt. In anderen Ausführungsformen werden sowohl ein Temperungsprozess als auch eine Plasmabehandlung durchgeführt, die in einer beliebigen Reihenfolge durchgeführt werden können.
  • Die Abscheide-Folgebehandlung 52 kann die Konzentration von Stickstoff in der Sperrschicht 50 verringern, was die Sperrschicht 50 verdichten kann. Die Effektivität der Sperrschicht 50 beim Blockieren der Diffusion in die dielektrische Schicht 34 hinein kann auf diese Weise durch die Zunahme der Dichte der Sperrschicht 50 erhöht werden. In einigen Fällen kann die Abscheide-Folgebehandlung 52 das Verhältnis von Stickstoff zu Tantal (N:Ta) in der Sperrschicht 50 um circa die Hälfte herabsetzen. In einigen Fällen kann die Sperrschicht 50 nach dem Durchführen der Abscheide-Folgebehandlung 52 ein Verhältnis von N:Ta von 0,65:1 aufweisen. Es sollte jedoch beachtet werden, dass die Stickstoffreduzierung in Abhängigkeit von den Prozessdetails der Abscheide-Folgebehandlung 52 und/oder der Zusammensetzung der Sperrschicht 50 größer oder kleiner als bei diesen Beispielen sein kann.
  • Die Abscheide-Folgebehandlung 52 kann den spezifischen Widerstand der Sperrschicht 50 verringern, was die Leistungsfähigkeit der Vorrichtung verbessern kann. Zum Beispiel kann die Sperrschicht 50 nach dem Durchführen der Abscheide-Folgebehandlung 52 einen spezifischen Widerstand aufweisen kann, der circa 7% des spezifischen Widerstands der Sperrschicht 50 vor dem Ausführen der Abscheide-Folgebehandlung 52 ist. In einigen Fällen kann die Sperrschicht 50 einen spezifischen Widerstand aufweisen, der nach dem Durchführen der Abscheide-Folgebehandlung kleiner als 200 µΩcm ist. Es sollte jedoch beachtet werden, dass die Abnahme des spezifischen Widerstands in Abhängigkeit von den Prozessdetails der Abscheide-Folgebehandlung 52 und/oder der Zusammensetzung der Sperrschicht 50 größer oder kleiner als bei diesen Beispielen sein kann.
  • Mit Bezugnahme auf 9 wird ein leitfähiges Material 56 abgeschieden, um die Durchkontaktierungsöffnung 42 und den Graben 44 gemäß einigen Ausführungsformen zu füllen. Das leitfähige Material 56 kann zum Beispiel abgeschieden werden, indem unter Verwendung der Physikalischen Gasphasenabscheidung (PVD) eine Abdeckbeschichtung vorgenommen wird, um eine Metallkeimschicht (z.B. eine Kupferschicht auszubilden und dann den Rest der Durchkontaktierungsöffnung 42 und des Grabens 44 zu füllen, wobei zum Beispiel ein galvanisches Beschichten, stromloses Beschichten, Abscheiden oder dergleichen verwendet wird. Das leitfähige Material 56 kann Kupfer, eine Kupferlegierung, Kobalt, Wolfram, dergleichen, andere Metalle oder Kombinationen davon aufweisen.
  • Dadurch dass das Ausbilden der Sperrschicht 50 auf dem leitfähigen Füllmaterial 28 blockiert wird (siehe die 6A-B), wird das leitfähige Material 56 auf dem freigelegten leitfähigen Füllmaterial 28 abgeschieden, wobei eine „barrierefreie“ Grenzfläche zwischen dem leitfähigen Material 56 und dem leitfähigen Füllmaterial 28 ausgebildet wird. In einigen Fällen ist der Kontaktwiderstand (Rc) dieser barrierefreien Grenzfläche kleiner als dann, wenn sich die Sperrschicht 50 zwischen dem leitfähigen Material 56 und dem leitfähigen Füllmaterial 28 erstreckt. Außerdem kann durch das Ausbilden des leitfähigen Materials 56 auf dem leitfähigen Füllmaterial 28 die thermische Stabilität der Grenzfläche zwischen dem leitfähigen Material 56 und dem leitfähigen Füllmaterial 28 verbessert werden. Auf diese Weise können die hier beschriebenen Techniken die Ausbildung einer dichten Sperrschicht 50 (durch Einbauen eines Dotierungsmetalls) und die Verbesserung des Kontaktwiderstands zwischen einer Durchkontaktierung 58 und einer Metallleiterbahn 60 (siehe 10) ermöglichen. Wie in 9 dargestellt ist, kann das leitfähige Material 56 wegen des Trennabstands T1' zwischen der Sperrschicht 50 und dem leitfähigen Füllmaterial 28 die Seitenwände der Ätzstoppschicht 32 kontaktieren, die nicht von der Sperrschicht 50 bedeckt sind. Auf diese Weise können sich Teile des leitfähigen Materials 56 unter der Sperrschicht 50 erstrecken, und die Grenzfläche zwischen dem leitfähigen Material 56 und dem leitfähigen Füllmaterial 28 kann mit einer größeren seitlichen Breite ausgebildet werden.
  • Mit Bezugnahme auf 10 kann ein Planarisierungsprozess, wie z.B. ein chemisch-mechanischer Planarisierungsprozess (CMP-Prozess), ein mechanischer Polierprozess und/oder ein Schleifprozess, durchgeführt werden, um gemäß einigen Ausführungsformen überschüssige Teile des leitfähigen Materials 56 zu entfernen, sodass die Durchkontaktierung 58 und die Metallleiterbahn 60 ausgebildet werden. Die Durchkontaktierung 58 und die Metallleiterbahn 60 weisen jeweils einen Teil der Sperrschicht 50 und einen Teil des leitfähigen Materials 56 auf. 10 stellt auch die Ausbildung der dielektrischen Ätzstoppschicht 62 dar, welche die dielektrische Schicht 34 und die Metallleiterbahn 60 bedeckt und kontaktiert. Gemäß einigen Ausführungsformen, wird die dielektrische Ätzstoppschicht 62 aus einer oder mehreren Schichten von Metalloxid, Metallnitrid, Metallcarbonitrid, Siliziumnitrid, dergleichen oder Kombinationen davon ausgebildet.
  • Die Ausführungsformen der vorliegenden Offenbarung weisen einige vorteilhafte Merkmale auf. Dadurch dass eine Opferschicht verwendet wird, um das Ausbilden der Sperrschicht auf einem Leitungsmerkmal zu blockieren, kann ein leitfähiges Material (z.B. von einer Durchkontaktierung) ausgebildet werden, welches das Leitungsmerkmal unmittelbar kontaktiert. Damit kann der Kontaktwiderstand der Grenzfläche zwischen dem Leitungsmerkmal und dem leitfähigen Material verringert werden, was die Leistungsfähigkeit der Vorrichtung verbessern kann. Damit kann auch die thermische Stabilität der Grenzfläche verbessert werden, womit der zeitabhängige dielektrische Durchschlag (TDDB) der Vorrichtung eingeschränkt und die Ausbeute verbessert werden kann. Außerdem kann durch das Ausbilden einer Sperrschicht, die ein Dotierungsmetall enthält, die Dichte der Sperrschicht erhöht werden, was das Diffusionsblockiervermögen der Sperrschicht verbessern kann. Damit kann auch eine tatsächlich dichte Sperrschicht ausgebildet wird, wobei ein Prozess höherer Konformität, wie z.B. ALD oder CVD, anstelle von Abscheideprozessen geringerer Konformität verwendet wird. Das Dotierungsmetall kann durchgängig in der Sperrschicht enthalten sein, oder innerhalb der Sperrschicht können eine oder mehrere Teilschichten aus dem Dotierungsmetall ausgebildet werden. Eine auf diese Weise ausgebildete Sperrschicht kann auch eine verbesserte Adhäsion und einen verbesserten spezifischen Widerstand aufweisen.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Herstellungsverfahren einer Halbleitervorrichtung Folgendes: Ausbilden eines Leitungsmerkmals in einer ersten dielektrischen Schicht; Ausbilden einer zweiten dielektrischen Schicht über dem Leitungsmerkmal; Ätzen einer Öffnung durch die zweite dielektrische Schicht hindurch, wobei durch das Ätzen eine Fläche des Leitungsmerkmals freigelegt wird; Abscheiden einer Opferschicht in der Öffnung, wobei die Opferschicht sich selektiv mehr auf der freigelegten Fläche des Leitungsmerkmals als auf Flächen der zweiten dielektrischen Schicht ausbildet; Abscheiden einer Sperrschicht in der Öffnung, wobei die Sperrschicht sich selektiv auf Flächen der zweiten dielektrischen Schicht über der Opferschicht ausbildet, wobei das Ausbilden der Sperrschicht das Abscheiden eines leitfähigen Sperrmaterials aus einem oder mehreren ersten Precursorn umfasst; und nach dem Abscheiden des leitfähigen Sperrmaterials Abscheiden eines Dotierungsmetalls aus einem oder mehreren zweiten Precursorn; Entfernen der Opferschicht; und Abscheiden eines leitfähigen Materials zum Füllen der Öffnung, wobei das leitfähige Material einen Kontakt zum Leitungsmerkmal herstellt. In einer Ausführungsform umfasst das Entfernen der Opferschicht das Durchführen eines Plasmabehandlungsprozesses. In einer Ausführungsform wird durch den Plasmabehandlungsprozess die Dichte der Sperrschicht erhöht. In einer Ausführungsform umfasst das Abscheiden der Sperrschicht einen Atomlagenabscheidungsprozess (ALD-Prozess). In einer Ausführungsform umfasst das Abscheiden des leitfähigen Sperrmaterials einen Chemischen Gasphasenabscheidungsprozess (CVD-Prozess). In einer Ausführungsform wird die Opferschicht ausgebildet, indem Benzotriazol (BTA) auf die freigelegte Fläche des Leitungsmerkmals aufgetragen wird. In einer Ausführungsform ist das Dotierungsmetall Ruthenium. In einer Ausführungsform ist das leitfähige Sperrmaterial Tantalnitrid. In einer Ausführungsform umfasst das Abscheiden des leitfähigen Sperrmaterials, dass eine erste Schicht des leitfähigen Sperrmaterials abgeschieden wird, wobei das Abscheiden des Dotierungsmetalls umfasst, dass eine Schicht des Dotierungsmetalls abgeschieden wird und dass im Weiteren eine zweite Schicht des leitfähigen Sperrmaterials auf der Schicht des Dotierungsmetalls abgeschieden wird.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren Folgendes: Ausbilden einer Isolationsschicht über einem Leitungsmerkmal; Ätzen der Isolationsschicht zum Freilegen einen ersten Fläche des Leitungsmerkmals; Abdecken der ersten Fläche des Leitungsmerkmals mit einem Opfermaterial, wobei die Seitenwände der Isolationsschicht frei von dem Opfermaterial sind; Abdecken der Seitenwände der Isolationsschicht mit einem Sperrmaterial, wobei die erste Fläche des Leitungsmerkmals frei von dem Sperrmaterial ist, wobei das Sperrmaterial Tantalnitrid (TaN) enthält, das mit einem Übergangsmetall dotiert ist; Entfernen des Opfermaterials; und Abdecken des Sperrmaterials sowie der ersten Fläche des Leitungsmerkmals mit einem leitfähigen Material. In einer Ausführungsform umfasst das Verfahren das Ausbilden einer Ätzstoppschicht über dem Leitungsmerkmal. In einer Ausführungsform weist die Sperrschicht einen Atomprozentanteil des Übergangsmetalls im Bereich zwischen 5% und 30% auf. In einer Ausführungsform enthält das Opfermaterial Benzotriazol (BTA). In einer Ausführungsform umfasst das Entfernen des Opfermaterials eine Wärmebehandlung, wobei Wasserstoff (H2) als ein Prozessgas eingesetzt wird.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung weist eine Struktur Folgendes auf: ein erstes Leitungsmerkmal in einer ersten dielektrischen Schicht; eine Ätzstoppschicht über dem ersten Leitungsmerkmal; eine zweite dielektrische Schicht über der Ätzstoppschicht; und ein zweites Leitungsmerkmal, das sich durch die zweite dielektrische Schicht und die Ätzstoppschicht hindurch erstreckt, um das erste Leitungsmerkmal pyhsisch zu kontaktieren, wobei das zweite Leitungsmerkmal aufweist: eine Sperrschicht, die sich durchgehend auf Seitenwänden der zweiten dielektrischen Schicht und auf Seitenwänden der Ätzstoppschicht erstreckt, wobei die Sperrschicht eine Schicht eines Übergangsmetalls zwischen einer ersten Schicht aus einem Metallnitrid und einer zweiten Schicht des Metallnitrids aufweist; und ein leitfähiges Füllmaterial über der Sperrschicht, wobei sich das leitfähige Füllmaterial zwischen der Sperrschicht und dem ersten Leitungsmerkmal erstreckt. In einer Ausführungsform bedeckt die Sperrschicht teilweise eine Seitenwand der Ätzstoppschicht. In einer Ausführungsform kontaktiert das leitfähige Füllmaterial physisch die Seitenwände der Ätzstoppschicht. In einer Ausführungsform ist das Übergangsmetall Ruthenium. In einer Ausführungsform weist die Schicht des Übergangsmetalls eine Dicke im Bereich zwischen 1 Å und 6 Å auf. In einer Ausführungsform ist eine Grundfläche der Sperrschicht vertikal von einer Deckfläche des ersten Leitungsmerkmals getrennt.
  • Vorangehend werden Merkmale verschiedener Ausführungsformen kurz dargestellt, sodass Fachleute die Aspekte der vorliegenden Offenbarung besser verstehen können. Fachleute sollten anerkennen, dass sie die vorliegende Offenbarung leicht als eine Grundlage dafür einsetzen können, andere Prozesse und Strukturen zu konzipieren oder abzuwandeln, um die gleichen Zielstellungen zu realisieren und/oder die gleichen Vorteile der hier dargelegten Ausführungsformen zu erreichen. Fachleute sollten auch erkennen, dass derartige gleichwertige Konstruktionen nicht vom Grundgedanken und Umfang der vorliegenden Offenbarung abweichen und dass sie hierin verschiedenartige Veränderungen, Ersetzungen und Abwandlungen erzeugen können, ohne vom Grundgedanken und Umfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Verfahren zum Ausbilden einer Halbleitervorrichtung, wobei das Verfahren umfasst: Ausbilden eines Leitungsmerkmals in einer ersten dielektrischen Schicht; Ausbilden einer zweiten dielektrischen Schicht über dem Leitungsmerkmal; Ätzen einer Öffnung durch die zweite dielektrische Schicht hindurch, wobei durch das Ätzen eine Fläche des Leitungsmerkmals freigelegt wird; Abscheiden einer Opferschicht in der Öffnung, wobei die Opferschicht sich selektiv mehr auf der freigelegten Fläche des Leitungsmerkmals als auf Flächen der zweiten dielektrischen Schicht ausbildet; Abscheiden einer Sperrschicht in der Öffnung, wobei die Sperrschicht sich selektiv auf Flächen der zweiten dielektrischen Schicht über der Opferschicht ausbildet, wobei das Ausbilden der Sperrschicht umfasst: Abscheiden eines leitfähigen Sperrmaterials aus einem oder mehreren ersten Precursorn; und nach dem Abscheiden des leitfähigen Sperrmaterials Abscheiden eines Dotierungsmetalls aus einem oder mehreren zweiten Precursorn; Entfernen der Opferschicht; und Abscheiden eines leitfähigen Materials zum Füllen der Öffnung, wobei das leitfähige Material einen Kontakt zum Leitungsmerkmal herstellt.
  2. Verfahren nach Anspruch 1, wobei das Entfernen der Opferschicht das Durchführen eines Plasmabehandlungsprozesses umfasst.
  3. Verfahren nach Anspruch 2, wobei durch den Plasmabehandlungsprozess die Dichte der Sperrschicht erhöht wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Abscheiden der Sperrschicht einen Atomlagenabscheidungsprozess umfasst.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Abscheiden des leitfähigen Sperrmaterials einen Chemischen Gasphasenabscheidungsprozess umfasst.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Opferschicht ausgebildet wird, indem Benzotriazol auf die freigelegte Fläche des Leitungsmerkmals aufgebracht wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Dotierungsmetall Ruthenium ist.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei das leitfähige Sperrmaterial Tantalnitrid ist.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Abscheiden des leitfähigen Sperrmaterials das Abscheiden einer ersten Schicht des leitfähigen Sperrmaterials umfasst, wobei das Abscheiden des Dotierungsmetalls das Abscheiden einer Schicht des Dotierungsmetalls und im Weiteren das Abscheiden einer zweiten Schicht des leitfähigen Sperrmaterials auf der Schicht des Dotierungsmetalls umfasst.
  10. Verfahren, umfassend: Ausbilden einer Isolationsschicht über einem Leitungsmerkmal; Ätzen der Isolationsschicht zum Freilegen einen ersten Fläche des Leitungsmerkmals; Abdecken der ersten Fläche des Leitungsmerkmals mit einem Opfermaterial, wobei die Seitenwände der Isolationsschicht frei von dem Opfermaterial sind; Abdecken der Seitenwände der Isolationsschicht mit einem Sperrmaterial, wobei die erste Fläche des Leitungsmerkmals frei von dem Sperrmaterial ist, wobei das Sperrmaterial Tantalnitrid aufweist, das mit einem Übergangsmetall dotiert ist; Entfernen des Opfermaterials; und Abdecken des Sperrmaterials sowie der ersten Fläche des Leitungsmerkmals mit einem leitfähigen Material.
  11. Verfahren nach Anspruch 10, ferner das Ausbilden einer Ätzstoppschicht über dem Leitungsmerkmal umfassend.
  12. Verfahren nach Anspruch 10 oder 11, wobei die Sperrschicht einen Atomprozentanteil des Übergangsmetalls im Bereich zwischen 5% und 30% aufweist.
  13. Verfahren nach einem der Ansprüche 10 bis 12, wobei das Opfermaterial Benzotriazol enthält.
  14. Verfahren nach einem der Ansprüche 10 bis 13, wobei das Entfernen des Opfermaterials eine Wärmebehandlung umfasst, wobei Wasserstoff als ein Prozessgas eingesetzt wird.
  15. Struktur mit: einem ersten Leitungsmerkmal in einer ersten dielektrischen Schicht; einer Ätzstoppschicht über dem ersten Leitungsmerkmal; einer zweiten dielektrischen Schicht über der Ätzstoppschicht; und einem zweiten Leitungsmerkmal, das sich durch die zweite dielektrische Schicht und die Ätzstoppschicht hindurch erstreckt, um das erste Leitungsmerkmal physisch zu kontaktieren, wobei das zweite Leitungsmerkmal aufweist: eine Sperrschicht, die sich durchgehend auf Seitenwänden der zweiten dielektrischen Schicht und auf Seitenwänden der Ätzstoppschicht erstreckt, wobei die Sperrschicht eine Schicht eines Übergangsmetalls zwischen einer ersten Schicht aus einem Metallnitrid und einer zweiten Schicht des Metallnitrids aufweist; und ein leitfähiges Füllmaterial über der Sperrschicht, wobei sich das leitfähige Füllmaterial zwischen der Sperrschicht und dem ersten Leitungsmerkmal erstreckt.
  16. Struktur nach Anspruch 15, wobei die Sperrschicht eine Seitenwand der Ätzstoppschicht teilweise bedeckt.
  17. Struktur nach Anspruch 15 oder 16, wobei das leitfähige Füllmaterial die Seitenwände der Ätzstoppschicht physisch bedeckt.
  18. Struktur nach einem der Ansprüche 15 bis 17, wobei das Übergangsmetall Ruthenium ist.
  19. Struktur nach einem der Ansprüche 15 bis 18, wobei die Schicht des Übergangsmetalls eine Dicke im Bereich zwischen 1 Å und 6 Ä aufweist.
  20. Struktur nach einem der Ansprüche 15 bis 19, wobei eine Grundfläche der Sperrschicht vertikal von einer Deckfläche des ersten Leitungsmerkmals getrennt ist.
DE102020119184.7A 2020-06-11 2020-07-21 Diffusionssperre für halbleitervorrichtung und verfahren Pending DE102020119184A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/899,055 2020-06-11
US16/899,055 US11676898B2 (en) 2020-06-11 2020-06-11 Diffusion barrier for semiconductor device and method

Publications (1)

Publication Number Publication Date
DE102020119184A1 true DE102020119184A1 (de) 2021-12-16

Family

ID=77370277

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020119184.7A Pending DE102020119184A1 (de) 2020-06-11 2020-07-21 Diffusionssperre für halbleitervorrichtung und verfahren

Country Status (5)

Country Link
US (2) US11676898B2 (de)
KR (1) KR102522334B1 (de)
CN (1) CN113314458A (de)
DE (1) DE102020119184A1 (de)
TW (1) TWI795800B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12112983B2 (en) * 2020-08-26 2024-10-08 Macom Technology Solutions Holdings, Inc. Atomic layer deposition of barrier metal layer for electrode of gallium nitride material device
US20230072614A1 (en) * 2021-09-03 2023-03-09 Applied Materials, Inc. Method Of Forming A Metal Liner For Interconnect Structures
CN117525030A (zh) * 2022-07-25 2024-02-06 长鑫存储技术有限公司 半导体结构及其制备方法
US20240047350A1 (en) * 2022-08-03 2024-02-08 Nanya Technology Corporation Metal structure having funnel-shaped interconnect and method of manufacturing the same
WO2024044149A1 (en) * 2022-08-25 2024-02-29 Applied Materials, Inc. Tantalum doped ruthenium layers for interconnects
WO2024186792A1 (en) * 2023-03-08 2024-09-12 Applied Materials, Inc. Method of forming a metal liner for interconnect structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005023122A1 (de) 2005-05-19 2006-11-23 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Schichtstapel und Verfahren
US20130140698A1 (en) 2011-12-01 2013-06-06 Annamalai Lakshmanan Doped Tantalum Nitride for Copper Barrier Applications
US20150255340A1 (en) 2014-03-10 2015-09-10 GlobalFoundries, Inc. Method to etch cu/ta/tan selectively using dilute aqueous hf/hcl solution
DE102018131694A1 (de) 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Selektives abscheiden einer metallsperrschicht bei damascene-prozessen

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627995B2 (en) * 2000-03-03 2003-09-30 Cvc Products, Inc. Microelectronic interconnect material with adhesion promotion layer and fabrication method
US20040175926A1 (en) 2003-03-07 2004-09-09 Advanced Micro Devices, Inc. Method for manufacturing a semiconductor component having a barrier-lined opening
US7144802B2 (en) 2003-04-01 2006-12-05 Texas Instruments Incorporated Vapor deposition of benzotriazole (BTA) for protecting copper interconnects
US20090075470A1 (en) * 2007-09-14 2009-03-19 International Business Machines Corporation Method for Manufacturing Interconnect Structures Incorporating Air-Gap Spacers
US9659814B2 (en) * 2013-02-01 2017-05-23 Applied Materials, Inc. Doping control of metal nitride films
WO2016195672A1 (en) 2015-06-03 2016-12-08 Intel Corporation The use of noble metals in the formation of conductive connectors
WO2018063406A1 (en) 2016-09-30 2018-04-05 Intel Corporation Microelectronic devices and methods for enhancing interconnect reliability performance using tungsten containing adhesion layers to enable cobalt interconnects
US10170322B1 (en) * 2017-11-16 2019-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Atomic layer deposition based process for contact barrier layer
US10651292B2 (en) 2018-02-19 2020-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Dual metal via for contact resistance reduction
WO2019217231A1 (en) 2018-05-06 2019-11-14 Applied Materials, Inc. Barrier for copper metallization and methods of forming
US11024801B2 (en) 2018-06-27 2021-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Diffusion layer for magnetic tunnel junctions
US11398406B2 (en) * 2018-09-28 2022-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Selective deposition of metal barrier in damascene processes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005023122A1 (de) 2005-05-19 2006-11-23 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Schichtstapel und Verfahren
US20130140698A1 (en) 2011-12-01 2013-06-06 Annamalai Lakshmanan Doped Tantalum Nitride for Copper Barrier Applications
US20150255340A1 (en) 2014-03-10 2015-09-10 GlobalFoundries, Inc. Method to etch cu/ta/tan selectively using dilute aqueous hf/hcl solution
DE102018131694A1 (de) 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Selektives abscheiden einer metallsperrschicht bei damascene-prozessen

Also Published As

Publication number Publication date
TW202147519A (zh) 2021-12-16
US20220367376A1 (en) 2022-11-17
US20210391275A1 (en) 2021-12-16
TWI795800B (zh) 2023-03-11
CN113314458A (zh) 2021-08-27
KR102522334B1 (ko) 2023-04-14
KR20210154687A (ko) 2021-12-21
US11676898B2 (en) 2023-06-13

Similar Documents

Publication Publication Date Title
DE102020119184A1 (de) Diffusionssperre für halbleitervorrichtung und verfahren
DE102019116572B4 (de) Diffusionsschicht für magnetische tunnelkontakte
DE102015107271B4 (de) Zwei- oder mehrteilige Ätzstoppschicht in integrierten Schaltungen
DE102014115934B4 (de) Zwei-Schritt-Ausbildung von Metallisierungen
DE102014110645B4 (de) Hybrid-Kupferstruktur zur Verwendung in fortgeschrittener Verbindung
DE102014111780B4 (de) Verfahren zum Ausbilden von leitenden Strukturen in Vertiefungen
DE102012111574B4 (de) Verfahren zum Ausbilden einer leitfähigen Dual-Damaszener-Kontaktstruktur undHerstellungsverfahren für eine Halbleitervorrichtung
DE102020101271B4 (de) Verfahren zur bottom-up-bildung einer vorrichtung mit kontaktsteckern und vorrichtung mit kontaktsteckern
DE102009023377B4 (de) Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustiertem Luftspalt
DE102016100766A1 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE10218155A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102017127285A1 (de) Verbesserung der Abscheidungsselektivität und Herstellungsverfahren dafür
DE102020127319B4 (de) Verfahren zum Bilden einer Halbleitervorrichtung
DE102020125322A1 (de) Sperrschichtfreie grenzfläche zwischen beol interconnects
DE102018221806B4 (de) Verfahren zur herstellung von back-end-of-line-strukturen mit luftspalten
DE112004001530T5 (de) Versiegelte Poren in Damascene-Strukturen mit Low-k-Material
DE102022100822A1 (de) Verringerung der oxidation durch gesondertes ätzen der opfer- und der schutzschicht
DE102014109352B4 (de) Zusammengesetzte kontaktstöpsel-struktur und verfahren zur herstellung
DE102021108491A1 (de) Interconnect-struktur mit stapel aus dielektrischer kappschicht und ätzstoppschicht
DE102020122807B4 (de) Durchkontaktierung für halbleitervorrichtung und verfahren
DE102018126993B4 (de) Oberflächenänderungsschicht zum bilden eines leitenden merkmals
DE102019117894A1 (de) Ätzstoppschicht mit hoher durchbruchspannung
DE102018131694A1 (de) Selektives abscheiden einer metallsperrschicht bei damascene-prozessen
DE102009055433B4 (de) Kontaktelemente von Halbleiterbauelementen, die auf der Grundlage einer teilweise aufgebrachten Aktivierungsschicht hergestellt sind, und entsprechende Herstellungsverfahren
DE102021111910A1 (de) Interconnect-struktur und deren herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication