Nothing Special   »   [go: up one dir, main page]

DE102012102341A1 - Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet - Google Patents

Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet Download PDF

Info

Publication number
DE102012102341A1
DE102012102341A1 DE102012102341A DE102012102341A DE102012102341A1 DE 102012102341 A1 DE102012102341 A1 DE 102012102341A1 DE 102012102341 A DE102012102341 A DE 102012102341A DE 102012102341 A DE102012102341 A DE 102012102341A DE 102012102341 A1 DE102012102341 A1 DE 102012102341A1
Authority
DE
Germany
Prior art keywords
atoms
substrate
region
semiconductor
chalcogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102012102341A
Other languages
English (en)
Other versions
DE102012102341B4 (de
Inventor
Gerhard Schmidt
Hans-Joachim Schulze
Bernd Kolbesen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102012102341A1 publication Critical patent/DE102012102341A1/de
Application granted granted Critical
Publication of DE102012102341B4 publication Critical patent/DE102012102341B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012—Base regions of thyristors
    • H01L29/1016—Anode base regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H01L29/66909—Vertical transistors, e.g. tecnetrons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

Ein undotiertes Halbleitersubstrat (100) wird dotiert, indem eine Spannung auf eine Seite (102) des undotierten Halbleitersubstrats (100) ausgeübt wird, um Eigenzwischengitteratome in dem Substrat (100) freizusetzen, und Chalkogenatome (108) in die Seite des Substrats (100) implantiert werden. Das Substrat (100) wird ausgeheilt, um ein erstes Halbleitergebiet (112) auszubilden, das die Chalkogenatome (108) enthält, und ein zweites Halbleitergebiet (114), das keine Chalkogenatome aufweist. Das erste Halbleitergebiet (112) weist eine Dotierkonzentration auf, die höher ist als die Dotierkonzentration des zweiten Halbleitergebiets (114). Das Eindiffundieren von Chalkogenatomen (108) in ein Halbleitermaterial in Anwesenheit von Eigenzwischengitteratomen kann auch zum Ausbilden von Feldstoppgebieten in Leistungshalbleiterbauelementen verwendet werden.

Description

  • ERFINDUNGSGEBIET
  • Die vorliegende Erfindung betrifft Halbleiterbauelemente und Substrate, insbesondere Halbleiterbauelemente und Substrate mit einem chalkogendotierten Gebiet.
  • HINTERGRUND
  • Zur Begrenzung von Schaltverlusten in Leistungshalbleiterbauelementen wie etwa IGBTs (Insulated Gate Bipolar Transistors) und der assoziierten Recovery-Diode, JFETs (Junction Field Effect Transistors), Leistungs-MOSFETs (Metal Oxide Semiconductor Field Effect Transistors) und Leistungsdioden wird in der Regel eine Feldstoppzone in den Aufbau von der Rückseite des Die eingebaut. Dementsprechend wird eine niederohmige Basis, die die Blockierschicht aufnimmt, mit Dotierung an der Oberfläche verstärkt, so dass eine weitere Ausbreitung des elektrischen Feldes unterdrückt wird, wenn die Blockierspannung erhöht wird.
  • Um sicherzustellen, dass der rückseitige Emitter (beispielsweise mit einem IGBT) immer noch ausreichend effizient ist, darf das Gesamtausmaß der elektrisch aktiven Feldstoppzone für die Durchschlagladung etwa 1·1012 cm–2 nicht übersteigen. Herkömmliche Feldstoppzonen besitzen eine typische Eindringtiefe von etwa 10 bis 20 μm, wobei die typische Oberflächenkonzentration mit der Diffusion einer Dotiersubstanz wie etwa Phosphor auftritt, die beispielsweise mit einer Ionenimplantierung mit etwa 1015 cm–3 während eines Hochtemperaturprozesses implantiert wird.
  • Da ein n-dotiertes hochohmiges Basismaterial in der Regel zum Ausbilden von Feldstoppzonen für Leistungshalbleiterbauelemente verwendet wird, wird der Donator üblicherweise als eine Dotiersubstanz verwendet. Standardmäßige fünfwertige Elemente, die für eine n-Dotierung verwendet werden, wie etwa Phosphor, Arsen oder Antimon, werden üblicherweise als die Feldstoppimplantierung verwendet. Diese Elemente besitzen jedoch den Nachteil, dass zur Erzielung einer Diffusion mit Tiefen von 10 bis 20 μm ein relativ hohes thermisches Budget (Zeit, Temperatur) verwendet werden muss. Hohe thermische Budgets sind jedoch nicht wirtschaftlich oder mit dem an der Vorderseite des Die ausgebildeten Superstrukturbauelement kompatibel. Es sind auch verbesserte dynamische Charakteristika während einer weiteren Entwicklung solcher Strukturelemente erforderlich, um die Tiefe der Feldstoppzone zum Beispiel zu einer Tiefe von 50 μm oder mehr weiter zu vergrößern.
  • Chalkogene wie etwa Schwefel, Selen und Tellur werden zum Herstellen von Feldstoppzonen für Leistungshalbleiterbauelemente verwendet. Chalkogene gehören zur Gruppe 16 des Periodensystems der Elemente und haben den Effekt doppelter Donatoren. Chalkogenelemente besitzen auch eine höhere Diffusionskonstante als fünfwertige Elemente, so dass bereits bei moderaten Prozesstemperaturen von etwa zwischen 900°C und 1000°C Eindringtiefen bis zu 30 μm realisiert werden können. Diese Arten von Feldstoppzonen können ausreichen für Blockierspannungen bis zu etwa 600 V. Tiefer eindringende Feldstoppzonen werden jedoch benötigt, um höhere Spannungen von z. B. 1200 V und mehr zu blockieren.
  • Auch die Phosphordotierung findet breite Anwendung beim Bereitstellen einer grundlegenden Dotierung vom n-Typ für Halbleitersubstrate wie etwa Siliziumwafer vor der Bauelementfabrikation. Beispielsweise wird ein n-dotiertes Floatzone-Basismaterial als Ausgangsmaterial verwendet, wodurch der spezifische Widerstand während des Kristallwachstums eingestellt wird. Als Alternative wird eine Neutronenstrahlung mit einem Ausgangsmaterial ausgeführt, das eine sehr hohe Impedanz aufweist, wodurch Silizium mit einer Kernreaktion mit einer sogenannten Neutronentransmutationsdotierung (NTD – Neutron Transmutation Doping) in Phosphor umgewandelt wird. Aufgrund eines kleinen Einfangprofils für die Neutronen ergibt diese NTD eine sehr homogene Dotierung durch das Si-Glied hindurch. Radiale Widerstandsfluktuationen können stark reduziert werden, was bedeutet, dass das Material für Anwendungen verwendet werden kann, bei denen hohe Spannungen eingesetzt werden.
  • Die Anwendung von Floatzone-Materialien hat jedoch Nachteile. Beispielsweise ist die Anwendung von Floatzone-Materialien relativ aufwendig und erlegt der Größe des Wafer, der verwendet werden kann, Grenzen auf. Andererseits ist es signifikant preiswerter, Czochralski-Material zu verwenden, das durch Ziehen aus einem Tiegel hergestellt werden kann und das einen Wafer mit größerem Durchmesser für Speicher- oder logische Strukturkomponenten liefern kann. Aufgrund einer hohen Reaktivität von Silizium ist das Ausgangsmaterial dennoch durch eine hohe Konzentration an Sauerstoffverunreinigungen (aus der Luft) und auch von Kohlenstoff (von dem Tiegelmaterial) gekennzeichnet. Diese Verunreinigungen, die meist in Form von Sauerstoffablagerungen auftreten, werden mit Diffusion durch eine geeignete Wärmebehandlung über 1000°C in tiefen Schichten des Wafer entfernt, wobei ein sogenanntes sauerstofffreies Gebiet (DZ – Denuded Zone) auf der Seite entsteht, die meist frei von Verunreinigungen ist. Dieses Gebiet wird meist für die Herstellung von seitlichen Strukturkomponenten verwendet. Standardmäßiges CZ-Material weist in der Regel eine DZ-Tiefe von 10–20 μm auf und ist adäquat für Speicher- und logische Strukturkomponenten.
  • Falls das Material jedoch für die Herstellung von Leistungshalbleiterkomponenten verwendet wird, die einen vertikalen Oberbau besitzen, kann die Tiefe der DZ so eingestellt werden, dass sie der Länge der Driftzone entspricht. Dementsprechend muss die DZ für den Spannungsbereich von 400 V bis 1200 V mit einer Tiefe von mindestens 40 μm bis 120 μm erweitert werden. Aus den obenerwähnten Gründen bezüglich Kosten und Verhältnissen ist es sehr wünschenswert, wenn ein derartiges Ausgangsmaterial auch für die Herstellung von Leistungshalbleiterbauelementen wie etwa z. B. IGBTs, JFETs, Leistungs-MOSFETs und Dioden verwendet wird. Nachdem die Zellstruktur auf der Vorderseite ausgebildet worden ist (z. B. DMOS-Zellen, Anoden usw.) wird dann das verbleibende an Ablagerungen reiche Material von der DZ weggetragen, so dass der Rest der Bearbeitung von der Rückseite des Bauelements aus durchgeführt wird. Dies beinhaltet beispielsweise die Einführung der Feldstoppzone oder eines Emitters auf der Rückseite durch Verwendung eines ausreichend niedrigen thermischen Budgets.
  • Als solches wird ein CZ-Material, das eine ausreichend große DZ-Tiefe aufweist, in der Regel für Halbleiterbauelemente verwendet. Ein derartiges Material wird unter der Bezeichnung „Magie Denuded Zone” (MDZ) von der Firma Monsanto Electronic Materials Company (MEMC) mit Waferdurchmessern von 6'', 8'' und 12'' angeboten. Mit einer geeigneten RTP (Rapid Thermal Processing – schnellen thermischen Verarbeitung) wird der Kristall an Orten mit leerer Position stark übersättigt, so dass in einer ausreichend großen Tiefe eine Senke für die Diffusion bereitgestellt wird, die den Sauerstoff entfernt. Eine weitere Möglichkeit ist der Einsatz von magnetisch gezogenem CZ-Material (MCZ). Der Kristallaufwachsprozess, während dessen Sauerstoff ebenfalls in dem Kristall implementiert wird, wird in diesem Fall durch ein Magnetfeld reduziert und somit wird die Entwicklung von Sauerstoff-Ablagerungen verhindert. Es besteht jedoch ein Problem bezüglich der relativ geringen Toleranz, die für die Konzentration des Dotiermaterials des Ausgangsmaterials zum Einsatz in Leistungshalbleiterbauelementen erzeugt wird.
  • Radiale Variationen des spezifischen Widerstands sind in diesem Fall auf den Herstellungsprozess zurückzuführen, der für das CZ-Material verwendet wird, und zwar im Bereich von mehreren bis mehr als 10%. Dies wird durch radiale Fluktuationen (Streifenbildung) der Dotiersubstanz verursacht, die wiederum auf die Ströme zurückzuführen sind, die in der Fluidphase existieren, und die Variationen, die durch den Wafer hindurch mit der Segregation der Dotiersubstanz in der Schmelze erzeugt werden. Dotiervariationen in der vertikalen Richtung des Si-Stabs können viel stärker sein. Andererseits gestattet die übliche Spezifikation für das FZ-Material, dass als Standard verwendet wird, nur eine Variation von ±15%.
  • Die Variationen der Rohwerte können reduziert werden, wenn ein Ausgangsmaterial verwendet wird, das nur geringfügig dotiert ist, und das Material dann unter Verwendung einer gezielten Protonenbestrahlung eingestellt wird. Es sind jedoch sehr hohe Energieniveaus mit einer vergrößerten Driftzone erforderlich, um ein volles Eindringen der Strahlung zu garantieren.
  • Es ist eine Aufgabe der Erfindung, ein Verfahren zum Dotieren eines undatierten Halbleitersubstrats anzugeben als auch ein entsprechend dotiertes Halbleitersubstrat. Die Aufgabe wird gelöst durch die Lehre der unabhängigen Ansprüche. Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Gemäß einer Ausführungsform eines Verfahrens zum Dotieren eines undotierten Halbleitersubstrats beinhaltet das Verfahren: Ausüben einer Spannung auf eine Seite des undotierten Halbleitersubstrats, um Eigenzwischengitteratome in dem Substrat freizusetzen, Implantieren von Chalkogenatomen in die Seite des Substrats und Ausheilen des Substrats, um ein erstes Halbleitergebiet auszubilden, das die Chalkogenatome enthält, und ein zweites Halbleitergebiet ohne die Chalkogenatome. Das erste Halbleitergebiet weist eine Dotierkonzentration auf, die höher ist als die Dotierkonzentration des zweiten Halbleitergebiets.
  • Gemäß einer Ausführungsform eines Halbleitersubstrat enthält das Substrat: eine erste Seite, eine zweite Seite gegenüber der ersten Seite und ein Halbleitermaterial, das sich zwischen der ersten und zweiten Seite erstreckt. Dem Halbleitermaterial fehlen aktive Bauelementgebiete und es weist ein erstes Gebiet und ein zweites Gebiet auf. Das erste Gebiet erstreckt sich von der ersten Seite bis zu einer Tiefe in das Halbleitermaterial und enthält Chalkogendotieratome, die eine Basisdotierkonzentration für das erste Gebiet bereitstellen. Das zweite Gebiet erstreckt sich von dem ersten Gebiet zu der zweiten Seite und ihm fehlt die Basisdotierung.
  • Gemäß einer Ausführungsform eines Verfahrens zum Herstellen einer Leistungshalbleiterkomponente beinhaltet, das Verfahren Folgendes: Ausbilden eines aktiven Gebiets eines Halbleiterbauelements in einem ersten Gebiet eines Halbleitersubstrats bei einer ersten Seite des Halbleitersubstrats, Ausüben einer Spannung auf eine zweite Seite des Halbleitersubstrats gegenüber der ersten Seite, so dass Eigenzwischengitteratome in einem zweiten Gebiet des Halbleitersubstrats bei der zweiten Seite freigesetzt werden, und Implantieren von Chalkogenatomen in die zweite Seite des Halbleitersubstrats. Das Verfahren beinhaltet weiterhin das Ausheilen des Halbleitersubstrats, so dass die Chalkogenatome in das Halbleitersubstrat eindiffundieren, um eine Feldstoppzone in dem zweiten Gebiet auszubilden, die sich von der zweiten Seite in das Halbleitersubstrat erstreckt.
  • Gemäß einer Ausführungsform einer Leistungshalbleiterkomponente enthält die Komponente: ein Halbleitersubstrat mit einer ersten Seite, einem ersten Gebiet bei der ersten Seite, einer zweiten Seite gegenüber der ersten Seite und einem zweiten Gebiet bei der zweiten Seite, so dass das zweite Gebiet zwischen dem ersten Gebiet und der zweiten Seite angeordnet ist. Die Komponente enthält weiterhin: ein aktives Gebiet eines Halbleiterbauelements, in dem ersten Gebiet angeordnet, und eine Feldstoppzone, in dem zweiten Gebiet angeordnet. Die Feldstoppzone enthält Chalkogendotieratome, die eine Dotierkonzentration für die Feldstoppzone bereitstellen. Die Chalkogendotieratome erstrecken sich von der zweiten Seite zu einer Tiefe von mindestens 50 um in das Halbleitersubstrat.
  • Der Fachmann erkennt bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile.
  • KURZE BESCHREIBUNG DER FIGUREN
  • Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen dargestellten Ausführungsformen können kombiniert werden, sofern sie einander nicht ausschließen. Ausführungsformen sind in den Zeichnungen dargestellt und in der Beschreibung, die folgt, detaillierter aufgeführt.
  • Die 1–5 zeigen perspektivische Querschnittsansichten eines undotierten Halbleitersubstrats während verschiedener Prozessschritte einer Ausführungsform zum Dotieren des Substrats.
  • 6 ist eine Kurve von Diffusionsprofilen für die Seleneindiffusion in ein Halbleitersubstrat.
  • 7 ist eine Kurve eines Selendotierstoffdiffusionsprofils für eine IGBT-Recovery-Diode.
  • 8 ist eine Kurve der Intensität eines elektrischen Felds, durch eine vertikale Tiefe einer Halbleiterkomponente dargestellt.
  • 9–13 zeigen perspektivische Querschnittsansichten einer Leistungsdiode während verschiedener Prozessschritte des Ausbildens einer Feldstoppzone gemäß einer Ausführungsform.
  • 14 zeigt eine perspektivische Querschnittsansicht eines IGBT mit einer Feldstoppzone, aus Chalkogenatomen gemäß einer Ausführungsform ausgebildet.
  • 15 zeigt eine perspektivische Querschnittsansicht eines Leistungs-MOSFET mit einer Feldstoppzone, aus Chalkogenatomen gemäß einer Ausführungsform ausgebildet.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Chalkogene erzeugen im Allgemeinen Clusterbildungen in einem Halbleitergitter wie etwa einem Si-Gitter. Chalkogenpaare bilden Komplexe höherer Ordnung nahe der implantierten Oberfläche mit ihrer eigenen Art von Donatorbedingungen im Gegensatz dazu, an einem Atom isoliert zu sein, das an einem Platz in dem Gitter positioniert ist. Chalkogene lagern sich bevorzugt an Kristalldefekten nahe der Waferoberfläche ab, wo sie nur in einem sehr kleinen Ausmaß elektrisch aktiv sind. Dementsprechend können die Tiefe des Defekts auf der Seite des Kristalls sowie Störungen des Gitters, die durch die tatsächliche Ionenimplantierung verursacht werden können, einen entscheidenden Einfluss auf das nachfolgende Diffusionsverhalten haben (Diffusion zur Seite oder Diffusion zu den Gitterdefekten, die auf diese Weise erzeugt wurden). Beispielsweise führt die Verwendung von Selen als Datiersubstanz dazu, dass ein kleiner Prozentsatz der implantierten Dosis der eindiffundierten Substanz unter typischen Härtebedingungen von z. B. 900 bis 1000°C elektrisch aktiviert wird.
  • Der Diffusionsmechanismus von Selen wird in Anwesenheit von Eigenzwischengitteratomen verstärkt, zum Beispiel von Siliziumeigenzwischengitteratomen im Fall eines Siliziumwafer. An festen Gitterpositionen angeordnete Selenatome werden von den Eigenzwischengitteratomen in ein Zwischengitter vertrieben, wo sie mobil werden. Je mehr das Gitter mit Eigenzwischengitteratomen übersättigt ist, umso größer ist die Diffusionskonstante der Selenatome aufgrund der vergrößerten Mobilität. Um die mit einem begrenzten thermischen Budget höchstmöglichen Diffusionstiefen zu erreichen, sollten Punktdefekte (Zwischengitteratome), die mit der Implantierung von Ionen erzeugt werden, mit einer geeigneten Temperatur und mit einem Zeitprofil erzeugt werden, das die höchstmögliche Effizienz aufweist (IED = Implantation Enhanced Diffusion – implantierungsverbesserte Diffusion), zusammen mit einer Diffusion in einer oxidierenden Atmosphäre zum Beispiel während einer thermischen Oxidation oder einer pyrolytischen TEOS-Zerlegung von SiO2. Das Gitter wird somit zusätzlich mit Si-Eigenzwischengitteratomen übersättigt. Diese Eigenzwischengitteratome verbessern die Diffusionscharakteristika von implantierten Chalkogenatomen.
  • Chalkogene wirken als doppelte Donatoren und besitzen im Vergleich zu fünfwertigen Elementen wie etwa P, As oder Sb, eine hohe Diffusionskonstante, so dass während der gleichen Verarbeitungstemperaturen wie etwa zwischen 900°C und 1000°C höhere Einleitungstiefen realisiert werden können. Beispielsweise können Se-Implantierung und -Diffusion mit IGBTs, JFETs, Leistungs-MOSFETs und Dioden verwendet werden, zusätzlich zu oder als eine Alternative zur Protonenbestrahlung, um eine rückseitige Feldstoppzone in dem Hochspannungssegment auszubilden.
  • Selen diffundiert interstitiell, wobei die Inwärtsdiffusion beschleunigt wird, wenn der Halbleiterkristall mit Eigenzwischengitteratomen übersättigt ist, da an Gitterpositionen angeordnete Selenatome von den Eigenzwischengitteratomen in das Zwischengitter vertrieben werden, wo sie mobil sind. Je starker die Übersättigung des Gitters mit z. B. Si-Zwischengitteratomen, umso höher ist der Diffusionskoeffizient. Aufgrund der Zufuhr von Eigenzwischengitteratomen, die beispielsweise bei thermischer Oxidation oder bei Diffusion von Phosphor mit einer hohen Oberflächenkonzentration vorliegen, kann außerdem die Diffusionstiefe von Se oder anderen Chalkogenen wie etwa S oder Te mit einem vergleichbaren thermischen Budget weiter erhöht werden.
  • Eine starke Segregation/Ausdiffundierung von Selen (oder einem anderen Chalkogen) findet gleichzeitig entweder in dem Oxid, das auf diese Weise wächst, oder in den Oberflächengebieten einer phosphorhaltigen Schicht statt. Die größte Selenkonzentration ist in diesem Fall während der Inwärtsdiffusion stark verringert, so dass bei höheren Diffusionstiefen eine für einen effektiven Feldstopp erforderliche Dosis nicht länger garantiert ist. Eine Erhöhung der Implantierungsdosis, die zum Kompensieren dieser Verluste verwendet wird, ist jedoch in einem begrenzten Ausmaß erfolgreich, weil mit Erhöhung der Dosis das Si-Gitter auf der Seite mit der Ionenimplantierung zunehmend amorphisiert wird und die Tendenz von Selen oder einem anderen Chalkogen, inaktive Cluster in dem beschädigten Kristallgebiet auszubilden, unter diesen Umständen den Verlust an den elektrisch aktiven Zentren unterstützt und weiter intensiviert. Dieses Verhalten setzt die optimale Chalkogendosis auf etwa 1·1014 cm–2 und führt zusammen mit der Segregation oder Ausdiffundierung zu einer elektrisch effektiven Dosiskomponente von einigen wenigen Prozent. Es werden jedoch andere Implantierungsdosen in Betracht gezogen.
  • Selen besitzt vier diskrete Energieniveaus, die mit den einfachen und doppelten Interferenzpositionen eines substitutionsintegrierten Se-Atoms oder eines Se-Paars assoziiert sind. Nach dem Ausheilen verschwinden die Paarzentren bei einer Temperatur über 900°C fast vollständig in dem DLTS-Spektrum (Deep Level Transient Spectroscopy), so dass das Energieniveau, das mit der individuellen Se-Interferenzposition bei 250 meV assoziiert ist (für das einzelne Ladungszentrum), und bei 496 meV (für das doppelte Ladungszentrum) unter dem Leitungsband in dem Spektrum vorherrscht. Ein entgegengesetzt orientierter Mechanismus der Segregation wird insbesondere dann erzeugt, wenn eine phosphorgetriebene Eindiffundierung in der stark dotierten Phosphoroberflächenschicht zur Ausbildung eines bogenförmigen Diffusionsprofils mit einem breiten Maximum in der vertikalen Tiefe verwendet wird. Dieser Effekt kann genutzt werden, um eine Einwärtsdiffusion einzustellen, die mit einem Gradienten, der so flach wie möglich ist, so tief wie möglich bis zu einem ausreichend niedrigen Niveau reicht, um die Basisdotierkonzentration eines hochohmigen Ausgangsmaterials einzustellen. Bei einer Ausführungsform wird die Eindiffusion von Phosphor mit einer Gasphase z. B. aus einer POCl3- oder PH3-Dotierquelle oder aus einer anderen, phosphorhaltigen Gaskombination durchgeführt. Dies erzeugt eine sehr hohe Oberflächenkonzentration an Phosphor, und das Gitter kann somit effektiv mit Eigenzwischengitteratomen übersättigt werden. Bei einer anderen Ausführungsform kann eine P-Implantierung ausgeführt werden, um die Eigenzwischengitteratome freizusetzen. Die Dosen in diesem Fall befinden sich in der Größenordnung von 1015 bis 1016 cm–2.
  • Die hohe Oberflächenkonzentration an Phosphor kann schließlich mit Leistungsdioden mit einem rückseitigen Emitter verwendet werden. Ein zusätzlicher Prozess für die Diffusion eines Anodengebiets ist nach dem Verdünnen des Halbleitersubstrats bei einer hohen Temperatur erforderlich. Beispielsweise kann ein RTP- oder LTA-Schritt (Laser Thermal Anneal) verwendet werden, um das Anodengebiet auszubilden. Bei einer Ausführungsform wird die stark dotierte Oberflächenschicht nach der Einwärtsdiffusion von Se ausgebildet, zum Beispiel mit einer CMP-Stufe (chemisch-mechanisches Polieren), und dann werden die Prozesse auf der Vorderseite (z. B. Anode, IGBT-Zellstruktur usw.) fertiggestellt. Das verdünnen und die rückseitigen Prozesse können dann beispielsweise nach einem etablierten Dünnwaferprozess ausgeführt werden.
  • Die 1–5 zeigen ein undotiertes Halbleitersubstrat 100 während verschiedener Prozessschritte einer Ausführungsform des Dotierens des undotierten Substrats 100. 1 zeigt das undotierte Halbleitersubstrat 100 wie etwa einen undatierten Si-Wafer mit einer Vorderseite 102, einer Rückseite 104 gegenüber der Vorderseite und einem Halbleitermaterial 106, das sich zwischen der Vorder- und Rückseite 102, 104 erstreckt. Das Halbleitersubstrat 100 ist in diesem Stadium undotiert, und deshalb weist das Halbleitermaterial 106 keine aktiven Bauelementgebiete wie etwa Dioden- und/oder Transistorkomponenten (Anoden, Kathoden, Emitter, Sourceelektroden, Drainelektroden, Kathoden, Gateelektroden usw.) auf.
  • 2 zeigt das Halbleitersubstrat 100 während der Implantierung von Chalkogenatomen 108 wie etwa Se-, S- oder Te-Atomen. Bei einer Ausführungsform sind die Chalkogenatome 108 80Se-Atome, die mit einer Dosis von mindestens 6·1013 cm–2, z. B. 7·1013 cm–2, mit einer Energie von mindestens 150 keV, z. B. 170 keV, implantiert sind.
  • 3 zeigt das Halbleitersubstrat 100, nachdem die Chalkogenatome 108 in die Vorderseite 102 des Substrats 100 implantiert sind. Die Chalkogenatome 108 dringen bis zu einer Tiefe d1 ein, die in erster Linie eine Funktion der Implantierungsenergie ist.
  • 4 zeigt das Halbleitersubstrat 100, nachdem eine spannungsinduzierende Schicht 110 an der Vorderseite 102 des Substrats 100 ausgebildet ist. Die spannungsinduzierende Schicht 110 übt eine Spannung auf das Substrat 100 aus, was bewirkt, dass Eigenzwischengitteratome (z. B. Si-Eigenzwischengitteratome im Fall eines Si-Substrats) in das Substrat 100 freigesetzt werden. Bei einer Ausführungsform ist die spannungsinduzierende Schicht 110 ein Phosphorglas, das in einer PH3 enthaltenden Atmosphäre z. B. für mindestens 200 Minuten bei einer Temperatur von mindestens 900°C ausgebildet wird. Die Diffusion von Phosphor übersättigt das Substrat 100 mit Zwischengitteratomen. Wegen der hohen Löslichkeit induziert eine entsprechend hohe Zufuhr von Phosphorionen eine Gitterspannung, die das Gleichgewicht zwischen leeren Positionen (Leerstellen) und Zwischengitteratomen verschiebt, wodurch für die Diffusion von Chalkogenatomen wie etwa Selen ungünstige Bedingungen entstehen.
  • Bei einer Ausführungsform findet die Diffusion von Phosphor in einer Gasphase statt, beispielsweise mit einer POCl3- oder PH3-Dotierquelle oder einer anderen Verbindung mit einem phosphorhaltigen Gas. Beispielsweise kann die Atmosphäre während des Abscheidungsprozesses N2, O2 und PH3 enthalten. In jedem Fall wird die Überversorgung von Phosphoratomen mit dem Wachstum des Phosphorglases im Grunde automatisch eingestellt. Im Gegensatz zu dem Abscheiden im Voraus, was durch Ionenimplantierung durchgeführt wird, führt die Diffusion von einer unerschöpflichen Quelle zu einer permanenten nachfolgenden Zufuhr von Zwischengitteratomen. Wenngleich bei der Implantierung von Ionen die auf diese Weise generierten Produktdefekte anfänglich eine entsprechende Erhöhung der Diffusionskonstante verursachen, nimmt diese Konstante mit einer gewissen Zeitkonstante wieder ab. Andererseits werden sehr hohe Phosphordosen, in der Regel ≥ 1·1016 cm–2, für eine effektive Zwischengitteratomübersättigung des Gitters implantiert.
  • Bei einer weiteren Ausführungsform ist die spannungsinduzierende Schicht 110 eine auf dem Substrat 100 ausgebildete thermische Oxidationsschicht. Eine beliebige andere Materialschicht kann auf dem Substrat 100 ausgebildet werden, die eine Spannung auf das Substrat 100 ausübt, wodurch Eigenzwischengitteratome in dem Substrat 100 freigesetzt werden. Als Ergebnis der spannungsinduzierenden Schicht 110 bleiben einige der Halbleiteratome auf Gitterstellen, während andere (Eigenzwischengitteratome) nicht dort bleiben. 4 zeigt eine auseinandergezogene Ansicht eines Abschnitts eines perfekten Si-Gitters in der <110>-Orientierung und ein hantelförmiges Si-Eigenzwischengitteratom, wobei die hantelförmigen Atome nicht auf perfekten Gitterstellen zentriert sind. Die Si-Eigenzwischengitteratome können natürlich andere Strukturen aufweisen.
  • Ein beschleunigtes Eindiffundieren der Chalkogenatome 108 wird durch die in dem Halbleitersubstrat 100 vorliegenden Eigenzwischengitteratome induziert. Dieser Diffusionsmechanismus ist viel effektiver als die rein intrinsische Diffundierung von Chalkogenatomen (d. h. das Eindiffundieren von Chalkogenatomen in Abwesenheit von Eigenzwischengitteratomen). Da die herkömmliche instrinsische Diffusion z. B. von Phosphor, um eine Basisdotierkonzentration bereitzustellen, nicht auf einer Übersättigung des Gittes mit Punktdefekten basiert, ist ein wesentlich höheres thermisches Budget (Zeit, Temperatur) erforderlich, um das gleiche Diffusionstiefenergebnis zu erzielen. Dementsprechend kann eine Basisdotierung mit einem hochohmigen Ausgangsmaterial bei einem viel niedrigeren thermischen Budget unter Verwendung der hierin beschriebenen Se-Eindiffundierungstechniken realisiert werden.
  • 5 zeigt das Halbleitersubstrat 100 nach dem Ausheilen. Die spannungsinduzierende Schicht 110 wird bevorzugt vor dem Ausheilen entfernt, kann aber, falls erwünscht, an Ort und Stelle bleiben. Der Ausheilprozess bewirkt, dass die Chalkogenatome 108, durch die Eigenzwischengitteratome beschleunigt, in das Substrat 100 eindiffundieren. Bei einer Ausführungsform wird das Ausheilen für weniger als 60 Minuten bei einer Temperatur von unter 1000°C durchgeführt. Nach dem Tempern weist das Halbleitermaterial 106 ein erstes Gebiet 112 und ein zweites Gebiet 114 auf. Das erste Gebiet 112 erstreckt sich von der Vorderseite 102 zu einer Tiefe in das Halbleitermaterial 106 und enthält die eindiffundierten Chalkogendotieratome 108, die in dem ersten Gebiet 112 eine Basisdotierung bereitstellen. Das zweite Gebiet 114 erstreckt sich von dem ersten Gebiet 112 zu der Rückseite 104 des Substrats 100, und es weist keine Basisdotierung auf und ist deshalb resistiver als das erste Gebiet 112. Das heißt, das zweite Gebiet 114 bleibt eigenleitend, das heißt, es weist keine anwesenden etwaigen signifikanten Dotierstoffspezies auf. Der Ausdruck „fehlen”, wie er hierin verwendet wird, bedeutet nicht-besitzend, unberührt durch, ohne oder mittellos, oder im Wesentlichen nicht-besitzend, unberührt durch, ohne oder mittellos. Dementsprechend kann das zweite Gebiet 114 einige Chalkogenatome 108 enthalten, aber keine bedeutsame Konzentration.
  • Bei einer Ausführungsform wird die spannungsinduzierende Schicht 110 ausgebildet, nachdem die Chalkogenatome 108 in das Substrat 100 implantiert sind, wie in 2–4 gezeigt. Bei einer weiteren Ausführungsform wird die spannungsinduzierende Schicht 110 gebildet, bevor die Chalkogenatome 108 implantiert werden. Gemäß dieser Ausführungsform ist das undatierte Halbleitersubstrat 100 ein undatiertes Siliziumsubstrat. Die spannungsinduzierende Schicht 110 wird auf einer Seite des undatierten Siliziumsubstrats 100 ausgebildet, um eine Spannung zu verleihen, die Siliziumeigenzwischengitteratome in dem Siliziumsubstrat 100 freisetzt. Die spannungsinduzierende Schicht 110 wird entfernt, nachdem die Siliziumeigenzwischengitteratome freigesetzt sind. Die Chalkogenatome 108 werden in das Siliziumsubstrat 100 implantiert, nachdem die spannungsinduzierende Schicht 110 entfernt ist. Das Siliziumsubstrat 100 wird dann ausgeheilt, um die Eindiffundierung der Chalkogenatome 108 in das Siliziumsubstrat 100 bis zu einer Tiefe d2 von mindestens 30 μm ab der Oberseite 102 zu beschleunigen, wie in 5 gezeigt. Alternativ kann die spannungsinduzierende Schicht 110 auf der Rückseite 104 des Substrats ausgebildet werden und können die Chalkogenatome 108 in die Rückseite 104 implantiert werden.
  • 6 zeigt Diffusionsprofile für die Seleneindiffundierung, die mit Messungen erhalten werden, indem der Ausbreitungswiderstand (SR – Spreading Resistance) in einer inerten Atmosphäre ohne und mit hoher Oberflächenphosphorkonzentration verwendet wird, d. h. mit und ohne eine phosphorhaltige spannungsinduzierende Schicht. Die Se-Dotierstoffkonzentration (y-Achse) über der Implantierungstiefe (x-Achse) ist in 6 aufgetragen. Kurve „A” stellt eine Probe dar, in die Se implantiert wurde und die einer PH3-Abscheidung unterzogen wurde, und Kurve „B” stellt eine Probe dar, in die Se implantiert wurde und die keiner PH3-Abscheidung unterzogen wurde. Keine der Proben wies vor der Se-Implantierung und dem Ausheilen eine Basisdotierkonzentration vom n-Typ auf, um den Beitrag des n-Basismaterials zu eliminieren. Die Ionenimplantierung wurde in beiden Proben mit 80Se mit einer Dosis von 7·1013 cm–2 und einer Energie von 170 keV durchgeführt. Während die Referenzprobe (Kurve B) mit der 30 Minuten dauernden Diffusion bei 950°C in einer N2-Atmosphäre erhalten wurde, wurde das Abscheiden von Phosphor im Voraus bei der zweiten Probe (Kurve A) verwendet, die üblicherweise zum Beispiel für die Polysiliziumdotierung während MOS-Prozessen verwendet wird. Die Atmosphäre während des Phosphorabscheidungsprozesses enthielt ein Mischgas mit N2, O2 und PH3. Bei diesem Beispiel wurde der Phosphor bei 930°C und mit einer Plateauzeit von 70 Minuten abgeschieden, was die Eigenzwischengitteratome verursachte. Das resultierende Phosphorglas wurde dann vor der Se-Implantierung entfernt. Die nachfolgende Einleitung von Se wurde zusammen mit der Referenzprobe durchgeführt.
  • Trotz identischer Se-Einleitungsbedingungen (Dosis und Energie) ergibt sich eine signifikant tiefere Eindiffundierung des implantierten Se mit der phosphorbeschichteten Probe (Kurve A). Dies lässt sich der hohen Oberflächenkonzentration von über 1019 cm–3 Phosphoratomen, die mit der PH3-Abscheidung generiert werden, zuschreiben. Wegen des Segregations-/Gettereffekts von Phosphor entsteht eine Abnahme bei der Konzentration zu der Abscheidungsseite. Durch die Anwesenheit von Eigenzwischengitteratomen während der Einleitung von Se tritt jedoch eine ultratiefe Einwärtsdiffundierung mit ungefähr einer vierfachen Tiefe auf im Vergleich zu der Referenzprobe in der hier gezeigten Ausführungsform. Das beispielhafte Se-Diffusionsprofil eignet sich zum Beispiel für ein 600 V-Leistungshalbleiterbauelement, das eine Chipdicke von etwa 60 μm erfordert. Im Gegensatz dazu erreicht das Diffusionsprofil der Referenzprobe (Kurve B) seine Se-Diffusionsendtiefe praktisch nach 10 Minuten, da die charakteristische IED-Zeitkonstante bei 950°C in dieser Größenordnung liegt. Danach findet eine weitere Eindiffundierung mit einer um etwa zwei Größenordnungen kleineren intrinsischen Diffusionskonstante statt, das heißt, es kommt fast zu einem Stillstand. Eine Verlängerung der Diffusionszeit oder eine nachfolgende scharfe Erhöhung der Temperatur ändern die Tiefenverteilung der Se-Atome nicht länger signifikant. Nur die Konzentration von Se in dem Implantierungsoberflächengebiet wird mit einer derartigen zusätzlichen Ausheilstufe weiter erhöht.
  • Nachdem die stark dotierte spannungsinduzierende Schicht beispielsweise durch CMP entfernt ist, können standardmäßige Vorderseitenbauelementprozesse und, falls anwendbar, eine Diffundierung eines Schwermetalls, für eine langfristige Einstellung der Lebensdauer des freien Ladungsträgers ausgeführt werden. Darauf kann das Verdünnen des Wafer und das Abschließen der Rückseitenprozesse folgen, was mit typischen Dünnwaferprozessen durchgeführt werden kann, z. B. durch einen Protonenfeldstopp, eine Rückseitenemitterimplantierung und LTA.
  • 7 zeigt das resultierende Dotierstoffdiffusionsprofil für eine IGBT-Recovery-Diode. Die Anode (der Emitter) verwendete in diesem Fall eine Bordosis von 2,5·1012 cm–2 sowie ein thermisches Budget von 1150°C und 200 Minuten. Die Feldstoppzone weist ein Profil auf, das z. B. das Ergebnis von Protonenbestrahlung mit einer Energie von 700 keV und einer Dosis von 5·1014 cm–2 sein kann. Da Se ein doppelter Donator ist, wie hier zuvor erörtert, wird die Dotierung entsprechend eingestellt. Die in SR-Messungen bestimmten Konzentrationen entsprechen nicht Donatorkonzentrationen in der Raumladungszone. Um diese Konzentrationen zu bestimmen, muss das Aktivierungsniveau der Se-Zentren anhand von Fermi-Statistiken bestimmt werden. Beide obenerwähnten Energieniveaus, unter Verwendung von 250 meV für einen einfach geladenen Donator und 496 meV für den doppelt geladenen Donator, führen beim thermodynamischen Gleichgewicht (was der SR-Messung untergeordnet werden kann, weil die zugrundeliegenden Konduktanzmessungen ohne die Entwicklung von Raumladungsschichten durchgeführt werden), zu verschiedenen Beiträgen zu der Elektronenkonzentration in dem Leitungsband. Dies wiederum führt aufgrund der tiefen energetischen Position zu einem Aktivierungsniveau von 95,1% für das einfach geladene Zentrum und nur zu 0,1% für das doppelt geladene Zentrum.
  • Dementsprechend entspricht die SR-Konzentration etwa den integralen Se-Substitutionsatomen. In der Raumladungszone des aktiven Bauelements, bei der das Nahe-Fermi-Niveau für die Elektronen weit unter dem Gleichgewichtswert liegt, wenn eine Blockierspannung angelegt ist, ist das Se-Zentrum doppelt ionisiert auf fast 100%. Dies ist der Grund, weshalb die doppelte Konzentration aus SR-Messungen für die Berechnung der Feldstärkenentwicklung angewendet wird. Dies wurde bereits berücksichtigt, wie in 7 (Kurve B) gezeigt, und verglichen mit der Konzentration der konstanten Basisdotierung beispielsweise unter Verwendung von Phosphor als einfachen Donator, wo die Dosis selbst in der Driftzone enthalten ist (Kurve A). Das zentrale Dotierniveau liegt somit im Gebiet von etwa 1,9·1014 cm–3 und entspricht somit einem spezifischen Anfangswiderstandswert von 30 Ω·cm, was zum Beispiel bei einer 600 V-Recovery-Diode akzeptabel ist.
  • 8 zeigt die Entwicklung der Intensität des elektrischen Feldes, durch die vertikale Tiefe der strukturellen Komponente dargestellt. Kurve A entspricht einer Probe mit einer Eindiffundierung von implantierten Se-Atomen, und Kurve B entspricht einer Probe ohne eine Eindiffundierung von Se-Atomen. Die Lawinendurchschlagfeldstärke bei diesem Dotierniveau liegt bei ungefähr 230 kV/cm, und die Blockierspannung beträgt etwa 930 V. Wegen der verringerten Konzentration in den Oberflächenbereichen kommt es zu einer sehr kleinen Schwächung der Stärke des Feldes mit Se-Dotierung bei dem p+-n–-Übergang sowie bei der Feldstoppzone mit der gleichen Blockierspannung. Dies beinhaltet eine Freisetzung des p+-n–-Übergangs sowie des nn+-Übergangs an der Feldstoppzone, die zumindest mit einer Tendenz zu Reserven bezüglich Schaltrobustheit und -weichheit verbunden ist. Die Beispiele zeigen somit auch, dass allgemein, anstatt eines konstanten Basisdotierungsniveaus, eine Basisdotierung, die mit einem flachen Gradienten steigt und dann wieder zu der Feldstoppzone abnimmt, in einem lokalen Maximum in dem zentralen Gebiet der Driftzone realisiert wird, was einen gewissen Vorteil für die vertikale Optimierung liefern kann. Zusätzlich zu dem Dotieren eines zuvor undotierten Halbleitersubstrats können die hierin beschriebenen Chalkogeneindiffundierungstechniken auch zum Ausbilden von tiefen Feldstoppzonen in Leistungshalbleiterbauelementen wie etwa Leistungsdioden, Leistungs-MOSFETs, IGBTs, JFETs usw. verwendet werden.
  • 9–13 zeigen die Ausbildung einer vertikalen Leistungsdiode 200 mit einer Feldstoppzone 202, die ausgebildet wird durch Eindiffundieren von Chalkogenatomen in ein Halbleitermaterial 204, das Eigenzwischengitteratome enthält. 9 zeigt ein Anodengebiet 206 der Diode 200, das in dem Halbleitermaterial 204 ausgebildet ist, sowie ein Si-Substrat oder eine Epitaxialschicht. Die Anode 206 ist auf der Vorderseite 208 des Halbleitermaterials 204 über herkömmliche Verarbeitung ausgebildet. Das Gebiet des Halbleitermaterials 204 unter der Anode 206 bildet das Basisgebiet der Diode 200, das an der Rückseite 210 der Diode 200 endet.
  • 10 zeigt das Halbleitermaterial 204 während der Implantierung von Chalkogenatomen 212 wie etwa Se-, S- oder Te-Atomen. Die Chalkogenatome 212 werden in die Rückseite 210 des Halbleitermaterials 204 gegenüber dem Anodengebiet 206 implantiert.
  • 11 zeigt das Halbleitermaterial 204 nach der Implantierung der Chalkogenatome 212. Die Chalkogenatome 212 bilden eine Feldstoppzone in dem Kathodengebiet der Diode 200 nach dem Ausheilen.
  • 12 zeigt das Halbleitermaterial 204 nach der Ausbildung einer spannungsinduzierenden Schicht 214 wie etwa Phosphorglas oder thermischer Oxidation. Die spannungsinduzierende Schicht 214 übt eine Spannung auf die Rückseite 210 des Halbleitermaterials 204 aus, was eine Freisetzung von Eigenzwischengitteratomen in das Halbleitermaterial 204 bewirkt. Alternativ kann die spannungsinduzierende Schicht 214 vor der Implantierung der Chalkogenatome 212 ausgebildet und vor dem Ausheilen entfernt werden, wie hierin zuvor beschrieben.
  • 13 zeigt die Diode 200 nach der Ausbildung der Feldstoppzone 202. Die Feldstoppzone 202 weist von der Rückseite 210 des Halbleitermaterials 204 eine Eindringtiefe (dFS) auf und resultiert aus dem Ausheilen des Halbleitermaterials 204. Das Ausheilen bewirkt, dass die Chalkogenatome 212 unter der Beschleunigung durch die Eigenzwischengitteratome tiefer in das Halbleitermaterial 204 eindiffundieren. Auf diese Weise ist die Eindringtiefe größer als das, was durch Implantieren von Chalkogenatomen in Abwesenheit von Eigenzwischengitteratomen erreicht werden kann. Die Eindringtiefe ist auch eine Funktion der Ausheilzeit und -temperatur, die begrenzt ist, weil die Bauelementgebiete (Anode, Kathode) vor der Ausbildung der Feldstoppzone 202 ausgebildet wurden. Beispielsweise kann die Eindringtiefe von der Rückseite 210 des Halbleitermaterials 204 aus 60 μm oder tiefer betragen, ohne das zulässige thermische Budget (Zeit, Temperatur) zu übersteigen. Eine Anodenmetallisierung 216 und eine Kathodenmetallisierung 218 können auf den entsprechenden Seiten 208, 210 der Diode 200 ausgebildet werden, um einen Anodenkontakt (A) bzw. einen Kathodenkontakt (K) auszubilden.
  • Falls PH3 abgeschieden wird, um die spannungsinduzierende Schicht 214 auszubilden, wie hierin zuvor beschrieben, wird ein hochdotiertes n-Emittergebiet automatisch auf eine Weise eindiffundiert, die sich für das Erzeugen von Leistung eignet. Eine zusätzliche Implantierungsstufe ist deshalb nicht erforderlich, um die Rückseitenkathode (Emitter) gemäß dieser Ausführungsform auszubilden. Stattdessen wird die Kathode durch die Eindiffundierung von Phosphor von der spannungsinduzierenden Schicht 214 aus automatisch ausgebildet, die zum Ausüben einer Spannung in dem Halbleitermaterial 204 verwendet wird, und dadurch werden die Eigenzwischengitteratome freigesetzt. Die elektrisch aktive Dosis liegt in diesem Fall in der Größenordnung von etwa 1016 cm–3, und die entsprechende Oberflächenkonzentration der phosphorhaltigen spannungsinduzierenden Schicht 214 erreicht zumindest Werte im Bereich von 1019 bis 1020 cm–3. Die Gesamtkonzentration ist bei einer vorausgegangenen Abscheidung von der Gasphase durch die Löslichkeit von festen Partikeln von Phosphor in z. B. Silizium begrenzt. Diese Konzentration beträgt etwa 1021 cm–3 bei einer Abscheidungstemperatur von etwa 950°C bis 1000°C. Die Gesamtdosis an Phosphor, die auf diese Weise eingeführt wird, liegt somit in der Größenordnung von 1017 bis 1018 cm–2.
  • 14 zeigt eine Ausführungsform eines vertikalen IGBT 300 mit einer rückseitigen Feldstoppzone 302. Das Source- 304 und Gategebiet 306 des Bauelements 300 sind an der Vorderseite 308 eines Halbleitermaterials 310 wie etwa eines Si-Substrats oder einer Epitaxialschicht ausgebildet. Das Sourcegebiet 304 enthält ein in einem (p)-Körpergebiet 312 ausgebildetes (n+)-Gebiet. Das Gategebiet 306 enthält eine vergrabene Gateelektrode 314, die durch ein Gatedielektrikumsmaterial 316 von dem umgebenden Halbleitermaterial isoliert ist. Eine Sourceelektrode 318 kontaktiert das Sourcegebiet 304 und ein stark dotiertes (p+)-Gebiet 320 des Körpers 312. Die Sourceelektrode 318 ist durch eine Dielektrikumsschicht 322 von der Gateelektrode 314 isoliert. Unter dem Körpergebiet 312 befindet sich eine (n)-Driftzone 324, und unter der Driftzone 324 befindet sich ein stark dotiertes (p+)-Emittergebiet 326. Das Emittergebiet 326 wird von einer Emittermetallisierung 328 kontaktiert. Die aktiven Gebiete und Metallisierungen des IGBT 300 werden unter Einsatz herkömmlicher Verarbeitungsschritte ausgebildet.
  • Die Feldstoppzone 302 wird durch Eindiffundieren von Chalkogenatomen 332 in die Rückseite 330 in Gegenwart von Eigenzwischengitteratomen an der Rückseite 330 des IGBT 300 ausgebildet. Die Feldstoppzone 302 kann vor der Ausbildung der Emittermetallisierung 328 ausgebildet werden. Die Feldstoppzone 302 weist eine Eindringtiefe (dFS) von mindestens 30 μm oder von mindestens 50 μm oder von mindestens 90 μm auf, wie zum Beispiel in 6 gezeigt. Eine derartige tiefe Feldstoppzone eignet sich gut für das Blockieren von elektrischen Feldern von 600 V, 1200 V oder sogar noch höher. Die Tiefe der Feldstoppzone 302 ist auch eine Funktion der Ausheiltemperatur und -dauer, wie hier zuvor erläutert. Eine relativ tiefe Feldstoppzone 302 von mindestens 30 μm oder von mindestens 50 μm oder von mindestens 90 μm kann gemäß den hierin beschriebenen Ausführungsformen realisiert werden, ohne das thermische Budget (Zeit, Temperatur) zu übersteigen, das benötigt wird, um die Integrität der bereits ausgebildeten Bauelementgebiete zu schützen.
  • Wenn eine stark dotierte Phosphorzone durch Herstellen der spannungsinduzierenden Schicht aus abgeschiedenem PH3 entsteht, kann die stark dotierte Phosphorzone danach entfernt werden. Dies kann beispielsweise mit Ätzen in einem Spin-Etch-Prozess, der in der Regel nach dem Waferschleifen durchgeführt wird, durchgeführt werden.
  • 15 zeigt eine Ausführungsform eines vertikalen Leistungs-MOSFET 400 mit einer rückseitigen Feldstoppzone 402. Entgegengesetzt dotierte Source- und Körpergebiete 404, 406 sind in dem oberen Teil eines Halbleitermaterials 408 wie etwa eines Si-Substrats oder eine Epitaxialschicht ausgebildet. Eine Driftzone 410 ist unter dem Körpergebiet 406 ausgebildet. Eine Gateelektrode enthält einen Gateleiter 412, der einen Gatekontakt (G) bereitstellt, der durch einen Gateisolator 414 von dem Barunterliegenden Kanalgebiet isoliert ist. Eine Isolatorschicht 416 ist über dem Gateleiter 412 angeordnet, um den Gateleiter 412 gegenüber einer Sourcemetallisierung 418 zu isolieren, die einen Sourcekontakt (S) bereitstellt. Ein stark dotiertes Draingebiet 420 ist auf der Rückseite 422 des Leistungs-MOSFET 400 ausgebildet und wird von einer Drainmetallisierung 424 kontaktiert, um einen Drainkontakt (D) bereitzustellen. Die aktiven Gebiete und Metallisierungen des Leistungs-MOSFET 400 werden unter Verwendung herkömmlicher Verarbeitungsschritte ausgebildet.
  • Die Feldstoppzone 402 wird auf der Rückseite 422 des Leistungs-MOSFET 400 durch Eindiffundieren von Chalkogenatomen 426 in die Rückseite 422 in Anwesenheit von Eigenzwischengitteratomen ausgebildet. Die Feldstoppzone 402 kann vor der Ausbildung der Drainmetallisierung 424 ausgebildet werden. Die Feldstoppzone 402 weist eine Eindringtiefe (dFS) von mindestens 30 μm oder von mindestens 50 μm oder von mindestens 90 μm auf, wie zum Beispiel in 6 gezeigt und wie hierin zuvor beschrieben.
  • Feldstoppzonen für andere Arten von Leistungshalbleiterbauelementen können gemäß den hierin beschriebenen Ausführungsformen hergestellt werden. Beispielsweise kann ein JFET oder ein Thyristor eine rückseitige Feldstoppzone enthalten, die ausgebildet wird durch Implantieren von Chalkogenatomen in die Rückseite in Anwesenheit von Eigenzwischengitteratomen, gefolgt von Ausheilen innerhalb des gestatteten thermischen Budgets (Zeit, Temperatur). Außerdem kann eine beliebige gewünschte Feldstoppzone für ein spezifisch zugeschnittenes Feldstoppprofil hergestellt werden, indem die hierin beschriebenen Prozesse mehrmals wiederholt werden und/oder indem die Prozessparameter während der Schritte der Abscheidung (z. B. PH3) und Chalkogeneinleitung verändert werden.
  • Räumlich relative Terme wie etwa „unter”, „darunter”, „unterer”, „über”, „oberer” und dergleichen werden zur Vereinfachung der Beschreibung verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erläutern. Diese Terme sollen unterschiedliche Orientierungen des Bauelements einschließen, zusätzlich zu von den in den Figuren gezeigten verschiedenen Orientierungen. Weiterhin werden Terme wie etwa „erster”, „zweiter” und dergleichen auch zum Beschreiben verschiedener Elemente, Gebiete, Sektionen usw. verwendet und sollen ebenfalls nicht beschränkend sein. Gleiche Terme beziehen sich über die Beschreibung hinweg auf gleiche Elemente.
  • Die Terme „haben”, „enthalten”, „mit”, „umfassen” und dergleichen, wie sie hier verwendet werden, sind offene Terme, die die Anwesenheit angegebener Elemente oder Merkmale anzeigen, aber nicht zusätzliche Elemente oder Merkmale ausschließen. Die Artikel „ein/eine/eines” und „der/die/das” sollen den Plural sowie den Singular beinhalten, sofern nicht der Kontext deutlich etwas anderes angibt.
  • Es versteht sich, dass die Merkmale der hierin beschriebenen verschiedenen Ausführungsformen miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
  • Wenngleich hierin spezifische Ausführungsformen gezeigt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass für die gezeigten und beschriebenen spezifischen Ausführungsformen eine Vielzahl von Alternativen und/oder äquivalenten Implementierungen substituiert werden kann, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die vorliegende Anmeldung soll alle Adaptationen oder Variationen der hierin erörterten spezifischen Ausführungsformen abdecken. Deshalb soll die vorliegende Erfindung nur durch die Ansprüche und die Äquivalente davon beschränkt werden.

Claims (26)

  1. Verfahren zum Dotieren eines undotierten Halbleitersubstrats (100), das Folgendes umfasst: Ausüben einer Spannung auf eine Seite (102) des undotierten Halbleitersubstrats (100), um Eigenzwischengitteratome in dem Substrat freizusetzen; Implantieren von Chalkogenatomen (108) in die Seite des Substrats und Ausheilen des Substrats (100), um ein erstes Halbleitergebiet (112) auszubilden, das die Chalkogenatome enthält, und ein zweites Halbleitergebiet (114) ohne die Chalkogenatome, wobei das erste Halbleitergebiet (112) eine Dotierkonzentration aufweist, die höher ist als die Dotierkonzentration des zweiten Halbleitergebiets (114).
  2. Verfahren nach Anspruch 1, wobei das Ausüben einer Spannung auf die Seite des undotierten Halbleitersubstrats (100) das Ausbilden einer spannungsinduzierenden Schicht (110) auf der Seite umfasst, die bewirkt, dass die Eigenzwischengitteratome in dem Substrat freigesetzt werden.
  3. Verfahren nach Anspruch 2, wobei die spannungsinduzierende Schicht (110) Phosphor umfasst.
  4. Verfahren nach Anspruch 3, wobei das Ausbilden der spannungsinduzierenden Schicht (110) auf der Seite das Ausbilden eines Phosphorglases auf der Seite in einer PH3 umfassenden Atmosphäre für mindestens 200 Minuten bei einer Temperatur von mindestens 900°C umfasst.
  5. Verfahren nach Anspruch 2, wobei die spannungsinduzierende Schicht (110) auf der Seite ausgebildet wird, nachdem die Chalkogenatome in die Seite des Substrats (100) implantiert sind.
  6. Verfahren nach Anspruch 2, wobei das Ausbilden der spannungsinduzierenden Schicht (110) auf der Seite das Ausbilden einer Oxidschicht auf der Seite umfasst.
  7. Verfahren nach Anspruch 1, wobei das undatierte Halbleitersubstrat (100) ein undatiertes Siliziumsubstrat ist, wobei das Verfahren weiterhin Folgendes umfasst: Ausbilden einer spannungsinduzierenden Schicht auf der Seite des undatierten Siliziumsubstrats (100), um eine Spannung zu verleihen, die die Siliziumeigenzwischengitteratome in dem Siliziumsubstrat freisetzt; Entfernen der spannungsinduzierenden Schicht (110), nachdem die Siliziumeigenzwischengitteratome freigesetzt sind; Implantieren der Chalkogenatome (108) in die Seite des Siliziumsubstrats (100), nachdem die spannungsinduzierende Schicht (110) entfernt ist; und Ausheilen des Siliziumsubstrats (100), so dass die Chalkogenatome (108) in das Siliziumsubstrat bis zu einer Tiefe von mindestens 30 μm von der Seite eindiffundieren.
  8. Verfahren nach Anspruch 7, wobei das Siliziumsubstrat (100) ausgeheilt wird, so dass die Chalkogenatome (108) in das Siliziumsubstrat (100) bis zu einer Tiefe von mindestens 50 μm von der Seite eindiffundieren.
  9. Verfahren nach einem der Ansprüche 1 bis 7, wobei die Chalkogenatome (108) in das Substrat (100) bis zu einer Tiefe von mindestens 80 μm von der Seite mit einer Konzentration von mindestens 1,012 cm–3 eindiffundieren.
  10. Verfahren nach einem der Ansprüche 1 bis 7, wobei das Implantieren der Chalkogenatome (108) in die Seite des Substrats (100) das Implantieren einer Dosis von mindestens 6 × 1013 cm–2 Selenatomen in die Seite bei einer Energie von mindestens 150 keV umfasst.
  11. Verfahren nach Anspruch 1, wobei das Ausheilen für weniger als 60 Minuten bei einer Temperatur von unter 1000°C durchgeführt wird.
  12. Halbleitersubstrat, das Folgendes umfasst: eine erste Seite (102); eine zweite Seite (104) gegenüber der ersten Seite (102) und ein Halbleitermaterial, das sich zwischen der ersten und zweiten Seite erstreckt und dem aktive Bauelementgebiete fehlen, wobei das Halbleitermaterial ein erstes Gebiet (112) und ein zweites Gebiet (114) aufweist, wobei sich das erste Gebiet (112) von der ersten Seite (102) bis zu einer Tiefe in das Halbleitermaterial erstreckt und Chalkogendotieratome (108) enthält, die eine Basisdotierkonzentration für das erste Gebiet (112) bereitstellen, wobei sich das zweite Gebiet (114) von dem ersten Gebiet (112) zu der zweiten Seite (104) erstreckt und ihm die Basisdotierung fehlt.
  13. Halbleitersubstrat nach Anspruch 12, wobei sich die Chalkogendotieratome (108) von der ersten Seite (102) bis zu einer Tiefe von mindestens 80 μm in das Halbleitermaterial mit einer Konzentration von mindestens 1,012 cm–3 erstrecken.
  14. Halbleitersubstrat nach Anspruch 12, wobei die Basisdotierkonzentration des ersten Gebiets mindestens 1,014 cm–3 in einer Tiefe von 50 μm ab der ersten Seite beträgt.
  15. Verfahren zum Herstellen einer Leistungshalbleiterkomponente, das Folgendes umfasst: Ausbilden eines aktiven Gebiets (206) eines Halbleiterbauelements in einem ersten Gebiet eines Halbleitersubstrats (204) bei einer ersten Seite (208) des Halbleitersubstrats (204); Ausüben einer Spannung auf eine zweite Seite (210) des Halbleitersubstrats (204) gegenüber der ersten Seite (208), so dass Eigenzwischengitteratome in einem zweiten Gebiet des Halbleitersubstrats (204) bei der zweiten Seite (210) freigesetzt werden; Implantieren von Chalkogenatomen (212) in die zweite Seite (210) des Halbleitersubstrats (204); und Ausheilen des Halbleitersubstrats (204), so dass die Chalkogenatome (212) in das Halbleitersubstrat eindiffundieren, um eine Feldstoppzone (202) in dem zweiten Gebiet auszubilden, die sich von der zweiten Seite (210) in das Halbleitersubstrat (204) erstreckt.
  16. Verfahren nach Anspruch 15, wobei das Ausüben einer Spannung auf die zweite Seite (210) des Halbleitersubstrats (204) das Ausbilden einer spannungsinduzierenden Schicht (214) auf der zweiten Seite (210) umfasst, die bewirkt, dass die Eigenzwischengitteratome in dem zweiten Gebiet freigesetzt werden.
  17. Verfahren nach Anspruch 16, wobei das Ausbilden der spannungsinduzierenden Schicht (214) auf der zweiten Seite (210) das Ausbilden eines Phosphorglases auf der zweiten Seite in einer PH3 umfassenden Atmosphäre für mindestens 200 Minuten bei einer Temperatur von mindestens 900°C umfasst.
  18. Verfahren nach Anspruch 16, wobei die spannungsinduzierende Schicht (214) auf der zweiten Seite (210) ausgebildet wird, nachdem die Chalkogenatome in die zweite Seite implantiert sind.
  19. Verfahren nach Anspruch 18, wobei das Halbleitersubstrat (204) ein Siliziumsubstrat ist, wobei das Verfahren weiterhin Folgendes umfasst: Ausbilden einer spannungsinduzierenden Schicht (214) auf der zweiten Seite (210) des Siliziumsubstrats, um eine Spannung zu verleihen, die Siliziumeigenzwischengitteratome in dem zweiten Gebiet des Siliziumsubstrats freisetzt; Entfernen der spannungsinduzierenden Schicht (214), nachdem die Siliziumeigenzwischengitteratome freigesetzt sind; Implantieren der Chalkogenatome (212) in die zweite Seite (210) des Siliziumsubstrats, nachdem die spannungsinduzierende Schicht (214) entfernt ist; und Ausheilen des Siliziumsubstrats, so dass die Chalkogenatome (212) in das Siliziumsubstrat eindiffundieren, um die Feldstoppzone (202) auszubilden.
  20. Verfahren nach einem der Ansprüche 15 bis 19, wobei die Chalkogenatome (212) in das Substrat bis zu einer Tiefe von mindestens 80 μm von der zweiten Seite mit einer Konzentration von mindestens 1,012 cm–3 eindiffundieren.
  21. Verfahren nach einem der Ansprüche 15 bis 19, wobei das Implantieren der Chalkogenatome (212) in die zweite Seite des Substrats das Implantieren einer Dosis von mindestens 6 × 1013 cm–2 Selenatomen in die zweite Seite bei einer Energie von mindestens 150 keV umfasst.
  22. Verfahren nach einem der Ansprüche 15 bis 19, wobei das Ausheilen für weniger als 60 Minuten bei einer Temperatur von unter 1000°C durchgeführt wird.
  23. Leistungshalbleiterkomponente, die Folgendes umfasst: ein Halbleitersubstrat mit einer ersten Seite (208), einem ersten Gebiet bei der ersten Seite, einer zweiten Seite (210) gegenüber der ersten Seite (208) und einem zweiten Gebiet bei der zweiten Seite, so dass das zweite Gebiet zwischen dem ersten Gebiet und der zweiten Seite (210) angeordnet ist; ein aktives Gebiet (206) eines Halbleiterbauelements, in dem ersten Gebiet angeordnet; und eine Feldstoppzone (202), in dem zweiten Gebiet angeordnet, wobei die Feldstoppzone (202) Chalkogendotieratome (212) umfasst, die eine Dotierkonzentration für die Feldstoppzone (202) liefern, wobei sich die Chalkogendotieratome (212) von der zweiten Seite zu einer Tiefe von mindestens 50 μm in das Halbleitersubstrat erstrecken.
  24. Leistungshalbleiterkomponente nach Anspruch 23, wobei das aktive Gebiet ein Transistorbasisgebiet, ein Transistorsourcegebiet, ein Transistorkathodengebiet und/oder eine Diodenanode umfasst.
  25. Leistungshalbleiterkomponente nach Anspruch 23, weiterhin umfassend eine spannungsinduzierende Schicht, die auf der zweiten Seite angeordnet ist.
  26. Leistungshalbleiterkomponente nach Anspruch 25, wobei die spannungsinduzierende Schicht Phosphor umfasst.
DE102012102341.7A 2011-03-30 2012-03-20 Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet Expired - Fee Related DE102012102341B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/075,475 US8361893B2 (en) 2011-03-30 2011-03-30 Semiconductor device and substrate with chalcogen doped region
US13/075,475 2011-03-30

Publications (2)

Publication Number Publication Date
DE102012102341A1 true DE102012102341A1 (de) 2012-10-04
DE102012102341B4 DE102012102341B4 (de) 2021-12-09

Family

ID=46845206

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012102341.7A Expired - Fee Related DE102012102341B4 (de) 2011-03-30 2012-03-20 Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet

Country Status (3)

Country Link
US (2) US8361893B2 (de)
CN (1) CN102737967B (de)
DE (1) DE102012102341B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014115303A1 (de) * 2014-10-21 2016-04-21 Infineon Technologies Ag HALBLEITERVORRICHTUNG MIT HILFSSTRUKTUR EINSCHLIEßLICH TIEFPEGELDOTIERSTOFFEN
DE102014119088A1 (de) * 2014-12-18 2016-06-23 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements und eines Halbleitersubstrats
DE102016112139B3 (de) * 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
DE102015110439B4 (de) 2014-06-30 2021-10-14 Infineon Technologies Ag Chalkogenatome enthaltende Halbleitervorrichtung und Herstellungsverfahren

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8759935B2 (en) 2011-06-03 2014-06-24 Infineon Technologies Austria Ag Power semiconductor device with high blocking voltage capacity
JP6265594B2 (ja) * 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
CN103268858B (zh) * 2013-05-13 2015-11-18 华南师范大学 一种近红外光电硅材料的制备方法
WO2015087507A1 (ja) * 2013-12-10 2015-06-18 株式会社アルバック 絶縁ゲートバイポーラトランジスタおよびその製造方法
US9484221B2 (en) * 2014-01-13 2016-11-01 Infineon Technologies Ag Bipolar semiconductor device and method of manufacturing thereof
US9679774B2 (en) * 2014-03-18 2017-06-13 Infineon Technologies Ag Method for removing crystal originated particles from a crystalline silicon body
US9324783B2 (en) 2014-09-30 2016-04-26 Infineon Technologies Ag Soft switching semiconductor device and method for producing thereof
DE102015119648B4 (de) * 2015-11-13 2022-11-10 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung
DE102016102861B3 (de) 2016-02-18 2017-05-24 Infineon Technologies Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102016118012A1 (de) 2016-09-23 2018-03-29 Infineon Technologies Ag Halbleiterbauelement und Verfahren zum Bilden eines Halbleiterbauelements
JP6678549B2 (ja) 2016-09-27 2020-04-08 株式会社 日立パワーデバイス 半導体装置およびその製造方法、並びに電力変換システム
DE102017117306A1 (de) * 2017-07-31 2019-01-31 Infineon Technologies Ag Verfahren zum Herstellen einer Leistungshalbleitervorrichtung mit einer reduzierten Sauerstoffkonzentration
DE102017118864A1 (de) * 2017-08-18 2019-02-21 Infineon Technologies Austria Ag Leistungsdiode
CN109994544B (zh) * 2018-01-03 2022-05-27 宁波达新半导体有限公司 场终止型功率器件的制造方法
US11295962B2 (en) * 2018-07-10 2022-04-05 The Board Of Trustees Of The Leland Stanford Junior University Low temperature process for diode termination of fully depleted high resistivity silicon radiation detectors that can be used for shallow entrance windows and thinned sensors
CN109378269B (zh) * 2018-10-08 2021-11-26 南开大学 一种对半导体表面过饱和掺杂且保持其晶格结构的制备方法
CN109712885A (zh) * 2018-12-17 2019-05-03 成都森未科技有限公司 一种半导体器件缓冲层制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6136626A (en) * 1994-06-09 2000-10-24 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device and production method thereof
JP3706026B2 (ja) 1998-07-17 2005-10-12 インフィネオン テクノロジース アクチエンゲゼルシャフト 高い逆方向電圧用のパワー半導体素子
DE10217610B4 (de) * 2002-04-19 2005-11-03 Infineon Technologies Ag Metall-Halbleiter-Kontakt, Halbleiterbauelement, integrierte Schaltungsanordnung und Verfahren
DE10330571B8 (de) * 2003-07-07 2007-03-08 Infineon Technologies Ag Vertikale Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Rand bereich und Herstellungsverfahren dafür
US20050253222A1 (en) * 2004-05-17 2005-11-17 Caneau Catherine G Semiconductor devices on misoriented substrates
DE102004039209B4 (de) * 2004-08-12 2009-04-23 Infineon Technologies Austria Ag Verfahren zur Herstellung einer n-dotierten Feldstoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Feldstoppzone
DE102005031908B3 (de) * 2005-07-07 2006-10-19 Infineon Technologies Ag Halbleiterbauelement mit einer Kanalstoppzone
US20070048906A1 (en) * 2005-08-23 2007-03-01 Han Seung H Method for fabricating semiconductor device
US7989888B2 (en) * 2006-08-31 2011-08-02 Infineon Technologies Autria AG Semiconductor device with a field stop zone and process of producing the same
DE102007017788A1 (de) 2007-04-16 2008-10-30 Infineon Technologies Ag Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper sowie damit hergestelltes Halbleiterbauelement
US7687891B2 (en) * 2007-05-14 2010-03-30 Infineon Technologies Ag Diode having one or more zones of a first conductivity type and one or more zones of a second conductivity type each located within a layer of the second conductivity type
US7795064B2 (en) * 2007-11-14 2010-09-14 Jds Uniphase Corporation Front-illuminated avalanche photodiode
US8779462B2 (en) 2008-05-19 2014-07-15 Infineon Technologies Ag High-ohmic semiconductor substrate and a method of manufacturing the same
DE102008025733A1 (de) 2008-05-29 2009-12-10 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterkörpers
JP2010016353A (ja) * 2008-06-03 2010-01-21 Sumitomo Electric Ind Ltd ＡｌｘＧａ（１−ｘ）Ａｓ基板、赤外ＬＥＤ用のエピタキシャルウエハ、赤外ＬＥＤ、ＡｌｘＧａ（１−ｘ）Ａｓ基板の製造方法、赤外ＬＥＤ用のエピタキシャルウエハの製造方法および赤外ＬＥＤの製造方法
WO2009158547A2 (en) * 2008-06-25 2009-12-30 Michael Wang Semiconductor heterojunction photovoltaic solar cell with a charge blocking layer
WO2010028177A1 (en) * 2008-09-03 2010-03-11 Sionyx, Inc. High sensitivity photodetectors, imaging arrays, and high efficiency photovoltaic devices produced using ion implantation and femtosecond laser irradiation
US8159022B2 (en) 2008-09-30 2012-04-17 Infineon Technologies Austria Ag Robust semiconductor device with an emitter zone and a field stop zone
WO2011014559A2 (en) * 2009-07-31 2011-02-03 Dow Global Technologies Inc. Lattice-matched chalcogenide multi-junction photovoltaic cell

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015110439B4 (de) 2014-06-30 2021-10-14 Infineon Technologies Ag Chalkogenatome enthaltende Halbleitervorrichtung und Herstellungsverfahren
DE102014115303A1 (de) * 2014-10-21 2016-04-21 Infineon Technologies Ag HALBLEITERVORRICHTUNG MIT HILFSSTRUKTUR EINSCHLIEßLICH TIEFPEGELDOTIERSTOFFEN
US9647100B2 (en) 2014-10-21 2017-05-09 Infineon Technologies Ag Semiconductor device with auxiliary structure including deep level dopants
DE102014115303B4 (de) * 2014-10-21 2019-10-31 Infineon Technologies Ag HALBLEITERVORRICHTUNG MIT HILFSSTRUKTUR EINSCHLIEßLICH TIEFPEGELDOTIERSTOFFEN
DE102014119088A1 (de) * 2014-12-18 2016-06-23 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements und eines Halbleitersubstrats
US10192974B2 (en) 2014-12-18 2019-01-29 Infineon Technologies Ag Method for forming a semiconductor device and a semiconductor substrate
DE102016112139B3 (de) * 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
US10607839B2 (en) 2016-07-01 2020-03-31 Infineon Technologies Ag Method of reducing an impurity concentration in a semiconductor body

Also Published As

Publication number Publication date
US9159783B2 (en) 2015-10-13
US8361893B2 (en) 2013-01-29
US20130119522A1 (en) 2013-05-16
CN102737967A (zh) 2012-10-17
DE102012102341B4 (de) 2021-12-09
US20120248576A1 (en) 2012-10-04
CN102737967B (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
DE102012102341B4 (de) Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet
DE112019001123B4 (de) Halbleitervorrichtung und herstellungsverfahren davon
DE102007020039B4 (de) Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement, derart hergestelltes Halbleitersubstrat und Halbleiterbauelement
EP1979934B1 (de) Verfahren zur behandlung eines sauerstoff enthaltenden halbleiterwafers und halbleiterbauelement
DE102016120771B3 (de) Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
DE102013216195B4 (de) Verfahren zur Nachdotierung einer Halbleiterscheibe
DE102012209429B4 (de) Leistungshalbleiterbauelemente mit hoher spannungsfestigkeit und verfahren zu deren herstellung
DE102008002647A1 (de) Rauschreduktion in einem Halbleiterbauelement unter Verwendung von Gegendotierung
DE102014117538A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung
DE102016112139B3 (de) Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
DE102016102861B3 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102015108929A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Feldstoppzone
DE102015111213B4 (de) Verfahren zum Verringern einer bipolaren Degradation bei einem SiC-Halbleiterbauelement und Halbleiterbauelement
DE112015006631T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102014119088A1 (de) Ein Verfahren zum Bilden eines Halbleiterbauelements und eines Halbleitersubstrats
DE102008027521A1 (de) Verfahren zum Herstellen einer Halbleiterschicht
DE102004039209B4 (de) Verfahren zur Herstellung einer n-dotierten Feldstoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Feldstoppzone
DE102015121890A1 (de) Verfahren zum Prozessieren eines Halbleiterwafers
DE102017121693B4 (de) Dotierungsverfahren
DE112021000055T5 (de) Halbleitervorrichtung
DE102017117306A1 (de) Verfahren zum Herstellen einer Leistungshalbleitervorrichtung mit einer reduzierten Sauerstoffkonzentration
DE112020006883T5 (de) Halbleitereinheit und verfahren zur herstellung einer halbleitereinheit
DE102015109784A1 (de) Verfahren zum Reduzieren der Fremdstoffkonzentration in einem Halbleiterkörper, Verfahren zum Herstellen einer Halbleitervorrichtigung und Halbleitervorrichtung
DE102016102070B4 (de) Ein Verfahren zum Bilden eines Halbleiterbauelements und ein Halbleiterbauelement
DE102014107161B4 (de) Verfahren zur Herstellung eines IGBTs und IGBT

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee