Nothing Special   »   [go: up one dir, main page]

DE102018125280B4 - Halbleiter-Package und Verfahren - Google Patents

Halbleiter-Package und Verfahren Download PDF

Info

Publication number
DE102018125280B4
DE102018125280B4 DE102018125280.3A DE102018125280A DE102018125280B4 DE 102018125280 B4 DE102018125280 B4 DE 102018125280B4 DE 102018125280 A DE102018125280 A DE 102018125280A DE 102018125280 B4 DE102018125280 B4 DE 102018125280B4
Authority
DE
Germany
Prior art keywords
conductive
package component
region
package
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018125280.3A
Other languages
English (en)
Other versions
DE102018125280A1 (de
Inventor
Hao-Jan Pei
Hsiu-Jen Lin
Wei-Yu Chen
Philip Chung
Chia-Shen Cheng
Kuei-Wei Huang
Ching-Hua Hsieh
Chung-Shi Liu
Chen-Hua Yu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/148,465 external-priority patent/US11069671B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102018125280A1 publication Critical patent/DE102018125280A1/de
Application granted granted Critical
Publication of DE102018125280B4 publication Critical patent/DE102018125280B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Verfahren, das Folgendes umfasst:Ausrichten einer ersten Package-Komponente (200) auf eine zweite Package-Komponente (100), wobei die erste Package-Komponente (200) eine erste Region (200A) und eine zweite Region (200B) aufweist, wobei die erste Region (200A) einen ersten leitfähigen Verbinder umfasst, und die zweite Region (200B) einen zweiten leitfähigen Verbinder umfasst;Ausführen eines ersten Laserimpulses (52A) auf einem ersten Abschnitt (40A) einer Oberseite der ersten Package-Komponente (200), wobei der erste Laserimpuls (52A) den ersten leitfähigen Verbinder der ersten Region (200A) wiederaufschmilzt, wobei der erste Abschnitt (40A) der Oberseite der ersten Package-Komponente (200) die erste Region (200A) vollständig überlappt; undnach dem Ausführen des ersten Laserimpulses (52A), Ausführen eines zweiten Laserimpulses (52B) auf einem zweiten Abschnitt (40B) der Oberseite der ersten Package-Komponente (200), wobei der zweite Laserimpuls (52B) den zweiten leitfähigen Verbinder der zweiten Region (200B) wiederaufschmilzt, und der zweite Abschnitt (40B) der Oberseite der ersten Package-Komponente (200) die zweite Region (200B) vollständig überlappt.

Description

  • HINTERGRUND
  • Die Halbleiterindustrie hat aufgrund ständiger Verbesserungen bei der Integrationsdichte einer Vielzahl verschiedener elektronischer Komponenten (zum Beispiel Transistoren, Dioden, Widerstände, Kondensatoren usw.) ein rasches Wachstum erfahren. Diese Verbesserungen bei der Integrationsdichte entstammen größtenteils wiederholten Reduzierungen der kleinstmöglichen Strukturelementgröße, wodurch mehr Komponenten auf einer gegebenen Fläche integriert werden können. In dem Maße, wie die Nachfrage nach immer kleineren elektronischen Geräten gestiegen ist, hat auch die Notwendigkeit kleinerer und kreativerer Verkapselungstechniken für Halbleiter-Dies zugenommen. Bei einer PoP-Vorrichtung wird ein oberes Halbleiter-Package auf einem unteren Halbleiter-Package angeordnet, um einen hohen Grad an Integration und Komponentendichte zu erreichen. Die PoP-Technologie ermöglicht allgemein die Produktion von Halbleitervorrichtungen mit verbesserten Funktionen und geringem Flächenbedarf auf einer gedruckten Leiterplatte (Printed Circuit Board, PCB).
  • Stand der Technik zum Gegenstand der Erfindung ist beispielsweise zu finden in US 2017 / 0 250 171 A1 und US 2003 / 0 224 581 A1 .
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verstanden, wenn sie zusammen mit den beiliegenden Figuren gelesen werden. Es ist anzumerken, dass gemäß der gängigen Praxis in der Industrie verschiedene Strukturelemente nicht maßstabsgetreu gezeichnet sind. Die Abmessungen der verschiedenen Strukturelemente können im Interesse der Übersichtlichkeit der Besprechung nach Bedarf vergrößert oder verkleinert werden.
    • 1 bis 19 sind Querschnittsansichten von Zwischenschritten während eines Prozesses zum Bilden einer Package-Struktur gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung bereit. Im Folgenden werden konkrete Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und dienen nicht der Einschränkung. Zum Beispiel kann die Ausbildung eines ersten Strukturelements über oder auf einem zweiten Strukturelement in der folgenden Beschreibung Ausführungsformen enthalten, bei denen die ersten und zweiten Strukturelemente in direktem Kontakt ausgebildet sind, und können auch Ausführungsformen enthalten, bei denen zusätzliche Strukturelemente zwischen den ersten und zweiten Strukturelementen ausgebildet sein können, so dass die ersten und zweiten Strukturelemente nicht unbedingt in direktem Kontakt stehen. Des Weiteren kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schafft nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen.
  • Des Weiteren können räumlich relative Begriffe, wie zum Beispiel „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen, im vorliegenden Text verwendet werden, um die Beschreibung zu vereinfachen, um die Beziehung eines Elements oder Strukturelements zu einem oder mehreren anderen Elementen oder Strukturelementen zu beschreiben, wie in den Figuren veranschaulicht. Die räumlich relativen Begriffe sollen neben der in den Figuren gezeigten Ausrichtung noch weitere Ausrichtungen der Vorrichtung während des Gebrauchs oder Betriebes umfassen. Die Vorrichtung kann auch anders ausgerichtet (90 Grad gedreht oder anders ausgerichtet) sein, und die im vorliegenden Text verwendeten räumlich relativen Deskriptoren können gleichermaßen entsprechend interpretiert werden.
  • Gemäß einigen Ausführungsformen wird eine erste Package-Komponente durch einen Multishot-Reflow-Prozess an eine zweite Package-Komponente gebondet. Die erste und die zweite Package-Komponente können zum Beispiel Wafer sein und können jeweils mehrere Package-Regionen enthalten. In dem Multishot-Reflow-Prozess werden die Package-Regionen der Package-Komponenten nacheinander durch einen Laserstrahl erwärmt. Jeder Laserimpuls überlappt vollständig mindestens eine Package-Region und kann teilweise andere benachbarte Package-Regionen überlappen. Der Multishot-Reflow-Prozess erlaubt es, die erste und die zweite Package-Komponente durch direktes Erwärmen nur der oberen Package-Komponente miteinander zu verbonden. Ein indirektes Erwärmen der unteren Package-Komponente kann reduziert werden, was helfen kann, ein Verziehen des Wafers zu reduzieren. Des Weiteren können die Parameter der verschiedenen Laserimpulse variiert werden, um zu helfen, ein Verziehen des Wafers weiter zu reduzieren.
  • 1 bis 10 veranschaulichen Querschnittsansichten von Zwischenschritten während eines Prozesses zum Bilden einer ersten Package-Komponente 100 gemäß einigen Ausführungsformen. Eine erste Package-Region 100A und eine zweite Package-Region 100B sind veranschaulicht, und ein erstes Package 101 (siehe 19) wird in jeder der Package-Regionen 100A und 100B ausgebildet. Die ersten Packages 101 können auch als integrierte Fan-Out (InFO)-Packages bezeichnet werden.
  • In 1 wird ein Trägersubstrat 102 bereitgestellt, und eine Trennschicht 104 wird auf dem Trägersubstrat 102 ausgebildet. Das Trägersubstrat 102 kann ein Glas-Trägersubstrat, ein keramisches Trägersubstrat oder dergleichen sein. Das Trägersubstrat 102 kann ein Wafer sein, dergestalt, dass mehrerer Packages gleichzeitig auf dem Trägersubstrat 102 gebildet werden können. Die Trennschicht 104 kann aus einem Polymermaterial gebildet werden, das zusammen mit dem Trägersubstrat 102 von den darüberliegenden Strukturen, die in anschließenden Schritten gebildet werden, entfernt werden kann. In einigen Ausführungsformen ist die Trennschicht 104 ein thermisch ablösbares Epoxidmaterial, das sein Klebevermögen verliert, wenn es erwärmt wird, wie zum Beispiel eine Licht-zu-Wärme-Umwandlungs (Light-To-Heat-Conversion, LTHC)-Trennbeschichtung. In anderen Ausführungsformen kann die Trennschicht 104 ein Ultraviolett (UV)-Leim sein, der sein Klebevermögen verliert, wenn er UV-Strahlung ausgesetzt wird. Die Trennschicht 104 kann als eine Flüssigkeit aufgetragen und ausgehärtet werden, kann ein Laminatfilm sein, der auf das Trägersubstrat 102 laminiert wird, oder dergleichen. Die Oberseite der Trennschicht 104 kann planarisiert werden und kann einen hohen Grad an Koplanarität besitzen.
  • In 2 wird eine rückseitige Umverteilungsstruktur 106 auf der Trennschicht 104 ausgebildet. In der gezeigten Ausführungsform enthält die rückseitige Umverteilungsstruktur 106 eine dielektrische Schicht 108, einen Metallisierungsstruktur 110 (mitunter als Umverteilungsschichten oder Umverteilungsleitungen bezeichnet) und eine dielektrische Schicht 112. Die rückseitige Umverteilungsstruktur 106 ist optional, und in einigen Ausführungsformen wird nur die dielektrische Schicht 108 ausgebildet.
  • Die dielektrische Schicht 108 wird auf der Trennschicht 104 ausgebildet. Die Unterseite der dielektrischen Schicht 108 kann mit der Oberseite der Trennschicht 104 in Kontakt stehen. In einigen Ausführungsformen wird die dielektrische Schicht 108 aus einem Polymer gebildet, wie zum Beispiel Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder dergleichen. In anderen Ausführungsformen besteht die dielektrische Schicht 108 aus einem Nitrid, wie zum Beispiel Siliziumnitrid, einem Oxid, wie zum Beispiel Siliziumoxid, Phosphosilikatglas (PSG), Borsilikatglas (BSG), Bor-dotiertem Phosphosilikatglas (BPSG) oder dergleichen. Die dielektrische Schicht 108 kann durch jeden akzeptablen Abscheidungsprozess gebildet werden, wie zum Beispiel Aufschleudern, chemisches Aufdampfen (CVD), Laminieren, dergleichen oder eine Kombination davon.
  • Die Metallisierungsstruktur 110 wird auf der dielektrischen Schicht 108 ausgebildet. Als ein Beispiel des Bildens der Metallisierungsstruktur 110 wird eine Keimschicht über der dielektrischen Schicht 108 ausgebildet. In einigen Ausführungsformen ist die Keimschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, die mehrere Teilschichten umfasst, die aus anderen Materialien bestehen. In einigen Ausführungsformen umfasst die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht kann beispielsweise mittels physikalischem Aufdampfen (PVD) oder dergleichen gebildet werden. Dann wird ein Photoresist auf der Keimschicht gebildet und strukturiert. Der Photoresist kann durch Aufschleudern oder dergleichen gebildet werden und kann zum Strukturieren belichtet werden. Die Struktur des Photoresists entspricht der Metallisierungsstruktur 110. Die Strukturierung bildet Öffnungen durch den Photoresist, um die Keimschicht frei zu legen. Ein leitfähiges Material wird in den Öffnungen des Photoresists und auf den frei liegenden Abschnitten der Keimschicht ausgebildet. Das leitfähige Material kann durch Plattieren gebildet werden, wie zum Beispiel Galvanisieren oder chemisches Plattieren oder dergleichen. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden der Photoresist und Abschnitte der Keimschicht, auf denen das leitfähige Material nicht ausgebildet ist, entfernt. Der Photoresist kann durch einen akzeptablen Ashing- oder Stripping-Prozess entfernt werden, wie zum Beispiel unter Verwendung eines Sauerstoffplasmas oder dergleichen. Sobald der Photoresist entfernt wurde, werden die frei liegenden Abschnitte der Keimschicht entfernt, wie zum Beispiel mittels eines akzeptablen Ätzprozesses, wie zum Beispiel durch Nass- oder Trockenätzen. Die verbliebenen Abschnitte der Keimschicht und des leitfähigen Materials bilden die Metallisierungsstruktur 110.
  • Die dielektrische Schicht 112 wird auf der Metallisierungsstruktur 110 und der dielektrischen Schicht 108 ausgebildet. In einigen Ausführungsformen besteht die dielektrische Schicht 112 aus einem Polymer, das ein lichtempfindliches Material sein kann, wie zum Beispiel PBO, Polyimid, BCB oder dergleichen, das unter Verwendung einer Lithografiemaske strukturiert werden kann. In anderen Ausführungsformen wird die dielektrische Schicht 112 aus einem Nitrid, wie zum Beispiel Siliziumnitrid, einem Oxid, wie zum Beispiel Siliziumoxid, PSG, BSG, BPSG, oder dergleichen gebildet. Die dielektrische Schicht 112 kann durch Aufschleudern, Laminieren, CVD, dergleichen oder eine Kombination davon gebildet werden. Die dielektrische Schicht 112 wird dann strukturiert, um Öffnungen 114 zu bilden, die Abschnitte der Metallisierungsstruktur 110 freilegen. Die Strukturierung kann durch einen akzeptablen Prozess erfolgen, wie zum Beispiel durch Belichten der dielektrischen Schicht 112, wenn die dielektrische Schicht 112 ein lichtempfindliches Material ist, oder durch Ätzen unter Verwendung beispielsweise eines anisotropen Ätzmittels.
  • Es versteht sich, dass die rückseitige Umverteilungsstruktur 106 jede Anzahl dielektrischer Schichten und Metallisierungsstrukturen enthalten kann. Zusätzliche dielektrische Schichten und Metallisierungsstrukturen können durch Wiederholen der Prozesse zum Bilden der Metallisierungsstruktur 110 und der dielektrischen Schicht 112 gebildet werden. Die Metallisierungsstrukturen können leitfähige Leitungen und leitfähige Durchkontaktierungen enthalten. Die leitfähigen Durchkontaktierungen können während der Bildung der Metallisierungsstruktur durch Bilden einer Keimschicht und eines leitfähigen Materials der Metallisierungsstruktur in der Öffnung der darunterliegenden dielektrischen Schicht gebildet werden. Die leitfähigen Durchkontaktierungen können darum die verschiedenen leitfähigen Leitungen miteinander verbinden und elektrisch koppeln.
  • In 3 werden Durchkontaktierungen 116 in den Öffnungen 114 ausgebildet und erstrecken sich von der obersten dielektrischen Schicht der rückseitigen Umverteilungsstruktur 106 (zum Beispiel der dielektrischen Schicht 112 in der veranschaulichten Ausführungsform) fort. Als ein Beispiel zum Bilden der Durchkontaktierungen 116 wird eine Keimschicht über der rückseitigen Umverteilungsstruktur 106 ausgebildet, zum Beispiel auf der dielektrischen Schicht 112 und Abschnitten der Metallisierungsstruktur 110, die durch die Öffnungen 114 freigelegt werden. In einigen Ausführungsformen ist die Keimschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, die mehrere Teilschichten umfasst, die aus verschiedenen Materialien, bestehen In einer konkreten Ausführungsform umfasst die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht kann beispielsweise unter Verwendung von PVD oder dergleichen gebildet werden. Ein Photoresist wird auf der Keimschicht ausgebildet und strukturiert. Der Photoresist kann durch Aufschleudern oder dergleichen gebildet werden und kann zum Strukturieren belichtet werden. Die Struktur des Photoresists entspricht leitfähigen Durchkontaktierungen. Die Strukturierung bildet Öffnungen durch den Photoresist, um die Keimschicht frei zu legen. Ein leitfähiges Material wird in den Öffnungen des Photoresists und auf den frei liegenden Abschnitten der Keimschicht ausgebildet. Das leitfähige Material kann durch Plattieren wie zum Beispiel Galvanisieren oder chemisches Plattieren oder dergleichen gebildet werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Der Photoresist und Abschnitte der Keimschicht, auf denen das leitfähige Material nicht ausgebildet ist, werden entfernt. Der Photoresist kann durch einen akzeptablen Ashing- oder Stripping-Prozess entfernt werden, wie zum Beispiel unter Verwendung eines Sauerstoffplasmas oder dergleichen. Nachdem der Photoresist entfernt wurde, werden frei liegende Abschnitte der Keimschicht entfernt, wie zum Beispiel mittels eines akzeptablen Ätzprozesses, wie zum Beispiel durch Nass- oder Trockenätzen. Die verbliebenen Abschnitte der Keimschicht und des leitfähigen Materials bilden die Durchkontaktierungen 116.
  • In 4 werden Integrierter-Schaltkreis-Dies 126 durch einen Klebstoff 128 an die dielektrische Schicht 112 geklebt. Die Integrierter-Schaltkreis-Dies 126 können Logik-Dies (zum Beispiel eine zentrale Verarbeitungseinheit, eine Mikrosteuereinheit usw.), Speicher-Dies (zum Beispiel ein Dynamischer-Direktzugriffsspeicher (DRAM)-Die, ein Statischer-Direktzugriffsspeicher (SRAM)-Die usw.), Energiemanagement-Dies (zum Beispiel ein Energiemanagement-Integrierter-Schaltkreis (PMIC)-Die), Hochfrequenz (HF)-Dies, Sensor-Dies, Mikro-Elektro-Mechanische-System (MEMS)-Dies, Signalverarbeitungs-Dies (zum Beispiel ein Digitale-Signalverarbeitungs (DSP)-Die), Frontend-Dies (zum Beispiel Analoge-Frontend (AFE)-Dies), dergleichen oder eine Kombination davon sein. Außerdem können in einigen Ausführungsformen die Integrierter-Schaltkreis-Dies 126 andere Größen (zum Beispiel andere Höhen und/oder Oberflächen) haben, und in anderen Ausführungsformen können die Integrierter-Schaltkreis-Dies 126 die gleiche Größe (zum Beispiel gleiche Höhen und/oder Oberflächen) haben.
  • Bevor sie an die dielektrische Schicht 112 geklebt werden, können die Integrierter-Schaltkreis-Dies 126 gemäß üblichen Herstellungsprozessen verarbeitet werden, um integrierte Schaltkreise in den Integrierter-Schaltkreis-Dies 126 zu bilden. Zum Beispiel enthalten die Integrierter-Schaltkreis-Dies 126 jeweils ein Halbleitersubstrat 130, wie zum Beispiel Silizium, dotiert oder undotiert, oder eine aktive Schicht eines Halbleiter-auf-Isolator (SOI)-Substrats. Das Halbleitersubstrat kann andere Halbleitermaterialien, wie zum Beispiel Germanium, einen Verbundhalbleiter, einschließlich Siliziumcarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid, einen Legierungshalbleiter, einschließlich SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP, oder Kombinationen davon enthalten. Andere Substrate, wie zum Beispiel mehrschichtige oder Gradientensubstrate, können ebenfalls verwendet werden. Bauelemente wie zum Beispiel Transistoren, Dioden, Kondensatoren, Widerstände usw. können in und/oder auf dem Halbleitersubstrat 130 gebildet werden und können durch Interconnect-Strukturen 132 miteinander verbunden werden, die beispielsweise durch Metallisierungsstrukturen in einer oder mehreren dielektrischen Schichten auf dem Halbleitersubstrat 130 gebildet werden, um einen integrierten Schaltkreis zu bilden.
  • Die Integrierter-Schaltkreis-Dies 126 umfassen des Weiteren Kontaktpads 134, wie zum Beispiel Aluminium-Kontaktpads, zu denen externe Verbindungen hergestellt werden. Die Pads 134 befinden sich auf sogenannten jeweiligen aktiven Seiten der Integrierter-Schaltkreis-Dies 126. Passivierungsfilme 136 befinden sich auf den Integrierter-Schaltkreis-Dies 126 und auf Abschnitten der Pads 134. Öffnungen verlaufen durch die Passivierungsfilme 136 zu den Pads 134. Die-Verbinder 138, wie zum Beispiel leitfähige Pföstchen (die zum Beispiel ein Metall, wie zum Beispiel Kupfer, umfassen), erstrecken sich durch die Öffnungen in den Passivierungsfilmen 136 und sind mechanisch und elektrisch mit den jeweiligen Pads 134 gekoppelt. Die Die-Verbinder 138 können beispielsweise durch Plattieren oder dergleichen gebildet werden. Die Die-Verbinder 138 koppeln elektrisch die jeweiligen integrierten Schaltkreise der Integrater-Schaltkreis-Dies 126.
  • Ein dielektrisches Material 140 befindet sich auf den aktiven Seiten der Integrierter-Schaltkreis-Dies 126, wie zum Beispiel auf den Passivierungsfilmen 136 und den Die-Verbindern 138. Das dielektrische Material 140 verkapselt lateral die Die-Verbinder 138, und das dielektrische Material 140 schließt lateral gemeinsam mit den jeweiligen Integrierter-Schaltkreis-Dies 126 ab. Das dielektrische Material 140 kann ein Polymer, wie zum Beispiel PBO, Polyimid, BCB oder dergleichen, ein Nitrid, wie zum Beispiel Siliziumnitrid oder dergleichen, ein Oxid, wie zum Beispiel Siliziumoxid, PSG, BSG, BPSG oder dergleichen, dergleichen oder eine Kombination davon sein und kann zum Beispiel durch Aufschleudern, Laminieren, CVD oder dergleichen gebildet werden.
  • Der Klebstoff 128 befindet sich auf Rückseiten der Integrierter-Schaltkreis-Dies 126 und klebt die Integrierter-Schaltkreis-Dies 126 an die rückseitige Umverteilungsstruktur 106, wie zum Beispiel die dielektrische Schicht 112. Der Klebstoff 128 kann jeder geeignete Klebstoff, Epoxid, Die-Attach-Film (DAF) oder dergleichen sein. Der Klebstoff 128 kann auf eine Rückseite der Integrierter-Schaltkreis-Dies 126 aufgebracht werden oder kann über der Oberfläche des Trägersubstrats 102 aufgebracht werden. Zum Beispiel kann der Klebstoff 128 auf die Rückseite der Integrierter-Schaltkreis-Dies 126 aufgebracht werden, bevor sie vereinzelt werden, um die Integrierter-Schaltkreis-Dies 126 zu trennen.
  • Obgleich in dieser Veranschaulichung ein einzelner Integrierter-Schaltkreis-Die 126 in jeder der ersten Package-Region 100A und der zweiten Package-Region 100B angeklebt ist, versteht es sich, dass auch mehr Integrierter-Schaltkreis-Dies 126 in jeder Package-Region angeklebt werden können. Zum Beispiel können mehrere Integrierter-Schaltkreis-Dies 126 in jeder Region angeklebt werden. Des Weiteren kann die Größe der Integrierter-Schaltkreis-Dies 126 variieren. In einigen Ausführungsformen kann der Integrierter-Schaltkreis-Die 126 Dies mit großer Grundfläche sein, wie zum Beispiel System-on-Chip (SoC)-Vorrichtungen. In Ausführungsformen, in denen der Integrierter-Schaltkreis-Die 126 eine große Grundfläche hat, kann der Platz, der für die Durchkontaktierungen 116 in den Package-Regionen verfügbar ist, begrenzt sein. Die Verwendung der rückseitigen Umverteilungsstruktur 106 erlaubt eine verbesserte Interconnect-Anordnung, wenn die Package-Regionen nur begrenzten Platz für die leitfähigen Durchkontaktierungen 116 verfügbar haben.
  • In 5 wird ein Verkapselungsmaterial 142 auf den verschiedenen Komponenten ausgebildet. Nach dem Ausbilden verkapselt das Verkapselungsmaterial 142 seitlich die Durchkontaktierungen 116 und Integrierter-Schaltkreis-Dies 126. Das Verkapselungsmaterial 142 kann eine Vergussmasse, ein Epoxid oder dergleichen sein. Das Verkapselungsmaterial 142 kann durch Pressformen, Spritzpressen oder dergleichen aufgebracht werden und kann über dem Trägersubstrat 102 dergestalt ausgebildet werden, dass die Durchkontaktierungen 116 und/oder die Integrierter-Schaltkreis-Dies 126 vergraben oder bedeckt sind. Das Verkapselungsmaterial 142 wird dann ausgehärtet.
  • In 6 wird ein Planarisierungsprozess auf dem Verkapselungsmaterial 142 ausgeführt, um die Durchkontaktierungen 116 und die Die-Verbinder 138 freizulegen. Der Planarisierungsprozess kann außerdem das dielektrische Material 140 schleifen. Oberseiten der Durchkontaktierungen 116, der Die-Verbinder 138, des dielektrischen Materials 140 und des Verkapselungsmaterials 142 sind nach dem Planarisierungsprozess koplanar. Der Planarisierungsprozess kann beispielsweise ein chemisch-mechanisches Polieren (CMP), ein Schleifprozess oder dergleichen sein. In einigen Ausführungsformen kann auf das Planarisieren verzichtet werden, beispielsweise dann, wenn die Durchkontaktierungen 116 und die Die-Verbinder 138 bereits frei liegen.
  • In 7 wird eine vorderseitige Umverteilungsstruktur 144 über den Durchkontaktierungen 116, dem Verkapselungsmaterial 142 und den Integrierter-Schaltkreis-Dies 126 ausgebildet. Die vorderseitige Umverteilungsstruktur 144 enthält dielektrische Schichten 146, 150, 154 und 158, Metallisierungsstrukturen 148, 152 und 156 und Lötmetallisierungen (UBMs) 160. Die Metallisierungsstrukturen können auch als Umverteilungsschichten oder Umverteilungsleitungen bezeichnet werden. Die vorderseitige Umverteilungsstruktur 144 ist als ein Beispiel gezeigt. Es können mehr oder weniger dielektrische Schichten und Metallisierungsstrukturen in der vorderseitigen Umverteilungsstruktur 144 gebildet werden. Falls weniger dielektrische Schichten und Metallisierungsstrukturen gebildet werden sollen, so können oben besprochene Schritte und Prozesse weggelassen werden. Falls mehr dielektrische Schichten und Metallisierungsstrukturen gebildet werden sollen, so können oben besprochene Schritte und Prozesse wiederholt werden.
  • Als ein Beispiel zum Bilden der vorderseitigen Umverteilungsstruktur 144 wird die dielektrische Schicht 146 auf dem Verkapselungsmaterial 142, den Durchkontaktierungen 116 und den Verbindern 138 abgeschieden. In einigen Ausführungsformen wird die dielektrische Schicht 146 aus einem lichtempfindlichen Material gebildet, wie zum Beispiel PBO, Polyimid, BCB oder dergleichen, das unter Verwendung einer Lithografiemaske strukturiert werden kann. Die dielektrische Schicht 146 kann durch Aufschleudern, Laminieren, CVD, dergleichen oder eine Kombination davon gebildet werden. Die dielektrische Schicht 146 wird dann strukturiert. Das Strukturieren bildet Öffnungen, die Abschnitte der Durchkontaktierungen 116 und der Die-Verbinder 138 freilegen. Die Strukturierung kann durch einen akzeptablen Prozess erfolgen, wie zum Beispiel durch Belichten der dielektrischen Schicht 146, wenn die dielektrische Schicht ein lichtempfindliches Material ist, oder durch Ätzen beispielsweise unter Verwendung eines anisotropen Ätzmittels. Falls die dielektrische Schicht 146 ein lichtempfindliches Material ist, kann die dielektrische Schicht 146 nach der Belichtung entwickelt werden.
  • Dann wird die Metallisierungsstruktur 148 gebildet. Die Metallisierungsstruktur 148 enthält leitfähige Leitungen, die sich auf der Hauptfläche der dielektrischen Schicht 146 befinden und sich an ihr entlang erstrecken. Die Metallisierungsstruktur 148 enthält des Weiteren leitfähige Durchkontaktierungen, die sich durch die dielektrische Schicht 146 erstrecken, um physisch und elektrisch mit den Durchkontaktierungen 116 und den Integrierter-Schaltkreis-Dies 126 verbunden zu werden. Um die Metallisierungsstruktur 148 zu bilden, wird eine Keimschicht über der dielektrischen Schicht 146 und in den Öffnungen, die sich durch die dielektrische Schicht 146 erstrecken, ausgebildet. In einigen Ausführungsformen ist die Keimschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, die mehrere Teilschichten umfasst, die aus verschiedenen Materialien bestehen. In einigen Ausführungsformen umfasst die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht kann beispielsweise unter Verwendung von PVD oder dergleichen gebildet werden. Ein Photoresist wird dann auf der Keimschicht gebildet und strukturiert. Der Photoresist kann durch Aufschleudern oder dergleichen gebildet werden und kann zum Strukturieren belichtet werden. Die Struktur des Photoresists entspricht der Metallisierungsstruktur 148. Die Strukturierung bildet Öffnungen durch den Photoresist, um die Keimschicht frei zu legen. Ein leitfähiges Material wird dann in den Öffnungen des Photoresists und auf den frei liegenden Abschnitten der Keimschicht ausgebildet. Das leitfähige Material kann durch Plattieren gebildet werden, wie zum Beispiel Galvanisieren oder chemisches Plattieren oder dergleichen. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Die Kombination aus dem leitfähigen Material und darunterliegenden Abschnitten der Keimschicht bildet die Metallisierungsstruktur 148. Der Photoresist und Abschnitte der Keimschicht, auf denen das leitfähige Material nicht ausgebildet ist, werden entfernt. Der Photoresist kann durch einen akzeptablen Ashing- oder Stripping-Prozess entfernt werden, wie zum Beispiel unter Verwendung eines Sauerstoffplasmas oder dergleichen. Nachdem der Photoresist entfernt wurde, werden frei liegende Abschnitte der Keimschicht entfernt, wie zum Beispiel mittels eines akzeptablen Ätzprozesses, wie zum Beispiel durch Nass- oder Trockenätzen.
  • Die dielektrische Schicht 150 wird auf der Metallisierungsstruktur 148 und der dielektrischen Schicht 146 abgeschieden. Die dielektrische Schicht 150 kann in einer ähnlichen Weise ausgebildet werden wie die dielektrische Schicht 146 und kann aus dem gleichen Material wie die dielektrische Schicht 146 gebildet werden.
  • Dann wird die Metallisierungsstruktur 152 gebildet. Die Metallisierungsstruktur 152 enthält leitfähige Leitungen, die sich auf der Hauptfläche der dielektrischen Schicht 150 befinden und sich an ihr entlang erstrecken. Die Metallisierungsstruktur 152 enthält des Weiteren leitfähige Durchkontaktierungen, die sich durch die dielektrische Schicht 150 erstrecken, um physisch und elektrisch mit der Metallisierungsstruktur 148 verbunden zu werden. Die Metallisierungsstruktur 152 kann in einer ähnlichen Weise wie die Metallisierungsstruktur 148 ausgebildet werden und kann aus dem gleichen Material wie die Metallisierungsstruktur 148 gebildet werden.
  • Die dielektrische Schicht 154 wird auf der Metallisierungsstruktur 152 und der dielektrischen Schicht 150 abgeschieden. Die dielektrische Schicht 154 kann in einer ähnlichen Weise wie die dielektrische Schicht 146 ausgebildet werden und kann aus dem gleichen Material gebildet werden wie die dielektrische Schicht 146.
  • Dann wird die Metallisierungsstruktur 156 gebildet. Die Metallisierungsstruktur 156 enthält leitfähige Leitungen, die sich auf der Hauptfläche der dielektrischen Schicht 154 befinden und sich an ihr entlang erstrecken. Die Metallisierungsstruktur 156 enthält des Weiteren leitfähige Durchkontaktierungen, die sich durch die dielektrische Schicht 154 erstrecken, um physisch und elektrisch mit der Metallisierungsstruktur 152 verbunden zu werden. Die Metallisierungsstruktur 156 kann in einer ähnlichen Weise ausgebildet werden wie die Metallisierungsstruktur 148 und kann aus dem gleichen Material gebildet werden wie die Metallisierungsstruktur 148.
  • Die dielektrische Schicht 158 wird auf der Metallisierungsstruktur 156 und der dielektrischen Schicht 154 abgeschieden. Die dielektrische Schicht 158 kann in einer ähnlichen Weise ausgebildet werden wie die dielektrische Schicht 146 und kann aus dem gleichen Material gebildet werden wie die dielektrische Schicht 146.
  • Die UBMs 160 werden optional auf der dielektrischen Schicht 158 gebildet und erstrecken sich durch diese hindurch. Als ein Beispiel zum Bilden der UBMs 160 kann die dielektrische Schicht 158 strukturiert werden, um Öffnungen zu bilden, die Abschnitte der Metallisierungsstruktur 156 freilegen. Das Strukturieren kann durch einen akzeptablen Prozess ausgeführt werden, wie zum Beispiel durch Belichten der dielektrischen Schicht 158, wenn die dielektrische Schicht 158 ein lichtempfindliches Material ist, oder durch Ätzen unter Verwendung beispielsweise eines anisotropen Ätzens. Wenn die dielektrische Schicht 158 ein lichtempfindliches Material ist, so kann die dielektrische Schicht 158 nach dem Belichten entwickelt werden. Die Öffnungen für die UBMs 160 können breiter sein als die Öffnungen für die leitfähigen Durchkontaktierungsabschnitte der Metallisierungsstrukturen 148, 152 und 156. Eine Keimschicht wird über der dielektrischen Schicht 158 und in den Öffnungen ausgebildet. In einigen Ausführungsformen ist die Keimschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, die mehrere Teilschichten umfasst, die aus verschiedenen Materialien bestehen. In einigen Ausführungsformen umfasst die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht kann unter Verwendung beispielsweise von PVD oder dergleichen gebildet werden. Dann wird ein Photoresist auf der Keimschicht gebildet und strukturiert. Der Photoresist kann durch Aufschleudern oder dergleichen gebildet werden und kann zum Strukturieren belichtet werden. Die Struktur des Photoresists entspricht den UBMs 160. Die Strukturierung bildet Öffnungen durch den Photoresist, um die Keimschicht frei zu legen. Ein leitfähiges Material wird in den Öffnungen des Photoresists und auf den frei liegenden Abschnitten der Keimschicht ausgebildet. Das leitfähige Material kann durch Plattieren gebildet werden, wie zum Beispiel Galvanisieren oder chemisches Plattieren oder dergleichen. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden der Photoresist und Abschnitte der Keimschicht, auf denen das leitfähige Material nicht ausgebildet ist, entfernt. Der Photoresist kann durch einen akzeptablen Ashing- oder Stripping-Prozess entfernt werden, wie zum Beispiel unter Verwendung eines Sauerstoffplasmas oder dergleichen. Sobald der Photoresist entfernt wurde, werden die frei liegenden Abschnitte der Keimschicht entfernt, wie zum Beispiel mittels eines akzeptablen Ätzprozesses, wie zum Beispiel durch Nass- oder Trockenätzen. Die verbliebenen Abschnitte der Keimschicht und des leitfähigen Materials bilden die UBMs 160. In Ausführungsformen, in denen die UBMs 160 anders ausgebildet werden, können mehr Photoresist- und Strukturierungsschritte verwendet werden.
  • In 8 werden leitfähige Verbinder 162 auf den UBMs 160 gebildet. Die leitfähigen Verbinder 162 können Ball Grid Array (BGA)-Verbinder, Lotperlen, Metallpföstchen, Controlled Collapse Chip Connection (C4)-Höcker, Mikrohöcker, mittels Electroless Nickel-Electroless Palladium-Immersion Gold (ENEPIG)-Technik gebildete Höcker oder dergleichen sein. Die leitfähigen Verbinder 162 können ein leitfähiges Material, wie zum Beispiel Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn, dergleichen oder eine Kombination davon enthalten. In einigen Ausführungsformen werden die leitfähigen Verbinder 162 gebildet, indem zunächst eine Schicht aus Lot durch gängige Verfahren wie zum Beispiel Verdampfung, Galvanisieren, Aufdrucken, Lottransfer, Perlenanordnung oder dergleichen gebildet wird. Nachdem eine Schicht aus Lot auf der Struktur gebildet wurde, kann ein Wiederaufschmelzen ausgeführt werden, um das Material in die gewünschten Höckerformen zu bringen. In einer anderen Ausführungsform umfassen die leitfähigen Verbinder 162 Metallpföstchen (wie zum Beispiel ein Kupferpföstchen), die durch Sputtern, Aufdrucken, Galvanisieren, chemisches Plattieren, CVD oder dergleichen gebildet werden. Die Metallpföstchen können Lot-frei sein und im Wesentlichen vertikale Seitenwände haben. In einigen Ausführungsformen wird eine Metallkappschicht auf den Metallpföstchenverbindern 162 ausgebildet. Die Metallkappschicht kann Nickel, Zinn, Zinn-Blei, Gold, Silber, Palladium, Indium, Nickel-Palladium-Gold, Nickel-Gold, dergleichen oder eine Kombination davon enthalten und kann durch einen Plattierungsprozess gebildet werden.
  • In 9 wird ein Trägersubstrat-Entbonden ausgeführt, um das Trägersubstrat 102 von der rückseitigen Umverteilungsstruktur 106, zum Beispiel der dielektrischen Schicht 108, abzulösen (zu entbonden). Gemäß einigen Ausführungsformen enthält das Entbonden das Projizieren eines Lichts, wie zum Beispiel eines Laserlichts oder eines UV-Lichts, auf die Trennschicht 104, so dass sich die Trennschicht 104 unter der Wärme des Lichts zersetzt und das Trägersubstrat 102 entfernt werden kann. Die Struktur wird dann umgedreht und auf einem Band angeordnet.
  • In 10 werden leitfähige Verbinder 164 sind, die sich durch die dielektrische Schicht 112 erstrecken, um die Metallisierungsstruktur 110 zu berühren. Öffnungen werden durch die dielektrische Schicht 112 hindurch ausgebildet, um Abschnitte der Metallisierungsstruktur 110 freizulegen. Die Öffnungen können zum Beispiel unter Verwendung von Laserbohren, Ätzen oder dergleichen gebildet werden. Die leitfähigen Verbinder 164 werden in den Öffnungen ausgebildet. In einigen Ausführungsformen umfassen die leitfähigen Verbinder 164 Flussmittel und werden in einem Flussmitteltauchprozess ausgebildet. In einigen Ausführungsformen umfassen die leitfähigen Verbinder 164 eine leitfähige Paste, wie zum Beispiel Lotpaste, Silberpaste oder dergleichen, und werden in einem Druckprozess abgeschieden. In einigen Ausführungsformen werden die leitfähigen Verbinder 164 in einer ähnlichen Weise ausgebildet wie die leitfähigen Verbinder 162 und können aus dem gleichen Material gebildet werden wie die leitfähigen Verbinder 162.
  • 11 bis 18 veranschaulichen Querschnittsansichten von Zwischenschritten während eines Prozesses zum Bonden der ersten Package-Komponente 100 an eine zweite Package-Komponente 200 gemäß einigen Ausführungsformen. Eine erste Package-Region 200A und eine zweite Package-Region 200B sind veranschaulicht, und ein zweites Package 201 (siehe 19) wird in jeder der Package-Regionen 200A und 200B ausgebildet.
  • In 11 wird die zweite Package-Komponente 200 bereitgestellt oder hergestellt. In der gezeigten Ausführungsform werden in den Package-Komponenten 100 und 200 die gleichen Arten von Packages ausgebildet. In einigen Ausführungsformen werden verschiedene Arten von Packages in den Package-Komponenten 100 und 200 ausgebildet. In der gezeigten Ausführungsform sind die Package-Komponenten 100 und 200 beide InFO-Packages. Die zweite Package-Komponente 200 hat leitfähige Verbinder 166, die den leitfähigen Verbindern 162 der ersten Package-Komponente 100 ähneln.
  • In 12 wird die zweite Package-Komponente 200 auf die erste Package-Komponente 100 ausgerichtet. Jeweilige Package-Regionen einer jeden der Package-Komponenten 100 und 200 werden aufeinander ausgerichtet. Zum Beispiel werden die ersten Package-Regionen 100A und 200A aufeinander ausgerichtet, und die zweiten Package-Regionen 100B und 200B werden aufeinander ausgerichtet. Die Package-Komponenten 100 und 200 werden dergestalt zusammengedrückt, dass die leitfähigen Verbinder 166 der zweiten Package-Komponente 200 die leitfähigen Verbinder 164 der ersten Package-Komponente 100 berühren.
  • 13 bis 18 veranschaulichen einen Wiederaufschmelzprozess, der mehrere Laserimpulse und daher mehrere Wiederaufschmelzprozesse enthält. Der in den 13 bis 18 gezeigte Wiederaufschmelzprozess wird somit als ein Multishot-Reflow-Prozess bezeichnet. Die mehreren Laserimpulse werden unter Verwendung eines Laserstrahls 52 ausgeführt, der durch einen Laserstrahlgenerator 54 generiert wird. In jedem der Laserimpulse wird der Laserstrahl 52 auf eine Region der Oberseite der zweiten Package-Komponente 200 projiziert, dergestalt, dass Wärme durch die zweite Package-Komponente 200 absorbiert wird und durch die zweite Package-Komponente 200 zu den leitfähigen Verbindern 164 und 166 geleitet wird, wodurch das Wiederaufschmelzen der leitfähigen Verbinder 164 und 166 bewirkt wird, um leitfähige Verbinder 168 zu bilden. Der Laserstrahlgenerator 54 ist dafür konfiguriert, den Laserstrahl 52 zu generieren, und der Laserstrahl 52 wird aus einem Emitter des Laserstrahlgenerators 54 heraus abgestrahlt. Der Laserstrahl 52 ist größer als ein typischer Laserstrahl. Zum Beispiel kann der Laserstrahl 52 eine Größe im Bereich von etwa 0,03x0,03 mm2 bis etwa 100×100 mm2 haben. Zum Beispiel ist der Laserstrahlgenerator 54 dafür konfiguriert, einen kleinen Laserstrahl auf eine gewünschte größere Größe zu vergrößern. Darüber hinaus, wie in den 15, 16, 17A, 17B und 17C veranschaulicht, kann der Laserstrahl 52 eine rechteckige Region abdecken. Die Leistung verschiedener Abschnitte des Laserstrahls 52 ist im Wesentlichen gleichmäßig, beispielsweise mit einer Variation von weniger als etwa 10 Prozent in der gesamten rechteckigen Region. Bei jedem der Laserimpulse werden die leitfähigen Verbinder 164 und 166, die durch den Laserstrahl 52 erfasst werden, im Wesentlichen gleichzeitig wiederaufgeschmolzen.
  • In 13 wird ein erster Laserimpuls 52A in einer ersten Region 40A der zweiten Package-Komponente 200 ausgeführt. Die erste Region 40A enthält Komponenten der Package-Komponenten 100 und 200, die sich direkt in dem Projektionspfad des ersten Laserimpulses 52A befinden. Gemäß einigen Ausführungsformen überlappt die erste Region 40A vollständig die erste Package-Region 200A (siehe 12) und ist größer als die erste Package-Region 200A. Zum Beispiel überlappt die erste Region 40A auch teilweise die zweite Package-Region 200B. Wenn der Laserstrahl 52 auf die erste Region 40A der zweiten Package-Komponente 200 projiziert wird, so wird die erste Region 40A erwärmt, und die Wärme wird zu den leitfähigen Verbindern 164 und 166 direkt unter der ersten Region 40A übertragen. Der erste Laserimpuls 52A wird ausgeführt, bis die leitfähigen Verbinder 164 und 166 in der ersten Region 40A schmelzflüssig sind und wiederaufgeschmolzen wurden, um leitfähige Verbinder 168 zu bilden. Die leitfähigen Verbinder 164 und 166 außerhalb der ersten Region 40A (zum Beispiel nicht in dem Projektionspfad des Laserstrahls 52) werden weniger erwärmt als die leitfähigen Verbinder 164 und 166 innerhalb der ersten Region 40A und werden nicht wiederaufgeschmolzen. Dauer und Einheitsleistung (zum Beispiel die Leistung pro Flächeneinheit) des ersten Laserimpulses 52A werden so gesteuert, dass eine Mehrheit der leitfähigen Verbinder 164 und 166 außerhalb der ersten Region 40A nicht geschmolzen werden und daher nicht wiederaufgeschmolzen werden. Dementsprechend ist die Dauer des ersten Laserimpulses 52A lang genug, um die leitfähigen Verbinder 164 und 166 innerhalb der ersten Region 40A zu schmelzen, und kurz genug, damit mindestens die Mehrheit (oder alle) der leitfähigen Verbinder 164 und 166 außerhalb der ersten Region 40A nicht geschmolzen werden. Eine kleine Anzahl leitfähiger Verbinder 164 und 166, die sich außerhalb und nahe der ersten Region 40A befinden, können beispielsweise aufgrund von Prozessabweichungen oder erhöhten Prozesstoleranzen ebenfalls geschmolzen werden. Die Einheitsleistung des Laserstrahls 52 wird ebenfalls so gewählt, dass sie hoch genug ist, um die leitfähigen Verbinder 164 und 166 innerhalb der ersten Region 40A zu schmelzen, und niedrig genug, damit die leitfähigen Verbinder 164 und 166 außerhalb der ersten Region 40A nicht geschmolzen werden. In einigen Ausführungsformen liegt die Dauer des Laserimpulses im Bereich von etwa 2 Sekunden bis etwa 30 Sekunden. Die Einheitsleistung kann im Bereich von etwa 0,1 Watt/mm2 bis etwa 0,7 Watt/mm2 liegen. Es versteht sich, dass die Zeitspanne und die Einheitsleistung, die benötigt werden, um die leitfähigen Verbinder 164 und 166 zu schmelzen, durch mehrere Faktoren beeinflusst werden, wobei diese Faktoren die Einheitsleistung, die Impulsdauer, die Dicke der zweiten Package-Komponente 200, die Materialien und die thermische Leitfähigkeit der zweiten Package-Komponente 200 und dergleichen enthalten können. In einigen Ausführungsformen haben die leitfähigen Verbinder 164 und 166 eine Schmelztemperatur von über etwa 200°C, und sie kann im Bereich von etwa 215°C bis etwa 230°C liegen. Die Einheitsleistung des Laserimpulses kann so justiert werden, dass eine bestimmte Erwärmungsrate und Spitzentemperatur erreicht werden. In einer Ausführungsform liegt die Spitzentemperatur in einem Bereich von etwa 240°C bis etwa 250°C, und die Erwärmungsrate liegt in einem Bereich von etwa 0,5°C/Sekunde bis etwa 50°C/Sekunde. Nachdem die leitfähigen Verbinder 164 und 166 innerhalb der ersten Region 40A schmelzflüssig sind und bevor die leitfähigen Verbinder 164 und 166 außerhalb der ersten Region 40A schmelzflüssig sind, wird der erste Laserimpuls beendet.
  • Nach dem ersten Laserimpuls 52A wird der Laserstrahl 52 abgeschaltet und wird nicht länger auf die zweite Package-Komponente 200 projiziert. Zwischen der Endzeit des ersten Laserimpulses 52A und der Beginnzeit eines zweiten Laserimpulses 52B (siehe 14) kann eine Verzögerungszeit implementiert werden. Während der Verzögerung werden keine Laserimpulse ausgeführt. Die Verzögerung ist lang genug, damit die wiederaufgeschmolzenen leitfähigen Verbinder 168 abkühlen und sich verfestigen. Zum Beispiel kann die Temperatur der leitfähigen Verbinder 168 nach der Verzögerungszeit in einen Bereich von etwa 100°C bis etwa 150°C fallen. Die Verzögerungszeit kann im Bereich von etwa 5 Sekunden bis etwa 30 Sekunden liegen. In einigen Ausführungsformen wird das Abkühlen der leitfähigen Verbinder 168 ausgeführt, beispielsweise eine Luftkühlung. In solchen Ausführungsformen kann die Verzögerungszeit justiert werden, um eine bestimmte Abkühlungsrate zu erhalten. In einigen Ausführungsformen ist die Verzögerungszeit ein zuvor festgelegter Zeitraum. In einer Ausführungsform ist die Abkühlungsrate größer als etwa 1°C/Sekunde.
  • In 14 wird ein zweiter Laserimpuls 52B in einer zweiten Region 40B der zweiten Package-Komponente 200 ausgeführt. Die zweite Region 40B enthält Komponenten der Package-Komponenten 100 und 200, die sich direkt im Projektionspfad des zweiten Laserimpulses 52B befinden. Infolge dessen werden die leitfähigen Verbinder 164 und 166 in der zweiten Region 40B wiederaufgeschmolzen. Die meisten oder alle der leitfähigen Verbinder 164 und 166 außerhalb der zweiten Region 40B erhalten nicht ausreichend Wärme und werden nicht geschmolzen und nicht wiederaufgeschmolzen. Eine kleine Anzahl leitfähiger Verbinder 164 und 166, die sich außerhalb und nahe der zweiten Region 40B befinden, können beispielsweise aufgrund von Prozessabweichungen oder erhöhten Prozesstoleranzen ebenfalls geschmolzen werden. In einigen Ausführungsformen überlappen sich die Regionen 40A und 40B in einer Überlappungsregion 40AB. Einige der resultierenden leitfähigen Verbinder 168 sind in der Überlappungsregion 40AB angeordnet. Die leitfähigen Verbinder 168 in der Überlappungsregion 40AB werden zweimal wiederaufgeschmolzen: einmal während des ersten Laserimpulses 52A und einmal während des zweiten Laserimpulses 52B. Andere leitfähige Verbinder 168 außerhalb der Überlappungsregion 40AB werden einmal wiederaufgeschmolzen. Ein Überlappen der Regionen 40A und 40B gewährleistet, dass eine Gesamtheit der Package-Regionen 200A und 200B (siehe 12) durch die mehrere Laserimpulse erfasst werden, selbst dann, wenn es Prozessabweichungen wie zum Beispiel eine Fehlausrichtung bei einem der Laserimpulse gibt. Darum werden alle leitfähigen Verbinder 164 und 166 wiederaufgeschmolzen.
  • 15 veranschaulicht eine Draufsicht des Multishot-Reflow-Prozesses. Wie gezeigt, erfassen die Laserimpulse 52A und 52B jeweils eine rechteckige Region. Die durch die Laserimpulse 52A und 52B erfassten rechteckigen Regionen können die gleiche Größe und Form haben. Die kombinierte Region der Laserimpulse 52A und 52B bedeckt vollständig die Package-Regionen 200A und 200B. Die kombinierte Region kann sich über die Ränder der Package-Regionen 200A und 200B hinaus erstrecken, um genug Prozesstoleranz bereitzustellen, damit alle Package-Regionen 200A und 200B durch Laserimpulse erfasst werden. Wie oben angemerkt, empfängt die Überlappungsregion 40AB zwei Laserimpulse. Die leitfähigen Verbinder 168 in der Überlappungsregion 40AB werden zweimal wiederaufgeschmolzen. In einigen Ausführungsformen hat die Überlappungsregion 40AB eine Breite W1 im Bereich von etwa 1 µm bis etwa 5 µm. Innerhalb dieser Breite W1 können mehreren Pföstchen der leitfähigen Verbinder 168 vorhanden sein, beispielsweise mehr als zehn Pföstchen, in Abhängigkeit vom Mittenabstand der leitfähigen Verbinder 168 und der Überlappungsbreite W1.
  • Der Multishot-Reflow-Prozess führt zu einer lokalen Erwärmung der zweiten Package-Komponente 200 in jedem der Impulse und nicht zu einer gleichzeitigen globalen Erwärmung der Gesamtheit beider Package-Komponenten 100 und 200. Wenn ein Laserimpuls ausgeführt wird, nachdem ein vorangegangener Impuls beendet wurde, so ist die erhöhte Temperatur, die durch die vorangehenden Laserimpulse verursacht wurde, bereits reduziert worden. Eine Erwärmung der Package-Komponenten 100 und 200 bewirkt ein Verziehen des Wafers, und die Größenordnung des Verziehens steht in Beziehung zu der Erwärmungstemperatur. Durch Ausführen einer stärker lokalisierten Erwärmung kann die Gesamterwärmungstemperatur reduziert werden, und ein Verziehen der Package-Komponenten 100 und 200 kann reduziert werden. Außerdem werden die Laserimpulse 52A und 52B auf die zweite Package-Komponente 200 projiziert, und die erste Package-Komponente 100 empfängt allenfalls eine sehr kleine Dosis des Laserstrahls direkt. Dementsprechend wird die erste Package-Komponente 100 nicht signifikant erwärmt, und das entsprechende Verziehen wird verringert.
  • In dem in den 13 und 14 veranschaulichten Beispiel haben die Regionen 40A und 40B in der Draufsicht eine längliche Form. In einigen Ausführungsformen haben die Regionen 40A und 40B andere Formen. Zum Beispiel veranschaulicht 16A die Package-Komponente 200 mit mehreren Regionen 40, die eine weniger längliche Formen haben, wie zum Beispiel Quadrate. Die Regionen 40 können jede Größe oder Form haben. In einigen Ausführungsformen sind die Regionen 40 Quadrate von 20 µm mal 20 µm. 16B ist eine vergrößerte Ansicht einer Region von 16A. Der in 16B gezeigte Bereich kann durch einen Multishot-Reflow-Prozess erwärmt werden, der sechs Laserimpulse 52A bis 52F enthält. Jeder der Laserimpulse 52A bis 52F kann überlappen. Infolge dessen erhalten die Mittelpunkte 42 vier Laserimpulse. Die Überlappungsregionen der Laserimpulse 52A bis 52F können in Kombination Kreuzformen bilden. Die Reihenfolge der Laserimpulse 52A bis 52F kann zu jeder gewünschten Reihenfolge justiert werden.
  • Die 17A, 17B und 17C zeigen verschiedene Laserimpulsmuster gemäß einigen Ausführungsformen. In 17A werden die Regionen 40 der zweiten Package-Komponente 200 in einem Vor-und-zurück-Schwenk über die zweite Package-Komponente 200 erwärmt. Jede Reihe der zweiten Package-Komponente 200 wird der Reihe nach erwärmt, wobei jede Reihe erwärmt wird, indem jede Region 40 entlang der Reihe der Reihe nach erwärmt wird. Zum Beispiel können die Regionen 40 entlang einem Pfeil 44 in 17A erwärmt werden.
  • In 17B werden die Regionen 40 in verschiedene Gruppen unterteilt. Jede Gruppe wird der Reihe nach erwärmt, wobei jede Gruppe erwärmt wird, indem jede Region 40 in der Gruppe der Reihe nach erwärmt wird. Zum Beispiel werden in der gezeigten Ausführungsform die Regionen 40 in zwei Gruppen unterteilt: eine erste Gruppe (die die Regionen 1 bis 9 enthält) und eine zweite Gruppe (die die Regionen A bis K enthält). Jede der Regionen in der ersten Gruppe wird der Reihe nach erwärmt. Nachdem die Regionen in der ersten Gruppe erwärmt wurden, wird jede der Regionen in der zweiten Gruppe der Reihe nach erwärmt. In einigen Ausführungsformen werden die erste und die zweite Gruppe unter den gleichen Erwärmungsbedingungen erwärmt, zum Beispiel die gleiche Dauer, Einheitsleistung usw. des Laserstrahls 52. In einigen Ausführungsformen werden die erste und die zweite Gruppe unter verschiedenen Erwärmungsbedingungen erwärmt, zum Beispiel verschiedene Zeitspannen, Einheitsleistungen usw. des Laserstrahls 52.
  • In 17C wird nur ein Teilbetrag der Regionen 40 erwärmt. Zum Beispiel kann eine spezielle Form oder ein spezielles Muster von Regionen 40 zuvor festgelegt werden. Nur ausgewählte Regionen 46 in der zuvor festgelegten Form werden erwärmt, und übrige Regionen 48 werden nicht erwärmt. Die nicht-erwärmten Regionen 48 können Regionen sein, in denen keine Bauelemente verkapselt sind, oder können Regionen sein, die aufgrund von Prozessabweichungen des Laserstrahls 52 indirekt erwärmt werden.
  • 18 veranschaulicht eine Querschnittsansicht der leitfähigen Verbinder 168 nach dem Bilden. Die leitfähigen Verbinder 168 enthalten leitfähige Verbinder 168A und 168B. Der leitfähige Verbinder 168A ist ein Verbinder, der zweimal wiederaufgeschmolzen wird (der zum Beispiel in der Überlappungsregion 40AB war), und der leitfähige Verbinder 168B ist ein Verbinder, der einmal wiederaufgeschmolzen wird (der zum Beispiel in der einen der Regionen 40 oder 40B war). Während des Multishot-Reflow-Prozesses werden intermetallische Verbindungsregionen (Inter-Metallic Compound, IMC) 170A und 170B ausgebildet. Die IMC-Regionen 170A und 170B sind Verbindungen der Materialien der leitfähigen Verbinder 168 bzw. der Oberflächenschichten der UBMs 160 und Metallisierungsstruktur 110. In Abhängigkeit von der Struktur und den Materialien der verschiedenen leitfähigen Materialien können die IMC-Regionen 170A und 170B Verbindungen von Lot mit Nickel, Kupfer, Titan, Palladium, Gold, Aluminium oder dergleichen sein. Die entsprechenden IMC-Regionen 170A und 170B werden voneinander getrennt durch die, und stehen in Kontakt mit den, Abschnitten der entsprechenden leitfähigen Verbinder 168, die nicht mit der Metallisierungsstruktur 110 und den UBMs 160 eine Verbindung eingehen. Aufgrund der zwei (oder mehr) Wiederaufschmelzprozesse, die auf den leitfähigen Verbindern 168A ausgeführt werden, sind die Dicken T1 der IMC-Regionen 170A der leitfähigen Verbinder 168A größer als die Dicken T2 der IMC-Regionen 170A der leitfähigen Verbinder 168B. Das Verhältnis von T1:T2 ist größer als 1,0 und kann im Bereich von etwa 1,2 bis etwa 2,0 liegen. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung liegt die Dicke T1 im Bereich von etwa 7,2 µm bis etwa 8 µm, und die Dicke T2 liegt im Bereich von etwa 4 µm bis etwa 6 µm. In ähnlicher Weise sind die Dicken T3 der IMC-Regionen 170B der leitfähigen Verbinder 168A größer als die Dicken T4 der IMC-Regionen 170B der leitfähigen Verbinder 168B. Das Verhältnis von T3T4 ist größer als 1,0 und kann im Bereich von etwa 1,2 bis etwa 2,0 liegen. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung liegt die Dicke Tg im Bereich von etwa 7,2 µm bis etwa 8 µm, und die Dicke T4 liegt im Bereich von etwa 4 µm bis etwa 6 µm. Obgleich spezielle Dicken besprochen werden, versteht es sich, dass IMCs (wie zum Beispiel die IMC-Regionen 170A und 170B) variierende oder nicht-gleichmäßige Dicken haben können. Darum können die hier besprochenen IMC-Dicken durchschnittliche Dicken sein.
  • Obgleich die leitfähigen Verbinder 168 so gezeigt sind, dass sie die Metallisierungsstruktur 110 und die UBMs 160 verbinden, versteht es sich, dass die leitfähigen Verbinder 168 dafür verwendet werden können, mit jedem leitfähigen Strukturelement der Package-Komponenten 100 und 200 verbunden zu werden. Zum Beispiel können die leitfähigen Verbinder 168 auch physisch mit den Durchkontaktierungen 116 verbunden werden, wie zum Beispiel in Ausführungsformen, in denen die rückseitige Umverteilungsstruktur 106 weggelassen ist. Gleichermaßen können die leitfähigen Verbinder 168 physisch mit der Metallisierungsstruktur 156 verbunden werden, wie zum Beispiel in Ausführungsformen, in denen die UBMs 160 weggelassen sind.
  • Weil der Multishot-Reflow-Prozess ein Verziehen des Wafers reduziert oder vermeidet, kann die Gesamtdistanz D1 zwischen den Package-Komponenten 100 und 200 über die verschiedenen Package-Regionen hinweg gleichmäßiger sein. Zum Beispiel kann die Distanz D1 an Rändern der Package-Komponenten 100 und 200 geringer sein als die Distanz D1 in Mitten der Package-Komponenten 100 und 200. Des Weiteren kann die Distanz D1 um weniger als 5 % über den Durchmesser der Package-Komponenten 100 und 200 hinweg variieren.
  • Die leitfähigen Verbinder 168A mit dickeren IMC-Regionen 170A und 170B können in Streifen zugeordnet werden, die sich entlang des Randes der Bauelement-Packages in jeder jeweiligen Package-Region (zum Beispiel Package-Regionen 200A und 200B) erstrecken. In den resultierenden Packages kann es einen einzelnen Überlappungsstreifen oder mehrere Überlappungsstreifen parallel zueinander geben, wobei die Streifen mehr als einen (wie zum Beispiel zwei oder vier) Laserimpulse empfangen.
  • Nachdem der Multishot-Reflow-Prozess vollendet wurde, können die Package-Komponenten 100 und 200 in einem Reinigungsprozess gereinigt werden. Der Reinigungsprozess kann zum Beispiel eine Flussmittelreinigung sein, die hilft, Restmaterial zu entfernen. Die Flussmittelreinigung kann durch Übergießen, Abspülen oder Einweichen unter Verwendung von warmem Wasser oder eines Reinigungslösemittels ausgeführt werden. Des Weiteren kann optional eine Unterfüllung oder ein Verkapselungsmaterial zwischen die Package-Komponenten 100 und 200 injiziert werden, um die leitfähigen Verbinder 168 zu umgeben.
  • 19 veranschaulicht eine Querschnittsansicht von Zwischenschritten während eines Prozesses zum Bilden einer Package-Struktur 300 gemäß einigen Ausführungsformen. Die Package-Struktur 300 kann als eine Package-onPackage (PoP)-Struktur bezeichnet werden.
  • Ein Vereinzelungsprozess wird durch Sägen entlang von Skribierlinienregionen, zum Beispiel zwischen den Package-Regionen der Package-Komponenten 100 und 200, ausgeführt. Das Sägen vereinzelt die benachbarten Package-Regionen 100A, 100B, 200A und 200B von den Package-Komponenten 100 und 200. Die resultierenden vereinzelten ersten Packages 101 stammen von der ersten Package-Region 100A oder von der zweiten Package-Region 100B, und die resultierenden vereinzelten zweiten Packages 201 stammen von der ersten Package-Region 200A oder von der zweiten Package-Region 200B.
  • Die Packages 101 und 201 werden dann auf einem Package-Substrat 302 unter Verwendung leitfähiger Verbinder 162 montiert. Das Package-Substrat 302 kann aus einem Halbleitermaterial wie zum Beispiel Silizium, Germanium, Diamant oder dergleichen hergestellt werden. Alternativ können auch Verbundmaterialien, wie zum Beispiel Silizium-Germanium, Siliziumcarbid, Galliumarsenid, Indiumarsenid, Indiumphosphid, Silizium-Germaniumcarbid, Galliumarsenidphosphid, Gallium-Indiumphosphid, Kombinationen davon und dergleichen verwendet werden. Außerdem kann das Package-Substrat 302 ein SOI-Substrat sein. Im Allgemeinen enthält ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, wie zum Beispiel epitaxiales Silizium, Germanium, Silizium-Germanium, SOI, SGOI oder Kombinationen davon. Das Package-Substrat 302 basiert in einer alternativen Ausführungsform auf einem Isolierungskern, wie zum Beispiel einem glasfaserverstärkten Harzkern. Ein beispielhaftes Kernmaterial ist Glasfaserharz, wie zum Beispiel FR4. Zu Alternativen für das Kernmaterial gehören Bismaleimid-Triazin (BT)-Harz oder alternativ andere PCB-Materialien oder -Filme. Aufbaufilme, wie zum Beispiel ABF oder andere Laminate, können für das Package-Substrat 302 verwendet werden.
  • Das Package-Substrat 302 kann (nicht gezeigte) aktive und passive Bauelemente enthalten. Wie dem Durchschnittsfachmann einleuchtet, kann eine breite Vielzahl verschiedener Bauelemente, wie zum Beispiel Transistoren, Kondensatoren, Widerstände, Kombinationen davon und dergleichen, verwendet werden, um den strukturellen und funktionalen Anforderungen an den Entwurf für das Halbleiter-Package 300 gerecht zu werden. Die Bauelemente können unter Verwendung beliebiger geeigneter Verfahren gebildet werden.
  • Das Package-Substrat 302 kann auch (nicht gezeigte) Metallisierungsschichten und Durchkontaktierungen 304 und Bondpads über den Metallisierungsschichten und Durchkontaktierungen enthalten. Die Metallisierungsschichten können über den aktiven und passiven Bauelementen gebildet werden und sind dafür ausgelegt, die verschiedenen Bauelemente zu verbinden, um eine funktionale Schaltung herzustellen. Die Metallisierungsschichten können aus abwechselnden Schichten aus dielektrischem Material (zum Beispiel dielektrischem Material mit niedrigem k-Wert) und leitfähigem Material (zum Beispiel Kupfer) mit Durchkontaktierungen gebildet werden, die die Schichten aus leitfähigem Material miteinander verbinden, und können durch jeden geeigneten Prozess gebildet werden
  • (wie zum Beispiel Abscheidung, Damaszen, Dual-Damaszen oder dergleichen). In einigen Ausführungsformen ist das Package-Substrat 302 im Wesentlichen frei von aktiven und passiven Bauelementen.
  • In einigen Ausführungsformen werden die leitfähigen Verbinder 162 wiederaufgeschmolzen, um das erste Package 101 an den Bondpads 304 anzubringen. Die leitfähigen Verbinder 162 koppeln das Package-Substrat 302, einschließlich der Metallisierungsschichten in dem Package-Substrat 302, elektrisch und/oder physisch mit dem ersten Package 101. In einigen Ausführungsformen können passive Bauelemente (zum Beispiel oberflächenmontierte Bauelemente (SMDs), nicht veranschaulicht) an dem ersten Package 101 angebracht (zum Beispiel an die Bondpads 304 gebondet) werden, bevor es an dem Package-Substrat 302 montiert wird. In solchen Ausführungsformen können die passiven Bauelemente an dieselbe Fläche des ersten Package 101 gebondet werden wie die leitfähigen Verbinder 162.
  • Auf den leitfähigen Verbindern 162 kann ein Epoxidflussmittel (nicht gezeigt) ausgebildet werden, bevor sie wiederaufgeschmolzen werden, wobei mindestens ein Teil des Epoxidabschnitts des Epoxidflussmittels zurückbleibt, nachdem das erste Package 101 an dem Package-Substrat 302 angebracht wurde. Dieser übrige Epoxidabschnitt kann als eine Unterfüllung dienen, um mechanische Spannungen zu reduzieren und die Verbindungsfugen zu schützen, die aus dem Wiederaufschmelzen der leitfähigen Verbinder 162 entstehen. In einigen Ausführungsformen kann eine Unterfüllung (nicht gezeigt) zwischen dem ersten Package 101 und dem Package-Substrat 302 ausgebildet werden, die die leitfähigen Verbinder 162 umgibt. Die Unterfüllung kann durch einen Kapillarflussprozess gebildet werden, nachdem das erste Package 101 angebracht wurde, oder kann durch ein geeignetes Abscheidungsverfahren gebildet werden, bevor das erste Package 101 angebracht wird.
  • Ausführungsformen können Vorteile realisieren. Durch Ausführen von Multishot-Reflow-Prozessen kann das Verziehen der Package-Komponenten 100 und 200 reduziert werden, und Defekte wie zum Beispiel kalte Lötstellen und Lotbrückenbildung können beseitigt werden. Es kann mehr Flexibilität während der Fertigung erreicht werden, indem selektiv Bereiche der Package-Komponenten 100 und 200 erwärmt werden. Der Fertigungsdurchsatz kann ebenfalls erhöht werden, weil die Lasererwärmung für ein schnelleres Erwärmen sorgt.
  • In einer Ausführungsform enthält ein Verfahren Folgendes: Ausrichten einer ersten Package-Komponente auf eine zweite Package-Komponente, wobei die erste Package-Komponente eine erste Region und eine zweite Region aufweist, wobei die erste Region einen ersten leitfähigen Verbinder enthält, und die zweite Region einen zweiten leitfähigen Verbinder enthält; Ausführen eines ersten Laserimpulses auf einem ersten Abschnitt einer Oberseite der ersten Package-Komponente, wobei der erste Laserimpuls den ersten leitfähigen Verbinder der ersten Region wiederaufschmilzt, wobei der erste Abschnitt der Oberseite der ersten Package-Komponente die erste Region vollständig überlappt; und nach dem Ausführen des ersten Laserimpulses, Ausführen eines zweiten Laserimpulses auf einem zweiten Abschnitt der Oberseite der ersten Package-Komponente, wobei der zweite Laserimpuls den zweiten leitfähigen Verbinder der zweiten Region wiederaufschmilzt, und der zweite Abschnitt der Oberseite der ersten Package-Komponente die zweite Region vollständig überlappt.
  • In einigen Ausführungsformen des Verfahrens überlappen sich der erste Abschnitt und der zweite Abschnitt der Oberseite der ersten Package-Komponente teilweise. In einigen Ausführungsformen des Verfahrens wird der erste leitfähige Verbinder durch den zweiten Laserimpuls erwärmt, wird aber durch den zweiten Laserimpuls nicht wiederaufgeschmolzen. In einigen Ausführungsformen des Verfahrens enthält das Ausführen des ersten Laserimpulses Folgendes: Richten eines Laserstrahls auf den ersten Abschnitt der Oberseite der ersten Package-Komponente, bis der erste leitfähige Verbinder wiederaufgeschmolzen wurde; und nachdem der erste leitfähige Verbinder wiederaufgeschmolzen wurde, Abschalten des Laserstrahls, bis der erste leitfähige Verbinder sich verfestigt hat. In einigen Ausführungsformen des Verfahrens enthält das Ausführen des zweiten Laserimpulses Folgendes: nachdem der erste leitfähige Verbinder sich verfestigt hat, Richten des Laserstrahls auf den zweiten Abschnitt der Oberseite der ersten Package-Komponente, bis der zweite leitfähige Verbinder wiederaufgeschmolzen wurde. In einigen Ausführungsformen des Verfahrens enthält das Abschalten des Laserstrahls, bis der erste leitfähige Verbinder sich verfestigt hat, das Abschalten des Laserstrahls über einen zuvor festgelegte Zeitraum, wobei der erste leitfähige Verbinder sich während des zuvor festgelegten Zeitraums verfestigt. In einigen Ausführungsformen des Verfahrens werden der erste und der zweite leitfähige Verbinder neben einer Unterseite der ersten Package-Komponente angeordnet, und Wärme wird während des ersten und des zweiten Laserimpulses durch die erste Package-Komponente zu dem ersten und dem zweiten leitfähigen Verbinder übertragen. In einigen Ausführungsformen des Verfahrens bondet das Wiederaufschmelzen des ersten und des zweiten leitfähigen Verbinders die erste Package-Komponente an die zweite Package-Komponente. In einigen Ausführungsformen enthält das Verfahren des Weiteren Folgendes: nachdem die erste Package-Komponente an die zweite Package-Komponente gebondet wurde, Vereinzeln der ersten Region von der zweiten Region, um ein erstes Bauelement-Package zu bilden. In einigen Ausführungsformen des Verfahrens überlappen sich der erste Abschnitt und der zweite Abschnitt der Oberseite der ersten Package-Komponente in einer dritten Region, wobei die dritte Region einen dritten leitfähigen Verbinder enthält, wobei der dritte leitfähige Verbinder sowohl durch den ersten Laserimpuls als auch durch den zweiten Laserimpuls wiederaufgeschmolzen wird.
  • In einer Ausführungsform enthält ein Verfahren Folgendes: Bereitstellen einer ersten Package-Komponente und einer zweiten Package-Komponente, wobei die erste Package-Komponente erste Regionen enthält und die zweiten Package-Komponente zweite Regionen enthält; Ausrichten der ersten Regionen der ersten Package-Komponente auf die zweiten Regionen der zweiten Package-Komponente; Ausführen von Laserimpulsen auf einer Oberseite der ersten Package-Komponente, wobei jeder der Laserimpulse der Reihe nach ausgeführt wird, wobei jeder jeweilige Laserimpuls der Laserimpulse eine jeweilige erste Region der ersten Regionen und eine jeweilige zweite Region der zweiten Regionen überlappt, wobei ein leitfähiges Material zwischen der jeweiligen ersten Region und der jeweiligen zweiten Region durch den jeweiligen Laserimpuls wiederaufgeschmolzen wird; und nach dem Ausführen der Laserimpulse, Vereinzeln der ersten Regionen der ersten Package-Komponente und der zweiten Regionen der zweiten Package-Komponente.
  • In einigen Ausführungsformen des Verfahrens enthält das Ausführen der Laserimpulse für jeden jeweiligen Laserimpuls Folgendes: Richten eines Laserstrahls auf die jeweilige erste Region der ersten Package-Komponente, bis das leitfähige Material wiederaufgeschmolzen wurde, wobei durch den Laserstrahl generierte Wärme durch die erste Package-Komponente zu dem leitfähigen Material übertragen wird; und nachdem das leitfähige Material wiederaufgeschmolzen wurde, Abschalten des Laserstrahls, bis das leitfähige Material sich abgekühlt hat. In einigen Ausführungsformen des Verfahrens werden die Laserimpulse mit der gleichen Einheitsleistung ausgeführt. In einigen Ausführungsformen des Verfahrens werden die Laserimpulse über den gleichen Zeitraum ausgeführt. In einigen Ausführungsformen des Verfahrens wird eine erste Teilmenge der Laserimpulse mit einer ersten Einheitsleistung ausgeführt, und eine zweite Teilmenge der Laserimpulse wird mit einer zweiten Einheitsleistung ausgeführt, wobei die zweite Einheitsleistung von der ersten Einheitsleistung verschieden ist. In einigen Ausführungsformen des Verfahrens wird eine erste Teilmenge der Laserimpulse über einen ersten Zeitraum ausgeführt, und eine zweite Teilmenge der Laserimpulse wird über einen zweiten Zeitraum ausgeführt, wobei der zweite Zeitraum von dem ersten Zeitraum verschieden ist. In einigen Ausführungsformen des Verfahrens werden die Laserimpulse der Reihe nach auf allen Regionen der ersten Package-Komponente ausgeführt. In einigen Ausführungsformen des Verfahrens werden die Laserimpulse auf einer Teilmenge der Regionen der ersten Package-Komponente ausgeführt.
  • In einer Ausführungsform enthält ein Package Folgendes: ein erstes Package, das ein erstes leitfähiges Strukturelement und ein zweites leitfähiges Strukturelement enthält; ein zweites Package, das ein drittes leitfähiges Strukturelement und ein viertes leitfähiges Strukturelement enthält; einen ersten leitfähigen Verbinder, der das dritte leitfähige Strukturelement mit dem ersten leitfähigen Strukturelement verbindet; eine erste intermetallische Verbindung (IMC) zwischen dem ersten leitfähigen Verbinder und dem ersten leitfähigen Strukturelement, wobei die erste IMC eine erste Dicke aufweist; einen zweiten leitfähigen Verbinder, der das vierte leitfähige Strukturelement mit dem zweiten leitfähigen Strukturelement verbindet; und eine zweite IMC zwischen dem zweiten leitfähigen Verbinder und dem zweiten leitfähigen Strukturelement, wobei die zweite IMC eine zweite Dicke aufweist, die geringer ist als die erste Dicke.
  • In einigen Ausführungsformen des Package enthält das erste Package Folgendes: eine Umverteilungsstruktur, die das erste leitfähige Strukturelement und das zweite leitfähige Strukturelement enthält, wobei das erste und das zweite leitfähige Strukturelement Umverteilungsleitungen sind; einen Integrierter-Schaltkreis-Die auf der Umverteilungsstruktur; ein Verkapselungsmaterial, das den Integrierter-Schaltkreis-Die umgibt; und eine leitfähige Durchkontaktierung, die sich durch das Verkapselungsmaterial hindurch erstreckt, wobei die leitfähige Durchkontaktierung elektrisch mit dem Integrierter-Schaltkreis-Die und der Umverteilungsstruktur verbunden ist.

Claims (20)

  1. Verfahren, das Folgendes umfasst: Ausrichten einer ersten Package-Komponente (200) auf eine zweite Package-Komponente (100), wobei die erste Package-Komponente (200) eine erste Region (200A) und eine zweite Region (200B) aufweist, wobei die erste Region (200A) einen ersten leitfähigen Verbinder umfasst, und die zweite Region (200B) einen zweiten leitfähigen Verbinder umfasst; Ausführen eines ersten Laserimpulses (52A) auf einem ersten Abschnitt (40A) einer Oberseite der ersten Package-Komponente (200), wobei der erste Laserimpuls (52A) den ersten leitfähigen Verbinder der ersten Region (200A) wiederaufschmilzt, wobei der erste Abschnitt (40A) der Oberseite der ersten Package-Komponente (200) die erste Region (200A) vollständig überlappt; und nach dem Ausführen des ersten Laserimpulses (52A), Ausführen eines zweiten Laserimpulses (52B) auf einem zweiten Abschnitt (40B) der Oberseite der ersten Package-Komponente (200), wobei der zweite Laserimpuls (52B) den zweiten leitfähigen Verbinder der zweiten Region (200B) wiederaufschmilzt, und der zweite Abschnitt (40B) der Oberseite der ersten Package-Komponente (200) die zweite Region (200B) vollständig überlappt.
  2. Verfahren nach Anspruch 1, wobei sich der erste Abschnitt (40A) und der zweite Abschnitt (40B) der Oberseite der ersten Package-Komponente (200) teilweise überlappen.
  3. Verfahren nach Anspruch 2, wobei der erste leitfähige Verbinder durch den zweiten Laserimpuls (52B) erwärmt wird, aber nicht durch den zweiten Laserimpuls (52B) wiederaufgeschmolzen wird.
  4. Verfahren nach einem der vorangehenden Ansprüche, wobei das Ausführen des ersten Laserimpulses (52A) Folgendes umfasst: Richten eines Laserstrahls (52) auf den ersten Abschnitt (40A) der Oberseite der ersten Package-Komponente (200), bis der erste leitfähige Verbinder wiederaufgeschmolzen wurde; und nachdem der erste leitfähige Verbinder wiederaufgeschmolzen wurde, Abschalten des Laserstrahls (52), bis der erste leitfähige Verbinder sich verfestigt hat.
  5. Verfahren nach Anspruch 4, wobei das Ausführen des zweiten Laserimpulses (52B) Folgendes umfasst: nachdem der erste leitfähige Verbinder sich verfestigt hat, Richten des Laserstrahls (52) auf den zweiten Abschnitt (40B) der Oberseite der ersten Package-Komponente (200), bis der zweite leitfähige Verbinder wiederaufgeschmolzen wurde.
  6. Verfahren nach Anspruch 4 oder 5, wobei das Abschalten des Laserstrahls (52), bis der erste leitfähige Verbinder sich verfestigt hat, das Abschalten des Laserstrahls (52) über einen zuvor festgelegte Zeitraum umfasst, wobei der erste leitfähige Verbinder sich während des zuvor festgelegten Zeitraums verfestigt.
  7. Verfahren nach einem der vorangehenden Ansprüche, wobei der erste und der zweite leitfähige Verbinder neben einer Unterseite der ersten Package-Komponente (200) angeordnet werden, und wobei Wärme durch die erste Package-Komponente (200) während des ersten (52A) und des zweiten Laserimpulses (52B) zu dem ersten und dem zweiten leitfähigen Verbinder übertragen wird.
  8. Verfahren nach einem der vorangehenden Ansprüche, wobei das Wiederaufschmelzen des ersten und des zweiten leitfähigen Verbinders die erste Package-Komponente (200) an die zweite Package-Komponente (100) bondet.
  9. Verfahren nach Anspruch 8, der des Weiteren Folgendes umfasst: nachdem die erste Package-Komponente (200) an die zweite Package-Komponente (100) gebondet wurde, Vereinzeln der ersten Region (200A) von der zweiten Region (200B), um ein erstes Bauelement-Package zu bilden.
  10. Verfahren nach einem der vorangehenden Ansprüche, wobei sich der erste Abschnitt (40A) und der zweite Abschnitt (40B) der Oberseite der ersten Package-Komponente (200) in einer dritten Region (40AB) überlappen, wobei die dritte Region (40AB) einen dritten leitfähigen Verbinder umfasst, wobei der dritte leitfähige Verbinder sowohl durch den ersten Laserimpuls (52A) als auch durch den zweiten Laserimpuls (52B) wiederaufgeschmolzen wird.
  11. Verfahren, das Folgendes umfasst: Bereitstellen einer ersten Package-Komponente (200) und einer zweiten Package-Komponente (100), wobei die erste Package-Komponente (200) erste Regionen (200A, 200B) umfasst und die zweite Package-Komponente (100) zweite Regionen (100A, 100B) umfasst; Ausrichten der ersten Regionen (200A, 200B) der ersten Package-Komponente (200) auf die zweiten Regionen (100A, 100B) der zweiten Package-Komponente (100); Ausführen von Laserimpulsen (52A, 52B) auf einer Oberseite der ersten Package-Komponente (200), wobei jeder der Laserimpulse (52A, 52B) der Reihe nach ausgeführt wird, wobei jeder jeweilige Laserimpuls der Laserimpulse (52A, 52B) eine jeweilige erste Region der ersten Regionen (200A, 200B) und eine jeweilige zweite Region der zweiten Regionen (100A, 100B) überlappt, wobei ein leitfähiges Material zwischen der jeweiligen ersten Region und der jeweiligen zweiten Region durch den jeweiligen Laserimpuls wiederaufgeschmolzen wird; und nach dem Ausführen der Laserimpulse (52A, 52B), Vereinzeln der ersten Regionen (200A, 200B) der ersten Package-Komponente (200) und der zweiten Regionen (100A, 100B) der zweiten Package-Komponente (100).
  12. Verfahren nach Anspruch 11, wobei das Ausführen der Laserimpulse (52A, 52B) für jeden jeweiligen Laserimpuls Folgendes umfasst: Richten eines Laserstrahls (52) auf die jeweilige erste Region der ersten Package-Komponente (200), bis das leitfähige Material wiederaufgeschmolzen wurde, wobei durch den Laserstrahl (52) generierte Wärme durch die erste Package-Komponente (200) zu dem leitfähigen Material übertragen wird; und nachdem das leitfähige Material wiederaufgeschmolzen wurde, Abschalten des Laserstrahls (52), bis das leitfähige Material sich abgekühlt hat.
  13. Verfahren nach Anspruch 12, wobei die Laserimpulse (52A, 52B) mit der gleichen Einheitsleistung ausgeführt werden.
  14. Verfahren nach Anspruch 12 oder 13, wobei die Laserimpulse (52A, 52B) über den gleichen Zeitraum ausgeführt werden.
  15. Verfahren nach einem der vorangehenden Ansprüche 11 oder 12, wobei eine erste Teilmenge der Laserimpulse (52A, 52B) mit einer ersten Einheitsleistung ausgeführt wird und eine zweite Teilmenge der Laserimpulse (52A, 52B) mit einer zweiten Einheitsleistung ausgeführt wird, wobei die zweite Einheitsleistung von der ersten Einheitsleistung verschieden ist.
  16. Verfahren nach einem der vorangehenden Ansprüche 11, 12, 13 oder 15, wobei eine erste Teilmenge der Laserimpulse (52A, 52B) über einen ersten Zeitraum ausgeführt wird und eine zweite Teilmenge der Laserimpulse (52A, 52B) über einen zweiten Zeitraum ausgeführt wird, wobei der zweite Zeitraum von dem ersten Zeitraum verschieden ist.
  17. Verfahren nach einem der vorangehenden Ansprüche 11 bis 16, wobei die Laserimpulse (52A, 52B) der Reihe nach auf allen Regionen der ersten Package-Komponente (200) ausgeführt werden.
  18. Verfahren nach einem der vorangehenden Ansprüche 11 bis 17, wobei die Laserimpulse (52A, 52B) auf einer Teilmenge der Regionen der ersten Package-Komponente (200) ausgeführt werden.
  19. Package, das Folgendes umfasst: ein erstes Package (200), das ein erstes leitfähiges Strukturelement und ein zweites leitfähiges Strukturelement umfasst; ein zweites Package (100), das ein drittes leitfähiges Strukturelement und ein viertes leitfähiges Strukturelement umfasst; einen ersten leitfähigen Verbinder, der das dritte leitfähige Strukturelement mit dem ersten leitfähigen Strukturelement verbindet; eine erste intermetallische Verbindung, IMC, zwischen dem ersten leitfähigen Verbinder und dem ersten leitfähigen Strukturelement, wobei die erste IMC eine erste Dicke aufweist; einen zweiten leitfähigen Verbinder, der das vierte leitfähige Strukturelement mit dem zweiten leitfähigen Strukturelement verbindet; und eine zweite IMC zwischen dem zweiten leitfähigen Verbinder und dem zweiten leitfähigen Strukturelement, wobei die zweite IMC eine zweite Dicke aufweist, die geringer ist als die erste Dicke.
  20. Package nach Anspruch 19, wobei das erste Package Folgendes umfasst: eine Umverteilungsstruktur, die das erste leitfähige Strukturelement und das zweite leitfähige Strukturelement umfasst, wobei das erste und das zweite leitfähige Strukturelement Umverteilungsleitungen sind; einen Integrierter-Schaltkreis-Die auf der Umverteilungsstruktur; ein Verkapselungsmaterial, das den Integrierter-Schaltkreis-Die umgibt; und eine leitfähige Durchkontaktierung, die sich durch das Verkapselungsmaterial hindurch erstreckt, wobei die leitfähige Durchkontaktierung elektrisch mit dem Integrierter-Schaltkreis-Die und der Umverteilungsstruktur verbunden ist.
DE102018125280.3A 2018-03-23 2018-10-12 Halbleiter-Package und Verfahren Active DE102018125280B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862647379P 2018-03-23 2018-03-23
US62/647,379 2018-03-23
US16/148,465 2018-10-01
US16/148,465 US11069671B2 (en) 2018-03-23 2018-10-01 Semiconductor package and method

Publications (2)

Publication Number Publication Date
DE102018125280A1 DE102018125280A1 (de) 2019-09-26
DE102018125280B4 true DE102018125280B4 (de) 2022-04-14

Family

ID=67848284

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018125280.3A Active DE102018125280B4 (de) 2018-03-23 2018-10-12 Halbleiter-Package und Verfahren

Country Status (4)

Country Link
US (1) US20240203971A1 (de)
KR (2) KR102375795B1 (de)
CN (1) CN113113318B (de)
DE (1) DE102018125280B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114393266A (zh) * 2022-02-18 2022-04-26 惠州一非智能科技有限公司 一种激光线路板锡膏焊机的焊锡方法
CN117410243A (zh) * 2022-07-08 2024-01-16 长鑫存储技术有限公司 半导体封装结构及制备方法
CN115274572A (zh) * 2022-07-21 2022-11-01 深南电路股份有限公司 底部封装体及其制作方法以及堆叠封装结构及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030224581A1 (en) 2002-06-03 2003-12-04 Robert Bosch Gmbh Flip chip packaging process using laser-induced metal bonding technology, system utilizing the method, and device created by the method
US20170250171A1 (en) 2016-02-25 2017-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and rework process for the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853002B2 (en) * 2013-01-04 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for metal bump die assembly
US9893043B2 (en) * 2014-06-06 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a chip package
US9543170B2 (en) * 2014-08-22 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US10312220B2 (en) * 2016-01-27 2019-06-04 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
US9916989B2 (en) * 2016-04-15 2018-03-13 Amkor Technology, Inc. System and method for laser assisted bonding of semiconductor die

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030224581A1 (en) 2002-06-03 2003-12-04 Robert Bosch Gmbh Flip chip packaging process using laser-induced metal bonding technology, system utilizing the method, and device created by the method
US20170250171A1 (en) 2016-02-25 2017-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and rework process for the same

Also Published As

Publication number Publication date
DE102018125280A1 (de) 2019-09-26
KR102375795B1 (ko) 2022-03-17
US20240203971A1 (en) 2024-06-20
CN113113318B (zh) 2024-08-27
KR102412759B1 (ko) 2022-06-28
KR20210064131A (ko) 2021-06-02
KR20220040438A (ko) 2022-03-30
CN113113318A (zh) 2021-07-13

Similar Documents

Publication Publication Date Title
DE102019117762B4 (de) Integriertes schaltungspackage und verfahren
DE102018108051B4 (de) Integrierte Fan-Out-Packages und Verfahren zu deren Herstellung
DE102016119033B4 (de) Integriertes Passivvorrichtungs-Package und Verfahren zum Ausbilden von diesem
US11942464B2 (en) Semiconductor package and method
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102015105952B4 (de) Halbleitereinrichtung und Verfahren
DE102018130035B4 (de) Package und verfahren
DE102017127764B4 (de) Verfahren zur Herstellung von Halbleiterstrukturen
DE102018127314B4 (de) Integriertes Schaltkreis-Package und Verfahren
DE102018124848B4 (de) Package-Struktur und Verfahren
KR102412759B1 (ko) 반도체 패키지 및 방법
DE102021102227B4 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102018102086A1 (de) Halbleiter-packages und verfahren zu deren herstellung
DE102017123326B4 (de) Halbleiter-Packages und Verfahren zu deren Herstellung
DE102019126974B4 (de) Integriertes schaltungs-package und verfahren
DE102018105052B4 (de) Halbleiter-Package und Verfahren
DE102018108409B4 (de) Integrierte schaltkreis-packages und verfahren zu deren herstellung
DE102017102534B4 (de) Umverteilungsschichten in Halbleiter-Packages und Verfahren zu deren Herstellung
DE102023100773A1 (de) Integriertes schaltungs-package und verfahren
DE102019118480B4 (de) Integriertes schaltungs-package und verfahren
DE102021100524B4 (de) Package-struktur und verfahren
DE102018106038A1 (de) Integrierte schaltkreis-packages und verfahren zu deren herstellung
DE102018105166B4 (de) Zwei vorrichtungen zu einem halbleiter-package und verfahren zur herstellung eines halbleiter-package
DE102017117952A1 (de) Packagestruktur und verfahren zu ihrer bildung
DE102022131823A1 (de) Laserbohrverfahren für ic-package

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final