Nothing Special   »   [go: up one dir, main page]

DE102016100523A1 - Multi-Stack-Package-on-Package-Strukturen - Google Patents

Multi-Stack-Package-on-Package-Strukturen Download PDF

Info

Publication number
DE102016100523A1
DE102016100523A1 DE102016100523.1A DE102016100523A DE102016100523A1 DE 102016100523 A1 DE102016100523 A1 DE 102016100523A1 DE 102016100523 A DE102016100523 A DE 102016100523A DE 102016100523 A1 DE102016100523 A1 DE 102016100523A1
Authority
DE
Germany
Prior art keywords
device die
dielectric layers
redistribution lines
vias
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016100523.1A
Other languages
English (en)
Other versions
DE102016100523B4 (de
Inventor
Chen-Hua Yu
An-Jhih Su
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/972,622 external-priority patent/US9735131B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102016100523A1 publication Critical patent/DE102016100523A1/de
Application granted granted Critical
Publication of DE102016100523B4 publication Critical patent/DE102016100523B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Ein Package enthält einen ersten Bauelement-Die und ein erstes Verkapselungsmaterial, das den ersten Bauelement-Dies verkapselt. Eine Unterseite des ersten Bauelement-Dies ist mit einer Unterseite des ersten Verkapselungsmaterials koplanar. Erste dielektrische Schichten liegen unter dem ersten Bauelement-Die. Erste Umverteilungsleitungen befinden sich in den ersten dielektrischen Schichten und sind elektrisch mit dem ersten Bauelement-Die gekoppelt. Zweite dielektrischen Schichten liegen über dem ersten Bauelement-Die. Zweite Umverteilungsleitungen befinden sich in den zweiten dielektrischen Schichten und sind elektrisch mit den ersten Umverteilungsleitungen gekoppelt. Ein zweiter Bauelement-Die liegt über den zweiten Umverteilungsleitungen und ist elektrisch mit ihnen gekoppelt. Keine Lötregion verbindet den zweiten Bauelement-Die mit den zweiten Umverteilungsleitungen. Ein zweites Verkapselungsmaterial verkapselt den zweiten Bauelement-Die. Ein dritter Bauelement-Die ist elektrisch mit den zweiten Umverteilungsleitungen gekoppelt. Ein drittes Verkapselungsmaterial verkapselt das dritte Bauelement-Die.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht die Priorität der folgenden vorläufig eingereichten US-Patentanmeldung: Anmeldung mit der Serien-Nr. 62/253,401, eingereicht am 10. November 2015, mit dem Titel „Multi-Stack-Package an Package-on-Package Structures”, die hiermit durch Bezugnahme in den vorliegenden Text aufgenommen wird.
  • HINTERGRUND
  • In einem konventionellen Integrated Fan-out(InFO)-Prozess wird ein oberes Package, in dem ein erster Bauelement-Die gebondet ist, an ein unteres Package gebondet. In dem unteren Package kann sich auch ein Bauelement-Die verkapselt befinden. Mittels des InFO-Prozesses wird der Integrationsgrad der Packages erhöht.
  • In einem InFo-Prozess des Standes der Technik wird zuerst das untere Package gebildet, was das Verkapseln eines Bauelement-Die und mehrerer durchgeformter Durchkontaktierungen mit einer Vergussmasse enthält. Es werden Umverteilungsleitungen gebildet, die mit dem Bauelement-Die und den durchgeformten Durchkontaktierungen verbunden sind. Ein oberes Package, das Bauelement-Dies enthalten kann, die an ein zusätzliches Package-Substrat gebondet sind, wird dann durch Lötverbindungen an das untere Package gebondet.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verstanden, wenn sie in Verbindung mit den beiliegenden Figuren gelesen wird. Es wird darauf hingewiesen, dass gemäß der gängigen Praxis in der Industrie verschiedene Strukturelemente nicht maßstabsgetreu gezeichnet sind. Die Abmessungen veranschaulichter Strukturelemente können im Interesse der Übersichtlichkeit der Besprechung nach Bedarf vergrößert oder verkleinert werden.
  • 1 bis 11A veranschaulichen die Querschnittansichten von Zwischenstufen bei der Herstellung eines Package, das Multi-Stack-Dies gemäß einigen Ausführungsformen enthält.
  • 11B bis 16 veranschaulichen die Querschnittansichten von Packages, die Multi-Stack-Dies gemäß einigen Ausführungsformen enthalten.
  • 17 veranschaulicht einen Prozessablauf zum Bilden eines Package gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung bereit. Im Folgenden werden konkrete Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und dienen nicht der Einschränkung. Zum Beispiel kann die Ausbildung eines ersten Strukturelements über oder auf einem zweiten Strukturelement in der folgenden Beschreibung Ausführungsformen umfassen, bei denen die ersten und zweiten Strukturelemente in direktem Kontakt ausgebildet sind, und können auch Ausführungsformen umfassen, bei denen zusätzliche Strukturelemente zwischen den ersten und zweiten Strukturelementen ausgebildet sein können, so dass die ersten und zweiten Strukturelemente nicht unbedingt in direktem Kontakt stehen. Darüber hinaus kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schafft nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen.
  • Des Weiteren können räumlich relative Begriffe, wie zum Beispiel „unterhalb”, „unter”, „unterer”, „oberhalb”, „oberer” und dergleichen, im vorliegenden Text verwendet werden, um die Beschreibung zu vereinfachen, um die Beziehung eines Elements oder Strukturelements zu einem oder mehreren anderen Elementen oder Strukturelementen zu beschreiben, wie in den Figuren veranschaulicht. Die räumlich relativen Begriffe sollen neben der in den Figuren gezeigten Ausrichtung noch weitere Ausrichtungen der Vorrichtung während des Gebrauchs oder Betriebes umfassen. Die Vorrichtung kann auch anders ausgerichtet (90 Grad gedreht oder anders ausgerichtet) sein, und die im vorliegenden Text verwendeten räumlich relativen Deskriptoren können gleichermaßen entsprechend interpretiert werden.
  • Es werden ein Multi-Stack-Package und das Verfahren zum Bilden des Package gemäß verschiedenen beispielhaften Ausführungsformen bereitgestellt. Es werden einige Variationen von einigen Ausführungsformen besprochen. In allen der verschiedenen Ansichten und veranschaulichenden Ausführungsformen werden gleiche Bezugszahlen zum Bezeichnen gleicher Elemente verwendet. In der gesamten Beschreibung bezieht sich der Begriff „Multi-Stack-Package” auf ein Package, in dem zwei oder mehr Ebenen von Bauelement-Dies, die in einem Verkapselungsmaterial verkapselt sind, keine Lötregionen dazwischen aufweisen. Des Weiteren werden in der gesamten Beschreibung die Flächen von Bauelement-Dies, die Metallpföstchen aufweisen, als die Vorderflächen der jeweiligen Bauelement-Dies bezeichnet, und die Flächen, die den Vorderflächen gegenüber liegen, werden als Rückflächen bezeichnet. Die Rückflächen sind gemäß einigen Ausführungsformen auch die Flächen von Halbleitersubstraten der jeweiligen Bauelement-Dies.
  • Die 1 bis 11A veranschaulichen die Querschnittansichten von Zwischenstufen bei der Herstellung eines Package gemäß einigen Ausführungsformen. In der anschließenden Besprechung werden die in den 1 bis 11A gezeigten Prozessschritte anhand des in 17 gezeigten Prozessablaufs 600 besprochen.
  • Die 1 und 2 veranschaulichen die Bildung von Durchkontaktierungen 32. Der entsprechende Schritt ist in dem in 17 gezeigten Prozessablauf als Schritt 602 gezeigt. Wie in 1 zu sehen, wird ein Träger 20 bereitgestellt, und eine Klebeschicht 22 wird über dem Träger 20 angeordnet. Der Träger 20 kann ein leerer Glasträger, eine leerer Keramikträger oder dergleichen sein und kann eine Form eines Halbleiterwafers mit einer in der Draufsicht runden Form haben. Der Träger 20 wird mitunter als ein Trägerwafer bezeichnet. Die Klebeschicht 22 kann zum Beispiel aus einem Licht-zu-Wärme-Umwandlungs(Light-to-Heat Conversion, LTHC)-Material gebildet werden, obgleich auch andere Arten von Klebstoffen verwendet werden können. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung kann sich die Klebeschicht 22 unter der Wärme von Licht zersetzen und kann dadurch den Träger 20 von der darauf gebildeten Struktur lösen.
  • Wie ebenfalls in 1 zu sehen, wird die dielektrische Schicht 24 über der Klebeschicht 22 ausgebildet. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist die dielektrische Schicht 24 eine Polymerschicht, die aus einem Polymer besteht, das ein lichtempfindliches Polymer sein kann, wie zum Beispiel Polybenzoxazol(PBO)-Polyimid oder dergleichen.
  • Gemäß einigen Ausführungsformen wird die dielektrische Schicht 24 durch ein Nitrid, wie zum Beispiel Siliziumnitrid, ein Oxid, wie zum Beispiel Siliziumoxid, Phosphosilikatglas (PSG), Borsilikatglas (BSG), bordotiertes Phosphosilikatglas (BPSG) oder dergleichen gebildet.
  • Eine leitfähige Keimschicht 26 wird über der dielektrischen Schicht 24 zum Beispiel durch physikalisches Aufdampfen (PVD) ausgebildet. Die leitfähige Keimschicht 26 kann eine metallische Keimschicht sein, die Kupfer, Aluminium, Titan, Legierungen davon oder mehrere Schichten davon enthält. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthält die leitfähige Keimschicht 26 eine erste Metallschicht, wie zum Beispiel eine (nicht gezeigte) Titanschicht, und eine zweite Metallschicht, wie zum Beispiel eine (nicht gezeigte) Kupferschicht, über der ersten Metallschicht. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung enthält die leitfähige Keimschicht 26 eine einzelne Metallschicht, wie zum Beispiel eine Kupferschicht, die aus im Wesentlichen reinem Kupfer oder einer Kupferlegierung gebildet werden kann.
  • Wie in 1 gezeigt, wird eine Maskenschicht 28 (wie zum Beispiel ein Photoresist) über der leitfähigen Keimschicht 26 aufgebracht und wird dann unter Verwendung einer Photolithografiemaske strukturiert. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird die Maskenschicht 28 durch einen Trockenfilm gebildet, der auf die leitfähige Keimschicht 26 laminiert wird. Gemäß einigen Ausführungsformen wird die Maskenschicht 28 aus einem Photoresist gebildet, der durch Aufschleudern aufgebracht wird. Im Ergebnis des Strukturierens (Belichtung und Entwicklung) werden Öffnungen 30 in der Maskenschicht 28 gebildet, durch die hindurch einige Abschnitte der leitfähigen Keimschicht 26 frei gelegt werden.
  • Durchkontaktierungen 32 werden in den Öffnungen 30 durch Plattierung gebildet, bei der es sich um Elektroplattierung oder chemische Plattierung handeln kann. Die Durchkontaktierungen 32 werden auf die frei gelegten Abschnitte der leitfähigen Keimschicht 26 plattiert. Die Durchkontaktierungen 32 sind leitfähig und können metallische Durchkontaktierungen sein, die Kupfer, Aluminium, Wolfram, Nickel oder Legierungen davon enthalten. Zu den Draufsichtformen von Durchkontaktierungen 32 gehören beispielsweise Rechtecke, Quadrate, Kreise und dergleichen. Die Höhen der Durchkontaktierungen 32 werden durch die Dicke der anschließend angeordneten Bauelement-Dies 34 (3) bestimmt, wobei die Höhen der Durchkontaktierungen 32 gemäß einigen Ausführungsformen der vorliegenden Offenbarung geringfügig größer als die, oder gleich der, Dicke der Bauelement-Dies 34 sind.
  • Nach dem Plattieren der Durchkontaktierungen 32 wird die Maskenschicht 28 entfernt. Infolge dessen werden die Abschnitte der leitfähigen Keimschicht 26, die zuvor durch die Maskenschicht 28 bedeckt waren, frei gelegt. Als Nächstes wird ein Ätzschritt ausgeführt, um die frei gelegten Abschnitte der leitfähigen Keimschicht 26 zu entfernen, wobei das Ätzen ein anisotropes oder isotropes Ätzen sein kann. Die Abschnitte der leitfähigen Keimschicht 26 (1), die durch Durchkontaktierungen 32 überlappt werden, bleiben hingegen ungeätzt. Die entstehenden Durchkontaktierungen 32 sind in 2 gezeigt. In der gesamten Beschreibung werden die verbleibenden darunterliegenden Abschnitte der leitfähigen Keimschicht 26 als die unteren Abschnitte der Durchkontaktierungen 32 bezeichnet und nicht separat gezeigt. Die leitfähige Keimschicht 26 und die darüberliegenden Abschnitte der Durchkontaktierungen 32 können gegebenenfalls klar erkennbare Grenzflächen haben. Zum Beispiel kann die Kupferschicht in der leitfähigen Keimschicht 26 mit den Durchkontaktierungen 32 ohne klar erkennbare Grenzflächen fusioniert werden. Die Titanschicht in der leitfähigen Keimschicht 26 könnte von den Kupfer-haltigen Durchkontaktierungen 32 klar unterscheidbar sein. Als ein Ergebnis des Ätzens der leitfähigen Keimschicht 26 wird die dielektrische Schicht 24 frei gelegt.
  • 3 veranschaulicht die Platzierung von Bauelement-Dies 34 über der dielektrischen Schicht 24. Der entsprechende Schritt ist in dem in 17 gezeigten Prozessablauf als Schritt 604 gezeigt. Die Bauelement-Dies 34 können mittels Die-Attach-Filmen 38, bei denen es sich um Klebefilme handelt, an die dielektrische Schicht 24 angehaftet werden. Die Ränder der Die-Attach-Filme 38 enden zusammen mit den jeweiligen Rändern von Bauelement-Dies 34 (bzw. sind auf diese ausgerichtet). Bauelement-Dies 34 können Halbleitersubstrate 36 enthalten, die Rückflächen (nach unten weisende Flächen) haben, die in physischem Kontakt mit den jeweiligen darunterliegenden Die-Attach-Filmen 38 stehen. Die Bauelement-Dies 34 enthalten des Weiteren integrierte Schaltkreis-Bauelemente 40 (wie zum Beispiel aktive Bauelemente oder passive Bauelemente) auf den Vorderflächen (den nach oben weisenden Flächen) der jeweiligen Halbleitersubstrate 36. Die Bauelement-Dies 34 können Speicher-Dies sein, wie zum Beispiel Static Random Access Memory(SRAM)-Dies, Dynamic Random Access Memory(DRAM)-Dies, Flash-Speicher-Dies usw. Die Bauelement-Dies 34 können zueinander identisch sein.
  • Gemäß einigen Ausführungsformen haben die Bauelement-Dies 34 keine Durchkontaktierungen in den Halbleitersubstraten 36. Gemäß alternativen Ausführungsformen haben die Bauelement-Dies 34 Durchkontaktierungen 42, die sich in das Halbleitersubstrate 36 erstrecken. In den Ausführungsformen, in denen es Durchkontaktierungen 42 gibt, können gegebenenfalls Durchkontaktierungen 32 ausgebildet werden, da die Durchkontaktierungen 42 als die elektrischen Verbindungen fungieren können, die die leitfähigen Strukturelemente miteinander verbinden, die über und unter den Bauelement-Dies 34 liegen. Dementsprechend brauchen Durchkontaktierungen 32 nicht ausgebildet zu werden, und die entsprechenden Herstellungskosten können eingespart werden. Gemäß einigen Ausführungsformen dienen einige oder alle der Durchkontaktierungen 42 allein zum elektrischen Verbinden der leitfähigen Strukturelemente, die über und unter den Bauelement-Dies 34 liegen, miteinander, und sind nicht elektrisch mit aktiven oder passiven Bauelementen 40, wie zum Beispiel Transistoren, Dioden, Kondensatoren, Widerständen usw., verbunden oder gekoppelt. Wenn in dieser Beschreibung Strukturelemente (wie zum Beispiel Durchkontaktierungen 32 und 42) in Strichlinie gezeigt sind, so wird damit angedeutet, dass diese Strukturelemente vorhanden sein können, aber nicht müssen.
  • Die Bauelement-Dies 34 können Metallpföstchen 44 nahe ihren Oberseiten enthalten. Die Metallpföstchen 44 sind elektrisch mit integrierten Schaltkreisen 40 im Inneren der Bauelement-Dies 34 gekoppelt. Gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung werden die Metallpföstchen 44 durch dielektrische Schichten 46 bedeckt, wobei die Oberseiten der dielektrischen Schichten 46 höher sind als die Oberseiten der Metallpföstchen 44. Die dielektrischen Schichten 46 erstrecken sich des Weiteren in die Lücken zwischen den Metallpföstchen 44. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung sind die Oberseiten der Metallpföstchen 44 mit den Oberseiten der jeweiligen dielektrischen Schichten 46 koplanar. Die dielektrischen Schichten 46 können gemäß einigen beispielhaften Ausführungsformen aus einem Polymer gebildet werden, wie zum Beispiel Polybenzoxazol (PBO) oder Polyimid. Die Metallpföstchen 44 können Kupferpföstchen sein und können auch andere leitfähige bzw. metallische Materialien enthalten, wie zum Beispiel Aluminium, Nickel oder dergleichen.
  • Wie in 4 zu sehen, wird Verkapselungsmaterial 48 auf die Bauelement-Dies 34 und Durchkontaktierungen 32 gegossen. Der entsprechende Schritt ist in dem in 17 gezeigten Prozessablauf als Schritt 606 gezeigt. Das Verkapselungsmaterial 48 füllt die Lücken zwischen benachbarten Bauelement-Dies 34 und umgibt jeden der Bauelement-Dies 34 und jede der Durchkontaktierungen 32. Das Verkapselungsmaterial 48 kann eine Vergussmasse, eine Formunterfüllung, ein Epoxid und/oder ein Harz enthalten. Nach dem Verkapselungsprozess sind die Oberseiten des Verkapselungsmaterials 48 höher als die Oberseiten der Metallpföstchen 44 und Durchkontaktierungen 32.
  • Als Nächstes wird ein Planarisierungsschritt, wie zum Beispiel ein chemisch-mechanischer Polier(CMP)-Schritt oder ein Schleifschritt, ausgeführt, um das Verkapselungsmaterial 48 zu planarisieren, bis die Durchkontaktierungen 32 frei liegen. Die Metallpföstchen 44 der Bauelement-Dies 34 werden ebenfalls im Ergebnis der Planarisierung frei gelegt. Aufgrund der Planarisierung sind die Oberseiten der Durchkontaktierungen 32 im Wesentlichen bündig (koplanar) mit den Oberseiten der Metallpföstchen 44 und sind im Wesentlichen bündig (koplanar) mit den Oberseiten des Verkapselungsmaterials 48.
  • Wie in 5 zu sehen, werden mehrere dielektrische Schichten 50 und die jeweiligen Umverteilungsleitungen (Redistribution Lines, RDLs) 52 über dem Verkapselungsmaterial 48, den Durchkontaktierungen 32 und den Metallpföstchen 44 gebildet. Der entsprechende Schritt ist in dem in 17 gezeigten Prozessablauf als Schritt 608 gezeigt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung werden die dielektrischen Schichten 50 aus einem oder mehreren Polymeren, wie zum Beispiel PBO, Polyimid oder dergleichen gebildet. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung werden die dielektrischen Schichten 50 aus einem oder mehreren anorganischen dielektrischen Materialien, wie zum Beispiel Siliziumnitrid, Siliziumoxid, Siliziumoxynitrid oder dergleichen, gebildet.
  • Die RDLs 52 werden elektrisch mit den Metallpföstchen 44 und den Durchkontaktierungen 32 gekoppelt und können die Metallpföstchen 44 und die Durchkontaktierungen 32 miteinander verbinden. Die RDLs 52 können metallische Leiterbahnen (Metallleitungen) und Durchkontaktierungen enthalten, die unter den metallischen Leiterbahnen liegen und mit ihnen verbunden sind. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung werden die RDLs 52 durch einen Plattierungsprozess gebildet, wobei jede der RDLs 52 eine (nicht gezeigte) Keimschicht und ein plattiertes metallisches Material über der Keimschicht enthält. Die Keimschicht und das plattierte metallische Material können aus dem gleichen Material oder aus verschiedenen Materialien gebildet werden.
  • Wie in 5 zu sehen, enthalten die dielektrischen Schichten 50 eine obere dielektrische Schicht über den RDLs 52, wobei einige metallische Kontaktinseln von RDLs 52 durch Öffnungen 54 in der oberen dielektrischen Schicht 50 hindurch frei liegen.
  • Als Nächstes, wie in 6 zu sehen, werden Durchkontaktierungen 56 über den dielektrischen Schichten 50 und den RDLs 52 gebildet. Der entsprechende Schritt ist als Schritt 610 in dem in 17 gezeigten Prozessablauf gezeigt. Der Herstellungsprozess kann Folgendes enthalten: Ausbilden einer (nicht gezeigten) Keimschicht über den dielektrischen Schichten 50, die sich in Öffnungen 54 erstreckt (5), Ausbilden einer (nicht gezeigten) strukturierten Maskenschicht mit Öffnungen 54, die zu den Öffnungen in der strukturierten Maskenschicht hin frei liegen, Plattieren von Durchkontaktierungen 56 in den Öffnungen in der strukturierten Maskenschicht, Entfernen der strukturierten Maskenschicht, und Ätzen der Keimschicht.
  • Die Keimschicht aus Durchkontaktierungen 56 kann eine Titanschicht und eine Kupferschicht über der Titanschicht enthalten. Das plattierte Material kann eine gleichmäßige Zusammensetzung haben und kann aus Kupfer oder einer Kupferlegierung gebildet werden. Das plattierte Material enthält einige Abschnitte über der Oberseite der oberen dielektrischen Schicht 50 und weitere Abschnitte, die sich in Öffnungen 54 hinein erstrecken (5).
  • 6 veranschaulicht auch die Adhäsion des Bauelement-Dies 58 auf der dielektrischen Schichten 50 zum Beispiel durch den Die-Attach-Film 60. Der entsprechende Schritt ist als Schritt 612 in dem in 17 gezeigten Prozessablauf gezeigt. Die Rückfläche des Bauelement-Dies 58, die die Rückfläche des Halbleitersubstrats in dem Bauelement-Die 58 sein kann, steht mit dem Die-Attach-Film 60 in Kontakt. Der Bauelement-Die 58 kann ein Logik-Die sein, wie zum Beispiel ein Zentraler-Verarbeitungseinheit(CPU)-Die, eine Grafischer-Verarbeitungseinheit(GPU)-Die oder dergleichen. Der Bauelement-Die 58 enthält Metallpföstchen 62 in der dielektrischen Oberflächenschicht 64. Die dielektrische Oberflächenschicht 64 kann zum Beispiel aus PBO oder anderen dielektrischen Materialien gebildet werden.
  • 7 veranschaulicht die Verkapselung der Durchkontaktierungen 56 und der Bauelement-Dies 58 mit dem Verkapselungsmaterial 66. Der entsprechende Schritt ist als Schritt 614 in dem in 17 gezeigten Prozessablauf gezeigt.
  • Das Verkapselungsmaterial 66 kann eine Vergussmasse sein. Nach dem Auftragen und Aushärten des Verkapselungsmaterials 66 wird eine Planarisierung ausgeführt, um überschüssiges Verkapselungsmaterial 66 zu entfernen, dergestalt, dass Durchkontaktierungen 56 und Metallpföstchen 62 frei gelegt werden.
  • Als Nächstes, wie in 8 zu sehen, werden die dielektrischen Schichten 68 und RDLs 70 über dem Verkapselungsmaterial 66 und den Bauelement-Dies 58 gebildet. Der entsprechende Schritt ist als Schritt 616 in dem in 17 gezeigten Prozessablauf gezeigt. Die dielektrischen Schichten 68 können auch aus Polymeren gebildet werden, wie zum Beispiel PBO oder Polyimid. Die RDLs 70 sind elektrisch mit den Durchkontaktierungen 56 und den Metallpföstchen 62 gekoppelt. Des Weiteren können die RDLs 70 auch die Durchkontaktierungen 56 elektrisch mit den Metallpföstchen 62 verbinden.
  • Wie des Weiteren in 8 zu sehen, werden gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung Lötmetallisierungen (Under-Bump-Metallurgies, UBMs) 72 und elektrische Verbinder 74 gebildet. Die elektrischen Verbinder 74 sind elektrisch mit RDLs 70 und 52, Metallpföstchen 62 und 44 und/oder Durchkontaktierungen 32, 42 und 56 gekoppelt. Die Ausbildung elektrischer Verbinder 74 kann das Anordnen von Lotperlen über RDLs 70 und das anschließende Wiederaufschmelzen der Lotperlen enthalten. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung enthält die Ausbildung von elektrischen Verbindern 74 das Ausführen eines Plattierungsprozesses, um Lötregionen über den RDLs 70 zu bilden, und das anschließende Wiederaufschmelzen der Lötregionen. Die elektrischen Verbinder 74 können auch Metallpföstchen oder Metallpföstchen und Lotkappen enthalten, die ebenfalls durch Plattieren gebildet werden können.
  • In der gesamten Beschreibung wird die Struktur über der Klebeschicht 22 als Waferebenen-Package 76 bezeichnet, das ein Verbundwafer sein kann. Als Nächstes wird das Package 76 von dem Träger 20 entbondet. Gemäß einigen beispielhaften Entbondungsprozessen, wie in 9 gezeigt, wird der Träger 78 an dem Package 76 angebracht, um die elektrischen Verbinder 74 zu schützen. Der entsprechende Schritt ist als Schritt 618 in dem in 17 gezeigten Prozessablauf gezeigt. Der Träger 78 kann ein Zertrennungsband sein, das auf einem (nicht gezeigten) Zertrennungsrahmen befestigt ist. Das Entbonden wird zum Beispiel ausgeführt, indem man ein UV-Licht oder einen Laser auf die Klebeschicht 22 projiziert (8). Wenn zum Beispiel die Klebeschicht 22 aus LTHC-Material besteht, so bewirkt die durch das Licht oder den Laser erzeugte Wärme, dass das LTHC-Material zersetzt wird, woraufhin der Träger 20 von dem Waferebenen-Package 76 abgelöst wird. Die resultierende Struktur ist in 9 gezeigt.
  • 10 veranschaulicht das Strukturieren zum Herstellen von Öffnungen 80 in der dielektrischen Schicht 24. Der entsprechende Schritt ist als Schritt 620 in dem in 17 gezeigten Prozessablauf gezeigt. Wenn zum Beispiel die dielektrische Schicht 24 eine Polymerschicht ist, so kann sie unter Verwendung eines Laserbohrers strukturiert werden, um die Abschnitte zu entfernen, die die Durchkontaktierungen 32 überlappen, dergestalt, dass die Durchkontaktierungen 32 durch die Öffnungen 80 frei gelegt werden.
  • 11A veranschaulicht das Bonden des Package 200 an das Package 76, wodurch das PoP-Package 82 gebildet wird. Der entsprechende Schritt ist als Schritt 622 in dem in 17 gezeigten Prozessablauf gezeigt. Die Packages 76 und 200 werden auch als ein primäres Package bzw. ein sekundäres Package bezeichnet. Das Bonden wird durch Lötregionen 84 ausgeführt, die die Durchkontaktierungen 32 mit den metallischen Kontaktinseln in dem darüber liegenden Package 200 verbinden. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthält das Package 200 ein oder mehrere Bauelement-Dies 234, die Speicher-Dies, wie zum Beispiel SRAM-Dies, DRAM-Dies oder dergleichen sein können. Die Bauelement-Dies 234 können auch mit den Bauelement-Dies 34 identisch sein. Die Speicher-Dies sind gemäß einigen beispielhaften Ausführungsformen ebenfalls an das Package-Substrat 202 gebondet. Das Verkapselungsmaterial 90 verkapselt die Bauelement-Dies 234, wobei das Verkapselungsmaterial 90 eine Vergussmasse, eine Formunterfüllung usw. sein kann. Nach dem Bonden des sekundären Package 200 an das primäre Package 76 wird eine Unterfüllung 86 in die Lücke zwischen dem sekundären Package 200 und dem primären Package 76 gefüllt und dann ausgehärtet. Dann kann ein Die-Sägevorgang ausgeführt werden, um das Package 82 in einzelne Packages 88 zu zersägen, die zueinander identisch sind. Der entsprechende Schritt ist als Schritt 624 in dem in 17 gezeigten Prozessablauf gezeigt.
  • Im Ergebnis des Die-Sägevorgangs sind die jeweiligen Ränder des Verkapselungsmaterials 48, des Verkapselungsmaterials 66, der dielektrischen Schichten 50 und der dielektrischen Schichten 68 aufeinander ausgerichtet. Die Ränder des Verkapselungsmaterials 90 und des Package-Substrats 202 können gegebenenfalls auf die Ränder des darunterliegenden Package 76 ausgerichtet sein.
  • Gemäß einigen Ausführungsformen, in denen Durchkontaktierungen 42 gebildet werden, wird nach dem Ausbilden der in 9 gezeigten Struktur eine Rückseitenschleifen ausgeführt, um Die-Attach-Filme 38 und einige Abschnitte der Halbleitersubstrate 36 zu entfernen, bis Durchkontaktierungen 42 frei liegen. Als Nächstes werden, wie in 11B gezeigt, RDLs 43 über – und in elektrischer Kopplung mit – Durchkontaktierungen 42 gebildet. Durchkontaktierungen 32 können gemäß einigen Ausführungsformen gegebenenfalls gebildet werden, wenn Durchkontaktierungen 42 gebildet werden. Gemäß einigen Ausführungsformen fungieren die Durchkontaktierungen 42 als die Zwischenverbindung zwischen RDLs 43 und RDLs 52 (durch (nicht gezeigte) Metallleitungen und Durchkontaktierungen zwischen Durchkontaktierungen 42 und Metallpföstchen 44). Durchkontaktierungen 42 brauchen allein für die Zwischenverbindung von RDLs 43 und 52 verwendet zu werden und sind mit keinerlei passiven oder aktiven Bauelementen in den Bauelement-Dies 34 elektrisch gekoppelt. Dies hat den Vorteil, dass die Gesamtzahl der Durchkontaktierungen verringert werden kann, da die Durchkontaktierungen 42 kleiner gebildet werden können als die Durchkontaktierungen 32. Des Weiteren werden die Kosten eingespart, die anderenfalls zum Herstellen von Durchkontaktierungen 32 anfallen.
  • In dem in den 11A und 11B gezeigten Package bilden die Bauelement-Dies 58, 34 und 234 ein Multi-Stack-Package, das zwei Verkapselungsregionen bzw. -materialien enthält, die durch Zwischendielektrikumschichten 50 und RDLs 52 getrennt sind. Das Stapeln der Bauelement-Dies 34 über dem verkapselten Bauelement-Die 58 führt zu einem sehr dünnen Package, da keine Lötverbindungen zwischen den Bauelement-Dies 34 und dem Bauelement-Die 58 verwendet. Des Weiteren können zwei oder mehr Bauelement-Dies 34 in demselben Verkapselungsmaterial 48 angeordnet sein, und darum wird die Höhe des Package 88 weiter reduziert. Der Platzbedarf (die Fläche in der Draufsicht) des Package 88 wird jedoch nicht vergrößert, da der Bauelement-Die 58 eine größere Fläche in der Draufsicht hat als die Bauelement-Dies 34.
  • Die 12 bis 16 veranschaulichen Packages 88 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Sofern nicht anders angegeben, sind die Materialien und Herstellungsverfahren der Komponenten in diesen Ausführungsformen im Wesentlichen die gleichen wie die gleichen Komponenten, die in den Ausführungsformen, die in den 1 bis 11A und 11B gezeigt sind, durch gleiche Bezugszahlen bezeichnet sind. Die Details bezüglich des Herstellungsprozesses und der Materialien der in 12 bis 16 gezeigten Komponenten sind somit in der Besprechung der in 1 bis 11A und 11B gezeigten Ausführungsformen zu finden. In jeder dieser Ausführungsformen können die Bauelement-Dies 234 mit den Bauelement-Dies 34 identisch oder von ihnen verschieden sein. Des Weiteren werden in den in jeder der 12 bis 16 gezeigten Ausführungsformen entweder Durchkontaktierungen 32 oder Durchkontaktierungen 42 gebildet, oder sowohl Durchkontaktierungen 32 als auch Durchkontaktierungen 42 werden gebildet.
  • 12 veranschaulicht ein Package 88, das keine Lötregionen zwischen verschiedenen Ebenen der Bauelement-Dies 58, 34 und 234 aufweist. Die Bauelement-Dies 234 sind durch RDLs 92, die in den dielektrischen Schichten 94 gebildet sind, elektrisch mit den Bauelement-Dies 34 gekoppelt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung kann der Herstellungsprozess der Struktur in 12 das Verkapseln der Bauelement-Dies 234 in Verkapselungsmaterial 90 enthalten, gefolgt vom Bilden von RDLs 92 und dielektrischen Schichten 94. Die anschließenden Schritte sind im Wesentlichen in den 1 bis 8 gezeigt. Unter Verwendung der Ausführungsformen in 12 wird die Dicke des resultierenden Package 88 weiter reduziert, da es keine Lötregion in dem resultierenden Package gibt.
  • 13 veranschaulicht das Package 88 gemäß einigen Ausführungsformen. Diese Ausführungsformen sind ähnlich den Ausführungsformen in den 11A und 11B, außer das das primäre Package 76 eine einzige Ebene des Bauelement-Dies 58 hat, während das sekundäre Package 200 mehrere gestapelte Bauelement-Dies 34 und 234 enthält.
  • 14 veranschaulicht das Package 88 gemäß einigen Ausführungsformen. Diese Ausführungsformen sind ähnlich den Ausführungsformen in den 11A und 11B, außer dass sowohl das primäre Package 76 als auch das sekundäre Package 200 mehrere gestapelte Bauelement-Dies enthalten. Zum Beispiel enthält das primäre Package 76 den Bauelement-Die 58 und Bauelement-Dies 34, die ein Multi-Stack-Package bilden. Das sekundäre Package 200 enthält den Bauelement-Die 234 und Bauelement-Dies 334, die ein Multi-Stack-Package bilden. Die Bauelement-Dies 234 können mit den Bauelement-Dies 334 identisch oder von den Bauelement-Dies 334 verschieden sein. Die Bauelement-Die 334 sind des Weiteren in dem Verkapselungsmaterial 348 verkapselt.
  • 15 veranschaulicht das Package 88 gemäß einigen Ausführungsformen. Diese Ausführungsformen sind ähnlich den Ausführungsformen in den 11A und 11B, außer dass das sekundäre Package 200 die Bauelement-Dies 434 enthält, die durch Drahtbondungen an das jeweilige Package-Substrat 202 gebondet sind. Die Bauelement-Dies 34 können von den Bauelement-Dies 234 verschieden sein. Zum Beispiel können die Bauelement-Dies 34 DRAM-Dies sein, während die Bauelement-Dies 234 Flash-Speicher-Dies sein können.
  • 16 veranschaulicht das Package 88 gemäß einigen Ausführungsformen. Diese Ausführungsformen sind ähnlich den Ausführungsformen in 15, außer dass die Bauelement-Dies 34 in 15 durch Die-Stapel 34' ersetzt sind, wobei jeder der Die-Stapel 34' mehrere miteinander verbondete Bauelement-Dies 534 enthält. Die Die-Stapel 34' werden im Voraus gebildet, bevor sie zum Bilden des Package 88 verwendet werden. Die Bauelement-Dies 534 in den Stapeln 34' sind durch Lötregionen 536 verbondet. Des Weiteren enthalten die Bauelement-Dies 534 Durchkontaktierungen 538, die die jeweiligen Halbleitersubstrate durchdringen.
  • Die Ausführungsformen der vorliegenden Offenbarung haben einige vorteilhafte Merkmale. Durch das Bilden von Multi-Stack-Packages entfallen entweder die Lötregionen, die in konventionellen Package-on-Package(PoP)-Strukturen verwendet werden, oder werden wenigstens zahlenmäßig reduziert. Dementsprechend wird die Dicke des resultierenden Package verringert.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthält ein Package einen ersten Bauelement-Die und ein erstes Verkapselungsmaterial, das den ersten Bauelement-Die verkapselt. Eine Unterseite des ersten Bauelement-Die ist mit einer Unterseite des ersten Verkapselungsmaterials koplanar. Erste dielektrische Schichten liegen unter dem ersten Bauelement-Die. Erste Umverteilungsleitungen befinden sich in den ersten dielektrischen Schichten und sind elektrisch mit dem ersten Bauelement-Die gekoppelt. Zweite dielektrische Schichten liegen über dem ersten Bauelement-Die. Zweite Umverteilungsleitungen befinden sich in den zweiten dielektrischen Schichten und sind elektrisch mit den ersten Umverteilungsleitungen gekoppelt. Ein zweiter Bauelement-Die liegt über den zweiten Umverteilungsleitungen und ist elektrisch mit ihnen gekoppelt. Keine Lötregion verbindet den zweiten Bauelement-Die mit den zweiten Umverteilungsleitungen. Ein zweites Verkapselungsmaterial verkapselt den zweiten Bauelement-Die. Ein dritter Bauelement-Die ist elektrisch mit den zweiten Umverteilungsleitungen gekoppelt. Ein drittes Verkapselungsmaterial verkapselt den dritten Bauelement-Die.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthält ein Verfahren Folgendes: Anordnen eines ersten Bauelement-Dies über einem Träger, Verkapseln des ersten Bauelement-Dies in einem ersten Verkapselungsmaterial, Ausführen einer ersten Planarisierung zum Freilegen erster Metallpföstchen in dem ersten Bauelement-Die, Bilden erster dielektrischer Schichten über dem ersten Bauelement-Die und dem ersten Verkapselungsmaterial, und Bilden erster Umverteilungsleitungen in den ersten dielektrischen Schichten. Die ersten Umverteilungsleitungen werden elektrisch mit den ersten Metallpföstchen gekoppelt. Das Verfahren enthält des Weiteren Folgendes: Anhaften eines zweiten Bauelement-Dies an eine Oberseite der ersten dielektrischen Schichten, Ausbilden einer ersten Durchkontaktierung über den ersten dielektrischen Schichten, Verkapseln des zweiten Bauelement-Dies und der ersten Durchkontaktierung in einem zweiten Verkapselungsmaterial, Ausführen einer zweiten Planarisierung zum Freilegen der ersten Durchkontaktierung und der zweiten Metallpföstchen in dem zweiten Bauelement-Die, Bilden zweiter dielektrischer Schichten über dem zweiten Bauelement-Die, und Bilden zweiter Umverteilungsleitungen in den zweiten dielektrischen Schichten. Die zweiten Umverteilungsleitungen werden elektrisch mit den zweiten Metallpföstchen und der ersten Durchkontaktierung gekoppelt.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthält ein Verfahren das Anordnen eines ersten Bauelement-Dies über einem Träger. Der erste Bauelement-Die enthält ein erstes Halbleitersubstrat und erste Durchkontaktierungen, die das erste Halbleitersubstrat durchdringen. Das Verfahren enthält des Weiteren Folgendes: Verkapseln des ersten Bauelement-Dies in einem ersten Verkapselungsmaterial, Bilden erster dielektrischer Schichten über dem ersten Bauelement-Die, und Bilden erster Umverteilungsleitungen in den ersten dielektrischen Schichten.
  • Die ersten Umverteilungsleitungen werden elektrisch mit ersten Metallpföstchen in dem ersten Bauelement-Die gekoppelt. Ein zweiter Bauelement-Die wird an eine Oberseite der ersten dielektrischen Schichten angehaftet. Zweite Durchkontaktierungen werden über den ersten dielektrischen Schichten gebildet. Die zweiten Durchkontaktierungen werden elektrisch mit den ersten Umverteilungsleitungen gekoppelt. Das Verfahren enthält des Weiteren Folgendes: Verkapseln des zweiten Bauelement-Dies in einem zweiten Verkapselungsmaterial, Bilden zweiter dielektrischer Schichten über dem zweiten Bauelement-Die, und Bilden zweiter Umverteilungsleitungen in den zweiten dielektrischen Schichten. Die zweiten Umverteilungsleitungen werden elektrisch mit zweiten Metallpföstchen in dem zweiten Bauelement-Die gekoppelt. Der Träger wird von dem ersten Bauelement-Die entbondet. Ein Rückseitenschleifvorgang wird an dem Halbleitersubstrat zum Freilegen der ersten Durchkontaktierungen ausgeführt. Dritte Umverteilungsleitungen werden gebildet, um elektrisch mit den ersten Durchkontaktierungen gekoppelt zu werden.
  • Das oben Dargelegte umreißt Merkmale verschiedener Ausführungsformen, so dass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Dem Fachmann ist klar, dass er die vorliegende Offenbarung ohne Weiteres als Basis für das Entwerfen oder Modifizieren anderer Prozesse und Strukturen verwenden kann, um die gleichen Zwecke und/oder die gleichen Vorteile wie bei den im vorliegenden Text vorgestellten Ausführungsformen zu erreichen. Dem Fachmann sollte auch klar sein, dass solche äquivalenten Bauformen nicht das Wesen und den Schutzumfang der vorliegenden Offenbarung verlassen, und dass er verschiedene Änderungen, Substituierungen und Modifizierungen an der vorliegenden Erfindung vornehmen kann, ohne vom Wesen und Schutzumfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Package, das Folgendes umfasst: einen ersten Bauelement-Die; ein erstes Verkapselungsmaterial, das den ersten Bauelement-Dies verkapselt, wobei eine Unterseite des ersten Bauelement-Dies koplanar mit einer Unterseite des ersten Verkapselungsmaterials ist; erste dielektrische Schichten, die unter dem ersten Bauelement-Die liegen; erste Umverteilungsleitungen, die sich in den ersten dielektrischen Schichten befinden und elektrisch mit dem ersten Bauelement-Die gekoppelt sind; zweite dielektrischen Schichten, die über dem ersten Bauelement-Die liegen; zweite Umverteilungsleitungen, die sich in den zweiten dielektrischen Schichten befinden und elektrisch mit den ersten Umverteilungsleitungen gekoppelt sind; ein zweiter Bauelement-Die, der über den zweiten Umverteilungsleitungen liegt und elektrisch mit ihnen gekoppelt ist, wobei keine Lötregion den zweiten Bauelement-Die mit den zweiten Umverteilungsleitungen verbindet; ein zweites Verkapselungsmaterial, das den zweiten Bauelement-Die verkapselt; einen dritten Bauelement-Die, der elektrisch mit den zweiten Umverteilungsleitungen gekoppelt ist; und ein drittes Verkapselungsmaterial, das den dritten Bauelement-Die verkapselt.
  2. Package nach Anspruch 1, wobei der dritte Bauelement-Die über dem zweiten Bauelement-Die liegt und keine Lötregion zwischen dem dritten Bauelement-Die und den ersten Umverteilungsleitungen angeordnet ist.
  3. Package nach Anspruch 1 oder 2, wobei der dritte Bauelement-Die über dem zweiten Bauelement-Die liegt und das Package des Weiteren Lötregionen umfasst, die den dritten Bauelement-Die elektrisch mit den zweiten Umverteilungsleitungen koppeln.
  4. Package nach einem der vorangehenden Ansprüche, das des Weiteren eine Durchkontaktierung umfasst, die das zweite Verkapselungsmaterial durchdringt, wobei die Durchkontaktierung den dritten Bauelement-Die elektrisch mit den zweiten Umverteilungsleitungen koppelt.
  5. Package nach einem der vorangehenden Ansprüche, wobei der zweite Bauelement-Die Folgendes umfasst: ein Halbleitersubstrat; und Durchkontaktierungen, die das Halbleitersubstrat durchdringen, wobei die Durchkontaktierungen die zweiten Umverteilungsleitungen elektrisch mit dem dritten Bauelement-Die koppeln.
  6. Package nach Anspruch 5, wobei die Durchkontaktierungen elektrisch von allen aktiven und passiven Bauelementen in dem zweiten Bauelement-Die entkoppelt sind.
  7. Package nach Anspruch 6, wobei keine Durchkontaktierung das zweite Verkapselungsmaterial durchdringt.
  8. Package nach einem der vorangehenden Ansprüche, wobei jeweilige Ränder der ersten dielektrischen Schichten, der zweiten dielektrischen Schichten, des ersten Verkapselungsmaterials und des zweiten Verkapselungsmaterials aufeinander ausgerichtet sind.
  9. Package nach einem der vorangehenden Ansprüche, das des Weiteren Folgendes umfasst: einen Die-Attach-Film, der sich zwischen dem ersten Bauelement-Die und den zweiten dielektrischen Schichten befindet und diese miteinander verbindet, wobei der erste Bauelement-Die und der zweite Bauelement-Die Vorderflächen haben, die den ersten dielektrischen Schichten zugewandt sind.
  10. Verfahren, das Folgendes umfasst: Anordnen eines ersten Bauelement-Dies über einem Träger; Verkapseln des ersten Bauelement-Dies in einem ersten Verkapselungsmaterial; Ausführen einer ersten Planarisierung zum Freilegen erster Metallpföstchen in dem ersten Bauelement-Die; Bilden erster dielektrischer Schichten über dem ersten Bauelement-Die und dem ersten Verkapselungsmaterial; Bilden erster Umverteilungsleitungen in den ersten dielektrischen Schichten, wobei die ersten Umverteilungsleitungen elektrisch mit den ersten Metallpföstchen gekoppelt werden; Anhaften eines zweiten Bauelement-Dies an eine Oberseite der ersten dielektrischen Schichten; Ausbilden einer ersten Durchkontaktierung über den ersten dielektrischen Schichten; Verkapseln des zweiten Bauelement-Dies und der ersten Durchkontaktierung in einem zweiten Verkapselungsmaterial; Ausführen einer zweiten Planarisierung zum Freilegen der ersten Durchkontaktierung und der zweiten Metallpföstchen in dem zweiten Bauelement-Die; Bilden zweiter dielektrischer Schichten über dem zweiten Bauelement-Die; und Bilden zweiter Umverteilungsleitungen in den zweiten dielektrischen Schichten, wobei die zweiten Umverteilungsleitungen elektrisch mit den zweiten Metallpföstchen und der ersten Durchkontaktierung gekoppelt werden.
  11. Verfahren nach Anspruch 10, das des Weiteren Folgendes umfasst: Ausbilden einer zweiten Durchkontaktierung, wobei das erste Verkapselungsmaterial die zweite Durchkontaktierung verkapselt.
  12. Verfahren nach Anspruch 10 oder 11, wobei keine Durchkontaktierung das erste Verkapselungsmaterial durchdringt, und das Verfahren des Weiteren Folgendes umfasst: Entbonden des ersten Trägers von dem ersten Bauelement-Die; Ausführen eines Rückseitenschleifvorgangs, um die eine zweite Durchkontaktierung in einem Halbleitersubstrat des ersten Bauelement-Dies freizulegen; und Bilden zusätzlicher Umverteilungsleitungen, die elektrisch mit der zweiten Durchkontaktierung gekoppelt sind.
  13. Verfahren nach Anspruch 12, wobei die zweite Durchkontaktierung elektrisch von allen aktiven Bauelementen in dem ersten Bauelement-Die entkoppelt ist.
  14. Verfahren nach Anspruch 13, wobei die zweite Durchkontaktierung elektrisch von allen passiven Bauelementen in dem ersten Bauelement-Die entkoppelt ist.
  15. Verfahren nach einem der Ansprüche 10 bis 14, das des Weiteren umfasst, einen dritten Bauelement-Die elektrisch mit den zweiten Umverteilungsleitungen zu koppeln, wobei der dritte Bauelement-Die in einem dritten Verkapselungsmaterial verkapselt wird.
  16. Verfahren nach Anspruch 15, die des Weiteren Folgendes umfasst: Anhaften des dritten Bauelement-Dies an eine Oberseite der zweiten dielektrischen Schichten; Bilden weiterer Durchkontaktierungen über den zweiten dielektrischen Schichten, wobei die zusätzlichen Durchkontaktierungen elektrisch mit zweiten ersten Umverteilungsleitungen gekoppelt werden; Verkapseln des dritten Bauelement-Dies in einem dritten Verkapselungsmaterial; Ausführen einer dritten Planarisierung zum Freilegen dritter Metallpföstchen in dem dritten Bauelement-Die; und Bilden dritter Umverteilungsleitungen, die elektrisch mit den dritten Metallpföstchen gekoppelt sind.
  17. Verfahren, das Folgendes umfasst: Anordnen eines ersten Bauelement-Dies über einem Träger, wobei der erste Bauelement-Die Folgendes umfasst: ein erstes Halbleitersubstrat; und erste Durchkontaktierungen, die das erste Halbleitersubstrat durchdringen; Verkapseln des ersten Bauelement-Dies in einem ersten Verkapselungsmaterial; Bilden erster dielektrischer Schichten über dem ersten Bauelement-Die; Bilden erster Umverteilungsleitungen in den ersten dielektrischen Schichten, wobei die ersten Umverteilungsleitungen elektrisch mit ersten Metallpföstchen in dem ersten Bauelement-Die gekoppelt werden; Anhaften eines zweiten Bauelement-Dies an eine Oberseite der ersten dielektrischen Schichten; Bilden zweiter Durchkontaktierungen über den ersten dielektrischen Schichten, wobei die zweiten Durchkontaktierungen elektrisch mit den ersten Umverteilungsleitungen gekoppelt werden; Verkapseln des zweiten Bauelement-Dies in einem zweiten Verkapselungsmaterial; Bilden zweiter dielektrischer Schichten über dem zweiten Bauelement-Die; Bilden zweiter Umverteilungsleitungen in den zweiten dielektrischen Schichten, wobei die zweiten Umverteilungsleitungen elektrisch mit zweiten Metallpföstchen in dem zweiten Bauelement-Die gekoppelt werden; Entbonden des Trägers von dem ersten Bauelement-Die; Ausführen eines Rückseitenschleifvorgangs auf dem ersten Halbleitersubstrat zum Freilegen der ersten Durchkontaktierungen; und Bilden dritter Umverteilungsleitungen, die elektrisch mit den ersten Durchkontaktierungen gekoppelt werden.
  18. Verfahren nach Anspruch 17, wobei die ersten Durchkontaktierungen elektrisch von allen aktiven Bauelementen in dem ersten Bauelement-Die entkoppelt sind.
  19. Verfahren nach Anspruch 18, wobei die ersten Durchkontaktierungen des Weiteren elektrisch von allen passiven Bauelementen in dem ersten Bauelement-Die entkoppelt sind.
  20. Verfahren nach einem der Ansprüche 17 bis 19, das des Weiteren Folgendes umfasst: Ausführen einer Planarisierung, um eine Oberseite des ersten Verkapselungsmaterials und eine Oberseite der ersten Metallpföstchen koplanar zu machen, wobei die ersten dielektrischen Schichten planare Schichten sind.
DE102016100523.1A 2015-11-10 2016-01-14 Multi-Stack-Package-on-Package-Strukturen Active DE102016100523B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562253401P 2015-11-10 2015-11-10
US62/253,401 2015-11-10
US14/972,622 2015-12-17
US14/972,622 US9735131B2 (en) 2015-11-10 2015-12-17 Multi-stack package-on-package structures

Publications (2)

Publication Number Publication Date
DE102016100523A1 true DE102016100523A1 (de) 2017-05-11
DE102016100523B4 DE102016100523B4 (de) 2018-04-12

Family

ID=58584966

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016100523.1A Active DE102016100523B4 (de) 2015-11-10 2016-01-14 Multi-Stack-Package-on-Package-Strukturen

Country Status (1)

Country Link
DE (1) DE102016100523B4 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020123001A1 (en) * 2019-09-05 2020-06-18 Futurewei Technologies, Inc. Multi-side power delivery in stacked memory packaging
CN112242367A (zh) * 2019-07-17 2021-01-19 台湾积体电路制造股份有限公司 封装件结构及其形成方法
CN112509931A (zh) * 2017-09-18 2021-03-16 台湾积体电路制造股份有限公司 封装件及其形成方法
CN114975415A (zh) * 2022-04-29 2022-08-30 盛合晶微半导体(江阴)有限公司 扇出堆叠型半导体封装结构及其封装方法
CN114975418A (zh) * 2022-04-29 2022-08-30 盛合晶微半导体(江阴)有限公司 三维扇出型内存的pop封装结构及其封装方法
US20230115846A1 (en) * 2021-10-13 2023-04-13 Skyworks Solutions, Inc. Electronic Package and Method for Manufacturing an Electronic Package
US12113005B2 (en) 2017-04-07 2024-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120273960A1 (en) * 2011-04-30 2012-11-01 Stats Chippac, Ltd. Semiconductor Device and Method of Embedding TSV Semiconductor Die Within Encapsulant with TMV for Vertical Interconnect in POP
DE112011104502T5 (de) * 2010-12-22 2013-12-24 Intel Corporation Multichip-Montageeinheit mit einem Substrat mit mehreren vertikal eingebetteten Plättchen und Verfahren zur Herstellung derselben
US20150171006A1 (en) * 2013-12-13 2015-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC Package and Methods of Forming the Same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112011104502T5 (de) * 2010-12-22 2013-12-24 Intel Corporation Multichip-Montageeinheit mit einem Substrat mit mehreren vertikal eingebetteten Plättchen und Verfahren zur Herstellung derselben
US20120273960A1 (en) * 2011-04-30 2012-11-01 Stats Chippac, Ltd. Semiconductor Device and Method of Embedding TSV Semiconductor Die Within Encapsulant with TMV for Vertical Interconnect in POP
US20150171006A1 (en) * 2013-12-13 2015-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC Package and Methods of Forming the Same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12113005B2 (en) 2017-04-07 2024-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
CN112509931A (zh) * 2017-09-18 2021-03-16 台湾积体电路制造股份有限公司 封装件及其形成方法
CN112242367A (zh) * 2019-07-17 2021-01-19 台湾积体电路制造股份有限公司 封装件结构及其形成方法
WO2020123001A1 (en) * 2019-09-05 2020-06-18 Futurewei Technologies, Inc. Multi-side power delivery in stacked memory packaging
US20230115846A1 (en) * 2021-10-13 2023-04-13 Skyworks Solutions, Inc. Electronic Package and Method for Manufacturing an Electronic Package
CN114975415A (zh) * 2022-04-29 2022-08-30 盛合晶微半导体(江阴)有限公司 扇出堆叠型半导体封装结构及其封装方法
CN114975418A (zh) * 2022-04-29 2022-08-30 盛合晶微半导体(江阴)有限公司 三维扇出型内存的pop封装结构及其封装方法
CN114975418B (zh) * 2022-04-29 2024-02-27 盛合晶微半导体(江阴)有限公司 三维扇出型内存的pop封装结构及其封装方法

Also Published As

Publication number Publication date
DE102016100523B4 (de) 2018-04-12

Similar Documents

Publication Publication Date Title
DE102016015805B3 (de) Multi-stack-package-on-package-strukturen
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102016101685B4 (de) Verfahren zur herstellung eines integrierten fan-out-packages
DE102015106576B4 (de) Halbleitervorrichtung mit ausgesparten rändern und herstellungsverfahren
DE102015106723B4 (de) Package mit einem Bauelementchip und Verfahren zur Herstellung eines Packages
DE102016100523B4 (de) Multi-Stack-Package-on-Package-Strukturen
DE102015105855B4 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
DE102014110666B4 (de) Verfahren zum kapseln von halbleitervorrichtungen
DE102018130035B4 (de) Package und verfahren
DE102019109690A1 (de) Halbleiterstrukturen und Verfahren zu deren Herstellung
DE102018100045A1 (de) Zwischenverbindungs-chips
DE102019109592B4 (de) Die-stapel und deren ausbildungsverfahren
DE102014114633A1 (de) Gehäusestrukturen und Verfahren zu ihrer Ausbildung
DE102014112860A1 (de) Ringstrukturen in Vorrichtungs-Die
DE102015113085A1 (de) Umverteilungsleitungen mit gestapelten Durchkontaktierungen
DE102015110635A1 (de) Integrierte Schaltung-Paktet-Kontaktstelle und Bildungsverfahren
DE102013101192A1 (de) Dreidimensionales (3-D), aufgefächertes Gehäusebauteil
DE102018111574A1 (de) Ausrichten von kontaktierhügeln in einem fan-out-häusungsprozes
DE102019120381A1 (de) Integriertes schaltungs-package und verfahren
DE102015106616A1 (de) Verfahren zum Kapseln von Halbleiterbauelementen und gekapselte Halbleiterbauelemente
DE102019114074A1 (de) Integriertes-schaltkreis-package und verfahren
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102021102227B4 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102019114984A1 (de) Package für integrierte schaltungen und verfahren
DE102019126582A1 (de) Ipd-module mit flexiblem verbindungsschema bei der kapselung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023488000

Ipc: H01L0023500000

R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023500000

Ipc: H01L0021500000

R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102016015805

Country of ref document: DE

R020 Patent grant now final