Nothing Special   »   [go: up one dir, main page]

DE102018105052A1 - Halbleiter-Package und Verfahren - Google Patents

Halbleiter-Package und Verfahren Download PDF

Info

Publication number
DE102018105052A1
DE102018105052A1 DE102018105052.6A DE102018105052A DE102018105052A1 DE 102018105052 A1 DE102018105052 A1 DE 102018105052A1 DE 102018105052 A DE102018105052 A DE 102018105052A DE 102018105052 A1 DE102018105052 A1 DE 102018105052A1
Authority
DE
Germany
Prior art keywords
dielectric layer
metallization structure
conductive
width
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018105052.6A
Other languages
English (en)
Other versions
DE102018105052B4 (de
Inventor
Tzu-Sung Huang
Hsiu-Jen Lin
Hao-Yi Tsai
Ming Hung TSENG
Tsung-Hsien Chiang
Tin-Hao Kuo
Yen-Liang Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/907,869 external-priority patent/US10784203B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102018105052A1 publication Critical patent/DE102018105052A1/de
Application granted granted Critical
Publication of DE102018105052B4 publication Critical patent/DE102018105052B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385Assembly of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20Structure, shape, material or disposition of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132Screen printing, i.e. using a stencil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1143Manufacturing methods by blanket deposition of the material of the bump connector in solid form
    • H01L2224/11436Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/1144Lamination of a preform, e.g. foil, sheet or layer by transfer printing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146Plating
    • H01L2224/11462Electroplating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/11848Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849Reflowing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/16258Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the bump connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165Material
    • H01L2224/16501Material at the bonding interface
    • H01L2224/16503Material at the bonding interface comprising an intermetallic compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436Lamination of a preform, e.g. foil, sheet or layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73257Bump and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81411Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81455Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/8181Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/0651Wire or wire-like electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047Details of electrical connections between containers
    • H01L2225/1058Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10252Germanium [Ge]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1027IV
    • H01L2924/10271Silicon-germanium [SiGe]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1027IV
    • H01L2924/10272Silicon Carbide [SiC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10329Gallium arsenide [GaAs]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10331Gallium phosphide [GaP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10332Indium antimonide [InSb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10333Indium arsenide [InAs]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10335Indium phosphide [InP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3512Cracking
    • H01L2924/35121Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Bei einer Ausführungsform weist ein Bauelement Folgendes auf: eine rückseitige Umverteilungsstruktur, die eine Metallisierungsstruktur auf einer ersten dielektrischen Schicht und eine zweite dielektrische Schicht auf der Metallisierungsstruktur umfasst; eine Durchkontaktierung, die durch die erste dielektrische Schicht verläuft, um die Metallisierungsstruktur zu kontaktieren; einen integrierten Schaltkreis-Die, der zu der Durchkontaktierung auf der ersten dielektrischen Schicht benachbart ist; eine Formmasse auf der ersten dielektrischen Schicht, wobei die Formmasse die Durchkontaktierung und den integrierten Schaltkreis-Die verkapselt; ein leitfähiges Verbindungselement, das durch die zweite dielektrische Schicht verläuft, um die Metallisierungsstruktur zu kontaktieren, wobei das leitfähige Verbindungselement mit der Durchkontaktierung elektrisch verbunden ist; und eine intermetallische Verbindung an einer Grenzfläche zwischen dem leitfähigen Verbindungselement und der Metallisierungsstruktur, wobei die intermetallische Verbindung nur teilweise in die Metallisierungsstruktur hineinreicht.

Description

  • Prioritätsanspruch und Querverweis
  • Diese Anmeldung beansprucht die Priorität der am 15. November 2017 eingereichten vorläufigen US-Patentanmeldung mit dem Aktenzeichen 62/586.413, die durch Bezugnahme aufgenommen ist.
  • Hintergrund
  • Die Halbleiter-Branche hat ein rasches Wachstum auf Grund von ständigen Verbesserungen bei der Integrationsdichte verschiedener elektronischer Komponenten (z. B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) erfahren. Größtenteils ist die Verbesserung der Integrationsdichte auf wiederholte Reduzierungen der kleinsten Strukturbreite zurückzuführen, wodurch mehr Komponenten auf einer gegebenen Fläche integriert werden können. Da die Forderung nach einer Verkleinerung von elektronischen Bauelementen stärker geworden ist, ist ein Bedarf an kreativeren Verkappungsverfahren für Halbleiter-Dies entstanden. Ein Beispiel für solche Verkappungssysteme ist die Package-auf-Package(PoP)-Technologie. Bei einem PoP-Bauelement wird ein oberes Halbleiter-Package auf ein unteres Halbleiter-Package gestapelt, um einen hohen Integrationsgrad und eine hohe Komponentendichte zu erzielen. Die PoP-Technologie ermöglicht im Allgemeinen die Herstellung von Halbleiter-Bauelementen mit verbesserten Funktionalitäten und kleinen Anschlussflächen auf einer Leiterplatte (PCB).
  • Kurze Beschreibung der Zeichnungen
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
  • Die 1 bis 16 zeigen Schnittansichten von Zwischenschritten bei einem Prozess zur Herstellung von Bauelement-Packages, gemäß einigen Ausführungsformen.
  • Die 17, 18A bis 18C, 19 und 20 zeigen Schnittansichten von Zwischenschritten bei einem Prozess zur Herstellung einer Package-Struktur, gemäß einigen Ausführungsformen.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung bereit. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so hergestellt werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen des in Gebrauch oder in Betrieb befindlichen Bauelements umfassen. Das Bauelement kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso entsprechend interpretiert werden.
  • Bei einigen Ausführungsformen werden leitfähige Verbindungselemente zum Bonden eines Bauelement-Packages an Metallisierungsstrukturen einer Umverteilungsstruktur hergestellt. Es werden Öffnungen hergestellt, sodass die Metallisierungsstrukturen freigelegt werden, und in den Öffnungen werden die leitfähigen Verbindungselemente hergestellt. Die leitfähigen Verbindungselemente werden dann aufgeschmolzen, um die Metallisierungsstrukturen an ein Bauelement-Package zu bonden. Durch Steuern der Breiten der Öffnungen und der leitfähigen Verbindungselemente kann die Dicke einer intermetallischen Verbindung (IMC), die während der Aufschmelzung hergestellt wird, gesteuert werden. Insbesondere wird die Dicke der IMC so gesteuert, dass sie kleiner als die Dicke der Metallisierungsstrukturen ist. Dadurch kann eine Ablösung von darunter befindlichen Seed-Schichten bei einer nachfolgenden Prüfung vermieden werden.
  • Die 1 bis 16 zeigen Schnittansichten von Zwischenschritten bei einem Prozess zur Herstellung von ersten Packages 200, gemäß einigen Ausführungsformen. Es sind ein erster Package-Bereich 600 und ein zweiter Package-Bereich 602 dargestellt, in denen jeweils ein erstes Package 200 hergestellt wird. Die ersten Packages 200 können auch als integrierte Fan-out(InFO)-Packages bezeichnet werden.
  • In 1 wird ein Trägersubstrat 100 bereitgestellt, und auf dem Trägersubstrat 100 wird eine Ablöseschicht 102 hergestellt. Das Trägersubstrat 100 kann ein Glas-Trägersubstrat, ein Keramik-Trägersubstrat oder dergleichen sein. Das Trägersubstrat 100 kann ein Wafer sein, sodass mehrere Packages gleichzeitig auf dem Trägersubstrat 100 hergestellt werden können. Die Ablöseschicht 102 kann aus einem Material auf Polymerbasis bestehen, das zusammen mit dem Trägersubstrat 100 von den darüber befindlichen Strukturen, die in späteren Schritten hergestellt werden, entfernt werden kann. Bei einigen Ausführungsformen ist die Ablöseschicht 102 ein durch Wärme ablösbares Material auf Epoxidbasis, das beim Erwärmen sein Haftvermögen verliert, wie etwa eine LTHC-Ablösebeschichtung (LTHC: Licht-Wärme-Umwandlung). Bei anderen Ausführungsformen kann die Ablöseschicht 102 ein Ultraviolett(UV)-Klebstoff sein, der sein Haftvermögen verliert, wenn er mit UV-Licht bestrahlt wird. Die Ablöseschicht 102 kann als eine Flüssigkeit verteilt werden und gehärtet werden, sie kann eine Laminatschicht, mit der das Trägersubstrat 100 beschichtet wird, oder dergleichen sein. Die Oberseite der Ablöseschicht 102 kann egalisiert werden und kann ein hohes Maß an Koplanarität haben.
  • In 2 werden eine dielektrische Schicht 104, eine Metallisierungsstruktur 106 (die gelegentlich als Umverteilungsschichten oder Umverteilungsleitungen bezeichnet wird) und eine dielektrische Schicht 108 hergestellt. Die dielektrische Schicht 104 wird auf der Ablöseschicht 102 hergestellt. Die Unterseite der dielektrischen Schicht 104 kann in Kontakt mit der Oberseite der Ablöseschicht 102 sein. Bei einigen Ausführungsformen besteht die dielektrische Schicht 104 aus einem Polymer, wie etwa Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder dergleichen. Bei anderen Ausführungsformen besteht die dielektrische Schicht 104 aus einem Nitrid, wie etwa Siliziumnitrid; einem Oxid, wie etwa Siliziumoxid, Phosphorsilicatglas (PSG), Borsilicatglas (BSG), Borphosphorsilicatglas (BPSG) oder dergleichen; oder dergleichen. Die dielektrische Schicht 104 kann mit einem geeigneten Abscheidungsverfahren, wie etwa Schleuderbeschichtung, chemische Aufdampfung (CVD), Laminierung oder dergleichen, oder einer Kombination davon hergestellt werden.
  • Auf der dielektrischen Schicht 104 wird die Metallisierungsstruktur 106 hergestellt. Als ein Beispiel für die Herstellung der Metallisierungsstruktur 106 wird eine Seed-Schicht (nicht dargestellt) über der dielektrischen Schicht 104 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht mit mehreren Teilschichten sein kann, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird ein Fotoresist auf der Seed-Schicht hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht der Metallisierungsstruktur 106. Durch die Strukturierung werden Öffnungen durch das Fotoresist hergestellt, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall umfassen, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen. Dann werden das Fotoresist und Teile der Seed-Schicht entfernt, auf denen das leitfähige Material nicht abgeschieden wird. Das Fotoresist kann mit einem geeigneten Ablösungs- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden freiliegende Teile der Seed-Schicht entfernt, zum Beispiel mit einem geeigneten Ätzverfahren, wie etwa durch Nass- oder Trockenätzung. Die verbliebenen Teile der Seed-Schicht und das leitfähige Material bilden die Metallisierungsstruktur 106.
  • Auf der Metallisierungsstruktur 106 und der dielektrischen Schicht 104 wird die dielektrische Schicht 108 hergestellt. Bei einigen Ausführungsformen besteht die dielektrische Schicht 108 aus einem Polymer, das ein lichtempfindliches Material, wie etwa PBO, Polyimid, BCB oder dergleichen, sein kann und unter Verwendung einer lithografischen Maske strukturiert werden kann. Bei anderen Ausführungsformen besteht die dielektrische Schicht 108 aus einem Nitrid, wie etwa Siliziumnitrid; einem Oxid, wie etwa Siliziumoxid, PSG, BSG oder BPSG; oder dergleichen. Die dielektrische Schicht 108 kann durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen oder eine Kombination davon hergestellt werden. Die dielektrische Schicht 108 wird dann strukturiert, um Öffnungen 109 herzustellen, sodass Teile der Metallisierungsstruktur 106 freigelegt werden. Die Strukturierung kann mit einem geeigneten Verfahren erfolgen, wie etwa durch Belichten der dielektrischen Schicht 108, wenn diese ein lichtempfindliches Material ist, oder durch Ätzen, zum Beispiel anisotropes Ätzen.
  • Die dielektrischen Schichten 104 und 108 und die Metallisierungsstruktur 106 können als eine rückseitige Umverteilungsstruktur 110 bezeichnet werden. Bei der dargestellten Ausführungsform umfasst die rückseitige Umverteilungsstruktur 110 die zwei dielektrischen Schichten 104 und 108 und eine Metallisierungsstruktur 106. Bei anderen Ausführungsformen kann die rückseitige Umverteilungsstruktur 110 jede Anzahl von dielektrischen Schichten, Metallisierungsstrukturen und leitfähigen Durchkontaktierungen umfassen. Durch Wiederholen der Prozesse zur Herstellung der Metallisierungsstruktur 106 und der dielektrischen Schicht 108 können eine oder mehrere weitere Metallisierungsstrukturen und dielektrische Schichten in der rückseitigen Umverteilungsstruktur 110 hergestellt werden. Während der Herstellung einer Metallisierungsstruktur können leitfähige Durchkontaktierungen (nicht dargestellt) dadurch hergestellt werden, dass die Seed-Schicht und ein leitfähiges Material der Metallisierungsstruktur in der Öffnung der darunter befindlichen dielektrischen Schicht abgeschieden werden. Die leitfähigen Durchkontaktierungen können daher die verschiedenen Metallisierungsstrukturen miteinander verbinden und elektrisch koppeln.
  • In 3 werden Durchkontaktierungen 112 hergestellt. Als ein Beispiel für die Herstellung der Durchkontaktierungen 112 wird eine Seed-Schicht 113 (die später in 18 gezeigt ist) über der rückseitigen Umverteilungsstruktur 110, z. B. auf der dielektrischen Schicht 108, und Teilen der Metallisierungsstruktur 106 hergestellt, die von den Öffnungen 109 freigelegt werden. Bei einigen Ausführungsformen ist die Seed-Schicht 113 eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht mit mehreren Teilschichten aus unterschiedlichen Materialien sein kann. Bei einigen Ausführungsformen umfasst die Seed-Schicht 113 eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht 113 kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Auf der Seed-Schicht 113 wird ein Fotoresist hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht den Durchkontaktierungen 112. Durch die Strukturierung werden Öffnungen durch das Fotoresist hergestellt, um die Seed-Schicht 113 freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht 113 wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall umfassen, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen. Das Fotoresist und Teile der Seed-Schicht 113, auf denen das leitfähige Material nicht abgeschieden wird, werden entfernt. Das Fotoresist kann mit einem geeigneten Ablösungs- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden freiliegende Teile der Seed-Schicht 113 entfernt, zum Beispiel mit einem geeigneten Ätzverfahren, wie etwa durch Nass- oder Trockenätzung. Die verbliebenen Teile der Seed-Schicht 113 und das leitfähige Material bilden die Durchkontaktierungen 112.
  • In 4 werden integrierte Schaltkreis-Dies 14 mit einem Klebstoff 116 an die dielektrische Schicht 108 angeklebt. Die integrierten Schaltkreis-Dies 114 können Logik-Dies (z. B. zentrale Verarbeitungseinheit, Microcontroller usw.), Speicher-Dies [z. B. ein dynamischer Direktzugriffsspeicher(DRAM)-Die, ein statischer Direktzugriffsspeicher(SRAM)-Die usw.], Power-Management-Dies [z. B. ein PMIC-Die (PMIC: integrierter Power-Management-Schaltkreis)], Hochfrequenz-Dies, Sensor-Dies, MEMS-Dies (MEMS: mikroelektromechanisches System), Signalverarbeitungs-Dies [z. B. ein DSP-Die (DSP: digitale Signalverarbeitung)], Front-End-Dies [z. B. analoge Front-End(AFE)-Dies] oder dergleichen oder eine Kombination davon sein. Außerdem können bei einigen Ausführungsformen die integrierten Schaltkreis-Dies 114 unterschiedliche Größen (z. B. unterschiedliche Höhen und/oder Flächeninhalte) haben, und bei anderen Ausführungsformen können die integrierten Schaltkreis-Dies 114 die gleiche Größe (z. B. die gleichen Höhen und/oder Flächeninhalte) haben.
  • Bevor die integrierten Schaltkreis-Dies 114 an die dielektrische Schicht 108 angeklebt werden, können sie mit Herstellungsverfahren bearbeitet werden, die zum Herstellen von integrierten Schaltkreisen in den integrierten Schaltkreis-Dies 114 geeignet sind. Zum Beispiel können die integrierten Schaltkreis-Dies 114 jeweils ein Halbleitersubstrat 118, wie etwa dotiertes oder undotiertes Silizium, oder eine aktive Schicht eines Halbleiter-auf-Isolator(SOI)-Substrats aufweisen. Das Halbleitersubstrat 118 kann Folgendes umfassen: ein anderes Halbleitermaterial, wie etwa Germanium; einen Verbindungshalbleiter, wie etwa Siliziumcarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, wie etwa SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon. Andere Substrate, wie etwa mehrschichtige oder Gradient-Substrate, können ebenfalls verwendet werden. In und/oder auf dem Halbleitersubstrat 118 können Bauelemente, wie etwa Transistoren, Dioden, Kondensatoren, Widerstände usw., hergestellt werden, die durch eine Verbindungsstruktur 120, die zum Beispiel von Metallisierungsstrukturen in einer oder mehreren dielektrischen Schichten auf dem Halbleitersubstrat 118 gebildet wird, zu einem integrierten Schaltkreis miteinander verbunden werden können.
  • Die integrierten Schaltkreis-Dies 114 weisen weiterhin Pads 122, wie etwa Aluminiumpads, auf, zu denen Außenanschlüsse hergestellt werden. Die Pads 122 befinden sich auf Seiten, die als jeweilige aktive Seiten der integrierten Schaltkreis-Dies 114 bezeichnet werden können. Passivierungsschichten 124 werden auf den integrierten Schaltkreis-Dies 114 und auf Teilen der Pads 122 hergestellt. Öffnungen verlaufen durch die Passivierungsschichten 124 zu den Pads 122. In den Öffnungen durch die Passivierungsschichten 124 befinden sich Die-Verbindungselemente 126, wie etwa leitfähige Säulen (die zum Beispiel ein Metall, wie etwa Kupfer, aufweisen), die mit den jeweiligen Pads 122 mechanisch und elektrisch verbunden sind. Die Die-Verbindungselemente 126 können zum Beispiel durch Plattierung oder dergleichen hergestellt werden. Die Die-Verbindungselemente 126 verbinden die jeweiligen integrierten Schaltkreise der integrierten Schaltkreis-Dies 114 elektrisch.
  • Auf den aktiven Seiten der integrierten Schaltkreis-Dies 114, wie etwa auf den Passivierungsschichten 124 und den Die-Verbindungselementen 126, befindet sich ein dielektrisches Material 128. Das dielektrische Material 128 verkapselt die Die-Verbindungselemente 126 seitlich, und das dielektrische Material 128 endet seitlich mit den jeweiligen integrierten Schaltkreis-Dies 114. Das dielektrische Material 128 kann Folgendes sein: ein Polymer, wie etwa PBO, Polyimid, BCB oder dergleichen; ein Nitrid, wie etwa Siliziumnitrid; ein Oxid, wie etwa Siliziumoxid, PSG, BSG, BPSG oder dergleichen; oder dergleichen oder eine Kombination davon. Das dielektrische Material 128 kann zum Beispiel durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen abgeschieden werden.
  • Der Klebstoff 116 befindet sich auf Rückseiten der integrierten Schaltkreis-Dies 114 und klebt die integrierten Schaltkreis-Dies 114 an die rückseitige Umverteilungsstruktur 110, wie etwa die dielektrische Schicht 108, an. Der Klebstoff 116 kann jeder geeignete Klebstoff, ein Epoxidharz, eine Die-Befestigungsschicht (DAF) oder dergleichen sein. Der Klebstoff 116 kann auf eine Rückseite der integrierten Schaltkreis-Dies 114, wie etwa auf eine Rückseite des jeweiligen Halbleiterwafers, oder über der Oberfläche des Trägersubstrats 100 aufgebracht werden. Die integrierten Schaltkreis-Dies 114 können zum Beispiel durch Zersägen oder Zertrennen vereinzelt werden und können mit dem Klebstoff 116 zum Beispiel unter Verwendung eines Pick-and-Place-Geräts an die dielektrische Schicht 108 angeklebt werden.
  • Es ist zwar dargestellt, dass jeweils zwei integrierte Schaltkreis-Dies 114 in dem ersten Package-Bereich 600 und dem zweiten Package-Bereich 602 angeklebt werden, aber es ist klar, dass mehr oder weniger integrierte Schaltkreis-Dies 114 in jedem Package-Bereich angeklebt werden können. Zum Beispiel kann nur ein integrierter Schaltkreis-Die 114 in jedem Bereich angeklebt werden. Außerdem können die integrierten Schaltkreis-Dies 114 von unterschiedlicher Größe sein. Bei einigen Ausführungsformen kann der integrierte Schaltkreis-Die 114 ein Die mit einer großen Anschlussfläche sein, wie etwa bei Ein-Chip-System(SoC)-Bauelementen. Bei Ausführungsformen, bei denen der integrierte Schaltkreis-Die 114 eine große Anschlussfläche hat, kann der Raum, der für die Durchkontaktierungen 112 in den Package-Bereichen verfügbar ist, begrenzt sein. Die Verwendung der rückseitigen Umverteilungsstruktur 110 ermöglicht eine bessere Verbindungsanordnung, wenn die Package-Bereiche einen begrenzten Raum haben, der für die Durchkontaktierungen 112 verfügbar ist.
  • In 5 wird ein Verkapselungsmaterial 130 auf den verschiedenen Komponenten abgeschieden. Das Verkapselungsmaterial 130 kann eine Formmasse, ein Epoxidharz oder dergleichen sein und kann durch Formpressen, Pressspritzen oder dergleichen aufgebracht werden. Das Verkapselungsmaterial 130 kann über dem Trägersubstrat 100 abgeschieden werden, sodass die Durchkontaktierungen 112 und/oder die Die-Verbindungselemente 126 der integrierten Schaltkreis-Dies 114 vergraben oder verdeckt werden. Dann wird das Verkapselungsmaterial 130 gehärtet.
  • In 6 wird ein Planarisierungsprozess an dem Verkapselungsmaterial 130 durchgeführt, um die Durchkontaktierungen 112 und die Die-Verbindungselemente 126 freizulegen. Bei dem Planarisierungsprozess kann auch das dielektrische Material 128 geschliffen werden. Nach dem Planarisierungsprozess sind Oberseiten der Durchkontaktierungen 112, der Die-Verbindungselemente 126, des dielektrischen Materials 128 und des Verkapselungsmaterials 130 koplanar. Der Planarisierungsprozess kann zum Beispiel eine chemisch-mechanische Polierung (CMP), ein Schleifprozess oder dergleichen sein. Bei einigen Ausführungsformen kann der Planarisierungsprozess weggelassen werden, zum Beispiel wenn die Durchkontaktierungen 112 und die Die-Verbindungselemente 126 bereits freigelegt sind.
  • In den 7 bis 14 wird eine vorderseitige Umverteilungsstruktur 132 hergestellt. Wie gezeigt ist, umfasst die vorderseitige Umverteilungsstruktur 132 dielektrische Schichten 134, 140, 146 und 152 sowie Metallisierungsstrukturen 138, 144 und 150. Die Metallisierungsstrukturen können auch als Umverteilungsschichten oder Umverteilungsleitungen bezeichnet werden und umfassen leitfähige Durchkontaktierungen und leitfähige Leitungen (nicht einzeln bezeichnet).
  • In 7 wird die dielektrische Schicht 134 auf dem Verkapselungsmaterial 130, den Durchkontaktierungen 112 und den Die-Verbindungselementen 126 abgeschieden. Bei einigen Ausführungsformen besteht die dielektrische Schicht 134 aus einem Polymer, das ein lichtempfindliches Material, wie etwa PBO, Polyimid, BCB oder dergleichen, sein kann und unter Verwendung einer lithografischen Maske strukturiert werden kann. Bei anderen Ausführungsformen besteht die dielektrische Schicht 134 aus einem Nitrid, wie etwa Siliziumnitrid; einem Oxid, wie etwa Siliziumoxid, PSG, BSG oder BPSG; oder dergleichen. Die dielektrische Schicht 134 kann durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen oder eine Kombination davon hergestellt werden.
  • Dann wird die dielektrische Schicht 134 strukturiert. Durch die Strukturierung werden Öffnungen 136 hergestellt, um Teile der Durchkontaktierungen 112 und die Die-Verbindungselemente 126 freizulegen. Die Strukturierung kann mit einem geeigneten Verfahren erfolgen, wie etwa durch Belichten der dielektrischen Schicht 134, wenn sie aus einem lichtempfindlichen Material besteht, oder durch Ätzen, zum Beispiel durch eine anisotrope Ätzung. Wenn die dielektrische Schicht 134 aus einem lichtempfindlichen Material besteht, kann sie nach der Belichtung entwickelt werden.
  • In 8 wird auf der dielektrischen Schicht 134 die Metallisierungsstruktur 138 mit Durchkontaktierungen hergestellt. Als ein Beispiel für die Herstellung der Metallisierungsstruktur 138 wird eine Seed-Schicht (nicht dargestellt) über der dielektrischen Schicht 134 und in den Öffnungen 136 durch die dielektrische Schicht 134 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht mit mehreren Teilschichten aus unterschiedlichen Materialien sein kann. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Auf der Seed-Schicht wird dann ein Fotoresist hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht der Metallisierungsstruktur 138. Durch die Strukturierung werden Öffnungen durch das Fotoresist hergestellt, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden das Fotoresist und Teile der Seed-Schicht, auf denen das leitfähige Material nicht abgeschieden ist, entfernt. Das Fotoresist kann mit einem geeigneten Ablösungs- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden freiliegende Teile der Seed-Schicht entfernt, zum Beispiel mit einem geeigneten Ätzverfahren, wie etwa durch Nass- oder Trockenätzung. Die verbliebenen Teile der Seed-Schicht und das leitfähige Material bilden die Metallisierungsstruktur 138 und Durchkontaktierungen. Die Durchkontaktierungen werden in den Öffnungen 136 durch die dielektrische Schicht 134 z. B. zu den Durchkontaktierungen 112 und/oder den Die-Verbindungselementen 126 hergestellt.
  • In 9 wird die dielektrische Schicht 140 auf der Metallisierungsstruktur 138 und der dielektrischen Schicht 134 abgeschieden. Bei einigen Ausführungsformen besteht die dielektrische Schicht 140 aus einem Polymer, das ein lichtempfindliches Material, wie etwa PBO, Polyimid, BCB oder dergleichen, sein kann und unter Verwendung einer lithografischen Maske strukturiert werden kann. Bei anderen Ausführungsformen besteht die dielektrische Schicht 140 aus einem Nitrid, wie etwa Siliziumnitrid; einem Oxid, wie etwa Siliziumoxid, PSG, BSG oder BPSG; oder dergleichen. Die dielektrische Schicht 140 kann durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen oder eine Kombination davon hergestellt werden.
  • Dann wird die dielektrische Schicht 140 strukturiert. Durch die Strukturierung werden Öffnungen 142 hergestellt, um Teile der Metallisierungsstruktur 138 freizulegen. Die Strukturierung kann mit einem geeigneten Verfahren erfolgen, wie etwa durch Belichten der dielektrischen Schicht 140, wenn sie aus einem lichtempfindlichen Material besteht, oder durch Ätzen, zum Beispiel durch eine anisotrope Ätzung. Wenn die dielektrische Schicht 140 aus einem lichtempfindlichen Material besteht, kann sie nach der Belichtung entwickelt werden.
  • In 10 wird auf der dielektrischen Schicht 140 die Metallisierungsstruktur 144 mit Durchkontaktierungen hergestellt. Als ein Beispiel für die Herstellung der Metallisierungsstruktur 144 wird eine Seed-Schicht (nicht dargestellt) über der dielektrischen Schicht 140 und in den Öffnungen 142 durch die dielektrische Schicht 140 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht mit mehreren Teilschichten aus unterschiedlichen Materialien sein kann. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Auf der Seed-Schicht wird dann ein Fotoresist hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht der Metallisierungsstruktur 144. Durch die Strukturierung werden Öffnungen durch das Fotoresist hergestellt, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden das Fotoresist und Teile der Seed-Schicht, auf denen das leitfähige Material nicht abgeschieden ist, entfernt. Das Fotoresist kann mit einem geeigneten Ablösungs- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden freiliegende Teile der Seed-Schicht entfernt, zum Beispiel mit einem geeigneten Ätzverfahren, wie etwa durch Nass- oder Trockenätzung. Die verbliebenen Teile der Seed-Schicht und das leitfähige Material bilden die Metallisierungsstruktur 144 und Durchkontaktierungen. Die Durchkontaktierungen werden in den Öffnungen 142 durch die dielektrische Schicht 140 z. B. zu Teilen der Metallisierungsstruktur 138 hergestellt.
  • In 11 wird die dielektrische Schicht 146 auf der Metallisierungsstruktur 144 und der dielektrischen Schicht 140 hergestellt. Bei einigen Ausführungsformen besteht die dielektrische Schicht 146 aus einem Polymer, das ein lichtempfindliches Material, wie etwa PBO, Polyimid, BCB oder dergleichen, sein kann und unter Verwendung einer lithografischen Maske strukturiert werden kann. Bei anderen Ausführungsformen besteht die dielektrische Schicht 146 aus einem Nitrid, wie etwa Siliziumnitrid; einem Oxid, wie etwa Siliziumoxid, PSG, BSG oder BPSG; oder dergleichen. Die dielektrische Schicht 146 kann durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen oder eine Kombination davon hergestellt werden.
  • Dann wird die dielektrische Schicht 146 strukturiert. Durch die Strukturierung werden Öffnungen 148 hergestellt, um Teile der Metallisierungsstruktur 144 freizulegen. Die Strukturierung kann mit einem geeigneten Verfahren erfolgen, wie etwa durch Belichten der dielektrischen Schicht 146, wenn sie aus einem lichtempfindlichen Material besteht, oder durch Ätzen, zum Beispiel durch eine anisotrope Ätzung. Wenn die dielektrische Schicht 146 aus einem lichtempfindlichen Material besteht, kann sie nach der Belichtung entwickelt werden.
  • In 12 wird auf der dielektrischen Schicht 146 die Metallisierungsstruktur 150 mit Durchkontaktierungen hergestellt. Als ein Beispiel für die Herstellung der Metallisierungsstruktur 150 wird eine Seed-Schicht (nicht dargestellt) über der dielektrischen Schicht 146 und in den Öffnungen 148 durch die dielektrische Schicht 146 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht mit mehreren Teilschichten aus unterschiedlichen Materialien sein kann. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Auf der Seed-Schicht wird dann ein Fotoresist hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht der Metallisierungsstruktur 150. Durch die Strukturierung werden Öffnungen durch das Fotoresist hergestellt, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden das Fotoresist und die Teile der Seed-Schicht, auf denen das leitfähige Material nicht abgeschieden ist, entfernt. Das Fotoresist kann mit einem geeigneten Ablösungs- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden freiliegende Teile der Seed-Schicht entfernt, zum Beispiel mit einem geeigneten Ätzverfahren, wie etwa durch Nass- oder Trockenätzung. Die verbliebenen Teile der Seed-Schicht und das leitfähige Material bilden die Metallisierungsstruktur 150 und Durchkontaktierungen. Die Durchkontaktierungen werden in Öffnungen durch die dielektrische Schicht 146 z. B. zu Teilen der Metallisierungsstruktur 144 hergestellt.
  • In 13 wird die dielektrische Schicht 152 auf der Metallisierungsstruktur 150 und der dielektrischen Schicht 146 hergestellt. Bei einigen Ausführungsformen besteht die dielektrische Schicht 152 aus einem Polymer, das ein lichtempfindliches Material, wie etwa PBO, Polyimid, BCB oder dergleichen, sein kann und unter Verwendung einer lithografischen Maske strukturiert werden kann. Bei anderen Ausführungsformen besteht die dielektrische Schicht 152 aus einem Nitrid, wie etwa Siliziumnitrid; einem Oxid, wie etwa Siliziumoxid, PSG, BSG oder BPSG; oder dergleichen. Die dielektrische Schicht 152 kann durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen oder eine Kombination davon hergestellt werden.
  • Dann wird die dielektrische Schicht 152 strukturiert. Durch die Strukturierung werden Öffnungen 154 hergestellt, um Teile der Metallisierungsstruktur 150 freizulegen. Die Strukturierung kann mit einem geeigneten Verfahren erfolgen, wie etwa durch Belichten der dielektrischen Schicht 152, wenn sie aus einem lichtempfindlichen Material besteht, oder durch Ätzen, zum Beispiel durch eine anisotrope Ätzung. Wenn die dielektrische Schicht 152 aus einem lichtempfindlichen Material besteht, kann sie nach der Belichtung entwickelt werden. Die Öffnungen 154 können breiter als die Öffnungen 136, 142 und 148 sein.
  • In 14 werden auf der dielektrischen Schicht 152 Metallisierungen unter dem Kontakthügel (UBMs) 156 hergestellt. Bei der dargestellten Ausführungsform werden die UBMs 156 durch die Öffnungen 154 durch die dielektrische Schicht 152 zu der Metallisierungsstruktur 150 hergestellt. Als ein Beispiel für die Herstellung der UBMs 156 wird eine Seed-Schicht (nicht dargestellt) über der dielektrischen Schicht 152 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht mit mehreren Teilschichten sein kann, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird ein Fotoresist auf der Seed-Schicht hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht den UBMs 156. Durch die Strukturierung werden Öffnungen durch das Fotoresist hergestellt, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden das Fotoresist und Teile der Seed-Schicht entfernt, auf denen das leitfähige Material nicht abgeschieden wird. Das Fotoresist kann mit einem geeigneten Ablösungs- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden freiliegende Teile der Seed-Schicht entfernt, zum Beispiel mit einem geeigneten Ätzverfahren, wie etwa durch Nass- oder Trockenätzung. Die verbliebenen Teile der Seed-Schicht und das leitfähige Material bilden die UBMs 156. Bei Ausführungsformen, bei denen die UBMs 156 anders hergestellt werden, können mehr Fotoresist- und Strukturierungsschritte verwendet werden.
  • Die vorderseitige Umverteilungsstruktur 132 ist als ein Beispiel gezeigt. In der vorderseitigen Umverteilungsstruktur 132 können mehr oder weniger dielektrische Schichten und Metallisierungsstrukturen hergestellt werden. Wenn weniger dielektrische Schichten und Metallisierungsstrukturen hergestellt werden sollen, können Schritte und Prozesse, die vorstehend erörtert worden sind, weggelassen werden. Wenn mehr dielektrische Schichten und Metallisierungsstrukturen hergestellt werden sollen, können vorstehend erörterte Schritte und Prozesse wiederholt werden. Ein Durchschnittsfachmann dürfte ohne weiteres erkennen, welche Schritte und Prozesse weggelassen oder wiederholt werden können.
  • In 15 werden leitfähige Verbindungselemente 158 auf den UBMs 156 hergestellt. Die leitfähigen Verbindungselemente 158 können BGA-Verbindungselemente (BGA: Kugelgitter-Array), Lotkugeln, Metallsäulen, C4-Kontakthügel (C4: Chipverbindung mit kontrolliertem Kollaps), Mikrobumps, mit dem ENEPIG-Verfahren hergestellte Kontakthügel (ENEPIG: Electroless Nickel Electroless Palladium Immersion Gold) oder dergleichen sein. Die leitfähigen Verbindungselemente 158 können ein leitfähiges Material aufweisen, wie etwa Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn oder dergleichen, oder eine Kombination davon. Bei einigen Ausführungsformen werden die leitfähigen Verbindungselemente 158 dadurch hergestellt, dass zunächst eine Schicht aus Lot mit solchen allgemein üblichen Verfahren wie Aufdampfung, Elektroplattierung, Drucken, Lotübertragung, Kugelplatzierung oder dergleichen hergestellt wird. Nachdem die Lotschicht auf der Struktur hergestellt worden ist, kann eine Aufschmelzung durchgeführt werden, um das Material in die gewünschten Kontakthügelformen zu bringen. Bei einer anderen Ausführungsform sind die leitfähigen Verbindungselemente 158 Metallsäulen (wie etwa Kupfersäulen), die durch Sputtern, Drucken, Elektroplattierung, stromlose Plattierung, CVD oder dergleichen hergestellt werden. Die Metallsäulen können lotfrei sein und im Wesentlichen vertikale Seitenwände haben. Bei einigen Ausführungsformen wird eine metallische Verkappungsschicht (nicht dargestellt) auf den Metallsäulen hergestellt. Die metallische Verkappungsschicht kann Nickel, Zinn, Zinn-Blei, Gold, Silber, Palladium, Indium, Nickel-Palladium-Gold, Nickel-Gold oder dergleichen oder eine Kombination davon umfassen und kann mit einem Plattierungsprozess hergestellt werden.
  • In 16 wird eine Trägersubstratablösung durchgeführt, um das Trägersubstrat 100 von der rückseitigen Umverteilungsstruktur 110, z. B. der dielektrischen Schicht 104, abzulösen. Dadurch werden erste Packages 200 jeweils in dem ersten Package-Bereich 600 und dem zweiten Package-Bereich 602 hergestellt. Bei einigen Ausführungsformen umfasst das Ablösen das Projizieren von Licht, wie etwa Laserlicht oder UV-Licht, auf die Ablöseschicht 102, sodass diese sich durch die Wärme des Lichts zersetzt und das Trägersubstrat 100 entfernt werden kann. Die Struktur wird dann gewendet und auf einem Band 160 platziert. Außerdem werden Öffnungen 162 durch die dielektrische Schicht 104 hergestellt, um Teile der Metallisierungsstruktur 106 freizulegen. Die Öffnungen 162 können zum Beispiel durch Laserbohren, Ätzen oder dergleichen hergestellt werden.
  • Die 17 bis 20 zeigen Schnittansichten von Zwischenschritten bei einem Prozess zur Herstellung einer Package-Struktur 500 gemäß einigen Ausführungsformen. Die Package-Struktur 500 kann als eine Package-on-Package(PoP)-Struktur bezeichnet werden.
  • In 17 wird ein zweites Package 300 an dem ersten Package 200 befestigt. Das zweite Package 300 weist ein Substrat 302 und einen oder mehrere gestapelte Dies 308 (308A und 308B) auf, die mit dem Substrat 302 verbunden sind. Obwohl nur ein einzelner Stapel von Dies 308 (308A und 308B) dargestellt ist, können bei anderen Ausführungsformen mehrere gestapelte Dies 308 (die jeweils einen oder mehrere gestapelte Dies umfassen können) nebeneinander angeordnet werden, sodass sie mit der gleichen Oberfläche des Substrats 302 verbunden sind. Das Substrat 302 kann aus einem Halbleitermaterial bestehen, wie etwa Silizium, Germanium, Diamant oder dergleichen. Bei einigen Ausführungsformen können auch zusammengesetzte Materialien, wie etwa Siliziumgermanium, Siliziumcarbid, Galliumarsen, Indiumarsenid, Indiumphosphid, Siliziumgermaniumcarbid, Galliumarsenphosphid, Galliumindiumphosphid oder Kombinationen davon, und dergleichen verwendet werden. Außerdem kann das Substrat 302 ein Silizium-auf-Isolator(SOI)-Substrat sein. Im Allgemeinen umfasst ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, wie etwa epitaxialem Silizium, Germanium, Siliziumgermanium, SOI, Siliziumgermanium auf Isolator (SGOI) oder Kombinationen davon. Das Substrat 302 beruht bei einer anderen Ausführungsform auf einem isolierenden Kern, wie etwa einem Kern aus glasfaserverstärktem Harz. Ein beispielhaftes Kernmaterial ist Glasfaser-Harz, wie etwa FR4. Alternativen für das Kernmaterial sind Bismaleimid-Triazin(BT)-Harz oder andere Leiterplatten-Materialien oder -Schichten. Aufbauschichten, wie etwa eine Ajinomoto-Aufbauschicht (ABF), oder andere Schichtstoffe können ebenfalls für das Substrat 302 verwendet werden.
  • Das Substrat 302 kann aktive und passive Bauelemente (nicht dargestellt) umfassen. Wie ein Durchschnittsfachmann erkennen dürfte, kann eine breite Palette von Bauelementen, wie etwa Transistoren, Kondensatoren, Widerstände, Kombinationen davon und dergleichen, zum Erfüllen der Struktur- und Funktionsanforderungen an den Entwurf für das zweite Package 300 verwendet werden. Die Bauelemente können mit allen geeigneten Verfahren hergestellt werden.
  • Das Substrat 302 kann außerdem Metallisierungsschichten (nicht dargestellt) und Durchkontaktierungen 306 aufweisen. Die Metallisierungsschichten können über den aktiven und passiven Bauelementen hergestellt werden und sind so konzipiert, dass sie die verschiedenen Bauelemente zu einem funktionellen Schaltkreis verbinden. Die Metallisierungsschichten können aus wechselnden Schichten aus einem Dielektrikum (z. B. einem dielektrischen Low-k-Material) und einem leitfähigen Material (z. B. Kupfer) bestehen, wobei Durchkontaktierungen die Schichten aus dem leitfähigen Material miteinander verbinden, und sie können mit einem geeigneten Verfahren (wie etwa Abscheidung, einem Single- oder Dual-Damascene-Prozess oder dergleichen) hergestellt werden. Bei einigen Ausführungsformen ist das Substrat 302 im Wesentlichen frei von aktiven und passiven Bauelementen.
  • Das Substrat 302 kann Bondpads 303 auf einer ersten Seite des Substrats 302 zum Verbinden mit den gestapelten Dies 308 sowie Bondpads 304 auf einer zweiten Seite des Substrats 302, wobei die zweite Seite der ersten Seite des Substrats 302 gegenüberliegt, zum Verbinden mit leitfähigen Verbindungselementen 314 haben. Bei einigen Ausführungsformen werden die Bondpads 303 und 304 durch Erzeugen von Aussparungen (nicht dargestellt) in dielektrischen Schichten (nicht dargestellt) auf der ersten und der zweiten Seite des Substrats 302 hergestellt. Die Aussparungen können so erzeugt werden, dass die Bondpads 303 und 304 in die dielektrischen Schichten eingebettet werden können. Bei anderen Ausführungsformen werden die Aussparungen weggelassen, da die Bondpads 303 und 304 auf der dielektrischen Schicht hergestellt werden können. Bei einigen Ausführungsformen umfassen die Bondpads 303 und 304 eine dünne Seed-Schicht (nicht dargestellt), die aus Kupfer, Titan, Nickel, Gold, Palladium oder dergleichen oder einer Kombination davon besteht. Das leitfähige Material der Bondpads 303 und 304 kann über der dünnen Seed-Schicht abgeschieden werden. Das leitfähige Material kann durch elektrochemische Plattierung, stromlose Plattierung, CVD, ALD, PVD oder dergleichen oder eine Kombination davon abgeschieden werden. Bei einer Ausführungsform ist das leitfähige Material der Bondpads 303 und 304 Kupfer, Wolfram, Aluminium, Silber, Gold oder dergleichen oder eine Kombination davon.
  • Bei einer Ausführungsform sind die Bondpads 303 und 304 UBMs, die drei Schichten aus leitfähigen Materialien aufweisen, wie etwa eine Schicht aus Titan, eine Schicht aus Kupfer und eine Schicht aus Nickel. Zum Beispiel können die Bondpads 304 aus Kupfer bestehen, können auf einer Schicht aus Titan (nicht dargestellt) hergestellt werden und können eine Nickel-Deckschicht 305 haben. Die Nickel-Deckschicht 305 kann die Lebensdauer des Bauelement-Packages 300 verlängern, was besonders vorteilhaft sein kann, wenn das Bauelement-Package 300 ein Speicherbaustein, wie etwa ein DRAM-Modul, ist. Ein Durchschnittsfachmann dürfte jedoch erkennen, dass es zahlreiche geeignete Anordnungen von Materialien und Schichten, wie etwa eine Anordnung Chrom / Chrom-Kupfer-Legierung / Kupfer / Gold, eine Anordnung Titan / Titan-Wolfram / Kupfer oder eine Anordnung Kupfer / Nickel / Gold, gibt, die für die Herstellung der Bondpads 303 und 304 geeignet sind. Alle geeigneten Materialien oder Materialschichten, die für die Bondpads 303 und 304 verwendet werden können, sollen vollständig innerhalb des Schutzumfangs der vorliegenden Anmeldung liegen. Bei einigen Ausführungsformen verlaufen die Durchkontaktierungen 306 durch das Substrat 302 und sie verbinden mindestens ein Bondpad 303 mit mindestens einem Bondpad 304.
  • Bei der dargestellten Ausführungsform werden die gestapelten Dies 308 durch Drahtverbindungen 310 mit dem Substrat 302 verbunden, aber es können auch andere Verbindungen verwendet werden, wie etwa leitfähige Kontakthügel. Bei einer Ausführungsform sind die gestapelten Dies 308 gestapelte Speicher-Dies. Die gestapelten Speicher-Dies 308 können zum Beispiel leistungsarme (low-power; LP) Speichermodule mit doppelter Datenflussrate (double data rate; DDR) sein, wie etwa LPDDR1, LPDDR2, LPDDR3, LPDDR4 oder ähnliche Speichermodule. Wie bereits dargelegt worden ist, können bei diesen Ausführungsformen die Bondpads 304 eine Nickel-Deckschicht 305 haben.
  • Die gestapelten Dies 308 und die Drahtverbindungen 310 können mit einem Formmaterial 312 verkapselt werden. Das Formmaterial 312 kann zum Beispiel durch Formpressen auf den gestapelten Dies 308 und den Drahtverbindungen 310 hergestellt werden. Bei einigen Ausführungsformen ist das Formmaterial 312 eine Formmasse, ein Polymer, ein Epoxidharz, ein Siliziumoxid-Füllstoff oder dergleichen oder eine Kombination davon. Zum Härten des Formmaterials 312 kann eine Härtung durchgeführt werden, die eine thermische Härtung, eine UV-Härtung oder dergleichen oder eine Kombination davon sein kann.
  • Bei einigen Ausführungsformen werden die gestapelten Dies 308 und die Drahtverbindungen 310 in dem Formmaterial 312 vergraben, und nach der Härtung des Formmaterials 312 wird ein Planarisierungsprozess, wie etwa ein Schleifprozess, durchgeführt, um überschüssige Teile des Formmaterials 312 zu entfernen und eine im Wesentlichen planare Oberfläche für das zweite Package 300 bereitzustellen.
  • Nachdem das zweite Package 300 hergestellt worden ist, wird es mittels der leitenden Verbindungselemente 314, der Bondpads 304 und der Metallisierungsstruktur 106 mechanisch und elektrisch mit dem ersten Package 200 verbunden. Bei einigen Ausführungsformen können die gestapelten Dies 308 durch die Drahtverbindungen 310, die Bondpads 303 und 304, die Durchkontaktierungen 306, die leitfähigen Verbindungselemente 314 und die Durchkontaktierungen 112 mit den integrierten Schaltkreis-Dies 114 verbunden werden. Die 18A bis 18C sind Schnittansichten, die weitere Einzelheiten eines Bereichs 650 während eines Prozesses zum Bonden des ersten Packages 200 mit den leitfähigen Verbindungselementen 314 an das zweite Package 300 zeigen.
  • In 18A wird eine aufschmelzbare Schicht 402 auf jeder der freigelegten Metallisierungsstrukturen 106 in den Öffnungen 162 hergestellt. Die aufschmelzbare Schicht 402 kann eine Lotschicht (die auch als Vorlotschicht bekannt ist), eine Lotpaste oder dergleichen sein. Bei einer Ausführungsform ist die aufschmelzbare Schicht 402 ein kupferhaltiges Vorlot-Material, wie etwa SnCu, SnAgCu oder dergleichen oder eine Kombination davon, und sie kann auf die freigelegte Metallisierungsstruktur 106 gedruckt werden, aber es können auch andere Verfahren, wie etwa Elektroplattierung oder stromlose Plattierung, verwendet werden. Die Cu-Konzentration der aufschmelzbaren Schicht 402 kann etwa 5 % bis etwa 10 % betragen. Bei einigen Ausführungsformen füllt die aufschmelzbare Schicht 402 vollständig die Öffnungen 162 oder überfüllt sie, und bei anderen Ausführungsformen füllt die aufschmelzbare Schicht 402 die Öffnungen 162 nur teilweise. Die Öffnungen 162 werden mit einer Breite W1 von etwa 230 µm bis etwa 260 µm, z. B. etwa 250 µm, hergestellt. Daher haben Teile der aufschmelzbaren Schicht 402 in jeder Öffnung 162 ebenfalls die Breite W1.
  • In 18B werden aufschmelzbare Verbindungselemente 404 auf der aufschmelzbaren Schicht 402, über der Rückseite de rückseitigen Umverteilungsstruktur 110, hergestellt. Die aufschmelzbaren Verbindungselemente 404 können den leitfähigen Verbindungselementen 158 ähnlich sein. Zum Beispiel können die leitfähigen Verbindungselemente 404 dadurch hergestellt, dass zunächst eine Schicht aus Lot mit solchen allgemein üblichen Verfahren wie Aufdampfung, Elektroplattierung, Drucken, Lotübertragung, Kugelplatzierung oder dergleichen hergestellt wird. Nachdem die Lotschicht auf der Struktur hergestellt worden ist, kann eine Aufschmelzung durchgeführt werden, um das Material in die gewünschten Kontakthügelformen zu bringen. Die aufschmelzbaren Verbindungselemente 404 enthalten im Wesentlichen kein Cu oder nur sehr wenig Cu. Insbesondere ist die Cu-Konzentration der aufschmelzbaren Schicht 402 größer als die Cu-Konzentration der aufschmelzbaren Verbindungselemente 404. Nach der Herstellung haben die aufschmelzbaren Verbindungselemente 404 eine Breite W2 von etwa 250 µm bis etwa 320 µm, z. B. etwa 300 µm.
  • Bei einigen Ausführungsformen werden die aufschmelzbaren Verbindungselemente 404 nach der Herstellung mit einem Flussmittel (nicht dargestellt), wie etwa einem No-Clean-Flussmittel, beschichtet. Die aufschmelzbaren Verbindungselemente 404 können in das Flussmittel eingetaucht werden, oder das Flussmittel kann auf die leitfähigen Verbindungselemente 404 aufgesprüht werden. Bei einer anderen Ausführungsform kann das Flussmittel auf die Oberflächen der Metallisierungsstruktur 106 aufgebracht werden.
  • In 18C wird ein Aufschmelzprozess durchgeführt, um das zweite Package 300 zum Beispiel durch Lötbonden an das erste Package 200 zu bonden. Während diese Aufschmelzprozesses schmelzen die aufschmelzbare Schicht 402 und die aufschmelzbaren Verbindungselemente 404 auf, sodass die leitfähigen Verbindungselemente 314 entstehen. Nach dem Aufschmelzprozess können sich die aufschmelzbare Schicht 402 und die aufschmelzbaren Verbindungselemente 404 vermischen und sind möglicherweise nicht deutlich als getrennte Strukturen zu erkennen. Während dieses Aufschmelzprozesses sind die leitfähigen Verbindungselemente 314 in Kontakt mit den Bondpads 304 und der Metallisierungsstruktur 106, um das zweite Package 300 physisch und elektrisch mit dem ersten Package 200 zu verbinden. Die leitfähigen Verbindungselemente 314 können auf einer Seite des Substrats 302, die den gestapelten Dies 308 gegenüberliegt, in den Öffnungen 162 angeordnet werden. Nach dem Bondprozess kann an der Grenzfläche zwischen den leitfähigen Verbindungselementen 314 und den Bondpads 304 eine intermetallische Verbindung (IMC; nicht dargestellt) entstehen. Eine IMC 164 entsteht auch an der Grenzfläche zwischen der Metallisierungsstruktur 106 und den leitfähigen Verbindungselementen 314. Nach der Herstellung hat jede IMC 164 eine Breite W3 von etwa 245 µm bis etwa 275 µm, z. B. etwa 255 µm. Die Breite W3 der IMCs 164 ist kleiner als die Breite W2 der leitfähigen Verbindungselemente 314 und kann größer als die Breite W1 der Öffnungen 162 sein.
  • Bei Ausführungsformen, bei denen die Nickel-Deckschicht 305 auf den Bondpads 304 hergestellt wird, führt der Aufschmelzprozess dazu, dass bei der Herstellung der IMC 164 mehr Cu aus der Metallisierungsstruktur 106 aufgezehrt wird. Außerdem wird dadurch, dass die Nickel-Deckschicht 305 als eine Blockierungsschicht fungiert, im Wesentlichen kein Cu aus den Bondpads 304 verbraucht. Daher haben nach dem Fickschen Gesetz die leitfähigen Verbindungselemente 314 eine abgestufte Cu-Konzentration bei Ausführungsformen, bei denen die Nickel-Deckschicht 305 hergestellt wird. Insbesondere kann die Cu-Konzentration durch die leitfähigen Verbindungselemente 314 in einer Richtung abnehmen, die von der Metallisierungsstruktur 106 zu der Nickel-Deckschicht 305 verläuft.
  • Die IMC 164 wird mit eine Dicke T1 hergestellt, und die Metallisierungsstruktur 106 der rückseitigen Umverteilungsstruktur 110 wird mit einer Dicke T2 hergestellt. Wie vorstehend dargelegt worden ist, werden die Öffnungen 162 mit einer Breite W1 hergestellt, und die aufschmelzbaren Verbindungselemente 404 werden mit einer Breite W2 hergestellt. Die Prozessbedingungen für die Herstellung der Öffnungen 162 und die aufschmelzbaren Verbindungselemente 404 werden so gesteuert, dass das Verhältnis der Breite W2 zu der Breite W1 in einem bestimmten Bereich liegt. Durch Steuern des Verhältnisses der Breite W2 zu der Breite W 1 kann die Dicke T1 der IMC 164 gesteuert werden. Insbesondere wird das Verhältnis der Breite W2 zu der Breite W1 so gesteuert, dass die Dicke T1 um eine Dickendifferenz T3 kleiner als die Dicke T2 ist. Bei einer Ausführungsform kann die Dicke T2 der Metallisierungsstruktur 106 etwa 6 µm bis etwa 10 µm, z. B. etwa 7 µm, betragen. Bei einigen Ausführungsformen kann durch Begrenzen des Verhältnisses der Breite W2 zu der Breite W1 auf weniger als etwa 1,53 die Dicke T1 der IMC 164 kleiner als die Dicke T2 der Metallisierungsstruktur 106 sein. Zum Beispiel kann die Dicke T1 der IMC 164 kleiner als etwa 6,5 µm sein und kann z. B. etwa 3 µm bis etwa 6 µm betragen, und die Dickendifferenz T3 kann größer als etwa 0,5 µm sein und kann z. B. etwa 1 µm bis etwa 2,5 µm betragen.
  • Nachdem die leitfähigen Verbindungselemente 314 hergestellt worden sind, können das erste Package 200 und das zweite Package 300 geprüft werden, um die Zuverlässigkeit der Packages zu ermitteln. Bei dem Prüfprozess werden die Packages hohen Hitzegraden ausgesetzt. Wenn die IMC 164 vollständig durch die Metallisierungsstruktur 106 hergestellt ist, kann bei der Hochtemperaturprüfung eine Schichtablösung der Seed-Schicht 113 erfolgen. Somit können die Verbindungen während der Prüfung ausfallen, obwohl bei der Aufschmelzung zuverlässige Verbindungen hergestellt werden können.
  • Da die Cu-Konzentration der aufschmelzbaren Schicht 402 größer als die der aufschmelzbaren Verbindungselemente 404 ist und die aufschmelzbare Schicht 402 mit einer Cu-Konzentration von etwa 5 % bis etwa 10 % hergestellt wird, können die resultierenden leitfähigen Verbindungselemente 314 eine Cu-Konzentration von etwa 0,55 Masse-% bis etwa 0,7 Masse-%, z. B. mehr als etwa 0,5 Masse-%, haben. Diese Cu-Konzentration ermöglicht zwar die Entstehung der IMC 164, aber sie verringert auch die Cu-Menge, die aus der Metallisierungsstruktur 106 während des Aufschmelzens aufgezehrt wird. Durch Reduzieren der Menge von Cu, das aus der Metallisierungsstruktur 106 aufgezehrt wird, kann etwas reines Cu in Teilen der Metallisierungsstruktur 106 zurückbleiben, sodass eine Schichtablösung der Seed-Schicht 113 während der Prüfung vermieden wird.
  • Durch Herstellen der IMC 164 so, dass es eine Dicke T1 hat, die kleiner als die Dicke T2 der Metallisierungsstruktur 106 ist, bleibt nach dem Aufschmelzprozess etwas Kupfer zwischen der IMC 164 und der Seed-Schicht 113 zurück. Die Haftung zwischen der Seed-Schicht 113 und der Metallisierungsstruktur 106 kann stärker als die Haftung zwischen der Seed-Schicht 113 und der IMC 164 sein. Daher kann durch Herstellen der IMC 164 so, dass sie nicht die ganze Strecke bis zu der Seed-Schicht 113 verläuft, eine Schichtablösung der Seed-Schicht 113 während der Prüfung vermieden oder verringert werden.
  • Bei einigen Ausführungsformen wird ein Lotresist (nicht dargestellt) auf der Seite des Substrats 302 hergestellt, die den gestapelten Dies 308 gegenüberliegt. Die leitfähigen Verbindungselemente 314 können in Öffnungen in dem Lotresist so angeordnet werden, dass sie mit leitfähigen Strukturelementen (z. B. den Bondpads 304) in dem Substrat 302 elektrisch und mechanisch verbunden werden. Das Lotresist kann zum Schützen von Bereichen des Substrats 302 vor äußerer Beschädigung verwendet werden.
  • Bei einigen Ausführungsformen kann auf die leitfähigen Verbindungselemente 314 ein Epoxidharz-Flussmittel (nicht dargestellt) aufgebracht werden, bevor sie aufgeschmolzen werden, wobei zumindest ein Teil des Epoxidharz-Teils des Epoxidharz-Flussmittels zurückbleibt, nachdem das zweite Package 300 an dem ersten Package 200 befestigt worden ist.
  • Bei einigen Ausführungsformen wird eine Unterfüllung (nicht dargestellt) zwischen dem ersten Package 200 und dem zweiten Package 300 und um die leitfähigen Verbindungselemente 314 hergestellt. Die Unterfüllung kann die Spannung reduzieren und die Verbindungsstellen schützen, die durch das Aufschmelzen der leitfähigen Verbindungselemente 314 entstehen. Die Unterfüllung kann mit einem Kapillarfluss-Verfahren hergestellt werden, nachdem das erste Package 200 befestigt worden ist, oder sie kann mit einem geeigneten Abscheidungsverfahren hergestellt werden, bevor das erste Package 200 befestigt wird. Bei Ausführungsformen, bei denen das Epoxidharz-Flussmittel aufgebracht wird, kann dieses als eine Unterfüllung dienen.
  • In 19 wird ein Vereinzelungsprozess 316 durch Zersägen entlang von Ritzgrabenbereichen z. B. zwischen dem ersten Package-Bereich 600 und dem zweiten Package-Bereich 602 durchgeführt. Durch das Zersägen wird der erste Package-Bereich 600 von dem zweiten Package-Bereich 602 vereinzelt. Die resultierenden vereinzelten ersten und zweiten Packages 200 und 300 stammen aus dem ersten Package-Bereich 600 oder dem zweiten Package-Bereich 602. Bei einigen Ausführungsformen wird der Vereinzelungsprozess 316 durchgeführt, nachdem das zweite Package 300 an dem ersten Package 200 befestigt worden ist. Bei anderen Ausführungsformen (nicht dargestellt) wird der Vereinzelungsprozess 316 durchgeführt, bevor das zweite Package 300 an dem ersten Package 200 befestigt wird, zum Beispiel nachdem das Trägersubstrat 100 abgelöst worden ist und die Öffnungen 162 hergestellt worden sind.
  • In 20 wird das erste Package 200 unter Verwendung der leitfähigen Verbindungselemente 158 an ein Package-Substrat 400 montiert. Das Package-Substrat 400 kann aus einem Halbleitermaterial, wie etwa Silizium, Germanium, Diamant oder dergleichen, bestehen. Alternativ können auch zusammengesetzte Materialien, wie etwa Siliziumgermanium, Siliziumcarbid, Galliumarsen, Indiumarsenid, Indiumphosphid, Siliziumgermaniumcarbid, Galliumarsenphosphid, Galliumindiumphosphid oder Kombinationen davon, und dergleichen verwendet werden. Außerdem kann das Package-Substrat 400 ein SOI-Substrat sein. Im Allgemeinen umfasst ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, wie etwa epitaxialem Silizium, Germanium, Siliziumgermanium, SOI, SGOI oder Kombinationen davon. Das Package-Substrat 400 basiert bei einer anderen Ausführungsform auf einem isolierenden Kern, wie etwa einem Kern aus glasfaserverstärktem Harz. Ein beispielhaftes Kernmaterial ist Glasfaser-Harz, wie etwa FR4. Alternativen für das Kernmaterial sind Bismaleimid-Triazin(BT)-Harz oder andere Leiterplatten-Materialien oder -Schichten. Aufbauschichten, wie etwa ABF, oder andere Schichtstoffe können ebenfalls für das Package-Substrat 400 verwendet werden.
  • Das Package-Substrat 400 kann aktive und passive Bauelemente (nicht dargestellt) umfassen. Wie ein Durchschnittsfachmann erkennen dürfte, kann eine breite Palette von Bauelementen, wie etwa Transistoren, Kondensatoren, Widerständen, Kombinationen davon und dergleichen, zum Erfüllen der Struktur- und Funktionsanforderungen an den Entwurf für die Package-Struktur 500 verwendet werden. Die Bauelemente können mit allen geeigneten Verfahren hergestellt werden.
  • Das Package-Substrat 400 kann außerdem Metallisierungsschichten und Durchkontaktierungen (nicht dargestellt) und Bondpads 402 über den Metallisierungsschichten und Durchkontaktierungen aufweisen. Die Metallisierungsschichten können über den aktiven und passiven Bauelementen hergestellt werden und sind so konzipiert, dass sie die verschiedenen Bauelemente zu einem funktionellen Schaltkreis verbinden. Die Metallisierungsschichten können aus wechselnden Schichten aus einem Dielektrikum (z. B. einem dielektrischen Low-k-Material) und einem leitfähigen Material (z. B. Kupfer) bestehen, wobei Durchkontaktierungen die Schichten aus leitfähigem Material miteinander verbinden, und sie können mit einem geeigneten Verfahren (wie etwa Abscheidung, einem Single- oder Dual-Damascene-Prozess oder dergleichen) hergestellt werden. Bei einigen Ausführungsformen ist das Package-Substrat 400 im Wesentlichen frei von aktiven und passiven Bauelementen.
  • Bei einigen Ausführungsformen werden die leitfähigen Verbindungselemente 158 aufgeschmolzen, um das erste Package 200 an den Bondpads 402 zu befestigen. Die leitfähigen Verbindungselemente 158 verbinden das Package-Substrat 400, das Metallisierungsschichten aufweist, elektrisch und/oder physisch mit dem ersten Package 200. Bei einigen Ausführungsformen können passive Bauelemente, z. B. Bauelemente zur Oberflächenmontage (SMDs; nicht dargestellt), vor der Montage auf das Package-Substrat 400 an dem ersten Package 200 befestigt (z. B. an die Bondpads 402 gebondet) werden. Bei diesen Ausführungsformen können die passiven Bauelemente an die gleiche Oberfläche des ersten Packages 200 wie die leitfähigen Verbindungselemente 158 gebondet werden.
  • Auf die leitfähigen Verbindungselemente 158 kann ein Epoxidharz-Flussmittel (nicht dargestellt) aufgebracht werden, bevor sie aufgeschmolzen werden, wobei zumindest ein Teil des Epoxidharz-Teils des Epoxidharz-Flussmittels zurückbleibt, nachdem das erste Package 200 an dem Package-Substrat 400 befestigt worden ist. Dieser verbliebene Epoxidharz-Teil kann als eine Unterfüllung zum Reduzieren der Spannung und zum Schützen der Verbindungsstellen fungieren, die durch die Aufschmelzung der leitfähigen Verbindungselemente 158 entstehen. Bei einigen Ausführungsformen kann eine Unterfüllung (nicht dargestellt) zwischen dem ersten Package 200 und dem Package-Substrat 400 und um die leitfähigen Verbindungselemente 158 hergestellt werden. Die Unterfüllung kann mit einem Kapillarfluss-Verfahren hergestellt werden, nachdem das erste Package 200 befestigt worden ist, oder sie kann mit einem geeigneten Abscheidungsverfahren hergestellt werden, bevor das erste Package 200 befestigt wird.
  • Ausführungsformen können verschiedene Vorteile erzielen. Durch Begrenzen des Verhältnisses der Breite W2 zu der Breite W1 auf weniger als 1,53 kann die Dicke T1 der IMC 164 gesteuert werden. Insbesondere kann durch Herstellen der IMC 164 auf eine Dicke, die kleiner als die Dicke der Metallisierungsstruktur 106 ist, etwas Cu in der Metallisierungsstruktur 106 zwischen den leitfähigen Verbindungselementen 314 und der Seed-Schicht 113 verbleiben. Die Schichtablösung der Seed-Schicht 113 während der Prüfung kann daher verringert oder völlig vermieden werden.
  • Bei einer Ausführungsform weist ein Bauelement Folgendes auf: eine rückseitige Umverteilungsstruktur, die eine Metallisierungsstruktur auf einer ersten dielektrischen Schicht und eine zweite dielektrische Schicht auf der Metallisierungsstruktur umfasst; eine Durchkontaktierung, die durch die erste dielektrische Schicht verläuft, um die Metallisierungsstruktur zu kontaktieren; einen integrierten Schaltkreis-Die, der zu der Durchkontaktierung auf der ersten dielektrischen Schicht benachbart ist; eine Formmasse auf der ersten dielektrischen Schicht, wobei die Formmasse die Durchkontaktierung und den integrierten Schaltkreis-Die verkapselt; ein leitfähiges Verbindungselement, das durch die zweite dielektrische Schicht verläuft, um die Metallisierungsstruktur zu kontaktieren, wobei das leitfähige Verbindungselement mit der Durchkontaktierung elektrisch verbunden ist; und eine intermetallische Verbindung an einer Grenzfläche zwischen dem leitfähigen Verbindungselement und der Metallisierungsstruktur, wobei die intermetallische Verbindung nur teilweise in die Metallisierungsstruktur hineinreicht.
  • Bei einigen Ausführungsformen hat die Metallisierungsstruktur eine Dicke von etwa 6 µm bis etwa 10 µm. Bei einigen Ausführungsformen reicht die intermetallische Verbindung mit einer Tiefe von weniger als etwa 6,5 µm in die Metallisierungsstruktur hinein. Bei einigen Ausführungsformen haben Teile der Metallisierungsstruktur zwischen dem leitfähigen Verbindungselement und der Durchkontaktierung eine Dicke von mehr als etwa 0,5 µm. Bei einigen Ausführungsformen haben erste Teile des leitfähigen Verbindungselements, die durch die zweite dielektrische Schicht verlaufen, eine erste Breite, zweite Teile des leitfähigen Verbindungselements außerhalb der zweiten dielektrischen Schicht haben eine zweite Breite, und das Verhältnis der zweiten Breite zu der ersten Breite ist kleiner als 1,53. Bei einigen Ausführungsformen haben erste Teile des leitfähigen Verbindungselements, die durch die zweite dielektrische Schicht verlaufen, eine erste Breite, die intermetallische Verbindung hat eine zweite Breite, und die zweite Breite ist größer als die erste Breite. Bei einigen Ausführungsformen hat die Metallisierungsstruktur eine dritte Breite, und die zweite Breite ist kleiner als die dritte Breite.
  • Bei einer Ausführungsform weist ein Verfahren die folgenden Schritte auf: Herstellen einer Metallisierungsstruktur zwischen einer ersten dielektrischen Schicht und einer zweiten dielektrischen Schicht; Strukturieren einer ersten Öffnung durch die erste dielektrische Schicht, wobei die erste Öffnung eine erste Seite der Metallisierungsstruktur freilegt; Abscheiden einer Seed-Schicht in der ersten Öffnung; Strukturieren einer zweiten Öffnung durch die zweite dielektrische Schicht, wobei die zweite Öffnung eine zweite Seite der Metallisierungsstruktur freilegt; Platzieren eines leitfähigen Verbindungselements in der zweiten Öffnung auf der zweiten Seite der Metallisierungsstruktur; und Aufschmelzen des leitfähigen Verbindungselements, sodass eine intermetallische Verbindung an einer Grenzfläche zwischen dem leitfähigen Verbindungselement und der Metallisierungsstruktur entsteht, wobei die Metallisierungsstruktur die intermetallische Verbindung von der Seed-Schicht trennt.
  • Bei einigen Ausführungsformen umfasst das Verfahren weiterhin das Befestigen eines integrierten Schaltkreis-Dies an der ersten dielektrischen Schicht. Bei einigen Ausführungsformen umfasst das Verfahren weiterhin Folgendes: Herstellen einer Formmasse, die den integrierten Schaltkreis-Die verkapselt; und Plattieren eines leitfähigen Materials auf der Seed-Schicht, wobei das leitfähige Material durch die Formmasse verläuft und zumindest teilweise in die erste dielektrische Schicht hineinreicht. Bei einigen Ausführungsformen wird durch das Aufschmelzen des leitfähigen Verbindungselements ein erstes Substrat an die zweite Seite der Metallisierungsstruktur mit dem leitfähigen Verbindungselement gebondet. Bei einigen Ausführungsformen umfasst nach dem Aufschmelzen das leitfähige Verbindungselement Lot und Kupfer. Bei einigen Ausführungsformen hat das leitfähige Verbindungselement eine abgestufte Kupferkonzentration, die in einer Richtung von der Metallisierungsstruktur weg abnimmt. Bei einigen Ausführungsformen hat ein erster Teil des leitfähigen Verbindungselements, der durch die zweite dielektrische Schicht verläuft, eine erste Breite, ein zweiter Teil des leitfähigen Verbindungselements außerhalb der zweiten dielektrischen Schicht hat eine zweite Breite, und das Verhältnis der zweiten Breite zu der ersten Breite ist kleiner als 1,53.
  • Bei einer Ausführungsform weist ein Verfahren die folgenden Schritte auf: Herstellen einer Metallisierungsstruktur auf einer ersten dielektrischen Schicht; Abscheiden einer zweiten dielektrischen Schicht auf der Metallisierungsstruktur und der ersten dielektrischen Schicht; Herstellen einer Durchkontaktierung, die durch die zweite dielektrische Schicht verläuft, um eine erste Seite der Metallisierungsstruktur zu kontaktieren; Ätzen einer ersten Öffnung in der ersten dielektrischen Schicht, sodass eine zweite Seite der Metallisierungsstruktur freilegt wird; Drucken eines ersten aufschmelzbaren Materials in der ersten Öffnung; und Abscheiden eines zweiten aufschmelzbaren Materials auf dem ersten aufschmelzbaren Material, wobei das erste aufschmelzbare Material und das zweite aufschmelzbare Material unterschiedliche Konzentrationen von leitfähigen Materialien aufweisen; und Aufschmelzen des ersten aufschmelzbaren Materials und des zweiten aufschmelzbaren Materials, um ein leitfähiges Verbindungselement, das durch die erste dielektrische Schicht verläuft, und eine intermetallische Verbindung an einer Grenzfläche zwischen der Metallisierungsstruktur und dem leitfähigen Verbindungselement herzustellen.
  • Bei einigen Ausführungsformen umfasst das Herstellen der Durchkontaktierung die folgenden Schritte: Ätzen einer zweiten Öffnung in der zweiten dielektrischen Schicht, sodass die erste Seite der Metallisierungsstruktur freigelegt wird; Abscheiden einer Seed-Schicht in der zweiten Öffnung; und Plattieren eines leitfähigen Materials auf der Seed-Schicht, wobei das leitfähige Material und die Seed-Schicht die Durchkontaktierung bilden. Bei einigen Ausführungsformen umfasst das Verfahren weiterhin Folgendes: Befestigen eines integrierten Schaltkreis-Dies an der zweiten dielektrischen Schicht, wobei der integrierte Schaltkreis-Die zu der Durchkontaktierung benachbart ist; und Verkapseln der Durchkontaktierung und des integrierten Schaltkreis-Dies mit einer Formmasse. Bei einigen Ausführungsformen umfasst das Verfahren weiterhin das Befestigen eines Substrats an der Metallisierungsstruktur mit dem leitfähigen Verbindungselement. Bei einigen Ausführungsformen hat die Metallisierungsstruktur eine Dicke von etwa 6 µm bis etwa 10 µm. Bei einigen Ausführungsformen hat die erste Öffnung eine erste Breite, das leitfähige Verbindungselement hat eine zweite Breite, und das Verhältnis der zweiten Breite zu der ersten Breite ist kleiner als 1,53.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.

Claims (20)

  1. Vorrichtung mit: einer rückseitigen Umverteilungsstruktur, die Folgendes aufweist: eine Metallisierungsstruktur auf einer ersten dielektrischen Schicht, und eine zweite dielektrische Schicht auf der Metallisierungsstruktur; einer Durchkontaktierung, die durch die erste dielektrische Schicht verläuft, um die Metallisierungsstruktur zu kontaktieren; einem integrierten Schaltkreis-Die, der zu der Durchkontaktierung auf der ersten dielektrischen Schicht benachbart ist; einer Formmasse auf der ersten dielektrischen Schicht, wobei die Formmasse die Durchkontaktierung und den integrierten Schaltkreis-Die verkapselt; einem leitfähigen Verbindungselement, das durch die zweite dielektrische Schicht verläuft, um die Metallisierungsstruktur zu kontaktieren, wobei das leitfähige Verbindungselement mit der Durchkontaktierung elektrisch verbunden ist; und einer intermetallischen Verbindung an einer Grenzfläche zwischen dem leitfähigen Verbindungselement und der Metallisierungsstruktur, wobei die intermetallische Verbindung nur teilweise in die Metallisierungsstruktur hineinreicht.
  2. Vorrichtung nach Anspruch 1, wobei die Metallisierungsstruktur eine Dicke von etwa 6 µm bis etwa 10 µm hat.
  3. Vorrichtung nach Anspruch 1 oder 2, wobei die intermetallische Verbindung mit einer Tiefe von weniger als etwa 6,5 µm in die Metallisierungsstruktur hineinreicht.
  4. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei Teile der Metallisierungsstruktur zwischen dem leitfähigen Verbindungselement und der Durchkontaktierung eine Dicke von mehr als etwa 0,5 µm haben.
  5. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei erste Teile des leitfähigen Verbindungselements, die durch die zweite dielektrische Schicht verlaufen, eine erste Breite haben, zweite Teile des leitfähigen Verbindungselements außerhalb der zweiten dielektrischen Schicht eine zweite Breite haben und das Verhältnis der zweiten Breite zu der ersten Breite kleiner als 1,53 ist.
  6. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei erste Teile des leitfähigen Verbindungselements, die durch die zweite dielektrische Schicht verlaufen, eine erste Breite haben, die intermetallische Verbindung eine zweite Breite hat und die zweite Breite größer als die erste Breite ist.
  7. Vorrichtung nach Anspruch 6, wobei die Metallisierungsstruktur eine dritte Breite hat und die zweite Breite kleiner als die dritte Breite ist.
  8. Verfahren mit den folgenden Schritten: Herstellen einer Metallisierungsstruktur zwischen einer ersten dielektrischen Schicht und einer zweiten dielektrischen Schicht; Strukturieren einer ersten Öffnung durch die erste dielektrische Schicht, wobei die erste Öffnung eine erste Seite der Metallisierungsstruktur freilegt; Abscheiden einer Seed-Schicht in der ersten Öffnung; Strukturieren einer zweiten Öffnung durch die zweite dielektrische Schicht, wobei die zweite Öffnung eine zweite Seite der Metallisierungsstruktur freilegt; Platzieren eines leitfähigen Verbindungselements in der zweiten Öffnung auf der zweiten Seite der Metallisierungsstruktur; und Aufschmelzen des leitfähigen Verbindungselements, sodass eine intermetallische Verbindung an einer Grenzfläche zwischen dem leitfähigen Verbindungselement und der Metallisierungsstruktur entsteht, wobei die Metallisierungsstruktur die intermetallische Verbindung von der Seed-Schicht trennt.
  9. Verfahren nach Anspruch 8, das weiterhin das Befestigen eines integrierten Schaltkreis-Dies an der ersten dielektrischen Schicht umfasst.
  10. Verfahren nach Anspruch 9, das weiterhin Folgendes umfasst: Herstellen einer Formmasse, die den integrierten Schaltkreis-Die verkapselt; und Plattieren eines leitfähigen Materials auf der Seed-Schicht, wobei das leitfähige Material durch die Formmasse verläuft und zumindest teilweise in die erste dielektrische Schicht hineinreicht.
  11. Verfahren nach einem der Ansprüche 8 bis 10, wobei das Aufschmelzen des leitfähigen Verbindungselements ein erstes Substrat an die zweite Seite der Metallisierungsstruktur mit dem leitfähigen Verbindungselement bondet.
  12. Verfahren nach einem der Ansprüche 8 bis 11, wobei nach dem Aufschmelzen das leitfähige Verbindungselement Lot und Kupfer aufweist.
  13. Verfahren nach Anspruch 12, wobei das leitfähige Verbindungselement eine abgestufte Kupferkonzentration hat, die in einer Richtung von der Metallisierungsstruktur weg abnimmt.
  14. Verfahren nach Anspruch 12 oder 13, wobei ein erster Teil des leitfähigen Verbindungselements, der durch die zweite dielektrische Schicht verläuft, eine erste Breite hat, ein zweiter Teil des leitfähigen Verbindungselements außerhalb der zweiten dielektrischen Schicht eine zweite Breite hat und das Verhältnis der zweiten Breite zu der ersten Breite kleiner als 1,53 ist.
  15. Verfahren mit den folgenden Schritten: Herstellen einer Metallisierungsstruktur auf einer ersten dielektrischen Schicht; Abscheiden einer zweiten dielektrischen Schicht auf der Metallisierungsstruktur und der ersten dielektrischen Schicht; Herstellen einer Durchkontaktierung, die durch die zweite dielektrische Schicht verläuft, um eine erste Seite der Metallisierungsstruktur zu kontaktieren; Ätzen einer ersten Öffnung in der ersten dielektrischen Schicht, sodass eine zweite Seite der Metallisierungsstruktur freilegt wird; Drucken eines ersten aufschmelzbaren Materials in der ersten Öffnung; und Abscheiden eines zweiten aufschmelzbaren Materials auf dem ersten aufschmelzbaren Material, wobei das erste aufschmelzbare Material und das zweite aufschmelzbare Material unterschiedliche Konzentrationen von leitfähigen Materialien aufweisen; und Aufschmelzen des ersten aufschmelzbaren Materials und des zweiten aufschmelzbaren Materials, um ein leitfähiges Verbindungselement, das durch die erste dielektrische Schicht verläuft, und eine intermetallische Verbindung an einer Grenzfläche zwischen der Metallisierungsstruktur und dem leitfähigen Verbindungselement herzustellen.
  16. Verfahren nach Anspruch 15, wobei das Herstellen der Durchkontaktierung die folgenden Schritte umfasst: Ätzen einer zweiten Öffnung in der zweiten dielektrischen Schicht, sodass die erste Seite der Metallisierungsstruktur freigelegt wird; Abscheiden einer Seed-Schicht in der zweiten Öffnung; und Plattieren eines leitfähigen Materials auf der Seed-Schicht, wobei das leitfähige Material und die Seed-Schicht die Durchkontaktierung bilden.
  17. Verfahren nach Anspruch 15 oder 16, das weiterhin Folgendes umfasst: Befestigen eines integrierten Schaltkreis-Dies an der zweiten dielektrischen Schicht, wobei der integrierte Schaltkreis-Die zu der Durchkontaktierung benachbart ist; und Verkapseln der Durchkontaktierung und des integrierten Schaltkreis-Dies mit einer Formmasse.
  18. Verfahren nach einem der Ansprüche 15 bis 17, das weiterhin das Befestigen eines Substrats an der Metallisierungsstruktur mit dem leitfähigen Verbindungselement umfasst.
  19. Verfahren nach einem der Ansprüche 15 bis 18, wobei die Metallisierungsstruktur eine Dicke von etwa 6 µm bis etwa 10 µm hat.
  20. Verfahren nach einem der Ansprüche 15 bis 19, wobei die erste Öffnung eine erste Breite hat, das leitfähige Verbindungselement eine zweite Breite hat und das Verhältnis der zweiten Breite zu der ersten Breite kleiner als 1,53 ist.
DE102018105052.6A 2017-11-15 2018-03-06 Halbleiter-Package und Verfahren Active DE102018105052B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762586413P 2017-11-15 2017-11-15
US62/586,413 2017-11-15
US15/907,869 US10784203B2 (en) 2017-11-15 2018-02-28 Semiconductor package and method
US15/907,869 2018-02-28

Publications (2)

Publication Number Publication Date
DE102018105052A1 true DE102018105052A1 (de) 2019-05-16
DE102018105052B4 DE102018105052B4 (de) 2022-12-29

Family

ID=66335333

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018105052.6A Active DE102018105052B4 (de) 2017-11-15 2018-03-06 Halbleiter-Package und Verfahren

Country Status (2)

Country Link
US (1) US20230075602A1 (de)
DE (1) DE102018105052B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11064615B2 (en) * 2019-09-30 2021-07-13 Texas Instruments Incorporated Wafer level bump stack for chip scale package
KR20220161767A (ko) * 2021-05-31 2022-12-07 삼성전자주식회사 반도체 패키지 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017160231A1 (en) * 2016-03-14 2017-09-21 Agency For Science, Technology And Research Semiconductor package and method of forming the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW556329B (en) * 1999-02-26 2003-10-01 Hitachi Ltd Wiring board, its production method, semiconductor device and its production method
US8957323B2 (en) * 2012-05-10 2015-02-17 National Chiao Tung University Electrical connecting element having nano-twinned copper, method of fabricating the same, and electrical connecting structure comprising the same
US10797038B2 (en) 2016-02-25 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and rework process for the same
US10784203B2 (en) * 2017-11-15 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017160231A1 (en) * 2016-03-14 2017-09-21 Agency For Science, Technology And Research Semiconductor package and method of forming the same

Also Published As

Publication number Publication date
DE102018105052B4 (de) 2022-12-29
US20230075602A1 (en) 2023-03-09

Similar Documents

Publication Publication Date Title
DE102017117810B4 (de) Halbleiterpackage, sowie vorrichtung mit umverteilungsschichten und verfahrenzu dessen herstellung
DE102019117762B4 (de) Integriertes schaltungspackage und verfahren
DE102018108051B4 (de) Integrierte Fan-Out-Packages und Verfahren zu deren Herstellung
DE102015105855B4 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102018130035B4 (de) Package und verfahren
DE102018116743A1 (de) Halbleiter-Bauelement und Verfahren
DE102018121879B4 (de) Verfahren zur Herstellung eines Halbleiter-Package
DE102018127314B4 (de) Integriertes Schaltkreis-Package und Verfahren
DE102018124848B4 (de) Package-Struktur und Verfahren
DE102019114984B4 (de) Package für integrierte schaltungen und verfahren
DE102019129870A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102021102227B4 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102018102086A1 (de) Halbleiter-packages und verfahren zu deren herstellung
DE102017123326B4 (de) Halbleiter-Packages und Verfahren zu deren Herstellung
DE102017118183B4 (de) Halbleiter-Packages mit Dummy-Verbindern und Verfahren zu deren Herstellung
DE102018105052B4 (de) Halbleiter-Package und Verfahren
DE102019126974B4 (de) Integriertes schaltungs-package und verfahren
DE102018108409B4 (de) Integrierte schaltkreis-packages und verfahren zu deren herstellung
DE102017102534B4 (de) Umverteilungsschichten in Halbleiter-Packages und Verfahren zu deren Herstellung
DE102020108481A1 (de) Halbleiter-Die-Package und Herstellungsverfahren
DE102023100773A1 (de) Integriertes schaltungs-package und verfahren
DE102021100257B4 (de) Halbleiterpackage und Herstellungsverfahren
DE102019118480B4 (de) Integriertes schaltungs-package und verfahren
DE102018105166B4 (de) Zwei vorrichtungen zu einem halbleiter-package und verfahren zur herstellung eines halbleiter-package

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final