Nothing Special   »   [go: up one dir, main page]

DE102015105990B4 - Halbleiterbauelement und Herstellungsverfahren - Google Patents

Halbleiterbauelement und Herstellungsverfahren Download PDF

Info

Publication number
DE102015105990B4
DE102015105990B4 DE102015105990.8A DE102015105990A DE102015105990B4 DE 102015105990 B4 DE102015105990 B4 DE 102015105990B4 DE 102015105990 A DE102015105990 A DE 102015105990A DE 102015105990 B4 DE102015105990 B4 DE 102015105990B4
Authority
DE
Germany
Prior art keywords
layer
semiconductor device
metal layer
fusible material
seed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015105990.8A
Other languages
English (en)
Other versions
DE102015105990A1 (de
Inventor
Jing-Cheng Lin
Po-Hao Tsai
Li-Hui Cheng
Porter Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102015105990A1 publication Critical patent/DE102015105990A1/de
Application granted granted Critical
Publication of DE102015105990B4 publication Critical patent/DE102015105990B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Geometry (AREA)

Abstract

Halbleitervorrichtung, umfassend:ein erstes Halbleitersubstrat (203) mit einer ersten Seite und einer der ersten Seite gegenüberliegenden zweiten Seite,erste elektrische Kontakte (207) unter der ersten Seite,eine Metallschicht (213), die sich über die zweite Seite erstreckt und die zweite Seite abdeckt,eine erste Durchkontaktierung (111), wobei die erste Durchkontaktierung (111) eine erste Höhe aufweist, die größer ist als ein Abstand von dem ersten elektrischen Kontakt (207) zu der Metallschicht (213),einen Kapselungsstoff (401), der sich zwischen der ersten Durchkontaktierung (111) und dem ersten Halbleitersubstrat (203) erstreckt,ein erstes aufschmelzbares Material (803) in physischem Kontakt mit der Metallschicht (213),eine Polymerschicht (105) über der Metallschicht (213) und zumindest teilweise über einem Abschnitt des ersten aufschmelzbaren Materials (803), undein zweites aufschmelzbares Material (910), das in physischem Kontakt mit dem ersten aufschmelzbaren Material (803) steht und sich von dem ersten Halbleitersubstrat (203) weiter weg erstreckt als die Polymerschicht (105).

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Die Halbleiterindustrie hat aufgrund kontinuierlicher Verbesserungen der Integrationsdichte verschiedener elektronischen Bauelemente (z.B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) ein schnelles Wachstum erfahren. Zum größten Teil stammt diese Verbesserung der Integrationsdichte von wiederholten Verringerungen der minimalen Merkmalgröße (z.B. einer Verkleinerung des Halbleiter-Technologieknoten in Richtung des Sub-20-nm-Knotens), wodurch ermöglicht wird, dass mehr Bauelemente in eine bestimmte Fläche integriert werden. Da der Bedarf nach Miniaturisierung, höherer Geschwindigkeit und größerer Bandbreite sowie einem niedrigeren Energieverbrauch und geringerer Latenz in den letzten Jahren gestiegen ist, hat eine Nachfrage nach kleineren und kreativeren Häusungstechnologien von Halbleiterdies zugenommen.
  • Mit dem weiteren Fortschritt von Halbleitertechnologien wurden gestapelte und gebondete Halbleiterbauelemente als eine wirkungsvolle Alternative eingeführt, um die physische Größe eines Halbleiterbauelements weiter zu reduzieren. In einem gestapelten Halbleiterbauelement werden aktive Schaltungen, wie z.B. Logik-, Speicher-, Prozessorschaltungen und dergleichen, zumindest teilweise auf separaten Substraten gefertigt und anschließend physisch und elektrisch zusammengebondet, um ein Funktionsbauelement zu bilden. Derartige Bondprozesse verwenden hochentwickelte Techniken, und Verbesserungen sind gewünscht.
  • Stand der Technik zum Gegenstand der Erfindung findet sich zum Beispiel in US 2005 / 0 062 147 A1 , US 2011 / 0 176 280 A1 , US 2006 / 0 030 139 A1 , US 7 619 901 B2 und DE 10 2013 108 075 A1 .
  • Die Erfindung wird durch den Hauptanspruch und den nebengeordneten Patentanspruch definiert. Weitere Ausführungsformen der Erfindung werden durch die abhängigen Patentansprüche wiedergegeben.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden am besten aus der nachstehenden ausführlichen Beschreibung verstanden, wenn sie zusammen mit den begleitenden Zeichnungen gelesen wird. Es ist zu beachten, dass gemäß dem Standardverfahren in der Branche verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Vielmehr können die Abmessungen der verschiedenen Merkmale zur Klarheit der Erörterung beliebig vergrößert oder verkleinert sein.
    • 1 zeigt ein Ausbilden von Durchkontaktierungen gemäß einigen Ausführungsformen.
    • 2A bis 2B zeigen Ausführungsformen eines Halbleiterbauelements mit einer Metallschicht gemäß einigen Ausführungsformen.
    • 3 zeigt ein Anordnen des Halbleiterbauelements zwischen den Durchkontaktierungen gemäß einigen Ausführungsformen.
    • 4 zeigt ein Kapseln des Halbleiterbauelements und der Durchkontaktierungen gemäß einigen Ausführungsformen.
    • 5 zeigt ein Ausbilden einer Umverteilungsschicht und externer Anschlüsse gemäß einigen Ausführungsformen.
    • 6 zeigt ein Debonden eines Trägerwafers gemäß einigen Ausführungsformen.
    • 7A und 7B zeigen ein Freilegen der Metallschicht gemäß einigen Ausführungsformen.
    • 8 zeigt ein Vereinzeln des Halbleiterbauelements gemäß einigen Ausführungsformen.
    • 9 zeigt ein Bonden eines thermischen Die gemäß einigen Ausführungsformen.
    • 10 zeigt eine andere Ausführungsform, in der gemäß einigen Ausführungsformen eine Keimschicht auf der Rückseite des Halbleiterbauelements verwendet wird.
    • 11 zeigt ein Anordnen des Halbleiterbauelements zwischen den Durchkontaktierungen gemäß einigen Ausführungsformen.
    • 12 zeigt ein Kapseln und ein Ausbilden einer Umverteilungsschicht gemäß einigen Ausführungsformen.
    • 13 zeigt ein Freilegen der Keimschicht gemäß einigen Ausführungsformen.
    • 14 zeigt ein Vereinzeln des Halbleiterbauelements gemäß einigen Ausführungsformen.
    • 15 zeigt ein Bonden des thermischen Die gemäß einigen Ausführungsformen
    • 16A und 16B zeigen Ausführungsformen einer Verbindungsstelle gemäß einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die nachstehende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Implementieren verschiedener Merkmale des vorliegenden Gegenstands bereit. Konkrete Beispiele von Komponenten und Anordnungen sind nachstehend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Zum Beispiel kann das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der nachstehenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet werden, und kann ebenfalls Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet werden können, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Außerdem kann die vorliegende Offenbarung Bezugsnummern und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung geschieht zum Zweck der Einfachheit und Klarheit und sie schreibt an sich keine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Ausgestaltungen vor.
  • Außerdem können hierin Begriffe, die sich auf räumliche Relativität beziehen, wie z.B. „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen, zur Erleichterung der Besprechung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen Element oder Merkmal (zu anderen Elementen oder Merkmalen), wie in den Figuren dargestellt, zu beschreiben. Die Begriffe, die räumliche Relativität betreffen, sollen verschiedene Ausrichtungen des verwendeten oder betriebenen Bauelements zusätzlich zu der in den Figuren dargestellten Ausrichtung umfassen. Die Vorrichtung kann auf eine andere Weise ausgerichtet sein (um 90 Grad gedreht oder anders ausgerichtet) und die hier verwendeten Bezeichnungen, die räumliche Relativität betreffen, können gleichermaßen dementsprechend ausgelegt werden.
  • Unter Bezugnahme auf 1 wird nun ein Trägersubstrat 101 mit einer Haftschicht 103, einer Polymerschicht 105 und einer ersten Keimschicht 107 über dem Trägersubstrat 101 gezeigt. Das Trägersubstrat 101 umfasst zum Beispiel auf Silizium basierende Materialien, wie z.B. Glas oder Siliziumoxid, oder andere Materialien, wie z.B. Aluminiumoxid, Kombinationen von beliebigen von diesen Materialien oder dergleichen. Das Trägersubstrat 101 ist plan, um eine Befestigung von Halbleiterbauelementen, wie einem ersten Halbleiterbauelement 201 und einem zweiten Halbleiterbauelement 301, aufzunehmen (in 1 nicht gezeigt, jedoch nachstehend unter Bezugnahme auf 2A bis 3 dargestellt und besprochen).
  • Die Haftschicht 103 wird auf dem Trägersubstrat 101 angeordnet, um das Anhaften von darüber liegenden Strukturen (z.B. der Polymerschicht 105) zu unterstützen. In einer Ausführungsform kann die Haftschicht 103 einen UV-Klebstoff umfassen, der bei Belichtung mit UV-Licht seine Hafteigenschaften verliert. Jedoch können auch andere Arten von Haftmitteln, wie Haftkleber, strahlungshärtbare Haftmittel, Epoxide, Kombinationen von diesen oder dergleichen, verwendet werden. Die Haftschicht 103 kann auf dem Trägersubstrat 101 in einer halbflüssiger oder einer Gelform, die unter Druck leicht verformbar ist, angeordnet werden.
  • Die Polymerschicht 105 wird über der Haftschicht 103 angeordnet und wird verwendet, um Schutz z.B. für das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 bereitzustellen, nachdem das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 befestigt wurden. In einer Ausführungsform kann die Polymerschicht 105 Polybenzoxazol (PBO) sein, obwohl alternativ ein beliebiges geeignetes Material, wie Polyimid oder ein Polyimid-Derivat, ein Lötstopplack (Solder Resistance, SR) oder eine Ajinomoto-Aufbauschicht (Ajinomoto build-up film, ABF) verwendet werden kann. Die Polymerschicht 105 kann z.B. unter Verwendung eines Rotationsbeschichtungsprozesses bis zu einer Dicke von zwischen ungefähr 2 µm und ungefähr 15 µm, wie z.B. ungefähr 5 µm, angeordnet werden, obwohl alternativ ein beliebiges geeignetes Verfahren und eine beliebige geeignete Dicke verwendet werden können.
  • Die erste Keimschicht 107 wird über der Polymerschicht 105 ausgebildet. In einer Ausführungsform ist die erste Keimschicht 107 eine Dünnschicht aus einem leitfähigen Material, die das Ausbilden einer dickeren Schicht während nachfolgender Verarbeitungsschritte unterstützt. Die erste Keimschicht 107 kann eine ungefähr 100 nm dicke Schicht aus Titan, auf die eine ungefähr 500 nm dicke Schicht aus Kupfer folgt, umfassen. Die erste Keimschicht 107 kann je nach gewünschten Materialien unter Verwendung eines Prozesses, wie eines Sputter-, eines Aufdampf- oder eines PECVD-Prozesses erzeugt werden. Die erste Keimschicht 107 kann derart ausgebildet werden, dass sie eine Dicke von zwischen ungefähr 0,3 µm und ungefähr 1 µm, wie z.B. ungefähr 0,5 µm, aufweist.
  • 1 zeigt außerdem ein Anordnen und Strukturieren eines Fotolacks 109 über der ersten Keimschicht 107. In einer Ausführungsform kann der Fotolack 109 auf der ersten Keimschicht 107, z.B. unter Verwendung einer Rotationsbeschichtungstechnik, bis zu einer Höhe von zwischen ungefähr 50 µm und ungefähr 250 µm, wie z.B. ungefähr 120 µm angeordnet werden. Nachdem er angeordnet wurde, kann der Fotolack 109 anschließend strukturiert werden, indem der Fotolack 109 mit einer strukturierten Energiequelle (z.B. einer strukturierten Lichtquelle) belichtet wird, um eine chemische Reaktion zu induzieren, wodurch eine physikalische Änderung in jenen Abschnitten des Fotolacks 109 induziert wird, die mit der strukturierten Lichtquelle belichtet wurden. Ein Entwickler wird anschließend auf den belichteten Fotolack 109 angewendet, um die physikalischen Änderungen zu nutzen und je nach der gewünschten Struktur entweder den belichteten Abschnitt des Fotolacks 109 oder den unbelichteten Abschnitt des Fotolacks 109 selektiv zu entfernen.
  • In einer Ausführungsform ist die in dem Fotolack 109 ausgebildete Struktur, eine Struktur für Durchkontaktierungen 111. Die Durchkontaktierungen 111 werden in einer derartigen Anordnung ausgebildet, dass sie auf verschiedenen Seiten von anschließend angeordneten Bauelementen, wie dem ersten Halbleiterbauelement 201 und dem zweiten Halbleiterbauelement 301, angeordnet werden. Jedoch kann alternativ eine beliebige geeignete Anordnung für die Struktur der Durchkontaktierungen 111 verwendet werden, wie z.B. eine derartige Anordnung, dass das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement auf entgegengesetzten Seiten der Durchkontaktierungen 111 angeordnet werden.
  • In einer Ausführungsform werden die Durchkontaktierungen 111 innerhalb des Fotolacks 109 ausgebildet. In einer Ausführungsform umfassen die Durchkontaktierungen 111 ein oder mehrere leitfähige Materialien, wie Kupfer, Wolfram, andere leitfähige Metalle oder dergleichen, und können zum Beispiel durch Elektroplattieren, stromloses Plattieren oder dergleichen ausgebildet werden. In einer Ausführungsform wird ein Elektroplattierungsprozess verwendet, wobei die erste Keimschicht 107 und der Fotolack 109 in einer Elektroplattierungslösung getaucht oder eingetaucht werden. Die Fläche der ersten Keimschicht 107 wird elektrisch mit der negativen Seite einer externen Gleichstromversorgung verbunden, so dass die erste Keimschicht 107 als die Kathode in dem Elektroplattierungsprozess fungiert. Eine leitfähige massive Anode, wie z.B. eine Kupferanode, wird ebenfalls in die Lösung eingetaucht und wird mit der positiven Seite der Stromversorgung verbunden. Die Atome von der Anode werden in die Lösung gelöst, aus der die Kathode, z.B. die Keimschicht 107, die gelösten Atome erhält, wodurch die freigelegten leitfähigen Bereiche der ersten Keimschicht 107 innerhalb der Öffnung des Fotolacks 109 plattiert werden.
  • Nachdem die Durchkontaktierungen 111 unter Verwendung des Fotolacks 109 und der ersten Keimschicht 107 ausgebildet wurden, kann der Fotolack 109 unter Verwendung eines geeigneten Entfernungsprozesses entfernt werden (in 1 nicht dargestellt, aber nachstehend in 3 zu sehen). In einer Ausführungsform kann ein Plasmaveraschungsprozess verwendet werden, um den Fotolack 109 zu entfernen, wodurch die Temperatur des Fotolacks 109 erhöht werden kann, bis der Fotolack 109 thermisch zersetzt wird und entfernt werden kann. Jedoch kann ein beliebiger anderer geeigneter Prozess, wie z.B. Nassstrippen, alternativ verwendet werden. Das Entfernen des Fotolacks 109 kann die darunter liegenden Abschnitte der ersten Keimschicht 107 freilegen.
  • Nach der Freilegung kann ein Entfernen der freigelegten Abschnitte der ersten Keimschicht 107 durchgeführt werden (in 1 nicht dargestellt, aber nachstehend in 3 zu sehen). In einer Ausführungsform können die freigelegten Abschnitte der ersten Keimschicht 107 (z.B. jene Abschnitte, die nicht durch die Durchkontaktierungen 111 abgedeckt sind) zum Beispiel mithilfe eines Nass- oder Trockenätzprozesses entfernt werden. Zum Beispiel können Reaktanten in einem Trockenätzprozess unter Verwendung der Durchkontaktierungen 111 als Masken auf die erste Keimschicht 107 gelenkt werden. In einer anderen Ausführungsform können Ätzmittel auf die erste Keimschicht 107 gesprüht oder auf eine andere Weise mit der ersten Keimschicht 107 in Kontakt gebracht werden, um die freigelegten Abschnitte der ersten Keimschicht 107 zu entfernen. Nachdem der freigelegte Abschnitt der ersten Keimschicht 107 weggeätzt wurde, wird ein Abschnitt der Polymerschicht 105 zwischen den Durchkontaktierungen 111 freigelegt.
  • 2A zeigt ein erstes Halbleiterbauelement 201, das an der Polymerschicht 105 innerhalb der Durchkontaktierungen 111 befestigt werden wird (in 2 nicht dargestellt, aber nachstehend unter Bezugnahme auf 3 gezeigt und beschrieben). In einer Ausführungsform umfasst das erste Halbleiterbauelement 201 ein erstes Substrat 203, erste aktive Bauelemente (nicht einzeln dargestellt), erste Metallisierungsschichten 205, erste Kontaktpads 207, eine erste Passivierungsschicht 211 und erste externe Anschlüsse 209. Das erste Substrat 203 kann dotiertes oder undotiertes Bulk-Silizium oder eine aktive Schicht aus einem SOI-Substrat (Silizium auf einem Isolator) umfassen. Im Allgemeinen umfasst ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, wie Silizium, Germanium, Siliziumgermanium, SOI, Siliziumgermanium auf einem Isolator (SGOI) oder Kombinationen davon. Andere Substrate, die verwendet werden können, umfassen mehrschichtige Substrate, Gradient-Substrate oder Substrate mit Hybridorientierung.
  • Die ersten aktiven Bauelemente umfassen eine breite Vielzahl von aktiven Bauelementen und passiven Bauelementen, wie Kondensatoren, Widerständen, Induktivitäten und dergleichen, die verwendet werden können, um die gewünschten strukturellen und funktionellen Anforderungen des Designs für das erste Halbleiterbauelement 201 zu bilden. Die ersten aktiven Bauelemente können unter Verwendung beliebiger geeigneter Verfahren entweder innerhalb oder ansonsten auf dem ersten Substrat 203 ausgebildet werden.
  • Die ersten Metallisierungsschichten 205 werden über dem ersten Substrat 203 und den ersten aktiven Bauelementen ausgebildet und werden derart ausgelegt, dass sie die verschiedenen aktiven Bauelemente verbinden, um eine Funktionsschaltung zu bilden. In einer Ausführungsform werden die ersten Metallisierungsschichten 205 aus abwechselnden Schichten aus einem dielektrischen und einem leitfähigen Material gebildet und können mithilfe eines beliebigen geeigneten Prozesses (wie Abscheidung, Damascene, Dual-Damascene usw.) ausgebildet werden. In einer Ausführungsform können vier Metallisierungsschichten vorhanden sein, die von dem ersten Substrat 203 durch mindestens eine dielektrische Zwischenschicht (ILD) getrennt sind, aber die genaue Anzahl von ersten Metallisierungsschichten 205 hängt vom Design des ersten Halbleiterbauelements 201 ab.
  • Die ersten Kontaktpads 207 können über den ersten Metallisierungsschichten 205 und in elektrischem Kontakt mit ihnen ausgebildet werden. Die ersten Kontaktpads 207 können Aluminium umfassen, aber andere Materialien, wie Kupfer, können alternativ verwendet werden. Die ersten Kontaktpads 207 können unter Verwendung eines Abscheidungsprozess, wie Sputtern, ausgebildet werden, um eine Materialschicht (nicht dargestellt) auszubilden, und Abschnitte der Materialschicht können dann mithilfe eines geeigneten Prozesses (wie z.B. eines fotolithografischen Maskierens und Ätzens) entfernt werden, um die ersten Kontaktpads 207 auszubilden. Jedoch kann ein beliebiger anderer geeigneter Prozess verwendet werden, um die ersten Kontaktpads 207 auszubilden. Die ersten Kontaktpads können derart ausgebildet werden, dass sie eine Dicke von zwischen ungefähr 0,5 µm und ungefähr 4 µm, wie z.B. ungefähr 1,45 µm aufweisen.
  • Die erste Passivierungsschicht 211 kann auf dem ersten Substrat 203 über den ersten Metallisierungsschichten 205 und den ersten Kontaktpads 207 ausgebildet werden. Die erste Passivierungsschicht 211 kann aus einem oder mehreren geeigneten dielektrischen Materialien, wie z.B. Siliziumoxid, Siliziumnitrid, Low-k-Dielektrika, wie mit Kohlenstoff dotierte Oxide, Extremely-Low-k-Dielektrika, wie ein mit porösem Kohlenstoff dotiertes Siliziumdioxid, Kombinationen von diesen oder dergleichen, gefertigt werden. Die erste Passivierungsschicht 211 kann mithilfe eines Prozesses, wie einer chemischen Gasphasenabscheidung (CVD), ausgebildet werden, obwohl ein beliebiger geeigneter Prozess verwendet werden kann, und sie kann eine Dicke zwischen ungefähr 0,5 µm und ungefähr 5 µm, wie z.B. ungefähr 925 nm, aufweisen.
  • Die ersten externen Anschlüsse 209 können ausgebildet werden, um leitfähige Gebiete für einen Kontakt zwischen den ersten Kontaktpads 207 und z.B. einer Umverteilungsschicht 501 (in 2 nicht dargestellt, aber nachstehend unter Bezugnahme auf 5 gezeigt und beschrieben) bereitzustellen. In einer Ausführungsform können die ersten externen Anschlüsse 209 leitfähige Säulen sein und können ausgebildet werden, indem zunächst ein Fotolack (nicht dargestellt) über der ersten Passivierungsschicht 211 bis zu einer Dicke zwischen ungefähr 5 µm und ungefähr 20 µm, wie z.B. ungefähr 10 µm, ausgebildet wird. Der Fotolack kann strukturiert werden, um Abschnitte der ersten Passivierungsschichten, durch welche die leitfähigen Säulen verlaufen werden, freizulegen. Nach der Strukturierung kann dann der Fotolack als eine Maske verwendet werden, um die gewünschten Abschnitte der ersten Passivierungsschicht 211 zu entfernen, wodurch jene Abschnitte der darunter liegenden ersten Kontaktpads 207, mit denen die ersten externen Anschlüsse 209 in Kontakt stehen werden, freigelegt werden.
  • Die ersten externen Anschlüsse 209 können innerhalb der Öffnungen von sowohl der ersten Passivierungsschicht 211 als auch dem Fotolack ausgebildet werden. Die ersten externen Anschlüsse 209 können aus einem leitfähigen Material, wie z.B. Kupfer, ausgebildet werden, obwohl auch andere leitfähige Materialien, wie z.B. Nickel, Gold, oder eine Metalllegierung, Kombinationen von diesen oder dergleichen verwendet werden können. Außerdem können die ersten externen Anschlüsse 209 unter Verwendung eines Prozesses, wie z.B. eines Elektroplattierens, ausgebildet werden, in dem ein elektrischer Strom durch die leitfähigen Abschnitte der ersten Kontaktpads 207, an denen wunschgemäß die ersten externen Anschlüsse 209 ausgebildet werden sollen, geleitet wird und die ersten Kontaktpads 207 in eine Lösung eingetaucht werden. Die Lösung und der elektrische Strom scheiden z.B. Kupfer innerhalb der Öffnungen ab, um die Öffnungen des Fotolacks und der ersten Passivierungsschicht 211 zu füllen und/oder zu überfüllen, wodurch die ersten externen Anschlüsse 209 gebildet werden. Überschüssiges leitfähiges Material und ein Fotolack außerhalb der Öffnungen der ersten Passivierungsschicht 211 können anschließend zum Beispiel unter Verwendung eines Veraschungsprozesses, eines chemisch-mechanischen Polierprozesses (CMP-Prozesses), Kombinationen von diesen oder dergleichen entfernt werden.
  • Wie jedoch ein Durchschnittsfachmann erkennen wird, stellt der vorstehend beschriebene Prozess zum Ausbilden der ersten externen Anschlüsse 209 lediglich eine solche Beschreibung dar. Vielmehr soll der beschriebene Prozess lediglich als ein Beispiel dienen, da alternativ ein beliebiger geeigneter Prozess zum Ausbilden der ersten externen Anschlüsse 209 verwendet werden kann. Alle geeigneten Prozesse sollen vom Umfang der vorliegenden Ausführungsformen vollständig umfasst sein.
  • Auf einer gegenüberliegenden Seite des ersten Substrats 203 als die ersten Metallisierungsschichten 205 kann eine erste Metallschicht 213 angeordnet werden, um die Abfuhr von Wärme von dem ersten Halbleiterbauelement 201 zu unterstützen. In einer Ausführungsform kann die erste Metallschicht 213 angeordnet werden, indem zunächst eine erste Klebstoffschicht 214 auf das erste Substrat 203 aufgebracht wird. Die erste Klebstoffschicht 214 kann ein Epoxid sein, obwohl ein beliebiges geeignetes Haftmittel ebenfalls verwendet werden kann. Die erste Klebstoffschicht 214 kann bis zu einer Dicke von zwischen ungefähr 0,5 µm und ungefähr 20 µm aufgebracht werden.
  • Nachdem die erste Klebstoffschicht 214 auf das erste Substrat 203 aufgebracht wurde, kann die erste Metallschicht 213 aufgebracht werden. In einer Ausführungsform kann die erste Metallschicht 213 ein leitfähiges Material, wie z.B. Kupfer, sein, obwohl andere geeignete Materialien Ti, TiN und Ta umfassen. In einer Ausführungsform kann die erste Metallschicht 213 eine Kupferfolie sein, die eine erste Dicke von zwischen ungefähr 3 µm und ungefähr 150 µm aufweist. Die Kupferfolie kann aufgebracht werden, indem die Kupferfolie mit der ersten Klebstoffschicht 214 in Kontakt gebracht wird.
  • Ein Die-Befestigungsfilm (Die Attach Film, DAF) 217 kann angrenzend an die erste Metallschicht 213 ausgebildet werden, um die Befestigung des ersten Halbleiterbauelements 201 an der Polymerschicht 105 zu unterstützen. In einer Ausführungsform ist der Die-Befestigungsfilm 217 ein Epoxidharz, ein Phenolharz, ein Acrylkautschuk, ein Kieselsäure-Füllstoff oder eine Kombination davon, und wird unter Verwendung einer Laminiertechnik aufgebracht. Jedoch können ein beliebiges anderes geeignetes alternatives Material und Ausbildungsverfahren alternativ verwendet werden.
  • 2B zeigt eine andere Ausführungsform des ersten Halbleiterbauelements 201, das die erste Metallschicht 213 verwendet. In dieser Ausführungsform kann die erste Metallschicht 213 ohne die erste Klebstoffschicht 214 aufgebracht werden. Fakultativ kann in dieser Ausführungsform eine erste Sperrschicht 219 vor dem Ausbilden der ersten Metallschicht 213 aufgebracht werden, um eine Diffusion des Materials der ersten Metallschicht 213 in das darunter liegende erste Substrat 203 zu verhindern. In einer Ausführungsform kann die erste Sperrschicht 219 ein Sperrmaterial, wie z.B. Titan, Titannitrid, Kombinationen von diesen oder dergleichen, umfassen und kann unter Verwendung eines Prozesses, wie z.B. einer chemischen Gasphasenabscheidung (CVD), einer physikalischen Gasphasenabscheidung (PVD), einer Atomlagenabscheidung (ALD) oder dergleichen ausgebildet werden. Die erste Sperrschicht 219 kann derart ausgebildet werden, dass sie eine Dicke von zwischen ungefähr 0,1 µm und ungefähr 20 µm, wie z.B. ungefähr 0,5 µm, aufweist.
  • Nachdem die erste Sperrschicht 219 ausgebildet wurde, kann die erste Metallschicht 213 über der ersten Sperrschicht 219 ausgebildet werden. In dieser Ausführungsform kann die erste Metallschicht 213 unter Verwendung eines Abscheidungsprozess, wie z.B. einer physikalischen Gasphasenabscheidung (PVD), ausgebildet werden, obwohl alternativ ein beliebiger geeigneter Abscheidungs- oder Anordnungsprozess verwendet werden kann. In einer Ausführungsform kann die erste Metallschicht 213 derart ausgebildet werden, dass sie eine Dicke von zwischen ungefähr 0,02 µm und ungefähr 0,5 µm, wie z.B. ungefähr 0,3 µm aufweist, und die erste Metallschicht 213 und die erste Sperrschicht 219 können (zusammen) eine Dicke von zwischen ungefähr 0,3 µm und ungefähr 15 µm aufweisen.
  • Nachdem die erste Metallschicht 213 auf der ersten Sperrschicht 219 ausgebildet wurde, kann fakultativ eine zweite Sperrschicht 221 über der ersten Metallschicht 213 ausgebildet werden, um zu verhindern, dass das Material der ersten Metallschicht 213 (z.B. Kupfer) in die angrenzenden Strukturen diffundiert. In einer Ausführungsform kann die zweite Sperrschicht 221 der ersten Sperrschicht 219 gleich sein (z.B. ein unter Verwendung von CVD, PVD oder ALD ausgebildetes Titan oder Titannitrid), obwohl sie alternativ auch verschieden sein kann.
  • Nachdem entweder die erste Metallschicht 213 oder die zweite Sperrschicht 221 ausgebildet wurde, kann in dieser Ausführungsform der Die-Befestigungsfilm 217 aufgebracht werden, um die Anhaftung des ersten Halbleiterbauelements 201 an der Polymerschicht 105 zu unterstützen. In einer Ausführungsform ist der Die-Befestigungsfilm 217 derart wie vorstehend unter Bezugnahme auf 2A beschrieben.
  • 3 zeigt ein Anordnen des ersten Halbleiterbauelements 201 auf der Polymerschicht 105 zusammen mit einem Anordnen eines zweiten Halbleiterbauelements 301. In einer Ausführungsform kann das zweite Halbleiterbauelement 301 ein zweites Substrat 303, zweite aktive Bauelemente (nicht einzeln dargestellt), zweite Metallisierungsschichten 305, zweite Kontaktpads 307, eine zweite Passivierungsschicht 311 und zweite externe Anschlüsse 309 umfassen. In einer Ausführungsform können das zweite Substrat 303, die zweiten aktiven Bauelemente, die zweiten Metallisierungsschichten 305, die zweiten Kontaktpads 307, die zweite Passivierungsschicht 311 und die zweiten externen Anschlüsse 309 dem ersten Substrat 203, den ersten aktiven Bauelementen, den ersten Metallisierungsschichten 205, den ersten Kontaktpads 207, der ersten Passivierungsschicht 211, und den ersten externen Anschlüssen 209 gleich sein, obwohl sie auch von diesen verschieden sein können.
  • Außerdem kann das zweite Halbleiterbauelement 301 ebenfalls eine zweite Metallschicht 313 aufweisen, die entlang einer Seite des zweiten Substrats 303 ausgebildet wird. In einer Ausführungsform kann die zweite Metallschicht 313 zusammen mit einer zweiten Klebstoffschicht (nicht einzeln in 3 dargestellt) oder zusammen mit einer dritten Sperrschicht und einer vierten Sperrschicht (ebenfalls nicht einzeln in 3 dargestellt) ausgebildet werden. In einer Ausführungsform können die zweite Metallschicht 313, die zweite Klebstoffschicht, die dritte Sperrschicht und die vierte Sperrschicht der ersten Metallschicht 213, der ersten Klebstoffschicht 214, der ersten Sperrschicht 219 und der zweiten Sperrschicht 221, die vorstehend unter Bezugnahme auf 2A bis 2B beschrieben wurden, gleich sein, obwohl sie auch verschieden sein können.
  • In einer Ausführungsform können das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 z.B. unter Verwendung eines Pick-and-Place-Prozesses auf der Polymerschicht 105 angeordnet werden. Jedoch kann ein beliebiges anderes alternatives Verfahren zum Anordnen des ersten Halbleiterbauelements 201 und des zweiten Halbleiterbauelements 301 verwendet werden.
  • 4 zeigt ein Kapseln der Durchkontaktierungen 111 des ersten Halbleiterbauelements 201 und des zweiten Halbleiterbauelements 301. Das Kapseln kann in einer Formvorrichtung (nicht einzeln in 4 dargestellt) durchgeführt werden, die einen oberen Formabschnitt und einen von dem oberen Formabschnitt abtrennbaren unteren Formabschnitt umfassen kann. Wenn der obere Formabschnitt derart abgesenkt wird, dass er an den unteren Formabschnitt angrenzend ist, kann ein Formhohlraum für das Trägersubstrat 101, die Durchkontaktierungen 111, das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 gebildet werden.
  • Während des Kapselungsprozesses kann der obere Formabschnitt an den unteren Formanschnitt angrenzend angeordnet werden, wodurch das Trägersubstrat 101, die Durchkontaktierungen 111, das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 innerhalb des Formhohlraums eingeschlossen werden. Nachdem sie eingeschlossen wurden, können der obere Formabschnitt und der untere Formabschnitt einen luftdichten Verschluss bilden, um den Zufluss und Abfluss von Gasen aus dem Formhohlraum zu regulieren. Nachdem sie verschlossen wurden, kann ein Kapselungsstoff 401 in dem Formhohlraum angeordnet werden. Der Kapselungsstoff 401 kann eine Moldmasse auf Harzbasis sein, wie z.B. Polyimid, PPS, PEEK, PES, ein wärmebeständiges Kristallharz, Kombinationen von diesen oder dergleichen. Der Kapselungsstoff 401 kann in dem Formhohlraum vor der Ausrichtung des oberen Formabschnitts und des unteren Formabschnitts angeordnet werden, oder er kann ansonsten in den Formhohlraum durch eine Einspritzöffnung eingespritzt werden.
  • Nachdem der Kapselungsstoff 401 in dem Formhohlraum derart angeordnet wurde, dass der Kapselungsstoff 401 das Trägersubstrat 101, die Durchkontaktierungen 111, das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 kapselt, kann der Kapselungsstoff 401 gehärtet werden, um den Kapselungsstoff 401 für einen optimalen Schutz zu verfestigen. Während der genaue Härtungsprozess zumindest teilweise von dem konkreten, für den Kapselungsstoff 401 gewählten Material abhängt, könnte in einer Ausführungsform, in der die Moldmasse als der Kapselungsstoff 401 gewählt wurde, die Härtung mithilfe eines derartigen Prozesses erfolgen, dass der Kapselungsstoff 401 auf zwischen ungefähr 100 °C und ungefähr 130 °C, wie z.B. ungefähr 125 °C, ungefähr 60 s bis ungefähr 3000 s, wie z.B. ungefähr 600 s, lang erwärmt wird. Außerdem können Initiatoren und/oder Katalysatoren in dem Kapselungsstoff 401 enthalten sein, um den Härtungsprozess besser zu kontrollieren.
  • Jedoch ist, wie ein Durchschnittsfachmann erkennen wird, der vorstehend beschriebene Härtungsprozess lediglich ein Beispiel eines Prozesses. Andere Härtungsprozesse, wie z.B. Bestrahlung oder auch Ermöglichung, dass sich der Kapselungsstoff 401 bei Raumtemperatur verfestigt, können alternativ verwendet werden. Ein beliebiger geeigneter Härtungsprozess kann verwendet werden, und alle solche Prozesse sollen vom Umfang der hier besprochenen Ausführungsformen vollständig umfasst sein.
  • 4 zeigt außerdem ein Dünnen des Kapselungsstoffs 401, um die Durchkontaktierungen 111, das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 zur weiteren Verarbeitung freizulegen. Das Dünnen kann z.B. unter Verwendung eines mechanischen Schleif- oder eines chemisch-mechanischen Polierprozesses (CMP) durchgeführt werden, wodurch chemische Ätzmittel und Poliermittel verwendet werden, um mit dem Kapselungsstoff 401, dem ersten Halbleiterbauelement 201 und dem zweiten Halbleiterbauelement 301 zu reagieren und sie abzuschleifen, bis die Durchkontaktierungen 111, die ersten externen Anschlüsse 209 (auf dem ersten Halbleiterbauelement 201) und die zweiten externen Anschlüsse 309 (auf dem zweiten Halbleiterbauelement 301) freigelegt wurden. Daher können das erste Halbleiterbauelement 201, das zweite Halbleiterbauelement 301 und die Durchkontaktierungen 111 eine ebenflächige Fläche aufweisen, die auch mit dem Kapselungsstoff 401 ebenflächig ist.
  • Der vorstehend beschriebene CMP-Prozess ist als ein Ausführungsbeispiel dargelegt. Ein beliebiger anderer geeigneter Entfernungsprozess kann alternativ verwenden, um den Kapselungsstoff 401, das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 zu dünnen und die Durchkontaktierungen 111 freizulegen. Zum Beispiel kann eine Reihe von chemischen Ätzvorgängen verwendet werden. Dieser Prozess und ein beliebiger anderer geeigneter Prozess kann alternativ verwendet werden, um den Kapselungsstoff 401, das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 zu dünnen, und alle solche Prozesse sollen vom Umfang der Ausführungsformen vollständig umfasst sein.
  • Nachdem der Kapselungsstoff 401 gedünnt wurde, können fakultativ die Durchkontaktierungen 111 und die ersten externen Anschlüsse 209 in dem Kapselungsstoff 401 vertieft werden. In einer Ausführungsform können die Durchkontaktierungen 111 und die ersten externen Anschlüsse 209 z.B. unter Verwendung eines Ätzprozesses ausgespart werden, der ein Ätzmittel verwendet, das gegenüber dem Material der Durchkontaktierungen 111 und der ersten externen Anschlüsse 209 (z.B. Kupfer) selektiv ist. Die Durchkontaktierungen 111 und die ersten externen Anschlüsse 209 können bis zu einer Tiefe von zwischen ungefähr 20 µm und ungefähr 300 µm, wie z.B. ungefähr 180 µm ausgespart werden.
  • 5 zeigt ein Ausbilden einer Umverteilungsschicht (RDL) 501, um das erste Halbleiterbauelement 201, das zweite Halbleiterbauelement 301, die Durchkontaktierungen 111 und die dritten externen Anschlüsse 505 miteinander zu verbinden. In einer Ausführungsform kann die RDL 501 ausgebildet werden, indem zunächst eine Keimschicht (nicht dargestellt) z.B. aus einer Titan-Kupfer-Legierung mithilfe eines geeigneten Ausbildungsprozesses, wie z.B. CVD oder Sputtern, ausgebildet wird. Ein Fotolack (ebenfalls nicht dargestellt) kann dann derart ausgebildet werden, dass er die Keimschicht abdeckt, und der Fotolack kann anschließend strukturiert werden, um jene Abschnitte der Keimschicht freizulegen, die dort angeordnet sind, wo die RDL 501 wunschgemäß angeordnet werden soll.
  • Nachdem der Fotolack ausgebildet und strukturiert wurde, kann ein leitfähiges Material, wie z.B. Kupfer, mithilfe eines Abscheidungsprozesses, wie z.B. Plattierens, auf der Keimschicht ausgebildet werden. Das leitfähige Material kann derart ausgebildet werden, dass es eine Dicke von zwischen ungefähr 1 µm und ungefähr 10 µm, wie z.B. ungefähr 5 µm, aufweist. Obwohl das Material und die Verfahren, die besprochen wurden, zum Ausbilden des leitfähigen Materials geeignet sind, sind jedoch diese Materialien lediglich Beispiele. Beliebige andere geeignete Materialien, wie AlCu oder Au, und beliebige andere geeignete Ausbildungsprozesse, wie CVD oder PVD, können alternativ verwendet werden, um die RDL 501 auszubilden.
  • Nachdem das leitfähige Material ausgebildet wurde, kann der Fotolack mithilfe eines geeigneten Entfernungsprozesses, wie Veraschung, entfernt werden. Nach dem Entfernen des Fotolacks, können außerdem jene Abschnitte der Keimschicht, die durch den Fotolack abgedeckt waren, zum Beispiel mithilfe eines geeigneten Ätzprozesses, der das leitfähige Material als eine Maske verwendet, entfernt werden.
  • 5 zeigt außerdem ein Ausbilden einer dritten Passivierungsschicht 503 über der RDL 501, um Schutz und Isolierung für die RDL 501 und die anderen darunter liegenden Strukturen bereitzustellen. In einer Ausführungsform kann die dritte Passivierungsschicht 503 Polybenzoxazol (PBO) sein, obwohl ein beliebiges geeignetes Material, wie Polyimid oder ein Polyimid-Derivat, alternativ verwendet werden kann. Die dritte Passivierungsschicht 503 kann z.B. unter Verwendung eines Rotationsbeschichtungsprozesses bis zu einer Dicke von zwischen ungefähr 5 µm und ungefähr 25 µm, wie z.B. ungefähr 7 µm, angeordnet werden, obwohl ein beliebiges geeignetes Verfahren und eine beliebige geeignete Dicke alternativ verwendet werden können.
  • Obwohl 5 lediglich eine einzelne RDL 501 und eine einzelne dritte Passivierungsschicht 503 zeigt, ist dies zur Klarheit vorgenommen. Vielmehr können die vorstehenden Prozesse zum Ausbilden der einzelnen RDL 501 und der einzelnen dritten Passivierungsschicht 502 ein- oder mehrmals wiederholt werden, um nach Bedarf mehrere RDLs 501 und mehrere dritte Passivierungsschichten 503 auszubilden. Eine beliebige geeignete Anzahl von RDLs 501 kann verwendet werden.
  • 5 zeigt ferner ein Ausbilden der dritten externen Anschlüsse 505, um einen elektrischen Kontakt mit der RDL 501 zu bilden. Nachdem die dritte Passivierungsschicht 503 ausgebildet wurde, kann in einer Ausführungsform eine Öffnung durch die dritte Passivierungsschicht 503 ausgebildet werden, indem Abschnitte der dritten Passivierungsschicht 503 entfernt werden, um zumindest einen Abschnitt der darunter liegenden RDL 501 freizulegen. Die Öffnung ermöglicht einen Kontakt zwischen der RDL 501 und den dritten externen Anschlüssen 505. Die Öffnung kann unter Verwendung einer geeigneten fotolithografischen Maske und eines geeigneten Ätzprozesses ausgebildet werden, obwohl ein beliebiger geeigneter Prozess zum Freilegen von Abschnitten der RDL 501 verwendet werden kann.
  • In einer Ausführungsform können die dritten externen Anschlüsse 505 ein Ball-Grid-Array sein und können auf der RDL 501 durch die dritte Passivierungsschicht 503 angeordnet werden, und können ein eutektisches Material, wie z.B. Lötzinn, umfassen, obwohl beliebige geeignete Materialien alternativ verwendet werden können. In einer Ausführungsform, in der die dritten externen Anschlüsse 505 Lotkugeln sind, können die dritten externen Anschlüsse 505 unter Verwendung eines Ball-Drop-Verfahrens, wie z.B. eines Direct-Ball-Drop-Verfahrens, ausgebildet werden, um die dritten externen Anschlüsse 505 auf den lötfähigen Metallisierungen (Underbump Metallizations, UMBs) anzuordnen. Alternativ können die Lotkugeln ausgebildet werden, indem zunächst eine Schicht aus Zinn mithilfe eines beliebigen geeigneten Verfahrens, wie z.B. Aufdampfen, Elektroplattieren, Aufdrucken, Lötübertragen, ausgebildet wird, und anschließend vorzugsweise ein Reflow durchgeführt wird, um das Material in die gewünschte Hügelform zu formen. Nachdem die dritten externen Anschlüsse 505 ausgebildet wurden, kann ein Test durchgeführt werden, um sicherzustellen, dass die Struktur für die weitere Verarbeitung geeignet ist.
  • 6 zeigt ein Ablösen (Debonding) des Trägersubstrats 101 von dem ersten Halbleiterbauelement 201 und dem zweiten Halbleiterbauelement 301. In einer Ausführungsform können die dritten externen Anschlüsse 505 und daher die Struktur, die das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 umfasst, an einer Ringstruktur 601 befestigt werden. Die Ringstruktur 601 kann ein Metallring sein, der eine Unterstützung und Stabilität für die Struktur während des Debond-Prozesses und danach bereitstellen soll. In einer Ausführungsform werden die dritten externen Anschlüsse 505, das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 z.B. unter Verwendung eines UV-Klebebands 603 an der Ringstruktur befestigt, obwohl alternativ ein beliebiger anderer geeigneter Haftstoff oder eine beliebige andere geeignete Anordnung verwendet werden können.
  • Nachdem die dritten externen Anschlüsse 505 und damit die Struktur, die das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 umfasst, an der Ringstruktur 601 befestigt wurden, kann das Trägersubstrat 101 von der Struktur, die das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement umfasst, z.B. unter Verwendung eines thermischen Prozesses, um die Hafteigenschaften der Haftschicht 103 zu verändern, abgelöst (debond) werden. In einer bestimmten Ausführungsform wird eine Energiequelle, wie ein UV-Laser, ein Kohlendioxidlaser (CO2-Laser), oder ein Infrarotlaser (IR-Laser), verwendet, um die Haftschicht 103 zu bestrahlen und zu erwärmen, bis die Haftschicht 103 zumindest teilweise ihre Hafteigenschaften verliert. Nachdem dies durchgeführt wurde, können das Trägersubstrat 101 und die Haftschicht 103 physisch getrennt und von der Struktur, die die dritten externen Anschlüsse 505, das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 umfasst, entfernt werden.
  • 7A zeigt eine fakultative Anordnung einer Rückseitenschutzschicht 701 über der Polymerschicht 105. In einer Ausführungsform kann die Rückseitenschutzschicht 701 ein Schutzmaterial sein, wie z.B. ein Lötstopplack (Solder Resistance, SR), eine Laminierverbindung (Lamination Compound, LC) oder eine Ajinomoto-Aufbauschicht (Ajinomoto Build-Up Film, ABF). In einer Ausführungsform kann die Rückseitenschutzschicht 701 unter Verwendung einer Laminiertechnik bis zu einer Dicke von zwischen ungefähr 10 µm und ungefähr 80 µm, wie z.B. ungefähr 25 µm, aufgebracht werden.
  • 7A zeigt außerdem, dass, nachdem die Rückseitenschutzschicht 701 angeordnet wurde, die Rückseitenschutzschicht 701 und die Polymerschicht 105 strukturiert werden können, um die Durchkontaktierungen 111 und gewünschte Abschnitte der ersten Metallschicht 213 und der zweiten Metallschicht 313 freizulegen. In einer Ausführungsform können die Rückseitenschutzschicht 701 und die Polymerschicht 105 z.B. unter Verwendung eines Laserborhverfahrens strukturiert werden, in dem ein Laser auf jene Abschnitte der Polymerschicht 105 gelenkt wird, die wunschgemäß entfernt werden sollen, um die darunter liegenden Durchkontaktierungen 111, die erste Metallschicht 213 und die zweite Metallschicht 313 freizulegen. Während des Laserbohrprozesses kann die Bohrenergie in einem Bereich von 0,1 mJ bis ungefähr 30 mJ liegen, und ein Bohrwinkel kann von ungefähr 0 Grad (senkrecht zur Rückseitenschutzschicht 701) bis ungefähr 85 Grad zur Normalen der Rückseitenschutzschicht 701 betragen. In einer Ausführungsform kann das Strukturieren ausgebildet werden, um erste Öffnungen 703 über den Durchkontaktierungen 111 derart auszubilden, dass sie eine erste Breite von zwischen ungefähr 100 µm und ungefähr 300 µm, wie z.B. ungefähr 200 µm, aufweisen, und um außerdem zweite Öffnungen 707 über dem ersten Halbleiterbauelement 201 derart auszubilden, dass sie eine zweite Breite von zwischen ungefähr 10 µm bis ungefähr 300 µm, wie z.B. ungefähr 150 µm, aufweisen.
  • In einer anderen Ausführungsform können die Rückseitenschutzschicht 701 und die Polymerschicht 105 strukturiert werden, indem zunächst ein Fotolack (nicht einzeln in 7A dargestellt) auf die Rückseitenschutzschicht 701 aufgetragen wird, und anschließend der Fotolack mit einer strukturierten Energiequelle (z.B. einer strukturierten Lichtquelle) belichtet wird, so dass eine chemische Reaktion induziert wird, wodurch eine physikalische Änderung in jenen Abschnitten des Fotolacks induziert wird, die mit der strukturierten Lichtquelle belichtet wurden. Ein Entwickler wird anschließend auf den belichteten Fotolack angewendet, um die physikalischen Änderungen zu nutzen und je nach der gewünschten Struktur entweder den belichteten Abschnitt des Fotolacks oder den unbelichteten Abschnitt des Fotolacks selektiv zu entfernen, und der darunter liegende freigelegte Abschnitt der Rückseitenschutzschicht 701 und der Polymerschicht 105 werden z.B. mithilfe eines Trockenätzprozesses entfernt. Jedoch kann ein beliebiges anderes geeignetes Verfahren zum Strukturieren der Rückseitenschutzschicht 701 und der Polymerschicht 105 verwendet werden.
  • Fakultativ kann ein Reinigungsprozess nach dem Laserbohrprozess verwendet werden, um jeglichen Restmaterial, der nach dem Laserbohrprozess verblieben ist, zu entfernen. In einer Ausführungsform kann der Reinigungsprozess ein Plasma-Reinigungsprozess sein, der außerdem einen Abschnitt der freiliegenden Flächen der Rückseitenschutzschicht 701 und der Polymerschicht 105 entfernen kann. In einer Ausführungsform wird der Plasma-Reinigungsprozess unter Verwendung eines Sauerstoffplasmas oder dergleichen in einer inerten Atmosphäre, wie z.B. einer Stickstoff-, Argonatmosphäre oder dergleichen, durchgeführt.
  • 7B zeigt eine Nahansicht einer von den zweiten Öffnungen 707, die über dem ersten Halbleiterbauelement 201 ausgebildet werden, wie durch die mit 705 gekennzeichnete Strichlinie in 7A dargestellt. Wie zu sehen ist, sind das erste Substrat 203, die erste Metallschicht 213 (zusammen mit entweder der ersten Klebstoffschicht 214 oder der ersten Sperrschicht 219), der DAF 217, die Polymerschicht 105 und die Rückseitenschutzschicht 701 gestapelt, und die zweite Öffnung 707 erstreckt sich durch die Rückseitenschutzschicht 701, die Polymerschicht 105 und den DAF 217, aber hört an der ersten Metallschicht 213 auf, wodurch die erste Metallschicht 213 auf der Rückseite des ersten Substrats 203 freigelegt wird.
  • Außerdem weist die zweite Öffnung 707 eine Trichterform auf. In einer Ausführungsform weist die zweite Öffnung 707 eine erste Breite W1 von zwischen ungefähr 20 µm und ungefähr 300 µm, wie z.B. ungefähr 100 µm, die an die erste Metallschicht 213 angrenzt, auf. Außerdem weist die zweite Öffnung 707 eine zweite Breite W2 von zwischen ungefähr 50 µm und ungefähr 320 µm, wie z.B. ungefähr 120 µm, an der Oberseite der zweiten Öffnung 707 auf. Jedoch können beliebige geeignete Abmessungen verwendet werden.
  • Durch Freilegen von Abschnitten der ersten Metallschicht 213 entlang einer Rückseite des ersten Substrats 203, kann ein Wärmeweg in Verbindung mit dem ersten Halbleiterbauelement 201 durch den DAF 217, die Polymerschicht 105 und die Rückseitenschutzschicht 701 ohne die Notwendigkeit einer weiteren Umverteilungsschicht und einer mit ihr assoziierten Passivierungsschicht und eines mit ihr assoziierten Bondpads gebildet werden, um Wärme von dem ersten Halbleiterbauelement 201 abzuführen. Daher kann der Gesamtprozess vereinfacht werden, indem die Prozesse, die mit einer Umverteilungsschicht und mit Bondpads zusammenhängen, vermieden werden. Dies ermöglicht einen effizienteren Prozess zum Bereitstellen eines Wärmewegs, um die durch das erste Halbleiterbauelement 201 erzeugte Wärme abzuführen.
  • 8 zeigt ein Vereinzeln der Struktur, um ein erstes Package 801 zu bilden. In einer Ausführungsform kann das Vereinzeln unter Verwendung eines Sägeblatts (nicht dargestellt) durchgeführt werden, um durch den Kapselungsstoff 401 und die Polymerschicht 105 zwischen den Durchkontaktierungen 111 zu schneiden, wodurch ein Bereich von einem anderen abgetrennt wird, um das erste Package 801 mit dem ersten Halbleiterbauelement 201 auszubilden. Wie jedoch ein Durchschnittsfachmann erkennen wird, stellt das Verwenden eines Sägeblatts zum Vereinzeln des ersten Package 801 lediglich ein Ausführungsbeispiel dar. Alternative Verfahren zum Vereinzeln des ersten Package 801, wie z.B. ein Verwenden eines oder mehrerer Ätzvorgänge, um das erste Package 801 zu vereinzeln, können alternativ verwendet werden. Diese Verfahren und beliebige andere geeignete Verfahren können alternativ zum Vereinzeln des ersten Package 801 verwendet werden.
  • 8 zeigt außerdem ein Anordnen einer wärmeleitenden Schutzschicht 803 innerhalb der ersten Öffnungen 703 und der zweiten Öffnungen 707 über dem ersten Halbleiterbauelement 201, um die nun freiliegende erste Metallschicht 213 und die Durchkontaktierungen 111 zu schützen. In einer Ausführungsform kann die wärmeleitende Schutzschicht 803 ein wärmeleitendes Material, wie z.B. eine Lotpaste oder ein einen Sauerstofflotschutz (Oxygen Solder Protection, OSP) umfassen, obwohl alternativ ein beliebiges geeignetes Material verwendet werden kann. In einer Ausführungsform kann die wärmeleitende Schutzschicht 803 unter Verwendung einer Schablone aufgebracht werden, obwohl ein beliebiges geeignetes Verfahren zum Aufbringen alternativ verwendet werden kann.
  • 9 zeigt ein Anordnen eines Wärme-Die 900 in thermischer Verbindung mit der ersten Metallschicht 213 über die wärmeleitende Schutzschicht 803. In einer Ausführungsform umfasst der Wärme-Die 900 ein wärmeleitendes Material, das Wärme von dem ersten Halbleiterbauelement 201 z.B. über dritte Kontaktpads 909 empfängt und die Wärme von dem ersten Halbleiterbauelement 201 abführt. In einer Ausführungsform kann der Wärme-Die 900 passiv sein (mit lediglich passiver Übertragung von Wärmeenergie) oder er kann ein aktives Übertragungssystem umfassen, das ein Kühlmittel, wie z.B. Wasser, durch den Wärme-Die 900 zirkulieren lässt, um Wärme von dem ersten Halbleiterbauelement 201 aktiv wegzuführen.
  • Obwohl der Wärme-Die 900 Materialien und Strukturen aufweisen kann, die ausschließlich zum Zweck der Wärmeabfuhr ausgelegt wurden, kann in anderen Ausführungsformen der Wärme-Die 900 aktive Bauelemente (wie z.B. Transistoren) und passive Bauelemente (wie z.B. Widerstände und Kondensatoren) aufweisen, die derart arbeiten können, dass sie neben der gewünschten Wärmeabfuhr eine gewünschte Funktionalität bereitstellen. Eine beliebige geeignete Kombination von Strukturen kann mit dem Wärme-Die 900 verwendet werden, um Wärme von dem ersten Halbleiterbauelement 201 abzuführen.
  • Um den Wärme-Die 900 an das erste Halbleiterbauelement 201 zu bonden, können vierte externe Anschlüsse 910 auf den dritten Kontaktpads 909 ausgebildet werden. In einer Ausführungsform können die vierten externen Anschlüsse 910 Kontakthügel, wie z.B. Ball-Grid-Array, Mikrobumps, oder C4-Bumps (controlled collapse chip connection) sein und können ein Material, wie z.B. Zinn, oder andere geeignete Materialien, wie z.B. Silber oder Kupfer, umfassen. In einer Ausführungsform, in der die vierten externen Anschlüsse 910 Lothügel aus Zinn sind, können die vierten externen Anschlüsse 910 ausgebildet werden, indem zunächst eine Schicht aus Zinn mithilfe eines beliebigen geeigneten Verfahrens, wie Aufdampfen, Elektroplattieren, Aufdrucken, Lotübertragen, Lotkugelanordnen usw., bis zu einer Dicke von z.B. ungefähr 100 µm ausgebildet wird. Nachdem eine Schicht aus Zinn auf der Struktur ausgebildet wurde, wird ein Reflow durchgeführt, um das Material in die gewünschte Hügelform zu formen.
  • Nachdem die vierten externen Anschlüsse 910 ausgebildet wurden, werden die vierten externen Anschlüsse 910 mit der wärmeleitenden Schutzschicht 803 über der ersten Metallschicht 213 ausgerichtet und mit ihr in physischen Kontakt gebracht, und ein Bonden wird durchgeführt. Zum Beispiel kann in einer Ausführungsform, in der die vierten externen Anschlüsse 910 Lotkugeln sind, der Bondprozess einen Reflow-Prozess umfassen, wodurch die Temperatur der vierten externen Anschlüsse 910 soweit erhöht wird, dass sich die vierten externen Anschlüsse 910 verflüssigen und fließen, wodurch der Wärme-Die 900 an die wärmeleitende Schutzschicht 803 gebondet wird, nachdem sich die vierten externen Anschlüsse 910 wieder verfestigen.
  • 9 zeigt außerdem, dass ein zweites Package 902 an die Durchkontaktierungen 111 gebondet werden kann, nachdem der Wärme-Die 900 angeordnet wurde. Das zweite Package 902 kann ein drittes Substrat 903, ein drittes Halbleiterbauelement 905, ein viertes Halbleiterbauelement 907 (gebondet an das dritte Halbleiterbauelement 905), dritte Kontaktpads 909, einen zweiten Kapselungsstoff 911 und fünfte externe Anschlüsse 913 umfassen. In einer Ausführungsform kann das dritte Substrat 903 z.B. ein Package-Substrat sein, das interne Verbindungen (z.B. Substrat-Durchkontaktierungen 915) umfasst, um das dritte Halbleiterbauelement 905 elektrisch mit den Durchkontaktierungen 111 zu verbinden.
  • Alternativ kann das dritte Substrat 903 ein Interposer sein, der als ein Zwischensubstrat verwendet wird, um das dritte Halbleiterbauelement 905 mit den Durchkontaktierungen 111 zu verbinden. In dieser Ausführungsform kann das dritte Substrat 903 z.B. ein dotiertes oder undotiertes Siliziumsubstrat oder eine aktive Schicht aus einem SOI-Substrat (Silizium auf einem Isolator) sein. Jedoch kann das dritte Substrat 903 alterativ ein Glassubstrat, ein Keramiksubstrat, ein Polymersubstrat oder ein beliebiges anderes Substrat sein, das einen geeigneten Schutz und/oder eine geeignete Verbindungsfunktionalität bereitstellen kann. Diese und beliebige andere geeignete Materialien können für das dritte Substrat 903 alternativ verwendet werden.
  • Das dritte Halbleiterbauelement 905 kann ein Halbleiterbauelement sein, das für einen vorgesehenen Zweck ausgelegt ist, wie z.B. ein Logik-Die, ein CPU-Die (Central Processing Unit), ein Speicher-Die (z.B. ein DRAM-Die), Kombinationen von diesen oder dergleichen. In einer Ausführungsform umfasst das dritte Halbleiterbauelement 905 darin, wie für eine bestimmte Funktionalität erwünscht, IC-Bauelemente (integrierte Schaltung), wie Transistoren, Kondensatoren, Induktivitäten, Widerstände, erste Metallisierungsschichten (nicht dargestellt) und dergleichen. In einer Ausführungsform wird das dritte Halbleiterbauelement 905 derart ausgelegt und hergestellt, dass es zusammen mit oder gleichzeitig mit dem ersten Halbleiterbauelement 201 arbeitet.
  • Das vierte Halbleiterbauelement 907 kann dem dritten Halbleiterbauelement 905 ähnlich sein. Zum Beispiel kann das vierte Halbleiterbauelement 907 ein Halbleiterbauelement sein, das für einen vorgesehenen Zweck (z.B. ein DRAM-Die) ausgelegt ist und IC-Bauelemente für eine gewünschte Funktionalität umfasst. In einer Ausführungsform wird das vierte Halbleiterbauelement 907 derart ausgelegt, dass es zusammen mit oder gleichzeitig mit dem ersten Halbleiterbauelement 201 und/oder dem dritten Halbleiterbauelement 905 arbeitet.
  • Das vierte Halbleiterbauelement 907 kann an das dritte Halbleiterbauelement 905 gebondet werden. In einer Ausführungsform wird das vierte Halbleiterbauelement 907 lediglich physisch mit dem dritten Halbleiterbauelement 905, z.B. unter Verwendung eines Haftmittels, gebondet. In dieser Ausführungsform können das vierte Halbleiterbauelement 907 und das dritte Halbleiterbauelement 905 z.B. unter Verwendung von Drahtbonds 917 mit dem dritten Substrat 903 elektrisch verbunden werden, obwohl alternativ ein beliebiges geeignetes elektrisches Bonden verwendet werden kann.
  • Alternativ kann das vierte Halbleiterbauelement 907 an das dritte Halbleiterbauelement 905 sowohl physisch als auch elektrisch gebondet werden. In dieser Ausführungsform kann das vierte Halbleiterbauelement 907 dritte externe Anschlüsse (nicht einzeln in 9 dargestellt) umfassen, die mit den vierten externen Anschlüssen (ebenfalls nicht einzeln in 9 dargestellt) auf dem dritten Halbleiterbauelement 905 verbunden sind, um das vierte Halbleiterbauelement 907 mit dem dritten Halbleiterbauelement 905 zu verbinden.
  • Die dritten Kontaktpads 909 können auf dem dritten Substrat 903 ausgebildet werden, um elektrische Verbindungen zwischen dem dritten Halbleiterbauelement 905 und z.B. den fünften externen Anschlüssen 913 auszubilden. In einer Ausführungsform können die dritten Kontaktpads 909 über einer elektrischen Leiterbahnführung (wie z.B. Substrat-Durchkontaktierungen 915) und in elektrischem Kontakt mit ihr innerhalb des dritten Substrats 903 ausgebildet werden. Die dritten Kontaktpads 909 können Aluminium umfassen, aber andere Materialien, wie z.B. Kupfer, können alternativ verwendet werden. Die dritten Kontaktpads 909 können unter Verwendung eines Abscheidungsprozess, wie Sputtern, ausgebildet werden, um eine Materialschicht (nicht dargestellt) auszubilden, und Abschnitte der Materialschicht können dann mithilfe eines geeigneten Prozesses (wie z.B. eines fotolithografischen Maskierens und Ätzens) entfernt werden, um die dritten Kontaktpads 909 auszubilden. Jedoch kann ein beliebiger anderer geeigneter Prozess verwendet werden, um die dritten Kontaktpads 909 auszubilden. Die dritten Kontaktpads 909 können derart ausgebildet werden, dass sie eine Dicke von zwischen ungefähr 0,5 µm und ungefähr 4 µm, wie z.B. ungefähr 1,45 µm, aufweisen.
  • Der zweite Kapselungsstoff 911 kann verwendet werden, um das dritte Halbleiterbauelement 905, das vierte Halbleiterbauelement 907 und das dritte Substrat 903 zu kapseln und zu schützen. In einer Ausführungsform kann der zweite Kapselungsstoff 911 eine Moldmasse sein und kann unter Verwendung einer Formvorrichtung (in 9 nicht dargestellt) angeordnet werden. Zum Beispiel können das dritte Substrat 903, das dritte Halbleiterbauelement 905 und das vierte Halbleiterbauelement 907 in einem Hohlraum der Formvorrichtung angeordnet werden, und der Hohlraum kann hermetisch verschlossen werden. Der zweite Kapselungsstoff 911 kann entweder vor dem hermetischen Verschließen des Hohlraums in dem Hohlraum angeordnet werden, oder er kann ansonsten über eine Einspritzöffnung in den Hohlraum eingespritzt werden. In einer Ausführungsform kann der zweite Kapselungsstoff 911 eine Moldmasse auf Harzbasis sein, wie z.B. Polyimid, PPS, PEEK, PES, ein wärmebeständiges Kristallharz, Kombinationen von diesen oder dergleichen.
  • Nachdem der zweite Kapselungsstoff 911 in dem Hohlraum derart angeordnet wurde, dass der zweite Kapselungsstoff 911 den Bereich um das dritte Substrat 903, das dritte Halbleiterbauelement 905 und das vierte Halbleiterbauelement 907 kapselt, kann der zweite Kapselungsstoff 911 gehärtet werden, um den zweiten Kapselungsstoff 911 für einen optimalen Schutz zu verfestigen. Während der genaue Härtungsprozess zumindest teilweise von dem konkreten, für den zweiten Kapselungsstoff 911 gewählten Material abhängt, könnte in einer Ausführungsform, in der die Moldmasse als der zweite Kapselungsstoff 911 gewählt wurde, die Härtung mithilfe eines derartigen Prozesses erfolgen, dass z.B. der zweite Kapselungsstoff 911 auf zwischen ungefähr 100 °C und ungefähr 130 °C, wie z.B. ungefähr 125 °C, ungefähr 60 s bis ungefähr 3000 s, wie z.B. ungefähr 600 s, lang erwärmt wird. Außerdem können Initiatoren und/oder Katalysatoren in dem zweiten Kapselungsstoff 911 enthalten sein, um den Härtungsprozess besser zu kontrollieren.
  • Jedoch ist, wie ein Durchschnittsfachmann erkennen wird, der vorstehend beschriebene Härtungsprozess lediglich ein Beispiel eines Prozesses. Andere Härtungsprozesse, wie z.B. Bestrahlung oder auch Ermöglichung, dass sich der zweite Kapselungsstoff 911 bei Raumtemperatur verfestigt, können alternativ verwendet werden. Ein beliebiger geeigneter Härtungsprozess kann verwendet werden und alle solche Prozesse sollen vom Umfang der hier besprochenen Ausführungsformen vollständig umfasst sein.
  • In einer Ausführungsform können die fünften externen Anschlüsse 913 ausgebildet werden, um eine externe Verbindung zwischen dem dritten Substrat 903 und z.B. den Durchkontaktierungen 111 bereitzustellen. Die fünften externen Anschlüsse 913 können Kontakthügel, wie z.B. Ball-Grid-Array, Mikrobumps, oder C4-Bumps (controlled collapse chip connection) sein und können ein Material, wie z.B. Zinn, oder andere geeignete Materialien, wie z.B. Silber oder Kupfer, umfassen. In einer Ausführungsform, in der die fünften externen Anschlüsse 913 Lothügel aus Zinn sind, können die fünften externen Anschlüsse 913 ausgebildet werden, indem zunächst eine Schicht aus Zinn mithilfe eines beliebigen geeigneten Verfahrens, wie Aufdampfen, Elektroplattieren, Aufdrucken, Lotübertragen, Lotkugelanordnen usw., bis zu einer Dicke von z.B. ungefähr 100 µm ausgebildet wird. Nachdem eine Schicht aus Zinn auf der Struktur ausgebildet wurde, wird ein Reflow durchgeführt, um das Material in die gewünschte Hügelform zu formen.
  • Nachdem die fünften externen Anschlüsse 913 ausgebildet wurden, werden die fünften externen Anschlüsse 913 mit der wärmeleitenden Schutzschicht 803 über den Durchkontaktierungen 111 ausgerichtet und mit ihr in physischen Kontakt gebracht, und ein Bonden wird durchgeführt. Zum Beispiel kann in einer Ausführungsform, in der die fünften externen Anschlüsse 913 Lotkugeln sind, der Bondprozess einen Reflow-Prozess umfassen, wodurch die Temperatur der fünften externen Anschlüsse 913 soweit erhöht wird, dass sich die fünften externen Anschlüsse 913 verflüssigen und fließen, wodurch das zweite Package 902 an die wärmeleitende Schutzschicht 803 gebondet wird, nachdem sich die fünften externen Anschlüsse 913 wieder verfestigen.
  • Durch Ausbilden der ersten Metallschicht 213 entlang einer Rückseite des ersten Halbleiterbauelements 201 und ein anschließendes Ausbilden einer Öffnung durch die Rückseitenschichten, um einen Wärme-Die an die erste Metallschicht 213 zu bonden, kann ein Wärmeweg weg von dem ersten Halbleiterbauelement 201 gebildet werden. Daher kann Wärme schnell und effizient von dem ersten Halbleiterbauelement 201 ohne die Komplexität und Kosten des Ausbildens von Umverteilungsschichten, Passivierungsschichten, die mit den Umverteilungsschichten assoziiert sind, und Kontaktpads auf der Rückseite des ersten Halbleiterbauelements 201 lediglich um der Wärmeabfuhr willen abgeführt werden. Daher kann ein einfacheres und kostengünstiges Produkt hergestellt werden.
  • 10 zeigt eine andere Ausführungsform, in der das erste Halbleiterbauelement 201 verwendet wird. In dieser Ausführungsform kann das erste Halbleiterbauelement 201 weiterhin das erste Substrat 203, die ersten aktiven Bauelemente (in 9 nicht dargestellt), die ersten Metallisierungsschichten 205, die ersten Kontaktpads 207, die erste Passivierungsschicht 211 und die ersten externen Anschlüsse 209 umfassen.
  • In dieser Ausführungsform wird eine Doppelkeimschicht, z.B. eine zweite Keimschicht 1001 und eine dritte Keimschicht 1003, über der Rückseite des ersten Substrats 203 ausgebildet. In einer Ausführungsform kann die zweite Keimschicht 1001 ein wärmeleitendes Material, wie Titan, Kupfer, Tantal, Titannitrid, Nickel, Kombinationen von diesen oder dergleichen umfassen. In einer Ausführungsform kann die zweite Keimschicht 1001 unter Verwendung eines Abscheidungsprozess, wie z.B. CVD, PVD oder ALD, ausgebildet werden, obwohl alternativ ein beliebiges geeignetes Abscheidungs- oder Anordnungsverfahren verwendet werden kann. Die zweite Keimschicht 1001 kann bis zu einer Dicke von zwischen ungefähr 0 nm und ungefähr 200 nm ausgebildet werden.
  • Die dritte Keimschicht 1003 kann ebenfalls ein wärmeleitendes Material, wie Titan, Kupfer, Tantal, Titannitrid, Nickel, Kombinationen von diesen oder dergleichen, sein und kann das gleiche Material oder ein anderes Material sein als die zweite Keimschicht 1001. In einer Ausführungsform kann die dritte Keimschicht unter Verwendung von CVD, PVD oder ALD ausgebildet werden, obwohl alternativ ein beliebiger geeigneter Abscheidungs- oder Anordnungsprozess verwendet werden kann, und sie kann bis zu einer Dicke von zwischen ungefähr 50 nm bis ungefähr 1000 nm ausgebildet werden. In einer bestimmten Ausführungsform kann die zweite Keimschicht 1001 Titan mit einer Dicke von ungefähr 50 nm sein, und die dritte Keimschicht 1003 kann Kupfer mit einer Dicke von ungefähr 300 nm sein.
  • Nachdem die zweite Keimschicht 1001 und die dritte Keimschicht 1003 auf dem ersten Substrat 201 ausgebildet oder angeordnet wurden, kann der DAF 21 über der dritten Keimschicht 1003 angeordnet werden. In einer Ausführungsform kann der DAF 217 Materialien sein, wie vorstehend unter Bezugnahme auf 2 beschrieben. Jedoch kann ein beliebiges geeignetes Material verwendet werden, um das erste Halbleiterbauelement 201 an der Polymerschicht 105 zu befestigen.
  • 11 zeigt ein Anordnen des ersten Halbleiterbauelements 201 und des zweiten Halbleiterbauelements 301 (das ebenfalls eine Doppelkeimschicht aufweisen kann) auf der Polymerschicht 105. In einer Ausführungsform wird die Polymerschicht 105 über dem Trägersubstrat 101 und der Haftschicht 103 angeordnet, und die Durchkontaktierungen 111 werden ebenfalls auf der Polymerschicht angeordnet, wie vorstehend unter Bezugnahme auf 1 beschrieben. Das Anordnen kann mithilfe einer Pick-and-Place-Prozedur durchgeführt werden, wobei der DAF 217 das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 an der Polymerschicht 105 anhaften lässt.
  • 12 zeigt das Kapseln des ersten Halbleiterbauelements 201 und des zweiten Halbleiterbauelements 301 mit dem Kapselungsstoff 401. In einer Ausführungsform kann das Kapseln wie vorstehend unter Bezugnahme auf 4 beschrieben durchgeführt werden. Zum Beispiel werden das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 in einer Formkammer angeordnet, der Kapselungsstoff 401 wird in die Formkammer eingespritzt, und der Kapselungsstoff 401 wird anschließend gehärtet. Jedoch kann ein beliebiger geeigneter Kapselungsprozess oder ein beliebiges geeignetes Kapselungsverfahren alternativ verwendet werden.
  • 12 zeigt außerdem ein Dünnen des Kapselungsstoffs 401 und ein Ausbilden der RDL 501, der dritten Passivierungsschicht 503 und der dritten externen Anschlüsse 505. In einer Ausführungsform können das Dünnen des Kapselungsstoffs 401, das Ausbilden de RDL 501, der dritten Passivierungsschicht 503 und der dritten externen Anschlüsse 505 durchgeführt werden, wie vorstehend unter Bezugnahme auf 4 bis 5 beschrieben. Jedoch können beliebige geeignete Verfahren und Materialien alternativ verwendet werden.
  • 13 zeigt ein Befestigen des ersten Halbleiterbauelements 201 und des zweiten Halbleiterbauelements 301 an der Ringstruktur 601 und ein Ablösen (Debonding) des Trägersubstrats 101 von dem ersten Halbleiterbauelement 201 und dem zweiten Halbleiterbauelement 301. In einer Ausführungsform können das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 an der Ringstruktur 601 befestigt werden und das Trägersubstrat 101 kann entfernt werden, wie vorstehend unter Bezugnahme auf 6 beschrieben, obwohl alternativ ein beliebiges geeignetes Verfahren zum Befestigen und Entfernen verwendet werden kann.
  • 13 zeigt außerdem ein Ausbilden von dritten Öffnungen 1301 und vierten Öffnungen 1303 durch die Polymerschicht 105 ohne die Rückseitenschutzschicht 701. In einer Ausführungsform können die dritten Öffnungen 1301 und die vierten Öffnungen 1303 z.B. unter Verwendung eines Laserborhverfahrens ausgebildet werden, in dem ein Laser auf jene Abschnitte der Polymerschicht 105 gelenkt wird, die wunschgemäß entfernt werden sollen, um die darunter liegenden Durchkontaktierungen 111 und Abschnitte der dritten Keimschicht 1003 freizulegen. In einer Ausführungsform kann das Strukturieren ausgebildet werden, um die dritten Öffnungen 1301 über den Durchkontaktierungen 111 derart auszubilden, dass sie eine erste Breite von zwischen ungefähr 100 µm und ungefähr 300 µm, wie z.B. ungefähr 200 µm, aufweisen, und um außerdem vierte Öffnungen 1303 über dem ersten Halbleiterbauelement 201 derart auszubilden, dass sie eine zweite Breite von zwischen ungefähr 15 µm bis ungefähr 30 µm, wie z.B. ungefähr 20 µm, aufweisen.
  • 14 zeigt ein Vereinzeln des ersten Halbleiterbauelements 201 von dem zweiten Halbleiterbauelement 301, um das erste Package 801 auszubilden. In einer Ausführungsform kann das erste Halbleiterbauelement 201 von dem zweiten Halbleiterbauelement 301 vereinzelt werden, wie vorstehend unter Bezugnahme auf 8 beschrieben. Zum Beispiel kann ein Sägeblatt verwendet werden, um das erste Halbleiterbauelement 201 von dem zweiten Halbleiterbauelement 301 zu vereinzeln. Jedoch kann ein beliebiges geeignetes alternatives Verfahren alternativ verwendet werden.
  • Fakultativ kann nun die wärmeleitende Schutzschicht 803 innerhalb der dritten Öffnungen 1301 und der vierten Öffnungen 1303 aufgebracht werden. In einer Ausführungsform kann die wärmeleitende Schutzschicht 803 wie vorstehend unter Bezugnahme auf 8 beschrieben aufgebracht werden. Jedoch kann ein beliebiges geeignetes Verfahren alternativ verwendet werden.
  • 15 zeigt, dass, nachdem die wärmeleitende Schutzschicht 803 aufgebracht wurde, der Wärme-Die 900 und das zweite Package 902 an das erste Halbleiterbauelement 201 bzw. die Durchkontaktierungen 111 gebondet werden können. In einer Ausführungsform kann der Wärme-Die 900 und das zweite Package 902 wie vorstehend unter Bezugnahme auf 9 beschrieben gebondet werden. Zum Beispiel kann der Wärme-Die 900 mit den vierten Öffnungen 1303 durch die Polymerschicht 105 ausgerichtet werden. Gleichermaßen kann das zweite Package 902 mit den dritten Öffnungen 1301 durch die Polymerschicht 105 ausgerichtet werden. Nach dem Ausrichten kann ein Reflow-Prozess durchgeführt werden, um den Wärme-Die 900 und das dritte Halbleiterbauelement 905 an das erste Package 801 zu bonden. Jedoch kann alternativ ein beliebiges geeignetes Verfahren zum Bonden des Wärme-Dies 900 und des dritten Halbleiterbauelements 905 verwendet werden.
  • Nachdem der Wärme-Die 900 gebondet wurde, kann fakultativ ein Underfillmaterial 1501 zwischen dem Wärme-Die 900 und dem ersten Package 801 verteilt werden. In einer Ausführungsform ist das Underfillmaterial 1501 ein Schutzmaterial, das verwendet wird, um einen Betriebs- und Umweltqualitätsverlust bei dem Wärme-Die 900 und dem ersten Package 801, wie z.B. durch die Erzeugung von Wärme während des Betriebs verursachte Verspannungen, abzumildern und den Wärme-Die 900 und das erste Package 801 zu unterstützen. Das Underfillmaterial 1501 kann in den Raum zwischen dem Wärme-Die 900 und dem ersten Package 801 eingespritzt oder auf eine andere Weise dort ausgebildet werden, und es kann zum Beispiel ein flüssiges Epoxid umfassen, das zwischen dem Wärme-Die 900 und dem ersten Package 801 verteilt wird und anschließend gehärtet wird, um sich zu verfestigen.
  • 16A zeigt eine Nahansicht der Verbindungsstelle zwischen der dritten Keimschicht 1003 und der wärmeleitenden Schutzschicht 803 zusammen mit den fünften externen Anschlüssen 913 in der in 15 dargestellten Ausführungsform. In einer Ausführungsform weisen/weist die gebondeten fünften externen Anschlüsse 913/die wärmeleitende Schutzschicht 803 entlang der Verbindungsstelle nach dem Bonding-Reflow einen ersten Durchmesser D1 auf, und die fünften externen Anschlüsse 913 über der Polymerschicht 105 weisen nach dem Bonden einen zweiten Durchmesser D2 auf, der größer ist als der erste Durchmesser D1. In einer Ausführungsform kann der erste Durchmesser D1 zwischen ungefähr 20 µm und ungefähr 150 µm, wie z.B. ungefähr 100 µm betragen, während der zweite Durchmesser D2 zwischen ungefähr 50 µm und ungefähr 200 µm, wie z.B. ungefähr 120 µm, betragen kann. Um die Struktur von 16A zu erhalten, ist die kritische Abmessung der Öffnung durch den DAF 217 kleiner als die Größe der Kugel, und die Kugelgröße kann zwischen ungefähr 200 µm und ungefähr 400 µm betragen, und eine lötfähige Metallisierung (Underbump Metallization) kann zwischen ungefähr 0,03 µm und ungefähr 0,05 µm betragen.
  • 16B zeigt eine andere Ausführungsform, in der die Verbindungstelle entlang der zweiten Keimschicht 1003 einen dritten Durchmesser D3 aufweist, der größer ist als ein vierter Durchmesser D4 der fünften externen Anschlüsse 913 über der Polymerschicht 105. In einer Ausführungsform kann der dritte Durchmesser D3 zwischen ungefähr 100 µm und ungefähr 300 µm, wie z.B. ungefähr 250 µm, betragen, während der vierte Durchmesser D4 zwischen ungefähr 50 µm und ungefähr 150 µm, wie z.B. ungefähr 120 µm, betragen kann. Um die Struktur von 16B zu erhalten, ist die kritische Abmessung der Öffnung durch den DAF 217 kleiner als die Größe der Kugel, und die Kugelgröße kann zwischen ungefähr 20 µm und ungefähr 200 µm betragen, und eine lötfähige Metallisierung (Underbump Metallization) kann zwischen ungefähr 0,03 µm und ungefähr 0,05 µm betragen.
  • Durch Ausbilden der Verbindungstelle, wie vorstehend beschrieben, kann eine größere Fläche für Wärmeübertragung von dem ersten Halbleiterbauelement 201 erzielt werden. Bei einer größeren Fläche kann ein größerer Betrag von Wärme leichter von dem ersten Halbleiterbauelement 201 und von der Gesamtvorrichtung abgeführt werden. Dies führt zu einem effizienteren Betrieb des ersten Halbleiterbauelements 201 und zu weniger wärmebedingten Ausfällen während des Betriebs.

Claims (12)

  1. Halbleitervorrichtung, umfassend: ein erstes Halbleitersubstrat (203) mit einer ersten Seite und einer der ersten Seite gegenüberliegenden zweiten Seite, erste elektrische Kontakte (207) unter der ersten Seite, eine Metallschicht (213), die sich über die zweite Seite erstreckt und die zweite Seite abdeckt, eine erste Durchkontaktierung (111), wobei die erste Durchkontaktierung (111) eine erste Höhe aufweist, die größer ist als ein Abstand von dem ersten elektrischen Kontakt (207) zu der Metallschicht (213), einen Kapselungsstoff (401), der sich zwischen der ersten Durchkontaktierung (111) und dem ersten Halbleitersubstrat (203) erstreckt, ein erstes aufschmelzbares Material (803) in physischem Kontakt mit der Metallschicht (213), eine Polymerschicht (105) über der Metallschicht (213) und zumindest teilweise über einem Abschnitt des ersten aufschmelzbaren Materials (803), und ein zweites aufschmelzbares Material (910), das in physischem Kontakt mit dem ersten aufschmelzbaren Material (803) steht und sich von dem ersten Halbleitersubstrat (203) weiter weg erstreckt als die Polymerschicht (105).
  2. Halbleitervorrichtung nach Anspruch 1, wobei das zweite aufschmelzbare Material (910) einen ersten Durchmesser aufweist, der größer ist als ein zweiter Durchmesser des ersten aufschmelzbaren Materials (803).
  3. Halbleitervorrichtung nach Anspruch 1, wobei das zweite aufschmelzbare Material (910) einen ersten Durchmesser aufweist, der kleiner ist als ein zweiter Durchmesser des ersten aufschmelzbaren Materials (803).
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei die Metallschicht (213) umfasst: eine erste Keimschicht, und eine zweite Keimschicht, die von der ersten Keimschicht verschieden ist.
  5. Halbleitervorrichtung nach Anspruch 4, wobei die erste Keimschicht Titan umfasst und die zweite Keimschicht Kupfer umfasst.
  6. Halbleitervorrichtung nach Anspruch 5, wobei die erste Keimschicht eine Dicke von 50 nm aufweist, und die zweite Keimschicht eine Dicke von 300 nm aufweist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, die ferner einen Die-Befestigungsfilm, Die Attach Film, umfasst, der zwischen dem ersten Halbleitersubstrat (203) und der Polymerschicht (105) angeordnet ist, wobei sich der Die-Befestigungsfilm (217) zumindest teilweise über den Abschnitt des ersten aufschmelzbaren Materials (803) erstreckt.
  8. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Anordnen einer Metallschicht (213) auf einer ersten Seite eines ersten Halbleitersubstrats (203), wobei das erste Halbleitersubstrat (203) aktive Vorrichtungen aufweist, die auf einer der ersten Seite gegenüberliegenden zweiten Seite angeordnet sind, Anordnen des ersten Halbleitersubstrats (203) in der Nähe einer Durchkontaktierung (111), Kapseln des ersten Halbleitersubstrats (203), der Metallschicht (213) und der Durchkontaktierung (111), Dünnen des Kapselungsstoffs (401), um die Durchkontaktierung (111) freizulegen, Freilegen der Metallschicht (213) durch eine Polymerschicht (105), Anordnen eines ersten aufschmelzbaren Materials (803) in einer Öffnung, die durch das Freilegen der Metallschicht (213) ausgebildet wurde, und Aufschmelzen des ersten aufschmelzbaren Materials (803), so dass das erste aufschmelzbare Material (803) zumindest teilweise zwischen die Polymerschicht (105) und die Metallschicht (213) läuft.
  9. Verfahren nach Anspruch 8, wobei das Freilegen der Metallschicht (213) zumindest teilweise mithilfe eines Laserbohrverfahrens durchgeführt wird.
  10. Verfahren nach Anspruch 8 oder 9, das ferner ein Anordnen eines zweiten aufschmelzbaren Materials (910) über dem ersten aufschmelzbaren Material (803) umfasst.
  11. Verfahren nach einem der Ansprüche 8 bis 10, das ferner ein Bonden eines Wärmedie (900) in thermischer Verbindung mit der Metallschicht (213) umfasst.
  12. Verfahren nach einem der Ansprüche 8 bis 11, wobei das Anordnen der Metallschicht (213) ferner umfasst: Abscheiden einer ersten Keimschicht, und Abscheiden einer zweiten Keimschicht auf der ersten Keimschicht.
DE102015105990.8A 2014-11-26 2015-04-20 Halbleiterbauelement und Herstellungsverfahren Active DE102015105990B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/555,405 2014-11-26
US14/555,405 US9633934B2 (en) 2014-11-26 2014-11-26 Semicondutor device and method of manufacture

Publications (2)

Publication Number Publication Date
DE102015105990A1 DE102015105990A1 (de) 2016-06-02
DE102015105990B4 true DE102015105990B4 (de) 2024-01-11

Family

ID=55968205

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015105990.8A Active DE102015105990B4 (de) 2014-11-26 2015-04-20 Halbleiterbauelement und Herstellungsverfahren

Country Status (5)

Country Link
US (4) US9633934B2 (de)
KR (1) KR101721746B1 (de)
CN (1) CN106206530B (de)
DE (1) DE102015105990B4 (de)
TW (1) TWI585920B (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9583420B2 (en) 2015-01-23 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufactures
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
TWI591796B (zh) * 2014-10-09 2017-07-11 恆勁科技股份有限公司 封裝裝置及其製作方法
US9633934B2 (en) 2014-11-26 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semicondutor device and method of manufacture
JP2016192447A (ja) * 2015-03-30 2016-11-10 株式会社東芝 半導体装置
US9679873B2 (en) * 2015-06-18 2017-06-13 Qualcomm Incorporated Low profile integrated circuit (IC) package comprising a plurality of dies
US9842826B2 (en) 2015-07-15 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
KR102619466B1 (ko) * 2016-06-13 2024-01-02 삼성전자주식회사 팬 아웃 패널 레벨 패키지의 제조 방법 및 그에 사용되는 캐리어 테이프 필름
KR102566145B1 (ko) 2016-10-18 2023-08-16 삼성전자주식회사 반도체 패키지의 제조 방법
US20180130768A1 (en) * 2016-11-09 2018-05-10 Unisem (M) Berhad Substrate Based Fan-Out Wafer Level Packaging
US10297471B2 (en) * 2016-12-15 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out structure and method of fabricating the same
DE102017126028B4 (de) * 2017-06-30 2020-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Gehäuse und Herstellungsverfahren mit einem Trennfilm als Isolierfilm
US10170341B1 (en) * 2017-06-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Release film as isolation film in package
JP6892360B2 (ja) * 2017-09-19 2021-06-23 キオクシア株式会社 半導体装置
US10629539B2 (en) * 2017-11-07 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating the same
US10566261B2 (en) * 2017-11-15 2020-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages with embedded heat dissipation structure
US10410999B2 (en) 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof
US10510595B2 (en) 2018-04-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages and methods of forming the same
US11024586B2 (en) 2019-01-22 2021-06-01 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11081369B2 (en) * 2019-02-25 2021-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US11145614B2 (en) * 2019-10-18 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11177221B2 (en) * 2019-10-18 2021-11-16 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
KR20210076581A (ko) * 2019-12-16 2021-06-24 삼성전기주식회사 전자부품 내장기판
US11901307B2 (en) 2020-03-30 2024-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including electromagnetic interference (EMI) shielding and method of manufacture

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050062147A1 (en) 2003-09-19 2005-03-24 Casio Computer Co., Ltd. Semiconductor device having heat dissipation layer
US20060030139A1 (en) 2002-06-25 2006-02-09 Mis J D Methods of forming lead free solder bumps and related structures
US7619901B2 (en) 2007-06-25 2009-11-17 Epic Technologies, Inc. Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system
US20110176280A1 (en) 2010-01-20 2011-07-21 Samsung Electronics Co., Ltd. Stacked semiconductor package
DE102013108075A1 (de) 2012-08-02 2014-02-06 Infineon Technologies Ag Chip-Gehäuse und Verfahren zur Herstellung eines Chip-Gehäuses

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555906B2 (en) 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
WO2005118213A2 (en) * 2004-05-28 2005-12-15 P. Kay Metal, Inc. Solder paste and process
US7067748B1 (en) 2005-01-18 2006-06-27 Signalquest, Inc. Omnidirectional tilt and vibration sensor
CN2862325Y (zh) * 2005-11-10 2007-01-24 江阴长电先进封装有限公司 微米级芯片尺寸封装散热结构
US7518229B2 (en) * 2006-08-03 2009-04-14 International Business Machines Corporation Versatile Si-based packaging with integrated passive components for mmWave applications
US8133762B2 (en) 2009-03-17 2012-03-13 Stats Chippac, Ltd. Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
US20080154432A1 (en) 2006-12-20 2008-06-26 Galloway Douglas B Catalytic alloy hydrogen sensor apparatus and process
DE102006062473A1 (de) 2006-12-28 2008-07-03 Qimonda Ag Halbleiterbauelement mit auf einem Substrat montiertem Chip
US7863755B2 (en) 2008-03-19 2011-01-04 Stats Chippac Ltd. Package-on-package system with via Z-interconnections
US8354304B2 (en) 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
US7858441B2 (en) 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
US7642128B1 (en) 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US9324672B2 (en) * 2009-08-21 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming dual-active sided semiconductor die in fan-out wafer level chip scale package
US8058102B2 (en) 2009-11-10 2011-11-15 Advanced Chip Engineering Technology Inc. Package structure and manufacturing method thereof
CN101930990B (zh) 2010-03-09 2013-08-07 电子科技大学 一种有源驱动有机电致发光器件及其制备方法
JP5327654B2 (ja) * 2010-03-18 2013-10-30 マーベル ワールド トレード リミテッド インタポーザを備える装置および方法
US8097490B1 (en) 2010-08-27 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of forming stepped interconnect layer for stacked semiconductor die
SG181248A1 (en) 2010-11-15 2012-06-28 United Test & Assembly Ct Lt Semiconductor packages and methods of packaging semiconductor devices
KR101715761B1 (ko) 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR20120091691A (ko) 2011-02-09 2012-08-20 삼성전자주식회사 휨 방지용 접합패턴을 갖는 반도체 소자 및 그 제조방법
KR101207882B1 (ko) 2011-03-07 2012-12-04 (주)윈팩 패키지 모듈
US8530277B2 (en) 2011-06-16 2013-09-10 Stats Chippac Ltd. Integrated circuit packaging system with package on package support and method of manufacture thereof
US8569884B2 (en) * 2011-08-15 2013-10-29 Tessera, Inc. Multiple die in a face down package
US10049964B2 (en) * 2012-03-23 2018-08-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units
US20130297981A1 (en) 2012-05-01 2013-11-07 Qualcomm Incorporated Low cost high throughput tsv/microbump probe
US9735087B2 (en) * 2012-09-20 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level embedded heat spreader
US8889484B2 (en) 2012-10-02 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for a component package
US9721920B2 (en) * 2012-10-19 2017-08-01 Infineon Technologies Ag Embedded chip packages and methods for manufacturing an embedded chip package
US8866292B2 (en) * 2012-10-19 2014-10-21 Infineon Technologies Ag Semiconductor packages with integrated antenna and methods of forming thereof
US9378982B2 (en) * 2013-01-31 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Die package with openings surrounding end-portions of through package vias (TPVs) and package on package (PoP) using the die package
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9583420B2 (en) 2015-01-23 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufactures
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9293442B2 (en) 2014-03-07 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
US9484285B2 (en) 2014-08-20 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for wafer level package and methods of forming same
US9373604B2 (en) 2014-08-20 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for wafer level package and methods of forming same
US9633934B2 (en) 2014-11-26 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semicondutor device and method of manufacture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060030139A1 (en) 2002-06-25 2006-02-09 Mis J D Methods of forming lead free solder bumps and related structures
US20050062147A1 (en) 2003-09-19 2005-03-24 Casio Computer Co., Ltd. Semiconductor device having heat dissipation layer
US7619901B2 (en) 2007-06-25 2009-11-17 Epic Technologies, Inc. Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system
US20110176280A1 (en) 2010-01-20 2011-07-21 Samsung Electronics Co., Ltd. Stacked semiconductor package
DE102013108075A1 (de) 2012-08-02 2014-02-06 Infineon Technologies Ag Chip-Gehäuse und Verfahren zur Herstellung eines Chip-Gehäuses

Also Published As

Publication number Publication date
KR101721746B1 (ko) 2017-03-30
DE102015105990A1 (de) 2016-06-02
US10515937B2 (en) 2019-12-24
CN106206530A (zh) 2016-12-07
US9633934B2 (en) 2017-04-25
US20160148857A1 (en) 2016-05-26
US20180308828A1 (en) 2018-10-25
US20200126959A1 (en) 2020-04-23
KR20160063211A (ko) 2016-06-03
CN106206530B (zh) 2019-01-11
TWI585920B (zh) 2017-06-01
TW201631719A (zh) 2016-09-01
US10008485B2 (en) 2018-06-26
US20170229434A1 (en) 2017-08-10
US11056471B2 (en) 2021-07-06

Similar Documents

Publication Publication Date Title
DE102015105990B4 (de) Halbleiterbauelement und Herstellungsverfahren
DE102015106053B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102015105952B4 (de) Halbleitereinrichtung und Verfahren
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102015017329B3 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE102015116822B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102015105855B4 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102015106585B4 (de) Gehäuse mit UBM und Verfahren zum Bilden
DE102014117649B4 (de) Halbleiter-Gehäusesystem und -Verfahren
DE102016116088A1 (de) Halbleitervorrichtung und Verfahren
DE102014114633A1 (de) Gehäusestrukturen und Verfahren zu ihrer Ausbildung
DE102015117881A1 (de) Packagestrukturen und Verfahren zu deren Bildung
DE102020119295B4 (de) Halbleiterbauelemente und verfahren zur herstellung
DE102015110635A1 (de) Integrierte Schaltung-Paktet-Kontaktstelle und Bildungsverfahren
DE102015116231B4 (de) Halbleiter-Vorrichtungen
DE102019117199A1 (de) Fan-out-packages und verfahren zu deren herstellung
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102021102227B4 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102018123492A1 (de) Halbleiterbauelement und herstellungsverfahren
DE102017123326A1 (de) Halbleiter-Packages und Verfahren zu deren Herstellung
DE102020115288A1 (de) Halbleitervorrichtungen und herstellungsverfahren
DE102017102534A1 (de) Umverteilungsschichten in Halbleiter-Packages und Verfahren zu deren Herstellung
DE102018108924A1 (de) Halbleiter-Package und Verfahren
DE102018129019A1 (de) Halbleitervorrichtung und verfahren zur herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division