DE102006043163B4

DE102006043163B4 - Halbleiterschaltungsanordnungen

Info

Publication number: DE102006043163B4
Application number: DE102006043163.4A
Authority: DE
Inventors: Dr. Koblinski Carsten von; Dr. Kröner Friedrich; Francisco Javier Santos Rodriguez; Dr. Kraft Daniel; Dr. Hellmund Oliver
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2006-09-14
Filing date: 2006-09-14
Publication date: 2016-03-31
Anticipated expiration: 2026-09-15
Also published as: US20080067630A1; US20110304047A1; US8922016B2; DE102006043163A1; US8025783B2

Abstract

Halbleiterschaltungsanordnung mit einem Halbleitersubstrat (1); zumindest einem Halbleiterbauelement (2), das im Halbleitersubstrat (1) ausgebildet ist; einer Isolierschicht (4), die über dem Halbleitersubstrat (1) ausgebildet ist; und einer Vertiefung (V), die zumindest in der Isolierschicht (4) ausgebildet ist, wobei die Vertiefung (V) mit einem Verbundwerkstoff (VW) aufgefüllt ist, der eine Vielzahl von elektrisch leitenden Fasern (W1), die lose aufeinander liegen, und eine Verbindungsstruktur zum mechanischen und elektrischen Verbinden der Vielzahl von lose aufeinander liegenden Fasern (W1) aufweist, wobei die Verbindungsstruktur aus einem galvanisch abgeschiedenen elektrisch leitenden Werkstoff (W2) gebildet ist, der in durch die Vielzahl von Fasern (W1) gebildeten Hohlräumen angeordnet ist.

Description

Die vorliegende Erfindung bezieht sich auf Halbleiterschaltungsanordnungen und insbesondere auf Halbleiterschaltungsanordnungen mit galvanisch ausgebildetem Verbundwerkstoff.
In der Halbleitertechnik müssen oftmals elektrisch leitende Schichten mit einer Dicke größer 100 Mikrometer ausgebildet und/oder Vertiefungen bzw. Löcher oder Gräben mit einer Tiefe von ebenfalls größer 100 Mikrometer aufgefüllt werden. Ein derartiges Herstellen von dicken, elektrisch leitenden Schichten und/oder Auffüllen von entsprechenden Vertiefungen wird üblicherweise mit galvanischen Abscheideverfahren durchgeführt. Naturgemäß ist hierbei jedoch ein Zeitaufwand sehr hoch.
Ferner können so genannte Lötdepots in Form fester Plättchen (so genannte preforms) zur Verfügung gestellt werden. Häufig erfüllen derartige Metallplättchen in keiner Weise die für eine Vielzahl von Anwendungen gewünschten Leitfähigkeitseigenschaften, insbesondere dann, wenn stark verschiedene thermische Ausdehnungskoeffizienten von Chip zu Substrat ausgeglichen werden sollen.
Ferner ist es bekannt, Edelmetallpasten im Siebdruckverfahren aufzubringen, wodurch man ebenfalls bis zu 50 Mikrometer dicke Schichten ausbilden, bzw. bis zu 50 Mikrometer tiefe Vertiefungen auffüllen kann.
Aus der Druckschrift US 4 132 828 A ist ein Verfahren zur Herstellung eines Verbundwerkstoffes bekannt, wobei Kohlefasern verwendet werden, welche mit einem metallischen Material als weiteren Werkstoff beschichtet und dadurch verbunden werden. Das Aufbringen des weiteren Werkstoffs erfolgt hierbei mit einem Ionen-Plattierverfahren (Plasma gestütztes Verfahren) oder einem Vakuum-Abscheideverfahren.
Die Druckschrift US 2003/0024611 A1 offenbart ein weiteres Verfahren zur Herstellung eines Metall/Kohlefaser-Verbundwerkstoffs als Wärmesenke bzw. Kühlkörper, der auf einem gehäusten Halbleiterbaustein befestigt werden kann. Der Verbundwerkstoff bestehend aus Kohlenstoffteilchen und einem metallischen Verbindungsmaterial wird hierbei mittels eines Sinterverfahrens, d. h. unter Druck, hergestellt.
Die Druckschrift US 2006/0091557 A1 offenbart ferner eine Halbleiterschaltungsanordnung, wobei zur Verbesserung eines Leitungswiderstandes der Verdrahtung ein spezieller Verbundwerkstoff in eine Vertiefung wie z. B. ein Kontaktloch eingebracht wird. Hierbei werden aufrecht stehende Kohlenstoff-Nano-Röhren verwendet, welche mit dem Untergrund fest verankert sind.
Schließlich zeigt die Druckschrift DE 100 15 962 C2 eine hochtemperaturfeste Lotverbindung für Halbleiterbauelemente, wobei auf einen Metallfilm Körner oder Kugeln aufgebracht werden, die Hohlräume ausbilden. Diese schwammartige Struktur bzw. Folie mit ihren Hohlräumen, kann ferner mit einem galvanischen Verfahren metallisiert werden.
Der Erfindung liegt demgegenüber die Aufgabe zugrunde, eine Halbleiterschaltungsanordnung zu schaffen, wobei sich insbesondere für ultradünne Halbleiterwafer eine vereinfachte Handhabung ergibt und ein Waferbruch verringert ist.
Erfindungsgemäß wird diese Aufgabe durch die Merkmale der Patentansprüche 1 und 5 gelöst.
Demgemäß kann eine Halbleiterschaltungsanordnung eine Vertiefung aufweisen, die zumindest in einer Isolierschicht ausgebildet ist und mit einem Verbundwerkstoff aufgefüllt ist. Der Verbundwerkstoff bzw. die stabilisierende Füllschicht besteht hierbei aus lose aufeinander liegenden Fasern und einer aus einem galvanisch abgeschiedenen Werkstoff bestehenden Verbindungsstruktur, wodurch insbesondere Schubspannungen im (ultradünnen) Wafer zuverlässig aufgefangen werden und so z. B. ein Waferbruch verringert ist.
Alternativ kann die Halbleiterschaltungsanordnung auch mit einer ganzflächigen Stabilisierungsschicht aus dem oben genannten Verbundwerkstoff mit lose aufeinander liegenden Fasern hergestellt werden, wodurch sich ebenfalls eine wesentlich vereinfachte Handhabung ergibt und wiederum ein Waferbruch verringert ist.
In den Unteransprüchen sind weitere bevorzugte Ausführungsbeispiele der Erfindung gekennzeichnet.
Nachfolgend werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die Zeichnung näher beschrieben.
Es zeigen:
1 eine vereinfachte Schnittansicht einer Vorrichtung zur Durchführung eines nicht beanspruchten Verfahrens gemäß einem Beispiel der Erfindung;
2 eine vereinfachte Schnittansicht einer Halbleiterschaltungsanordnung mit erfindungsgemäßem Verbundwerkstoff gemäß einem Ausführungsbeispiel;
3 eine vereinfachte Schnittansicht einer Halbleiterschaltungsanordnung mit einem Verbundwerkstoff gemäß einem Ausführungsbeispiel;
4 eine vereinfachte Draufsicht eines Halbleiterwafers zur Veranschaulichung eines beispielhaften Anwendungsfalles;
5 eine vereinfachte vergrößerte Teilansicht von 4;
6 eine vereinfachte Schnittansicht einer Halbleiterschaltungsanordnung gemäß einem weiteren Ausführungsbeispiel; und
7 eine teilvergrößerte Schnittansicht eines in 6 realisierten Halbleiterbauelementes.
Gemäß der vorliegenden Erfindung wird durch das Aufbringen einer Vielzahl von elektrisch leitenden Fasern, die auf einem Trägersubstrat lose aufeinander liegen, und dem nachfolgenden galvanischen Abscheiden eines weiteren elektrisch leitenden Werkstoffs an der Oberfläche der Fasern zum Verbinden der Vielzahl von lose aufeinander liegenden Fasern und zum Erzeugen des Verbundwerkstoffs eine Zeitdauer für die Herstellung des Verbundwerkstoffs wesentlich reduziert. Ferner können bisher nicht mögliche Schichtdicken hergestellt bzw. Vertiefungen wirtschaftlich aufgefüllt werden. Insbesondere ist jedoch ein derartiges Verfahren sehr gut in der Halbleitertechnik zu realisieren, da weder hohe Temperaturen noch hohe Drücke zum Erlangen der resultierenden Schichten notwendig sind.
Bei einem Ausführungsbeispiel weisen die Fasern einen Durchmesser auf, der größer als 1 Mikrometer ist. Beispielsweise werden Fasern mit einem Durchmesser größer 1 Mikrometer aufgebracht, wodurch sich die außerordentlich hohen Schichtdicken größer 100 Mikrometer schnell und einfach realisieren lassen. Die Durchmesser der Fasern liegen bei einem Ausführungsbeispiel bei etwa 1 μm. Als Fasern können sowohl metallische Materialien als auch Kohlenstoff und insbesondere Kohlefasern verwendet werden. Insbesondere bei Verwendung eines metallischen Materials, wie beispielsweise Kupfer als weiterem Werkstoff, erhält man für den aus Kohlefasern und Kupfer bestehenden Verbundwerkstoff ein thermisches Verhalten, welches sehr ähnlich dem von Halbleitermaterialien und insbesondere von Silizium ist, wodurch sich Stabilisierungsschichten realisieren lassen, die zu einem verwendeten Halbleitermaterial sehr ähnliche thermische Ausdehnungskoeffizienten aufweisen, aber elektrische Leitfähigkeiten eines Metalls haben. Das Trägersubstrat weist in diesem Falle ein Halbleitersubstrat und insbesondere ein Si-Halbleitersubstrat auf.
Bei einem Ausführungsbeispiel können die Fasern einen Durchmesser von geringer als 10 Mikrometer aufweisen.
Für das Herstellungsverfahren kann nach dem Aufbringen der Fasern beispielsweise eine Anpressplatte die Fasern auf dem Trägersubstrat anpressen, wobei die Anpressplatte Öffnungen aufweist, die für eine beim galvanischen Abscheiden verwendete Galvanik-Flüssigkeit durchlässig und für die Fasern undurchlässig sind.
Beispielsweise kann das Trägersubstrat eine Isolierschicht mit Vertiefungen aufweisen, an deren Oberfläche eine Keimschicht ausgebildet ist. Auf diese Weise können auch Kontakte schnell und kostengünstig hergestellt werden.
Die zwischen den Fasern bestehenden Hohlräume können beispielsweise nur teilweise aufgefüllt werden, wodurch sich sowohl ein Zeitbedarf als auch die Kosten wesentlich reduzieren lassen. Die zwischen den Fasern existierenden Hohlräume können jedoch auch vollständig mit dem weiteren Werkstoff aufgefüllt werden, wodurch sich ein mechanisch besonders stabiler Verbundwerkstoff ergibt.
Bei der Realisierung einer Halbleiterschaltungsanordnung mit einer Vertiefung, die zumindest in einer Isolierschicht ausgebildet ist, können demzufolge nicht nur Kontakte zu im Halbleitersubstrat realisierten Halbleiterbauelementen, sondern auch stabilisierende Füllschichten aus schubspannungsfestem Material schnell und kostengünstig hergestellt werden, die einen Waferbruch wesentlich verringern.
Alternativ kann jedoch auch eine Halbleiterschaltungsanordnung mit einer ganzflächigen Stabilisierungsschicht aus dem Verbundwerkstoff gemäß Ausführungsbeispielen der vorliegenden Erfindung hergestellt werden, wodurch sich besondere für ultradünne Halbleiterwafer eine wesentlich vereinfachte Handhabung ergibt und wiederum ein Waferbruch verringert ist.
Im Folgenden werden einige Ausführungsbeispiele der Erfindung anhand von Figuren dargestellt, die lediglich der Illustration dienen und den Umfang der Erfindung nicht beschränken.
1 zeigt eine vereinfachte Schnittansicht einer Vorrichtung zur Durchführung des Verfahrens gemäß einem nicht beanspruchten Beispiel zur Herstellung eines Verbundwerkstoffs.
Gemäß 1 kann ein Trägersubstrat TS beispielsweise von einer Haltevorrichtung, wie beispielsweise einem Vakuumchuck CH gehalten werden. Der Vakuumchuck CH weist hierbei Kanäle auf, die bei Anlegen eines Unterdrucks bzw. von Vakuum das Trägersubstrat TS ansaugen und an der Oberfläche des Chucks CH festhalten. Ferner weist die Vorrichtung seitliche Halteelemente HE1 auf, die ein seitliches Verrutschen des Trägersubstrats TS verhindern. Das Trägersubstrat TS kann beispielsweise einen Halbleiterwafer aufweisen, der unprozessiert, teilprozessiert oder vollständig prozessiert ist. Der Halbleiterwafer kann hierbei beispielsweise ein Silizium-Halbleiterwafer sein.
Die Vorrichtung gemäß 1 kann ferner ein zweites Halteelement HE2 aufweisen, welches über Dichtelemente DE, wie beispielsweise einen O-Ring, sowohl auf das erste Halteelement HE1 als auch auf das Trägersubstrat TS angedrückt wird.
Nach diesem Vorbereiten des Trägersubstrats TS werden nunmehr eine Vielzahl von ersten elektrisch leitenden Fasern W1 auf dem Trägersubstrat TS aufgebracht. Beispielsweise können elektrisch leitende Fasern W1 und insbesondere Kohlefasern auf das Trägersubstrat TS aufgebracht werden. Erfindungsgemäß werden die Fasern so aufgebracht, dass diese lose aufeinander liegen und nicht miteinander verbunden oder fest verankert sind.
Bei einem Ausführungsbeispiel kann zu dem beispielhaft verwendeten Kohlenstoff-Material ebenfalls metallisches Material und insbesondere Kupfer für die Fasern W1 verwendet werden.
Zur Realisierung der gewünschten dicken Schichten von größer 100 Mikrometer weisen die Fasern beispielsweise einen Durchmesser größer 1 Mikrometer auf.
Optional kann an der Oberfläche der Fasern W1 eine Anpressplatte AP mit Öffnungen O aufgelegt werden, welche ein Wegschwimmen bzw. sich Verteilen der Fasern in einer nachfolgend hinzugefügten Galvanik-Flüssigkeit GF zuverlässig verhindert. Die Öffnungen O in der Anpressplatte AP sind hierbei derart dimensioniert, dass sie für eine jeweils verwendete Galvanik-Flüssigkeit GF ausreichend durchlässig und für die jeweils verwendeten Fasern W1 ausreichend undurchlässig sind.
Anschließend wird die gesamte Vorrichtung oder nur das Trägersubstrat TS mit den darauf liegenden Fasern in ein Galvanik-Bad mit der Galvanik-Flüssigkeit GF gelegt und ein Galvanisieren durchgeführt. Beispielsweise weist die Galvanik-Flüssigkeit GF Kupferionen Cu+ auf, wodurch als weiterer Werkstoff W2 eine Kupfer-Schicht an der Oberfläche der Fasern W1 zum Verbinden der Vielzahl von Fasern W1 und zum Erzeugen einer an der Oberfläche des Trägersubstrats TS ausgebildeten Stabilisierungsschicht mit großer Dicke (größer 100 Mikrometer) ausgebildet wird.
Je nach Bedarf kann hierbei ein zwischen den Fasern W1 ausgebildeter Hohlraum entweder nur teilweise oder vollständig mit dem weiteren Werkstoff W2 aufgefüllt werden. Auf diese Weise erhält man entweder sehr schnell und kostengünstig den gewünschten Verbundwerkstoff VW oder aber einen mechanisch äußerst stabilen Verbundwerkstoff VW, der sich insbesondere als Stabilisierungsschicht für ultradünne Halbleiterwafer bzw. Trägersubstrate TS eignet.
Insbesondere bei Verwendung von Kohlefasern als Fasern W1 und von Kupfer als weiteren Werkstoff W2 erhält man als Verbundwerkstoff VW ein kohlefaserverstärktes Metall (KFM), das hinsichtlich seiner thermischen Ausdehnungskoeffizienten kaum Unterschiede zum thermischen Ausdehnungskoeffizienten von Silizium aufweist und hinsichtlich seiner mechanischen Festigkeit sehr stabil ist, aber hinsichtlich seiner elektronischen Leitfähigkeit dem Kupfer sehr nahe kommt.
Darüber hinaus können gemäß dem vorliegenden Verfahren 100 bis 200 Mikrometer dicke Schichten in außerordentlich kurzer Zeit realisiert werden. Herkömmliche galvanische Abscheideverfahren besitzen demgegenüber sehr hohe Prozesszeiten von typischen 1 Mikrometer/min und sind somit nicht wirtschaftlich.
Die Kohlefasern werden beispielsweise im Wesentlichen parallel zur Oberfläche des Trägersubstrats TS ausgerichtet, wodurch sich ein besonders stabiler Verbundwerkstoff VW realisieren lässt. Insbesondere sind Geflechte von Kohlefasern verwendbar.
Ferner kann zwischen Verbundwerkstoff VW und Trägersubstrat TS eine (nicht dargestellte) Keimschicht ausgebildet werden, die die Herstellung des Verbundwerkstoffs VW weiter vereinfacht. Beispielhafte Materialien für eine derartige Keimschicht sind Ni, Ti, TiN. In diesem Fall wirkt die Keimschicht darüber hinaus als Diffusions-Barrierenschicht gegenüber dem als weiteren Werkstoff W2 verwendeten Kupfer.
2 und 3 zeigen vereinfachte Schnittansichten zur Veranschaulichung einer Halbleiterschaltungsanordnung, bei der der vorstehend genannte Verbundwerkstoff VW als Kontakt zu einem im Halbleitersubstrat ausgebildeten Halbleiterbauelement dient.
Gemäß 2 kann das Trägersubstrat TS ein Halbleitersubstrat 1, wie beispielsweise ein einkristallines Si-Halbleitersubstrat aufweisen, in dem zumindest ein Halbleiterbauelement 2 bzw. eine Halbleiterschaltung ausgebildet ist. An der Oberfläche des Halbleiterbauelementes 2 kann beispielsweise ein Kontaktanschlussbereich bzw. Kontaktpad 3 aus einem elektrisch leitenden Material, wie beispielsweise Aluminium, ausgebildet sein.
An der Oberfläche des Halbleitersubstrats 1 kann ferner eine dicke Isolierschicht 4 ausgebildet sein, die größer 100 Mikrometer dick ist. Ferner können an den Kontaktanschlussbereichen 3 in der Isolierschicht 4 Kontaktlöcher bzw. Vertiefungen V ausgebildet sein, die nunmehr mit dem Verbundwerkstoff gemäß Ausführungsbeispielen aufgefüllt werden sollen.
Hierbei kann wiederum an der Oberfläche der Kontaktanschlussbereiche 3 und der Vertiefung V bzw. der Isolierschicht 4 eine Keimschicht 5 ausgebildet werden, die z. B. Ni, Ti oder TiN aufweist.
Wie vorstehend bereits beschrieben wurde, werden anschließend Fasern W1 beispielsweise ganzflächig an der Oberfläche des Trägersubstrats TS aufgebracht. Bei einem Ausführungsbeispiel füllen die Fasern W1 auch die Vertiefung V vollständig mit Ausnahme der gebildeten Hohlräume zwischen den Fasern W1 auf.
Die Anzahl der Fasern in einer Vertiefung V kann bei einem Ausführungsbeispiel 1000 oder mehr betragen. Bei einem Ausführungsbeispiel kann die Anzahl der Fasern 1000 deutlich überschreiten und beispielsweise mehr als 100 000 betragen.
Die Anzahl der gebildeten Hohlräume zwischen den Fasern kann bei einem Ausführungsbeispiel größer als 1000 sein. Bei einem Ausführungsbeispiel ist die Anzahl der gebildeten Hohlräume deutlich größer als 10 000, beispielsweise größer als 100 000 sein.
Anschließend kann wiederum optional die Anpressplatte AP die Fasern W1 auf dem Trägersubstrat TS anpressen, wobei sie grundsätzlich jedoch auch entfallen kann.
Das Trägersubstrat TS wird nunmehr wiederum in ein Galvanik-Bad bzw. in eine galvanische Flüssigkeit GF eingetaucht und ein galvanisches Abscheiden von elektrisch leitendem Material als weiteren Werkstoff an der Oberfläche der Fasern W1 durchgeführt. Beispielsweise wird als weiterer Werkstoff Kupfer galvanisch abgeschieden, wobei die zwischen den Fasern W1 vorliegenden Hohlräume H nur teilweise aufgefüllt werden. Für diesen Fall ergibt sich die in 2 dargestellte Halbleiterschaltungsanordnung, die sehr schnell und kostengünstig Vertiefungen mit einer Tiefe größer 100 Mikrometer auffüllen kann und daher insbesondere für Kontaktlöcher bzw. deren Kontakte geeignet ist.
Alternativ kann jedoch gemäß 3 der zwischen den Fasern W1 bestehende Hohlraum H auch vollständig mit dem weiteren Werkstoff W2 aufgefüllt werden, wodurch sich ein wesentlich kompakterer und insbesondere hinsichtlich mechanischer Stabilität verbesserter Verbundwerkstoff VW ergibt.
Obwohl auch ein derartig hergestellter Verbundwerkstoff VW wiederum als Kontakt geeignet ist, dient er insbesondere auch als stabilisierende Füllschicht und insbesondere als schubspannungsfestes Material, wie er in Trenngräben von so genannten Sägerahmen ausgebildet werden kann.
4 zeigt eine Teil-Draufsicht eines scheibenförmigen Gegenstands, wie er insbesondere als ultradünner Halbleiterwafer W gemäß der vorliegenden Erfindung vorliegen kann.
Gemäß 4 weist der ultradünne Halbleiterwafer W eine Vielzahl von integrierten Halbleiterschaltungen bzw. Halbleiterbausteinen IC auf, die durch dazwischen liegende Säge- bzw. Ritzrahmen SR voneinander beabstandet sind. Da ein derartiger Wafer üblicherweise in einer Horde abgelegt wird, können an einem Ablagepunkt außerordentlich hohe mechanische Spannungen auftreten, die zu einem (nicht dargestellten) Riss im Halbleiterwafer W führen können. Dieser Riss kann sich gegebenenfalls durch den gesamten Wafer W ausbreiten und schließlich zu einem Waferbruch führt.
5 zeigt eine teilvergrößerte Ansicht der 4, wobei gleiche Bezugszeichen gleiche oder entsprechende Elemente bezeichnen.
Gemäß 5 können nunmehr in den Sägerahmen SR jeweils zwei voneinander beabstandete Gräben bzw. Trenngräben G ausgebildet sein, welche mit einem der vorstehend beschriebenen Verfahren aufgefüllt werden können. Bei einem Ausführungsbeispiel 'kann der Verbundwerkstoff VW nicht nur in Kontaktlöcher aufgefüllt werden, sondern auch in die gemäß 5 dargestellten Trenngräben G, wodurch der Verbundwerkstoff VW als schubspannungsfestes Material zur Vermeidung des vorstehend beschriebenen Waferbruchs zum Tragen kommt. Einerseits kann somit ein auftretender Haarriss (nicht dargestellt), der von einem Waferrand sich zu einer Wafermitte hin ausbreitet, zuverlässig gestoppt werden. Andererseits kann bei einem Sägen oder Schneiden des Wafers W im Sägerahmenbereich SR ein Ausbreiten von mechanischen Spannungen entlang eines Sägerandes R zuverlässig verhindert werden, wodurch wiederum zu vereinzelnde Halbleiterbausteine bzw. integrierte Schaltungen IC vor einer Beschädigung geschützt werden.
Bei einem Ausführungsbeispiel kann im Sägerahmen SR auch lediglich ein einziger Trenngraben G mit einer entsprechend größeren Breite ausgebildet werden, der wiederum mit dem Verbundwerkstoff VW, entsprechend zu den oben beschriebenen Ausführungsbeispielen, schnell und kostengünstig aufgefüllt werden kann.
Neben den bereits beschriebenen Materialien Kupfer und Kohlenstoff für die Werkstoffe des Verbundwerkstoffs können darüber hinaus auch Ag-Fasern mit einer Cu-Galvanik galvanisiert werden. Grundsätzlich sind auch andere metallische oder nicht-metallische Materialien als Werkstoffe denkbar.
6 zeigt eine vereinfachte Schnittansicht einer Halbleiterschaltungsanordnung, bei der der Verbundwerkstoff gemäß einem weiteren Ausführungsbeispiel angewendet werden kann.
Die Halbleiterschaltung gemäß 6 bezieht sich hierbei auf einen in der Leistungselektronik verwendeten IGBT (Insulated Gate Bipolar Transistor), der außerordentlich hohe Ströme schalten und darüber hinaus sehr hohe Spannungen zuverlässig sperren kann.
Bei derartigen insbesondere in der Leistungs-Elektronik verwendeten Leistungshalbleitern ist insbesondere eine Anpassung der thermischen Ausdehnungskoeffizienten von Bedeutung, wobei ferner eine qualitativ hochwertige Wärmesenke zum Abführen der entstehenden Wärme gefordert und eine doppelseitige Prozessierung erforderlich ist.
Der vorstehend beschriebene Verbundwerkstoff VW eignet sich für derartige Leistungshalbleiterbausteine als Stabilisierungsschicht.
7 zeigt eine teilvergrößerte Schnittansicht zur Veranschaulichung der prinzipiellen Funktionsweise eines derartigen IGBTs.
In einem Halbleitersubstrat 1 werden hierbei an einer Vorderseite VS eine Vielzahl von Steuergräben SG ausgebildet, an deren Oberfläche eine Gateisolationsschicht GOX ausgebildet ist. Die Steuergräben SG werden ferner mit einem elektrisch leitenden Material (z. B. dotiertes Polysilizium) zur Realisierung einer Steuerelektrode SE aufgefüllt, wodurch man eine vertikale Feldeffekttransistorstruktur erhält. Das Halbleitersubstrat (body) ist beispielsweise n^–-dotiert und weist an seiner Rückseite RS eine p-Wanne und an seiner Vorderseite VS n⁺-Wannen auf, die sich in einer weiteren vorderseitigen p-Wanne befinden.
Der Steuergraben SG erstreckt sich hierbei über die vorderseitige p-Wanne hinaus bis in den n^–-Body des Halbleitersubstrats 1. Ferner ist im Bereich der n⁺-Wanne ein Anschlussgraben AG im Halbleitersubstrat 1 ausgebildet, der sich über die n⁺-Wanne hinaus bis in die p-Wanne erstreckt, jedoch nicht den n^–-Body berührt. Die Steuerelektrode SE wird von einer Steuerelektroden-Isolierschicht SEI isoliert, wobei der Anschlussgraben AG mit einer Anschlusselektrode AE aus beispielsweise Aluminium aufgefüllt wird. Die Anschlusselektrode kann gemäß 7 beispielsweise ganzflächig an der Oberfläche der Steuerelektroden-Isolierschicht SEI und des Halbleitersubstrats 1 ausgebildet und strukturiert werden. Auf diese Weise erhält man einen Bipolartransistor mit einer Basis B, einem Emitter E und einem Kollektor C, wobei die Basis B durch die (von der Steuerelektrode SE gebildete) Feldeffekttransistorstruktur bzw. den Basisstrom I_B angesteuert werden kann. Derartige Leistungs-Bauelemente weisen eine sehr hohe Spannungsfestigkeit auf, wobei sie sehr hohe Ströme schalten können.
Gemäß 6 können nach einer Fertigung aller Vorderseitenstrukturen im Halbleitersubstrat 1 ferner Trenngräben G am Orte der vorstehend beschriebenen Sägerahmen SR beispielsweise mit einem wasserstrahlgeführten Laser ausgebildet werden. Zur Passivierung der Ränder kann ferner an der Oberfläche und an den Seitenwänden der Trenngräben G Fotoimid P ausgebildet werden.
Anschließend kann beispielsweise ein Glasträger GT an der Vorderseite VS des Halbleitersubstrats 1 mit einem Verbindungsmittel VM, wie beispielsweise einem Epoxidharz, befestigt werden. Anschließend erfolgt ein Dünnen des zunächst ungedünnten Halbleitersubstrats 1, bis die Böden der Trenngräben G erscheinen. Unter Verwendung der an der Rückseite RS erscheinenden Trenngräben G als Justiermarken kann nunmehr eine Rückseitenprozessierung des gedünnten Halbleiterwafers bzw. des gedünnten Halbleitersubstrats 1 durchgeführt werden. Dies kann beispielsweise das Implantieren der Emitter-Dotiergebiete, ein gepulstes Laser-Ausheilen, eine Protonenimplantation, das Ausbilden einer Kontakt-Schichtstruktur KS und von Barriereschichten sein.
Die Kontaktschicht-Struktur KS kann beispielsweise eine Mehrschichtstruktur aufweisen, die als erste Kontaktschicht K1 eine Aluminiumschicht, als zweite Kontaktschicht K2 eine Ti-Schicht, und als dritte Kontaktschicht K3 eine Au/Sn-Doppelschicht besitzt.
Anschließend erfolgt das Ausbilden einer aus dem Verbundwerkstoff VW bestehenden ganzflächigen Stabilisierungsschicht ST entsprechend zu den oben beschriebenen Ausführungsbeispielen. Beispielsweise werden hierbei die vorstehend bereits genannten Kohlefasern als Fasern W1 und Kupfer als weiterer Werkstoff W2 galvanisch verbunden, wodurch sich eine Stabilisierungsschicht ST ergibt, die einen zum Halbleitersubstrat 1 sehr ähnlichen thermischen Ausdehnungskoeffizienten aufweist, darüber hinaus als Wärmesenke hervorragend geeignet ist und ferner eine außerordentlich hohe mechanische Festigkeit besitzt.
Abschließend kann der Glasträger GT (sowie das Verbindungsmittel VM) von der Vorderseite des Halbleitersubstrats 1 gelöst werden und die dadurch bereits vereinzelten Halbleiterbausteine bzw. Chips mittels Diffusionslot gebondet werden. Abschließend kann ferner ein Protonen-Ausheilen durchgeführt werden, wodurch man den in 6 dargestellten Feldstopp FS aus beispielsweise H-Atomen im n^–-Body des Halbleitersubstrats 1 realisieren kann.
Nach einem Wafer-Test können beispielsweise durch konventionelles Sägen die jeweiligen Halbleiterbausteine bzw. integrierten Schaltungen IC vollständig vereinzelt werden.
Auf diese Weise erhält man eine Halbleiterschaltungsanordnung, die auf besonders einfache Art und Weise auch von ihrer Rückseite prozessiert werden kann, wobei sie eine außerordentlich hohe Bruchfestigkeit aufweist und für Leistungshalbleiterbauelemente in besonderer Weise geeignet ist.
Die Erfindung wurde vorstehend anhand eines IGBTs beschrieben. Sie ist jedoch nicht darauf beschränkt und umfasst in gleicher Weise auch andere Halbleiterbauelemente.
Bezugszeichenliste

1: Halbleitersubstrat
2: Halbleiterbauelement
3: Kontaktanschlussbereich
4: Isolierschicht
5: Keimschicht
TS: Trägersubstrat
W1: Fasern
W2: weiterer Werkstoff
VW: Verbundwerkstoff
V: Vertiefung
O: Öffnungen
AP: Anpressplatte
GF: Galvanik-Flüssigkeit
HE1, HE2: Halteelemente
DE: Dichtelement
CH: Haltevorrichtung
SR: Sägerahmen
IC: Halbleiterbaustein
W: Halbleiterwafer
R: Sägerand
RS: Rückseite
VS: Vorderseite
FS: Feldstopp
ST: Stabilisierungsschicht
K1, K2, K3, KS: Kontakt-Schichten
P: Fotoimid
SEI: Steuerelektroden-Isolierschicht
SE: Steuerelektrode
GOX: Gate-Isolierschicht
I_B: Basisstrom
B: Basis
E: Emitter
C: Kollektor
AE: Anschlusselektrode
SG: Steuergraben
AG: Anschlussgraben

Claims

Halbleiterschaltungsanordnung mit einem Halbleitersubstrat (1); zumindest einem Halbleiterbauelement (2), das im Halbleitersubstrat (1) ausgebildet ist; einer Isolierschicht (4), die über dem Halbleitersubstrat (1) ausgebildet ist; und einer Vertiefung (V), die zumindest in der Isolierschicht (4) ausgebildet ist, wobei die Vertiefung (V) mit einem Verbundwerkstoff (VW) aufgefüllt ist, der eine Vielzahl von elektrisch leitenden Fasern (W1), die lose aufeinander liegen, und eine Verbindungsstruktur zum mechanischen und elektrischen Verbinden der Vielzahl von lose aufeinander liegenden Fasern (W1) aufweist, wobei die Verbindungsstruktur aus einem galvanisch abgeschiedenen elektrisch leitenden Werkstoff (W2) gebildet ist, der in durch die Vielzahl von Fasern (W1) gebildeten Hohlräumen angeordnet ist.
Halbleiterschaltungsanordnung nach Patentanspruch 1, wobei die Vertiefung (V) ein Kontaktloch bis zum zumindest einen Halbleiterbauelement (2) und der Verbundwerkstoff (VW) einen Kontakt zum Halbleiterbauelement (2) darstellt.
Halbleiterschaltungsanordnung nach Patentanspruch 1 oder 2, wobei die Vertiefung (V) einen Graben (G) im Bereich eines Sägerahmens (SR) darstellt, der sich bis in das Halbleitersubstrat (1) erstreckt, und der Verbundwerkstoff (VW) ein schubspannungsfestes Material darstellt.
Halbleiterschaltungsanordnung nach einem der Patentansprüche 1 bis 3, wobei die Vertiefungen (V) eine Tiefe größer 100 Mikrometer aufweisen.
Halbleiterschaltungsanordnung mit einem Halbleitersubstrat (1); zumindest einem Halbleiterbauelement (2), das im Halbleitersubstrat (1) ausgebildet ist; und einer Stabilisierungsschicht (ST), die an einer Rückseite (RS) des Halbleitersubstrats (1) ganzflächig ausgebildet ist, wobei die Stabilisierungsschicht (ST) einen Verbundwerkstoff (VW) aufweist, der eine Vielzahl von elektrisch leitenden Fasern (W1), die lose aufeinander liegen, und eine Verbindungsstruktur zum mechanischen und elektrischen Verbinden der Vielzahl von lose aufeinander liegenden Fasern (W1) aufweist, wobei die Verbindungsstruktur aus einem galvanisch abgeschiedenen elektrisch leitenden Werkstoff (W2) gebildet ist, der in durch die Vielzahl von Fasern (W1) gebildeten Hohlräumen angeordnet ist.
Halbleiterschaltungsanordnung nach Patentanspruch 5, wobei Gräben (G) im Halbleitersubstrat (1) als Justiermarken für eine Rückseitenprozessierung ausgebildet sind.
Halbleiterschaltungsanordnung nach einem der Patentansprüche 5 oder 6, wobei im Halbleitersubstrat (1) eine Vorderseite (VS) und eine Rückseite (RS) zur Erzeugung eines vertikalen Halbleiterbauelementes (2) prozessiert ist.
Halbleiterschaltungsanordnung nach Patentanspruch 7, wobei das zumindest eine Halbleiterbauelement (2) einen IGBT darstellt.
Halbleiterschaltungsanordnung nach einem der Patentansprüche 1 bis 8, wobei die lose aufeinander liegenden Fasern (W1) einen Durchmesser größer 1 Mikrometer aufweisen.
Halbleiterschaltungsanordnung nach einem der Patentansprüche 1 bis 9, wobei die lose aufeinander liegenden Fasern (W1) metallisches Material aufweisen.
Halbleiterschaltungsanordnung nach einem der Patentansprüche 1 bis 9, wobei die lose aufeinander liegenden Fasern (W1) Kohlenstoff enthalten.
Halbleiterschaltungsanordnung nach Patentanspruch 11, wobei die lose aufeinander liegenden Fasern (W1) Kohlefasern aufweisen.
Halbleiterschaltungsanordnung nach einem der Patentansprüche 1 bis 12, wobei der galvanisch abgeschiedene Werkstoff (W2) ein metallisches Material darstellt.
Halbleiterschaltungsanordnung nach Patentanspruch 13, wobei der galvanisch abgeschiedene Werkstoff (W2) Kupfer darstellt.
Halbleiterschaltungsanordnung nach einem der Patentansprüche 1 bis 14, wobei zwischen den lose aufeinander liegenden Fasern (W1) existierende Hohlräume (H) nur teilweise mit dem galvanisch abgeschiedenen Werkstoff (W2) aufgefüllt sind.
Halbleiterschaltungsanordnung nach einem der Patentansprüche 1 bis 14, wobei zwischen den lose aufeinander liegenden Fasern (W1) ausgebildete Hohlräume (H) vollständig mit dem galvanisch abgeschiedenen Werkstoff (W2) aufgefüllt sind.