Nothing Special   »   [go: up one dir, main page]

DE102004015921B4 - Rückwärts sperrendes Halbleiterbauelement mit Ladungskompensation - Google Patents

Rückwärts sperrendes Halbleiterbauelement mit Ladungskompensation Download PDF

Info

Publication number
DE102004015921B4
DE102004015921B4 DE102004015921A DE102004015921A DE102004015921B4 DE 102004015921 B4 DE102004015921 B4 DE 102004015921B4 DE 102004015921 A DE102004015921 A DE 102004015921A DE 102004015921 A DE102004015921 A DE 102004015921A DE 102004015921 B4 DE102004015921 B4 DE 102004015921B4
Authority
DE
Germany
Prior art keywords
zone
zones
compensation
conductivity type
additional doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004015921A
Other languages
English (en)
Other versions
DE102004015921A1 (de
Inventor
Jenö Dr. Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004015921A priority Critical patent/DE102004015921B4/de
Priority to US11/096,716 priority patent/US7294885B2/en
Publication of DE102004015921A1 publication Critical patent/DE102004015921A1/de
Application granted granted Critical
Publication of DE102004015921B4 publication Critical patent/DE102004015921B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Mittels Feldeffekt steuerbares Halbleiterbauelement, welches umfasst:
– einen Halbleiterkörper (1) mit einer ersten Anschlusszone eines ersten Leitungstyps (n), die eine erste Elektrode (10) umfasst, und einer zweiten Anschlusszone des ersten Leitungstyps (n), die eine zweite Elektrode (12) umfasst,
– eine zwischen der ersten und der zweiten Anschlusszone ausgebildete Kanalzone (7) eines zweiten Leitungstyps (p), welche floatend ausgebildet ist,
– eine benachbart zu der Kanalzone (7), elektrisch isoliert gegenüber dem Halbleiterkörper (1) angeordnete Steuerelektrode (14),
– eine Mehrzahl von Kompensationszonen (4) des zweiten Leitungstyps (p), welche im Bereich zwischen der ersten Anschlusszone und der zweiten Anschlusszone mit einem Zwischenabstand (5) angeordnet sind,
gekennzeichnet durch zusätzliche Dotierzonen (15) des zweiten Leitungstyps (p), welche jeweils in räumlicher Nähe zu einer Kompensationszone (4) des zweiten Leitungstyps (p) angeordnet sind, wobei eine elektrische Verbindungsleitung die zusätzlichen Dotierzonen (15) über eine zusätzliche, mit ihrer Durchlassrichtung zur ersten Anschlusszone gerichtete, in Serie...

Description

  • Die vorliegende Erfindung betrifft ein mittels Feldeffekt steuerbares Halbleiterbauelement mit Ladungskompensation. Sie betrifft insbesondere ein Halbleiterbauelement, welches geeignet ist, bei Anlegen einer in Vorwärts- oder Rückwärtsrichtung gepolten Flussspannung zu sperren.
  • Mittels Feldeffekt steuerbare Halbleiterbauelemente, wie beispielsweise vertikale Leistungs-MOS-Feldeffekttransistoren werden zum Schalten von Strömen oder zum Anlegen von Spannungen an Lasten häufig eingesetzt.
  • In solchen Halbleiterbauelementen ist ein Halbleiterkörper vorgesehen, welcher mit einer ersten und einer zweiten dotierten Anschlusszone ausgestattet ist. Zwischen den beiden Anschlusszonen ist eine Kanalzone ausgebildet, welche zur Dotierung der Anschlusszonen komplementär dotiert ist. Benachbart zur Kanalzone ist eine Steuerelektrode angeordnet, die mittels eines Isoliermaterials gegenüber dem Halbleiterkörper elektrisch isoliert ist.
  • Bei einem MOS-Feldeffekttransistor wird die erste Anschlusszone als Source-Zone, die zweite Anschlusszone als Drain-Zone und die Steuerelektrode als Gate-Elektrode bezeichnet. In der Praxis ist der MOS-Feldeffekttransistor oft vertikal aufgebaut, wobei an einer ersten Hauptoberfläche des Halbleiterkörpers die mit einem Dotierstoff eines ersten Leitungstyps dotierte Source-Zone und an einer der ersten Hauptoberfläche gegenüberliegenden zweiten Hauptoberfläche die ebenfalls mit einem Dotierstoff des ersten Leitungstyps dotierte Drain-Zone ausgebildet sind, und zwischen diesen beiden Anschlusszonen die mit einem zweiten Leitungstyp stark dotierte Kanalzone ausgebildet ist. Zwischen der Kanalzone und der Drain-Zone ist meist eine schwächer dotierte Driftzone des ersten Leitungstyps vorgesehen, deren Dotierung im Allgemeinen durch die Dotierung des Halbleiterkörpers vorgegeben ist. Bei einem vertikalen Aufbau des MOS-Feldeffekttransistors sind die Gate-Elektroden gewöhnlich in Gräben aufgenommen, welche sich von der Source-Zone, durch die Kanal-Zone hindurch, bis in die Drift-Zone erstrecken.
  • Vor dem Hintergrund einer stetig fortschreitenden Miniaturisierung und Wirkungsgraderhöhung leistungselektronischer Systeme sollen MOS-Feldeffekttransistoren einerseits einen möglichst geringen Einschaltwiderstand Ron und andererseits eine möglichst hohe Durchbruchsspannung aufweisen. Eine Verringerung des Einschaltwiderstands kann hier durch eine Erhöhung der Dotierkonzentration im Halbleiterkörper erreicht werden, wobei diese Maßnahme jedoch auch zur Folge hat, dass die Durchbruchsspannung in unerwünschter Weise herabgesetzt wird.
  • Eine Verringerung des Einschaltwiderstands ohne negative Beeinflussung der Durchbruchsspannung wird bei MOS-Feldeffekttransistoren mit Ladungskompensation erzielt. Bei solchen Halbleiterbauelementen sind im Halbleiterkörper, insbesondere in dessen Driftzone, so genannte Kompensationszonen eingebaut, die mit einer zur Dotierung der Driftzone komplementären Dotierung ausgestattet sind. Aufgrund solcher Kompensationszonen kann der Halbleiterkörper höher dotiert werden, wodurch sich der Einschaltwiderstand des Halbleiterbauelements deutlich verringert. Wird jedoch eine Sperrspannung zwischen den beiden Anschlusszonen angelegt, breitet sich in dem Halbleiterkörper eine Raumladungszone aus, die bei Erreichen der Kompensationszonen bewirkt, dass sich die Ladungsträger verschiedenen Leitungstyps aus den Kompensationszonen und der Driftzone gegenseitig kompensieren, so dass die Anzahl der Ladungsträger vermindert wird, und eine hohe Durchbruchspannung realisiert werden kann. Derartige ladungskom pensierte Halbleiterbauelemente sind hinlänglich bekannt und beispielsweise in der DE 43 09764 C2 beschrieben.
  • Unabhängig von dem Vorliegen von Kompensationszonen wird durch die Abfolge der unterschiedlich dotierten Zonen in dem Halbleiterbauelement, nämlich der beiden Anschlusszonen mit Ladungsträgern des gleichen Leitungstyps und der zwischen diesen angeordneten Kanalzone mit Ladungsträgern des anderen Leitungstyps, ein parasitärer Bipolartransistor gebildet. Hierbei bildet die Kanalzone die Basis des parasitären Bipolartransistors, während die beiden Anschlusszonen dessen Emitter und Kollektor bilden.
  • Nun hat sich gezeigt, dass sich während des Betriebs des Halbleiterbauelements, d. h. wenn eine Flussspannung zwischen den Anschlusszonen des Halbleiterbauelements und ein Ansteuerpotenzial an die Steuerelektrode angelegt wird, Ladungsträger des gleichen Leitungstyps in der Kanalzone ansammeln, welche den parasitären Bipolartransistor aktivieren und hierdurch in unerwünschter Weise die Spannungsfestigkeit des Halbleiterbauelements herabsetzen können. Um eine solche Verminderung der Spannungsfestigkeit des Halbleiterbauelements durch eine Aktivierung des parasitären Bipolartransistors zu vermeiden, müssen spezielle Vorkehrungen getroffen werden, zu welchem Zweck bei einem MOS-Feldeffekttransistor gewöhnlicherweise die Source-Zone und die Kanal-Zone kurzgeschlossen werden, wodurch erreicht wird, dass sich diese beiden Zonen stets auf demselben Potenzial befinden, so dass sich keine Ladungsträger in der Kanalzone ansammeln können und ein Aktivieren des parasitären Bipolartransistors verhindert wird.
  • Ein Kurzschließen von Source- und Kanal-Zone hat jedoch den Nachteil, dass hierdurch eine Diode entsteht, welche, wenn kein Ansteuerpotenzial an der Steuerelektrode anliegt, lediglich in einer Richtung sperren kann. Diese Richtung wird für gewöhnlich als "Vorwärtsrichtung" bezeichnet, wobei bei spielsweise bei n-dotierten Anschlusszonen und einer p-dotierten Kanalzone die Diode nur dann sperrt, wenn die Drain-Elektrode ein höheres Potenzial hat als die Source-Elektrode. Wird die Flussspannung an den Elektroden des Halbleiterbauelements umgepolt, d. h. bei einer in Source-Drain-Richtung angelegten Flussspannung, leitet der aus Anschlusszonen und Kanalzone gebildete npn-Übergang mit kurzgeschlossener Source- und Kanalzone wie eine Diode.
  • Für viele Anwendungen, insbesondere für den Fall, dass man induktive Lasten schalten will, wäre es jedoch äußerst wünschenswert, über ein mittels Feldeffekt steuerbares Halbleiterbauelement zu verfügen, das sowohl in Vorwärtsrichtung als auch in Rückwärtsrichtung sperren kann, wenn kein Ansteuerpotenzial an der Steuerelektrode anliegt. Auf diese Weise wird ein Einströmen von Ladungsträgern in den Halbleiterkörper bei einer in Rückwärtsrichtung gepolten Flussspannung verhindert, welche bei einem Umpolen der Flussspannung in Vorwärtsrichtung zu einem unerwünschten initialen Spannungs- bzw. Strompuls führen.
  • Im Stand der Technik sind bereits Lösungen für diese Aufgabe angegeben. So schlägt die EP 0 606 661 B1 zu diesem Zweck vor, die Kurzschlussverbindung zwischen der Source-Zone und der Kanalzone aufzuheben und anstelle dessen eine leitende Verbindung mit einem Widerstand anzuordnen, so dass der Spannungsabfall bei Anlegen einer Flussspannung in Rückwärtsrichtung erhöht ist.
  • Ferner schlägt die DE 100 60 428 A1 zu diesem Zweck, bei nicht kurzgeschlossener Source- und Kanalzone, die Ausbildung einer Kompensationszone in der Kanalzone und in der Source-Zone vor, welche ein die Rekombination von Ladungsträgern des ersten und zweiten Leitungstyps förderndes Material aufweist. Hierdurch wird eine Anhäufung von Ladungsträgern in die Kanalzone durch Rekombination verhindert.
  • Das US-Patent 6,271,562 B1 beschreibt ein durch Feldeffekt gesteuertes Leistungshalbleiterbauteil mit einem geringen Einschaltwiderstand. In diesem Bauteil sind Sourcezonen und Basiszonen in einer bekannten Weise über ein Kontaktloch mit einer Sourceelektrode verbunden.
  • Die US-Patentanmeldung US 2001/0041400 A1 beschreibt ein Verfahren zum Implantieren von Grabenwänden, bei dem der Implantationsstrahl einen geringen Winkel zur Achse der Gräben einnimmt.
  • Das US-Patent Nr. 6,468,847 B1 beschreibt ein Verfahren zur Herstellung eines Hochspannungstransistors, bei welchem Transistor eine Body-Zone mit einer Source-Metallisierung nicht kurzgeschlossen ist.
  • Das deutsche Patent DE 43 09 764 C2 beschreibt einen Leistungs-Mosfet mit Kompensationszonen.
  • Die deutsche Offenlegungsschrift DE 102 26 664 A1 beschreibt ein Halbleiterbauelement mit Kompensationszonen, bei dem Source- und Kanalzonen miteinander kurzgeschlossen sind.
  • Die US-Patentanmeldung US 2003/0181010 A1 beschreibt ein Leistungshalbleiterbauelement mit Kompensationszonen, bei dem Source- und Kanalzonen miteinander kurzgeschlossen sind.
    •
  • Die vorliegende Erfindung zeigt gegenüber den im Stand der Technik bekannten Lösungen für die erfindungsgemäße Aufgabe vergleichsweise einfach zu realisierende Alternativen auf.
  • Nach einem ersten Gegenstand der Erfindung ist ein mittels Feldeffekt steuerbares Halbleiterbauelement mit Ladungskompensation angegeben, welches in herkömmlicher Weise einen Halbleiterkörper mit einer ersten Anschlusszone eines ersten Leitungstyps, die eine erste Elektrode umfasst, und einer zweiten Anschlusszone des ersten Leitungstyps, die eine zweite Elektrode umfasst, ausgestattet ist. Zwischen den beiden Anschlusszonen ist eine Kanalzone eines zweiten Leitungstyps ausgebildet, welche gegenüber der ersten Elektrode elektrisch isoliert angeordnet ist. Benachbart zu der Kanalzone und elektrisch isoliert gegenüber dem Halbleiterkörper ist eine Steuerelektrode angeordnet. Zur Ladungskompensation sind eine Mehrzahl von Kompensationszonen des zweiten Leitungstyps im Bereich zwischen den beiden Anschlusszonen mit einem jeweiligen Abstand zwischen angrenzenden Kompensationszonen angeordnet. Das erfindungsgemäße Halbleiterbauelement zeichnet sich wesentlich dadurch aus, dass zusätzliche Dotierzonen des zweiten Leitungstyps in räumlicher Nähe zu den Kompensationszonen des zweiten Leitungstyps angeordnet sind. Diese zusätzlichen Dotierzonen sind über eine in Richtung zur ersten Anschlusszone hin leitenden, in Serie geschalteten Seriendiode mit der ersten Anschlusszone elektrisch verbunden.
  • In dem erfindungsgemäßen Halbleiterbauelement ist die erste Anschlusszone nicht mit der Kanalzone kurzgeschlossen, sondern die Kanalzone ist floatend ausgebildet, was zur Folge hat, dass das erfindungsgemäße Halbleiterbauelement sowohl bei Anlegen einer in Vorwärts- als auch in Rückwärtsrichtung gepolten Flussspannung sperren kann. Zur einfacheren Beschreibung sei hier in Anlehnung an die übliche Praxis angenommen, dass mit einer in "Vorwärtsrichtung" gepolten Flussspannung an den Elektroden, jene Richtung gemeint sein soll, welche der Sperrrichtung einer bei kurzgeschlossener Source- Zone und Kanalzone gebildeten Diode der Abfolge unterschiedlich dotierter Zonen entspricht, während die "Rückwärtsrichtung" einer dementsprechenden Umpolung der Flussspannung entspricht.
  • Eine Aktivierung des parasitären Bipolartransistors wird in dem erfindungsgemäßen Halbleiterbauelement verhindert, indem die Ladungsträger, welche sich während des Betrieb des Halbleiterbauelements in der Kanalzone bzw. in der Basis des parasitären Bipolartransistors ansammeln würden, durch die zusätzlichen Dotierzonen abgefangen werden. Die zusätzlichen Dotierzonen wirken dabei als JFET-Gate. Die erfindungsgemäß vorgegebene Bedingung, wonach die zusätzlichen Dotierzonen in räumlicher Nähe zu den Kompensationszonen angeordnet sein müssen, ist dann erfüllt, wenn die zusätzlichen Dotierzonen an die Kompensationszonen elektrisch gekoppelt sind, so dass ein JFET-Gate realisiert werden kann.
  • Da erfindungsgemäß eine Multiplikation des Sperrstroms durch ein Einströmen von Ladungsträgern in die Basis des parasitären Bipolartransistors vermieden wird, kann in vorteilhafter Weise die originäre Durchbruchsspannung des parasitären Bipolartransistors aufrechterhalten werden. Voraussetzung hierzu ist, dass die zusätzlichen Dotierzonen so dimensioniert sind, dass der parasitäre Bipolartransistor lediglich eine so kleine Kollektorspannung enthält, dass die Kollektor-Emitter-Durchbruchsspannung UCE0 des parasitären Bipolartransistors nicht erreicht wird. Anders ausgedrückt, kann durch die elektrische Verbindung der zusätzlichen Dotierzonen mit der ersten Anschlusszone bzw. der ersten Elektrode erreicht werden, dass ein wesentlicher Teil der an den beiden Anschlusszonen angelegten Flussspannung zwischen den zusätzlichen Dotierzonen und der zweiten Anschlusszone abfällt. Entscheidend ist hierbei, dass die Kollektorspannung des parasitären Bipolartransistors unterhalb der Kollektor-Emitter-Durchbruchsspannung UCE0 bleibt.
  • Da durch die zusätzlichen Dotierzonen im Halbleiterkörper eine Diode entsteht, welche bei in Rückwärtsrichtung gepolter Flussspannung leitet, ist dafür Sorge zu tragen, dass eine unerwünschte Injektion von Ladungsträgern gleichen Leitungstyps in die zusätzlichen Dotierzonen verhindert wird. Dies wird durch die Platzierung einer zusätzlichen in Serie geschalteten Seriendiode in der elektrisch leitenden Verbindung zwischen den zusätzlichen Dotierzonen und der ersten Anschlusszone erreicht. Falls die zusätzlichen Dotierzonen beispielsweise mit p-Ladungsträgern dotiert sind, so wird durch die Seriendiode bei einer in Rückwärtsrichtung gepolter Flussspannung eine Injektion von positiven Ladungsträgern in die zusätzlichen Dotierzonen verhindert. Hierbei ist die Seriendiode so aufzubauen, dass kein parasitärer Bipolartransistor mit reduzierter Durchbruchsspannung entsteht. Die Seriendiode ist vorzugsweise so ausgebildet, dass sie geeignet ist, lediglich bis zu einer vorgegebenen Durchbruchsspannung zu sperren, wobei diese Durchbruchsspannung maximal 20 V beträgt. Erfindungsgemäß ist es noch stärker bevorzugt, wenn die Seriendiode eine Durchbruchsspannung von maximal 10 V hat.
  • Gemäß einem zweiten Gegenstand der vorliegenden Erfindung weist ein mittels Feldeffekt steuerbares Halbleiterbauelement in bekannter Weise einen Halbleiterkörper mit einer ersten Anschlusszone eines ersten Leitungstyps, die eine erste Elektrode umfasst, und einer zweiten Anschlusszone des ersten Leitungstyps, die eine zweite Elektrode umfasst, auf. Zwischen den beiden Anschlusszonen ist eine Kanalzone eines zweiten Leitungstyps ausgebildet, welche gegenüber der ersten Elektrode elektrisch isoliert angeordnet ist. Benachbart zu der Kanalzone und elektrisch isoliert gegenüber dem Halbleiterkörper ist eine Steuerelektrode ausgebildet. Zudem weist das Halbleiterbauelement eine Mehrzahl von Kompensationszonen des zweiten Leitungstyps auf, welche im Bereich zwischen den beiden Anschlusszonen mit einem jeweiligen Abstand zwischen angrenzenden Kompensationszonen angeordnet sind. Erfindungsgemäß zeichnet sich das Halbleiterbauelement dadurch aus, dass zusätzliche Dotierzonen des zweiten Leitungstyps, welche mit der ersten Elektrode elektrisch verbunden sind, in räumlicher Nähe zu den Kompensationszonen des zweiten Leitungstyps angeordnet sind, wobei angrenzende zusätzliche Dotierzonen einander im Wesentlichen flächendeckend überlappen.
  • In dem Halbleiterbauelement gemäß dem zweiten Gegenstand der vorliegenden Erfindung kann auf eine zusätzliche Seriendiode in der elektrischen Verbindungsleitung zwischen den zusätzlichen Dotierzonen und der ersten Anschlusszone verzichtet werden, weil die einander im Wesentlichen flächendeckend überlappenden zusätzlichen Dotierzonen selbst als Diode wirken und somit geeignet sind, die Funktion der Seriendiode zu übernehmen. Die einander im Wesentlichen flächendeckend überlappenden zusätzlichen Dotierzonen überlappen sich in der Weise, dass sie zwischen den beiden Anschlusszonen eine im Wesentlichen zusammenhängende Fläche ausbilden.
  • Bei einer vorteilhaften Ausgestaltung des erfindungsgemäßen Halbleiterbauelements sind die zusätzlichen Dotierzonen auf der der ersten Elektrode zugewandten Seite der Kompensationszonen angeordnet.
  • Erfindungsgemäß sind die zusätzlichen Dotierzonen räumlich nahe zu den Kompensationszonen angeordnet, derart dass ein JFET-Gate realisiert werden kann. Eine zusätzliche Dotierzone hat hierbei vorzugsweise einen Abstand von einer Kompensationszone, welcher höchstens dem Abstand zwischen den Kompensationszonen entspricht. Ein typischer Zwischenabstand einander angrenzender Kompensationszonen liegt, in absoluten Werten ausgedrückt, im Bereich einiger Mikrometer, und beträgt beispielsweise 2 bis 3 μm.
  • Die zusätzlichen Dotierzonen können auch ohne jeglichen Abstand zu den Kompensationszonen angeordnet sein, derart, dass eine zusätzliche Dotierzone und eine Kompensationszone miteinander verschmelzen und einen zusammenhängenden Bereich bilden. In diesem Fall ist es bevorzugt, wenn eine zusätzliche Dotierzonen innerhalb einer der ersten Elektrode zugewandten Hälfte einer Kompensationszone angeordnet sind. In einer besonders bevorzugten Anordnung der zusätzlichen Dotierzonen ist vorgesehen, dass die zusätzlichen Dotierzonen an einem der ersten Elektrode zugewandten Ende der Kompensationszonen angeordnet sind, so dass der Spannungsabfall einer an die Elektroden angelegten Flussspannung entlang des parasitären Bipolartransistors möglichst gering und der Spannungsabfall zwischen den Dotierzonen und der zweiten Anschlusszone möglichst groß ist.
  • In dem ersten Gegenstand der Erfindung ist es bevorzugt, wenn die zusätzlichen Dotierzonen ein zwei- oder dreidimensionales Gitter bilden. Ein solches zwei- oder dreidimensionales Gitter kann beispielsweise quadratische bzw. kubische Gitterelemente aufweisen.
  • Die zusätzlichen Dotierzonen können eine im Wesentlichen kugelige Form aufweisen, welche sich etwa durch ein Ausdiffundieren von Dotieratomen während eines Diffusionsprozesses ausbilden kann.
  • In dem erfindungsgemäßen Halbleiterbauelement entspricht die Anzahl der zusätzlichen Dotierungen vorteilhaft der Anzahl der Kompensationszonen, so dass sich jeweils eine zusätzliche Dotierzone in räumlicher Nähe zu jeweils einer Kompensationszone befindet, oder alternativ jeweils eine zusätzliche Dotierzone mit jeweils einer Kompensationszone verschmilzt und einen zusammenhängenden Bereich bildet.
  • Erfindungsgemäß ist es bevorzugt, wenn die Anzahl der Ladungsträger des zweiten Leitungstyps in den Kompensationszonen derart gewählt ist, dass bei Anlegen einer Sperrspannung an die Elektroden ein im Wesentlichen vollständiges Ausräumen der Kompensationszonen stattfindet. Das erfindungsgemäße Halbleiterbauelement ist dabei beispielsweise so ausgestattet, dass die Anzahl der Ladungsträger des zweiten Leitungstyps in den Kompensationszonen der Anzahl der Ladungsträger des ersten Leitungstyps in den die Kompensationszonen umgebenden Gebieten des Halbleiterkörpers im Wesentlichen entspricht. Ferner ist bevorzugt, wenn die Anzahl der Ladungsträger des zweiten Leitungstyps in den zusätzlichen Dotierzonen größer ist als die Anzahl der Ladungsträger des zweiten Leitungstyps in den Kompensationszonen, so dass bei Anlegen einer Sperrspannung an die beiden Elektroden, im Unterschied zu den Kompensationszonen, kein vollständiges Ausräumen der zusätzlichen Dotierzonen erfolgt. Hierdurch wird ein zur Erfüllung der erfindungsgemäßen Funktion vorteilhafter geringer elektrischer Widerstand der zusätzlichen Dotierzonen erreicht.
  • Bei einer weiteren vorteilhaften Ausgestaltung der Erfindung ist das Halbleiterbauelement mit einer Grabenstruktur versehen. Das Halbleiterbauelement weist hierbei einen Halbleiterkörper mit einer ersten Hauptoberfläche und einer der ersten Hauptoberfläche entgegengesetzten zweiten Hauptoberfläche auf, wobei die erste Anschlusszone an der ersten Hauptoberfläche und die zweite Anschlusszone an der zweiten Hauptoberfläche ausgebildet sind. An der ersten Hauptoberfläche sind ferner eine Mehrzahl von Gräben vorgesehen, wobei jeder Graben eine Steuerelektrode, eine gegenüber der Steuerelektrode elektrisch isolierte zusätzliche Dotierzone, sowie eine Kompensationszone aufnimmt. Die Kompensationszonen sind hierbei beispielsweise säulenförmig ausgebildet.
  • Die erfindungsgemäßen Halbleiterbauelemente können unter Verwendung herkömmlicher Herstellungsverfahren hergestellt werden. Zum Beispiel werden die Anschlusszonen epitaktisch hergestellt, während die Kompensationszonen und die zusätzlichen Dotierzonen mittels der bekannten Trench-Technik hergestellt werden. Die Kompensationszonen und die zusätzlichen Dotierzonen können hierbei durch sukzessive Grabenätzungen und anschließender jeweiliger Füllung mit dem gewünschten Dotiermaterial, oder durch eine einzige Grabenätzung mit sukzessiver Füllung mit den gewünschten Dotiermaterialien hergestellt werden. Im letztgenannten Fall gestaltet sich die Fertigung des erfindungsgemäßen Halbleiterbauelements als besonders einfach, da lediglich eine einzige Grabenätzung für die gemeinsame Ausbildung von Kompensationszonen und der zusätzlichen Dotierzonen ausgeführt werden muss.
    •
  • Die Erfindung wird nun anhand beispielhafter Ausführungsformen näher erläutert, wobei Bezug auf die beigefügten Zeichnungen genommen wird. Es zeigen:
  • 1 eine schematische Schnittansicht durch eine erfindungsgemäße Ausführungsform eines Halbleiterbauelements gemäß dem ersten Gegenstand der Erfindung;
  • 2 eine schematische Schnittansicht durch ein Halbleiterbauelement, in welchem in einem Schnitt eine Ausführungsform gemäß dem ersten Gegenstand der Erfindung und eine Ausführungsform gemäß dem zweiten Gegenstand der Erfindung gezeigt sind;
  • 3 ein Ersatzschaltbild eines herkömmlichen MOS-Feldeffekttransistors mit Ladungskompensation;
  • 4 ein Ersatzschaltbild eines MOS-Feldeffekttransistors mit Ladungskompensation gemäß vorliegender Erfindung.
  • In den folgenden Ausführungsbeispielen entsprechen die Ladungsträger des ersten Leitungstyps n-Ladungsträgern, während die Ladungsträger des zweiten Leitungstyps p-Ladungsträgern entsprechen. In den Figuren sind gleiche bzw. gleichartige Elemente mit den gleichen Bezugszahlen bezeichnet.
  • 1 zeigt eine schematische Schnittdarstellung eines erfindungsgemäßen Halbleiterbauelements gemäß dem ersten Gegenstand der Erfindung. Ein Halbleiterkörper 1 aus Silizium weist zwischen einer ersten Hauptoberfläche 2 und einer dieser gegenüberliegenden zweiten Hauptoberfläche 3 eine n-dotierte Driftzone auf. In die n-dotierte Driftzone sind p-dotierte Kompensationszonen 4 in Form von Längssäulen eingelagert, welche jeweils einen Zwischenabstand 5 voneinander aufweisen. Die Kompensationszonen 4 sind jeweils so angeordnet, dass die p-dotierten Kompensationszonen 4 mit dazwischen angeordneten n-dotierten Bereichen 6 des Halbleiterkörpers 1 verschachtelt sind. Die Anzahl der p-Ladungsträger in den Kompensationszonen 4 ist hierbei so gewählt, dass bei Anlegen einer Sperrspannung an das Halbleiterbauelement im Wesentlichen ein Ausräumen der Kompensationszonen 4 und der dazwischen liegenden n-dotierten Bereiche 6 des Halbleiterkörpers 1 erfolgt. Die n-dotierten Bereiche 6 des Halbleiterkörpers 1 können hierbei eine der Grunddotierung des Halbleiterkörpers 1 entsprechende Dotierung aufweisen, oder können dieser gegenüber auch höher dotiert sein. In 1 sind die Kompensationszonen in einer Schicht bzw. Lage dargestellt, wobei diese ein Flächengitter ausbilden. Sie können jedoch auch in mehreren Lagen gitterförmig angeordnet sein und in dieser Weise ein Raumgitter ausbilden.
  • An die erste Hauptoberfläche 2 des Halbleiterkörpers 2 angrenzend, sind p-dotierte Bodyzonen 7 ausgebildet, in welchen jeweils n+-dotierte Source-Zonen 8 enthalten sind, die ebenfalls an die erste Hauptoberfläche 2 angrenzen. Angrenzend an die zweite Hauptoberfläche 3 des Halbleiterkörpers 1 ist eine n+-dotierte Drain-Zone 9 ausgebildet.
  • In dem in 1 gezeigten erfindungsgemäßen Halbleiterbauelement ist eine Source-Elektrode 10 aus beispielsweise Aluminium mit den Source-Zonen 8 verbunden, welche über die Erdung 11 geerdet ist. Eine Drain-Elektrode 12 aus beispielsweise Aluminium ist mit der Drain-Zone 9 verbunden. An der Drain-Elektrode 12 kann ein Potenzial +U im Falle einer vorwärts gerichteten Flussspannung (Spannung in Drain-Source-Richtung) oder –U im Falle einer rückwärts gerichteten Flussspannung (Spannung in Source-Drain-Richtung) anliegen.
  • Auf der ersten Hauptoberfläche 2 befinden sich Isolationsschichtzonen 13 aus beispielsweise Siliziumdioxid, in welche Gate-Elektroden 14 aus beispielsweise polykristallinem und/oder Metall eingebettet sind. Die Gate-Elektroden 14 sind benachbart zu den Bodyzonen 7 angeordnet. An die Gate-Elektroden 14 kann eine Steuerspannung zur Ausbildung eines n-leitenden Kanals in der Bodyzone 7 angelegt sein.
  • Erfindungsgemäß weist der in 1 gezeigte Halbleiterkörper 1 p+-dotierte zusätzliche Dotierzonen 15 auf, welche eine im Wesentlichen kugelige Form haben. Die zusätzlichen Dotierzonen 15 verschmelzen jeweils mit dem der Source-Elektrode 10 zugewandten Ende der Kompensationszonen 4 zu einem zusammenhängenden Bereich. Die Anzahl der zusätzlichen Dotierzonen 15 entspricht hierbei der Anzahl der Kompensationszonen 4. Die zusätzlichen Dotierzonen 15 sind, analog den Kompensationszonen 4, in Form eines Flächengitters ausgebildet. Das Flächengitter gleicht hierbei einem Gitter mit quadratischen Gitterzellen. In 1 sind die zusätzlichen Dotierzonen 15 in einer Schicht bzw. Lage dargestellt, wobei diese jedoch auch in mehreren Lagen in Form eines Raumgitters angeordnet sein können.
  • Während die Kompensationszonen 4 so dotiert sind, dass bei Anlegen einer Sperrspannung an die beiden Elektroden des Halbleiterkörpers im Wesentlichen ein Ausräumen von Ladungsträgern der Kompensationszonen 4 und der diesen angrenzenden n-dotierten Bereiche 6 des Halbleiterkörpers 1 erfolgt, sind die zusätzlichen Dotierzonen 15 mit einer im Vergleich zu den Kompensationszonen 4 höheren Anzahl von p-Ladungsträgern dotiert, so dass die zusätzlichen Dotierzonen 15 bei Anlegen einer Sperrspannung an die Elektroden des Halbleiterbauelements nicht vollständig ausgeräumt werden.
  • Die zusätzlichen Dotierzonen 15 sind weiterhin mit Hilfe der elektrischen Verbindungsleitung 16 mit der Source-Elektrode 10 elektrisch verbunden. In der elektrischen Verbindungsleitung 16 befindet sich eine in Serie geschaltete Seriendiode 17, welche verhindert, dass bei Anlegen einer in Rückwärtsrichtung gepolten Flussspannung p-Ladungsträger in die zusätzlichen Dotierzonen 15 injiziert werden. Die Seriendiode 17 ist beispielsweise unter Verwendung von Poly-Silizium aufgebaut und hat eine Durchbruchspannung von 10 V.
  • Durch die n+-dotierte Source-Zone 8, die p-dotierte Body-Zone 7 und die n-dotierte Drain-Zone des Halbleiterkörpers 1 wird ein parasitärer Bipolartransistor gebildet. Eine Aktivierung des parasitären Bipolartransistors wird durch ein Abfangen von p-Ladungsträgern durch die zusätzlichen Dotierzonen 15 verhindert, welche hierbei als JFET-Gate wirken.
  • 2 zeigt eine schematische Schnittdarstellung durch ein erfindungsgemäßes Halbleiterbauelement mit einer Grabenstruktur. In 2 sind ein Ausführungsbeispiel gemäß dem ersten Gegenstand der Erfindung und ein Ausführungsbeispiel gemäß dem zweiten Gegenstand der Erfindung in einer Schnittdarstellung gezeigt. In beiden Ausführungsbeispielen ist die Steuerelektrode als "Trench-Gate" ausgebildet. Das Halbleiterbauelement von 2 gleicht in seiner Abfolge von dotierten Bereichen dem Halbleiterbauelement von 2, so dass zur Vermeidung von unnötigen Wiederholungen lediglich die wesentlichen Unterschiede zwischen den in 1 und 2 gezeigten Halbleiterbauelementen beschrieben werden.
  • In dem in 2 gezeigten Halbleiterbauelement mit Grabenstruktur sind im Halbleiterkörper 1 Gräben 18 ausgebildet. In diesen Gräben 18 ist jeweils eine Kompensationszone 4, eine zusätzliche Dotierzone 15 und eine Gate-Elektrode 14 mit einem umgebenden Isoliermaterial 13 aus beispielsweise Siliziumdioxid aufgenommen. Ein derartiger Aufbau hat den fertigungstechnischen Vorteil, dass die Kompensationszonen 4 und zusätzlichen Dotierzonen 15 mittels lediglich einer einzigen Grabenätzung und anschließender Füllung mit den gewünschten Dortiermaterialien hergestellt werden können. Die zusätzlichen Dotierzonen 15 sind hierbei an dem der Source-Elektrode 10 zugewandten Ende der Kompensationszonen 4 mit diesen verschmolzen, bzw. bilden mit diesen einen zusammenhängenden Bereich aus.
  • An der ersten Hauptoberfläche 2 des Halbleiterkörpers 1 sind die Source-Zonen 8 ausgebildet, während angrenzend an die Source-Zonen 8 die Body-Zonen 7 ausgebildet sind. Die Gräben 18 reichen von der ersten Hauptoberfläche 2 des Halbleiterkörpers 1 durch die Source-Zonen 8 und die Body-Zonen 7 hindurch, bis in die n-dotierte Driftzone des Halbleiterkörpers 1. Die p-dotierten Kompensationszonen sind derart dotiert, dass bei Anlegen einer Sperrspannung an das Halbleiterbauelement im Wesentlichen ein Ausräumen der Ladungsträger in den Kompensationszonen 4 und den angrenzenden n-dotierten Bereichen 6 des Halbleiterkörpers 1 erfolgt, während die zusätzlichen Dotierzonen 15 demgegenüber stärker dotiert sind, so dass bei Anlegen einer Sperrspannung an das Halbleiterbauelement kein Ausräumen von Ladungsträgern der zusätzlichen Dotierzonen 15 erfolgt.
  • Der in 2 links dargestellte Graben 18i entspricht einem Ausführungsbeispiel gemäß dem ersten Gegenstand des erfindungsgemäßen Halbleiterbauelements. Die in dem in 2 links dargestellten Graben 18 enthaltene zusätzliche Dotierzone 15 ist Teil einer gitterförmigen Ausbildung von zusätzlichen Dotierzonen 15, welche über die elektrische Verbindung 16 und einer in Serie geschalteten Seriendiode 17 mit der Source-Elektrode 10 verbunden sind.
  • Die in 2 mittig und rechts dargestellten Gräben 18 entsprechend einem Ausführungsbeispiel gemäß dem zweiten Gegenstand der vorliegenden Erfindung. Bei dieser Ausführungsform verschmelzen die zusätzlichen Dotierzonen 15 im Wesentlichen flächendeckend miteinander. Dies führt dazu, dass die zusätzlichen Dotierzonen 15 als Diode wirken, welche die Funktion der Seriendiode 17 in der elektrischen Verbindungsleitung 16 übernehmen kann. Dementsprechend weist die Verbindungsleitung 16 der zusätzliche Dotierzonen 15 mit der Source-Elektrode 10 in der in 2 gezeigten Ausführungsform gemäß dem zweiten Gegenstand der vorliegenden Erfindung keine Seriendiode auf.
  • In den in den 1 und 2 gezeigten Ausführungsbeispielen können die angegebenen Leitfähigkeitstypen (n bzw. p) auch jeweils umgekehrt sein. Source- und Drain-Zonen können also p+-leitend sein, wenn die Driftzone p-leitend ist und die Body-Zone n-leitend ist. In diesem Fall sind die Kompensationszonen n-leitend und die zusätzlichen Dotierzonen sind n+-leitend.
  • 3 zeigt ein Ersatzschaltbild eines herkömmlichen MOS-Feldeffekttransistors mit Ladungskompensation. Zu sehen ist der MOS-Feldeffekttransistor mit Source-Elektrode (S), Drain-Elektrode (D) und Gate-Elektrode (G), wobei die Source-Elektrode (S) und die Gate-Elektrode (G) über einen Kurzschlusswiderstand (R) mit einem möglichst kleinen Widerstandswert kurzgeschlossen sind. Ferner ist der parasitäre Bipolartransistor (19) eingezeichnet, welcher sich aus der Abfolge der verschieden dotierten Bereiche ergibt. Die Kompensationszonen in der Driftzone des Halbleiterkörpers des MOS-Feldeffekttransistors bilden ein JFET-Gate (20), welches mit der Basis des parasitären Bipolartransistors (19) elektrisch leitend verbunden ist.
  • 4 zeigt ein Ersatzschaltbild eines MOS-Feldeffekttransistors mit Ladungskompensation gemäß der vorliegenden Erfindung. Zu sehen ist der MOS-Feldeffekttransistor (19) mit der Source-Elektrode (S), der Drain-Elektrode (D) und der Gate-Elektrode (G), wobei die Source-Elektrode (S) und die Gate-Elektrode (G), im Unterschied zu dem in 3 gezeigten Ersatzschaltbild bezüglich eines herkömmlichen MOS-Feldeffekttransistors, nicht kurzgeschlossen sind. Ferner ist der parasitäre Bipolartransistor (19) eingezeichnet, welcher mit einer floatenden Basis versehen ist. Die Kompensationszonen in der Driftzone des Halbleiterkörpers des MOS-Feldeffekttransistors bilden ein JFET-Gate (20), welches mit der Source-Elektrode (S) elektrisch verbunden ist. In der Verbindungsleitung zwischen JFET-Gate (20) und der Source-Elektrode (S) ist eine Seriendiode geschaltet. In einem Halbleiterbauelement gemäß dem ersten Gegenstand der vorliegenden Erfindung wird diese Diodenfunktion durch eine zusätzliche Seriendiode erfüllt, während in dem Halbleiterbauelement gemäß dem zweiten Gegenstand der vorliegenden Erfindung diese Diodenfunktion durch die einander im Wesentlichen flächendeckend überlappenden zusätzlichen Dotierzonen realisiert ist.
  • Die Erfindung ist nicht auf die gezeigten Ausführungsformen eingeschränkt. So kann das erfindungsgemäße Halbleiterbauelement grundsätzlich eine Vertikal- oder Lateralstruktur haben. Für die Anordnung der Kompensationszonen ist lediglich eine gestaffelte bzw. geschachtelte Anordnung von aufeinander folgenden Zonen gleichen und komplementären Leitungstyps wesentlich.

Claims (13)

  1. Mittels Feldeffekt steuerbares Halbleiterbauelement, welches umfasst: – einen Halbleiterkörper (1) mit einer ersten Anschlusszone eines ersten Leitungstyps (n), die eine erste Elektrode (10) umfasst, und einer zweiten Anschlusszone des ersten Leitungstyps (n), die eine zweite Elektrode (12) umfasst, – eine zwischen der ersten und der zweiten Anschlusszone ausgebildete Kanalzone (7) eines zweiten Leitungstyps (p), welche floatend ausgebildet ist, – eine benachbart zu der Kanalzone (7), elektrisch isoliert gegenüber dem Halbleiterkörper (1) angeordnete Steuerelektrode (14), – eine Mehrzahl von Kompensationszonen (4) des zweiten Leitungstyps (p), welche im Bereich zwischen der ersten Anschlusszone und der zweiten Anschlusszone mit einem Zwischenabstand (5) angeordnet sind, gekennzeichnet durch zusätzliche Dotierzonen (15) des zweiten Leitungstyps (p), welche jeweils in räumlicher Nähe zu einer Kompensationszone (4) des zweiten Leitungstyps (p) angeordnet sind, wobei eine elektrische Verbindungsleitung die zusätzlichen Dotierzonen (15) über eine zusätzliche, mit ihrer Durchlassrichtung zur ersten Anschlusszone gerichtete, in Serie geschaltete Diode (17) mit der ersten Anschlusszone verbindet.
  2. Halbleiterbauelement nach Anspruch 1, bei welchem die in Serie geschaltete Diode (17) eine Durchbruchspannung von maximal 20 V, insbesondere bevorzugt maximal 10 V, aufweist.
  3. Mittels Feldeffekt steuerbares Halbleiterbauelement, welches umfasst: – einen Halbleiterkörper (1) mit einer ersten Anschlusszone eines ersten Leitungstyps (n), die eine erste Elektrode (10) umfasst, und einer zweiten Anschlusszone des ersten Leitungstyps (n), die eine zweite Elektrode (12) umfasst, – eine zwischen der ersten und der zweiten Anschlusszone ausgebildete Kanalzone (7) eines zweiten Leitungstyps (p), welche floatend ausgebildet ist, – eine benachbart zu der Kanalzone (7), gegenüber dem Halbleiterkörper (1) elektrisch isoliert angeordnete Steuerelektrode (14), – eine Mehrzahl von Kompensationszonen (4) des zweiten Leitungstyps (p), welche im Bereich zwischen der ersten Anschlusszone und der zweiten Anschlusszone mit einem Zwischenabstand (5) angeordnet sind, gekennzeichnet durch zusätzliche Dotierzonen (15) des zweiten Leitungstyps (p), welche jeweils in räumlicher Nähe zu einer Kompensationszone (4) des zweiten Leitungstyps (p) angeordnet sind, wobei angrenzende zusätzliche Dotierzonen im Wesentlichen flächendeckend miteinander verschmelzen und über eine elektrische Verbindungsleitung mit der ersten Elektrode (10) verbunden sind.
  4. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die zusätzlichen Dotierzonen (15) auf der der ersten Elektrode (10) zugewandten Seite der Kompensationszone (4) angeordnet sind.
  5. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine zusätzliche Dotierzone (15) einen Abstand von einer Kompensationszone (4) hat, welcher höchstens dem Zwischenabstand (5) der Kompensationszonen (4) entspricht.
  6. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine zusätzliche Dotierzone (15) und eine Kompensationszone (4) einen zusammenhängenden Bereich formen.
  7. Halbleiterbauelement nach Anspruch 6, dadurch gekennzeichnet, dass eine zusätzliche Zone (15) innerhalb der der ersten Elektrode zugewandten Hälfte einer Kompensationszone (4) angeordnet ist.
  8. Halbleiterbauelement nach Anspruch 6, dadurch gekennzeichnet, dass eine zusätzliche Dotierzone (15) an dem der ersten Elektrode (10) zugewandten Ende einer Kompensationszone (4) angeordnet ist.
  9. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die zusätzlichen Dotierzonen (15) gitterförmig angeordnet sind.
  10. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Anzahl der zusätzlichen Dotierzonen (15) der Anzahl der Kompensationszonen (4) entspricht.
  11. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, bei welchem die zusätzlichen Dotierzonen (15) stärker dotiert sind als die Kompensationszonen (4).
  12. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, bei welchem der Halbleiterkörper (1) eine erste Hauptoberfläche (2) und eine der ersten Hauptoberfläche entgegengesetzte zweite Hauptoberfläche (3) aufweist, wobei die erste Anschlusszone an der ersten Hauptoberfläche und die zweite Anschlusszone an der zweiten Hauptoberfläche ausgebildet sind, und an der ersten Hauptoberfläche eine Mehrzahl von Gräben (18) vorgesehen sind, wobei jeder Graben (18) eine Steuerelektrode (14), eine gegenüber der Steuerelektrode elektrisch isolierte zusätzliche Dotierzone (15), sowie eine Kompensationszone (4) aufnimmt.
  13. Halbleiterbauelement nach Anspruch 12, gekennzeichnet durch eine säulenförmige Ausbildung der Kompensationszonen (4).
DE102004015921A 2004-03-31 2004-03-31 Rückwärts sperrendes Halbleiterbauelement mit Ladungskompensation Expired - Fee Related DE102004015921B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004015921A DE102004015921B4 (de) 2004-03-31 2004-03-31 Rückwärts sperrendes Halbleiterbauelement mit Ladungskompensation
US11/096,716 US7294885B2 (en) 2004-03-31 2005-03-31 Reverse blocking semiconductor component with charge compensation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004015921A DE102004015921B4 (de) 2004-03-31 2004-03-31 Rückwärts sperrendes Halbleiterbauelement mit Ladungskompensation

Publications (2)

Publication Number Publication Date
DE102004015921A1 DE102004015921A1 (de) 2005-10-27
DE102004015921B4 true DE102004015921B4 (de) 2006-06-14

Family

ID=35062152

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004015921A Expired - Fee Related DE102004015921B4 (de) 2004-03-31 2004-03-31 Rückwärts sperrendes Halbleiterbauelement mit Ladungskompensation

Country Status (2)

Country Link
US (1) US7294885B2 (de)
DE (1) DE102004015921B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070134853A1 (en) * 2005-12-09 2007-06-14 Lite-On Semiconductor Corp. Power semiconductor device having reduced on-resistance and method of manufacturing the same
JP2008108962A (ja) * 2006-10-26 2008-05-08 Toshiba Corp 半導体装置
US8581345B2 (en) * 2007-06-05 2013-11-12 Stmicroelectronics S.R.L. Charge-balance power device comprising columnar structures and having reduced resistance, and method and system of same
ITTO20070392A1 (it) * 2007-06-05 2008-12-06 St Microelectronics Srl Dispositivo di potenza a bilanciamento di carica comprendente strutture colonnari e avente resistenza ridotta
SE533026C2 (sv) * 2008-04-04 2010-06-08 Klas-Haakan Eklund Fälteffekttransistor med isolerad gate seriekopplad med en JFET
US8174063B2 (en) * 2009-07-30 2012-05-08 Ememory Technology Inc. Non-volatile semiconductor memory device with intrinsic charge trapping layer
US9024413B2 (en) 2013-01-17 2015-05-05 Infineon Technologies Ag Semiconductor device with IGBT cell and desaturation channel structure
DE102015017270B3 (de) 2015-10-22 2022-12-15 Infineon Technologies Ag Leistungshalbleitertransistor mit einer vollständig verarmten Kanalregion
DE102015117994B8 (de) * 2015-10-22 2018-08-23 Infineon Technologies Ag Leistungshalbleitertransistor mit einer vollständig verarmten Kanalregion
DE102016205331A1 (de) * 2016-03-31 2017-10-05 Robert Bosch Gmbh Vertikaler SiC-MOSFET
DE102020201997A1 (de) 2020-02-18 2021-08-19 Robert Bosch Gesellschaft mit beschränkter Haftung Vertikaler fin-feldeffekttransistor, fin-feldeffekttransistor-anordnung und verfahren zum bilden eines vertikalen fin-feldeffekttransistors

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
EP0606661B1 (de) * 1993-01-15 1997-03-12 F. Hoffmann-La Roche Ag Octahydrophenanthrenderivate
US6271562B1 (en) * 1998-02-27 2001-08-07 Infineon Technologies Ag Semiconductor component which can be controlled by a field effect
US20010041400A1 (en) * 2000-05-15 2001-11-15 International Rectifier Corp. Angle implant process for cellular deep trench sidewall doping
DE10060428A1 (de) * 2000-12-05 2002-06-13 Infineon Technologies Ag Mittels Feldeffekt steuerbares in beide Richtungen sperrendes Halbleiterbauelement und Verfahren zu dessen Herstellung
US6468847B1 (en) * 2000-11-27 2002-10-22 Power Integrations, Inc. Method of fabricating a high-voltage transistor
US20030181010A1 (en) * 2002-03-21 2003-09-25 Blanchard Richard A. Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step
DE10226664A1 (de) * 2002-06-14 2004-01-08 Infineon Technologies Ag Kompensations-Halbleiterbauelement

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4285899B2 (ja) * 2000-10-10 2009-06-24 三菱電機株式会社 溝を有する半導体装置
EP1267415A3 (de) * 2001-06-11 2009-04-15 Kabushiki Kaisha Toshiba Leistungshalbleiterbauelement mit RESURF-Schicht
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
JP3634830B2 (ja) * 2002-09-25 2005-03-30 株式会社東芝 電力用半導体素子
JP3721172B2 (ja) * 2003-04-16 2005-11-30 株式会社東芝 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0606661B1 (de) * 1993-01-15 1997-03-12 F. Hoffmann-La Roche Ag Octahydrophenanthrenderivate
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
US6271562B1 (en) * 1998-02-27 2001-08-07 Infineon Technologies Ag Semiconductor component which can be controlled by a field effect
US20010041400A1 (en) * 2000-05-15 2001-11-15 International Rectifier Corp. Angle implant process for cellular deep trench sidewall doping
US6468847B1 (en) * 2000-11-27 2002-10-22 Power Integrations, Inc. Method of fabricating a high-voltage transistor
DE10060428A1 (de) * 2000-12-05 2002-06-13 Infineon Technologies Ag Mittels Feldeffekt steuerbares in beide Richtungen sperrendes Halbleiterbauelement und Verfahren zu dessen Herstellung
US20030181010A1 (en) * 2002-03-21 2003-09-25 Blanchard Richard A. Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step
DE10226664A1 (de) * 2002-06-14 2004-01-08 Infineon Technologies Ag Kompensations-Halbleiterbauelement

Also Published As

Publication number Publication date
US20060175662A1 (en) 2006-08-10
DE102004015921A1 (de) 2005-10-27
US7294885B2 (en) 2007-11-13

Similar Documents

Publication Publication Date Title
DE102009005914B4 (de) Halbleitervorrichtung mit Halbleiterelement mit isoliertem Gate und bipolarer Transistor mit isoliertem Gate
DE102010000531B4 (de) Halbleiterbauelement, elektronische Komponente und Verfahren zur Herstellung eines Halbleiterbauelements
DE102008044408B4 (de) Halbleiterbauelementanordnung mit niedrigem Einschaltwiderstand
DE69418365T2 (de) Hochspannung-MIS-Feldeffekttransistor
EP1145324A2 (de) Mos-transistorstruktur mit einer trench-gate-elektrode und einem verringerten spezifischen einschaltwiderstand und verfahren zur herstellung einer mos-transistorstruktur
DE102006030631A1 (de) Halbleiterbauelementanordnung mit einem Leistungsbauelement und einem Logikbauelement
DE10127391B4 (de) Halbleiter-Vorrichtung
DE102004015921B4 (de) Rückwärts sperrendes Halbleiterbauelement mit Ladungskompensation
DE10309400B4 (de) Halbleiterbauelement mit erhöhter Spannungsfestigkeit und/oder verringertem Einschaltwiderstand
DE10225860A1 (de) Halbleiterbauteil
DE102006013203B3 (de) Integrierte Halbleiteranordnung mit Rückstromkomplex zur Verringerung eines Substratstroms und Verfahren zu deren Herstellung
DE102021108386A1 (de) Isolationsstruktur für igbt-vorrichtungen mit einer integrierten diode
DE19923466B4 (de) Junctionsisolierter Lateral-MOSFET für High-/Low-Side-Schalter
DE102004002723B4 (de) Halbleiterbauelement mit einem SOI-Aufbau
DE10312911B4 (de) Halbleiterbauelement mit platzsparendem Randabschluss
DE10243743B4 (de) Quasivertikales Halbleiterbauelement
DE102004047772A1 (de) Lateraler Halbleitertransistor
DE3709124C2 (de) NPN-äquivalente Struktur mit erhöhter Durchschlagspannung
DE102004006002B3 (de) Soi-Halbleiterbauelement mit erhöhter Spannungsfestigkeit
DE10123818B4 (de) Anordnung mit Schutzfunktion für ein Halbleiterbauelement
DE102006055742B4 (de) Halbleiterbauelementanordnung mit mehreren zu einer Driftzone benachbart angeordneten Steuerelektroden
DE102007044209A1 (de) Kompensationsbauelement mit versetzt angeordneten Kompensationszonen
DE10126309B4 (de) Rückwärtssperrendes Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE10343503B3 (de) SOI-Bauelement mit erhöhter Spannungsfestigkeit und verbesserter Wärmeableitung
DE10005772B4 (de) Trench-MOSFET

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee