Nothing Special   »   [go: up one dir, main page]

DE69418365T2 - Hochspannung-MIS-Feldeffekttransistor - Google Patents

Hochspannung-MIS-Feldeffekttransistor

Info

Publication number
DE69418365T2
DE69418365T2 DE69418365T DE69418365T DE69418365T2 DE 69418365 T2 DE69418365 T2 DE 69418365T2 DE 69418365 T DE69418365 T DE 69418365T DE 69418365 T DE69418365 T DE 69418365T DE 69418365 T2 DE69418365 T2 DE 69418365T2
Authority
DE
Germany
Prior art keywords
region
layer
drain
conductivity type
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69418365T
Other languages
English (en)
Other versions
DE69418365D1 (de
Inventor
Naoto Fujishima
Akio Kitamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Application granted granted Critical
Publication of DE69418365D1 publication Critical patent/DE69418365D1/de
Publication of DE69418365T2 publication Critical patent/DE69418365T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Konfiguration eines MIS(Metallisolatorhalbleiters)- Feldeffekttransistors (MISFET) und insbesondere eines Hochspannungs-MISFET für hohe Spannung. Dabei betrifft die vorliegende Erfindung insbesondere eine Technik zur Integrierung dieses Hochspannungs-MISFET zusammen mit einem Steuerschaltkreisbereich bei einem hohen Integrationsgrad.
  • Es ist bekannt, daß eine ebene Zelistruktur nach Fig. 17 zur Integration eines Hochspannungs-MISFET verwendet wird. Der Hochspannungs-MISFET nach Fig. 17 ist ein n-Kanal-MOSFET, bei dem Drain-Bereiche 702, die Ausgabeanschlußbereiche bilden, gegenüberliegend parallel auf einer n-Typ-Halbleiterschicht angeordnet sind. Diese Drain-Bereiche 702 sind durch einen Eingabeanschlußbereich 701 umgeben, der von einer Source-Schicht, Gate-Elektroden oder dergleichen gebildet ist. Ein Drainanschlußöffnungsbereich 703 ist an beiden Enden des Drain-Bereichs 702 gebildet und ein Draht ist leitend mit dem Drainanschlußöffnungsbereich 703 zur Steuerung des MOSFET verbunden. Bei einem MOSFET der obenbeschriebenen Konfiguration ist es allerdings notwendig, daß ein Abstand zwischen benachbarten Drain-Bereichen 702 nicht geringer als die Breite des Drainanschlußöffnungsbereichs 703 ist. Dadurch ergeben sich Einschränkungen für eine hohe Integration und einen geringen Einschaltwiderstand der Vorrichtung. Es gibt eine Vorrichtung mit einem höheren Integrationsgrad und geringerem Einschaltwiderstand, bei der der Eingabeanschlußbereich 701 und der Ausgabeanschlußbereich (Drain-Bereich) 702 in ineinandergreifender Form gebildet sind, siehe beispielsweise Fig. 18. Bei diesem Hochspannungs-MOSFET erstrecken sich drei Drain- Bereiche 702a bis 702c als Abzweigungen von dem Drain-Bereich 702, wo der Drainanschlußöffnungsbereich 703 gebildet ist. Entsprechend sind Eingabeanschlußbereiche 701a und 701b zwischen benachbarten dieser Drain-Bereiche 702a bis 702c gebildet. Bei einem Hochspannungs-MOSFET dieses Aufbaus ist es nicht notwendig, Drainpads in den entsprechenden kammzinkenförmigen Drain-Bereichen 702a bis 702c zu bilden wodurch es möglich ist, die Drain-Bereiche 702a bis 702c mit geringem Abstand anzuordnen. Da eine Vergrößerung der Kanalbreite erreichbar ist, ist es möglich, eine hohe Integration (eine hohe Stromkapazität) und einen niedrigen Einschaltwiderstand der Vorrichtung zu erhalten.
  • Bezüglich einer solchen Technik der Integration einer Hochspannungs-Vorrichtung wird im folgenden auf die Fig. 19(a) und 19(b) Bezug genommen. Fig. 19(a) ist eine Draufsicht auf einen hochintegrierten MOSFET bei dem Eingabeanschlußbereich und Ausgabeanschlußbereich in ineinandergreifender Form in gleicher Weise wie bei dem Hochspannungs-MOSFET nach Fig. 18 gebildet sind. Fig. 19(b) ist ein Schnitt durch diesen MOSFET. Der hochintegrierte Hochspannungs-MOSFET ist vom Horizontaltyp hergestellt unter Verwendung eines Doppeldiffusionsverfahrens und wird als Horizontaltyp- DMOS bezeichnet. Gemäß dem Schnitt nach Fig. 19(b) wird zunächst eine Beschreibung dieses Horizontaltyp-DMOS gegeben. In einer n-Typ-Grabenschicht 902, die durch Diffusion auf einer Oberflächenseite eines p-Typ-Halbleitersubstrats 901 gebildet ist, wird an einem Ende ein MOS-Bereich 925 gebildet. Ein Drain-Bereich 926 wird am anderen Ende gebildet. In dem MOS-Bereich 925 werden p-Typ-Basisschichten 903, 903 die kanalbildende Schichten sind, an beiden Enden einer Gate-Elektrode 909 gebildet. Eine n&spplus;-Typ-Source-Schicht 906 und eine p&spplus;-Typ-Basiskontaktschicht 905 werden entsprechend in jeder dieser Basisschichten 903 gebildet. Die Gate-Elektrode 909 wird in einer solchen Weise gebildet, daß sie sich zwischen dem Paar von Source-Schichten 906 mittels eines Gate-Oxidfilms 907 sowie über die Basisschichten 903 und die Grabenschicht 902 erstreckt. Eine Source-Elektrode 910 ist mit der Source-Schicht 906 und der Basiskontaktschicht 905 in Anlage bzw. Kontakt und diese Source-Elektrode 910 weist einen Feldplattenbereich 910a auf, der sich über eine Isolationsschicht 915 in Richtung einer Drain-Schicht 908 erstreckt, die später beschrieben wird. Folglich weist der MOS-Bereich 925 eine Struktur auf, bei der Source-Schicht 906 und Basisschicht 903 doppeldiffundiert sind. Zusätzlich erleichtert der Feldplattenbereich 910a die Konzentration eines elektrischen Feldes an einem Ende der Source-Schicht 906, wodurch sich eine hohe Spannungswiderstandsfähigkeit ergibt.
  • In dem Drain-Bereich 926, der auf der anderen Seite des Grabenbereichs 902 gebildet ist, wird auf der Oberfläche der Grabenschicht 902 die n&spplus;-Typ-Drain-Schicht 908 gebildet und eine Drain-Elektrode 911 ist in Kontakt mit dieser Drain-Schicht 908. Auf seiten des MOS-Bereichs 925 weist diese Drain-Elektrode 911 einen Feldplattenbereich 911a auf, der sich über den Isolierfilm 915 in ähnlicher Weise wie die Source-Elektrode 910 erstreckt. Demgemäß wird die Konzentration des elektrischen Feldes an dem der Source- Schicht 906 zuweisenden Ende der Drain-Schicht 908 gemildert und eine Hochspannungswiderstandsstruktur ergibt sich.
  • Weiterhin ist bei dem Horizontaltyp-DMOS eine p-Typ-Versetzungsschicht 904 auf der Oberfläche der Grabenschicht 902 in einer solchen Weise gebildet, daß sie sich zwischen der Basisschicht 903 und der Drain-Schicht 908 erstreckt, wobei der dicke Isolationsfilm 915 auf dieser Versetzungsschicht 904 gebildet ist.
  • Bei einem solchen Horizontaltyp-DMOS wird bei einem an der Gate-Elektrode 909 angelegten positiven Potential die Oberfläche der Basisschicht 903 direkt unterhalb der Gate- Elektrode 909 eine invertierte Schicht vom n-Typ, so daß Elektronen als Ladungsträger von der Source-Schicht 906 zur Grabenschicht 902 über diese invertierte Schicht fließen. Diese Elektronen fließen nach unten auf der Unterseite der Gate-Elektrode 909 und dann in horizontaler Richtung entlang der Grabenschicht 902 und erreichen die Drain-Schicht 908, wo sie absorbiert werden.
  • Nach Fig. 19(1) ist die ebene Struktur des Horizontaltyp-DMOS des obenbeschriebenen Aufbaus so angeordnet, daß ein MOSFET-Bereich (der mit T in der Zeichnung bezeichnete Bereich), der den MOS-Bereich 925, die Source-Schicht 906 und den Drain-Bereich 926 enthält, parallel gegenüberliegend dem Bereich der Grabenschicht 902 gebildet auf dem Halbleitersubstrat 901 in Form eines Kammzinkens gebildet ist. Durch Wiederholen dieser Kammzinkenbereiche kann der Einschaltwiderstand der Vorrichtung reduziert werden und der MOSFET-Bereich mit erstrebtem Einschaltwiderstand kann auf dem gleichen Chip integriert werden. Die erreichte Struktur ist so, daß die Konzentration eines elektrischen Feldes, die durch die Verdrahtung um einen Hochspannungsdraht verursacht wird, durch angepaßte Antennenverdrahtung abgemildert wird, indem ein Pad auf jedem Drainpad-Öffnungsbereich 914 bereitgestellt wird und eine Drahtverbindung bezüglich dieser durchgeführt wird.
  • In den letzten Jahren wurde eine aktive Entwicklung der Leistungs-IC's vorangetrieben, bei denen ein Leistungs-MOSFET mehreren hundert Volt oder mehr widerstehen kann und eine Hochstromausgabe von mehreren Ampere aufweist, wobei ein Kontrollschaltungsbereich, der mit einer niedrigen Spannung von ungefähr 5 V arbeitet, gleichzeitig mit auf einem einzigen Chip integriert ist. Als IC's zum Schalten von Leistungsquellen sind bereits einige realisiert worden. Um allerdings solche Leistungs-IC's bei niedrigen Kosten zu realisieren, ist eine Reduktion der Chipgröße wichtig. Demgemäß ist es eine wichtige Aufgabe, den Leistungs-MOSFET-Bereich zu minimieren, der eine große Fläche in dem Leistungs-IC einnimmt.
  • In dem bekannten Horizontaltyp-DMOS, wie er oben unter Bezugnahme auf die Fig. 19(a) und 19(b) beschrieben wurde, ist es zur Vergrößerung des Integrationsgrades der Vorrichtung und zur Verminderung des Einschaltwiderstandes pro Einheitsfläche notwendig, die Breite V der Drain-Schicht 908 und die Breite U der Basisschicht 903 um die Gate-Elektrode 909 zu reduzieren. Aufgrund der Abnahme des Krümmungsradius aufgrund der Reduktion der Breite V der Drain-Schicht 908 und der Breite U der Basisschicht 903 wird das elektrische Feld stark in einem Drain-Eckbereich 912 konzentriert, welcher eine vorspringende Form in Draufsicht aufweist, und an einer Spitze (abschließendes Ende) der Drain-Schicht 908 lokalisiert ist, welche sich in Richtung des Bereichs des MOS-Abschnitts 925 erstreckt sowie in einem Basiseckbereich 913, der eine vorspringende Form in Draufsicht aufweist, und lokalisiert an einer Spitze (abschließendes Ende) der Basisschicht 903, die entsprechend zu einem ausgenommenen Bereich des Drain-Abschnitts 926 in Draufsicht vorsteht. Folglich ergibt sich, daß die Durchbruchspannung fällt und sich die Durchbruchspannungscharakteristik der Vorrichtung verschlechtert. Der Abfall in der Durchbruchspannung wurde durch Tests festgestellt, wobei in einem Fall bei einem Krümmungsradius im Drain-Eckbereich 912 und dem Basiseckbereich 913 von ausreichender Größe sich eine Durchbruchspannung von 600 bis 800 V ergab, während bei einer Verminderung des Krümmungsradius auf 5 bis 30 um die Durchbruchspannung im wesentlichen auf 100 bis 300 V fällt. Zusätzlich tritt bei dem Hochspannungs-MOSFET nach Fig. 18 auch eine Konzentration des elektrischen Feldes an Enden (vorstehende Drain-Eckbereiche in Draufsicht) 812 der Eingabeanschlußbereiche 701a und 701b sowie an Enden (vorstehende Drain-Eckbereiche in Draufsicht) 809 der Ausgabeanschlußbereiche 702a bis 702c auf. Es ist weiterhin notwendig, die Konzentration des elektrischen Feldes an äußeren Umfangsenden 814 des Drainpad 703 in Betracht zu ziehen, an dem ein starkes elektrisches Feld anliegt, wobei es möglich ist, daß die Durchbruchspannung größenmäßig durch diese Bereiche bestimmt ist.
  • In der DE 38 16 002 A1 ist eine ineinandergreifende Struktur von Source- und Drain- Elektroden offenbart. In einem Längsschnitt durch diese Source- und Drain-Finger sind eine epitaktische Schicht und ein Bereich zur Verminderung des Oberflächenfeldes zwischen den Source- und Drain-Fingern dargestellt, welcher Aufbau vergleichbar mit dem Bereich bezüglich der Fig. 19(a) und (b) beschriebenen Stand der Technik ist.
  • In der JP-A-56 038 867 wird ein Feldeffekttransistor mit isoliertem Gate beschrieben. Dieser Transistor weist ein auf einem Halbleitersubstrat gebildeten Drain-Bereich sowie einen Bereich mit geringer Verunreinigungskonzentration, eine Gate-Elektrode, eine Source-Elektrode, eine Drain-Elektrode und Isolierfilme auf Allerdings ist keine Halbleiterschicht auf einer Oberflächenseite des Halbleitersubstrats angeordnet und es gibt nur einen Bereich niedriger Verunreinigungskonzentration ohne ungebildete Bereiche zwischen diesem Bereich und dem Drain-Bereich.
  • Ausgehend von der DE 38 16 002 A1 liegt der vorliegenden Erfindung die Aufgabe zugrunde, einen Hochspannungs-MISFET bereitzustellen, der bei einem hohen Integrationsgrad eine Reduktion des Einschaltwiderstands ermöglicht und gleichzeitig eine ausreichende Durchbruchspannung sicherstellt.
  • Einrichtungen gemäß vorliegender Erfindung zum Überwinden der obenbeschriebenen Nachteile sind so angeordnet, daß ein Bereich niedriger Konzentration und hohen Widerstands in Nachbarschaft der Peripherie eines Basiseckbereichs oder eines Drain- Eckbereichs vorgesehen ist, in welchem sich das elektrische Feld als Ergebnis der Bil dung eines Elements mit feinerer Struktur konzentriert und welches möglicherweise die Durchbruchspannung des Elements bestimmt, wodurch die Konzentration des elektrischen Feldes im Basiseckbereich oder Drain-Eckbereich vermindert wird und ein hoher Integrationsgrad ohne Verschlechterung der Durchbruchspannung des Elements ermöglicht wird.
  • Im Detail wird die obengenannte Aufgabe durch die Merkmale der Ansprüche 1 und 8 gelöst.
  • Vorteilhafte Ausführungsbeispiele der Erfindung ergeben sich durch die Unteransprüche.
  • Es ist selbstverständlich, daß gemäß vorliegender Erfindung die beschriebene Hochspannungswiderstandsstruktur für alle Basiseckbereiche und Drain-Eckbereiche vorgesehen werden kann. In einem solchen Fall wird als Entwurf für ein Element vorzugsweise eine planare Konstruktion vorgesehen, bei der der Drain-Bereich entlang seiner Peripherie durch die Gate-Elektrode und Source-Elektrode umgeben ist. Weiterhin ist es möglich, eine ebene Vielelementkonstruktion vorzusehen, bei der auf einem einzelnen Chip eine Vielzahl von Elementanordnungen vorgesehen sind, von denen jede den obenbeschriebenen Entwurf des Elements aufweisen.
  • Bei der obenbeschriebenen Hochspannungswiderstandsstruktur des Basiseckbereichs wird, falls die Nachbarschaft der Peripherie des Basiseckbereichs als Niedrigkonzentrationsbereich des ersten Leitfähigkeitstyps gebildet ist, da dieser Niedrigkonzentrationsbereich in der Halbleiterschicht des zweiten Leitfähigkeitstyps gebildet ist, wenn das dem MIS-Bereich angelegte Potential einen vorbestimmten Wert erreicht, der Niedrigkonzentrationsbereich durch eine Verarmungsschicht verarmt, die sich von der Halbleiterschicht in Richtung Niedrigkonzentrationsbereich erstreckt. Folglich wird ein Strompfad von dem MIS-Bereich zum Drain-Bereich unterbrochen. Da die Verunreinigungskonzentration in diesem Niedrigkonzentrationsbereich auf ein niedriges Niveau eingestellt ist, kann dieser Niedrigkonzentrationsbereich bei einer angelegten Spannung verarmt werden, die ausreichend geringer als eine kritische Spannung ist, bei der der Basiseckbe reich durchbricht. Deshalb, selbst wenn das an dem MIS-Bereich angelegte Potential anwächst, wächst die an dem Basiseckbereich angelegte Feldstärke nicht weiter als diese Spannung (Verarmungsspannung). Da die Feldstärke an dem Basiseckbereich bisher die Durchbruchspannung des Elements verschlechtert hat, verbessert werden kann, wird die Durchbruchspannung des Elements nicht länger verschlechtert, selbst wenn ein Versuch unternommen wird, den Integrationsgrad durch Verminderung des Krümmungsradius des Basiseckbereichs zu erhöhen. Folglich ist es möglich, eine hohe Integration und einen niedrigen Einschaltwiderstand zu erreichen, während eine angestrebte Durchbruchspannung aufrechterhalten wird.
  • In einem Fall, in dem die Versetzungsschicht auf der Oberflächenseite des Halbleitersubstrats gebildet ist, ist es möglich, das Auftreten von heißen Elektroden in dem Strompfad vom MIS-Bereich zum Drain-Bereich zu unterdrücken, wie beispielsweise an einem Ende der Drain-Schicht, an der ein starkes elektrisches Feld wirkt, so daß die Zuverlässigkeit verbessert werden kann. Es sei angemerkt, daß es effektiv ist, wenn der Niedrigkonzentrationsbereich in Nachbarschaft zur Peripherie des Basiseckbereichs ein Teilbereich des Halbleitersubstrats ist, das selektiv unverändert als ein Bereich belassen wurde, in dem die Halbleiterschicht des zweiten Leitfähigkeitstyps nicht gebildet ist. Weiterhin kann in einem Fall, in dem eine epitaktische Schicht des zweiten Leitfähigkeitstyps auf dem Halbleitersubstrat mittels epitaktischen Wachstums aufgetragen wird, der Niedrigkonzentrationsbereich durch eine Diffusionsschicht gesichert werden, die von einer Oberflächenseite der epitaktischen Schicht in das Halbleitersubstrat eindiffundiert wurde, wobei diese Schicht im gleichen Schritt wie eine Elementtrennschicht zum Trennen des Elements gebildet werden kann.
  • Als nächstes, als Hochspannungswiderstandsstruktur des Drain-Eckbereichs, falls die Nachbarschaft einer Peripherie des Drain-Eckbereichs als der Niedrigkonzentrationsbereich des zweiten Leitfähigkeitstyps ausgebildet ist, da die Versetzungsschicht des ersten Leitfähigkeitstyps um diesen Niedrigkonzentrationsbereich gebildet ist, wird, wenn die an dem Drain-Bereich angelegte Spannung einen vorbestimmten Wert erreicht, der Niedrigkonzentrationsbereich durch eine Verarmungsschicht verarmt, die sich von der Versetzungsschicht in Richtung Niedrigkonzentrationsbereich erstreckt. Demgemäß wird es in gleicher Weise, wie bei der obenbeschriebenen Struktur zur elektrischen Feldverminderung des Basiseckbereichs, durch Umgeben des Drain-Eckbereichs durch die Verarmungsschicht möglich, ein Anwachsen der Feldstärke bezüglich der Drain-Eckbereiche zu unterdrücken. Folglich kann der Integrationsgrad ohne Verschlechterung der Durchbruchspannung erhöht werden. Aus diesem Grund, da eine Reduktion des Einschaltwiderstandes aufgrund der höheren Integration erreicht wird, kann die Stromkapazität erhöht werden und eine kompakte, integrierte Hochleistungsschaltung und ein Leistungs-IC erreicht werden.
  • In einem Fall, bei dem der Drain-Bereich entlang seiner Peripherie von der Gate- Elektrode und der Source-Elektrode umgeben ist, und der Niedrigkonzentrationshalbleiterbereich des ersten Leitfähigkeitstyps und der Niedrigkonzentrationshalbleiterbereich des zweiten Leitfähigkeitstyps sowohl für die Basiseckbereiche als auch Drain-Eckbereiche gebildet sind, die Konzentration des elektrischen Feldes in einem Seitenende eines Ausgabeanschlußbereichs vermindert werden, wo die Durchbruchspannung möglicherweise in dem bekannten Hochspannungselement bestimmt ist. Folglich wird es unnötig, eine Maßnahme zur Verminderung der Konzentration des elektrischen Feldes zu ergreifen und der Elementaufbau wird einfach gemacht.
  • Im folgenden werden unter Bezugnahme auf die in der Zeichnung dargestellten Figuren vorteilhafte Ausführungsbeispiele der Erfindung näher beschrieben.
  • Es zeigen:
  • Fig. 1 (a) eine Draufsicht zur Darstellung eines Aufbaus eines Hochspannungs- MOSFET gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung;
  • Fig. 1 (b) einen Schnitt entlang der Linie X-X' aus Fig. 1 (a);
  • Fig. 2 ein Diagramm zur Erläuterung einer Durchbruchspannung eines Elements einer Halbleitervorrichtung mit einer PNP-Dreischichtstruktur;
  • Fig. 3 einen Querschnitt zur Darstellung einer Konfiguration eines Hochspannungs-MOSFET gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung;
  • Fig. 4(a) eine Draufsicht auf eine Konfiguration eines Hochspannungs-MOSFET gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung;
  • Fig. 4(b) einen Schnitt entlang der Linie X-X' aus Fig. 4(a);
  • Fig. 5 einen Schnitt durch Darstellung einer Konfiguration eines Hochspannungs- MOSFET gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung;
  • Fig. 6(a) eine Draufsicht zur Darstellung einer Konfiguration eines Hochspannungs- MOSFET gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung;
  • Fig. 6(b) einen Schnitt entlang der Linie X-X aus Fig. 6(a);
  • Fig. 7(a) eine Draufsicht zur Darstellung einer Konfiguration eines Hochspannungs- MOSFET gemäß einem sechsten Ausführungsbeispiel der vorliegenden Erfindung;
  • Fig. 7(b) einen Schnitt entlang der Linie X-X' aus Fig. 7(a);
  • Fig. 8 eine Draufsicht zur Darstellung einer Konfiguration eines Hochspannungs- MOSFET gemäß einem siebten Ausführungsbeispiel der vorliegenden Erfindung;
  • Fig. 9 eine Draufsicht zur Darstellung einer Konfiguration eines Hochspannungs- MOSFET gemäß einem achten Ausführungsbeispiel der vorliegenden Erfindung;
  • Fig. 10(a) eine Draufsicht zur Darstellung einer Konfiguration eines Hochspannungs- MOSFET;
  • Fig. 10(b) einen Schnitt entlang der Linie X-X' aus Fig. 10(a);
  • Fig. 11 einen Graphen zur Darstellung der Abhängigkeit der Durchbruchspannung einer Vorrichtung vom Krümmungsradius;
  • Fig. 12 eine Draufsicht zur Darstellung einer Konfiguration eines Hochspannungs- MOSFET;
  • Fig. 13 eine Draufsicht zur Darstellung einer Konfiguration eines Hochspannungs- MOSFET bei einer Modifikation der Konfiguration nach Fig. 12;
  • Fig. 14 eine Draufsicht zur Darstellung einer Konfiguration eines Hochspannungs- MOSFET;
  • Fig. 15 eine Draufsicht zur Darstellung einer Konfiguration eines Hochspannungs- MOSFET als Modifikation der Konfiguration nach Fig. 14;
  • Fig. 16 eine Draufsicht zur Darstellung einer Konfiguration eines Hochspannungs- MOSFET;
  • Fig. 17 eine Draufsicht zur Darstellung einer Konfiguration eines bekannten Hochspannungs-MOSFET;
  • Fig. 18 eine Draufsicht zur Darstellung einer Konfiguration eines bekannten Hochspannungs-MOSFET;
  • Fig. 19(a) eine Draufsicht zur Darstellung einer Konfiguration eines bekannten Horizontaltyp-DMOS; und
  • Fig. 19(b) einen Schnitt entlang der Linie X-X' aus Fig. 19(a).
  • Fig. 1 (a) zeigt eine Draufsicht zur Darstellung einer Konfiguration eines Hochspannungs-MOSFET gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung und Fig. 1 (b) einen Schnitt entlang der Linie X-X' aus Fig. 1 (a). Es sei angemerkt, daß der Hochspannungs-MOSFET dieses Ausführungsbeispiels eine insgesamt planare Struktur im wesentlichen identisch zu der des bekannten Horizontaltyp-DMOS nach Fig. 19(a) aufweist und Fig. 1 (a) eine Draufsicht auf einen Bereich der Basisschicht ist, die eine vorstehende Form in Draufsicht aufweist und entsprechend zum Basiseckbereich 913 nach Fig. 19(a) in vergrößerter Form dargestellt ist.
  • Zuerst wird der Hochspannungs-MOSFET gemäß diesem Ausführungsbeispiel unter Bezugnahme auf den Schnitt nach Fig. 1 (b) beschrieben. Eine n-Typ-Grabenschicht 100 ist auf einem p-Typ-Halbleitersubstrat 101 durch Diffusion von der Oberflächenseite gebildet. Diese Grabenschicht 100 weist einen ersten Bereichsabschnitt 103 und einen zweiten Bereichsabschnitt 102 auf, die einander in einer solchen Weise gegenüberliegen, daß sie einen Nichtbildungsbereich 101a einschließen, der durch selektives Unverändertlassen eines Teilbereichs des Halbleitersubstrats 101 erhalten wird. Ein MOS- Abschnitt 125 ist in dem ersten Bereichsabschnitt 103 der Grabenschicht 100 gebildet, während ein Drain-Abschnitt 126 in dem zweiten Bereichsabschnitt 102 gebildet ist. Auf seiten des MOS-Abschnitts 125 ist eine p-Typ-Basisschicht 105 vorgesehen, die in einer solchen Weise gebildet ist, daß sie sich von dem ersten Bereichsabschnitt 103 zum Nichtformationsbereichsabschnitt 101a erstreckt. Weiterhin sind dort eine n&spplus;-Typ- Source-Schicht 107 und eine p&spplus;-Typ-Basiskontaktschicht 108 angeordnet, die in dieser Basisschicht 105 gebildet sind. Eine Gate-Elektrode 111 ist so gebildet, daß sie sich von einem Ende der Source-Schicht 107 zu den Oberflächen der Basisschicht 105 und der Grabenschicht 103 über einen Gate-Oxidfilm 110 erstreckt. Eine Source-Elektrode 112 ist mit der Source-Schicht 107 und der Basiskontaktschicht 108 verbunden. Diese Sour ce-Elektrode 112 weist einen Feldplattenabschnitt 112a auf, der sich über einen Isolationsdickfilm 115 in Richtung einer Drain-Schicht 109 erstreckt, die später beschrieben wird. Demgemäß hat der MOS-Bereich 125 einen Aufbau, bei dem die Source-Schicht 107 und die Basisschicht 105 doppeldiffundiert sind. Weiterhin wird eine Hochspannungswiderstandsstruktur gebildet, bei der der Feldplattenbereich 112a die Konzentration eines elektrischen Feldes an einem Ende der Source-Schicht 107 vermindert.
  • In dem Drain-Bereich 126, der auf seiten des zweiten Bereichsabschnitts 102 der Grabenschicht 100 gebildet ist, ist eine n&spplus;-Typ-Drain-Schicht 109 auf der Oberfläche des zweiten Bereichsabschnitts 102 gebildet, und eine Drain-Elektrode 113 ist mit dieser Drain-Schicht 109 verbunden. Auf seiten des MOS-Bereichs 125 dieser Drain-Elektrode 113 weist diese einen Feldplattenbereich 113a auf, der sich über den Isolierfilm 115 in ähnlicher Weise wie die Source-Elektrode 112 erstreckt. Demgemäß wird die Konzentration des elektrischen Feldes auf seiten des MOS-Bereichs 125 der Drain-Schicht 109 vermindert und dadurch eine Hochspannungswiderstandsstruktur gebildet.
  • In dem Hochspannungs-MOSFET gemäß diesem Ausführungsbeispiel ist weiterhin eine p-Typ-Versetzungsschicht 106 auf den Oberflächen der Basisschicht 105, des Halbleitersubstrats 101 und des zweiten Bereichsabschnitts 102 in einer solchen Weise gebildet, daß sie sich zwischen der Basiskontaktschicht 108 in der Basisschicht 105 und der Drain-Schicht 109 erstreckt.
  • Es sei angemerkt, daß bei dem Hochspannungs-MOSFET mit dem obenbeschriebenen Aufbau ein Bereich unterhalb der Versetzungsschicht 106 als Nichtbildungsfläche 101a vorgesehen ist, wo der N-Graben nicht gebildet ist. Weiterhin ist ein Teilbereich des Halbleitersubstrats 101 unverändert, wodurch ein Nichtbildungsbereich (Niedrigkonzentrationsbereich) 101a um den Basiseckbereich gebildet ist, in dem die Basisschicht 105 eine vorspringende Form in Draufsicht auf diesen Hochspannungs-MOSFET aufweist.
  • Bevor die Spannungswiderstandsstruktur dieses Hochspannungs-MOSFET gemäß dieses Ausführungsbeispiels beschrieben wird, soll eine PNP-Dreischichtstruktur, die als Basis des Durchbruchspannungsaufbaus dieser Vorrichtung dient, unter Bezugnahme auf Fig. 2 beschrieben werden. Nach dieser Figur verwendet ein Modell der Spannungswiderstandsstruktur eine PNP-Dreischichtstruktur, bei der ein p-Typ P&sub1;-Bereich 702, ein n-Typ N&sub1;-Bereich 701 und ein p-Typ P&sub3;-Bereich 704 in dieser Reihenfolge übereinander angeordnet sind. Weiter ist ein p-Typ P&sub2;-Bereich 703 vorgesehen, mit dem eine Anode A verbunden ist, und ein n&spplus;-Typ Kathodenbereich 705, mit dem eine Kathode K verbunden ist. Bei dieser Spannungswiderstandsstruktur wird in dem Fall, in dem eine Verunreinigungskonzentration NAl (Akzeptor) in dem P&sub1;-Bereich 702 ausreichend größer als eine Verunreinigungskonzentration NA3 in dem P&sub3;-Bereich 704 ist, eine Verarmungsspannung V&sub0;, bei der der N&sub1;-Bereich 701 entsprechend zu dem N-Graben verarmt ist, durch folgende Gleichung (1) ausgedrückt:
  • V&sub0; = (q/2ε)tN1² · ND1(1 + ND1/NA1) (1)
  • wobei NA1 > > NA3 ist.
  • Es steht q für die Elementarladung, ε für die Dielektrizitätskonstante des Halbleiters, tN1 für die Dicke des N&sub1;-Bereichs und ND&sub1; für die Verunreinigungskonzentration (Donator) in dem N&sub1;-Bereich.
  • Ist andererseits die Verunreinigungskonzentration NA3 in dem P&sub3;-Bereich 704 ausreichend größer als die Verunreinigungskonzentration NA1 in dem P&sub1;-Bereich 702, wird die Verarmungsspannung V&sub0; in dem N&sub1;-Bereich 701 durch folgende Gleichung (2) ausgedrückt:
  • VD = (q/2ε)tN1² · NDi(1 + ND1/NA3) (2)
  • wobei NA1 < < NA3 ist.
  • Wird nun die Durchbruchspannung des Hochspannungs-MOSFET gemäß diesem Ausführungsbeispiel anhand der Gleichungen (1) und (2) betrachtet, wird, da die Verunreinigungskonzentration in der Basisschicht 105 entsprechend zu dem P&sub3;-Bereich ausreichend größer als die Verunreinigungskonzentration in dem Halbleitersubstrat 101 (Nichtbildungsbereich 101a) entsprechend zu dem P&sub1;-Bereich ist, Gleichung (2) für die Spannung V&sub0; verwendet, bei der der erste Bereichsabschnitt 103 der Grabenschicht 100 verarmt ist. Die Dicke des ersten Bereichsabschnitts 103 entsprechend zu tN1 ist ungefähr 4 um. Im Hinblick auf die Verunreinigungskonzentration (Donator) gilt, da der erste Bereichsabschnitt 103 durch Ioneninjektion gebildet ist, daß die Verunreinigungskonzentration in Nachbarschaft eines Verbindungsabschnitts niedrig ist. Folglich ergibt sich aus Gleichung (2), daß die Verarmungsspannung V&sub0; des ersten Bereichsabschnitts 103 beträgt 50 V oder weniger ist.
  • Weiterhin ergibt sich nach Fig. 1 (a), wenn der Hochspannungs-MOSFET in einer Ebene betrachtet wird (tiefer als die Versetzungsschicht 106 und flacher als der erste Bereichsabschnitt 103), daß Bereiche der Grabenschicht 100 einander gegenüberliegend mit dem Nichtbildungsbereich 101a (ein Bereich des Halbleitersubstrats 101) in der Mitte zwischen diesen angeordnet sind, so daß die PNP-Dreischichtstruktur, wie sie unter Bezugnahme auf Fig. 2 beschrieben wurde, als NPN-Dreischichtstruktur in ebener Richtung verwendet werden kann. Hier ist die Dicke des Halbleitersubstrats 101 entsprechend zu tN&sub1; 20 bis 50 um und das Halbleitersubstrat 101 ist ungefähr bei einer Spannung V&sub0; = 50 V verarmt.
  • Bei dem Hochspannungs-MOSFET mit der obenbeschriebenen Konfiguration wird, falls die an den MOS-Bereich 125 angelegte Spannung ungefähr 50 V wird, der erste Bereichsabschnitt 103 um die Basisschicht 105 verarmt aufgrund einer Verarmungsschicht, die sich in Richtung des ersten Bereichsabschnitts 103 von einem PN-Übergangsbereich zwischen dem Halbleitersubstrat 101 und dem ersten Bereichsabschnitt 103 und von einem PN-Übergangsbereich zwischen der Basisschicht 105 und dem ersten Bereichsabschnitt 103 erstreckt, so daß ein Strompfad unterbrochen ist. In dem Hochspannungs-MOSFET gemäß diesem Ausführungsbeispiel ist der Spannungswert 50 V, bei dem der ersten Bereichsabschnitt 103 um die Basisschicht 105 verarmt wird, ausreichend niedriger als ein kritischer Spannungswert 100 bis 300 V, bei dem eine bekannte Vorrichtung mit gleichem Integrationsgrad einen Durchbruch erleidet. Demgemäß ist es möglich, da der Basiseckbereich, wo die Feldstärke anwächst, als Ergebnis der Bildung eines feineren Musters durch eine angelegte Spannung verarmt ist, die aus reichend geringer als der kritische Spannungswert ist, die Konzentration eines elektrischen Feldes in dem Basiseckbereich vermindert. Demgemäß ist es möglich, die Durchbruchspannung in dem Basiseckbereich wesentlich zu erhöhen, was Verbesserung der Durchbruchspannung in dem bekannten Hochspannungsvorrichtungen verhindert hat. Mit anderen Worten, die Breite tN&sub1; der Basisschicht kann weiter vermindert werden. Deshalb wird die Durchbruchspannung in den Basiseckbereich gesichert und eine angestrebte Durchbruchspannung von 600 bis 1200 V kann erreicht werden, so daß es möglich ist, eine integrierte Schaltungseinrichtung zu realisieren mit einer hohen Durchbruchspannung, während ein hoher Integrationsgrad auch bei einem Leistung- MOSFET, wie diesem Hochspannungs-MOSFET, beibehalten werden kann und dessen Steuerschaltungsbereich auf dem gleichen Chip integriert werden kann.
  • Hier ist bei dem Hochspannungs-MOSFET gemäß dieses Ausführungsbeispiels der Bereich 101a, in dem kein N-Graben gebildet ist, d. h. ein Teilbereich des Halbleitersubstrats 101, in einem Strompfad zwischen MOS-Bereich 125 und Drain-Bereich 126 ausgebildet, wobei der Strompfad nicht effizient ist. Allerdings wird eine solche Struktur (ein Bereich, in dem ein N-Graben nicht gebildet ist im Strompfad) nur in einem Feldkonzentrationsbereich, wie einem Basiseckbereich in einer integrierten Schaltung mit mehreren mm²-Elementfläche verwendet und der Anteil in der gesamten Einrichtung ist sehr klein. Die Entfernung zwischen dem ersten Bereich 103 und dem zweiten Bereich 102 in der Grabenschicht 100 ist im Bereich von 50 bis 100 um. Falls eine Verwendung zum Schalten einer Leistungsquelle oder dergleichen in Betracht gezogen wird, ist der Einschaltwiderstand der Einrichtung klein und beträgt 5 &Omega; oder weniger. Aus dem vorangehenden ergibt sich bei diesem Hochspannungs-MOSFET, daß der Verlust der Stromverstärkung, der sich durch den Bereich, in dem der N-Graben nicht gebildet ist, im Strompfad ergibt, auf mehrere % oder weniger begrenzt werden kann. Durch Erhöhen des Integrationsgrades durch Reduktion der Breite der Basisschicht 105 wird es möglich, den Einschaltwiderstand pro Einheitsfläche im wesentlichen um die Hälfte zu reduzieren im Vergleich mit einer bekannten Vorrichtung mit einer großen Breite der Basisschicht und einem Krümmungsradius von ungefähr 100 um. Da weiterhin die Source-Elektrode 112 und die Drain-Elektrode 113 entsprechend mit den Feldplattenbereichen 112a und 113a vorgesehen sind, kann das elektrische Feld, das sich in den entsprechenden Schichten konzentrieren kann, vermindert werden, und die Steh(Durchbruch-)spannung dieses Hochspannungs-MOSFET kann weiter verbessert werden. Demgemäß ist es mit dem Hochspannungs-MOSFET gemäß diesem Ausführungsbeispiel möglich, die Kompatibilität einer hohen Stehspannung und einer hohen Stromausgabe aufgrund des niedrigen Durchlaßwiderstandes zu erhalten.
  • Falls die Endposition (ein Seitenende des Nichtbildungsbereichs in Tiefenrichtung) des MOS-Bereichs 125 zugehörigen ersten Bereichs 103 weiter nach links bewegt wird, um unterhalb der unteren Seite der Gate-Elektrode 111 zu enden, wie durch die doppelt punktlinierte Linie in Fig. 1 (b) dargestellt ist, wird der Abstand zwischen dem ersten Bereich 104 und dem zweiten Regionbereich 102 weiter vergrößert und die Stromantriebsmöglichkeit verschlechtert. Da allerdings der Basiseckbereich vollständig durch das Halbleitersubstrat 101 umgeben ist, ist eine Vermeidung der Konzentration des elektrischen Feldes in dem Basiseckbereich möglich und die Stehspannung kann weiter verbessert werden.
  • Folglich wird bei dem Hochspannungs-MOSFET gemäß dieses Ausführungsbeispiels, bei dem ein Bereich des Halbleitersubstrats 101 selektiv in einer Nachbarschaft der Peripherie des Basiseckbereichs intakt gelassen wird, in dem sich das elektrische Feld als Resultat der Bildung eines feineren Musters der Einrichtung konzentriert, ein den Basiseckbereich umgebender Bereich als hoher Widerstandsbereich (niedriger Konzentrationsbereich) eingesetzt und dieser Hochwiderstandsbereich wird verarmt durch eine relativ geringe angelegte Spannung. Als Ergebnis tritt eine Konzentration des elektrischen Feldes im Basiseckbereich nicht auf und eine Hochspannungswiderstandsstruktur wird erhalten. Da die Stehspannung in dem Basiseckbereich demgemäß gesichert werden kann, kann eine angestrebte Stehspannung für die Vorrichtung erhalten werden sowie ein einer hohe Spannung widerstehender und hoch zuverlässiger MOSFET bei gleichzeitigem ausreichendem Integrationsgrad.
    • [Zweites Ausführungsbeispiel]
  • Fig. 3 zeigt einen Querschnitt zur Darstellung einer Konfiguration eines Hochspannungs-MOSFET gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung. Es sei angemerkt, daß in Fig. 3 Bereiche gleich denen im Hochspannungs-MOSFET gemäß erstem Ausführungsbeispiel nach Fig. 1, durch gleiche Bezugszeichen gekennzeichnet sind und auf deren Beschreibung hier verzichtet wird. Bei dem Hochspannungs-MOSFET gemäß diesem Ausführungsbeispiel ist ein Punkt, indem sich dieser vom ersten Ausführungsbeispiel unterscheidet, daß ein erster Regionbereich 201 in der Grabenschicht 100 auf seiten des MOS-Bereichs 125 vollständig die Basisschicht 105 umgibt und sich bis zum Boden der Versetzschicht 106 erstreckt.
  • Bei einem solchen Hochspannungs-MOSFET mit der obenbeschriebenen Konfiguration ist die Verunreinigungskonzentration im PN-Übergangsbereich des ersten Regionbereichs 201 in der Grabenschicht 100 gebildet durch Ioneninjektion niedrig und die Verarmungsschicht erstreckt sich in Richtung erstem Regionsbereich 201 von dem PN- Übergangsbereich mit dem Halbleitersubstrat 101 und von dem PN-Übergangsbereich mit der Basisschicht 105, so daß der erste Regionbereich 201, der die Basisschicht 105 umgibt, verarmt wird. Als Ergebnis wird das elektrische Feld am Basiseckbereich, welcher ein Spitzenbereich der Basisschicht 105 ist, abgeschwächt. Da die Widerstands- bzw. Stehspannung durch den Basiseckbereich nicht größenbestimmt ist, kann eine angestrebte Widerstandsspannung für die Einrichtung erhalten werden. Da die Widerstandsspannung der Einrichtung in einem Zustand verbessert werden kann, indem der Integrationsgrad des Hochspannungs-MOSFET und dessen Steuerschaltung oder dergleichen auf einem hohen Niveau verbleibt, ist es möglich, eine kompakte und hoch zuverlässige integrierte Schaltung zu strukturieren.
    • [Drittes Ausführungsbeispiel]
  • Fig. 4(a) ist eine Draufsicht auf eine Konfiguration eines Hochspannungs-MOSFET gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung und Fig. 4(b) zeigt einen Querschnitt davon. Es sei angemerkt, daß in Fig. 4(a) und 4(b) Bereiche entsprechend zu denen des Hochspannungs-MOSFET gemäß zweitem Ausführungsbeispiel nach Fig. 3 durch gleiche Bezugszeichen gekennzeichnet sind und deren Beschreibung weggelassen wird. Bei dem Hochspannungs-MOSFET gemäß diesem Ausführungsbeispiel ist ein Unterschied zum zweiten Ausführungsbeispiel darin zu sehen, daß eine Versetzschicht 106, die sich von der Basisschicht 105 bis zum Drain-Schicht 109 erstreckt, nicht vorgesehen ist. Bei dem Hochspannungs-MOSFET gemäß diesem Ausführungsbeispiel gibt es Fälle, in denen von der Source-Schicht 107 freigegebene Elektronen durch den Oberflächenbereich des Halbleitersubstrats 101 und einen zweiten Regionbereich 301 der Grabenschicht 100 fließen, und es ist notwendig, den Effekt zu betrachten, durch den Elektronen heiße Elektronen werden, indem sie durch die Isolationsschicht 115 an einem Ende der Drain-Schicht 109 eingefangen werden, wo sich das elektrische Feld wohl konzentriert. Da allerdings die Drain-Elektrode 113 auf seiten der Source 107 als Feldplattenbereich 113a ausgebildet ist, der über die Isolationsschicht 115 vorsteht, wird das elektrische Feld an dem Ende der Drain-Schicht 109 abgeschwächt, so daß das Auftreten heißer Elektroden unterdrückt wird. In dem Basiseckbereich, der der Spitzenbereich der Basisschicht 105 ist, wird in gleicher Weise wie beim Hochspannungs-MOSFET nach zweitem Ausführungsbeispiel nach Fig. 3, eine Hochspannungswiderstandsstruktur gebildet, indem das elektrische Feld abgeschwächt wird, wenn der erste Regionbereich 302 der Grabenschicht 100 verarmt wird. Folglich ist es möglich, Vorteile ähnlich zu denen bei den Hochspannungs-MOSFET nach erstem und zweitem Ausführungsbeispiel, wie oben beschrieben, zu erhalten.
  • Es sei angemerkt, daß bei dem Hochspannungs-MOSFET des vorliegenden Ausführungsbeispiels, die Begrenzungsposition des ersten Regionbereichs 302 der Grabenschicht 100 nicht auf die untere Seite der Isolationsschicht 115 begrenzt ist und, in gleicher Weise wie bei den Hochspannungs-MOSFET nach erstem und zweitem Ausführungsbeispiel, ist es möglich, einen ersten Regionbereich 303 zu bilden, der am Boden der Basisschicht 105 endet, wie durch die punktlinierte Linie in Fig. 4(b) angezeigt ist, oder einen ersten Regionbereich 304, der an der Unterseite der Gate-Elektrode 111 endet, wie durch die Doppelpunkt-Strich-Linie in Fig. 4(b) angezeigt ist. In jedem Fall ist es möglich, einen Vorteil ähnlich zu diesem Hochspannungs-MOSFET zu erhalten.
    • [Viertes Ausführungsbeispiel]
  • Fig. 5 zeigt einen Querschnitt zur Darstellung einer Konfiguration eines Hochspannungs-MOSFET gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung. Es sei angemerkt, daß in Fig. 5 Bereiche gemeinsam mit dem des Hochspannungs- MOSFET nach drittem Ausführungsbeispiel nach Fig. 4 durch gleiche Bezugszeichen gekennzeichnet sind und deren Beschreibung hier weggelassen wird. Der Hochspannungs-MOSFET gemäß diesem Ausführungsbeispiel unterscheidet sich vom Hochspannungs-MOSFET nach drittem Ausführungsbeispiel darin, daß eine n-Typ-Halbleiterschicht 308 keine N-Grabenschicht ist, die durch Ioneninjektion gebildet ist, sondern durch epitaktisches Aufwachsen einer Schicht auf dem Halbleitersubstrat 101. Das heißt, bei dem Hochspannungs-MOSFET gemäß diesem Ausführungsbeispiel, wird eine n-Typ-epitaktische Schicht 308, gebildet durch epitaktisches Wachstum, auf dem Halbleitersubstrat 101 bereitgestellt und diese epitaktische Schicht 308 weist einen ersten Regionbereich und einen zweiten Regionbereich auf, die einander mit dazwischenliegendem p&supmin;-Typ-Halbleiterbereich 305 gegenüberliegen. Der p-Typ-Halbleiterbereich 305 erreicht das Halbleitersubstrat 101 von der abgewandten Oberseite der epitaktischen Schicht 308. Es sei angemerkt, daß der Halbleiterbereich 305 selektiv um ein Hochspannungselement gebildet ist und ebenfalls zum Trennen der epitaktischen Schicht 308 auf dem Halbleitersubstrat 101 in eine isolierte Insel zur Bildung eines Elements verwendet wird.
  • Im Vergleich zu dem Hochspannungs-MOSFET nach erstem bis drittem Ausführungsbeispiel weist dieser Hochspannungs-MOSFET nach obenbeschriebener Konfiguration eine im wesentlichen ähnliche Struktur auf, auch wenn ein Unterschied zwischen dem N-Graben und der epitaktisch aufgewachsenen Schicht und ein Unterschied zwischen dem Halbleitersubstrat und dem Halbleiterbereich zu sehen ist. Mit dem Hochspannungs-MOSFET gemäß diesem Ausführungsbeispiel der Erfindung ist es daher ebenfalls möglich, die Vorteile ähnlich zu denen der Hochspannungs-MOSFET nach erstem bis drittem Ausführungsbeispiel zu erzielen. Es sei angemerkt, daß bei dem Hochspannungs-MOSFET gemäß diesem Ausführungsbeispiel ebenfalls die Position des Endes des Halbleiterbereichs 305 nicht auf dieses Ausführungsbeispiel begrenzt ist. Es ist möglich, einen Halbleiterbereich 306 zu bilden, der am Boden der Basisschicht 105 endet, wie durch die Punkt-Strich-Linie nach Fig. 5 dargestellt ist, oder einen Halbleiterbereich 307 zu bilden, der an der Unterseite der Gate-Elektrode 111 endet, wie durch die Doppelpunkt-Strich-Linie nach Fig. 5 angezeigt ist. Vorteile ähnlich zu den obenbeschriebenen ergeben sich in den entsprechenden Fällen.
    • [Fünftes Ausführungsbeispiel]
  • Fig. 6(a) ist eine Draufsicht auf eine Konfiguration eines Hochspannungs-MOSFET gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung und Fig. 6(b) ist ein Querschnitt entlang der Linie X-X' aus Fig. 6(a). Bei dem Hochspannungs-MOSFET gemäß diesem Ausführungsbeispiel ist die planare Gesamtstruktur im wesentlichen ähnlich zu der des bekannten Horizontaltyp-DMOS nach Fig. 8. Fig. 6(a) ist eine Draufsicht auf einen Bereich der Drain-Schicht, die eine vorspringende Form in Draufsicht zeigt und als Drain-Eckbereich 912 in Fig. 19(a) in vergrößerter Form dargestellt ist. Es sei angemerkt, daß in den Fig. 6(a) und 6(b) Bereiche gemeinsam mit denen des Hochspannungs-MOSFET nach erstem Ausführungsbeispiel in Fig. 1 durch gleiche Bezugszeichen gekennzeichnet sind und deren Beschreibung hier weggelassen wird.
  • Bei dem Hochspannungs-MOSFET gemäß diesem Ausführungsbeispiel sei angemerkt, daß in Draufsicht gesehen eine Grabenschicht 401 um den Drain-Eckbereich herum gebildet ist, indem die Drain-Schicht 109 eine vorspringende Form in Draufsicht zeigt, indem ein Nichtbildungsbereich 401a der Versatzschicht 106 zurückgelassen wird. Es sei angemerkt, daß ein Abstand W zwischen dem Drain-Eckbereich und einem Ende der Versatzschicht 106 50 bis 100 um beträgt. Wird der Hochspannungs-MOSFET gemäß diesem Ausführungsbeispiel in Draufsicht betrachtet, liegen sich Bereiche der Versatzschicht 106 mit dem Nichtbildungsbereich 401a in der Mitte dazwischen gegenüber, wodurch eine PNP-Dreischichtstruktur gebildet wird. Falls demgemäß die PNP-Dreischichtstruktur, die oben bezüglich Fig. 2 beschrieben wurde, planar verwendet wird, beträgt die Breite des Nichtbildungsbereichs 401a 5 um und entspricht tN1. Da zusätzlich die Verunreinigungskonzentration in der Grabenschicht 401 auch im wesentlichen ähnlich zu der des Hochspannungs-MOSFET nach erstem Ausführungsbeispiel ist, wird die Grabenschicht 401 bei ungefähr 50 V verarmt. Demgemäß wird in dem Drain-Eckbereich, wo die Feldstärke als Ergebnis der Bildung der Vorrichtung in einem feineren Muster anwächst, falls die an dem Drain-Bereich 126 angelegte Spannung ungefähr 50 V beträgt, die Gabenschicht 401 verarmt, so daß selbst bei einem Anwachsen der angelegten Spannung auf einen größeren Pegel die Feldstärke des Drain-Eckbereichs nicht anwächst. Demgemäß wird der Grabenbereich 401 bei einer angelegten Spannung (50 V) verarmt, welche ausreichend geringer als eine verwendete kritische Spannung (100 bis 300 V) ist, wenn eine bekannte integrierte Schaltung mit einem feinen Muster gebildet wird. Es ist möglich, ein Durchbruch des Drain-Eckbereichs aufgrund der Konzentration des elektrischen Feldes zu verhindern. Demgemäß ist es möglich, eine angestrebte Stehspannung von 600 bis 1200 V für diese Vorrichtung zu realisieren. Da außerdem die Breite der Drain-Schicht 109, die im wesentlichen den Integrationsgrad der Vorrichtung bestimmt, auf ungefähr 5 um reduziert werden kann, kann der Integrationsgrad der Vorrichtung verbessert werden und der Widerstand pro Einheitsfläche vermindert werden. Demgemäß ist es mit dem Hochspannungs-MOSFET nach diesem Ausführungsbeispiel möglich, sowohl eine hohe Durchbruchsspannung als auch eine hohe Stromausgabe aufgrund des geringen Widerstands zu erhalten.
    • [Sechstes Ausführungsbeispiel]
  • Als nächstes wird ein sechstes Ausführungsbeispiel gemäß vorliegender Erfindung unter Bezugnahme auf die Fig. 7(a) und 7(b) beschrieben. Fig. 7(a) ist eine Draufsicht zur Darstellung einer Konfiguration eines Hochspannungs-MOSFET gemäß dem sechsten Ausführungsbeispiel und Fig. 7(b) ist ein Querschnitt des MOSFET. Es sei angemerkt, daß in Fig. 7 Bereiche gemeinsam zu denen des Hochspannungs-MOSFET nach fünftem Ausführungsbeispiel, siehe Fig. 6, durch gleiche Bezugszeichen gekennzeichnet sind und deren Beschreibung hier weggelassen wird. Der Hochspannungs-MOSFET gemäß diesem Ausführungsbeispiel unterscheidet sich von dem Hochspannungs- MOSFET nach fünftem Ausführungsbeispiel darin, daß die Grabenschicht 501 am Boden der Versatzschicht 106 endet. Zusätzlich, da die Source-Schicht 108, die in der Basisschicht 105 gebildet ist, an der gleichen Linie wie das Ende der Grabenschicht 501 in der Querschnittsansicht nach Fig. 7(b) endet, ist die Basisschicht 105 zur Bildung auf dem Halbleitersubstrat 101 angeordnet und die Source-Schicht 107 wird nicht in der Basisschicht 105 gefunden.
  • Mit diesem Hochspannungs-MOSFET der obenbeschriebenen Konfiguration, da die Anordnung so erfolgt, daß die gegenüberliegende Oberflächenseite des Drain-Eckbereichs, die der Spitzenbereich der Drain-Schicht 109 ist, an der Grabenschicht 501 anliegt, kann der Drain-Eckbereich, wo das elektrische Feld sich konzentrieren wird, in seiner Durchbruchsspannung verbessert werden, da das elektrische Feld abgeschwächt wird, wenn die Grabenschicht 501 (ein Nichtbildungsbereich 501a der Versatzschicht) verarmt. Demgemäß wird bei dem Hochspannungs-MOSFET gemäß fünftem Ausführungsbeispiel der Drain-Eckbereich, in dem das elektrische Feld als Ergebnis der Bildung der Vorrichtung mit einem feineren Muster anwächst und welche bisher die Widerstandsspannung des Elements bestimmt hat, mit einer höheren Spannungswiderstandsstruktur ausgebildet werden. Folglich kann die Widerstandsspannung verbessert werden, wobei ein hoher Integrationsgrad des Elements beibehalten und die Zuverlässigkeit der Vorrichtung verbessert wird. Es sei angemerkt, daß die Endposition der Grabenschicht am Boden der Basisschicht 105 sein kann, wie durch die doppelt gepunktete Strich-Linie 502 in Fig. 7(a) und (b) angezeigt ist.
    • [Siebtes Ausführungsbeispiel]
  • Fig. 8 zeigt einen Hochspannungs-MOSFET gemäß einem siebten Ausführungsbeispiel der Erfindung. Gleiche Teile wie bei dem Hochspannungs-MOSFET nach fünftem Ausführungsbeispiel, siehe Fig. 6, sind durch gleiche Bezugszeichen gekennzeichnet. Bei dem Hochspannungs-MOSFET gemäß diesem Ausführungsbeispiel liegt eine planare Struktur vor, bei der, um zu ermöglichen, daß der MIS-Bereich (Eingabeanschlußbereich) 125 sich in Richtung Drain-Bereich (Ausgabeanschlußbereich) 126 erstreckt, die hochintegrierten Bereiche, in denen der MIS-Bereich 125 und der Drain-Bereich 126 einander in ineinandergreifender Weise gegenüberliegen, auf einer Seite einer Drain- Anschlußöffnung 126 und auf deren anderer Seite entsprechend gebildet sind. In dem MIS-Bereich 125 ist die Versetzschicht 106 um einen Basiseckbereich 125a gebildet, der in Richtung eines Drain-Anschlußöffnungsbereichs 120 vorsteht, und ein Bereich auf der Unterseite dieser Versetzschicht 106 ist als Halbleitersubstratbereich 101 gebildet. Demgemäß, wie vorher im Hinblick auf das erste bis vierte Ausführungsbeispiel beschrieben, wird die Konzentration des elektrischen Feldes in dem Basiseckbereich 125a vermindert und die Stehspannung des Bauelements wird nicht durch diesen Bereich bestimmt. Da die Versetzschicht 106 nicht um einen Drain-Eckbereich 126a gebildet ist, in dem die Drain-Schicht 126 eine vorspringende Form in Draufsicht aufweist, wird eine n-Typ-Grabenschicht 510 zurückgelassen. Demgemäß ergibt sich in gleicher Weise wie bei den obenbeschriebenen fünften und sechsten Ausführungsbeispielen, daß die Konzentration des elektrischen Feldes in dem Drain-Eckbereich 126a vermindert wird. Es sei angemerkt, daß die Krümmungsradien des Basiseckbereichs 125a und des Drain- Eckbereichs 126a Minimalwerte haben, d. h. 14,5 um für den Basiseckbereich 125a und 2,5 um für den Drain-Eckbereich 126a groß sind. Zusätzlich ist die lineare Länge der in Form von Kammzinken vorstehenden Vorsprünge 2000 um im Fall der längeren Vorsprünge und 100 um im Fall der kürzeren Vorsprünge. Die Vorrichtungsgröße dieses Hochspannungs-MOSFET beträgt 3 mm · 0,6 mm.
  • Der Hochspannungs-MOSFET mit der obenbeschriebenen Konfiguration ist dadurch gekennzeichnet, daß der MIS-Bereich 125 sich zum Drain-Bereich 126 erstreckt und daß hochintegrierte Bereiche, die durch eine Vergrößerung der Kanalbreite erhalten werden können sowohl auf einer Seite des Drain-Anschlußöffnungsbereichs 120 und auf der anderen Seite in solcher Weise gebildet sind, daß sie einander bezüglich des Drain-Anschlußöffnungsbereichs 120 gegenüberliegen. Aus diesem Grund, da ein Krümmungsbereich nicht um die Seite des Drain-Anschlußöffnungsbereichs 120 existiert, wird die Steh(Durchbruchs-)spannung des Bauteils nicht in solcher Weise durch das äußere Umfangsende des Drain-Anschlußöffnungsbereichs 120 bestimmt, wie es bei dem bekannten Hochspannungs-MOSFET auftritt. Es wird unnötig, Maßnahmen gegen die Konzentration des elektrischen Feldes in einem den Drain-Anschlußöffnungsbereich 120 umgebenden Bereich zu ergreifen. Es versteht sich von selbst, daß die lokale Steh- oder Widerstandsspannung am Basiseckbereich 125a und am Drain- Eckbereich 126a ausreichend gesichert ist, so daß es möglich ist, den Arbeits- oder Einschaltwiderstand durch hohe Integration zu vermindern.
    • [Achtes Ausführungsbeispiel]
  • Als nächstes wird ein achtes Ausführungsbeispiel der vorliegenden Erfindung anhand der Fig. 9 beschrieben. Es sei angemerkt, daß bei dem Hochspannungs-MOSFET nach Fig. 9 Bereiche gemeinsam mit dem Hochspannungs-MOSFET nach siebtem Ausführungsbeispiel, siehe Fig. 8, mit gleichen Bezugszeichen versehen sind und daher deren Beschreibung ausgelassen wird. Der Hochspannungs-MOSFET gemäß diesem Ausführungsbeispiel ist dadurch gekennzeichnet, daß Bauteilbereiche, die alle hochintegriert sind und eine hohe Stehspannung wie unter Bezugnahme auf Fig. 8 beschrieben aufweisen, in drei parallelen Reihen gebildet sind. Ein Drain-Anschlußöffnungsbereich 120, mit dem ein Draht leitend in Verbindung ist, ist auf einer Mittelseite des Drain-Bereichs 126 vorgesehen, und der MIS-Bereich 125 und der Drain-Bereich 126 zeigen eine ineinandergreifende Form aufgrund der von dem MIS-Bereich 125 vorstehenden Vorsprünge in Richtung der entsprechenden Drain-Anschlußöffnungsbereiche 120, wobei der MIS-Bereich 125 den Drain-Bereich 126 umgibt. Bei diesem Hochspannungs- MOSFET ist ein den Basiseckbereich 125a umgebender Bereich das Halbleitersubstrat 101 (Versatzschicht 106) und ein den Drain-Eckbereich 126a umgebender Bereich ist die Grabenschicht 510, wobei die entsprechenden Bereiche niedrig konzentrierte Hochwiderstandsbereiche sind. Bei den Bauteilbereichen, die in drei Reihen einander gegenüberliegen, ist die Anzahl der Drain-Bereichsreihen in der Form von Kammzinken, die durch die Vorsprünge des MIS-Bereichs 125 gebildet sind, durch die Stromkapazität, ein Anschlußintervall notwendig zum Zeitpunkt des Verbindens und dergleichen bestimmt. Es sei angemerkt, daß bei diesem Hochspannungs-MOSFET der Krümmungsradius des Basiseckbereichs 125a 14,5 um beträgt, während der Krümmungsbereich des Drain-Eckbereichs 126a 2,5 um beträgt, welche entsprechenden Werte Minimalwerte sind. Weiterhin ist die Linearlänge der in Form von Kammzinken vorstehenden Vorsprünge 2000 um im Fall der längeren Vorsprünge und 100 um im Fall der kürzeren Vorsprünge, wobei die Vorrichtungsgröße 3 mm · 1,2 mm beträgt.
  • Der Hochspannungs-MOSFET mit dem obenbeschriebenen Aufbau weist keine Konzentration von elektrischem Feld auf den Seiten des Drain-Anschlußöffnungsbereichs 120 auf und kann einer hohen Stehspannung widerstehen und hat gleichzeitig einen geringen Arbeitswiderstand aufgrund der hohen Integration, in gleicher Weise wie bei dem Hochspannungs-MOSFET gemäß dem bereits beschriebenen achten Ausführungsbeispiel. Da der MIS-Bereich 125, der ein Eingabeanschlußbereich ist, und der Drain-Bereich 126, der ein Ausgabeanschlußbereich ist, ineinandergreifend auf beiden Seiten des Drain-Anschlußöffnungsbereichs 120 gebildet sind, war es weiterhin möglich, die Kanalbreite pro Einheitsfläche um 13% im Vergleich zu dem Hochspannungs- MOSFET gemäß siebtem Ausführungsbeispiel nach Fig. 8 zu vergrößem. Folglich, da der Hochspannungs-MOSFET gemäß diesem Ausführungsbeispiel eine weitere Verbesserung des Integrationsgrades ermöglicht, kann der Ausgabestrom mittels des niedrigen Arbeitswiderstandes erhöht werden.
  • Fig. 10(a) zeigt eine Draufsicht einer Konfiguration eines Hochspannungs-MOSFET und Fig. 10(b) einen Querschnitt entlang der Linie X-X' aus Fig. 10(a). Als erstes wird der Hochspannungs-MOSFET unter Bezugnahme auf die Querschnittsansicht nach Fig. 10(b) beschrieben. Eine n-Typ-Grabenschicht 602 ist in einem p-Typ-Halbleitersubstrat 601 mittels Diffusion oder dergleichen gebildet. Ein Paar von diffusionsgebildeten p-Typ- Halbleiterbereichen (Versetzschichten) 603 sind auf der gegenüberliegenden Oberflächenseite der Grabenschicht 602 gebildet. Eine n&spplus;-Typ-Source-Schicht 605 ist in jeder dieser Versetzschichten 603 gebildet. Eine Gate-Elektrode 604 ist in einer solchen Weise gebildet, daß sie sich zwischen diesem Paar von Source-Schichten 605 über einen Gate-Oxidfilm erstreckt, wodurch ein MOS-Bereich 609 gebildet ist. Zusätzlich wird eine n&spplus;-Typ-Drain-Schicht 606a auf einer Seite (auf der linken Seite) des MOS-Bereichs 609 gebildet, wodurch ein Drain-Bereich A 610 gebildet ist. Eine n&spplus;-Typ-Drain-Schicht 606b ist auf der anderen Seite (rechte Seite) des MOS-Bereichs 609 gebildet, wodurch ein Drain-Bereich B 613 gebildet ist. Dort ist eine Source-Elektrode 607 mit der Source- Schicht 605 verbunden und diese Source-Elektrode 607 hat Feldplattenbereiche, die sich entsprechend über Isolationsschichten 615 zu dem Drain-Bereich A 610 und dem Drain-Bereich B 613 erstrecken, wie später beschrieben wird. Ebenso sind Drain- Elektroden 608 entsprechend mit der Drain-Schicht 606a des Drain-Bereichs A 610 und der Drain-Schicht 606b des Drain-Bereichs B 613 verbunden. Die dem MOS-Bereich 609 zuweisende Seite der Drain-Elektrode 608 ist als Feldplattenbereich ausgebildet, der sich über die Isolationsschicht 615 erstreckt.
  • Bezüglich des Hochspannungs-MOSFET (n-Kanal-MOSFET vom Horizontaltyp) sei angemerkt, daß dieser eine planare Struktur nach Fig. 10(a) aufweist. Ein erster Punkt ist darin zu sehen, daß die Drain-Anschlußöffnungsbereiche 614, die an beiden Enden des Drain-Bereichs B 613 gebildet sind, durch Versetzen nach außen bezüglich der Drain- Anschlußöffnungsbereiche 611 gebildet sind, die an beiden Enden des Drain-Bereichs A 610 nahe anliegend dem Drain-Bereich B 613 gebildet sind, wobei die Versetzung in Längsrichtung von Parallelen gebildet durch Drain-Bereich A 610 und Drain-Bereich B 613 erfolgt. Ein zweiter Punkt liegt darin, daß beim Drain-Bereich B 613 die Breite des Nichtbildungsbereichs, wo der Drain-Anschlußöffnungsbereich 614 nicht gebildet ist, geringer als die Breite des Endes ist, wo der Drain-Anschlußöffnungsbereich 614 gebildet ist. In diesem Fall ist die Bereichsbreite des Drain-Abschnitts A 610 184 um, wobei die Bereichsbreite am Ende des Drain-Abschnitts B 613 184 um und die Bereichsbreite im mittleren Bereich (der Bereich, in dem kein Anschluß gebildet ist) 5 um beträgt.
  • In einem solchen Hochspannungs-MOSFET beträgt zuerst bezüglich der Querschnittsstruktur der Source-Drain-Abstand 97 um, die Dicke des Gate-Oxidfilms 250 Å, die Gate-Länge 14 um, die Oberflächenkonzentration beim Halbleitersubstrat 601 1,6 · 10¹&sup4; cm&supmin;³, die Oberflächenkonzentration der Grabenschicht 602 2,0 · 10¹&sup6; cm&supmin;³ und die Oberflächenkonzentration der Versetzschicht 603 9,0 · 10¹&sup6; cm&supmin;³. Demgemäß ist es möglich, eine Stehspannung von 650 V aufgrund einer solchen Querschnittsstruktur zu erhalten. Bezüglich der Planarstruktur sind 87 um oder mehr als Krümmungsradius am Ende des Drain-Bereichs A 610 und entsprechend des Kümmungsradius am Ende des Drain-Bereichs B 613 gesichert. Dieser Wert (Krümmungsradius 87 um) ist ein zum Erhalten einer Stehspannung von 650 V nach Fig. 11 minimal erforderlicher Wert. Folglich ist bei diesem Hochspannungs-MOSFET dessen Struktur hinreichend, um eine Stehspannung von 650 V bezüglich dessen Querschnitts- und Planarstrukturen zu erhalten, so daß die angestrebte Stehspannung von 650 V erreichbar ist. Weiterhin kann bei diesem Hochspannungs-MOSFET, da die Drain-Anschlußöffnungsbereiche 614 des Drain-Bereichs B 613 in einer solcher Weise gebildet sind, daß sie auswärts in Längs richtung auf Parallelen relativ zu den Drain-Anschlußöffnungsbereichen 611 des Drain- Bereichs A 610 versetzt sind, selbst falls der Zwischen-Drain-Abstand zwischen dem Drain-Bereich A 610 und dem Drain-Bereich B 613, die benachbart zueinander angeordnet sind, reduziert wird, der wesentliche Abstand zwischen dem Drain-Anschlußöffnungsbereich 611 und dem Drain-Anschlußöffnungsbereich 614 in Korrespondenz zur erforderlichen Stehspannung gesichert werden. Da der Zwischen-Drain-Abstand ohne Verschlechterung der Stehspannung reduziert werden kann, kann der Integrationsgrad des Elements erhöht und der niedrige Einschaltwiderstand beibehalten werden. Es sei angemerkt, daß bei diesem Hochspannungs-MOSFET die Länge einer Seite des Drain-Anschlußöffnungsbereichs 611 und die Länge einer Seite des Drain-Anschlußöffnungsbereichs 614 gleich sind und 110 um betragen. Weiterhin kann in dem Drain- Bereich A 610 der Abstand zwischen den Drain-Anschlußöffnungsbereichen 611 1000 um betragen und in dem Drain-Bereich B 613 der Abstand zwischen den Drain- Anschlußöffnungsbereichen 614 1500 um betragen.
  • Fig. 12 zeigt eine Draufsicht einer weiteren Konfiguration eines Hochspannungs- MOSFET. Gleiche Teile wie bei dem Hochspannungs-MOSFET gemäß dem Ausführungsbeispiel nach Fig. 10 sind in Fig. 12 durch gleiche Bezugszeichen gekennzeichnet und deren Beschreibung wird weggelassen. Weiterhin sind bei dem Hochspannungs- MOSFET gemäß diesem Ausführungsbeispiel dessen Querschnittsstruktur im wesentlichen identisch zum Querschnitt nach Fig. 10(b). Bei dem Hochspannungs-MOSFET gemäß diesem Ausführungsbeispiel kann der Integrationsgrad der Vorrichtung im wesentlichen durch alternierendes Anordnen einer Vielzahl von Drain-Bereichen A 610 und Drain-Bereichen B 613 verbessert werden. Der Drain-Bereich A 610 und der Drain- Bereich B 613 sind in Fig. 12 mit gleicher Größe wie der Drain-Bereich A 610 und der Drain-Bereich B 613 nach Fig. 10(a) dargestellt. Allerdings hat durch die alternierende Anordnung der beiden Drain-Bereiche A 610 und der drei Drain-Bereiche B 613 die Vorrichtung eine Größe von 1,4 · 1,5 mm, wobei die Kanalbreite um 25% im Vergleich zu dem bekannten Hochspannungs-MOSFET nach Fig. 17 vergrößert ist. Folglich ist es möglich, den Integrationsgrad zu erhöhen und den niedrigen Einschaltwiderstand bei Aufrechterhalten einer hohen Stehspannung beizubehalten.
  • Fig. 13 ist eine Modifikation des Hochspannungs-MOSFET nach Fig. 12, wobei dies ein Hochspannungs-MOSFET ist, bei dem der Drain-Anschlußöffnungsbereich 614 nicht auf der Unterseite des Drain-Bereichs B 613 gebildet ist, sondern drei Drain-Bereiche B 613 an ihren unteren Enden verbunden sind. Der Krümmungsradius des Verbindungsbereichs 612, der die Drain-Bereiche B 613 verbindet, beträgt 378 um. Dies ist ausreichend groß, damit eine Konzentration des elektrischen Feldes in diesem Bereich nicht auftritt. Demgemäß ist es in gleicher Weise wie bei dem Hochspannungs-MOSFET nach Fig. 12 möglich, den Einschaltwiderstand aufgrund der hohen Integration zu vermindern, während eine hohe Stehspannung beibehalten wird. Bei dem Hochspannungs-MOSFET nach Fig. 13 ist es außerdem nicht notwendig, ein unteres Seitenende des Drain-Bereichs B 613 auf der Grundlage des Krümmungsradius zu vergrößern, bei dem eine angestrebte Stehspannung gesichert ist, und die Verdrahtung ist ermöglicht. Es sei angemerkt, daß die Vorrichtungsgröße des Hochspannungs-MOSFET nach Fig. 13 1,4 · 1,5 mm beträgt, ähnlich wie bei dem Hochspannungs-MOSFET nach Fig. 12, und ein um 13% vergrößerter Bereich der Kanalbreite im Vergleich zu der bekannten Vorrichtung nach Fig. 17 erhalten wird.
  • Fig. 14 zeigt eine Draufsicht auf ein noch weiteres Ausführungsbeispiel eines Hochspannungs-MOSFET. Es sei wiederum angemerkt, daß bei dem Hochspannungs- MOSFET nach Fig. 14 Bereiche gemeinsam mit denen des Hochspannungs-MOSFET nach dem Ausführungsbeispiel in Fig. 10 mit gleichen Bezugszeichen gekennzeichnet sind und daß deren Beschreibung hier weggelassen wird. Zu dem Hochspannungs- MOSFET gemäß diesem Ausführungsbeispiel sei angemerkt, daß nur die Drain-Bereiche B, in denen sich der Abstand zwischen den Drain-Anschlußöffnungsbereichen unterscheidet, in fünf Reihen gegenüberliegend angeordnet sind. Das heißt, ein Drain- Bereich B 613a, dessen Entfernung zwischen den Drain-Anschlußöffnungsbereichen ungefähr 200 um beträgt, ist in einem mittleren Bereich der Vorrichtung gebildet, und die Drain-Bereiche B 613b, deren Abstand zwischen den Drain-Anschlußöffnungsbereichen ungefähr 1750 um beträgt, sind auf beiden Seiten des Drain-Bereichs B 613a gebildet. Weiterhin ist ein Drain-Bereich B 613c, dessen Abstand zwischen den Drain-Anschlußöffnungsbereichen ungefähr 1500 um beträgt, entlang einer Seite des Drain-Bereichs B 613b gebildet, die entfernt zum Drain-Bereich B 613a angeordnet ist.
  • Bei einem Hochspannungs-MOSFET mit dem obenbeschriebenen Aufbau ist es möglich, da der Zwischen-Drain-Abstand zwischen den Drain-Anschlußöffnungsbereichen in benachbarten Drain-Bereichen reduziert werden kann, während ein erwünschter Stehwiderstand soweit beibehalten werden kann, daß der erwünschte Widerstand gesichert ist, der Einschaltwiderstand aufgrund der hohen Integration vermindert werden, wobei gleichzeitig die hohe Steh- oder Durchbruchsspannung beibehalten wird. Weiterhin wird bei dem Hochspannungs-MOSFET der Drain-Bereich B 613a, dessen Abstand zwischen den Drain-Anschlußöffnungsbereichen am größten ist, in der Mitte ausgebildet, und der Drain-Bereich B 613b und der Drain-Bereich B 613c sind entlang jeder Seite dieses Drain-Bereichs B 613a in einer solchen Weise gebildet, daß der Abstand zwischen den Drain-Anschlußöffnungsbereichen fortlaufend geringer wird. Aus diesem Grund, wie sich aus der planaren Struktur nach Fig. 14 offensichtlich ergibt, kann die Größe des Bereichs des MIS-Abschnitts 609 links am Seitenende eines jeden Drain- Bereichs B 613a bis 613c im wesentlichen gleich eingestellt sein, da ein Totraum in dem MIS-Abschnitt 609 vermindert werden kann, wodurch die Vorrichtung effektiv betätigbar ist.
  • Als Modifikation des Hochspannungs-MOSFET nach Fig. 14, ist ein Hochspannungs- MOSFET mit planarer Struktur nach Fig. 15 denkbar. Dieser Hochspannungs-MOSFET ist in einer solchen Weise angeordnet, siehe Fig. 14, daß die in den beiden Reihen gebildeten Drain-Bereiche B 613b miteinander an der Unterseite verbunden sind und die Drain-Bereiche B 613c auch in ähnlicher Weise gebildet sind. Der Krümmungsradius des Verbindungsbereichs 616, der die Drain-Bereiche B 613c verbindet, und der Krümmungsradius eines Verbindungsbereichs 617, der die Drain-Bereiche B 613c verbindet, sind entsprechend ausreichend groß angesetzt, so daß das elektrische Feld sich nicht in diesen Bereichen konzentriert, wodurch es möglich ist, eine erwünschte Stehspannung beizubehalten. Demgemäß ist es auch mit diesem Hochspannungs-MOSFET möglich, eine hohe Integration und einen niedrigen Einschaltwiderstand mit hoher Widerstands- oder Stehspannung zu erreichen.
  • Fig. 16 ist eine Draufsicht auf ein weiteres Ausführungsbeispiel eines Hochspannungs- MOSFET. Es sei angemerkt, daß bei dem Hochspannungs-MOSFET nach Fig. 16 Bereiche gemeinsam mit denen des Hochspannungs-MOSFET nach Fig. 10 durch gleiche Bezugszeichen gekennzeichnet sind und deren Beschreibung ausgelassen wird. Der Hochspannungs-MOSFET gemäß diesem Ausführungsbeispiel ist so angeordnet in der planaren Struktur nach dem Hochspannungs-MOSFET nach Fig. 14, daß Drain-Bereiche B 613d weiterhin entlang von Seiten der Drain-Bereiche B 613c entsprechend gebildet sind, wobei diese Drain-Bereiche in sieben Reihen einander gegenüberliegend angeordnet sind. Von diesen Drain-Bereichen B 613a bis 613d sind die Drain-Bereiche B 613b und B 613d an ihren unteren Enden verbunden.
  • Bei dem Hochspannungs-MOSFET nach diesem Ausführungsbeispiel, da der Krümmungsradius des Verbindungsbereichs 618, der die Drain-Bereiche B 613b und die Drain-Bereiche B 613d verbindet, ausreichend groß angesetzt ist, tritt die Konzentration des elektrischen Feldes nicht in diesem Bereich auf und die Widerstands- oder Stehspannung wird nicht verschlechtert. Folglich wird bei dem Hochspannungs-MOSFET auch gemäß diesem Ausführungsbeispiel, da es möglich ist, den Zwischen-Drain-Abstand zu vermindern und den Integrationsgrad des Elements ohne Verschlechterung der Stehspannung zu erhöhen in gleicher Weise, wie bei den Hochspannungs- MOSFET's gemäß der vorangehend beschriebenen Ausführungsbeispiele, ein niedriger Einschaltwiderstand aufgrund der hohen Integration erreicht werden unter Beibehaltung der Widerstands-Überstehspannung. Selbst bei einer kleinen Vorrichtungsgröße ist es demgemäß möglich eine Vorrichtung mit hoher Stehspannung und hoher Stromkapazität zu erhalten, wodurch ein kompakter und hochleistungsfähiger IC möglich ist.
  • Wie oben beschrieben, ist der Hochspannungs-MIS-Feldeffekttransistor gemäß dieser Erfindung dadurch charakterisiert, daß ein Bereich niedriger Konzentration eines ersten Leitfähigkeitstyps in Nachbarschaft einer Peripherie eines Basiseckbereichs vorgesehen ist, welcher eine vorspringende Form in Draufsicht aufweist, und daß ein Bereich niedriger Konzentration eines zweiten Leitfähigkeitstyps in einer Nachbarschaft einer Peripherie eines Drain-Eckbereichs vorgesehen ist, welcher eine vorspringende Form in Draufsicht aufweist. Als Ergebnis werden die folgenden Vorteile erzielt.
  • Da der Bereich niedriger Konzentration in Nachbarschaft der Peripherie des Basiseckbereichs und der Bereich niedriger Konzentration in der Nachbarschaft der Peripherie des Drain-Eckbereichs durch eine angelegte Spannung, die niedriger als eine kritische Spannung ist, verarmt werden, nimmt die am Basiseckbereich und Drain-Eckbereich angelegte Feldstärke nicht mehr zu als die Spannung. Folglich können Basiseckbereich und Drain-Eckbereich, bei denen sich das elektrische Feld als Ergebnis der Bildung eines Elements mit feinerem Muster konzentriert, mit einer Hochspannungswiderstandsstruktur bereitgestellt werden, wodurch eine angestrebte Steh- oder Durchbruchsspannung aufrechterhalten werden kann. Da der Einschaltwiderstand durch Erhöhen des Integrationsgrades ohne Verschlechterung der Stehspannung reduziert werden kann, ist es möglich, eine Kompatibilität sowohl der hohen Stehspannung als auch eine Ausgabe eines hohen Stroms aufgrund des niedrigen Einschaltwiderstandes zu erreichen. In einem Fall, indem der Drain-Abschnitt an seiner Peripherie durch die Gate-Elektrode und die Source-Elektrode umgeben ist und der Halbleiterbereich mit niedriger Konzentration des ersten Leitfähigkeitstyps und der Halbleiterbereich mit niedriger Konzentration des zweiten Leitfähigkeitstyps für alle Basiseckbereiche und Drain-Eckbereiche gebildet sind, ist es möglich, die Konzentration des elektrischen Feldes an einem Seitenende eines Ausgabeanschlußbereichs abzuschwächen, wo die Stehspannung möglicherweise bei einem bekannten Hochspannungselement verhältnismäßig bestimmt ist. Folglich wird es unnötig, Maßnahmen zur Abschwächung der Konzentration des elektrischen Feldes zu treffen und der Entwurf des Bauteils wird erleichtert.

Claims (17)

1. Hochspannungs-(MIS)-Feldeffekttransistor (MISFET) mit:
einem Halbleitersubstrat (101) eines ersten Leitfähigkeitstyps;
einer Halbleiterschicht (100, 102, 103, 104; 201; 301, 302, 303, 304; 308) eines zweiten Leitfähigkeitstyps, die auf einer Oberflächenseite des Halbleitersubstrats gebildet ist;
einer Basisschicht (105) des ersten Leitfähigkeitstyps gebildet auf der Halbleiterschicht;
einer Source-Schicht (107) des zweiten Leitfähigkeitstyps gebildet in der Basisschicht; einer Source-Elektrode (112) in Anlage mit der Source-Schicht;
einer Gate-Elektrode (111), die in einer solchen Weise gebildet ist, daß sie sich von der Source-Schicht (107) zur Halbleiterschicht über eine Gateisolierschicht (110) erstreckt, und
einem Drain-Bereich (126) mit einer Drain-Schicht (109) des zweiten Leitfähigkeitstyps gebildet in der Halbleiterschicht beabstandet von der Source-Schicht (107),
dadurch gekennzeichnet,
daß ein Basiseckenbereich (125a) der Basisschicht (105) ähnlich einer Zinke eines Kamms gebildet ist und ein Bereich (101a; 305, 306, 307) mit geringer Konzentration als eine Verlängerung des Basiseckenbereichs gebildet ist und sich über eine vorgegebene Länge und mit im wesentlichen gleicher Breite erstreckt, wobei der Basiseckbereich und der Bereich geringer Konzentration in Kombination eine vorspringende Form an den Zinkenspitzen in Draufsicht bilden.
2. Hochspannungs-MISFET nach Anspruch 1, dadurch gekennzeichnet, daß eine Versetzungsschicht (106) des ersten Leitfähigkeitstyps gebildet ist, die sich zwischen Basisschicht (105) und Drain-Schicht (109) erstreckt.
3. Hochspannungs-MISFET nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Niedrigkonzentrationsbereich (101a) des ersten Leitfähigkeitstyps ein Teilbereich des Halbleitersubstrats (101) ist, der als unveränderter Bereich verblieben ist, in dem die Halbleiterschicht (100; 102, 103, 104; 201; 301, 302, 303; 304) nicht gebildet ist.
4. Hochspannungs-MISFET nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Niedrigkonzentrationsbereich (305, 306, 307) des ersten Leitfähigkeitstyps eine von der Oberflächenseite der Halbleiterschicht (301) in das Halbleitersubstrat eindifundierte Schicht ist.
5. Hochspannungs-MISFET nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein Seitenende der Halbleiterschicht (103, 303) des zweiten Leitfähigkeitstyps am Boden der Basisschicht (105) endet.
6. Hochspannungs-MISFET nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein Seitenende der Halbleiterschicht (104, 304) des zweiten Leitfähigkeitstyps unterhalb einer Unterseite der Gate-Elektrode (111) endet.
7. Hochspannungs-MISFET nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein Seitenende der Halbleiterschicht (201, 302) des zweiten Leitfähigkeitstyps die Basisschicht (105) umgibt.
8. Ein Hochspannungs-(MIS) Feldeffekttransistor (MISFET) mit:
einem Halbleitersubstrat (101) eines ersten Leitfähigkeitstyps;
einer Halbleiterschicht (401; 501, 502) eines zweiten Leitfähigkeitstyps gebildet auf einer Oberflächenseite des Halbleitersubstrats (101);
einer Basisschicht (105) des ersten Leitfähigkeitstyps gebildet in der Halbleiterschicht (401; 501, 502);
einer Source-Schicht (107) des zweiten Leitfähigkeitstyps gebildet in der Basisschicht (107);
einer Source-Elektrode (112), die mit der Source-Schicht (107) in Anlage ist;
einer in einer solchen Weise gebildeten Gate-Elektrode (111), daß sie sich von der Source-Schicht (107) zur Halbleiterschicht (401; 501, 502) über eine Isoliergateschicht (110) erstreckt;
einem Drain-Bereich (126) mit einer Drain-Schicht (109) des zweiten Leitfähigkeitstyps gebildet in der Halbleiterschicht (401; 501, 502) beabstandet von der Source-Schicht (107), und
einer Versetzungsschicht (106) des ersten Leitfähigkeitstyps gebildet auf einer Oberflächenseite der Halbleiterschicht (401; 501, 502),
dadurch gekennzeichnet,
daß ein Drain-Eckbereich (126a) der Drain-Schicht (109) wie ein Zinke eines Kamms gebildet ist und ein Niedrigkonzentrationsbereich (401a, 501a) des zweiten Leitfähigkeitstyps als Verlängerung des Drain-Eckbereichs gebildet ist mit vorgegebener Länge und im wesentlichen gleicher Breite, wobei Drain-Eckbereich und Niedrigkonzentrationsbereich in Kombination eine vorspringende Form an den Spitzen der Kammzinken in Draufsicht bilden.
9. Hochspannungs-MISFET nach Anspruch 8, dadurch gekennzeichnet, daß der Niedrigkonzentrationsbereich (401a, 501a) des zweiten Leitfähigkeitstyps ein Teilbereich der Halbleiterschicht (401; 501, 502) des zweiten Leitfähigkeitstyps ist, der in einem Bereich unverändert zurückblieb, in dem die Versetzschicht (106) nicht gebildet ist.
10. Hochspannungs-MISFET nach Anspruch 8, dadurch gekennzeichnet, daß ein Seitenende der Halbleiterschicht (401) des zweiten Leitfähigkeitstyps die Basisschicht (105) umgibt.
11. Hochspannungs-MISFET nach Anspruch 8, dadurch gekennzeichnet, daß ein Seitenende der Halbleiterschicht (502) des zweiten Leitfähigkeitstyps an einem Boden der Basisschicht (105) endet.
12. Hochspannungs-MISFET nach Anspruch 8, dadurch gekennzeichnet, daß ein Seitenende der Halbleiterschicht (501) des zweiten Leitfähigkeitstyps an einem Boden der Versetzungsschicht (106) endet.
13. Hochspannungs-MISFET nach Anspruch 8, gekennzeichnet durch einen Niedrigkonzentrationsbereich (101a; 305, 306, 307) des ersten Leitfähigkeitstyps gebildet in Nachbarschaft einer Peripherie eines Basiseckbereichs (125a) der Basis- Schicht (105), welcher Basiseckbereich eine vorspringende Form in Draufsicht aufweist.
14. Hochspannungs-MISFET nach Anspruch 13, dadurch gekennzeichnet, daß der Drain-Bereich (106) entlang seiner Peripherie von der Gate-Elektrode (111) und der Source-Elektrode (112) umgeben ist, und daß der Niedrigkonzentrationshalbleiterbereich (101a) des ersten Leitfähigkeitstyps und der Niedrigkonzentrationshalbleiterbereich (401a, 501a) des zweiten Leitfähigkeitstyps sowohl im Basiseckbereich (125a) als auch Drain-Eckbereich (126a) gebildet sind. ·
15. Hochspannungs-MISFET nach Anspruch 14, dadurch gekennzeichnet, daß eine Vielzahl von Hochspannungs-MISFETS in einem Chip gebildet sind.
16. Hochspannungs-MISFET nach wenigstens einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Source-Elektrode (112) vom Feldplattentyp ist, welche sich von einem Ende der Source-Schicht (107) in Richtung der Drain-Schicht (109) erstreckt.
17. Hochspannungs-MISFET nach wenigstens einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß eine Drain-Elektrode (113) mit der Drain-Schicht (109) in Anlage ist, wobei die Drain-Elektrode vom Feldplattentyp ist und sich von einem Ende der Drain-Schicht in Richtung Source-Elektrode (107) erstreckt.
DE69418365T 1993-02-15 1994-02-14 Hochspannung-MIS-Feldeffekttransistor Expired - Fee Related DE69418365T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02510993A JP3203858B2 (ja) 1993-02-15 1993-02-15 高耐圧ｍｉｓ電界効果トランジスタ

Publications (2)

Publication Number Publication Date
DE69418365D1 DE69418365D1 (de) 1999-06-17
DE69418365T2 true DE69418365T2 (de) 1999-09-16

Family

ID=12156765

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69418365T Expired - Fee Related DE69418365T2 (de) 1993-02-15 1994-02-14 Hochspannung-MIS-Feldeffekttransistor
DE69431196T Expired - Fee Related DE69431196T2 (de) 1993-02-15 1994-02-14 Hochspannungs-MIS-Feldeffekttransistor

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE69431196T Expired - Fee Related DE69431196T2 (de) 1993-02-15 1994-02-14 Hochspannungs-MIS-Feldeffekttransistor

Country Status (4)

Country Link
US (1) US5523599A (de)
EP (2) EP0810672B1 (de)
JP (1) JP3203858B2 (de)
DE (2) DE69418365T2 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4775357B2 (ja) * 1995-04-12 2011-09-21 富士電機株式会社 高耐圧ｉｃ
JP4013785B2 (ja) * 1995-04-12 2007-11-28 富士電機デバイステクノロジー株式会社 高耐圧ｉｃ
EP0738011B1 (de) * 1995-04-12 2014-12-10 Fuji Electric Co., Ltd. Integrierter Hochspannungsschaltkreis, Hochspannungsübergangsabschluss- struktur und MIS-Hochspannungstransistor
JP3808116B2 (ja) * 1995-04-12 2006-08-09 富士電機デバイステクノロジー株式会社 高耐圧ｉｃ
US5714784A (en) * 1995-10-19 1998-02-03 Winbond Electronics Corporation Electrostatic discharge protection device
DE69534919T2 (de) 1995-10-30 2007-01-25 Stmicroelectronics S.R.L., Agrate Brianza Leistungsvorrichtung in MOS-Technologie mit einer einzigen kritischen Größe
DE69533134T2 (de) 1995-10-30 2005-07-07 Stmicroelectronics S.R.L., Agrate Brianza Leistungsbauteil hoher Dichte in MOS-Technologie
TW366543B (en) * 1996-12-23 1999-08-11 Nxp Bv Semiconductor device
TW400560B (en) * 1996-12-23 2000-08-01 Koninkl Philips Electronics Nv Semiconductor device
KR20000022317A (ko) * 1997-04-28 2000-04-25 롤페스 요하네스 게라투스 알베르투스 래터럴 엠오에스 트랜지스터 디바이스
JP3175923B2 (ja) * 1997-11-05 2001-06-11 松下電子工業株式会社 半導体装置
EP0961325B1 (de) * 1998-05-26 2008-05-07 STMicroelectronics S.r.l. MOS-Technologie-Leistungsanordnung mit hoher Integrationsdichte
US6492663B1 (en) * 1999-05-20 2002-12-10 Richard A. Blanchard Universal source geometry for MOS-gated power devices
JP2001102569A (ja) * 1999-09-28 2001-04-13 Fuji Electric Co Ltd 半導体デバイス
US6867100B2 (en) * 2001-12-28 2005-03-15 Texas Instruments Incorporated System for high-precision double-diffused MOS transistors
JP4791113B2 (ja) * 2005-09-12 2011-10-12 オンセミコンダクター・トレーディング・リミテッド 半導体装置
US7521773B2 (en) * 2006-03-31 2009-04-21 Fairchild Semiconductor Corporation Power device with improved edge termination
JP5515248B2 (ja) * 2008-03-26 2014-06-11 富士電機株式会社 半導体装置
JP5586546B2 (ja) 2011-03-23 2014-09-10 株式会社東芝 半導体装置
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
US9379231B2 (en) 2012-02-17 2016-06-28 Infineon Technologies Americas Corp. Transistor having increased breakdown voltage
US9070755B2 (en) 2012-02-17 2015-06-30 International Rectifier Corporation Transistor having elevated drain finger termination
US10784372B2 (en) * 2015-04-03 2020-09-22 Magnachip Semiconductor, Ltd. Semiconductor device with high voltage field effect transistor and junction field effect transistor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5638867A (en) * 1979-09-07 1981-04-14 Hitachi Ltd Insulated gate type field effect transistor
JPS5712558A (en) * 1980-06-25 1982-01-22 Sanyo Electric Co Ltd Mos transistor having high withstand voltage
JPS5880869A (ja) * 1981-11-10 1983-05-16 Nec Corp 絶縁ゲ−ト形電界効果トランジスタ
JPS62242365A (ja) * 1986-04-15 1987-10-22 Matsushita Electronics Corp Ｍｏｓ形出力回路素子
US4866495A (en) * 1987-05-27 1989-09-12 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application
JPH01207976A (ja) * 1988-02-15 1989-08-21 Nec Corp 半導体装置
JPH01264262A (ja) * 1988-04-15 1989-10-20 Toshiba Corp Ｍｏｓ型電界効果トランジスタ
US5055896A (en) * 1988-12-15 1991-10-08 Siliconix Incorporated Self-aligned LDD lateral DMOS transistor with high-voltage interconnect capability

Also Published As

Publication number Publication date
DE69431196D1 (de) 2002-09-19
EP0613187A3 (de) 1994-12-21
EP0810672B1 (de) 2002-08-14
EP0613187A2 (de) 1994-08-31
DE69418365D1 (de) 1999-06-17
EP0810672A3 (de) 1998-01-28
EP0810672A2 (de) 1997-12-03
DE69431196T2 (de) 2003-03-13
US5523599A (en) 1996-06-04
JPH06244412A (ja) 1994-09-02
JP3203858B2 (ja) 2001-08-27
EP0613187B1 (de) 1999-05-12

Similar Documents

Publication Publication Date Title
DE69418365T2 (de) Hochspannung-MIS-Feldeffekttransistor
DE69224709T2 (de) Halbleiteranordnung mit verbesserter Durchbruchspannungs-Charakteristik
EP1051756B1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE10214151B4 (de) Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
DE2706623C2 (de)
DE10153739B4 (de) Halbleiterbauelement
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE102004063523B4 (de) Halbleitervorrichtung
DE102005014743B4 (de) MOS-Feldplattentrench-Transistoreinrichtung
DE3537004A1 (de) Vdmos-baustein
DE69629017T2 (de) Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil
DE10127391B4 (de) Halbleiter-Vorrichtung
DE19735425B4 (de) Mosfet
DE19923466B4 (de) Junctionsisolierter Lateral-MOSFET für High-/Low-Side-Schalter
DE10312911B4 (de) Halbleiterbauelement mit platzsparendem Randabschluss
DE69223390T2 (de) Statischer Induktionsthyristor mit MOS
DE102004015921B4 (de) Rückwärts sperrendes Halbleiterbauelement mit Ladungskompensation
EP1796175B1 (de) DMOS-Transistor mit optimierter Randstruktur
DE102006002438A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102020121333A1 (de) Transistorbauelement mit gateelektroden und feldelektroden
DE10243743B4 (de) Quasivertikales Halbleiterbauelement
DE102005045910B4 (de) Laterales SOI-Bauelement mit einem verringerten Einschaltwiderstand
DE102004006002B3 (de) Soi-Halbleiterbauelement mit erhöhter Spannungsfestigkeit
DE10301939B4 (de) Feldeffekttransistor
DE10005772B4 (de) Trench-MOSFET

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee