Nothing Special   »   [go: up one dir, main page]

CN203367268U - 半导体芯片封装模组及其封装结构 - Google Patents

半导体芯片封装模组及其封装结构 Download PDF

Info

Publication number
CN203367268U
CN203367268U CN 201320485888 CN201320485888U CN203367268U CN 203367268 U CN203367268 U CN 203367268U CN 201320485888 CN201320485888 CN 201320485888 CN 201320485888 U CN201320485888 U CN 201320485888U CN 203367268 U CN203367268 U CN 203367268U
Authority
CN
China
Prior art keywords
semiconductor chip
electrical connector
substrate
thickness
metal coupling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 201320485888
Other languages
English (en)
Inventor
王之奇
喻琼
王蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN 201320485888 priority Critical patent/CN203367268U/zh
Application granted granted Critical
Publication of CN203367268U publication Critical patent/CN203367268U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

本实用新型揭示了一种半导体芯片封装模组及封装结构，其中，所述封装结构包括：半导体芯片，所述芯片一表面设有第一电连接件和与所述第一电连接件相应的功能区；基板，其包括上表面及与上表面相背的下表面；金属凸块，电性连接所述第一电连接件和所述基板下表面的导电层；第二电连接件，电性连接所述基板下表面的导电层，其厚度大于所述半导体芯片和所述金属凸块的厚度之和。与现有技术相比，本实用新型可在不对基板做任何改动的情况下，有效减小封装体积，满足市场对电子产品的尺寸的轻、小、薄化需求。

Description

半导体芯片封装模组及其封装结构
技术领域
本实用新型属于半导体制造领域，尤其涉及一种半导体芯片封装模组及其封装结构。
背景技术
随着电子产业的迅速发展,市场对电子产品的尺寸要求越来越趋于轻、小、薄化；相应地，对电子产品中的半导体芯片封装提出了更高的要求。
目前现有技术中，通常是采用引线键合（Wire Bonding）方式对半导体芯片进行封装（如图1所示），现有的晶圆级封装结构包括：芯片10、基板20，其中，芯片10粘合在基板20的上表面，并通过金线30与基板20电性连接，基板20下表面设有锡球40。
发明内容
本实用新型的目的在于提供一种减小封装体积的半导体芯片封装模组及其封装结构。
其中，本实用新型一实施方式的半导体芯片封装结构，包括：半导体芯片，所述芯片一表面设有第一电连接件和与所述第一电连接件相应的功能区；
基板，其包括上表面及与上表面相背的下表面；
所述封装结构还包括：
金属凸块，电性连接所述第一电连接件和所述基板下表面的导电层； 
第二电连接件，电性连接所述基板下表面的导电层，其厚度大于所述半导体芯片和所述金属凸块的厚度之和。
作为本实用新型的进一步改进，所述基板上设有通孔，所述通孔的位置与所述功能区对应。
作为本实用新型的进一步改进，所述第二电连接件的厚度与所述半导体芯片和所述金属凸块的厚度之和的差值大于等于100微米。
作为本实用新型的进一步改进，所述金属凸块的材质为金。 
相应地，本实用新型一实施方式的半导体封装模组，包括一半导体芯片封装结构、与所述半导体芯片封装结构配合的透镜及支架，所述半导体芯片封装结构包括：
半导体芯片，所述芯片一表面设有第一电连接件和与所述第一电连接件相应的功能区；
基板，其包括上表面及与上表面相背的下表面，所述基板上设有通孔，所述通孔的位置与所述功能区对应；所述封装结构还包括：
金属凸块，电性连接所述第一电连接件和所述基板下表面的导电层； 
第二电连接件，电性连接所述基板下表面的导电层，其厚度大于所述半导体芯片和所述金属凸块的厚度之和。
作为本实用新型的进一步改进，所述透镜的焦距等于透镜中心到基板上表面的距离、基板的厚度、基板下表面到功能区中心的距离之和。
作为本实用新型的进一步改进，所述第二电连接件的厚度与所述半导体芯片和所述金属凸块的厚度之和的差值大于等于100微米。
与现有技术相比，本实用新型可通过较为简单的工艺，有效减小封装体积，满足市场对电子产品的尺寸的轻、小、薄化需求。
附图说明
图1是背景技术中半导体芯片的封装结构剖面示意图。
图2是本实用新型一实施方式中半导体芯片封装结构剖面示意图。
图3是本实用新型一实施方式中半导体封装模组结构剖面示意图。
图4是本实用新型一实施方式中半导体模组封装方法步骤流程图。
具体实施方式
以下将结合附图所示的具体实施方式对本实用新型进行详细描述。但这些实施方式并不限制本实用新型，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本实用新型的保护范围内。
如图2所示，在本实用新型一实施方式中，所述半导体芯片封装结构包括半导体芯片10、基板20、金属凸块30，以及第二电连接件40。
其中，所述芯片10一表面设有至少一个第一电连接件101，例如：焊垫；以及与所述第一电连接件101相应的功能区102，例如：影像传感区。所述第一电连接件101和所述功能区102电性连接。优选地，在本实施方式中，设有第一电连接件101和功能区102的表面称之为芯片10的上表面，与之相背的表面称之为芯片10的下表面。
所述基板20，其材质可为硅、玻璃、陶瓷等材料。所述基板20具有上表面及与上表面相背的下表面。优选地，所述基板20的下表面上设有导电层201。
所述至少一个第二电连接件40，例如：焊球，设置于所述基板20的下表面一侧。所述第二电连接件40电性连接所述导电层201。
所述金属凸块30，其材质可为金等导电金属。该金属凸块30电性连接所述半导体芯片10上的第一电连接件101和所述基板20下表面的导电层201，使得所述第一电连接件101通过所述金属凸块30实现与所述第二电连接件40的电性连接。
优选地，本实施方式中，所述第二电连接件40大致呈圆球状。所述第二电连接件40的厚度要大于所述半导体芯片10和所述金属凸块30的厚度之和。其中，所述第二电连接件40的厚度是指从基板20的下表面到第二电连接件40下端点所在的水平面的距离。所述半导体芯片10厚度是指从半导体芯片10的上表面到半导体芯片10的下表面的距离。所述金属凸块30的厚度是指从所述金属凸块30与基板20的电连接点到所述金属凸块30与半导体芯片10的上表面的电连接点的距离。所述下端点是指离所述基板20的下表面距离最大的点。如此，该半导体芯片10的下表面到基板20的上表面的距离小于所述第二电连接件40的下端点到基板20的上表面的距离，从而降低了整个半导体芯片封装结构的整体厚度。
优选地，所述第二电连接件40的厚度与所述半导体芯片10和所述金属凸块30的厚度之和的差值大于等于100微米。以方便第二电连接件40再与其他器件电性连接，如PCB板。
值得一提的是，参图3所示，当所述半导体芯片10为影像传感芯片时，所述基板20上还可设有通孔202，该通孔202的位置与所述半导体芯片10的功能区的位置相对应，以从所述基板20的上表面暴露所述半导体芯片10上的影像传感区。尤其是所述基板20采用硅或者陶瓷等不透明的材质时。
如图3所示，在本实用新型一实施方式中，所述半导体封装模组包括一半导体芯片封装结构、与所述半导体芯片封装结构配合的透镜50及支架60，所述透镜的焦距等于透镜中心到基板上表面的距离、基板的厚度、基板下表面到功能区中心的距离之和。其中所述半导体芯片封装结构为影像传感芯片封装结构，其具体地封装结构如前所述。
如图4所示，在本实用新型一实施方式中，半导体模组的封装方法，由以下步骤组成：
S1、提供一基板20，其材质可为硅、玻璃、陶瓷等材料。所述基板20具有上表面及与上表面相背的下表面，在所述基板上形成若干通孔202，以及在所述基板下表面形成导电层201。
提供一半导体芯片，在本实施方式中，该半导体芯片可为任意尺寸的晶圆形式。所述芯片10一表面设有若干第一电连接件101，例如：焊垫；以及与所述第一电连接件101相应的若干功能区102，例如：影像传感区。所述第一电连接件101和所述功能区102电性连接。优选地，在本实施方式中，设有第一电连接件101和功能区102的表面称之为芯片10的上表面，与之相背的表面称之为芯片10的下表面。
S2、提供金属凸块30，其材质可为金等导电金属。将表面设有若干第一电连接件101的芯片10通过金属凸块30与所述基板20下表面的导电层201电性连接，，所述若干功能区与所述若干通孔位置相对应，以从所述基板20的上表面暴露所述半导体芯片10上的影像传感区。尤其是所述基板20采用硅或者陶瓷等不透明的材质时。
S3、在所述基板的上表面形成若干支架，以及与若干支架配合的若干透镜；
S4、在所述基板20下表面形成与导电层201电性连接的若干第二电连接件40，例如：焊球。所述第一电连接件101通过所述金属凸块30实现与所述第二电连接件40的电性连接。 
优选地，本实施方式中，所述第二电连接件40大致呈圆球状。所述第二电连接件40的厚度要大于所述半导体芯片10和所述金属凸块30的厚度之和。其中，所述第二电连接件40的厚度是指从基板20的下表面到第二电连接件40下端点所在的水平面的距离。所述半导体芯片10厚度是指从半导体芯片10的上表面到半导体芯片10的下表面的距离。所述金属凸块30的厚度是指从所述金属凸块30与基板20的电连接点到所述金属凸块30与半导体芯片10的上表面的电连接点的距离。所述下端点是指离所述基板20的下表面距离最大的点。如此，在不对基板20做任何改动的情况下，使该半导体芯片10的下表面到基板20的上表面的距离小于所述第二电连接件40的下端点到基板20的上表面的距离。通过较为简单的工艺，有效地减小了封装体积。 特别地，本实施方式中，因所述半导体芯片10设置于所述基板的下表面，所述透镜的焦距等于透镜中心到基板上表面的距离、基板的厚度、基板下表面到功能区中心的距离之和，故其可直接在所述基板20的上表面形成支架，而无需在基板的上表面形成间隔件后，再在间隔件上形成支架， 有效地降低了封装成本，简化了封装工艺，提升了封装效率。
优选地，所述第二电连接件40的厚度与所述半导体芯片10和所述金属凸块30的厚度之和的差值大于等于100微米。以方便第二电连接件40再与其他器件电性连接，如PCB板。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式，例如，可先形成第二电连接件，再形成支架和透镜等本领域技术人员在本实用新型的精神下所做的可预见的调整。
上文所列出的一系列的详细说明仅仅是针对本实用新型的可行性实施方式的具体说明，它们并非用以限制本实用新型的保护范围，凡未脱离本实用新型技艺精神所作的等效实施方式或变更均应包含在本实用新型的保护范围之内。

Claims (7)

1.一种半导体芯片封装结构，所述封装结构包括：
半导体芯片，所述芯片一表面设有第一电连接件和与所述第一电连接件相应的功能区；
基板，其包括上表面及与上表面相背的下表面；其特征在于，所述封装结构还包括：
金属凸块，电性连接所述第一电连接件和所述基板下表面的导电层； 
第二电连接件，电性连接所述基板下表面的导电层，其厚度大于所述半导体芯片和所述金属凸块的厚度之和。
2.根据权利要求1所述的半导体芯片封装结构，其特征在于，所述基板上设有通孔，所述通孔的位置与所述功能区对应。
3.根据权利要求1所述的半导体芯片封装结构，其特征在于，所述第二电连接件的厚度与所述半导体芯片和所述金属凸块的厚度之和的差值大于等于100微米。
4.根据权利要求1所述的半导体芯片封装结构，其特征在于，所述金属凸块的材质为金。
5.一种半导体芯片封装模组，包括一半导体芯片封装结构、与所述半导体芯片封装结构配合的透镜及支架，所述半导体芯片封装结构包括：
半导体芯片，所述芯片一表面设有第一电连接件和与所述第一电连接件相应的功能区；
基板，其包括上表面及与上表面相背的下表面，所述基板上设有通孔，所述通孔的位置与所述功能区对应；其特征在于，所述封装结构还包括：
金属凸块，电性连接所述第一电连接件和所述基板下表面的导电层； 
第二电连接件，电性连接所述基板下表面的导电层，其厚度大于所述半导体芯片和所述金属凸块的厚度之和。
6.根据权利要求5所述的半导体芯片封装模组，其特征在于，所述透镜的焦距等于透镜中心到基板上表面的距离、基板的厚度、基板下表面到功能区中心的距离之和。
7.根据权利要求5所述的半导体芯片封装模组，其特征在于，所述第二电连接件的厚度与所述半导体芯片和所述金属凸块的厚度之和的差值大于等于100微米。
CN 201320485888 2013-08-09 2013-08-09 半导体芯片封装模组及其封装结构 Expired - Lifetime CN203367268U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201320485888 CN203367268U (zh) 2013-08-09 2013-08-09 半导体芯片封装模组及其封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201320485888 CN203367268U (zh) 2013-08-09 2013-08-09 半导体芯片封装模组及其封装结构

Publications (1)

Publication Number Publication Date
CN203367268U true CN203367268U (zh) 2013-12-25

Family

ID=49814989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201320485888 Expired - Lifetime CN203367268U (zh) 2013-08-09 2013-08-09 半导体芯片封装模组及其封装结构

Country Status (1)

Country Link
CN (1) CN203367268U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400817A (zh) * 2013-08-09 2013-11-20 苏州晶方半导体科技股份有限公司 半导体芯片封装模组、封装结构及其封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400817A (zh) * 2013-08-09 2013-11-20 苏州晶方半导体科技股份有限公司 半导体芯片封装模组、封装结构及其封装方法

Similar Documents

Publication Publication Date Title
TWI548042B (zh) 電子系統及其核心模組
TWI481001B (zh) 晶片封裝結構及其製造方法
TWI599009B (zh) 半導體晶片封裝元件，半導體模組，半導體封裝元件之製造方法及半導體模組之製造方法
CN102456677A (zh) 球栅阵列封装结构及其制造方法
US10943842B2 (en) Semiconductor device with a protection mechanism and associated systems, devices, and methods
CN102136434A (zh) 在引线键合的芯片上叠置倒装芯片的方法
CN105374788A (zh) 堆叠式倒装芯片封装结构及其制造方法
CN203367268U (zh) 半导体芯片封装模组及其封装结构
CN102937663B (zh) 智能电表核心模块的封装结构及封装方法
CN204946888U (zh) 倒装焊接芯片
CN103208467B (zh) 内嵌封装体的封装模块及其制造方法
CN103050454A (zh) 堆迭封装构造
CN105261602A (zh) 一种显示面板的封装结构、转接板、封装方法及显示装置
CN102651323B (zh) 半导体封装结构的制法
CN103400817A (zh) 半导体芯片封装模组、封装结构及其封装方法
CN102751203A (zh) 半导体封装结构及其制作方法
CN102646658A (zh) 半导体封装件及其制造方法
CN105006470A (zh) 一种半导体堆叠封装结构及其制造方法
CN101211884B (zh) 芯片封装结构及其制造方法
CN105405825A (zh) 一种覆晶薄膜封装结构
CN110993517A (zh) 一种芯片堆叠封装方法及封装结构
CN204045558U (zh) 半导体器件阵列式倒片封装机构
CN204303804U (zh) 可拆卸、可组装的半导体封装体堆叠结构
US8222722B2 (en) Integrated circuit package and device
CN203941896U (zh) 一种圆片级芯片扇出封装结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20131225