Nothing Special   »   [go: up one dir, main page]

CN103050454A - 堆迭封装构造 - Google Patents

堆迭封装构造 Download PDF

Info

Publication number
CN103050454A
CN103050454A CN2012105170495A CN201210517049A CN103050454A CN 103050454 A CN103050454 A CN 103050454A CN 2012105170495 A CN2012105170495 A CN 2012105170495A CN 201210517049 A CN201210517049 A CN 201210517049A CN 103050454 A CN103050454 A CN 103050454A
Authority
CN
China
Prior art keywords
wafer
packaging structure
upper substrate
thermal conductivity
conductivity region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012105170495A
Other languages
English (en)
Inventor
黄东鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2012105170495A priority Critical patent/CN103050454A/zh
Publication of CN103050454A publication Critical patent/CN103050454A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开一种堆迭封装构造包含一上封装体，一下封装体及一导热介面层，所述上封装体包含一上基板及一上晶片，所述上基板包含一第一图案化金属层，所述图案化金属层包含第一导热区域，所述上晶片设置在所述上基板且电性连接所述上基板，所述下封装体包含一下基板、数个电性连接元件及一下晶片，所述下基板通过所述电性连接元件电性连接所述上基板，所述下晶片设置在所述下基板上且所述下晶片与所述下基板电性连接。所述导热介面层结合在所述上基板的第一导热区域与所述下晶片之间；通过所述封装构造中的第一导热区域及导热介面层，有助于热传导并增加热交换的面积，进而提高晶片的散热效率。

Description

堆迭封装构造
技术领域
本发明是有关于一种堆迭封装构造，特别是有关于一种可提高散热效率的堆迭封装构造。
背景技术
现今，随着如携带式个人电脑、智慧手机及数码相机等电子装置，微小化、多功能化及高性能化，半导体装置必须设计的更小且功能更多，因而使半导体封装构造(semiconductor package)在许多电子装置的使用上越来越普遍。例如，堆迭式封装构造(Package on Package，PoP)是一种很典型的立体式封装构造，将两个独立封装完成的封装体，加以堆迭形成单一封装构造，用以增加单一封装构造的电性功能，并节省印刷电路基板上进行表面粘着技术(SMT)时的使用空间，此外，堆迭式封装构造通过独立的两个封装体经封装与测试后再以表面粘合的方式迭合，不仅可减少制造风险，提高产品良率，更可缩短封装结构间的线路长度，以降低讯号延迟及存取时间。
然而，晶片在运作时会产生高温，因此其表面需要另外接合一散热片(heat sink)进行散热，常见固定散热片于晶片的方法是使用导热胶。而堆迭式封装构更是容易产生高温，原因在于堆迭式封装构会设计有二个以上的晶片，上方基板的晶片(例如：记忆体晶片，Memory Die)与下方基板的晶片(例如：逻辑晶片，Logic Die)所产生的高温，一般仅能通过于上方基板的具有散热片的晶片以及上方基板与下方基板间作为电性连结用的金属导电材料，例如位于晶片周围的焊球或导电凸块的连结，因为一般金属导电材料同时具有较高的导热性质，因此可将热传递至基板进行散热，但上述方式的散热介面少且作为电性连结用的散热路径长将使内部的高温无法有效的散去，进而影响整体的散热效率。近年来，堆迭式封装构造广泛应用于可携式电子产品中，为了符合可携式电子产品日益轻薄短小化的趋势，堆迭式封装构造也需进一步薄型化，然而薄型化的堆迭式封装构造难以提供足够空间在上、下封装体之间设置散热金属片，因而使得整体的散热效率变得低落。
故，有必要提供一种堆迭封装构造，以解决现有技术所存在的问题。
发明内容
有鉴于此，本发明提供一种堆迭封装构造，以解决现有技术所存在散热效率不佳的问题。
本发明的主要目的在于提供一种堆迭封装构造，其可以通过封装构造中的导热区域及导热介面层，有助于热传导并增加热交换的面积，进而提高晶片的散热效率。
本发明的另一目的在于提供一种堆迭封装构造，其可以通过封装构造中的导热垫有助于热传导，并增加热交换的面积，进而提高晶片的散热效率。
为达成本发明的前述目的，本发明一实施例提供一种堆迭封装构造，其中所述堆迭封装构造包含：一上封装体，一下封装体及一导热介面层，所述上封装体包含一上基板及一上晶片，所述上基板包含一上表面、一背对所述上表面的下表面及一设置在所述下表面的第一图案化金属层，所述图案化金属层包含第一导热区域，所述上晶片设置在所述上基板的上表面且电性连接所述上基板，所述下封装体包含一下基板、数个电性连接元件及一下晶片，所述下基板通过所述电性连接元件电性连接所述上基板，所述下晶片包含第一表面及背对第一表面的第二表面，所述下晶片设置在所述下基板上且所述下晶片的第一表面与所述下基板电性连接。所述导热介面层结合在所述上基板的第一导热区域与所述下晶片的第二表面之间。
再者，本发明另一实施例提供另一种堆迭封装构造，其中所述堆迭封装构造包含：一上封装体、一导热垫及一下封装体，所述上封装体包含一上基板及一上晶片，所述上基板具有一上表面及一背对所述上表面的下表面，所述导热垫设置于所述上基板的上表面，所述上晶片设置在所述导热垫上且电性连接所述上基板，所述下封装体包含一下基板、数个电性连接元件及一下晶片，所述下基板通过所述电性连接元件电性连接所述上基板，所述下晶片包含一第一表面及背对第一表面的第二表面，所述下晶片设置在所述下基板上且所述下晶片的第一表面与所述下基板电性连接。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：
附图说明
图1是本发明一实施例堆迭封装构造的示意图。
图2是本发明另一实施例堆迭封装构造的示意图。
图3是本发明又一实施例堆迭封装构造的示意图。
图4是本发明再一实施例堆迭封装构造的示意图。
图5是本发明图1实施例堆迭封装构造的组装示意图。
图6是本发明图3实施例堆迭封装构造的组装示意图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。再者，本发明所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧面、周围、中央、水准、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
请参照图1所示，本发明一实施例的堆迭封装构造100造主要包含一上封装体1，一下封装体2及一导热介面层3。所述上封装体1包含一上基板11、一上晶片14及一上封装胶材15，所述下封装体2包含一下基板21、数个电性连接元件22、一下晶片23及一下封装胶材24，本发明将于下文逐一详细说明本实施例上述各元件的细部构造、组装关系及其运作原理。
请参照图1所示，在本实施例中，所述上基板11及下基板21例如选自硬式(rigid)或可挠式(flexible)的封装等级有机印刷电路板(printed circuit board,PCB)，但本发明并不局限于此。所述上基板11及下基板21主要由数个金属层(即线路层)及绝缘树脂层交替堆迭而成。
请参照图1所示，所述上基板11包含一上表面(未标示)、一背对所述上表面的下表面(未标示)、一设置在下表面的第一图案化金属层111、一设置在上表面的第二图案化金属层112及一覆盖在上、下表面的阻焊层113，所述第一图案化金属层111包含一第一导热区域1111及一第一电路区域1112，所述阻焊层113在下表面以一凹口110裸露所述第一导热区域1111，且所述导热介面层3可嵌设于所述凹口110内。再者，所述阻焊层113在上表面的第二图案化金属层112亦可选择性的以另一凹口110’裸露所述第二导热区域1121，所述上晶片14的一背面朝下设置在所述第二导热区域1121上，且所述上晶片14的一有源表面朝上且电性连接所述上基板11的第二电路区域1122，其中所述第二导热区域1121与所述第一导热区域1111相对应。
更详细来说，在本实施例中，且所述第一导热区域1111及第二导热区域1121为金属材料(例如铜)，也就是由所述第一图案化金属层111及第二图案化金属层112的一部份直接做为所述第一导热区域1111及第二导热区域1121，所述阻焊层113为防焊绿漆(solder mask)，其覆盖于所述第一图案化金属层111及第二图案化金属层112上并裸露一部份，以保护所述第一图案化金属层111及第二图案化金属层112避免因刮伤造成短、断路现象，其中所述裸露的第二电路区域1122可做为数个焊垫，其可通过焊线(未标示)与所述打线型的上晶片14电性连接。另外，所述上晶片14也可以直接以倒装晶片的方式设置在所述上基板11的上表面的数个焊垫，此时不设置所述第二导热区域1121，因此并不以本实施例为限。再者，所述上封装胶材15例如为环氧树脂及绝缘颗粒(如氧化铝或二氧化硅)的混合物，所述上封装胶材15用以包覆保护所述上晶片14、焊线及所述上基板11的上表面。
所述下基板21通过所述电性连接元件22电性连接所述上基板11，所述下晶片23包含第一表面231及背对第一表面231的第二表面232，所述电性连接元件22可选自金属球或金属柱状物，例如为锡球。所述下晶片23设置在所述下基板21上且所述下晶片的第一表面231以倒装晶片的方式通过数个凸块(未标示)与所述下基板21电性连接。所述下封装胶材24例如为环氧树脂及绝缘颗粒(如氧化铝或二氧化硅)的混合物，所述下封装胶材24用以包覆保护所述下晶片23、凸块、所述下基板21的上表面及所述电性连接元件22的一部份，并裸露出所述电性连接元件22的上半部及所述下晶片23的背面。再者，所述导热介面层3结合在所述第一导热区域1111与所述下晶片23的第二表面232之间，根据本发明一实施例，其中所述第一导热区域1111的面积与下晶片23的面积的比值为1至1.3之间，若比值小于1则散热效果偏低，若比值大于1.3则不易满足封装结构小型化的需求，所述第二导热区域1121可与第一导热区域1111的面积相同或不同。根据本发明一实施例，第二导热区域1121与第一导热区域1111的面积相近，可使得第一图案化金属层111及第二图案化金属层112的热膨胀系数(CTE)接近,可减少因为温度变化所产生的翘曲(warpage)的问题。
在本实施例中，所述导热介面层3包含至少一层导热胶或还包含至少一层石墨烯层或金属导热材料层或合金导热材料层，其使用的厚度例如介于50至100微米之间；所述金属导热材料层例如为铟、铟合金或铟与其他金属的复合层，其使用的厚度例如介于150至250微米之间。当本发明的导热介面层3选用金属导热材料层时，所述下晶片23的背面可以选择预先制作一背金属层(未绘示)，以增加与所述金属导热材料层的接合性质。
根据本实施例，所述上基板11通过所述第一导热区域1111热性连接所述导热介面层3，可增加所述上封装体1与下封装体2的热接触面积及缩短导热路径，同时所述上晶片14下方连接所述第二导热区域1121，所述下晶片23上方连接所述导热介面层3，可迅速将两晶片产生的热能汇出至所述上基板11，进而提高两晶片的散热效率，此外，透过基板导入导热区域的设计可在不增加堆迭封装构造的整体厚度之下又能提高堆迭封装构造的散热效率。
请参照图2所示，本发明另一实施例的堆迭封装构造相似于本发明图1实施例，并大致沿用相同元件名称及图号，但本实施例的差异特征在于：所述导热介面层3为多层结构，进一步包含石墨烯层，或为铜层与石墨烯层的组合，上述石墨烯层中的石墨烯(Graphene)是一种由碳原子以sp2杂化轨道组成六角型呈蜂巢晶格的平面薄膜，只有一个碳原子厚度的二维材料，所述阻焊层113同样在下表面以一凹口110形成一第一导热区域1111。上述材料选择的优点在于：由于石墨烯的热传导具有异向性，其z方向的热传导为15W/mK，其x-y平面的热传导高达5300W/mK，因此，将所述导热介面层3可迅速的将所述下晶片23所产生的热能沿水平方向以辐射状朝向各侧边传导，再将热能均匀的汇出至所述上基板11，不仅增加热能的均匀传导，也增进了热交换的有效面积，进而提高两晶片的热汇出效能。
请参照图3所示，本发明又一实施例的堆迭封装构造相似于本发明图1实施例，并大致沿用相同元件名称及图号，但本实施例的差异特征在于：所述堆迭封装构造100包含：一上封装体1及一下封装体2，所述上封装体1包含一上基板11、一上晶片14、一上封装胶材15及一导热垫16，所述上基板11具有一上表面(未标示)及一背对所述上表面的下表面(未标示)，其中所述导热垫16设置于所述上基板11的上表面，所述上晶片14设置在所述导热垫16上且电性连接所述上基板11的一第二图案化金属层112。所述下封装体2包含一下基板21、数个电性连接元件22、一下晶片23及一下封装胶材24，所述下基板21通过所述电性连接元件22电性连接所述上基板11，所述下晶片23设置在所述下基板21上且与所述下基板21电性连接，在本实施例中，所述导热垫16为石墨烯层。
根据本实施例，通过将所述导热垫16设置于所述上基板11的上表面，有助于将所述导热垫16水平传导的热发散至所述上封装胶材15或焊线，并增加有效的散热面积，进而提高晶片散热的效果。
请参照图4所示，本发明再一实施例的堆迭封装构造相似于本发明图3实施例，并大致沿用相同元件名称及图号，但本实施例的差异特征在于：所述堆迭封装构造100包含：一上封装体1、一下封装体2、及一导热环4，其中所述上基板11在上表面同样设置一导热垫16，所述上晶片14周边设置有所述导热环4于所述上导热垫16上。在本实施例中，所述导热垫16与导热环4为石墨烯层。
根据本实施例，通过将所述导热垫16设置于所述上基板11的上表面，同时将所述导热环4围绕在所述上晶片14外，能够增加热能传导的速度，并提高散热效果。
请参照图5并配合图1，其显示依照本发明的图1实施例的堆迭封装构造的组装示意图。本实施例的堆迭封装构造的组装步骤：
首先，备置一上基板11，其中所述上基板11的下、上表面各具有一第一图案化金属层111及一第二图案化金属层112，并以所述第一图案化金属层111及第二图案化金属层112的一部份做为一第一导热区域1111及一第二导热区域1121，接着再在上、下表面覆盖一阻焊层113，所述阻焊层113于下、上表面各具有一凹口110、110’，以裸露出所述第一导热区域1111及第二导热区域1121。随后，再将一打线型上晶片14迭置于所述上基板11上表面的第二导热区域1121上，并将所述上晶片14电性连接所述第二图案化金属层112的一第二电路区域1122，并以一上封装胶材15进行封装，以形成一上封装体1。
接着，备置一下基板21，所述下基板21设置数个电性连接元件22，将一下晶片23具有的一第一表面231通过数个凸块设置在所述下基板21上并电性连接所述下基板21。接着，利用一下封装胶材24包覆保护所述下晶片23、凸块、所述下基板21的上表面及所述电性连接元件22的一部份，并裸露出所述电性连接元件22的上半部及所述下晶片23的一第二表面232，以形成一下封装体2。
最后，将一导热介面层3贴覆在所述下晶片23的第二表面232，再组合所述上封装体1及下封装体2，以通过所述电性连接元件22电性连接所述上、下基板11、21，以形成一堆迭封装构造100。其中，所述上封装体1及下封装体2组合之前，所述导热介面层3可先贴覆于所述第一导热区域1111上或者贴覆于所述下晶片23的第二表面232上，所述导热介面层3的组合方式并不以本实施例所局限。
请参照图6并配合图3，其显示依照本发明的图3实施例的堆迭封装构造的组装示意图。本实施例的堆迭封装构造的组装如下步骤：
首先，备置一上基板11，其中所述上基板11的下、上表面各具有一第一图案化金属层111及一第二图案化金属层112，并以石墨烯层做为一导热垫16，接着再设置一阻焊层113，所述阻焊层113于上表面具有一凹口110’，以裸露出所述导热垫16。随后，将一打线型上晶片14迭置于所述上基板11上表面的导热垫16上，利用一上封装胶材15进行封装，以形成一上封装体1。
接着，备置一下基板21，所述下基板21设置数个电性连接元件22，将一下晶片23通过数个凸块设置在所述下基板21上并电性连接所述下基板21。接着，利用一下封装胶材24包覆保护所述下晶片23、凸块、所述下基板21的上表面及所述电性连接元件22的一部份，并裸露出所述电性连接元件22的上半部及所述下晶片23具有的一第二表面232，以形成一下封装体2。
最后，组合所述上封装体1及下封装体2，以通过所述电性连接元件22电性连接所述上、下基板11、21，以形成一堆迭封装构造100。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (12)

1.一种堆迭封装构造，其特征在于：所述堆迭封装构造包含：
一上封装体，包含一上基板及一上晶片，所述上基板包含一上表面、一背对所述上表面的下表面及一设置在所述下表面的第一图案化金属层，所述图案化金属层包含第一导热区域，所述上晶片设置在所述上基板的上表面且电性连接所述上基板；
一下封装体，包含一下基板、数个电性连接元件及一下晶片，所述下基板通过所述电性连接元件电性连接所述上基板，所述下晶片包含第一表面及背对第一表面的第二表面，所述下晶片设置在所述下基板上且所述下晶片的第一表面与所述下基板电性连接；及
一导热介面层，结合在所述上基板的第一导热区域与所述下晶片的第二表面之间。
2.如权利要求1所述堆迭封装构造，其特征在于：所述第一导热区域为金属材料。
3.如权利要求1所述堆迭封装构造，其特征在于：所述第一导热区域的面积与下晶片的面积的比值为1至1.3之间。
4.如权利要求1所述堆迭封装构造，其特征在于：所述上基板还包含一设置在所述上表面的第二图案化金属层，所述第二图案化金属层包含一第二导热区域，所述第二导热区域与所述第一导热区域相对应，且所述上晶片设置在所述第二导热区域上。
5.如权利要求4所述堆迭封装构造，其特征在于：所述第二导热区域与所述第一导热区域的材料相同。
6.如权利要求1所述堆迭封装构造，其特征在于：所述导热介面层包含至少一层导热胶。
7.如权利要求6所述堆迭封装构造，其特征在于：所述导热介面层还包含至少一层石墨烯层或金属导热材料层或合金导热材料层。
8.如权利要求1所述堆迭封装构造，其特征在于：所述上基板还具有一位于所述下表面的阻焊层，所述阻焊层以一凹口裸露所述第一导热区域，所述导热介面层位于所述凹口内。
9.一种堆迭封装构造，其特征在于：所述堆迭封装构造包含：
一上封装体，包含一上基板及一上晶片，所述上基板具有一上表面及一背对所述上表面的下表面；
一导热垫，设置于所述上基板的上表面，所述上晶片设置在所述导热垫上且电性连接所述上基板；及
一下封装体，包含一下基板、数个电性连接元件及一下晶片，所述下基板通过所述电性连接元件电性连接所述上基板，所述下晶片包含一第一表面及背对第一表面的第二表面，所述下晶片设置在所述下基板上且所述下晶片的第一表面与所述下基板电性连接。
10.如权利要求9所述堆迭封装构造，其特征在于：所述堆迭封装构造还包含一导热环，所述导热环设置在所述导热垫上，且环绕在所述上晶片周边。
11.如权利要求9所述堆迭封装构造，其特征在于：所述导热垫为石墨烯层。
12.如权利要求9所述堆迭封装构造，其特征在于：所述导热环为石墨烯层。
CN2012105170495A 2012-12-06 2012-12-06 堆迭封装构造 Pending CN103050454A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012105170495A CN103050454A (zh) 2012-12-06 2012-12-06 堆迭封装构造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012105170495A CN103050454A (zh) 2012-12-06 2012-12-06 堆迭封装构造

Publications (1)

Publication Number Publication Date
CN103050454A true CN103050454A (zh) 2013-04-17

Family

ID=48063050

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012105170495A Pending CN103050454A (zh) 2012-12-06 2012-12-06 堆迭封装构造

Country Status (1)

Country Link
CN (1) CN103050454A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105453255A (zh) * 2013-08-12 2016-03-30 三星电子株式会社 热界面材料层及包括热界面材料层的层叠封装件器件
CN106449551A (zh) * 2016-11-24 2017-02-22 苏州晶方半导体科技股份有限公司 半导体结构及其形成方法、封装结构及其形成方法
CN111900142A (zh) * 2020-09-04 2020-11-06 星科金朋半导体（江阴）有限公司 一种芯片的封装结构及其封装方法
CN112992805A (zh) * 2021-01-28 2021-06-18 日月光半导体制造股份有限公司 半导体封装装置及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020024798A1 (en) * 1998-06-30 2002-02-28 Moden Walter L. Heat sink with alignment and retaining features
US20080220565A1 (en) * 2007-03-09 2008-09-11 Chao-Shun Hsu Design techniques for stacking identical memory dies
CN202394950U (zh) * 2011-12-12 2012-08-22 富鼎先进电子股份有限公司 组合式的导线架

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020024798A1 (en) * 1998-06-30 2002-02-28 Moden Walter L. Heat sink with alignment and retaining features
US20080220565A1 (en) * 2007-03-09 2008-09-11 Chao-Shun Hsu Design techniques for stacking identical memory dies
CN202394950U (zh) * 2011-12-12 2012-08-22 富鼎先进电子股份有限公司 组合式的导线架

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105453255A (zh) * 2013-08-12 2016-03-30 三星电子株式会社 热界面材料层及包括热界面材料层的层叠封装件器件
US10431522B2 (en) 2013-08-12 2019-10-01 Samsung Electronics Co., Ltd. Thermal interface material layer and package-on-package device including the same
US10950521B2 (en) 2013-08-12 2021-03-16 Samsung Electronics Co., Ltd. Thermal interface material layer and package-on-package device including the same
CN106449551A (zh) * 2016-11-24 2017-02-22 苏州晶方半导体科技股份有限公司 半导体结构及其形成方法、封装结构及其形成方法
CN106449551B (zh) * 2016-11-24 2020-06-19 苏州晶方半导体科技股份有限公司 半导体结构及其形成方法、封装结构及其形成方法
CN111900142A (zh) * 2020-09-04 2020-11-06 星科金朋半导体（江阴）有限公司 一种芯片的封装结构及其封装方法
CN112992805A (zh) * 2021-01-28 2021-06-18 日月光半导体制造股份有限公司 半导体封装装置及其制造方法

Similar Documents

Publication Publication Date Title
US11594462B2 (en) Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
US11257690B2 (en) 3DIC package comprising perforated foil sheet
US7928590B2 (en) Integrated circuit package with a heat dissipation device
US10163754B2 (en) Lid design for heat dissipation enhancement of die package
TWI529878B (zh) 集成電路封裝件及其裝配方法
TWI506743B (zh) 半導體裝置的熱能管理結構及其製造方法
US9318474B2 (en) Thermally enhanced wafer level fan-out POP package
CN101228627B (zh) 具有散热器的电子模块组件、便携式电子通信设备和印刷电路板
TWI508238B (zh) 晶片散熱系統
WO2012002294A1 (en) Stacked semiconductor device with heat dissipating member
JP2016092300A (ja) 半導体装置及び半導体装置の製造方法
TWI681523B (zh) 用於封裝上元件之電路之機械相容的以及導電及導熱的引線架
TWI309549B (en) Printed circuit board with improved thermal dissipating structure and electronic device with the same
JP4449258B2 (ja) 電子回路装置およびその製造方法
CN103050454A (zh) 堆迭封装构造
JP2012015225A (ja) 半導体装置
KR20140094081A (ko) 전기적인 신호라인과 방열 기능을 하는 방열판을 갖는 반도체 패키지 및 제조방법
CN103050455A (zh) 堆叠封装结构
JP4919689B2 (ja) モジュール基板
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
CN112117243A (zh) 半导体封装结构及其制备方法
CN108496248A (zh) 具有改进的热阻的电子芯片器件和相关制造工艺
CN116779551A (zh) 功率模组的集成封装结构及其集成封装方法
CN100417312C (zh) 具有改善散热结构的印刷电路板及电子装置
TWI820690B (zh) 功率模組及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130417