Nothing Special   »   [go: up one dir, main page]

CN1866538A - 半导体衬底及其制造方法 - Google Patents

半导体衬底及其制造方法 Download PDF

Info

Publication number
CN1866538A
CN1866538A CNA2006100818862A CN200610081886A CN1866538A CN 1866538 A CN1866538 A CN 1866538A CN A2006100818862 A CNA2006100818862 A CN A2006100818862A CN 200610081886 A CN200610081886 A CN 200610081886A CN 1866538 A CN1866538 A CN 1866538A
Authority
CN
China
Prior art keywords
epitaxial layer
semiconductor substrate
substrate body
epitaxial
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100818862A
Other languages
English (en)
Inventor
野上彰二
山冈智则
山内庄一
山口仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Denso Corp
Original Assignee
Denso Corp
Sumitomo Mitsubishi Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Sumitomo Mitsubishi Silicon Corp filed Critical Denso Corp
Publication of CN1866538A publication Critical patent/CN1866538A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

为了在半导体衬底上形成超级结结构后抑制电荷平衡的恶化和维持良好的耐压特性，在衬底主体的表面上以预定间隔分别形成多个柱状第一外延层(11)，并在该多个第一外延层之间的沟槽中分别形成多个第二外延层(12)。平行于衬底主体的表面的表面中的第一外延层中所包括的掺杂剂的浓度分布被配置为与平行于衬底主体的表面的表面中的第二外延层中所包括的掺杂剂的浓度分布相匹配。

Description

半导体衬底及其制造方法
技术领域
本发明涉及一种在沟槽中形成有外延层的半导体衬底，并涉及一种通过使用外延生长方法在沟槽中形成外延层的半导体衬底制造方法。
背景技术
作为这种类型半导体衬底的制造方法，常规上已经公开了一种半导体衬底制造方法(参见例如专利文件1)，采用该方法，基于外延生长方法在包括沟槽内部的半导体衬底上形成外延膜，对于该外延膜的一部分进行蚀刻处理和对于外延膜的膜形成处理重复进行超过一次，并用叠加的外延膜填充沟槽的内部。
在用这种方法制造的半导体衬底中，由于通过对外延膜的一部分进行蚀刻处理而使沟槽的开口部分增加，在该状态进行外延膜的形成可以防止沟槽的开口部分闭合。结果，可以抑制在沟槽中产生嵌入缺陷(孔隙)。
[专利文献1]日本专利申请公开No.2001-196573(权利要求4，[0015]和[0016]段)
但在根据现有技术的专利文件1中所公开的半导体衬底的制造方法中，虽然可以抑制在沟槽中产生嵌入缺陷(孔隙)，由于半导体衬底上部的柱形部分的掺杂剂浓度分布和沟槽中外延膜的掺杂剂浓度分布是不连续的，在形成超级结(super junction)结构后电荷平衡恶化，并且半导体衬底的电特性特别是耐压特性不利地降低。这里，超级结结构意思为，其中N型区域和P型区域在垂直于漂移区中电流方向的方向上交替对准的结构，而电荷平衡意思是在关断时从构成漂移区的N型区域和P型区域的PN结产生耗尽层以确保高耐受电压所需的N型半导体层和P型半导体层中每一个的载流子量。
此外，作为外延膜的膜形成气体，当使用诸如二氯硅烷(SiH2Cl2)或三氯硅烷(SiHCl3)的氯气混合气体或使用其中混合HCl气体，即在Si源气体中混合卤化物的混合气体替代甲硅烷(SiH4)时，混合气体的供应量可得到进一步精确控制。因此，可以减小外延膜中的孔隙。然而，通过使用混合气体来形成外延膜增加了在该外延膜中掺杂剂浓度分布的变化。特别是，当HCl用作卤化物时，Cl的反应距离减少。因此，存在半导体衬底上部柱状部分的掺杂剂浓度分布和沟槽中外延膜的掺杂剂浓度分布的不连续性变得突出的问题。
发明内容
本发明的目的在于提供一种半导体衬底和一种制造该半导体衬底的方法，其抑制了在形成超级结结构后电荷平衡的恶化并保持了良好的耐压特性。
本发明的另一目的在于提供一种半导体衬底和一种制造该半导体衬底的方法，其可以减少第二外延膜中的孔隙并匹配在平行于或垂直于第二外延层的衬底主体表面的表面中的掺杂剂浓度分布。
根据权利要求1所定义的本发明，如图1和2所示，提供一种对半导体衬底的改进，该半导体衬底具有一种结构，其中多个柱状第一外延层11分别以预定间隔形成在衬底主体13的表面上，而多个第二外延层12分别形成在该多个第一外延层11之间的沟槽14中。
其特征结构在于，在与衬底主体13的表面平行的表面中的每个第一外延层11中所包括的掺杂剂的浓度分布被配置为与在与衬底主体13的表面相平行的表面中的每个第二外延层12中所包括的掺杂剂的浓度分布相匹配。
在权利要求1所定义的这种半导体衬底中，由于在与衬底主体13的表面平行的表面中的每个第一外延层11中所包括的掺杂剂的浓度分布与在与衬底主体13的表面相平行的表面中的每个第二外延层12中所包括的掺杂剂的浓度分布具有相同的趋势，在第一外延层11中包含的载流子量变得基本上等于在邻近第一外延层11的第二外延层12中所包含的载流子量。结果，在半导体衬底10上形成超级结结构后，N型区域中的载流子量变得基本上等于在邻近N型区域的P型区域中的载流子量，并因此在关断时由N型区域和P型区域的PN结产生耗尽层，由此将漂移区完全耗尽。
根据权利要求2所定义的本发明，如图4和5所示，提供一种对半导体衬底的改进，该半导体衬底具有一种结构，其中多个柱状第一外延层11分别以预定间隔形成在衬底主体13的表面上，而多个第二外延层12分别形成在该多个第一外延层11之间的沟槽14中。
其特征结构在于，在与衬底主体13的表面垂直的表面中的每个第一外延层11中所包括的掺杂剂的浓度分布被配置为与在与衬底主体13的表面相垂直的表面中的每个第二外延层12中所包括的掺杂剂的浓度分布相匹配。
在权利要求2所定义的半导体衬底中，由于在与衬底主体13的表面垂直的表面中的每个第一外延层11中所包括的掺杂剂的浓度分布与在与衬底主体13的表面相垂直的表面中的每个第二外延层12中所包括的掺杂剂的浓度分布具有相同的趋势，在第一外延层11中包含的载流子量变得基本上等于在邻近第一外延层11的第二外延层12中所包含的载流子量。结果，由于在半导体衬底10上形成超级结结构后，N型区域中的载流子量变得基本上等于在邻近N型区域的P型区域中的载流子量，在关断时由N型区域和P型区域的PN结产生耗尽层，由此将漂移区完全耗尽。
根据权利要求3所定义的本发明，如图6所示，提供一种对半导体衬底的改进，该半导体衬底具有一种结构，其中多个柱状第一外延层11分别以预定间隔形成在衬底主体13的表面上，而多个第二外延层12分别形成在该多个第一外延层11之间的沟槽14中。
其特征结构在于，第一外延层11的宽度H1和第二外延层12的宽度H2中的一个或两个被设置为满足关系式C1×H1＝C2×H2，其中H1(μm)是第一外延层11的宽度，H2(μm)是第二外延层12的宽度，C1(/cm3)是第一外延层11的载流子浓度，C2(/cm3)是第二外延层12的载流子浓度。
在权利要求3所定义的这种半导体衬底中，由于第一外延层11的宽度H1和第二外延层12的宽度H2中的一个或两个被设置为满足关系式C1×H1＝C2×H2，第一外延层11中包含的载流子量变得基本上等于邻近第一外延层11的第二外延层12中包含的载流子量。结果，在半导体衬底10上形成超级结结构后，N型区域中的载流子量变得基本上等于在邻近N型区域的P型区域中的载流子量，并因此在关断时由N型区域和P型区域的PN结产生耗尽层，由此将漂移区完全耗尽。
根据权利要求7所定义的本发明，如图1-3所示，提供一种对半导体衬底制造方法的改进，该方法包括以下步骤：在衬底主体13的表面上生长第一外延层11的步骤；在该第一外延层11中形成沟槽14的步骤；在第一外延层11的表面上和沟槽14中生长第二外延层12的步骤。
其特征结构在于，该方法进一步包括以下步骤：通过实验预先测量在平行于衬底主体13的表面的表面中的第二外延层12中所包括的掺杂剂的浓度分布；和在生长第一外延层11时，将在与衬底主体13的表面平行的表面的第一外延层11中包括的掺杂剂的浓度分布与在与衬底主体13的表面平行的第二外延层12中所包括的掺杂剂的浓度分布相匹配。
在权利要求7所定义的半导体衬底的这种制造方法中，由于在与衬底主体13的表面平行的表面中的第一外延层11中所包括的掺杂剂的浓度分布与在与衬底主体13的表面相平行的表面中的第二外延层12中所包括的掺杂剂的浓度分布具有相同的趋势，因此有可能获得权利要求1所定义的半导体衬底10，即可以抑制电荷平衡恶化并保持良好耐压特性的半导体衬底10。
根据权利要求8所定义的本发明，如图4和5所示，提供一种对半导体衬底制造方法的改进，该方法包括以下步骤：在衬底主体13的表面上生长第一外延层11的步骤；在该第一外延层11中形成沟槽14的步骤；在第一外延层11的表面上和沟槽14中生长第二外延层12的步骤。
其特征结构在于，该方法进一步包括以下步骤：通过实验预先测量在垂直于衬底主体13的表面的表面的第二外延层12中包括的掺杂剂的浓度分布的步骤；和在生长第一外延层11时，将在与衬底主体13的表面垂直的表面的第一外延层11中所包括的掺杂剂的浓度分布与在与衬底主体13的表面垂直的表面中第二外延层12中所包括的掺杂剂的浓度分布相匹配的步骤。
在权利要求8所定义的半导体衬底的这种制造方法中，由于在与衬底主体13的表面垂直的表面中的第一外延层11中所包括的掺杂剂的浓度分布与在与衬底主体13的表面相垂直的表面中的第二外延层12中所包括的掺杂剂的浓度分布具有相同的趋势，因此有可能获得权利要求2所定义的半导体衬底10，即可以抑制电荷平衡恶化并保持良好耐压特性的半导体衬底10。
根据权利要求9所定义的本发明，如图6所示，提供一种对半导体衬底制造方法的改进，该方法包括以下步骤：在衬底主体13的表面上生长第一外延层11的步骤；在该第一外延层11中形成沟槽14由此将该第一外延层11制成多个柱状形状的步骤；在第一外延层11的表面上和沟槽14中生长第二外延层12的步骤。
其特征结构在于，该方法进一步包括以下步骤：通过实验预先测量在平行于衬底主体13的表面的表面中的第一外延层11中所包括的掺杂剂的浓度分布的步骤；和通过实验预先测量在平行于衬底主体13的表面的表面中的第二外延层12中所包括的掺杂剂的浓度分布的步骤，并且在于将第一外延层11的宽度H1和第二外延层12的宽度H2中的一个或两个设置为满足关系式C1×H1＝C2×H2，其中H1(μm)是柱状第一外延层11的宽度，H2(μm)是第二外延层12的宽度，C1(/cm3)是第一外延层11的载流子浓度，C2(/cm3)是第二外延层12的载流子浓度。
在权利要求9定义的半导体衬底的制造方法中，由于第一外延层11的宽度H1和第二外延层12的宽度H2中的一个或两个被设置为满足关系式C1×H1＝C2×H2，因此有可能获得权利要求3所定义的半导体衬底10，即可以抑制电荷平衡恶化并保持良好耐压特性的半导体衬底10。
根据权利要求13所定义的本发明，如图4所示，在权利要求7-12之一所提出的本发明的特征在于用于形成第二外延层12的膜的原材料气体是其中卤化物混合在半导体源气体中的混合气体。
在权利要求13所定义的半导体衬底的这种制造方法中，由于混合气体的供应量可以通过使用在半导体源气体中混合卤化物的混合气体作为用于形成第二外延层12的膜的原料气体而得到进一步精确控制，第二外延层12中的孔隙可被减少，并且在平行于或垂直于衬底主体13的表面中的第二外延层12中的掺杂剂浓度分布可被匹配。
如上所述，根据本发明，该多个柱状第一外延层分别以预定间隔形成在衬底主体表面上，该多个第二外延层分别形成在该多个第一外延层之间的沟槽中，并且在与衬底主体表面平行的表面中的第一外延层中包括的掺杂剂的浓度分布与在与衬底主体表面平行的表面中的第二外延层中包括的掺杂剂的浓度分布相匹配。因此，第一外延层中所包含的载流子量变得基本上等于邻近第一外延层的第二外延层中所包含的载流子量。结果，由于在半导体衬底上形成超级结结构后彼此相邻的N型区域和P型区域具有基本上相同的载流子量，并因此在关断时由N型区域和P型区域的PN结产生耗尽层，由此完全耗尽漂移区。因此，电荷平衡的恶化可以得到抑制，并可维持良好的耐压特性。
此外，即使在与衬底主体表面垂直的表面中的第一外延层中包括的掺杂剂的浓度分布与在与衬底表面垂直的表面中的第二外延层中包括的掺杂剂的浓度分布相匹配，或即使第一外延层的宽度被设置为使得第一和第二外延层的宽度及第一和第二外延层的载流子浓度满足预定的关系，也可以获得与上述相同的效果。
此外，通过实验预先测量在平行于衬底主体表面的表面中的第二外延层中所包括的掺杂剂的浓度分布，并在生长第一外延层时，将在与衬底主体的表面平行的表面中的第一外延层中包括的掺杂剂的浓度分布与在与衬底主体的表面平行的表面中的第二外延层中所包括的掺杂剂的浓度分布相匹配。结果，能够获得可以抑制电荷平衡恶化并保持良好耐压特性的半导体衬底。
进一步，通过实验预先测量在垂直于衬底主体表面的表面中的第二外延层中所包括的掺杂剂的浓度分布，并在生长第一外延层时，将在与衬底主体的表面垂直的表面中的第一外延层中包括的掺杂剂的浓度分布与在与衬底主体的表面垂直的表面中的第二外延层中所包括的掺杂剂的浓度分布相匹配。或者通过实验预先测量在平行于衬底主体表面的表面中的第一和第二外延层的每层中所包括的掺杂剂的浓度分布，并将柱状第一外延层的宽度和第二外延层的宽度中的一个或两个设置为使得第一和第二外延层的宽度和第一和第二外延层的载流子浓度满足预定的关系。这样，同样可以抑制电荷平衡恶化，并由此获得可以保持良好耐压特性的半导体衬底。
此外，当使用在半导体源气体中混合卤化物的混合气体作为用于形成第二外延层的膜的原料气体时，可以进一步精确控制该混合气体的供应量。因此，第二外延层中的孔隙可被减少，并且在平行于或垂直于衬底主体的表面中的第二外延层中的掺杂剂浓度分布可被匹配。
附图说明
图1是示出根据本发明第一实施例的半导体衬底的截面框图；
图2是示出平行于衬底主体表面的表面中的第一和第二外延层中的掺杂剂浓度分布的视图；
图3是示出半导体衬底的制造方法的工艺图；
图4是示出根据本发明第二实施例的半导体衬底的截面框图；
图5是示出垂直于衬底主体表面的表面中的第一和第二外延层中的掺杂剂浓度分布的视图；和
图6是示出根据本发明第三实施例的半导体衬底的截面框图。
具体实施方式
现在将参考附图说明实现本发明的最佳模式。
第一实施例
如图1所示，多个柱状第一外延层11分别以预定间隔形成在衬底主体13的表面上，并且多个第二外延层12分别形成在该多个第一外延层11之间的沟槽14中。衬底主体13是其中掺杂诸如磷、砷或锑的杂质的N+型硅单晶衬底，第一外延层11是其中掺杂诸如磷、砷或锑的杂质的N型硅单晶层，而第二外延层12是其中掺杂诸如硼、镓或铟的杂质的P型硅单晶层。如图2详细示出的，该实施例的特征结构在于在与衬底主体13的表面平行的表面中的第一外延层11中包括的掺杂剂的浓度分布(以下称为掺杂剂的第一平行浓度分布)与在与衬底主体13的表面平行的表面中的第二外延层12中包括的掺杂剂的浓度分布(以下称为掺杂剂的第二平行浓度分布)相匹配。掺杂剂的第一平行浓度分布被配置为落入相对于掺杂剂的第二平行浓度分布的±10％，或优选±5％的范围内。这里，因为将掺杂剂的第一平行浓度分布与掺杂剂的第二平行浓度分布进行精确匹配非常困难，因此允许掺杂剂的第一平行浓度分布落入相对于掺杂剂的第二平行浓度分布的±10％的范围内。此外，如果掺杂剂的第一平行浓度分布落入±10％的范围内，在衬底主体10上形成超级结结构之后，电荷平衡的恶化可以得到抑制并可以维持良好的耐压特性。
现在参照图3描述如此构造的半导体衬底10的制造方法。
用实验方法制造半导体衬底10。具体地，首先，在400-1200℃的温度范围内通过气相生长方法同时供应硅烷气体作为原料气体在衬底主体13的表面上生长第一外延层11。通过光刻方法在该第一外延层11中形成每个沟槽14，并且然后在400-1150℃的温度范围内温度逐渐降低以便用气相生长方法同时供应硅烷气体作为原料气体在第一外延层11的表面上和每一沟槽14中生长第二外延层12。结果，第一外延层11的表面由第二外延层12覆盖并且每一沟槽14由第二外延层12填充。这里，在用气相生长方法生长第二外延层12时的整个温度范围被限制在400-1150℃的范围，因为如果温度范围小于400℃则存在诸如多重结晶化或缺陷增加的问题。此外，如果温度范围超过1150℃，则存在由于自动掺杂而出现的轮廓退化的问题。此外，温度在400-1150℃的范围内逐渐降低以用气相生长方法生长第二外延层12，因为从衬底主体13和第一外延层11逐步地逐渐降低每一沟槽14中的第二外延层12中扩散的杂质量改变了每一沟槽14中第二外延层12的电阻并抑制了自衬底主体13和第一外延层11的自动掺杂的影响，由此改善了每一沟槽14的嵌入特性。作为气相生长方法，有化学气相生长方法(CVD法)、物理气相生长方法(PVD法)等。然后，测量在平行于衬底主体13表面的表面中的第二外延层12中包括的掺杂剂的浓度分布，即掺杂剂的第二平行浓度分布。由于掺杂剂的第二平行浓度分布等于在平行于衬底主体13的表面的表面中的第二外延层12中包括的载流子的浓度分布(下文称为载流子的第二平行浓度分布)，用CV测量方法测量该载流子的第二平行浓度分布。这里，CV测量方法是这样一种方法，通过该方法测量由半导体/绝缘体/金属形成的半导体器件的静电电容C如何根据偏压V变化，以便估计半导体等的电特性。可使用其上不存在第一外延层11和沟槽14的PW(抛光晶片)进行该第二外延层12的生长和载流子的第二平行浓度分布的估计。
然后，制造作为产品的半导体衬底10。具体地，首先，用气相生长方法同时供应硅烷气体作为原料气体，在衬底主体13的表面上生长第一外延层11。在用气相生长方法生长第一外延层11时，用于增加炉内温度的多个卤素灯的输出被分别控制，以使掺杂剂的第一平行浓度分布与掺杂剂的第二平行浓度分布相匹配。或者，通过在生长第一外延层11时控制掺杂剂流量分布，可将掺杂剂的第一平行浓度分布与掺杂剂的第二平行浓度分布相匹配。这里，将掺杂剂的第一平行浓度分布与掺杂剂的第二平行浓度分布进行精确匹配非常困难。进一步，如果掺杂剂的第一平行浓度分布被设置为落入±10％的范围内，则在半导体衬底10上形成超级结结构后可以抑制电荷平衡的恶化并可以维持良好的耐压特性。因此，将掺杂剂的第一平行浓度分布设置为落入掺杂剂的第二平行浓度分布的±10％，或优选±5％的范围内。在通过光刻方法在该第一外延层11中形成每一沟槽14后，在400-1150℃的温度范围内温度逐渐降低以便用气相生长方法同时供应硅烷气体作为原料气体在第一外延层11的表面上和每一沟槽14中生长第二外延层12。应注意，其中在Si源气体(半导体源气体)中混合了诸如氯化氢、氯、氟、三氟化氯、氟化氢或溴化氢的卤化物的混合气体可以用于替代硅烷气体。结果，第一外延层11的表面由第二外延层12覆盖，并且该第二外延层12填充在每一沟槽14中。
在这样制造的半导体衬底10中，由于掺杂剂的第一平行浓度分布与掺杂剂的第二平行浓度分布具有相同的趋势，包含在第一外延层11中的载流子量变得基本上等于邻近第一外延层11的第二外延层12中包含的载流子量。结果，因为在半导体衬底10上形成超级结结构后彼此相邻的N型区域和P型区域具有基本相同的载流子量，在关断时由N型区域和P型区域的PN结产生耗尽层，由此完全耗尽漂移区。因此，电荷平衡的恶化可以得到抑制，由此维持良好的耐压特性。
第二实施例
图4和5示出了本发明的第二实施例。在图4中，相似的参考数字表示与图1所示相同的部件。
在该实施例中，在与衬底主体13表面垂直的表面中包括的第一外延层11中的掺杂剂的浓度分布(以下称为第一垂直浓度分布)被配置为与在与衬底主体13的表面垂直的表面中的第二外延层12中包括的掺杂剂的浓度分布(以下称为第二垂直浓度分布)相匹配(图4和5)。掺杂剂的第一垂直浓度分布被配置为落入相对于掺杂剂的第二垂直浓度分布的±10％，或优选±5％的范围内。这里，因为将掺杂剂的第一垂直浓度分布与掺杂剂的第二垂直浓度分布进行精确匹配非常困难，因此允许掺杂剂的第一垂直浓度分布落入相对于掺杂剂的第二垂直浓度分布的±10％的范围内。此外，如果掺杂剂的第一垂直浓度分布落入±10％的范围内，在衬底主体10上形成超级结结构之后，电荷平衡的恶化可以得到抑制并可以维持良好的耐压特性。
现在描述如此构造的半导体衬底10的制造方法。
用实验方法制造半导体衬底10。具体地，首先，在400-1200℃的温度范围内通过气相生长方法同时供应Si源气体(半导体源气体)作为原料气体在衬底主体13的表面上生长第一外延层11。通过光刻方法在该第一外延层11中形成每个沟槽14后，在400-1150℃的温度范围内温度逐渐降低以便用气相生长方法同时供应硅烷气体作为原料气体在第一外延层11的表面上在每一沟槽14中生长第二外延层12。应注意，其中在Si源气体(半导体源气体)中混合了诸如氯化氢、氯、氟、三氟化氯、氟化氢或溴化氢的卤化物的混合气体可以替代硅烷气体。结果，第一外延层11的表面由第二外延层12覆盖，并且第二外延层12填充在每一沟槽14中。然后，测量在垂直于衬底主体13表面的表面中的第二外延层12中包括的掺杂剂的浓度分布，即掺杂剂的第二垂直浓度分布。由于掺杂剂的第二垂直浓度分布等于在垂直于衬底主体13的表面的表面中的第二外延层中包括的载流子的浓度分布(下文称为载流子的第二垂直浓度分布)，用SR测量方法测量该载流子的第二垂直浓度分布。可使用其上不存在第一外延层11和每个沟槽14的PW(抛光晶片)进行该第二外延层12的生长和载流子的第二垂直浓度分布的估计。
然后，制造作为产品的半导体衬底10。具体地，首先，用气相生长方法同时供应硅烷气体作为原料气体，在衬底主体13的表面上生长第一外延层11。此时，在生长第一外延层11时增加炉内温度的多个卤素灯的输出被分别控制，以使掺杂剂的第一垂直浓度分布与掺杂剂的第二垂直浓度分布相匹配。或者，通过控制在生长第一外延层11时掺杂剂流量分布，可将掺杂剂的第一垂直浓度分布与掺杂剂的第二垂直浓度分布相匹配。这里，将掺杂剂的第一垂直浓度分布与掺杂剂的第二垂直浓度分布进行精确匹配非常困难。进一步，如果掺杂剂的第一垂直浓度分布落入±10％的范围内，则在半导体衬底10上形成超级结结构后可以抑制电荷平衡的恶化并可以维持良好的耐压特性。因此，将掺杂剂的第一垂直浓度分布设置为落入相对于掺杂剂的第二垂直浓度分布的±10％，或优选±5％的范围内。在通过光刻方法在该第一外延层11中形成每一沟槽后，在400-1150℃的温度范围内温度逐渐降低以便用气相生长方法同时供应硅烷气体作为原料气体在第一外延层11的表面上和每一沟槽14中生长第二外延层12。应注意，其中在Si源气体(半导体源气体)中混合了诸如氯化氢、氯、氟、三氟化氯、氟化氢或溴化氢的卤化物的混合气体可以替代硅烷气体。结果，第一外延层11的表面由第二外延层12覆盖，并且该第二外延层12填充在每一沟槽14中。
在这样制造的半导体衬底10中，由于包含半导体源气体和卤化物的混合气体用作原料气体来形成第二外延层12的膜，与第一实施例相比混合气体的供应量可被进一步精确控制，并且以第一实施例相比，第二外延层12中的孔隙可被进一步减少。此外，由于掺杂剂的第一垂直浓度分布与掺杂剂的第二垂直浓度分布具有相同的趋势，包含在第一外延层11中的载流子量变得与邻近第一外延层11的第二外延层12中包含的载流子量基本上相同。结果，因为在半导体衬底10上形成超级结结构后彼此相邻的N型区域和P型区域具有基本相同的载流子量，在关断时由N型区域和P型区域的PN结产生耗尽层，由此完全耗尽漂移区。因此，电荷平衡的恶化可以得到抑制，由此维持良好的耐压特性。
第三实施例
图6示出了根据本发明的第二实施例。在图6中，相似的参考数字表示与图1所示相同的部件。
在该实施例中，假设第一外延层11的宽度为H1(μm)，第二外延层12的宽度为H2(μm)，第一外延层11的载流子浓度为C1(/cm3)而第二外延层12的载流子浓度为C2(/cm3)，第一外延层11的宽度H1和第二外延层12的宽度H2中的一个或两个被设置为满足关系式C1×H1＝C2×H2。第一外延层11的宽度H1和第二外延层12的宽度H2中的一个或两个被设置为使得(C1×H1)落入相对于(C2×H2)的±10％的范围内，因为将第一外延层11中所包括的掺杂剂量与在邻近第一外延层11的第二外延层12中所包括的掺杂剂量进行精确匹配非常困难。此外，如果(C1×H1)落入±10％的范围内，在半导体衬底10上形成超级结结构后电荷平衡的恶化可以得到抑制并且可以维持良好的耐压特性。
现在描述如此构造的半导体衬底10的制造方法。
用实验方法制造半导体衬底10。具体地，首先，在400-1200℃的温度范围内通过气相生长方法同时供应硅烷气体作为原料气体在衬底主体13的表面上生长第一外延层11。此时，测量在平行于衬底主体13表面的表面中的第一外延层11中包括的掺杂剂的浓度分布，即掺杂剂的第一平行浓度分布。由于掺杂剂的第一平行浓度分布等于在平行于衬底主体13的表面的表面中的第一外延层11中包括的载流子的浓度分布(下文称为载流子的第一平行浓度分布)，用CV测量方法测量载流子的该第一平行浓度分布。然后，通过光刻方法在该第一外延层11中形成每个沟槽，并且然后在400-1150℃的温度范围内温度逐渐降低以便用气相生长方法同时供应硅烷气体作为原料气体在第一外延层11的表面上和每一沟槽14中生长第二外延层12。结果，第一外延层11的表面由第二外延层12覆盖并且第二外延层12填充每一沟槽14。此外，测量在平行于衬底主体13表面的表面中的第二外延层12中包括的掺杂剂的浓度分布，即掺杂剂的第二平行浓度分布。由于掺杂剂的第二平行浓度分布等于在平行于衬底主体13的表面的表面中的第二外延层12中包括的载流子的浓度分布(下文称为载流子的第二平行浓度分布)，用CV测量方法测量该载流子的第二平行浓度分布。可使用其上不存在第一外延层11和每个沟槽14的PW(抛光晶片)进行该第二外延层12的生长和载流子的第二平行浓度分布的估计。
然后，制造作为产品的半导体衬底10。具体地，首先，在与实验相同的温度条件下，即用气相生长方法同时供应硅烷气体作为原料气体在400-1200℃的温度范围内，在衬底主体13的表面上生长第一外延层11。然后，通过光刻方法在该第一外延层11中形成每一沟槽14。此时，第一外延层11的宽度C1被设置为满足关系式C1×H1＝C2×H2。即，形成每一沟槽14使得第一外延层11的宽度C1具有设定值。这里，将第一外延层11中所包含的掺杂剂的量与和第一外延层11相邻的第二外延层12中所包含的掺杂剂的量进行精确匹配非常困难。此外，如果(C1×H1)落入±10％的范围内，在半导体衬底10上形成超级结结构后电荷平衡的恶化可以得到抑制并且可以维持良好的耐压特性。因此，设置(C1×H1)以便落入相对于(C2×H2)的±10％的范围内。此外，在400-1150℃的温度范围内温度逐渐降低以便用气相生长方法同时供应硅烷气体作为原料气体在第一外延层11的表面上并在每一沟槽14中生长第二外延层12。结果，第一外延层11的表面由第二外延层12覆盖，并且该第二外延层12填充在每一沟槽14中。
在这样制造的半导体衬底10中，由于第一外延层11的宽度H1和第二外延层12的宽度H2中的一个或两个被设置为满足关系式C1×H1＝C2×H2，第一外延层11中包含的载流子量变得基本上等于邻近第一外延层11的第二外延层12中包含的载流子量。结果，在半导体衬底10上形成超级结结构后，彼此相邻的N型区域和P型区域具有基本相同的载流子量，在关断时由N型区域和P型区域的PN结产生耗尽层，由此将漂移区完全耗尽。因此，电荷平衡的恶化可以得到抑制，由此维持良好的耐压特性。
应注意，在第一至第三实施例中衬底主体及第一和第二外延层由硅单晶形成，但它们可由GaAs单晶、InP单晶、ZnS单晶、ZnSe单晶等形成。在GaAs单晶的情况下，有可能使用其中在诸如三甲基镓、三乙基镓、三甲基砷、三乙基砷、砷等的半导体源气体中混合诸如氯化氢、氯、氟、三氟化氯、氟化氢或溴化氢等的卤化物的混合气体作为原料气体用于形成外延层。此外，在InP单晶的情况下，有可能使用其中在诸如三甲基铟、三乙基铟、氯化铟、三甲基磷、三乙基磷、磷化氢等的半导体源气体中混合诸如氯化氢、氯、氟、三氟化氯、氟化氢、溴化氢等的卤化物的混合气体作为原料气体用于形成外延层。此外，在ZnS单晶的情况下，有可能使用其中在诸如三甲基锌、三乙基锌、硫化氢等的半导体源气体中混合诸如氯化氢、氯、氟、三氟化氯、氟化氢、溴化氢等的卤化物的混合气体作为原料气体用于形成外延层。此外，在ZnSe单晶的情况下，有可能使用其中在诸如三甲基锌、三乙基锌、硒化氢等的半导体源气体中混合诸如氯化氢、氯、氟、三氟化氯、氟化氢、溴化氢等的卤化物的混合气体作为原料气体用于形成外延层。

Claims (13)

1.一种半导体衬底，包括：多个柱状第一外延层(11)，分别以预定间隔形成在衬底主体(13)的表面上；和多个第二外延层(12)，分别形成在该多个第一外延层(11)之间的沟槽(14)中，
其中，在平行于衬底主体(13)的表面的表面中的第一外延层(11)中所包括的掺杂剂的浓度分布被配置为与在平行于衬底主体(13)的表面的表面中的第二外延层(12)中所包括的掺杂剂的浓度分布相匹配。
2.一种半导体衬底，包括：多个柱状第一外延层(11)，分别以预定间隔形成在衬底主体(13)的表面上；和多个第二外延层(12)，分别形成在该多个第一外延层(11)之间的沟槽(14)中，
其中，在垂直于衬底主体(13)的表面的表面中的第一外延层(11)中所包括的掺杂剂的浓度分布被配置为与在垂直于衬底主体(13)的表面的表面中的第二外延层(12)中所包括的掺杂剂的浓度分布相匹配。
3.一种半导体衬底，包括：多个柱状第一外延层(11)，分别以预定间隔形成在衬底主体(13)的表面上；和多个第二外延层(12)，分别形成在该多个第一外延层(11)之间的沟槽(14)中，
其中，第一外延层(11)的宽度H1和第二外延层(12)的宽度H2中的一个或两个被设置为满足关系式C1×H1＝C2×H2，其中H1(μm)是第一外延层(11)的宽度，H2(μm)是第二外延层(12)的宽度，C1(/cm3)是第一外延层(11)的载流子浓度，C2(/cm3)是第二外延层(12)的载流子浓度。
4.根据权利要求1的半导体衬底，其中在与衬底主体(13)的表面平行的表面中的第一外延层(11)中包括的掺杂剂的浓度分布被设置为落入相对于在与衬底主体(13)的表面平行的表面中的第二外延层(12)中包括的掺杂剂的浓度分布的±10％的范围内。
5.根据权利要求2的半导体衬底，其中在与衬底主体(13)的表面垂直的表面中的第一外延层(11)中包括的掺杂剂的浓度分布被设置为落入相对于在与衬底主体(13)的表面垂直的表面中的第二外延层(12)中包括的掺杂剂的浓度分布的±10％的范围内。
6.根据权利要求3的半导体衬底，其中第一外延层(11)的宽度H1和第二外延层(12)的宽度H2中的一个或两个被设置为使得(C1×H1)落入相对于(C2×H2)的±10％的范围内。
7.一种半导体衬底的制造方法，包括以下步骤：在衬底主体(13)的表面上生长第一外延层(11)；在该第一外延层(11)中形成沟槽(14)；在第一外延层(11)的表面上和沟槽(14)中生长第二外延层(12)，
其中，该半导体衬底的制造方法进一步包括以下步骤：
通过实验预先测量在平行于衬底主体(13)的表面的表面中的第二外延层(12)中所包括的掺杂剂的浓度分布；和
在生长第一外延层(11)时，将在与衬底主体(13)的表面平行的表面中的第一外延层(11)中包括的掺杂剂的浓度分布与在与衬底主体(13)的表面平行的表面中的第二外延层(12)中所包括的掺杂剂的浓度分布相匹配。
8.一种半导体衬底的制造方法，包括以下步骤：在衬底主体(13)的表面上生长第一外延层(11)；在该第一外延层(11)中形成沟槽(14)；在第一外延层(11)的表面上和沟槽(14)中生长第二外延层(12)，
其中，该半导体衬底的制造方法进一步包括以下步骤：
通过实验预先测量在垂直于衬底主体(13)的表面的表面中的第二外延层(12)中所包括的掺杂剂的浓度分布；和
在生长第一外延层(11)时，将在与衬底主体(13)的表面垂直的表面中的第一外延层(11)中包括的掺杂剂的浓度分布与在与衬底主体(13)的表面垂直的表面中的第二外延层(12)中所包括的掺杂剂的浓度分布相匹配。
9.一种半导体衬底的制造方法，包括以下步骤：在衬底主体(13)的表面上生长第一外延层(11)；在该第一外延层(11)中形成沟槽(14)由此将该第一外延层(11)制成多个柱状形状；以及在第一外延层(11)的表面上和沟槽(14)中生长第二外延层(12)，
其中，半导体衬底的制造方法进一步包括以下步骤：
通过实验预先测量在平行于衬底主体(13)的表面的表面中的第一外延层(11)中所包括的掺杂剂的浓度分布；和
通过实验预先测量在平行于衬底主体(13)的表面的表面中的第二外延层(12)中所包括的掺杂剂的浓度分布，并且
将第一外延层(11)的宽度H1和第二外延层(12)的宽度H2中的一个或两个设置为满足关系式C1×H1＝C2×H2，其中H1(μm)是柱状第一外延层(11)的宽度，H2(μm)是第二外延层(12)的宽度，C1(/cm3)是第一外延层(11)的载流子浓度，C2(/cm3)是第二外延层(12)的载流子浓度。
10.根据权利要求7的半导体衬底的制造方法，其中在与衬底主体(13)的表面平行的表面中的第一外延层(11)中包括的掺杂剂的浓度分布落入相对于在与衬底主体(13)的表面平行的表面中包括的第二外延层(12)中的掺杂剂的浓度分布的±10％的范围内。
11.根据权利要求8的半导体衬底的制造方法，其中在与衬底主体(13)的表面垂直的表面中的第一外延层(11)中包括的掺杂剂的浓度分布落入相对于在与衬底主体(13)的表面垂直的表面中包括的第二外延层(12)中的掺杂剂的浓度分布的±10％的范围内。
12.根据权利要求9的半导体衬底的制造方法，其中第一外延层(11)的宽度H1和第二外延层(12)的宽度H2中的一个或两个被设置为使得(C1×H1)落入相对于(C2×H2)的±10％的范围内。
13.根据权利要求7-12任何一项的半导体衬底的制造方法，其中用于形成第二外延层(12)的膜的原料气体是其中在半导体源气体中混合了卤化物的混合气体。
CNA2006100818862A 2005-05-17 2006-05-17 半导体衬底及其制造方法 Pending CN1866538A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005143497 2005-05-17
JP2005143497 2005-05-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101441186A Division CN101330100A (zh) 2005-05-17 2006-05-17 半导体衬底及其制造方法

Publications (1)

Publication Number Publication Date
CN1866538A true CN1866538A (zh) 2006-11-22

Family

ID=36933577

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2006100818862A Pending CN1866538A (zh) 2005-05-17 2006-05-17 半导体衬底及其制造方法
CNA2008101441186A Pending CN101330100A (zh) 2005-05-17 2006-05-17 半导体衬底及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNA2008101441186A Pending CN101330100A (zh) 2005-05-17 2006-05-17 半导体衬底及其制造方法

Country Status (4)

Country Link
US (2) US20070108444A1 (zh)
EP (1) EP1724822A3 (zh)
KR (1) KR100838146B1 (zh)
CN (2) CN1866538A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456575A (zh) * 2010-10-28 2012-05-16 上海华虹Nec电子有限公司 超级结结构的半导体器件的制作方法及器件结构
CN103022123A (zh) * 2011-09-21 2013-04-03 上海华虹Nec电子有限公司 超级结半导体器件及其制造方法
US8440529B2 (en) 2010-03-31 2013-05-14 Shanghai Hua Hong Nec Electronics Co., Ltd. Method of manufacturing superjunction structure
CN103730372A (zh) * 2013-12-27 2014-04-16 西安龙腾新能源科技发展有限公司 一种可提高器件耐压的超结制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1724822A3 (en) * 2005-05-17 2007-01-24 Sumco Corporation Semiconductor substrate and manufacturing method thereof
JP5217257B2 (ja) * 2007-06-06 2013-06-19 株式会社デンソー 半導体装置およびその製造方法
US9331211B2 (en) * 2009-08-28 2016-05-03 X-Fab Semiconductor Foundries Ag PN junctions and methods
GB0915501D0 (en) * 2009-09-04 2009-10-07 Univ Warwick Organic photosensitive optoelectronic devices
CN102376580B (zh) * 2010-08-26 2013-09-11 上海华虹Nec电子有限公司 超级结半导体器件的制作方法
CN106328687B (zh) * 2015-07-02 2020-03-06 北大方正集团有限公司 一种用于超结器件的外延片的制作方法和结构
US12046471B1 (en) * 2018-06-06 2024-07-23 United States Of America As Represented By The Secretary Of The Air Force Optimized thick heteroepitaxial growth of semiconductors with in-situ substrate pretreatment
CN109100623B (zh) * 2018-08-28 2020-09-29 上海华虹宏力半导体制造有限公司 超级结器件的pn匹配状态的分析方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2089119A (en) * 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
IT1215024B (it) * 1986-10-01 1990-01-31 Sgs Microelettronica Spa Processo per la formazione di un dispositivo monolitico a semiconduttore di alta tensione
US4905065A (en) * 1987-05-12 1990-02-27 Advanced Micro Devices, Inc. High density dram trench capacitor isolation employing double epitaxial layers
JPH0810757B2 (ja) * 1987-05-25 1996-01-31 松下電子工業株式会社 半導体装置の製造方法
US5200639A (en) * 1990-05-31 1993-04-06 Canon Kabushiki Kaisha Semiconductor device with isolating groove containing single crystalline aluminum wiring
US5264713A (en) * 1991-06-14 1993-11-23 Cree Research, Inc. Junction field-effect transistor formed in silicon carbide
US5719409A (en) * 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
US5969378A (en) * 1997-06-12 1999-10-19 Cree Research, Inc. Latch-up free power UMOS-bipolar transistor
US6749687B1 (en) * 1998-01-09 2004-06-15 Asm America, Inc. In situ growth of oxide and silicon layers
US6677626B1 (en) * 1998-11-11 2004-01-13 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
JP3951522B2 (ja) * 1998-11-11 2007-08-01 富士電機デバイステクノロジー株式会社 超接合半導体素子
US6177359B1 (en) * 1999-06-07 2001-01-23 Agilent Technologies, Inc. Method for detaching an epitaxial layer from one substrate and transferring it to another substrate
KR100327341B1 (ko) * 1999-10-27 2002-03-06 윤종용 폴리실리콘 하드 마스크를 사용하는 반도체 소자의 제조방법 및 그 제조장치
JP3485081B2 (ja) * 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法
DE60125338T2 (de) * 2000-03-07 2007-07-05 Asm International N.V. Gradierte dünne schichten
JP4764987B2 (ja) * 2000-09-05 2011-09-07 富士電機株式会社 超接合半導体素子
JP3660897B2 (ja) * 2001-09-03 2005-06-15 株式会社ルネサステクノロジ 半導体装置の製造方法
KR100431295B1 (ko) * 2001-10-12 2004-05-12 주식회사 하이닉스반도체 반도체소자의 플러그 형성방법
JP2004119644A (ja) * 2002-09-26 2004-04-15 Renesas Technology Corp 半導体装置の製造方法及び半導体装置
US6979862B2 (en) * 2003-01-23 2005-12-27 International Rectifier Corporation Trench MOSFET superjunction structure and method to manufacture
JP4695824B2 (ja) * 2003-03-07 2011-06-08 富士電機ホールディングス株式会社 半導体ウエハの製造方法
US7372091B2 (en) * 2004-01-27 2008-05-13 Micron Technology, Inc. Selective epitaxy vertical integrated circuit components
JP4773716B2 (ja) * 2004-03-31 2011-09-14 株式会社デンソー 半導体基板の製造方法
EP1724822A3 (en) * 2005-05-17 2007-01-24 Sumco Corporation Semiconductor substrate and manufacturing method thereof
US7504685B2 (en) * 2005-06-28 2009-03-17 Micron Technology, Inc. Oxide epitaxial isolation
JP4534041B2 (ja) * 2005-08-02 2010-09-01 株式会社デンソー 半導体装置の製造方法
JP5150048B2 (ja) * 2005-09-29 2013-02-20 株式会社デンソー 半導体基板の製造方法
DE102006062821B4 (de) * 2005-09-29 2014-07-03 Denso Corporation Verfahren zur Fertigung einer Halbleitervorrichtung
US7901968B2 (en) * 2006-03-23 2011-03-08 Asm America, Inc. Heteroepitaxial deposition over an oxidized surface
JP4539680B2 (ja) * 2007-05-14 2010-09-08 株式会社デンソー 半導体装置およびその製造方法
JP5217257B2 (ja) * 2007-06-06 2013-06-19 株式会社デンソー 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8440529B2 (en) 2010-03-31 2013-05-14 Shanghai Hua Hong Nec Electronics Co., Ltd. Method of manufacturing superjunction structure
CN102456575A (zh) * 2010-10-28 2012-05-16 上海华虹Nec电子有限公司 超级结结构的半导体器件的制作方法及器件结构
CN103022123A (zh) * 2011-09-21 2013-04-03 上海华虹Nec电子有限公司 超级结半导体器件及其制造方法
CN103022123B (zh) * 2011-09-21 2015-10-14 上海华虹宏力半导体制造有限公司 超级结半导体器件及其制造方法
CN103730372A (zh) * 2013-12-27 2014-04-16 西安龙腾新能源科技发展有限公司 一种可提高器件耐压的超结制造方法
CN103730372B (zh) * 2013-12-27 2016-06-08 西安龙腾新能源科技发展有限公司 一种可提高器件耐压的超结制造方法

Also Published As

Publication number Publication date
KR100838146B1 (ko) 2008-06-13
EP1724822A3 (en) 2007-01-24
CN101330100A (zh) 2008-12-24
US20070108444A1 (en) 2007-05-17
KR20060119765A (ko) 2006-11-24
US20080001261A1 (en) 2008-01-03
EP1724822A1 (en) 2006-11-22

Similar Documents

Publication Publication Date Title
CN1866538A (zh) 半导体衬底及其制造方法
US11996289B2 (en) Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
US11501968B2 (en) Method for providing a semiconductor device with silicon filled gaps
EP2413348B1 (en) Semiconductor substrate, semiconductor device, and method of producing semiconductor substrate
CN101853786B (zh) 半导体衬底的制造方法
US8779423B2 (en) Semiconductor structures and fabrication methods including trench filling
JP5382642B2 (ja) チャンネルに対して設計されたひずみを与えるストレッサー
TW202200824A (zh) 沉積磊晶材料之方法、使用該方法形成之結構、及用於執行該方法之系統
TW201411700A (zh) 磊晶渠溝塡充中之摻雜劑分布控制之製程及結構
CN100565803C (zh) 用于制造半导体器件的方法以及外延生长装置
US7364980B2 (en) Manufacturing method of semiconductor substrate
US20220157945A1 (en) Sic epitaxial wafer, manufacturing apparatus of a sic epitaxial wafer, fabrication method of a sic epitaxial wafer, and semiconductor device
JP2009540565A (ja) 半導体膜の選択的なエピタキシャル形成
US10205002B2 (en) Method of epitaxial growth shape control for CMOS applications
CN102254796B (zh) 形成交替排列的p型和n型半导体薄层的方法
US20160225622A1 (en) System and method for substrate wafer back side and edge cross section seals
JP2006352092A (ja) 半導体基板及びその製造方法
JP5702622B2 (ja) トレンチ埋め込みエピタキシャル成長条件の最適化方法
CN1806313A (zh) 制造硅外延晶片的方法和硅外延晶片
CN114496724A (zh) SiC外延晶片和SiC外延晶片的制造方法
US20230352300A1 (en) Methods of forming superlattice structures using nanoparticles
KR20240099053A (ko) 인 함유 실리콘층을 증착하는 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20061122