Nothing Special   »   [go: up one dir, main page]

CN1487569A - 薄膜晶体管的制造方法 - Google Patents

薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN1487569A
CN1487569A CNA031543278A CN03154327A CN1487569A CN 1487569 A CN1487569 A CN 1487569A CN A031543278 A CNA031543278 A CN A031543278A CN 03154327 A CN03154327 A CN 03154327A CN 1487569 A CN1487569 A CN 1487569A
Authority
CN
China
Prior art keywords
film transistor
film
semiconductor layer
substrate
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031543278A
Other languages
English (en)
Other versions
CN1329966C (zh
Inventor
松永直记
二
世良贤二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1487569A publication Critical patent/CN1487569A/zh
Application granted granted Critical
Publication of CN1329966C publication Critical patent/CN1329966C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种薄膜晶体管的制造方法，该薄膜晶体管包括：绝缘基板(1)、形成于该基板上的半导体层(4)和在形成于该半导体层中的源区和漏区(10，11)之上的形成的源电极和漏电极(15，16)，源电极和漏电极由铝或铝合金构成，该方法包括以下步骤：形成栅电极(9)；将杂质的离子注入到用于形成源区和漏区的半导体层中；在基板的整个表面上形成层间绝缘膜(13)；形成贯通层间绝缘膜的接触孔(14)，使得源区和漏区从接触孔露出；在接触孔中形成由铝或铝合金构成的导电膜，以形成源电极和漏电极(15，16)；以及在275～350℃条件下，在惰性气氛中对基板进行1.5～3小时的热退火。

Description

薄膜晶体管的制造方法
技术领域
本发明涉及一种薄膜晶体管的制造方法，具体地讲，涉及一种具有源电极和漏电极的薄膜晶体管的制造方法，上述源电极和漏电极包含由铝或铝合金构成的导电膜。
背景技术
具有薄半导体层例如非晶硅层和多晶硅层的薄膜晶体管(TFT)被广泛地用于例如液晶显示器的驱动器或开关器件。薄膜晶体管通常制成为MOSFET(金属氧化物半导体场效应晶体管)，该MOSFET具有绝缘基板例如玻璃基板和形成在基板上并作为有源区的薄半导体层。薄膜晶体管具有以下优点，即可以容易地制造上述驱动器。当薄膜晶体管被用于有源矩阵型液晶显示器时，例如薄膜晶体管被设计成由作为开关器件的驱动集成电路来驱动，以切换像素。
具有由多晶半导体构成的薄半导体层的薄膜晶体管比具有由非晶半导体构成的薄半导体层的薄膜晶体管能提供更大的载流子迁移率，因此能比具有由非晶半导体构成的薄半导体层的薄膜晶体管更高效。此外，在具有由多晶半导体构成的薄半导体层的薄膜晶体管中，用于驱动像素的开关器件和驱动器集成电路能够同时制作在普通基板上。这样，具有由多晶半导体构成的薄半导体层的薄膜晶体管很好地满足了最近液晶显示器的需要，例如，小型化或分辨率的提高。
图1是现有技术的薄膜晶体管的剖视图，该薄膜晶体管具有所谓的顶栅结构，即栅电极形成于薄半导体层之上。
如图1所述，薄膜晶体管包括：绝缘基板101，例如玻璃基板；绝缘膜102，形成在基板101上；薄半导体层103，由多晶硅膜构成，形成在绝缘膜102上，并且具有在薄半导体层103大致中央形成的沟道区104，以及在沟道区104周围形成的源区和漏区105、106；栅绝缘膜107，形成在沟道区104之上；栅电极108形成在栅绝缘膜107之上；层间绝缘膜109，由氧化硅膜构成，形成于基板101的整个表面上；以及源电极和漏电极111、112，在接触孔110中形成，接触孔110贯通层间绝缘膜109而形成，以使源区105和漏区106通过接触孔110而露出来。
栅电极108由耐熔金属，例如铬(Cr)、钼(Mo)或钨(W)构成。源电极111和漏电极112包含由铝或以铝为主要成份的铝合金构成的导电膜，因为铝和铝合金是与通过腐蚀而形成小的几何形状，并且具有较小电阻。
图2是另一个现有技术中的薄膜晶体管的剖视图，该薄膜晶体管具有所谓的底栅结构，即栅电极形成在薄半导体层之下。
图2所示的薄膜晶体管与图1所示的薄膜晶体管相比，仅栅电极108的位置不同。图2所示的薄膜晶体管与图1所示的薄膜晶体管具有相同的原理。
为了制造图1和图2的现有技术的薄膜晶体管，采用了各种工艺，例如用于把栅极金属膜如铬膜构图为栅电极108的等离子腐蚀，用于激活薄半导体层103的激光退火，用于形成接触孔110对层间绝缘膜109的等离子腐蚀。
这些工艺产生以下问题，即由于层103和107被等离子引起的静电损伤，使薄半导体层103、栅绝缘膜107和/或薄半导体层103和栅绝缘膜107之间的界面产生结晶缺陷。上述结晶缺陷会产以下问题，即薄膜晶体管的特性例如阈值电压的离散，引起薄膜晶体管可靠性的恶化。因此，要求提供解决结晶缺陷问题的办法。
在日本专利申请公报No.2000-252472A中公开了一种制造如下所述的薄膜晶体管的方法。
该方法包括以下步骤：在绝缘基板上形成包括多晶硅层的薄半导体层的步骤；将硼或磷等杂质离子注入多晶硅层的一部分中，用于在多晶硅层上形成源区和漏区；通过等离子增强化学气相淀积(CVD)在基板上形成氧化硅膜等层间绝缘膜；在600℃条件下对基板热退火1小时，用于激活多晶硅膜以及减少在栅绝缘膜和栅绝缘膜与多晶硅膜之间的界面上的结晶缺陷。
在日本专利申请公报No.10-154815A中公开了以下另一种制造上述薄膜晶体管的方法。
该方法包括以下步骤：在绝缘基板上形成由非晶硅膜构成的薄半导体层；在基板上形成栅绝缘膜；在非晶硅膜之上的栅绝缘膜上形成栅电级；将杂质离子注入非晶硅层的一部分，以在非晶硅层中形成源区和漏区；形成由Cr、Mo、Ta和W之一构成的层；在200～400℃下进行数小时的热退火，以使Cr、Mo、Ta或W扩散到源区和漏区中，在源区和漏区表面形成薄硅化物层。
但是，上述现有技术的方法伴随有以下问题，即当源电极和漏电极包括有铝或以铝为主要成份的铝合金构成的导电膜时，将不能阻止结晶缺陷，导致薄膜晶体管特性的离散。
特别是当栅电极由现有技术的薄膜晶体管制造方法而形成时，采用了很多工艺，例如用于对铬膜等栅极膜进行构图的等离子腐蚀，用于激活薄半导体层的激光退火，用于形成接触孔对层间绝缘膜的等离子腐蚀。
这些工艺产生以下问题，即由于薄半导体层和栅绝缘膜被等离子引起的静电损伤，使得在薄半导体层、栅绝缘膜和/或薄半导体层和栅绝缘膜之间的界面上产生结晶缺陷。这导致薄膜晶体管特性例如阈值电压的离散。
在薄膜晶体管制造方法的第1现有技术中，在600℃下对基板进行1小时的热退火，然后形成源电极和漏电极。然而即使像这样在源电极和漏电极形成前进行热退火，在源电极和漏电极形成时也会发生结晶缺陷。因此，即使形成源电极和漏电极之前进行上述热处理也不能改善结晶缺陷。
在制造薄膜晶体管的方法的第2现有技术中，在形成源区和漏区之后但在形成源电极和漏电极之前，在200～400℃下对基板进行数小时的热退火。与第1现有技术相同，第2现有技术也伴随有以下问题，即在形成源电极和漏电极时也会发生结晶缺陷。其结果是第2现有技术也不能改善结晶缺陷。
日本专利申请公开No.8-125022A公开了以下半导体器件的制造方法，该方法具有以下步骤：在半导体基板的某一区域上形成耐熔金属硅化物膜；在耐熔金属硅化物膜上形成硅膜；形成将硅膜和基板某一区域电连接的电极；在形成于基板上的绝缘膜上形成多晶硅膜；将多晶硅膜构图成为器件；在形成多晶硅之后在氧化气氛中，按预定时刻对基板进行热退火。
日本专利申请公开No.10-22507A公开了以下薄膜晶体管阵列的制造方法，该方法包括以下步骤：在绝缘透明基板上形成由铝构成的第1金属膜；在第1金属膜上形成以铝为主要成份的铝合金构成的第2金属膜；通过对第2金属膜进行局部阳极氧化而形成阳极氧化膜，以保留作为栅电极和源电极的第1和第2金属膜的一部分不被去除。
日本专利申请公开No.2001-28445A公开了以下半导体器件的制造方法，该方法包括以下步骤：在绝缘膜上形成薄膜晶体管；在薄膜晶体管之上形成绝缘膜；对基板进行热退火。
发明内容
鉴于现有技术中的上述问题，本发明之目的在于，提供一种薄膜晶体管的制造方法，该方法能阻止包括其源电极和漏电极分别由导电膜组成的薄膜晶体管特性的变化，上述导电膜由铝或以铝为主要成份的铝合金构成。
本发明提供一种薄膜晶体管的制造方法，该薄膜晶体管包括：绝缘基板、在上述基板上形成的半导体层和在形成于上述半导体层中的源区和漏区之上的形成的源电极和漏电极，上述源电极和漏电极由铝或铝合金构成，上述方法包括以下步骤：(a)通过栅绝缘膜形成与上述半导体层电绝缘的栅电极；(b)将具有预定导电率的杂质的离子注入到用于形成上述源区和漏区的上述半导体层的至少一部分中；(c)在上述基板的整个表面上形成层间绝缘膜；(d)形成贯通上述层间绝缘膜的接触孔，使得上述源区和漏区的至少一部分通过上述接触孔而露出来；(e)在上述接触孔中形成由铝或铝合金构成的导电膜，以使上述源电极和漏电极通过上述接触孔与上述源区和漏区电连接；以及(f)在275～350℃条件下，在惰性气氛中对基板进行1.5～3小时的热退火。
以下对本发明的优点进行说明。
根据本发明，在形成由铝或以铝为主要成份的铝合金构成的源电极和漏电极之后，在275～350℃条件下，对基板进行1.5～3小时的热退火。这样可以改善结晶缺陷，因此，即使在晶体管具有由铝或以铝为主要成份的铝合金构成的源电极和漏电极的情况下，也能阻止薄膜晶体管特性的离散。
附图说明
图1是现有技术的薄膜晶体管的剖视图；
图2是另一个现有技术的薄膜晶体管的剖视图；
图3A～3K是根据本发明第一实施例的薄膜晶体管制造方法的各个步骤中的薄膜晶体管剖视图；
图4是表示在第一实施例所涉及的方法中采用的退火的温度曲线图；
图5A和图5B是根据本发明第二实施例的薄膜晶体管制造方法的各个步骤中的薄膜晶体管剖视图；
图6A至图6I是根据本发明第三实施例的薄膜晶体管制造方法的各个步骤中的薄膜晶体管剖视图；
具体实施方式
[第一实施例]
图3A至图3K是根据第一实施例的薄膜晶体管制造方法的各步骤中的薄膜晶体管剖视图。图4是表示这种方法中进行热退火时的温度曲线，以下根据第一实施例解释薄膜晶体管的制造方法。
在第一实施例中制造具有顶栅结构的N沟型薄膜晶体管。
首先，如图3A所示，用化学气相淀积(CVD)方法在电绝缘基板上形成基底膜2。该基板由厚度为约0.7mm的玻璃基板构成。该基底膜2由厚度为约300nm的氧化硅膜构成。该基底膜2用作缓冲膜，防止那些对薄膜晶体管特性有不良影响的杂质从基板1进入到后述的薄膜半导体层中。
如图3B所示，在整个基底膜2上用CVD方法形成厚度为约60nm的非晶硅膜3。
将P型杂质如硼的离子注入到整个非晶硅膜3中，以便激活将构成薄膜晶体管沟道区的非晶硅膜3。应注意不一定进行这种对非晶硅膜3的离子注入。
接下来如图3C所示，对整个非晶硅膜3照射由准分子激光器产生的能量束，以使非晶硅膜3转变为多晶硅膜4。同时，利用这种能量束使被注入了硼离子的多晶硅膜4退火，从而激活。
在基板1上形成厚度为约60nm的多晶硅膜4，作为薄半导体层，将基底膜2加在其中。
接下来，如图3D所示，用光刻技术和等离子腐蚀将多晶硅膜4构图为岛状，将多晶硅膜4不必要的部分用等离子腐蚀有选择地去掉，只留下用于制造薄膜晶体管所需的多晶硅膜4部分。在这种等离子腐蚀中，岛状的多晶硅膜4被等离子引起的静电损伤，导致可能在多晶硅膜4中引起结晶缺陷。
如图3E所示，通过CVD在整个多晶硅膜4和基底膜2上形成绝缘膜6，绝缘膜6由氧化硅构成，其厚度为约50nm。
如图3F所示，通过溅射法在绝缘膜6上形成栅金属膜7。该栅金属膜7由铬构成，其厚度为约200nm。
如图3G所示，利用光刻技术和等离子腐蚀去掉绝缘膜6和栅极金属膜7的不需要部分，因而形成具有所希望图形的栅绝缘膜8和栅电极9。在等离子腐蚀过程中，多晶硅膜4、栅绝缘膜8以及多晶硅膜4和栅绝缘膜8之间的界面会被等离子引起的静电损伤，结果可能会在这些部位引起结晶缺陷。
如图3H所示，把栅电极9作为掩模，用自对准方式把N型杂质离子如磷(P)注入到多晶硅膜4的一部分中。因而在栅电极9周围的多晶硅膜4中形成N型源区10和漏区11，进而在位于栅电极9下方的区域形成沟道区12，该沟道区被夹在源区10和漏区11之间。
接着，通过激光退火，将注入了磷离子的多晶硅膜4激活。然后，对多晶硅膜4施加氢等离子，使载流子容易通过沟道区12。
当通过将N型杂质离子注入到多晶硅膜4而形成N型源区10和漏区11时，源区10和漏区11可被设计成通过以不同浓度分两次离子注入而具有轻掺杂漏区(LDD)结构。特别是，当薄膜晶体管被设置成具有十分小的沟道长度时，这种LDD结构对增强薄膜晶体管的工作可靠性十分有效，因为LDD结构能够防止电场集中到漏区。
如图3I所示，通过CVD法在基板1全表面上形成层间绝缘膜13。层间绝缘膜13是由氧化硅构成的，其厚度为约300nm。
接下来，如图3J所示，通过光刻技术和等离子腐蚀去掉层间绝缘膜13的不必要部分，因而形成贯通层间绝缘膜13的接触孔14。通过接触孔14部分露出源区10和漏区11。在等离子腐蚀过程中，多晶硅薄4、栅绝缘膜8以及多晶硅膜4和栅绝缘膜8之间的界面会受到等离子引起的静电损伤，结果可能会在这些层中引起结晶缺陷。
接下来参考图3K，通过溅射法在图3J所示的所得基板全表面上形成铝膜，用铝膜填充接触孔14。然后，通过光刻技术和等离子腐蚀去掉铝膜的不必要部分，把铝膜构图成所希望的图形。于是，形成通过接触孔14分别与源区10和漏区11电连接的源电极15和漏电极16。然后形成布线层(未图示)。在等离子腐蚀过程中，多晶硅薄4、栅绝缘膜8以及多晶硅膜4和栅绝缘膜8之间的界面会受到等离子引起的静电损伤，结果可能会在这些层中引起结晶缺陷。
在形成上述由铝膜构成的源电极15与漏电极16之后立即把基板1放置到加热炉内，按如图4所示的温度曲线在氮(N2)气氛中进行热处理。
具体地讲，由图4可知，在炉子内的温度在时刻t0～t1约30分钟期间内由室温升温到300℃后，在时刻t1～t2约2小时内保持约300℃，接下来在时刻t2～t3约3小时内由约300℃降到室温。通过在t1～t2约2小时将炉子保持在约300℃，使基板1被热退火。使得在等离子腐蚀过程中，多晶硅薄4、栅绝缘膜8以及多晶硅膜4和栅绝缘膜8之间的界面受到静电引起的结晶缺陷减少。
接下来，形成与源电极15或漏电极16电连接的像素电极(未图示)。然后在所得基板全表面上形成平坦化膜和钝化膜(未图示)。完成薄膜晶体管。
在上述方法中，根据第一实施例，在形成源电极15和漏电极16之后立即在约300℃氮气氛中对基板1热退火2小时。因此，即使进行了诸如用于把栅极金属膜7构图成栅电极9的等离子腐蚀、用于激活多晶硅膜4的激光退火以及用于形成贯通层间绝缘膜13的接触孔4的等离子腐蚀，也可以减少在多晶硅薄4、栅绝缘膜8以及多晶硅膜4和栅绝缘膜8之间的界面上，在这些过程中引起的结晶缺陷。另外作为减少结晶缺陷的结果，也可能控制载流子在结晶缺陷中的散射。
结果，能减小薄膜晶体管的阈值离散。具体地，约减小40％离散。例如，0.1V的离散可减小到0.06V。进而，上述热处理减少了由铝膜构成的源电极15和漏电极16的接触电阻。
在将上述薄膜晶体管作为驱动器的液晶显示装置中，源电极15和漏电极16分别被定义为栅极线和数据线。一般液晶显示装置被设计成包括用来防止液晶显示装置受等离子引起的静电的保护器。在源电极15和漏电极16形成之后进行的各步骤中，由于保护器工作即该保护器保护多晶硅膜4、栅绝缘膜8等等免遭等离子引起的静电。
在源电极15和漏电极16形成之后，立即用上述方式对基板1进行热退火可以有效地减少结晶缺陷。其结果减小了薄膜晶体管的特性离散，能够提高薄膜晶体管的可靠性。
[第二实施例]
图5A和5B是根据第二实施例的薄膜晶体管的制造方法的主要步骤中的薄膜晶体管剖视图。
除非特别说明，与第一实施例相对应的那些部件和元件标以相同的标号，并以与第一实施例中相对应的部件和元件相同的方式工作。
第二实施例与第一实施例不同点在于，层间绝缘膜被设计成具有多层结构。
具体地说，如图5A所示，在参照图3K解释的步骤之后，通过CVD在基板1的全表面上形成第二层间绝缘膜17。第二层间绝缘膜17由氮化硅构成，其厚度为约400nm。第二层间绝缘膜17和层间绝缘膜13限定多层的层间绝缘膜。
接着，如图5B所示，通过光刻技术和等离子腐蚀去掉第二层间绝缘膜17的不必要部分，从而形成接触孔18，部分地露出源电极15和漏电极16。在等离子腐蚀过程中，多晶硅薄4、栅绝缘膜8以及多晶硅膜4和栅绝缘膜8之间的界面会受到等离子引起的静电损伤。结果可能会在这些层中引起结晶缺陷。
通过溅射法在所得基板全表面上形成铝膜，以便用铝填充接触孔18，然后，通过用光刻和等离子腐蚀去掉铝膜的不必要部分，将铝膜构图成所需要的图形。形成通过接触孔分别与源电极15和漏电极16电连接的源电极19和漏电极20，并且形成布线层(未图示)。在等离子腐蚀过程中，多晶硅薄4、栅绝缘膜8以及多晶硅膜4和栅绝缘膜8之间的界面会受到等离子引起的静电损伤，结果可能会在这些层中引起结晶缺陷。
在源电极15、19和漏电极16、20形成之后，立即把基板1放入炉中，然后与第一实施例相同，按图4所示的温度曲线在氮气氛中进行热退火。
具体地讲，在t1～t2期间，将炉子保持在300℃约2小时，对基板1进行热退火，结果使得在等离子腐蚀过程中，多晶硅薄4、栅绝缘膜8以及多晶硅膜4和栅绝缘膜8之间的界面受到静电引起的结晶缺陷减少。
形成与源电极19或漏电极20电连接的像素电极(未图示)。然后在所得基板全表面上形成平坦化膜和钝化膜(未图示)。完成薄膜晶体管。
由于除了层间绝缘薄具有包括层间绝缘膜13和17的多层结构之外，第二实施例与第一实施例相同，第二实施例提供了由第一实施例所提供的那些优点。
[第三实施例]
图6A至图6I是根据第三实施方式的薄膜晶体管制造方法的各个步骤中的薄膜晶体管剖视图。以下参照图6A至图6I解释根据第三实施例的薄膜晶体管的制造方法。
第三实施例在以下方面与第一实施例不同，即第三实施例应用于具有底栅结构的薄膜晶体管，而第一实施例应用于具有顶栅结构的薄膜晶体管。
首先，如图6A所示，通过CVD在绝缘基板21上形成基底膜22。基板21由具有约0.7mm厚度的玻璃基板构成。基底膜22由具有约400nm厚度的氧化硅膜组成。以基底膜22作为缓冲膜，以阻止对薄膜晶体管有不良影响的杂质从绝缘基板21侵入到后述的薄半导体层。
然后，利用溅射法在基板21的整个表面上形成栅极金属膜。栅极金属膜由铬构成，具有约200nm的厚度。
然后，通过光刻或等离子腐蚀去除栅极金属膜的不必要部分，从而形成具有所要求形状的栅电极29。
然后，如图6B所示，通过CVD法在基板21的整个表面上形成栅绝缘膜28。栅绝缘膜由氧化硅构成，具有约60nm的厚度。
然后，通过CVD法在基板21的整个表面上形成厚度约60nm的非晶硅膜23。
然后，如图6C所示，向整个非晶硅膜23注入P型杂质如硼(B)的离子，以激活将成为薄膜晶体管的沟道区的非晶硅膜23。应注意，并不总是需要将离子注入到非晶硅膜23中。
然后，如图6D所示，从准分子激光器向非晶硅膜的整个表面照射能量束，以将非晶硅膜23转变为多晶硅膜24。同时，通过能量束对被注入了硼离子的多晶硅膜24进行退火，使其激活。
然后，如图6E所示，然后通过光刻和等离子腐蚀，把多晶硅膜构图为岛区，以通过等离子腐蚀有选择地去除多晶硅膜24不必要部分，保留用于制造薄膜晶体管的多晶硅膜24的需要部分不被腐蚀。在该等离子腐蚀中，岛形多晶硅膜24被等离子引起的静电损伤，从而可能导致在多晶硅膜24中产生结晶缺陷。
然后，在整个基板21上形成抗蚀剂膜，并将其构图成为覆盖栅电极29的掩模5。
然后，如图6F所示，将抗蚀剂膜5作为掩模，将N型杂质例如磷(P)的离子注入多晶硅膜14的一部分，从而在栅电极29周围的多晶硅膜24中形成N型源区30和漏区31，进而在位于栅电极29之上的区域中形成沟道区32，该沟道区32被夹在源区30和漏区31之间。
然后，通过激光退火使被注入了磷离子的多晶硅膜24激活，对多晶硅膜24施加氢等离子，从而使载流子容易通过沟道区32。
当通过向多晶硅膜24中注入N型杂质离子而形成N型源区30和漏区31时，与第一实施例相同，通过以不同杂质浓度分两次进行离子注入，源区30和漏区31可以被设计为具有轻掺杂漏区(LDD)结构。
然后，如图6G所示，通过CVD法在基板21整个表面上形成层间绝缘膜33。层间绝缘膜由氧化硅构成，具有约300nm的厚度。
然后，如图6H所示，通过光刻和等离子腐蚀去除层间绝缘膜33的不必要部分，从而形成贯通层间绝缘膜33的接触孔34。源区和漏区30、31从接触孔34部分被露出。在等离子腐蚀过程中，多晶硅膜24、栅绝缘膜28、以及多晶硅膜24与栅绝缘膜28之间的界面被由等离子引起的静电损伤，可能会导致在上述膜中引起结晶缺陷。
然后，如图6I所示，通过溅射法基板21的整个表面上形成铝膜，以便用铝膜填充接触孔34。然后，通过借助于光刻和等离子腐蚀去除铝膜的不必要部分，从而把铝膜构图为所要求的图形，这样，分别形成了通过接触孔34与源区和漏区30、31电连接的源电极35和漏电极36，进而形成布线层(未图示)。在等离子腐蚀过程中，多晶硅膜24、栅绝缘膜28、以及多晶硅膜24与栅绝缘膜28之间的界面被由等离子引起的静电损伤，可能会在上述膜中引起结晶缺陷。
在形成源电极和漏电极35、36之后，将基板21放入炉中，然后在氮气气氛中按照图4所示的温度曲线进行热退火。
具体地讲，使炉子保持300℃左右的温度，在t1到t2时刻之间的约2小时之内对基板21进行退火，其结果是，多晶硅膜24、栅绝缘膜28、以及多晶硅膜24与栅绝缘膜28之间的界面在等离子腐蚀中由静电引起的结晶缺陷被减少。
然后，形成与源电极35或漏电极36电连接的像素电极(未图示)。然后，在上述所得基板的整个表面上形成平坦化膜和钝化膜(未图示)。这样就完成了薄膜晶体管。
除了栅电极29具有底栅结构之外，第三实施例与第一实施例相同，所以第三实施例可以获得与第一实施例相同的效果。
例如，在第一实施例和第二实施例中，在氮气氛中、约300℃温度下对基板1和21进行约2小时的热退火。根据发明人进行的实验，发现基本可以在氮气氛、275～350℃温度下被热退火约1.5～3小时。
在第一和第二实施例中，基板1和21在氮气氛中被热退火。根据发明人进行的实验，发现基板可以在除了氮气氛之外的惰性气氛中被热退火。例如，基板可以在氩(Ar)、氖(Ne)或氦(He)气氛中被热退火。
此外，第三实施例中的具有底栅结构的薄膜晶体管可以被设计为具有多层层间绝缘膜，像第二实施例那样。
在第一和第二实施例中，源电极和漏电极由铝构成。作为变型例，它们可以被设计为由以铝为主要成份的铝合金构成。
作为注入薄半导体层以形成N型源区和漏区的杂质，可以选择锑(Sb)来代替磷(P)。作为变型例，可以形成P型源区和漏区，来代替N型源区和漏区，在该情况下，向薄半导体层注入P型杂质例如硼的离子。
绝缘基板、基底膜、薄半导体层、栅绝缘膜、栅电极和层间绝缘膜的厚度仅仅是示例，可以变为适当的厚度。

Claims (10)

1.一种薄膜晶体管的制造方法，该薄膜晶体管包括：绝缘基板、在所述基板上形成的半导体层和在形成于所述半导体层中的源区和漏区之上的形成的源电极和漏电极，所述源电极和漏电极由铝或铝合金构成，
所述方法包括以下步骤：
(a)通过栅绝缘膜形成与所述半导体层电绝缘的栅电极；
(b)将具有预定导电率的杂质的离子注入到用于形成所述源区和漏区的所述半导体层的至少一部分中；
(c)在所述基板的整个表面上形成层间绝缘膜；
(d)形成贯通所述层间绝缘膜的接触孔，使得所述源区和漏区的至少一部分通过所述接触孔而露出来；
(e)在所述接触孔中形成由铝或铝合金构成的导电膜，以使所述源电极和漏电极通过所述接触孔与所述源区和漏区电连接；以及
(f)在275～350℃条件下，在惰性气氛中对基板进行1.5～3小时的热退火。
2.根据权利要求1所述的薄膜晶体管的制造方法，其中，在所述步骤(e)中形成所述源电极和漏电极之后，立即在所述步骤(f)中对所述基板进行热退火。
3.根据权利要求1所述的薄膜晶体管的制造方法，其中，在所述步骤(a)中，在所述半导体层之上形成所述栅电极。
4.根据权利要求1所述的薄膜晶体管的制造方法，其中，在所述步骤(a)中，在所述半导体层之下形成所述栅电极。
5.根据权利要求1至4任一项所述的薄膜晶体管的制造方法，其中，在所述步骤(b)中的所述源区和漏区的形成过程中，所述栅电极被用作掩模。
6.根据权利要求1至4任一项所述的薄膜晶体管的制造方法，其中，在所述步骤(b)中，以不同的杂质浓度分两次向所述半导体层注入所述离子，使得作为所得的源区和漏区具有轻掺杂漏(LDD)的结构。
7.根据权利要求1至4任一项所述的薄膜晶体管的制造方法，其中，还包括使所述半导体层激活，并且向所述半导体层施加氢等离子的步骤(g)，所述步骤(g)在所述步骤(b)和(c)之间进行。
8.根据权利要求1至4任一项所述的薄膜晶体管的制造方法，其中，在步骤(c)中形成所述层间绝缘膜，使得具有多层结构。
9.根据权利要求1至4任一项所述的薄膜晶体管的制造方法，其中，所述半导体层由多晶硅膜组成。
10.根据权利要求1至4任意一项所述的薄膜晶体管的制造方法，其中，在所述步骤(f)中，在氮气氛中对所述基板进行热退火。
CNB031543278A 2002-08-15 2003-08-15 薄膜晶体管的制造方法 Expired - Fee Related CN1329966C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP237048/2002 2002-08-15
JP2002237048A JP2004079735A (ja) 2002-08-15 2002-08-15 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
CN1487569A true CN1487569A (zh) 2004-04-07
CN1329966C CN1329966C (zh) 2007-08-01

Family

ID=31712066

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031543278A Expired - Fee Related CN1329966C (zh) 2002-08-15 2003-08-15 薄膜晶体管的制造方法

Country Status (4)

Country Link
US (1) US7071040B2 (zh)
JP (1) JP2004079735A (zh)
KR (1) KR100588174B1 (zh)
CN (1) CN1329966C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058654B2 (en) 2008-02-29 2011-11-15 Hitachi Displays, Ltd. Display device and manufacturing method thereof

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208401B2 (en) * 2004-03-12 2007-04-24 Hewlett-Packard Development Company, L.P. Method for forming a thin film
KR101050903B1 (ko) * 2004-04-29 2011-07-20 엘지디스플레이 주식회사 다결정 실리콘 박막 트랜지스터 및 그 제조방법
US7432141B2 (en) * 2004-09-08 2008-10-07 Sandisk 3D Llc Large-grain p-doped polysilicon films for use in thin film transistors
KR101383705B1 (ko) 2007-12-18 2014-04-10 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법
KR101002665B1 (ko) * 2008-07-02 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치
KR101015388B1 (ko) * 2008-12-31 2011-02-17 재단법인 광양만권 유아이티연구소 유무선 센서 데이터 전송장치
KR101600879B1 (ko) * 2010-03-16 2016-03-09 삼성디스플레이 주식회사 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판
US9111795B2 (en) * 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
CN102306634A (zh) * 2011-09-06 2012-01-04 深圳市华星光电技术有限公司 薄膜晶体管基板及其制作方法
TWI518916B (zh) 2013-03-25 2016-01-21 友達光電股份有限公司 畫素結構的製造方法及其結構
KR101447998B1 (ko) * 2013-11-22 2014-10-14 삼성디스플레이 주식회사 표시 장치의 제조 방법
KR20170087574A (ko) * 2016-01-20 2017-07-31 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US10672490B2 (en) * 2018-01-17 2020-06-02 International Business Machines Corporation One-time-programmable memory in a high-density three-dimensional structure

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6461062A (en) * 1987-09-01 1989-03-08 Ricoh Kk Manufacture of thin film transistor
JP2660451B2 (ja) * 1990-11-19 1997-10-08 三菱電機株式会社 半導体装置およびその製造方法
JP3352998B2 (ja) 1991-08-26 2002-12-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3494304B2 (ja) * 1993-02-01 2004-02-09 富士ゼロックス株式会社 薄膜半導体装置の製造方法
JP3565911B2 (ja) * 1994-08-11 2004-09-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2699891B2 (ja) 1994-10-28 1998-01-19 日本電気株式会社 半導体装置の製造方法
JP2978746B2 (ja) * 1995-10-31 1999-11-15 日本電気株式会社 半導体装置の製造方法
US6146928A (en) * 1996-06-06 2000-11-14 Seiko Epson Corporation Method for manufacturing thin film transistor, liquid crystal display and electronic device both produced by the method
JPH1022507A (ja) 1996-07-02 1998-01-23 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイとその製造方法
JP3587004B2 (ja) * 1996-11-05 2004-11-10 ソニー株式会社 半導体メモリセルのキャパシタ構造及びその作製方法
JPH10154815A (ja) 1996-11-25 1998-06-09 Furontetsuku:Kk 薄膜トランジスタおよびその製造方法とそれを用いた液晶表示装置
US5801100A (en) * 1997-03-07 1998-09-01 Industrial Technology Research Institute Electroless copper plating method for forming integrated circuit structures
TW468269B (en) * 1999-01-28 2001-12-11 Semiconductor Energy Lab Serial-to-parallel conversion circuit, and semiconductor display device employing the same
JP2000252472A (ja) 1999-03-02 2000-09-14 Matsushita Electric Ind Co Ltd 薄膜半導体素子及びその製造方法
JP2002026030A (ja) * 2000-07-05 2002-01-25 Sony Corp 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058654B2 (en) 2008-02-29 2011-11-15 Hitachi Displays, Ltd. Display device and manufacturing method thereof
CN101521210B (zh) * 2008-02-29 2012-05-23 株式会社日立显示器 显示装置及其制造方法

Also Published As

Publication number Publication date
CN1329966C (zh) 2007-08-01
US7071040B2 (en) 2006-07-04
KR100588174B1 (ko) 2006-06-08
JP2004079735A (ja) 2004-03-11
US20040033648A1 (en) 2004-02-19
KR20040016411A (ko) 2004-02-21

Similar Documents

Publication Publication Date Title
CN1282252C (zh) 电子电路
CN1126179C (zh) 晶体管和半导体电路
JP3335757B2 (ja) 陽極酸化方法
CN1081022A (zh) 一种半导体器件及其制造方法
US20010019860A1 (en) Semiconductor device and method for manufacturing the same
JPH07273347A (ja) 薄膜トランジスタおよびその製造方法
CN1487569A (zh) 薄膜晶体管的制造方法
JP3865145B2 (ja) 半導体装置の作製方法
JP3991883B2 (ja) 薄膜トランジスタ基板の製造方法
JP2008252108A (ja) 半導体装置
US7335950B2 (en) Semiconductor device and method of making thereof
US6534350B2 (en) Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step
JP2004063845A (ja) 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置
CN1649174A (zh) 薄膜晶体管及其制造方法
CN1126154C (zh) 有源矩阵型显示装置
JP4987198B2 (ja) 多結晶シリコン薄膜トランジスタの製造方法
JP4239744B2 (ja) 薄膜トランジスタの製造方法
CN1892996A (zh) 薄膜晶体管的制造方法与修补多晶硅膜层之缺陷的方法
CN1078068A (zh) 形成半导体器件的方法
CN1811570A (zh) 薄膜晶体管阵列面板、液晶显示器及其制造方法
JP2008270637A (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ
JP3359907B2 (ja) 半導体装置の作製方法
JP3225236B2 (ja) 絶縁ゲイト型半導体装置
JP2002270855A (ja) 絶縁ゲイト型電界効果トランジスタ
CN1929099A (zh) 薄膜晶体管及低温多晶硅薄膜晶体管之多晶硅层的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: GETENA FUND CO., LTD.

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20110810

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20110810

Address after: Delaware, USA

Patentee after: Nippon Electric Co.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070801

Termination date: 20130815