Nothing Special   »   [go: up one dir, main page]

CN113193038B - p型沟道的III-V族材料异质结构和HEMT器件及制备方法 - Google Patents

p型沟道的III-V族材料异质结构和HEMT器件及制备方法 Download PDF

Info

Publication number
CN113193038B
CN113193038B CN202110354525.5A CN202110354525A CN113193038B CN 113193038 B CN113193038 B CN 113193038B CN 202110354525 A CN202110354525 A CN 202110354525A CN 113193038 B CN113193038 B CN 113193038B
Authority
CN
China
Prior art keywords
iii
polarization
layer
potential well
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110354525.5A
Other languages
English (en)
Other versions
CN113193038A (zh
Inventor
王新强
杨流云
郭镛彬
王平
刘放
魏嘉琪
王锦林
叶昊天
张振宇
沈波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN202110354525.5A priority Critical patent/CN113193038B/zh
Publication of CN113193038A publication Critical patent/CN113193038A/zh
Application granted granted Critical
Publication of CN113193038B publication Critical patent/CN113193038B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种p型沟道的III‑V族材料异质结构和HEMT器件及制备方法。本发明的p型沟道的III‑V族异质结构包括：衬底、缓冲层、势阱层、二维空穴气和势垒层，二维空穴气为极化诱导形成，无需掺杂；本发明的HEMT器件中的二维空穴气距离异质结构的表面近，能够实现器件的有效栅控；势垒层厚度薄，有利于形成平整的异质结界面，减小缺陷和粗糙度，提高二维空穴气的迁移率；异质结构中二维空穴气的浓度和距外延表面的距离皆可调，能够根据应用需求灵活设计。

Description

p型沟道的III-V族材料异质结构和HEMT器件及制备方法
技术领域
本发明涉及GaN异质结构，具体涉及一种p型沟道的III-V族材料异质结构和HEMT器件及制备方法。
背景技术
以III-V族材料为代表的第三代半导体材料具有大禁带宽度、高击穿电压、高饱和电子漂移速度、良好的抗辐射和抗腐蚀等优异特性，同时其异质结构中的极化效应可以使界面处形成高浓度的二维电子气，为器件提供了高迁移率高载流子浓度的沟道输运层，非常适于高频高功率电子领域的应用。近年来，III-V族材料及其异质结构在发展新一代军用雷达、超高速计算机、电子对抗、卫星通信、遥控、遥测及新型武器等方面有突出优越的表现，且在第五代移动通信系统(5G)技术中被认为是突破当前技术瓶颈的关键，在产业界和学术界中都备受瞩目。
在电子电路领域中，往往需要组合n型沟道和p型沟道两种器件以实现电路的元件功能。在III-V族材料中，n型沟道器件比p型沟道器件更容易制备。这是由于常见的III-V族材料为金属极性，在外延过程中容易产生非金属空位，而非金属空位往往是施主源，因此III-V族材料通常是自补偿型材料，在未掺杂时即表现为n型；同时，III-V族材料中存在正负阴阳离子中心不重合带来的自发极化，其异质结构则存在晶格失配带来的压电极化，这样的极化效应使金属极性的III-V族材料异质结构界面处形成高浓度高迁移率的二维电子气，构成n型沟道。目前，n型沟道的III-V族材料器件已经实现了广泛应用和大规模生产。
相对地，p型沟道III-V族材料器件则远不能达到新一代技术的应用要求。由于III-V族材料自身的补偿性质，再加上该体系中的常见受主杂质(Mg、Zn、Be等)能级较深，III-V族材料的高浓度p型有效掺杂很难实现，严重限制了相应器件的性能，使器件的载流子注入比降低、p型欧姆接触制备困难、发光效率降低、正向工作电压提高、大功率器件发热、可靠性降低等。因此p型III-V族材料器件通常避开p型掺杂，采用离子注入的方法实现，但效果皆不理想。离子注入通过在III-V族材料中注入正价氟离子而形成p型沟道，该方法具有注入深度与剂量可控的优势，缺点则有离子激活效率低、产生表面损伤、引入额外缺陷、工艺步骤繁琐等。
近年来，非金属III-V族材料的材料外延得到了优化，其极性与金属极性III-V族材料完全相反，其异质结构的极化方向也与后者相反。通过非金属极性III-V族材料进行极化调控，可以为突破III-V族材料及器件的p型沟道制备困难提供新思路。
发明内容
针对上述现有技术存在的问题和不足，本发明提出了一种p型沟道的III-V族异质结构和HEMT器件及制备方法。
本发明的一个目的在于提出一种p型沟道的III-V族异质结构。
本发明的p型沟道的III-V族异质结构包括：衬底、缓冲层、势阱层、二维空穴气和势垒层；其中，衬底为非金属极性III-V族材料、非金属极性碳化硅SiC或经过表面处理的蓝宝石Al2O3，从而使得在其上形成的III-V族材料具有非金属极性；在衬底上生长III-V族材料，外延方向为III-V族材料的[0001]晶向，从而形成缓冲层，缓冲层为非金属极性，用于缓冲衬底与势阱层之间的应力，并屏蔽位错；在缓冲层上生长与缓冲层相同的III-V族材料，从而形成势阱层，势阱层为非金属极性；在势阱层上生长势垒层，势垒层采用二元、三元或四元合金的III-V族材料，其能带的禁带宽度大于势阱层，与势阱层形成III-V族材料的异质结；势阱层的能带的禁带宽度小于势垒层，异质结界面处存在能带带阶；势阱层与势垒层存在极化效应，包括金属和非金属的正负电荷中心不重合导致的自发极化，以及异质外延中晶格不匹配致使正负电荷中心不重合加剧产生的压电极化，自发极化由材料本身性质决定，压电极化由势阱层和势垒层的晶格失配度决定，势垒层在势阱层上方受到张应变，晶格被拉伸，从而压电极化的方向与自发极化的方向相同，使得总极化强度有最大值，正负电荷中心不重合产生的电偶极矩有最大值，使得III-V族材料的异质结界面处产生高面密度的极化负电荷，诱导出高浓度的空穴气；同时，极化效应使势阱层和势垒层的能带形状改变，使得势阱的能带向上弯曲且势垒的能带向下弯曲，从而在异质结界面的价带带阶处形成三角形的量子阱，此时在界面处费米能级进入价带，高浓度空穴被限制在三角形的量子阱中，并在垂直于材料生长方向的准二维平面内自由运动，从而在异质结界面处形成二维空穴气，二维空穴气存在于异质结界面处靠近势阱层一侧；利用极化效应能够改变能带形状，从而对二维空穴气进行极化调控。
通过改变势阱层和势垒层的材料，或改变III-V族多元合金的材料组分，能够改变自发极化效应的强度PSP，III-V族多元合金材料AxByCzD的自发极化强度PSP与合金组分的关系满足：PSP(AxByCzD)＝x·PSP(AD)+y·PSP(BD)+z·PSP(CD)+x·y·bABD+x·z·bACD+y·z·bBCD其中，A、B和C分别为三种不同的III族金属元素，D为V族非金属元素，x、y和z分别为合金材料中A、B和C的组分，x、y和z不全为0，且x+y+z＝1，其中x、y和z中有一项等于0则为三元合金，有两项等于0则为二元合金，bABD、bACD和bBCD分别为三元合金ABD，ACD和BCD的弯曲因子；通过改变材料组分能够改变异质结构的晶格失配度并改变压电极化强度，压电极化强度PPE与晶格失配度
Figure BDA0003003208690000031
的关系满足：
Figure BDA0003003208690000032
其中a和a0分别为势垒层和势阱层的晶格常数，e31为III-V族材料中垂直于[0001]晶向的面内应变引起的沿[0001]晶向的极化的压电系数和e33为沿[0001]晶向的应变引起的沿[0001]晶向的极化的压电系数，c13为沿[0001]晶向的应变带来的垂直于[0001]晶向的面内应力的弹性系数和c33为沿[0001]晶向的应变带来的沿[0001]晶向的应力的弹性系数；总极化强度表示为P＝PSP+PPE，界面处极化电荷面密度σ由III-V族异质结构AxByCzD/CD的界面两侧总极化之差决定，满足σ＝P(CD)-P(AxByCzD)，P(CD)为势阱层的总极化强度，P(AxByCzD)为势垒层的总极化强度，通过改变自发极化或压电极化强度改变总极化强度，从而调控由极化电荷诱导产生的二维空穴气的浓度。通过改变势垒层和势阱层的厚度实现对二维空穴气浓度的进一步精确极化调控，势垒层的厚度d与二维空穴气的浓度hs满足关系为
Figure BDA0003003208690000033
其中，q为元电荷电量，εr和ε0分别为势垒层的相对介电常数和真空介电常数，
Figure BDA0003003208690000034
为肖特基势垒高度，Δ为异质结界面处价带顶到费米能级EF的距离，ΔEV为价带带阶宽度；根据上述公式，针对不同的器件应用需求，势垒层采用相应的厚度为1～50nm，势阱层采用相应的厚度为100nm～10μm。
本发明的p型沟道的III-V族材料高电子迁移率晶体管HEMT包括：p型沟道的III-V族异质结构、源漏金属电极、氧化层和栅金属电极；其中，p型沟道的III-V族异质结构包括衬底、缓冲层、势阱层、二维空穴气和势垒层；在异质结构的表面形成台面，在台面上方的两侧分别形成源漏金属电极并形成欧姆接触；在异质结构的势垒层上方形成氧化层；在氧化层上方形成栅金属电极并形成肖特基接触；通过设计势垒层和势阱层的合金组分和厚度，能够在实现高浓度的二维空穴气的同时实现超薄的势垒层，使二维空穴气形成的p型沟道距离异质结构表面很近，使高电子迁移率晶体管中能够实现有效的电极控制，短沟道效应得到抑制和改善，高电子迁移率晶体管具有良好的输出响应和频率特性。p型非金属极性III-V族高电子迁移率晶体管的结构和工艺简单，极大地简化了外延过程和工艺过程的难度，降低了外延和工艺的成本，有很好的稳定性和可靠性。
本发明的另一个目的在于提出一种p型沟道的III-V族材料异质结构的制备方法。
本发明的p型沟道的III-V族材料异质结构的制备方法，包括以下步骤：
1)理论建模计算：对p型沟道的III-V族材料异质结构进行理论建模和仿真计算，给出二维空穴气的浓度与材料的合金组分和材料厚度的关系，根据计算结果进行异质结构设计，并通过精细的极化调控使二维空穴气的浓度达到优值，面密度≥1×1012cm-2；
2)提供清洁的衬底，衬底为非金属极性III-V族材料、C极性碳化硅SiC或经过氮化处理的蓝宝石Al2O3，使得在其上形成的GaN缓冲层具有非金属极性；
3)在衬底上生长非金属极性III-V族材料，从而形成缓冲层，GaN缓冲层为非金属极性，用于缓冲衬底与势阱层之间的应力并屏蔽位错；
4)在缓冲层上方生长III-V族材料，从而形成势阱层，势阱层为非金属极性；
5)在势阱层上形成势垒层，势垒层采用III-V族材料，根据器件的应用需求采用二元、三元或四元合金，通过设计势垒层和势阱层的合金组分和厚度，能够利用极化效应调控二维空穴气的浓度；
6)势阱层的能带的禁带宽度小于势垒层，异质结界面处存在能带带阶；势阱层与势垒层存在极化效应，包括金属和非金属的正负电荷中心不重合导致的自发极化，以及异质外延中晶格不匹配致使正负电荷中心不重合加剧产生的压电极化，自发极化由材料本身性质决定，压电极化由势阱层和势垒层的晶格失配度决定，势垒层在势阱层上方受到张应变，晶格被拉伸，从而压电极化的方向与自发极化的方向相同，使得总极化强度有最大值，正负电荷中心不重合产生的电偶极矩有最大值，使得III-V族材料的异质结界面处产生高面密度的极化负电荷，诱导出高浓度的空穴气；同时，极化效应使势阱层和势垒层的能带形状改变，使得势阱的能带向上弯曲且势垒的能带向下弯曲，从而在异质结界面的价带带阶处形成三角形的量子阱，此时在界面处费米能级进入价带，高浓度空穴被限制在三角形的量子阱中，并在垂直于材料生长方向的准二维平面内自由运动，从而在异质结界面处形成二维空穴气，二维空穴气存在于异质结界面处靠近势阱层一侧；利用极化效应能够改变能带形状，从而对二维空穴气进行极化调控；
7)材料表征及优化：对上述步骤制备得到的材料质量进行表征，如果性能指标不满足需求，则返回步骤1)，进行生长条件优化及重新制备，直至获得符合要求的异质结构。
其中，在步骤1)中，势垒层的厚度d与二维空穴气的浓度hs满足关系为
Figure BDA0003003208690000051
根据上述公式，针对不同的器件应用需求，势垒层采用相应的厚度为1～50nm，势阱层采用相应的厚度为100nm～10μm。
在步骤2)中，蓝宝石的衬底上方外延的III-V族材料自然呈现为金属极性，需要对表面进行非金属化处理，使蓝宝石的表面形成O-D键，才能使蓝宝石的衬底上方外延的III-V族材料呈现出非金属极性，其中D为V族非金属元素。针对不同的III-V族材料和外延方式，选择不同的处理条件：在本发明的一种实施方式中，通过等离子体裂解源将非金属分子或化合物裂解为非金属原子后，在300-800℃温度范围内对蓝宝石的表面进行处理，在非金属化处理后的蓝宝石上，再外延的III-V族材料即为非金属极性的III-V族材料。
本发明的p型沟道的III-V族材料高电子迁移率晶体管HEMT的制备方法，包括以下步骤：
1)理论建模计算：对p型沟道的III-V族材料HEMT进行理论建模和仿真计算，给出二维空穴气的浓度与材料的合金组分和材料厚度的关系，根据计算结果进行器件结构设计，并通过精细的极化调控使二维空穴气的浓度达到优值，面密度≥1×1012cm-2；
2)制备p型沟道的III-V族异质结构，包括衬底、缓冲层、势阱层、二维空穴气和势垒层；
3)利用刻蚀设备在外延的异质结构表面进行台面刻蚀；
4)在台面上方的两侧分别形成源漏金属电极并形成欧姆接触；
5)在势垒层上方形成氧化层；
6)在氧化层上方形成栅金属电极并形成肖特基接触；
7)通过设计势垒层和势阱层的合金组分和厚度，能够在实现高浓度的二维空穴气的同时实现超薄的势垒层，使二维空穴气形成的p型沟道距离异质结构表面很近，使高电子迁移率晶体管中能够实现有效的电极控制，短沟道效应得到抑制和改善，高电子迁移率晶体管具有良好的输出响应和频率特性。
p型非金属极性III-V族高电子迁移率晶体管的结构和工艺简单，极大地简化了外延过程和工艺过程的难度，降低了外延和工艺的成本，有很好的稳定性和可靠性。
本发明的优点：
本发明的二维空穴气为极化诱导形成，无需掺杂；本发明的HEMT器件中的二维空穴气距离异质结构的表面近，能够实现器件的有效栅控；势垒层厚度薄，有利于形成平整的异质结界面，减小缺陷和粗糙度，提高二维空穴气的迁移率；异质结构中二维空穴气的浓度和距外延表面的距离皆可调，能够根据应用需求灵活设计。
附图说明
图1为本发明的p型非金属极性III-V族材料异质结构的一个实施例的剖面图；
图2为本发明的p型非金属极性III-V族材料高电子迁移率晶体管的一个实施例的剖面图；
图3为本发明的p型非金属极性III-V族材料异质结构的实施例一的能带的示意图；
图4为本发明的p型非金属极性III-V族材料异质结构的实施例二的能带的示意图。
具体实施方式
下面结合附图，通过具体实施例，进一步阐述本发明。
实施例一
如图1所示，本实施例的p型沟道的III-V族异质结构包括：衬底1、缓冲层2、势阱层3、二维空穴气4和势垒层5；其中，衬底为非金属极性III-V族材料、非金属极性碳化硅SiC或经过表面处理的蓝宝石Al2O3，从而使得在其上形成的III-V族材料具有非金属极性；在衬底上生长III-V族材料，从而形成缓冲层，缓冲层为非金属极性，用于缓冲衬底与势阱层之间的应力，并屏蔽位错；在缓冲层上生长与缓冲层相同的III-V族材料，从而形成势阱层，势阱层为非金属极性；在势阱层上生长势垒层，势垒层采用二元、三元或四元合金的III-V族材料，其能带的禁带宽度大于势阱层，与势阱层形成III-V族材料的异质结，在异质结界面处形成二维空穴气。
在本实施例中，衬底1采用蓝宝石，缓冲层采用厚度为500nm的GaN，背景电子浓度为4×1015cm-3；势阱层采用厚度为500nm的GaN，背景电子浓度为4×1015cm-3；势垒层为AlGaN，Al组分x＝0.3，厚度为2nm；二维空穴气位于势阱层内部，靠近势垒层与势阱层的界面处，浓度为7.2×1012cm-2。
本实施例的p型沟道的III-V族材料异质结构的制备方法，包括以下步骤：
1)对p型沟道的III-V族材料进行理论建模和仿真计算，能带图如图3所示，给出二维空穴气的浓度与材料的合金组分和材料厚度的关系，PSP为自发极化效应的强度，PPE为压电极化强度，σ为界面处极化电荷面密度，同时对势阱层和势垒层的能带进行调控，由于两侧都存在自发极化，自发极化使得势阱层向上，势垒向下弯曲，尤其在势阱一侧产生向上的翘起，使得导带EC和价带EV都向上翘，费米能级EF进入价带，空穴气被限制在三角量子阱中，导带和价带发生弯曲，费米能级在界面处进入价带形成三角量子阱，空穴被局限在量子阱中，在垂直于
Figure BDA0003003208690000061
晶向的准二维平面内自由运动，形成二维空穴气根据计算结果进行异质结构设计，并通过精细的极化调控使二维空穴气的浓度达到优值，面密度≥1×1012cm-2；
2)将经过氮化处理的蓝宝石Al2O3的衬底置于30％的HF溶液中浸泡10分钟以去除表面氧化层，随后用去离子水反复冲洗，并用氮气枪吹干；再将衬底置于丙酮溶液中超声3分钟以去除表面有机物，然后置于酒精溶液中超声3分钟以洗净表面残余丙酮，最后用去离子水洗净表面残余酒精，并用氮气枪吹干；然后，将已洁净的衬底放入分子束外延设备中，在500℃下除气并进行氮化处理30分钟，使表面形成O-N键；
3)在衬底上生长500nm的GaN薄膜，生长温度为650℃，从而形成缓冲层，GaN缓冲层为非金属极性，用于缓冲衬底与势阱层之间的应力并屏蔽位错；
4)在缓冲层上方生长500nm的GaN，从而形成势阱层，势阱层为非金属极性；
5)在势阱层再生长2nm的AlGaN形成势垒层，其中Al组分x＝0.3；
6)对上述步骤制备得到的材料质量进行表征，10×10μm2表面范围内均方根<5nm，说明表面较为平整；利用高精度透射电子显微镜表征异质结构的势垒层厚度和界面情况，经优化，可见AlN层厚度约为2nm，界面无明显互扩散现象；利用霍尔效应测试仪对外延片进行霍尔效应测试，经优化，外延片中存在二维空穴气，迁移率为1200cm2/Vs，浓度为7.2×1012cm-2。
实施例二
如图1所示，本实施例的p型沟道的III-V族材料高电子迁移率晶体管HEMT器件包括：p型沟道的III-V族异质结构、源漏金属电极6、氧化层7和栅金属电极8；其中，p型沟道的III-V族异质结构包括衬底1、缓冲层2、势阱层3、二维空穴气4和势垒层5；在势垒层上形成厚度为10nm的Al2O3的氧化层，在氧化层上形成厚度为40/110nm的双层金属Ti/Au的栅金属电极，在栅金属电极的两侧分别形成厚度为15/20nm的双层金属Ni/Au的源漏金属电极。
本实施例的p型沟道的III-V族材料高电子迁移率晶体管HEMT件的制备方法，包括以下步骤：
1)利用仿真软件对器件结构进行设计，计算得到的能带图如图4所示，由于AlN/GaN异质结构的晶格失配更大，压电极化更强，能带弯曲更厉害，形成的二维空穴气的浓度比实施例一中的AlGaN/GaN异质结构更高；接着将材料参数导入器件仿真软件中，设置HEMT器件电极并对输出特性进行模拟仿真；
2)制备得到实施例一的p型沟道的III-V族材料异质结构，衬底1采用蓝宝石，缓冲层采用厚度为500nm的GaN，背景电子浓度为4×1015cm-3；势阱层采用厚度为500nm的GaN，背景电子浓度为4×1015cm-3；势垒层为AlN，Al组分x＝1，厚度为2nm；二维空穴气位于势阱层内部，靠近势垒层与势阱层的界面处，浓度为浓度为2.9×1013cm-2；
3)刻蚀100×100μm2，200×200μm2，300×300μm2等不同尺寸的HEMT器件台面；
4)在栅金属电极的两侧分别沉积厚度为15/20nm的双层金属Ni/Au，从而形成源漏金属电极，在500℃下对源漏金属电极进行3min快速热退火，使电极与二维空穴气所在的GaN势阱层形成欧姆接触；
5)在势垒层上方形成厚度为10nm的Al2O3的氧化层；
6)在氧化层上方形成厚度为40/110nm的双层金属Ti/Au的栅金属电极；
7)利用刻蚀设备在源漏金属电极6上方开孔，刻蚀深度为20nm；
8)用电流-电压测试仪器将得到的GaN基p型沟道HEMT进行输出特性检测，其电流-电压传输特性曲线与转移特性曲线跟传统p型沟道MOSFET特征一致，证明器件是p型沟道导电；电流-电压曲线表明器件具有良好的栅控、电流电压特性和开关特性。
最后需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。

Claims (7)

1.一种p型沟道的III-V族异质结构，其特征在于，所述p型沟道的III-V族异质结构包括：衬底、缓冲层、势阱层、二维空穴气和势垒层；其中，衬底为非金属极性III-V族材料、非金属极性碳化硅SiC或经过表面处理的蓝宝石Al2O3，从而使得在其上形成的III-V族材料具有非金属极性；在衬底上生长III-V族材料，外延方向为III-V族材料的[0001]晶向，从而形成缓冲层，缓冲层为非金属极性，用于缓冲衬底与势阱层之间的应力，并屏蔽位错；在缓冲层上生长与缓冲层相同的III-V族材料，从而形成势阱层，势阱层为非金属极性；在势阱层上生长势垒层，势垒层采用二元、三元或四元合金的III-V族材料，其能带的禁带宽度大于势阱层，与势阱层形成III-V族材料的异质结；势阱层的能带的禁带宽度小于势垒层，异质结界面处存在能带带阶；势阱层与势垒层存在极化效应，包括金属和非金属的正负电荷中心不重合导致的自发极化，以及异质外延中晶格不匹配致使正负电荷中心不重合加剧产生的压电极化，自发极化由材料本身性质决定，压电极化由势阱层和势垒层的晶格失配度决定，势垒层在势阱层上方受到张应变，晶格被拉伸，从而压电极化的方向与自发极化的方向相同，使得总极化强度有最大值，正负电荷中心不重合产生的电偶极矩有最大值，使得III-V族材料的异质结界面处产生高面密度的极化负电荷，诱导出高浓度的空穴气；同时，极化效应使势阱层和势垒层的能带形状改变，使得势阱的能带向上弯曲且势垒的能带向下弯曲，从而在异质结界面的价带带阶处形成三角形的量子阱，此时在界面处费米能级进入价带，高浓度空穴被限制在三角形的量子阱中，并在垂直于材料生长方向的准二维平面内自由运动，从而在异质结界面处形成二维空穴气，二维空穴气存在于异质结界面处靠近势阱层一侧；利用极化效应能够改变能带形状，从而对二维空穴气进行极化调控；对p型沟道的III-V族材料异质结构进行理论建模和仿真计算，给出二维空穴气的浓度与材料的合金组分和材料厚度的关系，根据计算结果进行异质结构设计，并通过精细的极化调控使二维空穴气的浓度达到优值，面密度≥1×1012cm-2；其中，势垒层的厚度d与二维空穴气的浓度hs满足关系为
Figure FDA0003729705110000011
q为元电荷电量，εr和ε0分别为势垒层的相对介电常数和真空介电常数，
Figure FDA0003729705110000012
为肖特基势垒的高度，Δ为异质结界面处价带顶到费米能级EF的距离，ΔEV为价带带阶的宽度，σ为界面处极化电荷面密度。
2.如权利要求1所述的p型沟道的III-V族异质结构，其特征在于，所述势垒层采用相应的厚度为1～50nm。
3.如权利要求1所述的p型沟道的III-V族异质结构，其特征在于，所述势阱层采用相应的厚度为100nm～10μm。
4.一种如权利要求1所述的p型沟道的III-V族异质结构的高电子迁移率晶体管，其特征在于，所述高电子迁移率晶体管包括：p型沟道的III-V族异质结构包括衬底、缓冲层、势阱层、二维空穴气和势垒层；在异质结构的表面形成台面，在台面上方的两侧分别形成源漏金属电极并形成欧姆接触；在异质结构的势垒层上方形成氧化层；在氧化层上方形成栅金属电极并形成肖特基接触；通过设计势垒层和势阱层的合金组分和厚度，能够在实现高浓度的二维空穴气的同时实现超薄的势垒层，使二维空穴气形成的p型沟道距离异质结构表面很近，使高电子迁移率晶体管中能够实现有效的电极控制，短沟道效应得到抑制和改善，高电子迁移率晶体管具有良好的输出响应和频率特性。
5.一种如权利要求1所述的p型沟道的III-V族异质结构的制备方法，其特征在于，所述制备方法包括以下步骤：
1)理论建模计算：对p型沟道的III-V族材料异质结构进行理论建模和仿真计算，给出二维空穴气的浓度与材料的合金组分和材料厚度的关系，根据计算结果进行异质结构设计，并通过精细的极化调控使二维空穴气的浓度达到优值，面密度≥1×1012cm-2；其中，势垒层的厚度d与二维空穴气的浓度hs满足关系为
Figure FDA0003729705110000021
q为元电荷电量，εr和ε0分别为势垒层的相对介电常数和真空介电常数，
Figure FDA0003729705110000022
为肖特基势垒的高度，Δ为异质结界面处价带顶到费米能级EF的距离，ΔEV为价带带阶的宽度，σ为界面处极化电荷面密度；
2)提供清洁的衬底，衬底为非金属极性III-V族材料、C极性碳化硅SiC或经过氮化处理的蓝宝石Al2O3，使得在其上形成的GaN缓冲层具有非金属极性；
3)在衬底上生长非金属极性III-V族材料，从而形成缓冲层，GaN缓冲层为非金属极性，用于缓冲衬底与势阱层之间的应力并屏蔽位错；
4)在缓冲层上方生长III-V族材料，从而形成势阱层，势阱层为非金属极性；
5)在势阱层上形成势垒层，势垒层采用III-V族材料，根据器件的应用需求采用二元、三元或四元合金，通过设计势垒层和势阱层的合金组分和厚度，能够利用极化效应调控二维空穴气的浓度；
6)势阱层的能带的禁带宽度小于势垒层，异质结界面处存在能带带阶；势阱层与势垒层存在极化效应，包括金属和非金属的正负电荷中心不重合导致的自发极化，以及异质外延中晶格不匹配致使正负电荷中心不重合加剧产生的压电极化，自发极化由材料本身性质决定，压电极化由势阱层和势垒层的晶格失配度决定，势垒层在势阱层上方受到张应变，晶格被拉伸，从而压电极化的方向与自发极化的方向相同，使得总极化强度有最大值，正负电荷中心不重合产生的电偶极矩有最大值，使得III-V族材料的异质结界面处产生高面密度的极化负电荷，诱导出高浓度的空穴气；同时，极化效应使势阱层和势垒层的能带形状改变，使得势阱的能带向上弯曲且势垒的能带向下弯曲，从而在异质结界面的价带带阶处形成三角形的量子阱，此时在界面处费米能级进入价带，高浓度空穴被限制在三角形的量子阱中，并在垂直于材料生长方向的准二维平面内自由运动，从而在异质结界面处形成二维空穴气，二维空穴气存在于异质结界面处靠近势阱层一侧；利用极化效应能够改变能带形状，从而对二维空穴气进行极化调控；
7)材料表征及优化：对上述步骤制备得到的材料质量进行表征，如果性能指标不满足需求，则返回步骤1)，进行生长条件优化及重新制备，直至获得符合要求的异质结构。
6.如权利要求5所述的制备方法，其特征在于，在步骤1)中，通过改变势阱层和势垒层的材料，或改变III-V族多元合金的材料组分，能够改变自发极化效应的强度PSP，III-V族多元合金材料AxByCzD的自发极化强度PSP与合金组分的关系满足：
PSP(AxByCzD)＝x·PSP(AD)+y·PSP(BD)+z·PSP(CD)+x·y·bABD+x·z·bACD+y·z·bBCD
其中，A、B和C分别为三种不同的III族金属元素，D为V族非金属元素，x、y和z分别为合金材料中A、B和C的组分，x、y和z不全为0，且x+y+z＝1，其中x、y和z中有一项等于0则为三元合金，有两项等于0则为二元合金，bABD、bACD和bBCD分别为三元合金ABD，ACD和BCD的弯曲因子；通过改变材料组分能够改变异质结构的晶格失配度并改变压电极化强度，压电极化强度PPE与晶格失配度
Figure FDA0003729705110000031
的关系满足：
Figure FDA0003729705110000032
其中a和a0分别为势垒层和势阱层的晶格常数，e31为III-V族材料中垂直于[0001]晶向的面内应变引起的沿[0001]晶向的极化的压电系数和e33为沿[0001]晶向的应变引起的沿[0001]晶向的极化的压电系数，c13为沿[0001]晶向的应变带来的垂直于[0001]晶向的面内应力的弹性系数和c33为沿[0001]晶向的应变带来的沿[0001]晶向的应力的弹性系数；总极化强度表示为P＝PSP+PPE，界面处极化电荷面密度σ由III-V族异质结构AxByCzD/CD的界面两侧总极化之差决定，满足σ＝P(CD)-P(AxByCzD)，通过改变自发极化或压电极化强度改变总极化强度，从而调控由极化电荷诱导产生的二维空穴气的浓度。
7.一种如权利要求4所述的p型沟道的III-V族异质结构的高电子迁移率晶体管的制备方法，其特征在于，所述制备方法包括以下步骤：
1)理论建模计算：对p型沟道的III-V族异质结构的高电子迁移率晶体管进行理论建模和仿真计算，给出二维空穴气的浓度与材料的合金组分和材料厚度的关系，根据计算结果进行器件结构设计，并通过精细的极化调控使二维空穴气的浓度达到优值，面密度≥1×1012cm-2；
2)制备p型沟道的III-V族异质结构，包括衬底、缓冲层、势阱层、二维空穴气和势垒层；
3)利用刻蚀设备在外延的异质结构表面进行台面刻蚀；
4)在台面上方的两侧分别形成源漏金属电极并形成欧姆接触；
5)在势垒层上方形成氧化层；
6)在氧化层上方形成栅金属电极并形成肖特基接触；
7)通过设计势垒层和势阱层的合金组分和厚度，能够在实现高浓度的二维空穴气的同时实现超薄的势垒层，使二维空穴气形成的p型沟道距离异质结构表面很近，使高电子迁移率晶体管中能够实现有效的电极控制，短沟道效应得到抑制和改善，高电子迁移率晶体管具有良好的输出响应和频率特性。
CN202110354525.5A 2021-04-01 2021-04-01 p型沟道的III-V族材料异质结构和HEMT器件及制备方法 Active CN113193038B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110354525.5A CN113193038B (zh) 2021-04-01 2021-04-01 p型沟道的III-V族材料异质结构和HEMT器件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110354525.5A CN113193038B (zh) 2021-04-01 2021-04-01 p型沟道的III-V族材料异质结构和HEMT器件及制备方法

Publications (2)

Publication Number Publication Date
CN113193038A CN113193038A (zh) 2021-07-30
CN113193038B true CN113193038B (zh) 2022-08-26

Family

ID=76974543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110354525.5A Active CN113193038B (zh) 2021-04-01 2021-04-01 p型沟道的III-V族材料异质结构和HEMT器件及制备方法

Country Status (1)

Country Link
CN (1) CN113193038B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114217200B (zh) * 2021-12-10 2024-01-30 西安电子科技大学芜湖研究院 一种n极性iii族氮化物半导体器件的性能预测方法及装置
CN115084293B (zh) * 2022-05-11 2024-07-12 中山大学 一种异质结光电探测器
CN115910782B (zh) * 2022-12-29 2023-09-22 北京大学东莞光电研究院 常关型高电子迁移率晶体管的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102789982A (zh) * 2011-05-16 2012-11-21 中国科学院微电子研究所 一种增强型AlN/GaN高电子迁移率晶体管及其制作方法
CN102610640A (zh) * 2011-11-29 2012-07-25 中国科学院微电子研究所 一种高驱动电流的iii-v族金属氧化物半导体器件
JP6636459B2 (ja) * 2014-05-27 2020-01-29 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ 半導体構造と超格子とを用いた高度電子デバイス
CN109962100B (zh) * 2019-04-03 2022-07-05 中国科学院微电子研究所 P型沟道GaN基结构及电子器件
CN212676277U (zh) * 2020-09-07 2021-03-09 中国科学技术大学 一种新型AlGaN基多沟道场效应晶体管

Also Published As

Publication number Publication date
CN113193038A (zh) 2021-07-30

Similar Documents

Publication Publication Date Title
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
US7456443B2 (en) Transistors having buried n-type and p-type regions beneath the source region
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
US10580879B2 (en) Enhancement-mode GaN-based HEMT device on Si substrate and manufacturing method thereof
CN113193038B (zh) p型沟道的III-V族材料异质结构和HEMT器件及制备方法
CN102569378A (zh) 化合物半导体器件及其制造方法
EP2737538A1 (en) AIN BUFFER N-POLAR GaN HEMT PROFILE
JP2013070053A (ja) 不純物濃度を選択的に減少させたｉｉｉ−ｖ族デバイス構造
JP6896063B2 (ja) イオン注入を用いた高抵抗窒化物バッファ層の半導体材料成長
CN111540781A (zh) 在异质基底上的第III族氮化物缓冲层结构的p型掺杂
US20190157081A1 (en) Method for Forming a Semiconductor Structure for a Gallium Nitride Channel Device
CN104916684A (zh) 一种纵向短开启栅极沟道型hemt器件及其制备方法
CN113972263B (zh) 一种增强型AlGaN/GaN HEMT器件及其制备方法
CN109037326A (zh) 一种具有p型埋层结构的增强型hemt器件及其制备方法
CN105244377A (zh) 一种基于硅衬底的hemt器件及其制造方法
CN110444599A (zh) GaN基异质结场效应晶体管及其制造方法
JP5875296B2 (ja) 半導体基板および絶縁ゲート型電界効果トランジスタ
CN117096180A (zh) 具有线性度增强的氮化镓晶体管器件及制备方法
CN116153993A (zh) 半导体结构及其形成方法
CN205177851U (zh) 一种基于硅衬底的hemt器件
CN216749909U (zh) 一种集成多工作模式的GaN半导体器件
CN109192698B (zh) 一种基于InGaN插入层实现GaN器件隔离的方法
CN118136503A (zh) 一种氮化物hemt结构及其制作方法
CN116936639A (zh) 通过SiN应力调制的极化匹配增强型晶体管及制备方法
CN204720456U (zh) 一种纵向短开启栅极沟道型hemt器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant