CN112671393A - 电平转换电路 - Google Patents
电平转换电路 Download PDFInfo
- Publication number
- CN112671393A CN112671393A CN202011589418.2A CN202011589418A CN112671393A CN 112671393 A CN112671393 A CN 112671393A CN 202011589418 A CN202011589418 A CN 202011589418A CN 112671393 A CN112671393 A CN 112671393A
- Authority
- CN
- China
- Prior art keywords
- tube
- pmos
- transistor
- nmos
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本发明公开了一种电平转换电路，涉及集成电路技术领域。该电路包括连接于信号输入端的输入模块以及输出模块，其特征在于，所述电路还包括连接于所述输出模块的第一高压场效应管和第二高压场效应管，所述第一高压场效应管通过第一NMOS管接地，所述第二高压场效应管通过第二NMOS管接地；所述第一高压场效应管的衬底连接于所述输入模块，所述第二高压场效应管的衬底连接于所述输入模块；所述信号输入端输入信号至所述输入模块，以接通所述第一高压场效应管或所述第二高压场效应管，所述输出模块输出转换后的高电平信号或低电平信号。
Description
技术领域
本发明涉及集成电路技术领域，特别是涉及一种电平转换电路。
背景技术
半导体存储器中通常具有电平转换电路，用于通过所述电平转换电路把逻辑信号转换为编程或擦除操作期间所必须的高电压。但是在一些情况中，要求提供可从具有较小上电压的域切换至具有较大上电压的域以及从具有较大上电压的域切换至具有较小上电压的域两者的电平转换电路，如0.9V~5V，传统的电平转换电路输出的信号占空比很差，很难满足后续电路需求。若将电路中的器件换为高压器件，则会由于低电平的电压无法启动高压器件、导致电路无法正常工作。
发明内容
本发明的主要目的在于提供一种电平转换电路，旨在实现大范围电压差的电平转换。
为实现上述目的，本发明提供一种电平转换电路，包括连接于信号输入端的输入模块以及输出模块，所述电路还包括连接于所述输出模块的第一高压场效应管和第二高压场效应管，所述第一高压场效应管通过第一NMOS管接地，所述第二高压场效应管通过第二NMOS管接地；所述第一高压场效应管的衬底连接于所述输入模块，所述第二高压场效应管的衬底连接于所述输入模块；所述信号输入端输入信号至所述输入模块，以接通所述第一高压场效应管或所述第二高压场效应管，所述输出模块输出转换后的高电平信号或低电平信号。
优选地，所述第一高压场效应管的衬底通过第一电容连接于所述输入模块，所述第二高压场效应管的衬底通过第二电容接于所述输入模块。
优选地，所述输入模块为差分输入模块，包括连接于所述信号输入端的第一反相器和第二反相器，所述第一反相器还连接有第三反相器，所述第三反相器连接于所述第一电容、所述第一高压场效应管和所述输出模块；所述第二反相器还连接有第四反相器和第五反相器，所述第五反相器连接于所述第二电容、所述第二高压场效应管和所述输出模块。
优选地，所述第一电容的一端连接于所述第一高压场效应管的衬底、另一端连接于所述第三反相器输出端；所述第二电容的一端连接于所述第二高压场效应管的衬底、另一端连接于所述第五反相器的输出端。
优选地，所述第一NMOS管的栅极连接于所述第一反相器的输出端、漏极连接于所述第一高压场效应管的衬底、源极接地；所述第二NMOS管的栅极连接于所述第四反相器的输出端、漏极连接于所述第二高压场效应管的衬底、源极接地。
优选地，所述第一反相器包括相互连接的第一PMOS管和第三NMOS管，所述第三反相器包括相互连接的第二PMOS管和第四NMOS管； 所述第二反相器包括相互连接的第三PMOS管和第五NMOS管，所述第四反相器包括相互连接的第四PMOS管和第六NMOS管，所述第五反相器包括相互连接的第五PMOS管和第七NMOS管；所述第一PMOS管、所述第二PMOS管、所述第三PMOS管、所述第四PMOS管和所述第五PMOS管连接于低压电源。
优选地，所述第一PMOS管的栅极与所述第三NMOS管的栅极相互连接、并连接于所述信号输入端，所述第一PMOS管的源极连接于所述低压电源、漏极连接于所述第三NMOS管的漏极，所述第三NMOS管的源极接地；
所述第二PMOS管的栅极与所述第四NMOS管的栅极相互连接，并连接于所述第一NMOS管的栅极、所述第一PMOS管的漏极和所述第三NMOS管的漏极；所述第二PMOS管的源极连接于所述低压电源，所述第二PMOS管的漏极与所述第四NMOS管的漏极相互连接并连接于所述第一电容、所述第一高压场效应管的栅极和所述输出模块，所述第四NMOS管的源极接地；
所述第三PMOS管的栅极与所述第五NMOS管的栅极相互连接、并连接于所述信号输入端，所述第三PMOS管的源极连接于所述低压电源、漏极连接于所述第五NMOS管的漏极，所述第五NMOS管的源极接地；
所述第四PMOS管的栅极与所述第六NMOS管的栅极相互连接、并连接于所述第三PMOS管和所述第五NMOS管的漏极；所述第四PMOS管的漏极与所述第六NMOS管的漏极相互连接、并连接于所述第二NMOS管的栅极；所述第四PMOS管的源极连接于所述低压电源，所述第六NMOS管的源极接地；
所述第五PMOS管的栅极与所述第七NMOS管的栅极相互连接，并连接于所述第四PMOS管的漏极、所述第六NMOS管的漏极和所述第二NMOS管的栅极；所述第五PMOS管的漏极与所述第七NMOS管的漏极相互连接，并连接于所述第二电容、所述第二高压场效应管的栅极和所述输出模块；所述第五PMOS管的源极连接于低压电源，所述第七NMOS管的源极接地。
优选地，所述输出模块包括第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第一输出端和第二输出端，
所述第六PMOS管连接于所述第一高压场效应管、所述第三反相器输出端和所述第一输出端，所述第七PMOS管连接于所述第二高压场效应管、所述第五反相器输出端和所述第二输出端，所述第八PMOS管和所述第九PMOS管连接于高压电源。
优选地，所述第六PMOS管的栅极连接于所述第一高压场效应管的栅极和所述第三反相器的输出端，所述第六PMOS管的源极连接于所述第八PMOS管的漏极，所述第六PMOS管的漏极连接于所述第一输出端、所述第一高压场效应管的漏极和所述第九PMOS管的栅极；所述第七PMOS管的栅极连接于所述第二高压场效应管的栅极和所述第五反相器的输出端，所述第七PMOS管的源极连接于所述第九PMOS管的漏极，所述第七PMOS管的漏极连接于所述第二输出端、所述第二高压场效应管的漏极和所述第八PMOS管的栅极；所述第八PMOS管和所述第九PMOS管的源极连接于所述高压电源。
优选地，所述第一高压场效应管和所述第二高压场效应管为深N阱的高压NMOS管。
本发明技术方案通过输入模块输入信号，以接通第一高压场效应管或第二高压场效应管，再通过输出模块输出转换后的高电平信号或低电平信号。
附图说明
图1为本发明电平转换电路的电路结构示意图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
下面结合附图对本发明进一步说明。
一种电平转换电路，包括连接于信号输入端的输入模块以及输出模块，所述电路还包括连接于所述输出模块的第一高压场效应管M1和第二高压场效应管M2，所述第一高压场效应管M1通过第一NMOS管N1接地，所述第二高压场效应管M2通过第二NMOS管N2接地；所述第一高压场效应管M1的衬底连接于所述输入模块，所述第二高压场效应管M2的衬底连接于所述输入模块；所述信号输入端输入信号至所述输入模块，以接通所述第一高压场效应管M1或所述第二高压场效应管M2，所述输出模块输出转换后的高电平信号或低电平信号。
本发明实施例中，第一高压场效应管M1和第二高压场效应管M2的衬底分别与输入模块连接，当第一高压场效应管M1或第二高压场效应管M2开启时，其栅极电压和衬底电压可以同时变高。衬底电压由低提高至接近其PN结导通阈值电压，此时，当输入模块的输出端电压小于第一高压场效应管M1或第二高压场效应管M2的PN结导通电压时，由于衬偏效应，第一高压场效应管M1或第二高压场效应管M2的导通能力变强；当输入模块的输出端电压大于第一高压场效应管M1或第二高压场效应管M2的PN结导通电压时，第一高压场效应管M1或第二高压场效应管M2的寄生NPN导通，促使第一高压场效应管M1或第二高压场效应管M2下拉电流，完成电平转换。第一NMOS管N1和第二NMOS管N2用于拉低第一高压场效应管M1和第二高压场效应管M2的衬底电压，同时可避免其衬底直接接地。
在具体实施例中，第一高压场效应管M1和第二高压场效应管M2为深N阱的高压NMOS管。深N阱的高压NMOS管的衬底可以独立偏置，当第一高压场效应管M1或第二高压场效应管M2开启时，其栅极电压和衬底电压可以同时变高。
优选地，所述第一高压场效应管M1的衬底通过第一电容C1连接于所述输入模块，所述第二高压场效应管M2的衬底通过第二电容C2接于所述输入模块。
优选地，所述输入模块为差分输入模块，包括连接于所述信号输入端In的第一反相器和第二反相器，所述第一反相器还连接有第三反相器，所述第三反相器连接于所述第一电容C1、所述第一高压场效应管M1和所述输出模块；所述第二反相器还连接有第四反相器和第五反相器，所述第五反相器连接于所述第二电容C2、所述第二高压场效应管M2和所述输出模块。差分输入模块可以使得本实施例的电平转换电路能同时输出电平相反的两个输出电压。
优选地，所述第一电容C1的一端连接于所述第一高压场效应管M1的衬底、另一端连接于所述第三反相器输出端；所述第二电容C2的一端连接于所述第二高压场效应管M2的衬底、另一端连接于所述第五反相器的输出端。
优选地，所述第一NMOS管N1的栅极连接于所述第一反相器的输出端、漏极连接于所述第一高压场效应管M1的衬底、源极接地VSSH；所述第二NMOS管N2的栅极连接于所述第四反相器的输出端、漏极连接于所述第二高压场效应管M2的衬底、源极接地VSSH。
具体地，第一NMOS管N1和第二NMOS管N2为低压NMOS管，两者的衬底和源极连接于高压地VSSH。
优选地，所述第一反相器包括相互连接的第一PMOS管P1和第三NMOS管N3，所述第三反相器包括相互连接的第二PMOS管P2和第四NMOS管N4；所述第二反相器包括相互连接的第三PMOS管P3和第五NMOS管N5，所述第四反相器包括相互连接的第四PMOS管P4和第六NMOS管N6，所述第五反相器包括相互连接的第五PMOS管P5和第七NMOS管N7；所述第一PMOS管P1、所述第二PMOS管P2、所述第三PMOS管P3、所述第四PMOS管P4和所述第五PMOS管P5连接于低压电源VDDL。
优选地，所述第一PMOS管P1的栅极与所述第三NMOS管N3的栅极相互连接、并连接于所述信号输入端In，所述第一PMOS管P1的源极连接于所述低压电源VDDL、漏极连接于所述第三NMOS管N3的漏极，所述第三NMOS管N3的源极接地VSSL；
所述第二PMOS管P2的栅极与所述第四NMOS管N4的栅极相互连接，并连接于所述第一NMOS管N1的栅极、所述第一PMOS管P1的漏极和所述第三NMOS管N3的漏极；所述第二PMOS管P2的源极连接于所述低压电源VDDL，所述第二PMOS管P2的漏极与所述第四NMOS管N4的漏极相互连接并连接于所述第一电容C1、所述第一高压场效应管M1的栅极和所述输出模块，所述第四NMOS管N4的源极接地VSSL；
所述第三PMOS管P3的栅极与所述第五NMOS管N5的栅极相互连接、并连接于所述信号输入端In，所述第三PMOS管P3的源极连接于所述低压电源VDDL、漏极连接于所述第五NMOS管N5的漏极，所述第五NMOS管N5的源极接地VSSL；
所述第四PMOS管P4的栅极与所述第六NMOS管N6的栅极相互连接、并连接于所述第三PMOS管P3和所述第五NMOS管N5的漏极；所述第四PMOS管P4的漏极与所述第六NMOS管N6的漏极相互连接、并连接于所述第二NMOS管N2的栅极；所述第四PMOS管P4的源极连接于所述低压电源VDDL，所述第六NMOS管N6的源极接地VSSL；
所述第五PMOS管P5的栅极与所述第七NMOS管N7的栅极相互连接，并连接于所述第四PMOS管P4的漏极、所述第六NMOS管N6的漏极和所述第二NMOS管N2的栅极；所述第五PMOS管P5的漏极与所述第七NMOS管N7的漏极相互连接，并连接于所述第二电容C2、所述第二高压场效应管M2的栅极和所述输出模块；所述第五PMOS管P5的源极连接于低压电源VDDL，所述第七NMOS管N7的源极接地VSSL。
具体地，第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4和第五PMOS管P5为低压PMOS管，其衬底连接于低压电源VDDL。第三NMOS管N3、第四NMOS管N4、第五NMOS管N5和第七NMOS管N7为低压NMOS管，其衬底连接于低压地VSSL。
优选地，所述输出模块包括第六PMOS管P6、第七PMOS管P7、第八PMOS管P8、第九PMOS管P9、第一输出端YN和第二输出端Y，所述第六PMOS管P6连接于所述第一高压场效应管M1、所述第三反相器输出端和所述第一输出端YN，所述第七PMOS管P7连接于所述第二高压场效应管M2、所述第五反相器输出端和所述第二输出端Y，所述第八PMOS管P8和所述第九PMOS管P9连接于高压电源VDDH。
具体地，第六PMOS管P6、第七PMOS管P7、第八PMOS管P8、第九PMOS管P9为高压PMOS管，其衬底连接于高压电源VDDH。
优选地，所述第六PMOS管P6的栅极连接于所述第一高压场效应管M1的栅极和所述第三反相器的输出端，所述第六PMOS管P6的源极连接于所述第八PMOS管P8的漏极，所述第六PMOS管P6的漏极连接于所述第一输出端YN、所述第一高压场效应管M1的漏极和所述第九PMOS管P9的栅极；所述第七PMOS管P7的栅极连接于所述第二高压场效应管M2的栅极和所述第五反相器的输出端，所述第七PMOS管P7的源极连接于所述第九PMOS管P9的漏极，所述第七PMOS管P7的漏极连接于所述第二输出端Y、所述第二高压场效应管M2的漏极和所述第八PMOS管P8的栅极；所述第八PMOS管P8和所述第九PMOS管P9的源极连接于所述高压电源VDDH。
由于本发明实施例的电平转换电路使用了深N阱高压NMOS管，当需要转换的电压压差较大时，可得到较好的电路输出信号的占空比。同时，深N阱高压NMOS管的衬底可独立偏置，其通过电容将衬底连接于输入模块，得以实现深N阱高压NMOS管的栅极和衬底电压的同时变化，进而降低第一高压场效应管M1和第二高压场效应管M2导通的阈值电压，使得电路在输入电源电压较低的情况也可正常工作。
应当理解的是，以上仅为本发明的优选实施例，不能因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种电平转换电路，包括连接于信号输入端的输入模块以及输出模块，其特征在于，所述电路还包括连接于所述输出模块的第一高压场效应管和第二高压场效应管，所述第一高压场效应管通过第一NMOS管接地，所述第二高压场效应管通过第二NMOS管接地；所述第一高压场效应管的衬底连接于所述输入模块，所述第二高压场效应管的衬底连接于所述输入模块；所述信号输入端输入信号至所述输入模块，以接通所述第一高压场效应管或所述第二高压场效应管，所述输出模块输出转换后的高电平信号或低电平信号。
2.根据权利要求1所述的电平转换电路，其特征在于，所述第一高压场效应管的衬底通过第一电容连接于所述输入模块，所述第二高压场效应管的衬底通过第二电容接于所述输入模块。
3.根据权利要求2所述的电平转换电路，其特征在于，所述输入模块为差分输入模块，包括连接于所述信号输入端的第一反相器和第二反相器，所述第一反相器还连接有第三反相器，所述第三反相器连接于所述第一电容、所述第一高压场效应管和所述输出模块；所述第二反相器还连接有第四反相器和第五反相器，所述第五反相器连接于所述第二电容、所述第二高压场效应管和所述输出模块。
4.根据权利要求3所述的电平转换电路，其特征在于，所述第一电容的一端连接于所述第一高压场效应管的衬底、另一端连接于所述第三反相器输出端；所述第二电容的一端连接于所述第二高压场效应管的衬底、另一端连接于所述第五反相器的输出端。
5.根据权利要求3所述的电平转换电路，其特征在于，所述第一NMOS管的栅极连接于所述第一反相器的输出端、漏极连接于所述第一高压场效应管的衬底、源极接地；所述第二NMOS管的栅极连接于所述第四反相器的输出端、漏极连接于所述第二高压场效应管的衬底、源极接地。
6.根据权利要求3所述的电平转换电路，其特征在于，所述第一反相器包括相互连接的第一PMOS管和第三NMOS管，所述第三反相器包括相互连接的第二PMOS管和第四NMOS管； 所述第二反相器包括相互连接的第三PMOS管和第五NMOS管，所述第四反相器包括相互连接的第四PMOS管和第六NMOS管，所述第五反相器包括相互连接的第五PMOS管和第七NMOS管；所述第一PMOS管、所述第二PMOS管、所述第三PMOS管、所述第四PMOS管和所述第五PMOS管连接于低压电源。
7.根据权利要求6所述的电平转换电路，其特征在于，所述第一PMOS管的栅极与所述第三NMOS管的栅极相互连接、并连接于所述信号输入端，所述第一PMOS管的源极连接于所述低压电源、漏极连接于所述第三NMOS管的漏极，所述第三NMOS管的源极接地；
所述第二PMOS管的栅极与所述第四NMOS管的栅极相互连接，并连接于所述第一NMOS管的栅极、所述第一PMOS管的漏极和所述第三NMOS管的漏极；所述第二PMOS管的源极连接于所述低压电源，所述第二PMOS管的漏极与所述第四NMOS管的漏极相互连接并连接于所述第一电容、所述第一高压场效应管的栅极和所述输出模块，所述第四NMOS管的源极接地；
所述第三PMOS管的栅极与所述第五NMOS管的栅极相互连接、并连接于所述信号输入端，所述第三PMOS管的源极连接于所述低压电源、漏极连接于所述第五NMOS管的漏极，所述第五NMOS管的源极接地；
所述第四PMOS管的栅极与所述第六NMOS管的栅极相互连接、并连接于所述第三PMOS管和所述第五NMOS管的漏极；所述第四PMOS管的漏极与所述第六NMOS管的漏极相互连接、并连接于所述第二NMOS管的栅极；所述第四PMOS管的源极连接于所述低压电源，所述第六NMOS管的源极接地；
所述第五PMOS管的栅极与所述第七NMOS管的栅极相互连接，并连接于所述第四PMOS管的漏极、所述第六NMOS管的漏极和所述第二NMOS管的栅极；所述第五PMOS管的漏极与所述第七NMOS管的漏极相互连接，并连接于所述第二电容、所述第二高压场效应管的栅极和所述输出模块；所述第五PMOS管的源极连接于低压电源，所述第七NMOS管的源极接地。
8.根据权利要求6所述的电平转换电路，其特征在于，所述输出模块包括第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第一输出端和第二输出端，
所述第六PMOS管连接于所述第一高压场效应管、所述第三反相器输出端和所述第一输出端，所述第七PMOS管连接于所述第二高压场效应管、所述第五反相器输出端和所述第二输出端，所述第八PMOS管和所述第九PMOS管连接于高压电源。
9.根据权利要求8所述的电平转换电路，其特征在于，所述第六PMOS管的栅极连接于所述第一高压场效应管的栅极和所述第三反相器的输出端，所述第六PMOS管的源极连接于所述第八PMOS管的漏极，所述第六PMOS管的漏极连接于所述第一输出端、所述第一高压场效应管的漏极和所述第九PMOS管的栅极；
所述第七PMOS管的栅极连接于所述第二高压场效应管的栅极和所述第五反相器的输出端，所述第七PMOS管的源极连接于所述第九PMOS管的漏极，所述第七PMOS管的漏极连接于所述第二输出端、所述第二高压场效应管的漏极和所述第八PMOS管的栅极；
所述第八PMOS管和所述第九PMOS管的源极连接于所述高压电源。
10.根据权利要求1所述的电平转换电路，其特征在于，所述第一高压场效应管和所述第二高压场效应管为深N阱的高压NMOS管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011589418.2A CN112671393A (zh) | 2020-12-29 | 2020-12-29 | 电平转换电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011589418.2A CN112671393A (zh) | 2020-12-29 | 2020-12-29 | 电平转换电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112671393A true CN112671393A (zh) | 2021-04-16 |
Family
ID=75411677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011589418.2A Pending CN112671393A (zh) | 2020-12-29 | 2020-12-29 | 电平转换电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112671393A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113659978A (zh) * | 2021-08-26 | 2021-11-16 | 上海芯圣电子股份有限公司 | 一种vpp端口的复用电路及vpp端口可复用的芯片 |
| CN116232011A (zh) * | 2023-03-07 | 2023-06-06 | 禹创半导体(深圳)有限公司 | 一种具有能量回收机制的电压转换装置以及一种电源芯片 |
| WO2023124637A1 (zh) * | 2021-12-28 | 2023-07-06 | 深圳飞骧科技股份有限公司 | 一种输出电压可控型电荷泵电路及射频芯片 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1490933A (zh) * | 2003-09-05 | 2004-04-21 | 清华大学 | 负电压电平转换电路 |
| CN102270984A (zh) * | 2011-07-01 | 2011-12-07 | 清华大学 | 一种正高压电平转换电路 |
| CN103944556A (zh) * | 2014-05-09 | 2014-07-23 | 格科微电子（上海）有限公司 | 电平转移电路 |
| CN209313819U (zh) * | 2019-01-30 | 2019-08-27 | 成都锐成芯微科技股份有限公司 | 电平转换电路 |
| CN112073048A (zh) * | 2020-09-02 | 2020-12-11 | 敦泰电子（深圳）有限公司 | 电平移位电路 |
-
2020
- 2020-12-29 CN CN202011589418.2A patent/CN112671393A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1490933A (zh) * | 2003-09-05 | 2004-04-21 | 清华大学 | 负电压电平转换电路 |
| CN102270984A (zh) * | 2011-07-01 | 2011-12-07 | 清华大学 | 一种正高压电平转换电路 |
| CN103944556A (zh) * | 2014-05-09 | 2014-07-23 | 格科微电子（上海）有限公司 | 电平转移电路 |
| CN209313819U (zh) * | 2019-01-30 | 2019-08-27 | 成都锐成芯微科技股份有限公司 | 电平转换电路 |
| CN112073048A (zh) * | 2020-09-02 | 2020-12-11 | 敦泰电子（深圳）有限公司 | 电平移位电路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113659978A (zh) * | 2021-08-26 | 2021-11-16 | 上海芯圣电子股份有限公司 | 一种vpp端口的复用电路及vpp端口可复用的芯片 |
| WO2023124637A1 (zh) * | 2021-12-28 | 2023-07-06 | 深圳飞骧科技股份有限公司 | 一种输出电压可控型电荷泵电路及射频芯片 |
| CN116232011A (zh) * | 2023-03-07 | 2023-06-06 | 禹创半导体(深圳)有限公司 | 一种具有能量回收机制的电压转换装置以及一种电源芯片 |
| CN116232011B (zh) * | 2023-03-07 | 2024-01-26 | 禹创半导体(深圳)有限公司 | 一种具有能量回收机制的电压转换装置以及一种电源芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7683668B1 (en) | Level shifter | |
| US7710182B2 (en) | Reliable level shifter of ultra-high voltage device used in low power application | |
| CN103856205B (zh) | 电平转换电路、用于驱动高压器件的驱动电路以及相应的方法 | |
| US20050146230A1 (en) | Power supply voltage switch circuit | |
| CN112671393A (zh) | 电平转换电路 | |
| US10644703B2 (en) | Level shifting circuit with conditional body biasing of transistors | |
| US20240088896A1 (en) | Stress reduction on stacked transistor circuits | |
| CN101694996B (zh) | 单井电压的电压电平转换器 | |
| US7358790B2 (en) | High performance level shift circuit with low input voltage | |
| US20050127977A1 (en) | Semiconductor device | |
| CN107370485B (zh) | 负压电平转换电路 | |
| CN109417606B (zh) | 一种可输出正负电压的电平转换器 | |
| US12212317B2 (en) | Stress reduction on stacked transistor circuits | |
| US20230238946A1 (en) | Level shifter | |
| US7133487B2 (en) | Level shifter | |
| CN213152036U (zh) | 电平移位电路以及集成电路 | |
| US8723581B1 (en) | Input buffers | |
| CN114389595A (zh) | 电平转换电路 | |
| JP4588436B2 (ja) | レベルシフタ回路 | |
| US8629692B1 (en) | State definition and retention circuit | |
| US20240388293A1 (en) | Level Shifter With Inside Self-Protection High Bias Generator | |
| CN222441686U (zh) | 半导体装置及半导体电路 | |
| TWI865010B (zh) | 位準轉換器 | |
| US6731156B1 (en) | High voltage transistor protection technique and switching circuit for integrated circuit devices utilizing multiple power supply voltages | |
| CN112242838A (zh) | 电平移位电路以及集成电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210416 |