Nothing Special   »   [go: up one dir, main page]

CN111406320B - 3d nand存储器件及其形成方法 - Google Patents

3d nand存储器件及其形成方法 Download PDF

Info

Publication number
CN111406320B
CN111406320B CN202080000370.9A CN202080000370A CN111406320B CN 111406320 B CN111406320 B CN 111406320B CN 202080000370 A CN202080000370 A CN 202080000370A CN 111406320 B CN111406320 B CN 111406320B
Authority
CN
China
Prior art keywords
region
descending direction
tread
stack
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080000370.9A
Other languages
English (en)
Other versions
CN111406320A (zh
Inventor
孙中旺
苏睿
周文犀
夏志良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of CN111406320A publication Critical patent/CN111406320A/zh
Application granted granted Critical
Publication of CN111406320B publication Critical patent/CN111406320B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

提供了一种半导体器件。该半导体器件包括衬底、在衬底上方交替堆叠的字线层和绝缘层的堆叠；以及形成于堆叠的第一阵列区和第二阵列区中的沟道结构。置于堆叠的相对侧的第一阵列区和第二阵列区。第一阶梯形成于衬底上方的堆叠的连接区中。连接区布置于第一和第二阵列区之间，并且第一阶梯具有非四边形踏面。第二阶梯形成于衬底上方的堆叠的连接区中，并且第二阶梯具有非四边形踏面。堆叠中的连接区包括第一和第二阶梯之间的分隔区。

Description

3D NAND存储器件及其形成方法
背景技术
闪存存储器件近来得到了迅速发展。闪存存储器件能够长时间保持存储的数据而无需施加电压。另外，闪存存储器件的读速率可以较高，并且容易擦除所存储的数据并向闪存存储器件中重新写入数据。因此，闪存存储器件已经广泛用于微型计算机、自动控制系统等中。为了提高闪存存储器件的位密度并降低位成本，正在开发三维(3D)NAND(与非)闪存存储器件。
发明内容
根据本公开内容的方面，提供了一种半导体器件。所述半导体器件可以包括衬底、在衬底上方交替堆叠的字线层和绝缘层的堆叠，以及形成于堆叠的第一阵列区和第二阵列区中的沟道结构。第一阵列区和第二阵列区置于堆叠的相对侧处。第一阶梯形成于衬底上方的堆叠的连接区中。连接区布置于第一阵列区和第二阵列区之间。第一阶梯具有非四边形踏面。第二阶梯形成于衬底上方的堆叠的连接区中，并且第二阶梯具有非四边形踏面。堆叠中的连接区包括第一阶梯和第二阶梯之间的分隔区。
在一些实施例中，非四边形踏面为三角形。
在一些实施例中，第一阶梯可以具有拥有第一下降方向的第一组梯级(或第一梯级)，以及具有拥有第二下降方向的第二组梯级(或第二梯级)。第一下降方向与第二下降方向相反，并且第一组梯级和第二组梯级在第一共享梯级处汇合。另外，第二阶梯可以具有拥有第一下降方向的第三组梯级(也称为第三梯级)，以及具有拥有第二下降方向的第四组梯级(也称为第四梯级)，使得第三组梯级和第四组梯级在第二共享梯级处汇合。
在一些实施例中，第一阶梯中的第一组梯级和第二组梯级可以具有第三下降方向。第二阶梯中的第三组梯级和第四组梯级可以具有与第三下降方向相反的第四下降方向。
在一些实施例中，第一阶梯中的每个梯级都可以具有与在分隔区相对侧上的第二阶梯中的梯级高度相比较小的高度。第二阶梯中的最顶部梯级和分隔区可以具有相同高度。
在一些实施例中，所述半导体器件还可以包括形成于第一阶梯上并且连接到第一阶梯中的字线层的第一接触结构。所述半导体器件可以具有形成于第二阶梯上并且连接到第二阶梯中的字线层的第二接触结构。
根据本公开内容的另一方面，提供了一种用于制造半导体器件的方法。在半导体器件的衬底上方形成牺牲字线层和绝缘层的初始堆叠。牺牲字线层和绝缘层交替设置于衬底上方。在初始堆叠的连接区的第一阶梯区中形成第一阶梯，其中第一阶梯具有非四边形踏面。在初始堆叠的连接区的第二阶梯区中形成第二阶梯，其中第二阶梯具有非四边形踏面。初始堆叠的连接区包括第一阶梯和第二阶梯之间的分隔区，以及连接区置于在初始堆叠的相对侧处的初始堆叠的阵列区之间。
在一些实施例中，为了形成第一阶梯，可以去除在连接区的第一阶梯区中的牺牲字线层和绝缘层中的一者或多者。另外，可以对第一阶梯区中的牺牲字线层和绝缘层中的至少一者进行塑形以形成具有拥有第一边缘轮廓的踏面和第一下降方向的第一梯级。第一梯级将第一阶梯区划分成第一区段和第二区段。接下来可以对第一阶梯区中的牺牲字线层和绝缘层中的至少一者进行塑形以形成具有第二下降方向的梯级。可以对第一阶梯区中的牺牲字线层和绝缘层顺序地执行第一图案化工艺以在第一阶梯区中形成第一阶梯。
在一些实施例中，为了形成第二阶梯，可以对在连接区的第二阶梯区中的牺牲字线层和绝缘层中的至少一者进行塑形以形成第二梯级。第二梯级具有拥有第一边缘轮廓的踏面和第一下降方向。第二梯级将第二阶梯区划分成第三区段和第四区段。可以对第二阶梯区中牺牲字线层和绝缘层中的至少一者进行塑形以形成具有与第二下降方向相反的第三下降方向的梯级。接下来，可以对第二阶梯区中的牺牲字线层和绝缘层顺序地执行第二图案化工艺以在第二阶梯区中形成第二阶梯。
在一些实施例中，执行第一图案化工艺包括在第一阶梯区中的牺牲字线层和绝缘层上重复执行第一图案化工艺，以在第一区段中形成具有第一边缘轮廓并且具有第四下降方向的梯级，以及在第二区段中形成具有第一边缘轮廓并且具有第一下降方向的梯级。第四下降方向与第一下降方向相反。另外，执行第一图案化工艺包括在第一阶梯区中的牺牲字线层和绝缘层上重复执行第一图案化工艺，以在第一区段中形成具有第二边缘轮廓并且具有第四下降方向的梯级，以及在第二区段中形成具有第二边缘轮廓并且具有第一下降方向的梯级，其中第一边缘轮廓和第二边缘轮廓是对称的。
在一些实施例中，执行第二图案化工艺包括在第二阶梯区中的牺牲字线层和绝缘层上重复执行第二图案化工艺，以在第三区段中形成具有第一边缘轮廓并且具有第四下降方向的梯级，以及在第四区段中形成具有第一边缘轮廓并且具有第一下降方向的梯级。另外，执行第二图案化工艺包括在第二阶梯区中的牺牲字线层和绝缘层上重复执行第二图案化工艺，以在第三区段中形成具有第二边缘轮廓并且具有第四下降方向的梯级，以及在第四区段中形成具有第二边缘轮廓并且具有第一下降方向的梯级。
在一些实施例中，第一边缘轮廓和第二边缘轮廓沿平行于第二下降方向或第三下降方向的方向是对称的。
在一些实施例中，第一图案化工艺和第二图案化工艺包括修剪-蚀刻工艺或光刻-蚀刻(也称为光-蚀刻)工艺中的至少一种。在一些实施例中，第一边缘轮廓是之字形边缘轮廓或倾斜边缘轮廓。
第一阶梯可以包括第一梯级和第二梯级。第一梯级具有非四边形踏面并且在第一区段中在第四下降方向上延伸。第二梯级具有非四边形踏面并且在第二区段中在第一下降方向上延伸。第一梯级和第二梯级可以在第一共享梯级处汇合，以及第四下降方向与第一下降方向相反。第二阶梯可以具有第三梯级和第四梯级。第三梯级可以具有非四边形踏面并且在第三区段中在第四下降方向上延伸，第四梯级可以具有非四边形踏面并且在第四区段中在第一下降方向上延伸。第三梯级和第四梯级可以在第二共享梯级处汇合。
在一些实施例中，第一梯级和第二梯级还可以具有第二下降方向。第三梯级和第四梯级还可以具有第三下降方向。第二下降方向与第三下降方向相反。
在一些实施例中，第一阶梯中的每个梯级都可以具有与在分隔区相对侧上的第二阶梯中的梯级高度相比较小的高度。
在公开的方法中，接下来可以在初始堆叠的阵列区中形成沟道结构，其中沟道结构从衬底延伸并且延伸穿过初始堆叠的阵列区中的牺牲字线层和绝缘层。然后可以利用由导电材料制成的字线层替代牺牲字线层。另外，可以形成第一阶梯上的第一接触结构和第二阶梯上的第二接触结构。第一接触结构连接到第一阶梯中的字线层，以及第二接触结构连接到第二阶梯中的字线层。
附图说明
在结合附图阅读时，从以下具体实施方式可以最好地理解本公开内容的各方面。要指出的是，根据业内标准实践，各种特征不是按比例绘制的。实际上，为了论述清晰，可以增大或减小各种特征的尺寸。
图1是3D NAND器件的三维视图。
图2是图1中所示3D NAND器件的俯视图。
图3是根据本公开内容的示例性实施例的示例性3D NAND器件的俯视图。
图4是根据本公开内容的示例性实施例的示例性3D NAND器件中连接区的三维视图。
图5是根据本公开内容的示例性实施例的示例性3D NAND器件中连接区的示意俯视图。
图6、图7、图8A、图8B、图9A、图9B、图10A、图10B、图11A和图11B是根据本公开内容的示例性实施例的制造示例性3D NAND器件的各中间步骤的俯视图。
图12到图18是根据本公开内容的示例性实施例的制造示例性3DNAND器件的各中间步骤的俯视图。
图19是根据本公开内容的示例性实施例的制造示例性3D NAND器件的过程的流程图。
具体实施方式
以下公开内容提供了很多不同实施例或示例，以用于实现所提供主题的不同特征。下文描述了部件和布置的具体示例以简化本公开内容。这些当然仅仅是示例而并非意在加以限制。例如，以下描述中在第二特征上方或之上形成第一特征可以包括这样的实施例：其中，第一特征和第二特征可以直接接触，并且还可以包括可以形成在第一特征与第二特征之间的额外特征的实施例，使得第一特征和第二特征可以不直接接触。此外，本公开内容可以在各个示例中重复附图标记和/或字母。这种重复的目的在于简化和清晰，并非以自身指明所述各实施例和/或配置之间的关系。
此外，空间相关术语，诸如“在……之下”、“在……下方”、“下”、“在……上方”、“上”等等可以在本文中用于描述的方便以描述一个元件或特征与另外一个或多个元件或一个或多个特征的关系，如在附图中示出的。空间相对术语旨在涵盖除了在附图所示取向之外的设备使用或操作过程中的不同的取向。设备可以另外的方式取向(旋转90度或在其它的取向)，并且本文中使用的空间相对描述词可以类似被相应地解释。
3D NAND器件可以包括阵列区以及置于阵列区边界处的一个或多个连接区。阵列区可以包括多个沟道结构，沟道结构延伸穿过堆叠在器件的衬底上方的多个字线层。字线层可以进一步横向延伸到具有阶梯/梯级形配置的连接区。多个接触结构可以连接到连接区中的字线层并且进一步耦接到外部控制信号。随着3D NAND器件向更高容量和密度发展，尤其是从64层(64L)向128层(128L)架构发展，形成连接区的阶梯配置变为越来越耗时的过程。
本公开内容包括涉及3D NAND器件中的阶梯配置的实施例。阶梯配置可以包括布置在3D NAND器件的两个阵列区之间的阶梯状连接区，其中两个阵列区形成在3D NAND器件的两个相对侧。阶梯配置不仅能够增强字线控制，而且例如通过在制造过程期间组合切削工艺和阶梯划分方案而简化了制造工艺，并且减少或最小化掩模层。另外，阶梯状连接区包括具有非四边形踏面的阶梯，这样能够提高形成在阶梯上的接触结构的密度。
图1是3D NAND器件(或器件)100的三维视图。如图1所示，器件100可以包括在衬底(未示出)上方交替布置的字线层和绝缘层的堆叠。所述堆叠可以具有阵列区102，其中多个沟道结构(未示出)可以从衬底延伸并且延伸穿过阵列区102中的字线层和绝缘层。所述堆叠还可以具有形成为阶梯状配置并且置于阵列区102一侧的连接区。连接区可以具有连接到器件100的一个或多个底部选择栅的第一阶梯状部分104。连接区还可以具有连接到阵列区102中的沟道结构以形成存储单元阵列的第二阶梯状部分106。在图1的示例性实施例中，器件100可以具有四个块，其中四个块中中的每一者块都可以具有一个或多个子块(也称为指存储区或指状结构)。
图2是3D NAND器件100中的块200的俯视图。块200可以具有连接区(也称为阶梯区)202和阵列区204。连接区202置于阵列区204的第一侧。在一些实施例中，另一个连接区(未示出)可以置于阵列区204的第二侧。例如，第二侧与第一侧相对。块200可以具有狭缝结构(也称为栅极线狭缝)206、208、210、212，狭缝结构将块200划分成三个子块(或指状结构)213A-213C。狭缝结构(例如，206和212)可以置于块的顶部和底部边界，并且具有连续的形状。狭缝结构(例如，208、210)可以设置在块200之内并且具有不连续形状。在一些实施例中，使用栅极最后制造技术来形成3D NAND器件100。因此形成狭缝结构以辅助去除牺牲字线层以及形成真实栅极。在一些实施例中，狭缝结构可以由导电材料制成并且置于阵列公共源极(ACS)区上，以充当接触，其中ACS区形成在衬底中以充当公共源极。在一些实施例中，狭缝结构可以由电介质材料制成以充当分隔结构。
连接区202可以具有多个梯级。例如，图2的连接区202中以沿着-X方向的下降方向包括14个梯级S1-S14。连接区202可以具有多个伪沟道结构218。伪沟道结构218可以设置于适当地方，用于在制造期间的工艺变化控制和/或用于额外的机械支撑。连接区202还可以具有置于梯级S1-S14上并且连接到字线层的多个接触结构216。接触结构216可以从梯级S1-S14延伸并且进一步连接到后段制程(BEOL)的金属层(例如，M0层，M1层)，其中金属层堆叠在接触结构216上方。
在阵列区204中，设置了多个沟道结构214。沟道结构214可以从衬底延伸并且延伸穿过字线层，以便形成垂直存储单元串的阵列。垂直存储单元串中的每一者可以包括耦接到字线层的相应沟道结构，以形成顺序且串行设置于衬底上方的一个或多个底部选择晶体管(BST)、多个存储单元(MC)以及一个或多个顶部选择晶体管(TST)。沟道结构中的每一者还可以包括沟道层、围绕沟道层的隧穿层、围绕隧穿层的电荷捕获层，以及围绕电荷捕获层并且进一步直接接触到字线层的阻挡层。在一些实施例中，可以在字线层与阻挡层之间设置高K层，诸如HfO2或AlO。
在一些实施例中，可以在阵列区204中设置一个或多个沟槽220，例如，充当顶部选择栅切口(TSG切口)结构。如图2所示，TSG切口结构220可以设置在每个指存储区(或子块)部分213A-213C的中央以将对应的指存储区的顶部选择栅(TSG)层分成两个部分，由此能够将对应指存储区部分划分成两个可独立编程(读/写)页。尽管可以在存储块层级进行3DNAND器件的擦除操作，但可以在存储页层级进行读取和写入操作。
在3D NAND器件100中，可以通过在字线层和绝缘层上相继执行抗蚀剂修剪工艺和蚀刻工艺来形成连接区202。如图2所示，利用三个或更多个阶梯划分方案(或划分的阶梯区域)沿一个下降方向(例如，-X方向)形成连接区202。因此，随着3D NAND技术向128L架构迁移，置于堆叠底部部分的字线层可能具有沿下降方向(例如，-X方向)的长尺寸，这可能会导致高的电阻-电容(RC)延迟。
在本公开内容中，提供了3D NAND器件中的阶梯配置。连接区可以布置于3D NAND器件的阵列区(例如，两个阵列区)之间。阵列区形成于例如3D NAND器件的两个相对侧。一个或多个阶梯可以形成于连接区中。每个阶梯可以具有在两个或更多下降方向上延伸的具有非四边形踏面的梯级。阶梯配置不仅能够增强字线控制，而且例如通过在制造过程期间组合切削工艺和阶梯划分方案而简化了制造工艺，并且使掩模请求最小化。非四边形踏面可以进一步改善置于梯级上的接触结构的密度。在本公开内容中，根据工艺流程，每个阶梯还可以包括四边形踏面和/或具有其它轮廓的踏面。
图3是示例性3D NAND器件的俯视图。为了简单和清晰起见，图3仅示出了3D NAND器件的一个块300。然而，例如，根据电路设计，3D NAND器件可以包括任何数量的块。如图3所示，块300可以具有由交替设置在衬底(未示出)上方的字线层和绝缘层形成的堆叠。块300可以具有阵列区(例如，两个阵列区302和304)和连接区306。两个阵列区302和304置于块300的两个相对侧。连接区306可以设置于两个阵列区302和304之间。块300还可以具有多个狭缝结构(或栅极线狭缝)308、310、312、314、316、318、320、321和322，狭缝结构可以从衬底延伸并且延伸穿过由交替设置的字线层和绝缘层形成的堆叠。狭缝结构308和310分别置于块300的顶部和底部边界处。狭缝结构312和314设置于阵列区302之内，并且狭缝结构316和318设置于阵列区304之内。因此，阵列区302和304被狭缝结构312、314、316和318划分成三个子块(或指存储区)324A-324C。狭缝结构320-322置于连接区306中并且可以具有不连续配置。在一些实施例中，狭缝结构320-322可以是伪狭缝结构，即狭缝结构320-322不连接到任何电气输入。在一些实施例中，连接区中的狭缝结构(例如，320-322)不与阵列区中的狭缝结构(例如，312、314、316和318)中的一个或多个对准，或者从其偏移。在其它实施例中，狭缝结构可以具有不同的配置。例如，根据电路布局，连接区中的狭缝结构(例如，320-322)能够与阵列区中的狭缝结构(例如，312、314、316和318)对准。
仍然在图3中，类似于块200，块300的阵列区302和304可以具有多个沟道结构326。沟道结构326可以从衬底延伸并且延伸穿过阵列区302和304中的字线层和绝缘层。连接区306可以具有多个接触结构328和多个伪沟道结构330。接触结构328和伪沟道结构330置于字线层上并且进一步从连接区306中的字线层延伸(例如，沿垂直于衬底的方向)。例如，多个接触结构328中的每一者都可以置于不同字线层上。
连接区306还可以具有多个梯级332，梯级具有非四边形踏面。通常，梯级由踏面和立面(riser)形成。在示例中，踏面是水平设置于下立面的顶边缘与上立面的底边缘之间的部分，并且立面连接踏面(例如，垂直设置于下踏面的内边缘与上踏面的外边缘之间的部分)。在一些示例中，梯级由踏面和该踏面的下方立面构成。踏面是可以被构造成供一个或多个接触结构(例如，328)着陆的接触焊盘。在图3的示例中，立面是层堆叠的侧壁，诸如交替设置的(牺牲)字线层和绝缘层。在本公开内容中，梯级的高度可以按照字线层和绝缘层的层对来测量。
在一些实施例中，非四边形踏面332可以是三角形的，其中踏面332中的每一者可以具有三个顶点。三个顶点可以位于三个伪沟道结构330处，并且三个顶点中的每一者可以是相应伪沟道结构。另外，非四边形踏面332中的每一者可以包括对应接触结构328。接触结构328中的每一者相应形成于对应的非四边形踏面332上并且从对应的非四边形踏面332延伸以耦接到控制器或驱动器，诸如解码结构。
图4是块300中连接区306的实施例的三维视图。如图4所示，连接区306可以具有第一阶梯402和第二阶梯404。在一些实施例中，连接区306包括设置于第一和第二阶梯402与404之间的分隔区406。在一些实施例中，第一和第二阶梯402和406可以包括多个非四边形踏面。
第一阶梯402可以具有第一组梯级402A和第二组梯级402B。例如，基于堆叠中字线层的数量，第一组和第二组梯级402A和402B可以具有相同数量或不同数量的梯级。在图4的示例性实施例中，第一组梯级402A可以具有第一下降方向(例如，X方向)，并且第二组梯级402B可以具有第二下降方向(例如，-X方向)。第一下降方向与第二下降方向相反，使得第一组梯级402A和第二组梯级402B能够在一个或多个共享梯级处汇合。第一组和第二组梯级402A和402B还可以具有沿垂直于第一和第二下降方向的第三下降方向(例如，Y方向)的一个或多个梯级。
类似地，第二阶梯404可以具有第三组梯级404A和第四组梯级404B。例如，基于堆叠中字线层的数量，第三组和第四组梯级404A和404B可以具有相同数量或不同数量的梯级。第三组梯级404A可以具有第一下降方向(例如，X方向)，并且第四组梯级404B可以具有第二下降方向(例如，-X方向)。第三组梯级404A和第四组梯级404B可以在一个或多个共享梯级(例如，梯级408)处汇合。第三组和第四组梯级404A和404B可以具有垂直于第一和第二下降方向的第四下降方向(例如，-Y方向)。在一些实施例中，第四下降方向可以与第三下降方向相反。
应当指出，图4仅仅是示例，并且第一和第二阶梯402和404可以具有任意数量组的梯级。另外，每组梯级都可以具有任意数量的、在任意数量的下降方向上延伸的梯级。例如，根据器件结构设计，第一组梯级404A可以在第一下降方向(例如，X方向)上延伸，也在第四下降方向(例如，-Y方向)和第三下降方向(例如，Y方向)上延伸。
图5是块300中连接区306的实施例的示意俯视图。如图5所示，第一阶梯402包括第一组梯级402A，第一组梯级402A具有三角形踏面并且在沿X方向的第一下降方向D1上延伸。第一阶梯402还包括第二组梯级402B，第二组梯级402B具有三角形踏面并且在沿-X方向的第二下降方向D2上延伸。第一组梯级402A和第二组梯级402B在一个或多个第一共享梯级，诸如标记为1、3和5的梯级处汇合。第一组梯级402A和第二组梯级402B还在沿Y方向的第三下降方向D3上延伸。在图5的示例性实施例中，第一组和第二组梯级中的每一者都可以具有沿Y方向的三个梯级。因此，第一阶梯沿第三下降方向可以具有三种梯级划分方案(或三个划分的梯级区域)。
第二阶梯404包括第三组梯级404A，第三组梯级404A具有三角形踏面并且在沿X方向的第一下降方向D1上延伸。此外，第二阶梯404包括第四组梯级404B，第四组梯级404B具有三角形踏面并且在沿-X方向的第二下降方向D2上延伸。第三组梯级404A和第四组梯级404B在一个或多个第一共享梯级，诸如标记为61、63和65的梯级处汇合。第三组梯级404A和第四组梯级404B还在沿-Y方向的第四下降方向D4上延伸。在图5的示例性实施例中，第三组和第四组梯级中的每一者沿-Y方向可以具有三个梯级。因此，第二阶梯沿第三下降方向可以具有三种梯级划分方案(或三个划分的梯级区域)。例如，第二阶梯404可以具有三种梯级划分方案SDS1、SDS2和SDS3。
在图5的示例性实施例中，块300可以包括具有120对字线层和绝缘层的堆叠。堆叠的顶部字线层被标记为120，并且堆叠的底部字线层被标记为1。每个梯级都具有数字标记，其指示梯级的高度或梯级包括的字线层数量。数字标记还指示每个梯级中字线层的暴露层(或最顶层)。通过引入第一阶梯402和第二阶梯404，可以暴露块300中字线层中的每一者以接收对应的接触结构(例如，图3中的接触结构328)。
例如，梯级408具有数字标记65，这表示梯级408包括65个字线层(或具有65个字线层的高度)，并且暴露的顶层为堆叠中的第65个字线层。在一些实施例中，第一阶梯402中的每个梯级可以具有与设置于分隔区406的相对侧上的第二阶梯404中的梯级高度相比较小的高度。例如，第二阶梯402中的梯级408具有与第一阶梯402中的梯级410的高度(例如，5)相比较大的高度(例如，65)，并且梯级408和梯级410设置于分隔区406的两个相对侧上。另外，第二阶梯404中的最顶部梯级412和分隔区406可以是相同高度(例如，120)。
可以基于第二阶梯404描述两个相邻梯级之间的高度差。第一阶梯402具有与第二阶梯404类似的配置。根据图5，第二阶梯404沿第四下降方向D4(例如，-Y方向)可以具有三个梯级，并且三个梯级中的两个相邻梯级(例如，梯级408和梯级414)之间的高度差可以是二，即等于两个字线层的高度。另外，第三组梯级404A沿第一下降方向D1可以具有十个梯级，并且根据梯级的位置，两个相邻梯级之间的高度差可以是一或11。例如，梯级416和梯级418具有高度差一，以及梯级418和梯级420具有高度差11。类似地，第四组梯级404B沿第二下降方向可以具有11个梯级，并且根据梯级的位置，两个相邻梯级之间的高度差可以是六、一或11。第三组梯级404A和第四组梯级404B可以在一个或多个共享梯级(例如，408、414)处汇合。
图6、图7、图8A、图9A、图9B、图10A、图10B、图11A和图11B是制造示例性3D NAND器件的各中间步骤的第一俯视图。在图6中，提供了字线层和绝缘层的堆叠600。在图6的示例性实施例中，在衬底中交替堆叠了120对字线层和绝缘层。在一些实施例中，形成于堆叠600中的字线层可以是牺牲字线层，并且在接下来的制造步骤中，可以利用导电材料替代牺牲字线层以形成字线层。在一些实施例中，牺牲字线层可以由SiN制成，以及绝缘层可以由SiO制成。可以应用任何适当的沉积工艺以形成牺牲字线层和绝缘层。例如，可以应用化学气相沉积工艺、物理气相沉积工艺、扩散工艺、原子层沉积工艺或其它适当的沉积工艺。
在图7中，可以沿垂直方向(例如，-Z方向)去除牺牲字线层和绝缘层的一个或多个的部分以限定堆叠600中的第一阶梯区600A。垂直方向垂直于衬底。为了去除堆叠600中的一个或多个牺牲字线层和绝缘层的部分，可以应用光刻工艺和蚀刻工艺的组合。光刻工艺可以在堆叠600的顶表面600C上方施加掩模层，以暴露第一阶梯区600A并且覆盖堆叠的剩余区域。接下来可以应用蚀刻工艺以去除第一阶梯区600A中的一个或多个牺牲字线层和绝缘层的部分。根据器件结构设计可以去除第一阶梯区600A中任意数量的字线层。在图7的示例性实施例中，沿垂直方向去除第一阶梯区600A中的一半的字线层。
图8A、图9A、图10A和图11A示出了形成第一阶梯和第二阶梯的示例。图8B、图9B、图10B和图11B示出了形成第一阶梯和第二阶梯的第二示例。在图8A中，第一梯级608可以形成于第一阶梯区600A中，并且第二梯级610可以形成于堆叠600的第二阶梯区600B中。可以塑形第一阶梯区600A中的牺牲字线层和绝缘层以形成第一梯级608。第一梯级608可以具有边缘轮廓P1为之字形的踏面，并且在沿平行于衬底的第一横向方向(例如，-X方向)的下降方向上延伸。第一梯级608将第一阶梯区600A中的牺牲字线层和绝缘层分隔成第一区段602A和第二区段602B。另外，可以塑形堆叠600的第二阶梯区600B中的牺牲字线层和绝缘层以形成第二梯级610。第二梯级610可以具有边缘轮廓P1为之字形的踏面并且在沿横向方向(诸如第一横向方向)的下降方向上延伸，其中第二梯级610将第二阶梯区600B中的牺牲字线层和绝缘层分隔成第三区段604A和第四区段604B。
在图8B中，可以形成第一梯级608以具有边缘轮廓P2倾斜的踏面并且在沿第一横向方向的下降方向上延伸，并且可以形成第二梯级610以具有边缘轮廓P2倾斜的踏面并且在沿横向方向(例如第一横向方向)的下降方向上延伸。在形成第一阶梯区和第二阶梯区600A和600B时，可以形成分隔区606，作为堆叠600中的结果。第一阶梯区和第二阶梯区600A和600B可以由堆叠600的分隔区606分隔。
为了形成第一梯级和第二梯级608和610，可以应用光刻工艺和蚀刻工艺的组合。光刻工艺可以施加图案化掩模层以暴露第一阶梯区600A的第一区段602A和第二阶梯区600B的第三区段604A。接下来可以应用蚀刻工艺以分别去除第一阶梯区600A的第一区段602A中和第二阶梯区600B的第三区段604A中的牺牲字线层和绝缘层中的一者或多者的部分。第一梯级和第二梯级608和610可以作为完成蚀刻工艺的结果而被形成。在示例中，可以通过光刻工艺形成图案化掩模层以产生之字形边缘轮廓P1。在另一个示例中，可以通过光刻工艺形成图案化掩模层以产生倾斜边缘轮廓P2。
图9A示出了图8A中的工艺的后续工艺，以及图9B示出了图8B中的工艺的后续工艺。在图9A和图9B中，可以塑形第一阶梯区600A中的牺牲字线层和绝缘层中的一者或多者的形状以形成具有沿第二横向方向(例如，Y方向)的下降方向的一个或多个梯级，其中第二横向方向垂直于第一横向方向(例如，-X方向)。例如，如图9A和图9B中所示，可以沿Y方向在第一阶梯区600A的第一区段和第二区段602A-602B中形成三个梯级。此外，可以塑形第二阶梯区600B中的牺牲字线层和绝缘层中的一者或多者以形成具有沿第三横向方向的下降方向的一个或多个梯级。例如，第三横向方向(例如，-Y方向)可以与第二横向方向相反。例如，可以沿第三横向方向在第二阶梯区600B的第三区段和第四区段604A和604B中形成三个梯级。
为了沿第二横向方向或第三横向方向形成一个或多个梯级，可以分别在第一阶梯区和第二阶梯区600A和600B中交替操作抗蚀剂修剪和蚀刻工艺。例如，可以在第一阶梯区600A的第一区段602A上沉积抗蚀剂层。光刻工艺可以引入图案化抗蚀剂层，以沿着第二横向方向(例如，Y方向)暴露第一区段602A的第一部分S1。可以应用等离子体蚀刻工艺以去除在暴露的第一部分S1中的字线层和绝缘层中的一者或多者的部分。因此应用抗蚀剂修剪工艺，诸如等离子体灰化工艺，以沿第二横向方向暴露第一区段602A的第二部分S2，并且可以应用等离子体蚀刻工艺以去除在暴露的第二部分S2和暴露的第一部分S1中的字线层和绝缘层中的一者或多者的部分。接下来可以再次应用等离子体灰化工艺以去除剩余的抗蚀剂层。一旦去除了剩余的抗蚀剂层，就沿第二横向方向(例如，Y方向)在第一阶梯区600A的第一区段602A中形成了三个梯级。
图10A示出了图9A中的工艺之后的工艺，以及图10B示出了图9B中的工艺之后的工艺。在图10A和图10B中，可以顺序地在第一阶梯区和第二阶梯区600A和600B中的牺牲字线层和绝缘层上应用抗蚀剂修剪工艺和蚀刻工艺以形成多个梯级。可以在第一阶梯区和第二阶梯区600A和600B中同时或不在相同时间应用这些工艺。根据光刻工艺，梯级可以具有图10A中的边缘轮廓P1为之字形的踏面，或者具有图10B中的边缘轮廓P2倾斜的踏面。第一区段602A中的梯级可以具有沿第四横向方向(例如，X方向)的下降方向，并且第二区段602B中的梯级可以具有沿第一横向方向(-X方向)的下降方向。第三区段604A中的梯级可以具有沿第四横向方向(例如，X方向)的下降方向，并且第四区段604B中的梯级可以具有沿第一横向方向(例如，-X方向)的下降方向。
图11A示出了图10A中的工艺之后的工艺，以及图11B示出了图10B中的工艺之后的工艺。在图11A和图11B中，可以顺序地在第一阶梯区和第二阶梯区600A和600B中的牺牲字线层和绝缘层上应用抗蚀剂修剪工艺和蚀刻工艺以形成多个梯级。可以在第一阶梯区和第二阶梯区600A和600B中同时或不在相同时间应用这些工艺。根据光刻工艺，梯级可以具有图11A中的边缘轮廓P3为之字形的踏面，或者具有图11B中的边缘轮廓P4倾斜的踏面。第一区段602A中的梯级可以具有沿第四横向方向(例如，X方向)的下降方向，以及第二区段602B中的梯级可以具有沿第一横向方向(-X方向)的下降方向。第三区段604A中的梯级可以具有沿第四横向方向(例如，X方向)的下降方向，以及第四区段604B中的梯级可以具有沿第一横向方向(例如，-X方向)的下降方向。
在一些实施例中，之字形边缘轮廓P1和之字形边缘轮廓P3沿平行于第二横向方向(例如，Y方向)或第三横向方向(例如，-Y方向)的方向A-A’是对称的。在一些实施例中，倾斜边缘轮廓P2和倾斜边缘轮廓P4沿平行于第二横向方向(例如，Y方向)或第三横向方向(例如，-Y方向)的方向B-B’是对称的。
如图11A和图11B所示，在完成抗蚀剂修剪工艺和蚀刻工艺时，堆叠600可以具有与图4和图5中的连接区类似的配置。
例如，如图11A和图11B所示，堆叠600可以具有第一阶梯612，其包括具有三角形踏面并且在第一区段602A中在沿第四横向方向(例如，X方向)的下降方向上延伸的梯级。第一阶梯612还可以包括具有三角形踏面并且在第二区段602BB中在沿第一横向方向(例如，-X方向)的下降方向上延伸的梯级。第一阶梯612还可以在沿第二横向方向(例如，Y方向)的下降方向上延伸。
堆叠600可以具有第二阶梯614，其包括具有三角形踏面并且在第三区段604A中在沿第四横向方向(例如，X方向)的下降方向上延伸的梯级。第二阶梯614还可以包括具有三角形踏面并且在第四区段604B中在沿第一横向方向(例如，-X方向)的下降方向上延伸的梯级。第二阶梯614还可以在沿第三横向方向(例如，-Y方向)的下降方向上延伸。另外，第一阶梯和第二阶梯612和614由分隔区606彼此分隔或间隔开。
图12-图18是制造示例性3D NAND器件的各中间步骤的示例性俯视图。与图6、图7、图8A、图8B、图9A、图9B、图10A、图10B、图11A和图11B中所示的各中间步骤的俯视图相比，可以重复应用光刻-蚀刻工艺(也称为光-蚀刻工艺)而不是抗蚀剂修剪-蚀刻工艺，以便形成具有非四边形踏面的梯级。在一些实施例中，光刻-蚀刻工艺可以改善踏面的边缘轮廓。
在图12中，可以在衬底上方形成堆叠700。堆叠700可以包括交替堆叠于衬底中的64对牺牲字线层和绝缘层。在图13中，可以在堆叠700中形成第一阶梯区700A，其中，通过图案化工艺，诸如光刻-蚀刻工艺在第一阶梯区700A中去除顶部32对牺牲字线层和绝缘层。
在图14中，可以应用光刻工艺和蚀刻工艺的组合以在第一阶梯区700A中形成第一梯级708，以及在第二阶梯区700B中形成第二梯级710。第一梯级708可以具有倾斜边缘轮廓的踏面，诸如倾斜边缘轮廓P2，并且将第一阶梯区700A划分成第一区段702A和第二区段702B。第一梯级708可以具有沿-X方向的下降方向。第二梯级710可以具有倾斜边缘轮廓P2的踏面，并且将第二阶梯区700B划分成第三区段704A和第四区段704B。第二梯级710可以具有沿-X方向的下降方向。
在图15中，可以顺序地应用光刻工艺和蚀刻工艺以在第一阶梯区700A中形成多个梯级(例如，两个梯级)，其中梯级在沿Y方向的下降方向上延伸。还可以顺序地应用光刻工艺和蚀刻工艺以在第二阶梯区700B中形成多个梯级(例如，两个梯级)，其中梯级在沿-Y方向的下降方向上延伸。为了沿Y或-Y方向形成梯级，可以根据第一区段702A中形成的梯级提供示例性实施例。如图15所示，可以应用图案化掩模以通过光刻工艺覆盖第一区段702A的第一部分S1，以及蚀刻工艺可以去除第二部分S2中的牺牲字线层和绝缘层中的一者或多者。另外，可以应用图案化掩模以通过光刻工艺覆盖第一区段702A的第二部分S2，蚀刻工艺可以去除第一部分S1中的牺牲字线层和绝缘层的一个或多个。
在图16中，可以通过顺序地应用光刻工艺和蚀刻工艺以形成更多具有倾斜边缘轮廓P2的踏面的梯级，来将第一阶梯区700A和第二阶梯区700B划分成四个子区段。例如，可以在第一区段702A中形成四个梯级。第一区段702A中的四个梯级可以具有倾斜边缘轮廓P2的踏面并且在X方向上延伸。类似地，可以在第二区段702B中形成四个梯级。第二区段702B中的四个梯级可以具有倾斜边缘轮廓P2的踏面并且在X方向上延伸。
在图17中，可以通过顺序地应用光刻工艺和蚀刻工艺以形成更多梯级，来将第一阶梯区700A和第二阶梯区700B进一步分成八个子区段。例如，可以在第一区段702A中形成八个梯级。第一区段702A中的八个梯级可以具有倾斜边缘轮廓P2的踏面并且在X方向上延伸。类似地，可以在第二区段702B中形成八个梯级。第二区段702B中的八个梯级可以具有倾斜边缘轮廓P2的踏面并且在-X方向上延伸。
在图18中，可以顺序地在第一阶梯区和第二阶梯区700A和700B中的牺牲字线层和绝缘层上应用光刻工艺和蚀刻工艺以形成多个具有倾斜边缘轮廓的踏面的梯级，诸如倾斜边缘轮廓P4。第一区段702A中的梯级可以具有沿X方向的下降方向，以及第二区段702B中的梯级可以具有沿-X方向的下降方向。第三区段704A中的梯级可以具有沿X方向的下降方向，并且第四区段704B中的梯级可以具有沿-X方向的下降方向。在完成光刻工艺和蚀刻工艺时，堆叠700可以具有与图4和图5中的连接区306类似的配置，连接区306包括具有非四边形踏面的多个梯级。
图19是根据本公开内容的一些实施例，用于制造所公开的3D NAND器件的过程1900的流程图。过程1900开始于步骤S1904，在此，可以在3D NAND器件的衬底上方形成牺牲字线层和绝缘层的初始堆叠。接下来，可以在初始堆叠的连接区的第一阶梯区中沿垂直方向去除牺牲字线层和绝缘层中的一者或多者的部分。连接区置于初始堆叠的阵列区(例如，两个阵列区)之间。连接区例如设置于初始堆叠的两个相对侧处。在一些实施例中，可以如参考图6和图7所示来执行步骤S1104。
过程1900然后进行到步骤S1906，在此，可以对第一阶梯区中牺牲字线层和绝缘层中的一者或多者进行塑形或去除，以形成第一梯级。第一梯级可以具有拥有第一边缘轮廓的踏面，并且在沿第一横向方向(例如，-X方向)的下降方向上延伸。第一梯级将第一阶梯区中的牺牲字线层和绝缘层分隔成第一区段和第二区段。另外，可以对连接区的第二阶梯区中的一个或多个牺牲字线层和绝缘层进行塑形或去除，以形成第二梯级。第二梯级可以具有拥有诸如第一边缘轮廓的边缘轮廓的踏面，并且在沿横向方向，诸如第一横向方向的下降方向上延伸。第二梯级将第二阶梯区中的牺牲字线层和绝缘层分隔成第三区段和第四区段。第一阶梯区和第二阶梯区可以进一步由连接区的分隔区分隔。在一些实施例中，可以在第二梯级之前形成第一梯级。在一些实施例中，可以在第一梯级之前形成第二梯级。在一些实施例中，可以同时形成第一梯级和第二梯级。在一些实施例中，可以如参考图8A和图8B所示来执行步骤S1906。
在过程1900的步骤S1908中，可以对第一阶梯区中的牺牲字线层和绝缘层中的一者或多者进行塑形以形成具有沿第二横向方向(例如，Y方向)的下降方向(例如，第二下降方向)的一个或多个梯级。第二横向方向例如垂直于第一横向方向(例如，-X方向)。此外，可以对第二阶梯区中的牺牲字线层和绝缘层中的一者或多者进行塑形以形成具有沿第三横向方向(例如，-Y方向)的下降方向(例如，第三下降方向)的一个或多个梯级。第三横向方向例如与第二横向方向相反。在一些实施例中，可以如参考图9A和图9B所示来执行步骤S1908。
过程1900然后进行到步骤S1910，在此，可以在第一阶梯区和第二阶梯区中的牺牲字线层和绝缘层上重复操作图案化工艺，诸如抗蚀剂修剪-蚀刻工艺或光刻-蚀刻工艺，以在第一区段中形成具有拥有第一边缘轮廓的踏面的并且在沿第四横向方向(例如，X方向)的下降方向上延伸的梯级，以及在第二区段中形成具有拥有第一边缘轮廓的踏面的并且在沿第一横向方向(例如，-X方向)的下降方向上延伸的梯级，其中第四横向方向例如与第一横向方向相反。进一步地，可以在第二阶梯区中的牺牲字线层和绝缘层上重复操作图案化工艺，以在第三区段中的形成具有拥有第一边缘轮廓踏面的并且在沿第四横向方向(例如，X方向)的下降方向上延伸的梯级，以及在第四区段中形成具有第一边缘轮廓的踏面的并且在沿第一横向方向(例如，-X方向)的下降方向上延伸的梯级。在一些实施例中，可以如参考图10A和图10B所示来执行步骤S1910。
在过程1900的步骤S1912中，可以在第一阶梯区和第二阶梯区中的牺牲字线层和绝缘层上重复操作图案化工艺，诸如抗蚀剂修剪-蚀刻工艺或光刻-蚀刻工艺，以在第一区段中形成具有拥有第二边缘轮廓的踏面的并且在第四横向方向(例如，X方向)上延伸的梯级，以及在第二区段中形成具有拥有第二边缘轮廓的踏面的并且在沿第一横向方向(例如，-X方向)的下降方向上延伸的梯级。进一步地，可以在第二阶梯区中的牺牲字线层和绝缘层上重复操作图案化工艺，以在第三区段中形成具有拥有第二边缘轮廓的踏面的并且在沿第四横向方向(例如，X方向)的下降方向上延伸的梯级，以及在第四区段中形成具有拥有第二边缘轮廓的踏面的并且在沿第一横向方向(例如，-X方向)的下降方向上延伸的梯级。在一些实施例中，第一边缘轮廓和第二边缘轮廓是对称的。在一些实施例中，第一边缘轮廓是之字形边缘轮廓或倾斜边缘轮廓。在一些实施例中，可以如参考图11A-图11B所示来执行步骤S1912。
应当指出，可以在过程1900之前、期间和之后提供额外步骤，并且在过程1900的其它实施例中，所述步骤中的一些步骤可以被替代、消除或按照不同次序或独立执行。例如，在接下来的工艺步骤中，可以在初始堆叠的阵列区中形成沟道结构。沟道结构可以从衬底延伸并且延伸穿过初始堆叠的阵列区中的牺牲字线层和绝缘层。然后可以利用导电材料替换牺牲字线层以形成字线层。另外，可以在第一阶梯上形成第一接触结构，以及可以在第二阶梯上形成第二接触结构。第一接触结构可以连接到第一阶梯中的字线层，以及第二接触结构可以连接到第二阶梯中的字线层。
此外，可以在3D NAND器件上方形成各种额外的互连结构(例如，具有导电线和/或通孔的金属化层)。这样的互连结构将3D NAND器件与其它接触结构和/或有源器件电连接，以形成功能电路。还可以形成额外的器件特征，诸如钝化层、输入/输出结构等。
本文描述的各实施例相对于相关存储器件可以提供几个优点。例如，在公开的3DNAND器件中，连接区布置于3D NAND器件的阵列区之间，其中阵列区可以形成于3D NAND器件的两个相对侧处。公开的连接区可以具有一个或多个阶梯。一个或多个阶梯还可以具有两个或更多个下降方向。所公开的连接区不仅能够增强字线控制，而且例如通过在制造过程期间组合切削工艺和梯级划分方案而简化了制造工艺，并使掩模请求最小化。另外，阶梯状连接区包括具有非四边形踏面的阶梯，这样能够提高形成于阶梯上的接触结构的密度。
前面概述了几个实施例的特征，因此本领域技术人员可以更好地理解本公开内容的各方面。本领域技术人员应当认识到，他们可以容易地使用本公开作为依据，用于设计或修改用于执行相同目的和/或实现本文所介绍实施例的相同优点的其它过程和结构。本领域技术人员还应当认识到，这样的等价构造并不脱离本公开的精神和范围，以及它们可以在本文做出各种改变、置换和变化而不脱离本公开内容的精神和范围。

Claims (20)

1.一种半导体器件，包括：
衬底；
在所述衬底上方交替堆叠的字线层和绝缘层的堆叠；以及
形成于所述堆叠的第一阵列区和第二阵列区中的沟道结构，所述第一阵列区和所述第二阵列区置于所述堆叠的两个相对侧处，其中
第一阶梯形成于所述堆叠的连接区中，所述连接区布置于所述第一阵列区与所述第二阵列区之间，所述第一阶梯具有非四边形踏面，
第二阶梯形成于所述堆叠的所述连接区中，所述第二阶梯具有非四边形踏面，并且
所述堆叠中的所述连接区包括置于所述第一阶梯与所述第二阶梯之间的分隔区。
2.根据权利要求1所述的半导体器件，其中，所述非四边形踏面是三角形。
3.根据权利要求1所述的半导体器件，其中
所述第一阶梯包括具有第一下降方向(X方向)的第一梯级，以及具有第二下降方向(-X方向)的第二梯级，所述第一下降方向与所述第二下降方向相反，并且
所述第一梯级和所述第二梯级在第一共享梯级处汇合。
4.根据权利要求3所述的半导体器件，其中，所述第一梯级和所述第二梯级还具有第三下降方向(Y方向)。
5.根据权利要求4所述的半导体器件，其中
所述第二阶梯包括具有所述第一下降方向的第三梯级，以及具有所述第二下降方向的第四梯级，并且
所述第三梯级和所述第四梯级在第二共享梯级处汇合。
6.根据权利要求5所述的半导体器件，其中，所述第三梯级和所述第四梯级还具有与所述第三下降方向相反的第四下降方向(-Y方向)。
7.根据权利要求1所述的半导体器件，其中，所述第一阶梯中的每个梯级具有与在所述分隔区的相对侧上的所述第二阶梯中的梯级的高度相比较小的高度。
8.根据权利要求1所述的半导体器件，其中，所述第二阶梯中的最顶部梯级和所述分隔区处于相同高度。
9.根据权利要求1所述的半导体器件，还包括：
在所述第一阶梯上形成的并且连接到所述第一阶梯中的所述字线层的第一接触结构；以及
在所述第二阶梯上形成的并且连接到所述第二阶梯中的所述字线层的第二接触结构。
10.一种用于制造半导体器件的方法，包括：
形成在所述半导体器件的衬底上方交替布置的牺牲字线层和绝缘层的初始堆叠；
在所述初始堆叠的连接区的第一阶梯区中形成第一阶梯，所述第一阶梯具有非四边形踏面；以及
在所述初始堆叠的所述连接区的第二阶梯区中形成第二阶梯，所述第二阶梯具有非四边形踏面，其中
所述初始堆叠的所述连接区包括在所述第一阶梯与所述第二阶梯之间的分隔区，并且
所述连接区置于在所述初始堆叠的相对侧处的两个阵列区之间。
11.根据权利要求10所述的方法，其中，在所述连接区的所述第一阶梯区中形成所述第一阶梯包括：
去除在所述连接区的所述第一阶梯区中的所述牺牲字线层和所述绝缘层中的一者或多者；
对所述第一阶梯区中的所述牺牲字线层和所述绝缘层中的至少一者进行塑形以形成第一梯级，所述第一梯级具有拥有第一边缘轮廓的踏面和第一下降方向(-X方向)，所述第一梯级将所述第一阶梯区划分成第一区段和第二区段；
对所述第一阶梯区中的所述牺牲字线层和所述绝缘层中的至少一者进行塑形以形成具有第二下降方向(Y方向)的梯级；以及
对所述第一阶梯区中的所述牺牲字线层和所述绝缘层重复执行第一图案化工艺以形成所述第一阶梯。
12.根据权利要求11所述的方法，其中，在所述连接区的所述第二阶梯区中形成所述第二阶梯包括：
对在所述连接区的所述第二阶梯区中的所述牺牲字线层和所述绝缘层中的至少一者进行塑形以形成第二梯级，所述第二梯级具有拥有所述第一边缘轮廓的踏面和所述第一下降方向，所述第二梯级将所述第二阶梯区划分成第三区段和第四区段；
对在所述第二阶梯区中的所述牺牲字线层和所述绝缘层中的至少一者进行塑形以形成具有第三下降方向(-Y方向)的一个或多个梯级，所述第三下降方向与所述第二下降方向相反；以及
对在所述第二阶梯区中的所述牺牲字线层和所述绝缘层重复执行第二图案化工艺以在所述第二阶梯区中形成所述第二阶梯。
13.根据权利要求12所述的方法，其中，所述执行所述第一图案化工艺包括：
对所述第一阶梯区中的所述牺牲字线层和所述绝缘层重复执行所述第一图案化工艺，以形成在所述第一区段中的具有拥有所述第一边缘轮廓的踏面并且在第四下降方向(X方向)上延伸的梯级，以及在所述第二区段中的具有拥有所述第一边缘轮廓的踏面并且在所述第一下降方向(-X方向)上延伸的梯级，所述第四下降方向与所述第一下降方向相反；以及
对所述第一阶梯区中的所述牺牲字线层和所述绝缘层重复执行所述第一图案化工艺，以形成在所述第一区段中的具有拥有第二边缘轮廓的踏面并且在所述第四下降方向上延伸的梯级，以及在所述第二区段中的具有拥有所述第二边缘轮廓的踏面并且在所述第一下降方向(-X方向)上延伸的梯级，所述第一边缘轮廓和所述第二边缘轮廓是对称的。
14.根据权利要求13所述的方法，其中，执行所述第二图案化工艺包括：
对所述第二阶梯区中的所述牺牲字线层和所述绝缘层重复执行所述第二图案化工艺，以形成在所述第三区段中的具有拥有所述第一边缘轮廓的踏面并且在所述第四下降方向(X方向)上延伸的梯级，以及在所述第四区段中的具有拥有所述第一边缘轮廓的踏面并且在所述第一下降方向(-X方向)上延伸的梯级；以及
对所述第二阶梯区中的所述牺牲字线层和所述绝缘层重复执行所述第二图案化工艺，以形成在所述第三区段中的具有拥有所述第二边缘轮廓的踏面并且在所述第四下降方向(X方向)上延伸的梯级，以及在所述第四区段中的具有拥有所述第二边缘轮廓的踏面并且在所述第一下降方向(-X方向)上延伸的梯级，所述第一边缘轮廓和所述第二边缘轮廓是对称的。
15.根据权利要求14所述的方法，其中，所述第一边缘轮廓和所述第二边缘轮廓沿平行于所述第二下降方向或所述第三下降方向的方向是对称的。
16.根据权利要求14所述的方法，其中，所述第一边缘轮廓是之字形边缘轮廓或倾斜边缘轮廓。
17.一种半导体器件，包括：
在衬底上方交替堆叠的字线层和绝缘层的堆叠；
形成于所述堆叠中并且进一步置于所述堆叠的两个相对侧处的第一阵列区和第二阵列区；
形成于所述第一阵列区和所述第二阵列区中的一个或多个狭缝结构，所述一个或多个狭缝结构从所述衬底延伸并且进一步延伸穿过所述堆叠，以将所述第一阵列区和所述第二阵列区分别划分成第一子阵列区和第二子阵列区；以及
形成于所述堆叠中并且置于所述第一阵列区与所述第二阵列区之间的连接区，其中：
第一阶梯形成于所述堆叠的布置于第一阵列区与所述第二阵列区之间的所述连接区中，所述第一阶梯具有非四边形踏面；
第二阶梯形成于所述堆叠的所述连接区中，所述第二阶梯具有非四边形踏面，并且
所述堆叠中的所述连接区包括置于所述第一阶梯与所述第二阶梯之间的分隔区。
18.根据权利要求17所述的半导体器件，还包括：
形成于所述堆叠的所述第一阵列区和所述第二阵列区中的沟道结构；
形成于所述连接区的所述分隔区中的一个或多个伪狭缝结构；
形成于所述第一阶梯和所述第二阶梯中的伪沟道结构；以及
形成于所述第一阶梯和所述第二阶梯上的接触结构，所述接触结构置于所述第一阶梯和所述第二阶梯中的所述字线层上，其中：
所述非四边形踏面中的一非四边形踏面具有三角形形状，所述三角形形状包括三个顶点，所述三个顶点中的每一者置于相应伪沟道结构处，所述接触结构中的一接触结构置于所述非四边形踏面上。
19.根据权利要求18所述的半导体器件，其中：
所述第一阶梯包括具有第一下降方向(X方向)的第一梯级，以及具有第二下降方向(-X方向)的第二梯级，所述第一下降方向与所述第二下降方向相反，所述第一梯级和所述第二梯级在第一共享梯级处汇合，所述第一梯级和所述第二梯级还具有第三下降方向(Y方向)；并且
所述第二阶梯包括具有所述第一下降方向的第三梯级，以及具有所述第二下降方向的第四梯级，所述第三梯级和所述第四梯级在第二共享梯级处汇合，所述第三梯级和所述第四梯级还具有与所述第三下降方向相反的第四下降方向(-Y方向)。
20.根据权利要求19所述的半导体器件，其中：
所述第一阶梯中的每个梯级具有与在所述分隔区相对侧上的所述第二阶梯中的梯级的高度相比较小的高度；并且
所述第二阶梯中的最顶部梯级和所述分隔区处于相同高度。
CN202080000370.9A 2020-02-25 2020-02-25 3d nand存储器件及其形成方法 Active CN111406320B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/076509 WO2021168637A1 (en) 2020-02-25 2020-02-25 3d nand memory device and method of forming the same

Publications (2)

Publication Number Publication Date
CN111406320A CN111406320A (zh) 2020-07-10
CN111406320B true CN111406320B (zh) 2021-03-12

Family

ID=71437642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080000370.9A Active CN111406320B (zh) 2020-02-25 2020-02-25 3d nand存储器件及其形成方法

Country Status (6)

Country Link
US (1) US11862558B2 (zh)
JP (1) JP7302023B2 (zh)
KR (1) KR102687679B1 (zh)
CN (1) CN111406320B (zh)
TW (1) TWI729770B (zh)
WO (1) WO2021168637A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021127980A1 (en) * 2019-12-24 2021-07-01 Yangtze Memory Technologies Co., Ltd. Three-dimensional nand memory device and method of forming the same
US11411020B2 (en) * 2020-04-22 2022-08-09 Macronix International Co., Ltd. Memory device with sub-slits
CN112185974B (zh) * 2020-09-11 2024-06-07 长江存储科技有限责任公司 3d nand存储器件的制造方法及3d nand存储器件
US11605642B2 (en) 2020-12-16 2023-03-14 Micron Technology, Inc. Microelectronic devices including stair step structures, and related memory devices, electronic systems, and methods
JP2022120425A (ja) * 2021-02-05 2022-08-18 キオクシア株式会社 半導体記憶装置
US12176286B2 (en) * 2021-08-06 2024-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method of forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441127A (zh) * 2007-04-06 2013-12-11 株式会社东芝 半导体存储装置及其制造方法
CN108878428A (zh) * 2018-06-29 2018-11-23 长江存储科技有限责任公司 形成三维存储器中阶梯结构及其分区的方法及阶梯结构
CN109754836A (zh) * 2017-11-07 2019-05-14 三星电子株式会社 非易失性存储器件

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8530350B2 (en) * 2011-06-02 2013-09-10 Micron Technology, Inc. Apparatuses including stair-step structures and methods of forming the same
KR102046504B1 (ko) * 2013-01-17 2019-11-19 삼성전자주식회사 수직형 반도체 소자의 패드 구조물 및 배선 구조물
US9613896B2 (en) * 2015-03-18 2017-04-04 Kabushiki Kaisha Toshiba Semiconductor memory device with conductive columnar body
US10049744B2 (en) 2016-01-08 2018-08-14 Samsung Electronics Co., Ltd. Three-dimensional (3D) semiconductor memory devices and methods of manufacturing the same
KR102550571B1 (ko) * 2016-05-02 2023-07-04 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102675911B1 (ko) * 2016-08-16 2024-06-18 삼성전자주식회사 반도체 소자
US10153296B2 (en) * 2017-02-24 2018-12-11 Toshiba Memory Corporation Memory device and method for manufacturing same
US10186452B2 (en) * 2017-03-28 2019-01-22 Macronix International Co., Ltd. Asymmetric stair structure and method for fabricating the same
US9953992B1 (en) 2017-06-01 2018-04-24 Sandisk Technologies Llc Mid-plane word line switch connection for CMOS under three-dimensional memory device and method of making thereof
US10269625B1 (en) * 2017-12-28 2019-04-23 Micron Technology, Inc. Methods of forming semiconductor structures having stair step structures
JP2019161059A (ja) * 2018-03-14 2019-09-19 東芝メモリ株式会社 半導体記憶装置
JP2020150075A (ja) * 2019-03-12 2020-09-17 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法
WO2020198502A1 (en) * 2019-03-28 2020-10-01 Lam Research Corporation Etch stop layer
CN110444544B (zh) * 2019-09-06 2020-05-19 长江存储科技有限责任公司 三维存储器及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441127A (zh) * 2007-04-06 2013-12-11 株式会社东芝 半导体存储装置及其制造方法
CN109754836A (zh) * 2017-11-07 2019-05-14 三星电子株式会社 非易失性存储器件
CN108878428A (zh) * 2018-06-29 2018-11-23 长江存储科技有限责任公司 形成三维存储器中阶梯结构及其分区的方法及阶梯结构

Also Published As

Publication number Publication date
JP7302023B2 (ja) 2023-07-03
US20210265268A1 (en) 2021-08-26
WO2021168637A1 (en) 2021-09-02
KR102687679B1 (ko) 2024-07-24
KR20220002462A (ko) 2022-01-06
TWI729770B (zh) 2021-06-01
CN111406320A (zh) 2020-07-10
US11862558B2 (en) 2024-01-02
TW202133400A (zh) 2021-09-01
JP2022535347A (ja) 2022-08-08

Similar Documents

Publication Publication Date Title
CN111406320B (zh) 3d nand存储器件及其形成方法
CN111108600B (zh) 三维存储器件及其形成方法
CN111279465B (zh) 三维nand存储器件及形成其的方法
KR20200135869A (ko) 3차원 메모리 소자에서의 계단 형성
US12207466B2 (en) Method of forming a three-dimensional NAND memory device with reduced RC delay
CN108711572B (zh) 三维存储器及其制造方法
CN111554688A (zh) 三维存储器件及其制作方法
US20210375918A1 (en) Three-dimensional nand memory device and method of forming the same
CN115295555A (zh) 存储器件及其制造方法
CN114497059A (zh) 三维存储器及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant